特許 7156690 電子デバイスの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-10-11

(45)【発行日】2022-10-19

(54)【発明の名称】電子デバイスの製造方法

(51)【国際特許分類】

   H01L 21/3065 20060101AFI20221012BHJP

   B81C 1/00 20060101ALI20221012BHJP

   H01L 21/28 20060101ALI20221012BHJP

   H01L 29/423 20060101ALI20221012BHJP

   H01L 29/49 20060101ALI20221012BHJP

   H01L 21/76 20060101ALI20221012BHJP

   H01L 29/78 20060101ALI20221012BHJP

   H01L 21/336 20060101ALI20221012BHJP

【ＦＩ】

H01L21/302 105A

B81C1/00

H01L21/28 A

H01L29/58 G

H01L21/76 L

H01L29/78 653A

H01L29/78 658G

【請求項の数】 5

(21)【出願番号】P 2018234601

(22)【出願日】2018-12-14

(65)【公開番号】P2020096131

(43)【公開日】2020-06-18

【審査請求日】2021-10-29

(73)【特許権者】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(72)【発明者】

【氏名】臼井 孝英

【審査官】高柳 匡克

(56)【参考文献】

【文献】特開２００６－３５１６３７（ＪＰ，Ａ）

【文献】特開２０１７－１８３４１０（ＪＰ，Ａ）

【文献】特開２００８－０８５３４１（ＪＰ，Ａ）

【文献】特開２０１７－０６９５９４（ＪＰ，Ａ）

【文献】特開昭６０－０５８６３６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３０６５

Ｂ８１Ｃ １／００

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２９／４２３

Ｈ０１Ｌ ２９／４９

Ｈ０１Ｌ ２１／７６

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

基材に、底部が丸みを帯びた形状の凹部を形成する工程を含む電子デバイスの製造方法において、
前記基材上に、第１のマスク膜を積層形成する工程と、
前記第１のマスク膜上に第２のマスク膜を形成し、前記凹部の形成予定領域を開口する工程と、
前記第２のマスク膜をエッチングマスクとして使用し、前記第１のマスク膜の一部をエッチングし、底面が丸みを帯びた形状の凹状マスク部を形成する工程と、
前記第１のマスク膜と前記基材のエッチング比が等しい条件で、少なくとも前記凹状マスク部と該凹状マスク部に覆われた前記基材をエッチングし、前記基材に底部が丸みを帯びた形状の前記凹部を形成する工程と、を含むことを特徴とする電子デバイスの製造方法。

【請求項2】

請求項１記載の電子デバイスの製造方法において、
前記第１のマスク膜を積層形成する工程は、前記基材上に多孔質シリコン膜を形成する工程であることを特徴とする電子デバイスの製造方法。

【請求項3】

請求項１または２いずれか記載の電子デバイスの製造方法において、前記凹部内に絶縁物質を充填する工程を含むことを特徴とする電子デバイスの製造方法。

【請求項4】

請求項１または２いずれか記載の電子デバイスの製造方法において、前記凹部の内壁に絶縁膜を形成し、該絶縁膜を介して前記凹部内に金属を充填する工程を含むことを特徴とする電子デバイスの製造方法。

【請求項5】

請求項３記載の電子デバイスの製造方法において、前記凹部内に充填される前記絶縁物質を残し、前記基材を選択除去する工程を含むことを特徴とする電子デバイスの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子デバイスの製造方法に関し、例えば、半導体装置の底面が丸みを帯びたトレンチ構造や、ＭＥＭＳ素子の構造の一部となる先端が丸みを帯びた凸形状の形成に好適な製造方法に関する。

【背景技術】

【0002】

例えば半導体装置では、絶縁分離のためのトレンチ構造やトレンチゲート型ＭＯＳトランジスタを形成する際、電界集中を避け耐圧向上を図る目的でトレンチの底部を丸みを帯びた形状としている。この種の半導体装置の製造方法は、例えば特許文献１、特許文献２に記載されている。

【0003】

一方、半導体プロセスを用いたＭＥＭＳ(Micro Electro Mechanical Systems)素子の中で、固定電極と、この固定電極にエアーギャップを介して対向するように配置された可動電極とを備える構造の容量型ＭＥＭＳ素子においては、固定電極と可動電極の固着を防止するため、両電極間に突起を形成している。

【0004】

例えば、特許文献１に記載のトレンチの形成方法を図１１に示す。シリコン基板１表面に、酸化膜からなるマスク膜２をパターニングし、トレンチ形成予定領域を開口する。その後マスク膜２をエッチングマスクとして使用し、異方性エッチングを行いトレンチ３aを形成する。このとき、トレンチ３ａの形状は図１１（ａ）に示すように、内壁面が底面に対して傾斜した形状となっている。

【0005】

その後、異方性エッチングにより生じたトレンチ３ａの内壁面のダメージ層を除去するための湿式エッチングを行う。その結果トレンチ３の形状は図１１（ｂ）に示すように、内壁面が底面に対して直行する形状となる。さらに面方位依存性のあるエッチング液を用いたエッチングを行うことでトレンチ３の底面に、傾斜した形状の底面角部４を形成する。

【0006】

さらにトレンチ３の表面に酸化膜を成長させることで、トレンチ３は電界集中の生じない形状とすることができる。

【先行技術文献】

【特許文献】

【0007】

【文献】特開２００１－３５１８９５号公報

【文献】特開２００９－８８１８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

従来のトレンチ３の製造方法では、底面角部４を傾斜した形状とするためシリコン基板１の結晶依存性を利用していた。そのため所望の形状に傾斜した面方位が得られる半導体基板にしか適用することができない方法であった。本発明は、簡便に底部が丸みを帯びた凹部を形成することができる電子デバイスの製造方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成するため本願請求項１に係る発明は、基材に、底部が丸みを帯びた形状の凹部を形成する工程を含む電子デバイスの製造方法において、前記基材上に、第１のマスク膜を積層形成する工程と、前記第１のマスク膜上に第２のマスク膜を形成し、前記凹部の形成予定領域を開口する工程と、前記第２のマスク膜をエッチングマスクとして使用し、前記第１のマスク膜の一部をエッチングし、底面が丸みを帯びた形状の凹状マスク部を形成する工程と、前記第１のマスク膜と前記基材のエッチング比が等しい条件で、少なくとも前記凹状マスク部と該凹状マスク部に覆われた前記基材をエッチングし、前記基材に底部が丸みを帯びた形状の前記凹部を形成する工程と、を含むことを特徴とする。

【0010】

本願請求項２に係る発明は、請求項１記載の電子デバイスの製造方法において、前記第１のマスク膜を積層形成する工程は、前記基材上に多孔質シリコン膜を形成する工程であることを特徴とする。

【0011】

本願請求項３に係る発明は、請求項１または２いずれか記載の電子デバイスの製造方法において、前記凹部内に絶縁物質を充填する工程を含むことを特徴とする。

【0012】

本願請求項４に係る発明は、請求項１または２いずれか記載の電子デバイスの製造方法において、前記凹部の内壁に絶縁膜を形成し、該絶縁膜を介して前記凹部内に金属を充填する工程を含むことを特徴とする。

【0013】

本願請求項５に係る発明は、請求項３記載の電子デバイスの製造方法において、前記凹部内に充填される前記絶縁物質を残し、前記基材を選択除去する工程を含むことを特徴とする。

【発明の効果】

【0014】

本発明の電子デバイスの製造方法は、半導体基板のような単結晶基板の他、多結晶の基材であっても底部が丸みを帯びた形状の凹部を簡便に形成することができ、広い範囲の電子デバイスの製造方法として採用することが可能となる。

【0015】

また本発明の製造方法は、マスク膜を形成するためのエッチングと、基材のエッチングのみで良いので、非常に簡便な方法である。

【図面の簡単な説明】

【0016】

【図1】本発明の第１の実施例の製造方法の説明図である。

【図2】本発明の第１の実施例の製造方法の説明図である。

【図3】本発明の第１の実施例の製造方法の説明図である。

【図4】本発明の第１の実施例の製造方法の説明図である。

【図5】本発明の第２の実施例の製造方法の説明図である。

【図6】本発明の第３の実施例の製造方法の説明図である。

【図7】本発明の第３の実施例の製造方法の説明図である。

【図8】本発明の第３の実施例の製造方法の説明図である。

【図9】本発明の第３の実施例の製造方法の説明図である。

【図10】本発明の第３の実施例の製造方法の説明図である。

【図11】従来のこの種の電子デバイスの製造方法の説明図である。

【発明を実施するための形態】

【0017】

本発明は、基材に、底部が丸みを帯びた形状の凹部を形成する電子デバイスの製造方法である。以下、本発明の実施例について詳細に説明する。

【実施例1】

【0018】

第１の実施例について、半導体装置の絶縁分離のためのトレンチ構造を形成する場合を例にとり説明する。例えばシリコン基板１（基材に相当）を用意する。シリコン基板１表面にＣＶＤ法によりシリコン酸化膜５（第１のマスク膜に相当）を形成する。このシリコン酸化膜５は、周知の方法により膜密度を下げたポーラス膜（多孔質膜）となるように形成する。その後、シリコン酸化膜５上にフォトレジスト６（第２のマスク膜に相当）を形成、パターニングしてトレンチ形成予定領域を開口する（図１）。

【0019】

フォトレジスト６をエッチングマスクとして使用し、露出するシリコン酸化膜５の表面をドライエッチングする。ここで、多孔質膜であるシリコン酸化膜５は、反応性イオンエッチング（ＲＩＥ）法によりエッチングを行うと、表面から均一にエッチングされずフォトレジスト６の開口の中央部分のエッチングが先に進み、図２に示すように底面が丸みを帯びた形状でエッチングが進む。この底面が丸みを帯びた形状を凹状マスク部７として、さらにエッチングを進める。シリコン酸化膜５の厚さは、凹状マスク部７が形成できる範囲で設定すればよい。

【0020】

凹状マスク部７の底部にシリコン酸化膜５が残っている状態（図２の状態）では、底面に丸みを形成しながらエッチングが進行する。さらにエッチングが進行し、凹状マスク部７の底部のシリコン酸化膜５が全てエッチングされ、シリコン基板１が露出する。少なくともシリコン基板１が露出した後は、シリコン酸化膜５とシリコン基板１のエッチング比が等しくなる条件でエッチングを行い、トレンチ３を形成する。このトレンチ３を形成するためのエッチングは、必ずしもシリコン基板１が露出した後に開始する必要はなく、所望の丸みの底面を有する凹状マスク部７が完成すれば、底部にシリコン酸化膜５が残った状態で開始することができる。トレンチ３を形成するためのエッチング条件は、上述の凹状マスク部７を形成するためのエッチング条件と同じでも、異なる条件としてもよい。

【0021】

丸みを帯びた底面を有する凹状マスク部７表面から開始するエッチングにより、トレンチ３は図３に示すように底部が丸みを帯びた形状となる。

【0022】

このように本発明の製造方法によると、トレンチ３の底部の丸みは、先に形成した凹状マスク部７の表面の形状をトレースした形状となり、シリコンからなるシリコン基板１の結晶方位に依らない形状となる。即ち、どのような面方位のシリコン基板を用いても、底部が丸みを帯びた形状とすることが可能となる。

【0023】

以下、素子分離のためのトレンチ構造を形成するために、フォトレジスト６およびシリコン酸化膜５を除去するとともにトレンチ３の内壁面に残るダメージを除去するためエッチングした後、酸化膜等の絶縁膜で被覆し、絶縁性物質を充填すればよい（図４）。

【実施例2】

【0024】

次に第２の実施例について説明する。本発明の製造方法は、トレンチゲート型ＭＯＳトランジスタの製造方法に適用することも可能で、次のように形成することができる。上述の第１の実施例で説明した凹状マスク部７の表面の形状とトレースした形状のトレンチ３を形成（図３）した後、フォトレジスト６およびシリコン酸化膜５を除去するとともにトレンチ３の内壁面に残るダメージを除去するためエッチングする。その後、表面にゲート酸化膜１０を形成し、ゲート酸化膜１０上にゲート電極１１を配置するようにトレンチ３内に金属を充填する（図５）。なお当然ながら、ＭＯＳトランジスタを構成するソース領域やドレイン領域等を形成する必要がある。

【実施例3】

【0025】

次に第３の実施例について説明する。本発明の製造方法は、単結晶の基材に底部が丸みを帯びた形状の凹部を形成する場合に限るものではなく、非晶質や多結晶の基材に同様の構造の凹部を形成することができる。例えば、容量型ＭＥＭＳ素子の一部を製造する方法に適用することも可能である。以下、ＭＥＭＳ素子に適用した場合について説明する。

【0026】

通常のＭＥＭＳ素子の製造工程に従い、まず、シリコン基板からなるハンドル基板１２表面に熱酸化膜からなる絶縁膜１３を形成する。その後、絶縁膜１３上に導電性のポリシリコン膜からなる可動電極膜１４を積層形成し、さらにＵＳＧ（Undoped Silicate Glass）膜からなる犠牲層１５（基材に相当）を積層する。この犠牲層１５は、後述するように一部を除去することでスペーサーを構成する膜となる。

【0027】

犠牲層１５表面に、ＣＶＤ法によりシリコン酸化膜１６（第１のマスク膜に相当）を形成する。上記第１の実施例同様、このシリコン酸化膜１６は膜密度を下げたポーラス膜（多孔質膜）となるように形成する。その後、シリコン酸化膜１６上に導電性のポリシリコン膜を形成してパターニングし、固定電極膜１７を形成する。

【0028】

シリコン酸化膜１６および固定電極膜１７上にフォトレジスト１８（第２のマスク膜に相当）をパターニングし、トレンチ形成予定領域を開口する（図６）。

【0029】

以下、上述の第１の実施例同様、フォトレジスト１８をエッチングマスクとして使用し、露出するシリコン酸化膜１６の表面をドライエッチングする。多孔質膜であるシリコン酸化膜１６は、表面から均一にエッチングされず、フォトレジスト１８の開口の中央部分のエッチングが先に進み、底面が丸みを帯びた形状でエッチングが進む。この底面が丸みを帯びた形状を凹状マスク部として、さらにエッチングを進める。

【0030】

凹状マスク部の底部にシリコン酸化膜１６が残っている状態（図２の状態に相当）は、底面に丸みを形成しながらエッチングが進行する。さらにエッチングが進行し、凹状マスク部の底部のシリコン酸化膜１６が全てエッチングされ、犠牲層１５が露出する。少なくとも犠牲層１５が露出した後は、シリコン酸化膜１６と犠牲層１５のエッチング比が等しくなる条件でエッチングを行い、トレンチ１９を形成する。このトレンチ１９を形成するためのエッチングは、必ずしも犠牲層１５が露出した後に開始する必要はなく、所望の丸みを帯びた底面を有する凹状マスク部が完成すれば、底部に犠牲層１５が残った状態で開始することができる。トレンチ１９を形成するためのエッチング条件は、上述の凹状マスク部を形成するためのエッチング条件と同じでも、異なる条件としてもよい。

【0031】

丸みを帯びた底部を有する凹状マスク部表面から開始するエッチングにより、トレンチ１９は図７に示すように底部が丸みを帯びた形状となる。このように本発明の製造方法によると、非晶質の犠牲層１５であっても所望の形状を形成することが可能となる。

【0032】

フォトレジスト１８を除去した後、全面に窒化膜２０を形成する。この窒化膜２０を先に形成したトレンチ１９内に充填する（図８）。

【0033】

通常のフォトリソグラフ法により、窒化膜２０および固定電極膜１７の一部をエッチング除去し、音圧等を可動電極膜１４に伝えるための貫通孔２１を形成し、貫通孔２１内にシリコン酸化膜１６を露出させる（図８）。この貫通孔２１は、例えばＭＥＭＳマイクロフォンとして使用した場合、音を可動電極膜１４に伝えるための音孔の機能を果たすことになり、所望の特性となるように、径の大きさ、数、配置を設定する。

【0034】

ハンドル基板１２の裏面側から絶縁膜１３が露出するまでハンドル基板１２を除去し、バックチャンバー２２を形成する。可動電極膜１４と固定電極膜１７との間を中空構造とするため、犠牲層１５の一部をエッチング除去し、スペーサー１５ａを形成する。この犠牲層１５の除去と同時に、絶縁膜１３とシリコン酸化膜１６の一部が除去される。その結果、図１０に示すように、スペーサー１５ａを介して固定電極膜１７と可動電極膜１４が対向配置し、エアーギャップ２３にトレンチ内に充填された窒化膜２０ａが突出した構造が形成される。

【0035】

この突出した窒化膜２０ａは、製造工程において可動電極膜１４と固定電極膜１７が固着するのを防止する機能を発揮するが、窒化膜２０ａの先端が丸みを帯びた構造となっているため、可動電極膜１４に接触しても可動電極膜１４を破壊することがなくなる。また、ＭＥＭＳ素子をマイクロフォンとして使用した場合可動電極膜１４の近傍に窒化膜２０ａの先端部を配置し、音響抵抗を高くして特性改善を図ることもできる。ＭＥＭＳ素子の動作時に可動電極膜１４が振動し、窒化膜２０ａの先端と接触した場合でも、窒化膜２０ａの先端が丸みを帯びた構造となっているため、可動電極膜１４を破壊することはない。

【0036】

以上説明したように、本発明は、基材中に凹部を形成する場合に限らず、ＭＥＭＳ素子の構造の一部を形成する方法として好適であり、トレンチの幅、長さ等は所望の特性が得られるように適宜変更可能すればよい。

【符号の説明】

【0037】

１： シリコン基板、２：マスク膜、３、３ａ：トレンチ、４：底面角部、５：シリコン酸化膜、６：フォトレジスト、７：凹状マスク部、８：絶縁膜、９：絶縁物質、１０：ゲート酸化膜、１１：ゲート電極、１２：ハンドル基板、１３：絶縁膜、１４：可動電極膜、１５：犠牲層、１５ａ：スペーサー、１６：シリコン酸化膜、１７：固定電極膜、１８：フォトレジスト、１９：トレンチ、２０：窒化膜、２１：貫通孔、２２：バックチャンバー、２３：エアーギャップ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】