特許 7160129 撮像素子および撮像装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-10-17

(45)【発行日】2022-10-25

(54)【発明の名称】撮像素子および撮像装置

(51)【国際特許分類】

   H04N 5/3745 20110101AFI20221018BHJP

【ＦＩ】

H04N5/3745

H04N5/3745 200

【請求項の数】 11

(21)【出願番号】P 2021053886

(22)【出願日】2021-03-26

(62)【分割の表示】P 2018188940の分割

【原出願日】2014-07-03

(65)【公開番号】P2021100289

(43)【公開日】2021-07-01

【審査請求日】2021-03-26

(73)【特許権者】

【識別番号】000004112

【氏名又は名称】株式会社ニコン

(74)【代理人】

【識別番号】100161207

【弁理士】

【氏名又は名称】西澤 和純

(74)【代理人】

【識別番号】100140774

【弁理士】

【氏名又は名称】大浪 一徳

(74)【代理人】

【識別番号】100175824

【弁理士】

【氏名又は名称】小林 淳一

(72)【発明者】

【氏名】駒井 敦

【審査官】鈴木 明

(56)【参考文献】

【文献】特開２０１２－２５７０２８（ＪＰ，Ａ）

【文献】特開２０１１－２５９０７５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ５／３０－５／３７８

Ｈ０１Ｌ ２７／１４－２７／１４８

(57)【特許請求の範囲】

【請求項1】

光を電荷に変換する複数の光電変換部と、前記複数の光電変換部でそれぞれ変換された電荷が転送される第１拡散部と、前記第１拡散部とは異なる位置に配置される第２拡散部と、所定電圧が供給される供給部に接続される第３拡散部とを含むリセットトランジスタと、前記第１拡散部と前記第２拡散部とを電気的に接続する配線とを有する複数の画素ブロックと、
複数の前記画素ブロックのうち第１画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部と、複数の前記画素ブロックのうち、列方向において前記第１画素ブロックの隣に並んで配置される第２画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部とを接続する接続部と、
前記第１画素ブロックが有する前記リセットトランジスタのゲート部に接続される第１リセット制御線と、
前記第２画素ブロックが有する前記リセットトランジスタのゲート部に接続される第２リセット制御線と、を備え、
前記第１リセット制御線は、前記第１画素ブロックが有する前記配線と平行になるように配置され、
前記第２リセット制御線は、前記第２画素ブロックが有する前記配線と平行になるように配置される、撮像素子。

【請求項2】

請求項１に記載の撮像素子において、
前記接続部は、前記第１画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部と、前記第２画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部との間において複数のスイッチを有する、撮像素子。

【請求項3】

請求項２に記載の撮像素子において、
前記接続部は、前記第１画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部と、前記第２画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部との間において直列に接続された複数のトランジスタを有する、撮像素子。

【請求項4】

請求項３に記載の撮像素子において、
前記接続部は、前記第１画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部と、前記第２画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部との間において直列に接続された２つ以上のトランジスタを有する、撮像素子。

【請求項5】

請求項４に記載の撮像素子において、
前記接続部は、前記第１画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部と、前記第２画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部との間において直列に接続された３つ以上のトランジスタを有する、撮像素子。

【請求項6】

請求項１から請求項５のいずれか一項に記載の撮像素子において、
前記接続部は、前記第２画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部と、複数の前記画素ブロックのうち、前記列方向において前記第２画素ブロックの隣に並んで配置される第３画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部とを接続する、撮像素子。

【請求項7】

請求項６に記載の撮像素子において、
前記接続部は、前記第２画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部と、前記第３画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部との間において複数のスイッチを有する、撮像素子。

【請求項8】

請求項７に記載の撮像素子において、
前記接続部は、前記第２画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部と、前記第３画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部との間において直列に接続された複数のトランジスタを有する、撮像素子。

【請求項9】

請求項８に記載の撮像素子において、
前記接続部は、前記第２画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部と、前記第３画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部との間において直列に接続された２つ以上のトランジスタを有する、撮像素子。

【請求項10】

請求項９に記載の撮像素子において、
前記接続部は、前記第１画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部と、前記第２画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部との間において直列に接続された３つ以上のトランジスタを有する、撮像素子。

【請求項11】

請求項１から請求項１０のいずれか一項に記載の撮像素子を備える、撮像装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、撮像素子および撮像装置に関する。

【背景技術】

【0002】

下記特許文献１には、複数の画素であって少なくとも２つの画素がそれぞれ（ａ）フォトディテクタ、（ｂ）フローティング容量部をなす電荷電圧変換領域及び（ｃ）増幅器への入力部を含む複数の画素と、前記電荷電圧変換領域同士を選択的に接続する連結スイッチとを備えた固体撮像素子が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特表２００８－５４６３１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

前記従来の固体撮像素子において、前記連結スイッチをオンして前記電荷電圧変換領域同士を接続することによって、接続された全体の電荷電圧変換領域での飽和電子数が拡大されるため、ダイナミックレンジを拡大させることができる。

【0005】

また、前記従来の固体撮像素子において、前記連結スイッチをオフして前記電荷電圧変換領域を他の電荷電圧変換領域から切り離すことによって、電荷電圧変換容量が小さくなってその電荷電圧変換係数が大きくなるため、高感度読出し時のＳＮ比が高くなる。

【0006】

しかし、前記従来の固体撮像素子では、前記連結スイッチをオフにしても、高感度読み出し時のＳＮ比をさほど高くすることはできなかった。

【0007】

本発明は、このような事情に鑑みてなされたもので、ダイナミックレンジを拡大させることができるとともに、高感度読出し時のＳＮ比を向上させることができる固体撮像素子、及び、これを用いた撮像装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

発明の第１の態様による撮像素子は、光を電荷に変換する複数の光電変換部と、前記複数の光電変換部でそれぞれ変換された電荷が転送される第１拡散部と、前記第１拡散部とは異なる位置に配置される第２拡散部と、所定電圧が供給される供給部に接続される第３拡散部とを含むリセットトランジスタと、前記第１拡散部と前記第２拡散部とを電気的に接続する配線とを有する複数の画素ブロックと、複数の前記画素ブロックのうち第１画素ブロックが有する前記リセットトランジスタに含まれる第２拡散部と、複数の前記画素ブロックのうち、列方向において前記第１画素ブロックの隣に並んで配置される第２画素ブロックが有する前記リセットトランジスタに含まれる前記第２拡散部とを接続する接続部と、前記第１画素ブロックが有する前記リセットトランジスタのゲート部に接続される第１リセット制御線と、前記第２画素ブロックが有する前記リセットトランジスタのゲート部に接続される第２リセット制御線と、を備え、前記第１リセット制御線は、前記第１画素ブロックが有する前記配線と平行になるように配置され、前記第２リセット制御線は、前記第２画素ブロックが有する前記配線と平行になるように配置される。
発明の第２の態様による撮像装置は、第１の態様による撮像素子を備える。

【発明の効果】

【0009】

本発明によれば、ダイナミックレンジを拡大させることができるとともに、高感度読出し時のＳＮ比を向上させることができる。

【図面の簡単な説明】

【0010】

【図1】本発明の第１の実施の形態による電子カメラを模式的に示す概略ブロック図である。

【図2】図１中の固体撮像素子の概略構成を示す回路図である。

【図3】図２中の３つの画素ブロックの付近を拡大して示す回路図である。

【図4】図３に示す３つの画素ブロックの付近を模式的に示す概略平面図である。

【図5】図４中の１つの画素ブロックの付近を拡大して示す概略平面図である。

【図6】図２に示す固体撮像素子の所定の動作モードを示すタイミングチャートである。

【図7】図２に示す固体撮像素子の他の動作モードを示すタイミングチャートである。

【図8】図２に示す固体撮像素子の更に他の動作モードを示すタイミングチャートである。

【図9】比較例による固体撮像素子の３つの画素ブロックの付近を示す回路図である。

【図10】図９に示す３つの画素ブロックの付近を模式的に示す概略平面図である。

【図11】本発明の第２の実施の形態による電子カメラの固体撮像素子の３つの画素ブロックの付近を示す回路図である。

【図12】図１１に示す３つの画素ブロックの付近を模式的に示す概略平面図である。

【図13】本発明の第３の実施の形態による電子カメラの固体撮像素子の概略構成を示す回路図である。

【図14】本発明の第４の実施の形態による電子カメラの固体撮像素子の概略構成を示す回路図である。

【図15】図１４中の４つの画素ブロックの付近を拡大して示す回路図である。

【図16】図１４に示す固体撮像素子の所定の動作モードを示すタイミングチャートである。

【図17】図１４に示す固体撮像素子の他の動作モードを示すタイミングチャートである。

【図18】図１４に示す固体撮像素子の更に他の動作モードを示すタイミングチャートである。

【図19】図１４に示す固体撮像素子の更に他の動作モードを示すタイミングチャートである。

【図20】図１４に示す固体撮像素子の更に他の動作モードを示すタイミングチャートである。

【図21】本発明の第５の実施の形態による電子カメラの固体撮像素子の概略構成を示す回路図である。

【図22】本発明の第６の実施の形態による電子カメラの固体撮像素子の３つの画素ブロックの付近を示す回路図である。

【図23】図２２中の４つの画素ブロックの付近を拡大して示す回路図である。

【図24】ノードＰ（ｎ）の電位をリセットする様子を例示するタイミングチャートである。

【図25】本発明の第７の実施の形態による電子カメラの固体撮像素子の３つの画素ブロックの付近を示す回路図である。

【図26】図２５に示す３つの画素ブロックＢＬの付近を模式的に示す概略平面図である。

【図27】本発明の第７の実施の形態による電子カメラの固体撮像素子の第１の動作モードを示すタイミングチャートである。

【図28】本発明の第７の実施の形態による電子カメラの固体撮像素子の第２Ａの動作モードを示すタイミングチャートである。

【図29】本発明の第７の実施の形態による電子カメラの固体撮像素子の第２Ｂの動作モードを示すタイミングチャートである。

【図30】ノードＰ（ｎ）の電位をリセットする様子を例示するタイミングチャートである。

【発明を実施するための形態】

【0011】

以下、本発明による固体撮像素子及び撮像装置について、図面を参照して説明する。

【0012】

［第１の実施の形態］
図１は、本発明の第１の実施の形態による電子カメラ１を模式的に示す概略ブロック図である。

【0013】

本実施の形態による電子カメラ１は、例えば一眼レフのデジタルカメラとして構成されるが、本発明による撮像装置は、これに限らず、コンパクトカメラなどの他の電子カメラや、携帯電話に搭載された電子カメラや、動画を撮像するビデオカメラ等の電子カメラなどの種々の撮像装置に適用することができる。

【0014】

電子カメラ１には、撮影レンズ２が装着される。この撮影レンズ２は、レンズ制御部３によってフォーカスや絞りが駆動される。この撮影レンズ２の像空間には、固体撮像素子４の撮像面が配置される。

【0015】

固体撮像素子４は、撮像制御部５の指令によって駆動され、デジタルの画像信号を出力する。通常の本撮影時（静止画撮影時）などでは、撮像制御部５は、例えば、全画素を同時にリセットするいわゆるグローバルリセット後に、図示しないメカニカルシャッタで露光した後に、所定の読み出し動作を行うように固体撮像素子４を制御する。また、電子ビューファインダーモード時や動画撮影時などでは、撮像制御部５は、例えばいわゆるローリング電子シャッタを行いつつ所定の読み出し動作を行うように固体撮像素子４を制御する。これらのとき、撮像制御部５は、後述するように、ＩＳＯ感度の設定値に応じて、後述する各動作モードの読み出し動作を行うように、固体撮像素子４を制御する。デジタル信号処理部６は、固体撮像素子４から出力されるデジタルの画像信号に対して、デジタル増幅、色補間処理、ホワイトバランス処理などの画像処理等を行う。デジタル信号処理部６による処理後の画像信号は、メモリ７に一旦蓄積される。メモリ７は、バス８に接続されている。バス８には、レンズ制御部３、撮像制御部５、ＣＰＵ９、液晶表示パネル等の表示部１０、記録部１１、画像圧縮部１２及び画像処理部１３なども接続される。ＣＰＵ９には、レリーズ釦などの操作部１４が接続される。操作部１４によって、ＩＳＯ感度を設定することができるようになっている。記録部１１には記録媒体１１ａが着脱自在に装着される。

【0016】

電子カメラ１内のＣＰＵ９は、操作部１４の操作により電子ビューファインダーモードや動画撮影や通常の本撮影（静止画撮影）などが指示されると、それに合わせて撮像制御部５を駆動する。このとき、レンズ制御部３によって、フォーカスや絞りが適宜調整される。固体撮像素子４は、撮像制御部５の指令によって駆動され、デジタルの画像信号を出力する。固体撮像素子４からのデジタルの画像信号は、デジタル信号処理部６で処理された後に、メモリ７に蓄積される。ＣＰＵ９は、電子ビューファインダーモード時にはその画像信号を表示部１０に画像表示させ、動画撮影時にはその画像信号を記録媒体１１ａに記録する。通常の本撮影時（静止画撮影時）などの場合は、ＣＰＵ９は、固体撮像素子４からのデジタルの画像信号がデジタル信号処理部６で処理されてメモリ７に蓄積された後に、操作部１４の指令に基づき、必要に応じて画像処理部１３や画像圧縮部１２にて所望の処理を行い、記録部１１に処理後の信号を出力させ記録媒体１１ａに記録する。

【0017】

図２は、図１中の固体撮像素子４の概略構成を示す回路図である。図３は、図２中の列方向に順次並んだ３つの画素ブロックＢＬの付近を拡大して示す回路図である。図４は、図３に示す３つの画素ブロックＢＬの付近を模式的に示す概略平面図である。図５は、図４中の１つの画素ブロックＢＬの付近を拡大して示す概略平面図である。本実施の形態では、固体撮像素子４は、ＣＭＯＳ型の固体撮像素子として構成されているが、これに限らず、例えば、他のＸＹアドレス型固体撮像素子として構成してもよい。

【0018】

固体撮像素子４は、図２乃至図４に示すように、Ｎ行Ｍ列に２次元マトリクス状に配置されそれぞれ２つの画素ＰＸ（ＰＸＡ，ＰＸＢ）を有する画素ブロックＢＬと、画素ブロックＢＬの１つ当たり複数の連結スイッチとしての連結トランジスタＳＷａ，ＳＷｂと、垂直走査回路２１と、画素ブロックＢＬの行毎に設けられた制御線２２～２７と、画素ＰＸの列毎に（画素ブロックＢＬの列毎に）設けられ対応する列の画素ＰＸ（画素ブロックＢＬ）からの信号を受け取る複数の（Ｍ本の）垂直信号線２８と、各垂直信号線２８に設けられた定電流源２９と、各垂直信号線２８に対応して設けられたカラムアンプ３０、ＣＤＳ回路（相関２重サンプリング回路）３１及びＡ／Ｄ変換器３２と、水平読み出し回路３３とを有している。

【0019】

なお、カラムアンプ３０として、アナログ増幅器を用いてもよいし、いわゆるスイッチトキャパシタアンプを用いてもよい。また、カラムアンプ３０は、必ずしも設けなくてもよい。

【0020】

図面表記の便宜上、図２ではＭ＝２として示しているが、列数Ｍは実際にはより多くの任意の数にされる。また、行数Ｎも限定されない。画素ブロックＢＬを行毎に区別する場合、ｊ行目の画素ブロックＢＬは符号ＢＬ（ｊ）で示す。この点は、他の要素や後述する制御信号についても同様である。図２及び図３には、３行に渡るｎ－１行目乃至ｎ＋１行目の画素ブロックＢＬ（ｎ－１）～ＢＬ（ｎ＋１）が示されている。

【0021】

なお、図面では、画素ブロックＢＬのうち図２及び図３中下側の画素の符号をＰＸＡとし、図２及び図３中上側の画素の符号をＰＸＢとして、両者を区別しているが、両者を区別しないで説明するときには両者に符号ＰＸを付して説明する場合がある。また、図面では、画素ＰＸＡのフォトダイオードの符号をＰＤＡとし、画素ＰＸＢのフォトダイオードの符号をＰＤＢとして、両者を区別しているが、両者を区別しないで説明するときには両者に符号ＰＤを付して説明する場合がある。同様に、画素ＰＸＡの転送トランジスタの符号をＴＸＡとし、画素ＰＸＢの転送トランジスタの符号をＴＸＢとして、両者を区別しているが、両者を区別しないで説明するときには両者に符号ＴＸを付して説明する場合がある。なお、本実施の形態では、画素ＰＸのフォトダイオードＰＤは、２Ｎ行Ｍ列に２次元マトリクス状に配置されている。

【0022】

本実施の形態では、各画素ＰＸは、入射光に応じた信号電荷を生成し蓄積する光電変換部としてのフォトダイオードＰＤと、フォトダイオードＰＤからノードＰに電荷を転送する転送スイッチとしての転送トランジスタＴＸとを有している。

【0023】

本実施の形態では、複数の画素ＰＸは、フォトダイオードＰＤが列方向に順次並んだ２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）毎に画素ブロックＢＬをなしている。図２及び図３に示すように、各画素ブロックＢＬ毎に、当該画素ブロックＢＬに属する２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）が、１組のノードＰ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬを共有している。ノードＰには基準電位との間に容量（電荷電圧変換容量）が形成され、その容量によって、ノードＰに転送されてきた電荷が電圧に変換される。増幅トランジスタＡＭＰは、ノードＰの電位に応じた信号を出力する増幅部を構成している。リセットトランジスタＲＳＴは、ノードＰの電位をリセットするリセットスイッチを構成している。選択トランジスタＳＥＬは、当該画素ブロックＢＬを選択するための選択部を構成している。フォトダイオードＰＤ及び転送トランジスタＴＸは、２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）で共有されることなく、画素ＰＸ毎に設けられている。図２及び図３では、ｎは画素ブロックＢＬの行を示している。例えば、１行目の画素ＰＸ（ＰＸＡ）と２行目の画素ＰＸ（ＰＸＢ）とにより１行目の画素ブロックＢＬが構成され、３行目の画素ＰＸ（ＰＸＡ）と４行目の画素ＰＸ（ＰＸＢ）とにより２行目の画素ブロックＢＬが構成されている。

【0024】

なお、本発明では、例えば、フォトダイオードＰＤが列方向に順次並んだ３個以上の画素ＰＸ毎に画素ブロックＢＬを構成するようにしてもよい。

【0025】

図面には示していないが、本実施の形態では、各々の画素ＰＸのフォトダイオードＰＤの光入射側には、それぞれが異なる色成分の光を透過させる複数種類のカラーフィルタが、所定の色配列（例えば、ベイヤー配列）で配置されている。画素ＰＸは、カラーフィルタでの色分解によって各色に対応する電気信号を出力する。

【0026】

各画素ブロックＢＬのうちの列方向に互いに隣り合う各２つの画素ブロックＢＬについて、一方の画素ブロックＢＬのノードＰと他方の画素ブロックＢＬのノードＰとの間に設けられた電気的な接続路（接続部）であってその間に固有の接続路（接続部）中に、２つの連結スイッチとしての２つの連結トランジスタＳＷａ，ＳＷｂが直列に設けられている。これによって、本実施の形態では、３つ以上の画素ブロックＢＬのノードＰが、複数の前記接続路（接続部）により数珠繋ぎ状に接続されている。それらの２つの連結トランジスタＳＷａ，ＳＷｂのうち、連結トランジスタＳＷａは、図２及び図３中の下側の画素ブロックＢＬのノードＰの側に配置されたものであり、連結トランジスタＳＷｂは、図２及び図３中の上側の画素ブロックＢＬのノードＰの側に配置されたものである。

【0027】

例えば、ｎ行目の画素ブロックＢＬ（ｎ）のノードＰ（ｎ）とｎ＋１行目の画素ブロックＢＬのノードＰ（ｎ＋１）との間の電気的な接続路であってその間に固有の接続路中に、２つの連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）が直列に設けられている。図４に示すように、連結トランジスタＳＷａ（ｎ）は画素ブロックＢＬ（ｎ）の領域内に形成される一方、連結トランジスタＳＷｂ（ｎ）は画素ブロックＢＬ（ｎ＋１）の領域内に形成されているが、これらの連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）には、同じ固有の接続路中に直列に設けられていることを示すために、符号の末尾に同じ（ｎ）を付している。なお、本発明では、前記各固有の接続路中に３個以上の連結スイッチを直列に設けてもよいが、構造を簡単にするために、本実施の形態のように、前記各固有の接続路中に２個の連結トランジスタＳＷａ，ＳＷｂを直列に設けることが好ましい。

【0028】

図２及び図３において、ＶＤＤは電源電位である。なお、本実施の形態では、トランジスタＴＸＡ，ＴＸＢ，ＡＭＰ，ＲＳＴ，ＳＥＬ，ＳＷａ，ＳＷｂは、全てｎＭＯＳトランジスタである。

【0029】

転送トランジスタＴＸＡのゲートは行毎に制御線２６に共通に接続され、そこには、制御信号φＴＸＡが垂直走査回路２１から供給される。転送トランジスタＴＸＢのゲートは行毎に制御線２５に共通に接続され、そこには、制御信号φＴＸＢが垂直走査回路２１から供給される。リセットトランジスタＲＳＴのゲートは行毎に制御線２４に共通に接続され、そこには、制御信号φＲＳＴが垂直走査回路２１から供給される。選択トランジスタＳＥＬのゲートは行毎に制御線２３に共通に接続され、そこには、制御信号φＳＥＬが垂直走査回路２１から供給される。連結トランジスタＳＷａのゲートは行毎に制御線２２に共通に接続され、そこには、制御信号φＳＷａが垂直走査回路２１から供給される。連結トランジスタＳＷｂのゲートは行毎に制御線２７に共通に接続され、そこには、制御信号φＳＷｂが垂直走査回路２１から供給される。例えば、転送トランジスタＴＸＡ（ｎ）のゲートには制御信号φＴＸＡ（ｎ）が供給され、転送トランジスタＴＸＢ（ｎ）のゲートには制御信号φＴＸＢ（ｎ）が供給され、リセットトランジスタＲＳＴ（ｎ）のゲートには制御信号φＲＳＴ（ｎ）が供給され、選択トランジスタＳＥＬ（ｎ）のゲートには制御信号φＳＥＬ（ｎ）が供給され、連結トランジスタＳＷａ（ｎ）のゲートには制御信号φＳＷａ（ｎ）が供給され、連結トランジスタＳＷｂ（ｎ）のゲートには制御信号φＳＷｂ（ｎ）が供給される。

【0030】

各トランジスタＴＸＡ，ＴＸＢ，ＲＳＴ，ＳＥＬ，ＳＷａ，ＳＷｂは、対応する制御信号φＴＸＡ，φＴＸＢ，φＲＳＴ，φＳＥＬ，φＳＷａ，φＳＷｂがハイレベル（Ｈ）のときにオンし、ローレベル（Ｌ）のときにオフする。

【0031】

垂直走査回路２１は、図１中の撮像制御部５による制御下で、画素ブロックＢＬの行毎に、制御信号φＴＸＡ，φＴＸＢ，φＲＳＴ，φＳＥＬ，φＳＷａ，φＳＷｂをそれぞれ出力し、画素ブロックＢＬ、連結トランジスタＳＷａ，ＳＷｂを制御し、静止画読み出し動作や動画読み出し動作などを実現する。この制御において、例えばＩＳＯ感度の設定値に応じて、後述する各動作モードの読み出し動作が行われる。この制御によって、各垂直信号線２８には、それに対応する列の画素ＰＸの信号（アナログ信号）が供給される。

【0032】

本実施の形態では、垂直走査回路２１は、後述する各動作モードを、図１中の撮像制御部５からの指令（制御信号）に応じて切り替えて行う制御部を構成している。

【0033】

垂直信号線２８に読み出された信号は、各列毎に、カラムアンプ３０で増幅され更にＣＤＳ回路３１にて光信号（画素ＰＸで光電変換された光情報を含む信号）と暗信号（光信号から差し引くべきノイズ成分を含む差分用信号）との差分を得る処理が施された後に、Ａ／Ｄ変換器３２にてデジタル信号に変換され、そのデジタル信号はＡ／Ｄ変換器３２に保持される。各Ａ／Ｄ変換器３２に保持されたデジタルの画像信号は、水平読み出し回路３３によって水平走査され、必要に応じて所定の信号形式に変換されて、外部（図１中のデジタル信号処理部６）へ出力される。

【0034】

なお、ＣＤＳ回路３１は、図１中の撮像制御部５による制御下でタイミング発生回路（図示せず）から暗信号サンプリング信号φＤＡＲＫＣを受け、φＤＡＲＫＣがハイレベル（Ｈ）の場合にカラムアンプ３０の出力信号を暗信号としてサンプリングするとともに、図１中の撮像制御部５による制御下で前記タイミング発生回路から光信号サンプリング信号φＳＩＧＣを受け、φＳＩＧＣがＨの場合にカラムアンプ３０の出力信号を光信号としてサンプリングする。そして、ＣＤＳ回路３１は、前記タイミング発生回路からのクロックやパルスに基づいて、サンプリングした暗信号と光信号との差分に応じた信号を出力する。このようなＣＤＳ回路３１の構成としては、公知の構成を採用することができる。

【0035】

ここで、図４及び図５を参照して、画素ブロックＢＬの構造について説明する。実際には、フォトダイオードＰＤの上部にはカラーフィルタやマイクロレンズ等が配置されるが、図４及び図５では省略している。なお、図４及び図５において、電源線、グランド線及び制御線２２～２７等のレイアウトは省略している。

【0036】

本実施の形態では、Ｎ型シリコン基板（図示せず）上にＰ型ウエル（図示せず）が設けられ、前記Ｐ型ウエル中にフォトダイオードＰＤなどの画素ブロックＢＬにおける各素子が配置されている。図５において、符号４１～４９は、前述した各トランジスタの一部となっているＮ型不純物拡散領域である。符号６１～６７は、ポリシリコンによる各トランジスタのゲート電極である。なお、拡散領域４２，４５は、図示しない電源線により電源電圧ＶＤＤが印加される領域である。

【0037】

フォトダイオードＰＤＡ（ｎ），ＰＤＢ（ｎ）は、前記Ｐ型ウエル中に設けられたＮ型の電荷蓄積層（図示せず）とその表面側に配置されたＰ型の空乏化防止層（図示せず）からなる埋め込み型フォトダイオードである。フォトダイオードＰＤＡ（ｎ），ＰＤＢ（ｎ）は、入射する光を光電変換し、生じた電荷をその電荷蓄積層に蓄積する。

【0038】

転送トランジスタＴＸＡ（ｎ）は、フォトダイオードＰＤＡ（ｎ）の電荷蓄積層をソース、拡散領域４１をドレイン、ゲート電極６１をゲートとするｎＭＯＳトランジスタである。転送トランジスタＴＸＢ（ｎ）は、フォトダイオードＰＤＢ（ｎ）の電荷蓄積層をソース、拡散領域４１をドレイン、ゲート電極６２をゲートとするｎＭＯＳトランジスタである。拡散領域４１は、フォトダイオードＰＤＡ（ｎ）とフォトダイオードＰＤＢ（ｎ）との間に設けられている。拡散領域４１は、転送トランジスタＴＸＡ（ｎ）のドレインとなる拡散領域及び転送トランジスタＴＸＢ（ｎ）のドレインとなる拡散領域として、兼用されている。転送トランジスタＴＸＡ（ｎ）のゲート電極６１は、拡散領域４１のフォトダイオードＰＤＡ（ｎ）側に配置されている。転送トランジスタＴＸＢ（ｎ）のゲート電極６２は、拡散領域４１のフォトダイオードＰＤＢ（ｎ）側に配置されている。

【0039】

増幅トランジスタＡＭＰ（ｎ）は、拡散領域４２をドレイン、拡散領域４３をソース、ゲート電極６３をゲートとするｎＭＯＳトランジスタである。選択トランジスタＳＥＬ（ｎ）は、拡散領域４３をドレイン、拡散領域４４をソース、ゲート電極６４をゲートとするｎＭＯＳトランジスタである。拡散領域４４は、垂直信号線２８に接続されている。リセットトランジスタＲＳＴ（ｎ）は、拡散領域４５をドレイン、拡散領域４６をソース、ゲート電極６５をゲートとするｎＭＯＳトランジスタである。

【0040】

連結トランジスタＳＷａ（ｎ）は、拡散領域４６をソース、拡散領域４７をドレイン、ゲート電極６６をゲートとするｎＭＯＳトランジスタである。連結トランジスタＳＷｂ（ｎ－１）は、拡散領域４８をドレイン、拡散領域４９をソース、ゲート電極６７をゲートとするｎＭＯＳトランジスタである。

【0041】

画素ブロックＢＬ（ｎ）のゲート電極６３及び拡散領域４１，４６並びに連結トランジスタＳＷｂ（ｎ－１）の拡散領域４８間が、配線７１（ｎ）によって互いに電気的に接続されて導通している。本実施の形態では、ノードＰ（ｎ）は、配線７１（ｎ）及びこれに対して電気的に接続されて導通している箇所全体に相当している。

【0042】

ｎ行目以外の画素ブロックＢＬの構造も、前述したｎ行目の画素ブロックＢＬ（ｎ）の構造と同様である。連結トランジスタＳＷａ（ｎ）以外の連結トランジスタＳＷａの構造も、前述した連結トランジスタＳＷａ（ｎ）の構造と同様である。連結トランジスタＳＷｂ（ｎ）以外の連結トランジスタＳＷｂの構造も、前述した連結トランジスタＳＷｂ（ｎ）の構造と同様である。

【0043】

そして、前記各固有の接続路中に直列に設けられている２個の連結トランジスタＳＷａ，ＳＷｂについて、連結トランジスタＳＷａの拡散領域４７と連結トランジスタＳＷｂの拡散領域４９との間が、配線７２によって接続されている。例えば、連結トランジスタＳＷａ（ｎ－１）の拡散領域４７と連結トランジスタＳＷｂ（ｎ－１）の拡散領域４９との間が、配線７２（ｎ－１）によって電気的に接続されている。配線７２（ｎ－１）は、連結トランジスタＳＷａ（ｎ－１），ＳＷｂ（ｎ－１）がオフである場合における連結トランジスタＳＷａ（ｎ－１），ＳＷｂ（ｎ－１）間の接続部を構成している。連結トランジスタＳＷａ（ｎ）の拡散領域４７と連結トランジスタＳＷｂ（ｎ）の拡散領域４９との間が、配線７２（ｎ）によって電気的に接続されている。配線７２（ｎ）は、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）がオフである場合における連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）間の接続部を構成している。

【0044】

ここで、図４に示すように、前記各固有の接続路中に直列に設けられている２個の連結トランジスタＳＷａ，ＳＷｂ間の列方向の位置ずれ量をＬｓとし、フォトダイオードＰＤの列方向のピッチをＰｇとする。本発明では、ピッチＰｇと位置ずれＬｓとの関係は限定されるものではないが、後述する容量ＣＡの容量値Ｃｆｄ１を小さくするためには、ｐｇ＜Ｌｓ＜２×Ｐｇであることが好ましい。本実施の形態では、例えば、連結トランジスタＳＷｂ（ｎ－１）が連結トランジスタＳＷａ（ｎ）の近傍に配置され、位置ずれ量Ｌｓが２×Ｐｇをわずかに下回るよう程度に設定されて、配線７１（ｎ）の長さが極力短くされ、後述する容量ＣＡ（ｎ）の容量値Ｃｆｄ１が極力小さくなるようになっている。

【0045】

図２乃至図５において、ＣＡ（ｎ）は、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ－１）がオフしている場合の、ノードＰ（ｎ）と基準電位との間の容量である。容量ＣＡ（ｎ）の容量値をＣｆｄ１とする。ＣＢ（ｎ）は、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）がオフしている場合の、配線７２（ｎ）と基準電位との間の容量を示している。容量ＣＢ（ｎ）の容量値をＣｆｄ２とする。これらの点は、他の画素ブロックＢＬの行についても同様である。

【0046】

容量ＣＡ（ｎ）は、転送トランジスタＴＸＡ（ｎ），ＴＸＢ（ｎ）のドレイン拡散領域４１の容量と、リセットトランジスタＲＳＴ（ｎ）のソース拡散領域４６の容量と、連結トランジスタＳＷａ（ｎ）のソース拡散領域４６の容量と、連結トランジスタＳＷｂ（ｎ－１）のドレイン拡散領域４８の容量と、増幅トランジスタＡＭＰ（ｎ）のゲート電極６３の容量と、配線７１（ｎ）の配線容量とから構成され、それらの容量値の合計が容量ＣＡ（ｎ）の容量値Ｃｆｄ１となる。この点は、他の画素ブロックＢＬの行についても同様である。

【0047】

ここで、連結トランジスタＳＷａのオン時のチャネル容量の値及び連結トランジスタＳＷｂのオン時のチャネル容量の値を、両方ともＣｓｗとする。通常、容量値Ｃｓｗは、容量値Ｃｆｄ１，Ｃｆｄ２に対して小さい値である。

【0048】

今、画素ブロックＢＬ（ｎ）に着目して、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ－１）が両方ともオフする（すなわち、各連結トランジスタＳＷａ，ＳＷｂのうちのオン状態の連結トランジスタがノードＰ（ｎ）に対して電気的に接続された状態とならず、連結トランジスタＳＷａ，ＳＷｂが設けられている接続路がノードＰ（ｎ）に対して電気的に接続された状態とならない）と、ノードＰ（ｎ）と基準電位との間の容量（電荷電圧変換容量）は、容量ＣＡ（ｎ）となる。よって、ノードＰ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１となる。この状態は、後述する第１の動作モードを示す図６中の期間Ｔ２の状態に相当している。

【0049】

また、画素ブロックＢＬ（ｎ）に着目して、連結トランジスタＳＷａ（ｎ）がオンすると、各連結トランジスタＳＷａ，ＳＷｂのうち連結トランジスタＳＷａ（ｎ）以外のオン状態の連結トランジスタがノードＰ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、連結トランジスタＳＷｂ（ｎ－１），ＳＷｂ（ｎ）がオフであれば）、ノードＰ（ｎ）と基準電位との間の容量（電荷電圧変換容量）は、容量ＣＡ（ｎ）に対して、容量ＣＢ（ｎ）及び連結トランジスタＳＷａ（ｎ）のオン時のチャネル容量を付加したものとなる。よって、ノードＰ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋Ｃｆｄ２＋Ｃｓｗ≒Ｃｆｄ１＋Ｃｆｄ２となる。この状態は、後述する第２Ａの動作モードを示す図７中の期間Ｔ２の状態に相当している。

【0050】

さらに、画素ブロックＢＬ（ｎ）に着目して、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）が両方ともオンすると、各連結トランジスタＳＷａ，ＳＷｂのうち連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）以外のオン状態の連結トランジスタがノードＰ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、連結トランジスタＳＷｂ（ｎ－１），ＳＷａ（ｎ＋１）がオフであれば）、ノードＰ（ｎ）の電荷電圧変換容量は、容量ＣＡ（ｎ）に対して、容量ＣＢ（ｎ）、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）のオン時のチャネル容量及び容量ＣＡ（ｎ＋１）を付加したものとなる。よって、ノードＰ（ｎ）の電荷電圧変換容量の容量値は、２×Ｃｆｄ１＋Ｃｆｄ２＋２×Ｃｓｗ≒２×Ｃｆｄ１＋Ｃｆｄ２となる。この状態は、後述する第２Ｂの動作モードを示す図８中の期間Ｔ２の状態に相当している。

【0051】

このように、各連結トランジスタＳＷａ，ＳＷｂのうちノードＰ（ｎ）に対して電気的に接続されるオン状態の連結トランジスタがなければ、ノードＰ（ｎ）の電荷電圧変換容量の容量値が最小となり、その電荷電圧変換容量による電荷電圧変換係数が大きくなるため、最高のＳＮ比での読出しが可能となる。

【0052】

一方、各連結トランジスタＳＷａ，ＳＷｂのうちノードＰ（ｎ）に対して電気的に接続されるオン状態の連結トランジスタの数を１つ以上の所望の数に増やしていけば、ノードＰ（ｎ）の電荷電圧変換容量の容量値を所望の値に大きくすることができ、大きな信号電荷量を扱うことができるため、飽和電子数を拡大することができる。これにより、ダイナミックレンジを拡大することができる。

【0053】

以上、画素ブロックＢＬ（ｎ）のノードＰ（ｎ）について説明したが、他の画素ブロックＢＬのノードＰについても同様である。

【0054】

図６は、図２に示す固体撮像素子４の第１の動作モードを示すタイミングチャートである。この第１の動作モードは、各画素ブロックＢＬを行毎に順次選択していき、各連結トランジスタＳＷａ，ＳＷｂのうち選択された画素ブロックＢＬのノードＰに対して電気的に接続されるオン状態の連結トランジスタがない状態（当該ノードＰの電荷電圧変換容量が最小である状態）で、選択された画素ブロックＢＬの転送トランジスタＴＸＡ，ＴＸＢを順次選択的にオンさせて、選択された画素ブロックＢＬの各フォトダイオードＰＤＡ，ＰＤＢの信号を行毎に順次読み出す動作の例である。図６に示す例では、全画素ＰＸＡ，ＰＸＢの信号を読み出すが、これに限らず、例えば、画素行を間引いて読み出す間引き読み出し等を行ってもよい。この点は、後述する図７及び図８にそれぞれ示す各例についても同様である。

【0055】

図６は、期間Ｔ１においてｎ－１行目の画素ブロックＢＬ（ｎ－１）が選択され、期間Ｔ２においてｎ行目の画素ブロックＢＬ（ｎ）が選択され、期間Ｔ３においてｎ＋１行目の画素ブロックＢＬ（ｎ＋１）が選択されていく状況を示している。いずれの行の画素ブロックＢＬが選択された場合の動作も同様であるので、ここでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択された場合の動作についてのみ説明する。

【0056】

期間Ｔ２の開始前に既に、所定の露光期間において、フォトダイオードＰＤＡ（ｎ），ＰＤＢ（ｎ）の露光が終了している。この露光は、通常の本撮影時（静止画撮影時）などでは、全画素を同時にリセットするいわゆるグローバルリセット後にメカニカルシャッタ（図示せず）により行われ、電子ビューファインダーモード時や動画撮影時などでは、いわゆるローリング電子シャッタ動作により行われる。期間Ｔ２の開始直前には、全てのトランジスタＳＥＬ，ＲＳＴ，ＴＸＡ，ＴＸＢ，ＳＷａ，ＳＷｂはオフしている。

【0057】

期間Ｔ２において、ｎ行目のφＳＥＬ（ｎ）がＨにされ、ｎ行目の画素ブロックＢＬ（ｎ）の選択トランジスタＳＥＬ（ｎ）がオンにされ、ｎ行目の画素ブロックＢＬ（ｎ）が選択される。

【0058】

また、期間Ｔ２において、φＳＷａ（ｎ），φＳＷｂ（ｎ－１）がＬにされ、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ－１）がオフにされる。これにより、期間Ｔ２において、各連結トランジスタＳＷａ，ＳＷｂのうち選択された画素ブロックＢＬ（ｎ）のノードＰ（ｎ）に対して電気的に接続されるオン状態の連結トランジスタがない状態となる。したがって、前述したように、ノードＰ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１となり、最小となる。

【0059】

期間Ｔ２の開始直後から一定期間だけ、φＲＳＴ（ｎ）がＨにされてｎ行目のリセットトランジスタＲＳＴ（ｎ）が一旦オンにされ、ノードＰ（ｎ）の電位が一旦電源電位ＶＤＤにリセットされる。

【0060】

期間Ｔ２中のその後の時点ｔ１から一定期間だけ、暗信号サンプリング信号φＤＡＲＫＣがＨにされて、ノードＰ（ｎ）に現れる電位がｎ行目の増幅トランジスタＡＭＰ（ｎ）で増幅された後に選択トランジスタＳＥＬ（ｎ）及び垂直信号線２８を経由し更にカラムアンプ３０で増幅された信号が、暗信号として、ＣＤＳ回路３１によりサンプリングされる。

【0061】

期間Ｔ２中のその後の時点ｔ２から一定期間だけ、φＴＸＡ（ｎ）がＨにされてｎ行目の転送トランジスタＴＸＡ（ｎ）がオンにされる。これにより、ｎ行目の画素ブロックＢＬ（ｎ）のフォトダイオードＰＤＡ（ｎ）に蓄積されていた信号電荷が、ノードＰ（ｎ）の電荷電圧変換容量に転送される。ノードＰ（ｎ）の電位は、ノイズ成分を除くと、この信号電荷の量とノードＰ（ｎ）の電荷電圧変換容量の容量値の逆数とに比例した値となる。

【0062】

期間Ｔ２中のその後の時点ｔ３において、光信号サンプリング信号φＳＩＧＣがＨにされて、ノードＰ（ｎ）に現れる電位がｎ行目の増幅トランジスタＡＭＰ（ｎ）で増幅された後に選択トランジスタＳＥＬ（ｎ）及び垂直信号線２８を経由し更にカラムアンプ３０で増幅された信号が、光信号として、ＣＤＳ回路３１によりサンプリングされる。

【0063】

その後にφＳＩＧＣがＬになった時点の後に、ＣＤＳ回路３１は、時点ｔ１からの一定期間でサンプリングした暗信号と時点ｔ３からの一定時間でサンプリングした光信号との差分に応じた信号を出力する。Ａ／Ｄ変換器３２は、この差分に応じた信号をデジタル信号に変換して保持する。各Ａ／Ｄ変換器３２に保持されたデジタルの画像信号は、水平読み出し回路３３によって水平走査され、デジタル信号画像信号として外部（図１中のデジタル信号処理部６）へ出力される。

【0064】

そして、期間Ｔ２中の時点ｔ４から一定期間だけ、φＲＳＴ（ｎ）がＨにされてｎ行目のリセットトランジスタＲＳＴ（ｎ）が一旦オンにされ、ノードＰ（ｎ）の電位が一旦電源電位ＶＤＤにリセットされる。

【0065】

期間Ｔ２中のその後の時点ｔ５から一定期間だけ、暗信号サンプリング信号φＤＡＲＫＣがＨにされて、ノードＰ（ｎ）に現れる電位がｎ行目の増幅トランジスタＡＭＰ（ｎ）で増幅された後に選択トランジスタＳＥＬ（ｎ）及び垂直信号線２８を経由し更にカラムアンプ３０で増幅された信号が、暗信号として、ＣＤＳ回路３１によりサンプリングされる。

【0066】

期間Ｔ２中のその後の時点ｔ６から一定期間だけ、φＴＸＢ（ｎ）がＨにされてｎ行目の転送トランジスタＴＸＢ（ｎ）がオンにされる。これにより、ｎ行目の画素ブロックＢＬ（ｎ）のフォトダイオードＰＤＢ（ｎ）に蓄積されていた信号電荷が、ノードＰ（ｎ）の電荷電圧変換容量に転送される。ノードＰ（ｎ）の電位は、ノイズ成分を除くと、この信号電荷の量とノードＰ（ｎ）の電荷電圧変換容量の容量値の逆数とに比例した値となる。

【0067】

期間Ｔ２中のその後の時点ｔ７において、光信号サンプリング信号φＳＩＧＣがＨにされて、ノードＰ（ｎ）に現れる電位がｎ行目の増幅トランジスタＡＭＰ（ｎ）で増幅された後に選択トランジスタＳＥＬ（ｎ）及び垂直信号線２８を経由し更にカラムアンプ３０で増幅された信号が、光信号として、ＣＤＳ回路３１によりサンプリングされる。

【0068】

その後にφＳＩＧＣがＬになった時点の後に、ＣＤＳ回路３１は、時点ｔ５からの一定期間でサンプリングした暗信号と時点ｔ７からの一定時間でサンプリングした光信号との差分に応じた信号を出力する。Ａ／Ｄ変換器３２は、この差分に応じた信号をデジタル信号に変換して保持する。各Ａ／Ｄ変換器３２に保持されたデジタルの画像信号は、水平読み出し回路３３によって水平走査され、デジタル信号画像信号として外部（図１中のデジタル信号処理部６）へ出力される。

【0069】

このように、前記第１の動作モードでは、各連結トランジスタＳＷａ，ＳＷｂのうち選択された画素ブロックＢＬのノードＰに対して電気的に接続されるオン状態の連結トランジスタがないので、選択された画素ブロックＢＬのノードＰの電荷電圧変換容量の容量値が最小となり、その電荷電圧変換容量による電荷電圧変換係数が大きくなるため、最高のＳＮ比での読出しが可能となる。例えば、ＩＳＯ感度の設定値が最も高い場合に、撮像制御部５によって、前記第１の動作モードを行うように指令される。

【0070】

図７は、図２に示す固体撮像素子４の第２Ａの動作モードを示すタイミングチャートである。第２Ａの動作モードは、第２の動作モードのうちの１つの動作モードである。この第２の動作モードは、各画素ブロックＢＬを行毎に順次選択していき、各連結トランジスタＳＷａ，ＳＷｂのうちの１つ以上の所定数のオン状態の連結トランジスタが、選択された画素ブロックＢＬのノードＰに対して電気的に接続された状態で、選択された画素ブロックＢＬの転送トランジスタＴＸＡ，ＴＸＢを順次選択的にオンさせて、選択された画素ブロックＢＬの各フォトダイオードＰＤＡ，ＰＤＢの信号を行毎に順次読み出す動作の例である。前記第２Ａの動作モードは、前記第２の動作モードにおいて、前記所定数を１つとした動作の例である。

【0071】

図７も、図６と同様に、期間Ｔ１においてｎ－１行目の画素ブロックＢＬ（ｎ－１）が選択され、期間Ｔ２においてｎ行目の画素ブロックＢＬ（ｎ）が選択され、期間Ｔ３においてｎ＋１行目の画素ブロックＢＬ（ｎ＋１）が選択されていく状況を示している。図７に示す第２Ａの動作モードが図６に示す前記第１の動作モードと異なる所は、以下に説明する点である。

【0072】

図７に示す第２Ａの動作モードでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２において、φＳＷａ（ｎ）がＨにされるとともにφＳＷｂ（ｎ－１）がＬにされ、連結トランジスタＳＷａ（ｎ）がオンにされるとともに連結トランジスタＳＷｂ（ｎ－１）がオフにされる。これにより、期間Ｔ２において、各連結トランジスタＳＷａ，ＳＷｂのうちの１つのオン状態の連結トランジスタ（ここでは、連結トランジスタＳＷａ（ｎ））が、選択された画素ブロックＢＬ（ｎ）のノードＰ（ｎ）に対して電気的に接続された状態となる。したがって、前述したように、ノードＰ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋Ｃｆｄ２＋Ｃｓｗ≒Ｃｆｄ１＋Ｃｆｄ２となり、図６に示す前記第１の動作モードに比べていわば１段階大きくなる。

【0073】

ここでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２について説明したが、他の画素ブロックＢＬが選択される期間についても同様である。

【0074】

このように、前記第２Ａの動作モードでは、各連結トランジスタＳＷａ，ＳＷｂのうちの１つのオン状態の連結トランジスタが、選択された画素ブロックＢＬのノードＰに対して電気的に接続されるので、選択された画素ブロックＢＬのノードＰの電荷電圧変換容量の容量値がいわば１段階大きくなり、ノードＰの電荷電圧変換容量での飽和電子数を１段階拡大することができる。これにより、ダイナミックレンジを１段階拡大することができる。例えば、ＩＳＯ感度の設定値が最も高い値から１段階小さい値である場合に、撮像制御部５によって、前記第２Ａの動作モードを行うように指令される。

【0075】

図８は、図２に示す固体撮像素子４の第２Ｂの動作モードを示すタイミングチャートである。第２Ｂの動作モードは、前記第２の動作モードのうちの他の１つの動作モードであり、前記所定数を２つとした動作例である。

【0076】

図８も、図６及び図７と同様に、期間Ｔ１においてｎ－１行目の画素ブロックＢＬ（ｎ－１）が選択され、期間Ｔ２においてｎ行目の画素ブロックＢＬ（ｎ）が選択され、期間Ｔ３においてｎ＋１行目の画素ブロックＢＬ（ｎ＋１）が選択されていく状況を示している。図８に示す第２Ｂの動作モードが図６に示す前記第１の動作モードや図７に示す第２Ａに示す動作モードと異なる所は、以下に説明する点である。

【0077】

図８に示す第２Ｂの動作モードでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２において、φＳＷａ（ｎ），φＳＷｂ（ｎ）がＨにされるとともにφＳＷｂ（ｎ－１），φＳＷａ（ｎ＋１）がＬにされ、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）がオンにされるとともに連結トランジスタＳＷｂ（ｎ－１），ＳＷａ（ｎ＋１）がオフにされる。これにより、期間Ｔ２において、各連結トランジスタＳＷａ，ＳＷｂのうちの２つのオン状態の連結トランジスタ（ここでは、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ））が、選択された画素ブロックＢＬ（ｎ）のノードＰ（ｎ）に対して電気的に接続された状態となる。したがって、前述したように、ノードＰ（ｎ）の電荷電圧変換容量の容量値は、２×Ｃｆｄ１＋Ｃｆｄ２＋２Ｃｓｗ≒２×Ｃｆｄ１＋Ｃｆｄ２となり、図６に示す前記第１の動作モードに比べていわば２段階大きくなる。

【0078】

ここでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２について説明したが、他の画素ブロックＢＬが選択される期間についても同様である。

【0079】

このように、前記第２Ｂの動作モードでは、各連結トランジスタＳＷａ，ＳＷｂのうちの２つのオン状態の連結トランジスタが、選択された画素ブロックＢＬのノードＰに対して電気的に接続されるので、選択された画素ブロックＢＬのノードＰの電荷電圧変換容量の容量値がいわば２段階大きくなり、ノードＰの電荷電圧変換容量での飽和電子数を２段階拡大することができる。これにより、ダイナミックレンジを２段階拡大することができる。例えば、ＩＳＯ感度の設定値が最も高い値から２段階小さい値である場合に、撮像制御部５によって、前記第２Ｂの動作モードを行うように指令される。

【0080】

なお、前記第２の動作モードにおいて、前記所定数を３つ以上にしてもよい。

【0081】

ここで、本実施の形態における固体撮像素子４と比較される比較例による固体撮像素子について、説明する。図９は、この比較例による固体撮像素子の３つの画素ブロックＢＬの付近を示す回路図であり、図３に対応している。図１０は、図９に示す３つの画素ブロックＢＬの付近を模式的に示す概略平面図であり、図４及び図５に対応している。図９及び図１０において、図３、図４及び図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。なお、図１０において、拡散領域やゲート電極に符号を付していないが、それらの符号は図５と同じであるので、図５を参照されたい。

【0082】

この比較例が本実施の形態と異なる所は、各連結トランジスタＳＷｂが取り除かれ、配線７１，７２を含む配線１７１によって、取り除かれた各連結トランジスタＳＷｂの箇所が短絡状態にされている点である。例えば、本実施の形態では、連結トランジスタＳＷｂ（ｎ－１）が取り除かれ、配線７１（ｎ），７２（ｎ－１）を含む配線１７１（ｎ）によって、画素ブロックＢＬ（ｎ）のゲート電極６３及び拡散領域４１，４６並びに連結トランジスタＳＷａ（ｎ－１）の拡散領域４７間が、互いに電気的に接続されて導通している。

【0083】

図９及び図１０において、ＣＡＢ（ｎ）は、連結トランジスタＳＷａ（ｎ），ＳＷａ（ｎ－１）がオフしている場合の、ノードＰ（ｎ）と基準電位との間の容量である。容量ＣＡＢ（ｎ）の容量値をＣｆｄとする。これらの点は、他の画素ブロックＢＬの行についても同様である。

【0084】

容量ＣＡＢ（ｎ）は、転送トランジスタＴＸＡ（ｎ），ＴＸＢ（ｎ）のドレイン拡散領域４１の容量と、リセットトランジスタＲＳＴ（ｎ）のソース拡散領域４６と、連結トランジスタＳＷａ（ｎ）のソース拡散領域４６と、連結トランジスタＳＷａ（ｎ－１）のドレイン拡散領域４７の容量と、増幅トランジスタＡＭＰ（ｎ）のゲート電極６３の容量と、配線１７１（ｎ）の配線容量とから構成され、それらの容量値の合計が容量ＣＡＢ（ｎ）の容量値Ｃｆｄとなる。この点は、他の画素ブロックＢＬの行についても同様である。

【0085】

配線１７１（ｎ）の配線容量は、配線７１（ｎ）の配線容量（浮遊容量）と配線１７１（ｎ）の配線容量との和にほぼ等しい。よって、容量ＣＡＢ（ｎ）の容量値Ｃｆｄは、本実施の形態における前述した容量ＣＡ（ｎ）の容量値Ｃｆｄ１と容量ＣＢ（ｎ）の容量値Ｃｆｄ２との和にほぼ等しくなり、Ｃｆｄ≒Ｃｆｄ１＋Ｃｆｄ２となる。

【0086】

この比較例では、画素ブロックＢＬ（ｎ）に着目して、連結トランジスタＳＷａ（ｎ），ＳＷａ（ｎ－１）が両方ともオフすると、ノードＰ（ｎ）の電荷電圧変換容量は、容量ＣＡＢ（ｎ）となる。よって、ノードＰ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄとなって比較例における最小となり、その電荷電圧変換容量による電荷電圧変換係数が大きくなるため、比較例における最高のＳＮ比での読出しが可能となる。

【0087】

この比較例では、画素ブロックＢＬ（ｎ）に着目して、各連結トランジスタＳＷａのうちの１つ以上の所定数のオン状態の連結トランジスタが、ノードＰ（ｎ）に対して電気的に接続された状態にすると、そのオン状態の連結トランジスタの数に応じてノードＰ（ｎ）の電荷電圧変換容量の容量値は大きくなり、飽和電子数を拡大することができる。これにより、ダイナミックレンジを拡大することができる。

【0088】

ところが、この比較例では、ノードＰ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ≒Ｃｆｄ１＋Ｃｆｄ２よりも小さくすることができない。したがって、この比較例によれば、電荷電圧変換係数をさほど大きくすることができず、さほど高いＳＮ比で読み出すことができない。

【0089】

これに対し、本実施の形態によれば、連結トランジスタＳＷｂが追加されているので、前述したように、ノードＰ（ｎ）の電荷電圧変換容量の最小の容量値をＣｆｄ１≒Ｃｆｄ－Ｃｆｄ２にすることができ、前記比較例に比べてより小さくすることができる。

【0090】

したがって、本実施の形態によれば、ダイナミックレンジを拡大させることができるとともに、前記比較例に比べて、高感度読出し時のＳＮ比を向上させることができる。

【0091】

本実施の形態では、列方向に順次隣り合う全ての２つのノードＰ間に連結トランジスタＳＷａ，ＳＷｂを設けているが、本発明では、必ずしもこれに限らない。例えば、列方向に並ぶｑ個（ｑは２以上の整数）置きのノードＰと当該ノードＰに対し図中下側に隣り合うノードＰとの間には、連結トランジスタＳＷａ，ＳＷｂを設けずにその間を常に開放しておいてもよい。この場合、ｑの数が小さいほど、前記第２の動作モードにおける前記所定数の最大数が小さくなり、ダイナミックレンジの拡大の度合いが低下するが、前記比較例に比べて高感度読出し時のＳＮ比を向上させることができる。

【0092】

なお、図６乃至図８を参照して説明した各動作例は、各画素ＰＸのフォトダイオードＰＤの信号電荷を、他の画素ＰＸのフォトダイオードＰＤの信号電荷と混合することなく読み出す動作の例であった。しかし、本発明では、各画素ＰＸのフォトダイオードＰＤの信号電荷を、同色の他の画素ＰＸのフォトダイオードＰＤの信号電荷と混合して読み出してもよい。

【0093】

例えば、連結トランジスタＳＷａ（ｎ－１），ＳＷｂ（ｎ－１），ＳＷａ（ｎ），ＳＷｂ（ｎ）をオンにしてノードＰ（ｎ－１），Ｐ（ｎ），Ｐ（ｎ＋１）を互いに連結し、ＴＸＡ（ｎ－１），ＴＸＡ（ｎ），ＴＸＡ（ｎ＋１）を同時にオンにすると、ベイヤー配列等を前提とした場合における同色の３つの画素ＰＸＡ（ｎ－１），ＰＸＡ（ｎ），ＰＸＡ（ｎ－１）のフォトダイオードＰＤＡ（ｎ－１），ＰＤＡ（ｎ），ＰＤＡ（ｎ－１）の信号電荷が互いに連結されたノードＰ（ｎ－１），Ｐ（ｎ），Ｐ（ｎ＋１）で平均化され、同色３画素混合読出しの機能を実現することができる。このとき、連結トランジスタＳＷｂ（ｎ－２），ＳＷａ（ｎ＋１）をオフにし、ノードＰ（ｎ－１），Ｐ（ｎ），Ｐ（ｎ＋１）に対して電気的に接続されるオン状態の連結トランジスタの数を最小限にすることによって、連結されたノードＰ（ｎ－１），Ｐ（ｎ），Ｐ（ｎ＋１）における電荷電圧変換容量値が最小となり、最高のＳＮ比で同色３画素混合読出しを行うことができる。一方、連結トランジスタＳＷａ（ｎ－１），ＳＷｂ（ｎ－１），ＳＷａ（ｎ），ＳＷｂ（ｎ）の他に、１個以上のオン状態の連結トランジスタがノードＰ（ｎ－１），Ｐ（ｎ），Ｐ（ｎ＋１）に対して電気的に接続されるようにすれば、その数に応じて、連結されたノードＰ（ｎ－１），Ｐ（ｎ），Ｐ（ｎ＋１）における電荷電圧変換容量値が大きくなり、同色３画素混合読出しのダイナミックレンジを拡大することができる。

【0094】

［第２の実施の形態］
図１１は、本発明の第２の実施の形態による電子カメラの固体撮像素子の３つの画素ブロックＢＬの付近を示す回路図であり、図３に対応している。図１２は、図９に示す３つの画素ブロックＢＬの付近を模式的に示す概略平面図であり、図４及び図５に対応している。図１１及び図１２において、図３、図４及び図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

【0095】

本実施の形態が前記第１の実施の形態と異なる所は、各配線７２に、容量値Ｃｆｄ３を有する調整容量ＣＢ’が追加されている点である。容量ＣＢ（ｎ）は、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）がオフしている場合の、配線７２（ｎ）と基準電位との間の容量であるので、調整容量ＣＢ’（ｎ）も容量ＣＢ（ｎ）に含まれるものであるが、調整容量ＣＢ’は、前記第１の実施の形態における容量ＣＢ（ｎ）の容量値Ｃｆｄ２をなす構成に対して、容量値Ｃｆｄ３を追加する構成要素であることを明示するために、図１１及び図１２において容量ＣＢ（ｎ）とは別個に調整容量ＣＢ’を示している。前記第１の実施の形態では、容量ＣＢ（ｎ）の容量値はＣｆｄ２であるのに対し、本実施の形態では、容量ＣＢ（ｎ）の容量値はＣｆｄ２＋Ｃｆｄ３となる。これらの点は、他の容量ＣＢ、配線７２、調整容量ＣＢ’についても同様である。

【0096】

本実施の形態によれば、前記第１の実施の形態と同様の利点が得られる他、調整容量ＣＢ’を設けることにより、容量ＣＢの容量値を任意の所望の容量値に設定することができる。

【0097】

調整容量ＣＢ’は、具体的には、例えば、（i）配線７２の配線幅の少なくとも一部の幅を画素ブロックＢＬ内の他の配線の配線幅よりも広くすることにより、配線７２の面積を前記第１の実施の形態における配線７２の面積よりも広くすること、（ii）配線７２にＭＯＳ容量を接続すること、（iii）連結トランジスタＳＷａ，ＳＷｂを構成しない拡散容量を接続すること、（iv）連結トランジスタＳＷａのドレイン拡散領域４７の面積を前記第１の実施の形態におけるドレイン拡散領域４７の面積よりも広くすること、（v）連結トランジスタＳＷｂのソース拡散領域４９の面積を前記第１の実施の形態におけるソース拡散領域４９の面積よりも広くすること、の１つ又は２つ以上を組み合わせることによって構成することができる。

【0098】

ここで、調整容量ＣＢ’の容量値Ｃｆｄ３の設定の一例について説明する。ノードＰの電荷電圧変換容量の容量値は、基準容量値の整数倍になることが望ましい。しかし、前述した第１の実施の形態の構造では、調整容量ＣＢ’を付加しない場合には、一般的に、容量ＣＡの容量値Ｃｆｄ１に対して、容量ＣＢの容量値Ｃｆｄ２は小さくなる。したがって、例えば、ノードＰ（ｎ）の電荷電圧変換容量の容量値を基準容量値の２倍にするためには、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）をオンにして、ノードＰ（ｎ）の電荷電圧変換容量の容量値を２×Ｃｆｄ１＋Ｃｆｄ２＋２×Ｃｓｗにして、２個の画素ブロックＢＬ（ｎ），ＢＬ（ｎ＋１）を使用することになる。

【0099】

これに対し、本実施の形態において、調整容量ＣＢ’の容量値Ｃｆｄ３がＣｆｄ１－Ｃｆｄ２となるように調整容量ＣＢ’を形成すると、容量ＣＢの容量値がｃｆｄ２＋Ｃｆｄ３＝Ｃｆｄ１となる。したがって、ノードＰ（ｎ）の電荷電圧変換容量の容量値を基準容量値の２倍にするためには、連結トランジスタＳＷａ（ｎ）をオンするだけですみ、１個の画素ブロックＢＬ（ｎ）を使用するだけでよい。また、更に大きな飽和電荷量を扱う場合には、連結する画素ブロックＢＬの数を大幅に削減することができる。

【0100】

このような調整容量ＣＢ’の容量値Ｃｆｄ３の設定例は、一例にすぎず、これに限らない。

【0101】

なお、ノードＰの電荷電圧変換容量の容量値を基準用量値の整数倍に近づけるためには、容量ＣＢの容量値は、容量ＣＡの容量値に対して±２０％の範囲内の値であることが好ましく、容量ＣＡの容量値に対して±１０％の範囲内の値であることがより好ましい。

【0102】

［第３の実施の形態］
図１３は、本発明の第３の実施の形態による電子カメラの固体撮像素子８４の概略構成を示す回路図であり、図２に対応している。図１３において、図２中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

【0103】

本実施の形態が前記第１の実施の形態と異なる所は、本実施の形態では、前記第１の実施の形態において、各画素ブロックＢＬにおいて、フォトダイオードＰＤＢ及び転送トランジスタＴＸＢが取り除かれ、各画素ブロックＢＬが画素ＰＸＡになっている点である。ただし、本実施の形態では、フォトダイオードＰＤＡの列方向の密度は、前記第１の実施の形態におけるフォトダイオードＰＤＡの列方向の密度の２倍にされ、前記第１の実施の形態におけるフォトダイオードＰＤＡ，ＰＤＢ全体の列方向の密度と同一になっている。本実施の形態では、ｎは、画素ブロックＢＬの行を示すと同時に、画素ＰＸＡの行を示すことになる。

【0104】

換言すれば、前記第１の実施の形態では、各画素ブロックＢＬは２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）で構成されているのに対し、本実施の形態では、各画素ブロックＢＬは１個の画素ＰＸ（ＰＸＡ）で構成されている。そして、前記第１の実施の形態では、画素ブロックＢＬに属する２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）が、１組のノードＰ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬを共有しているに対し、本実施の形態では、各画素ＰＸ（本実施の形態では、ＰＸＡのみ）が、それぞれ１組のノードＰ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬを有している。

【0105】

基本的に、前記第１の実施の形態の説明は、画素ブロックＢＬを画素ＰＸＡに置き換えることで、本実施の形態の説明として適合する。よって、ここでは、本実施の形態の詳細な説明は省略する。

【0106】

本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。

【0107】

なお、本発明では、前記第１の実施の形態を変形して本実施の形態を得たのと同様の変形を、前記第２の実施の形態に対して適用してもよい。

【0108】

［第４の実施の形態］
図１４は、本発明の第４の実施の形態による電子カメラの固体撮像素子９４の概略構成を示す回路図であり、図２に対応している。図１５は、図１４中の列方向に順次並んだ４つの画素ブロックＢＬの付近を拡大して示す回路図であり、図３に対応している。図１４及び図１５において、図２及び図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態が前記第１の実施の形態と異なる所は、以下に説明する点である。

【0109】

本実施の形態では、前記第１の実施の形態において、第１の連結トランジスタＳＷａ、第２の連結トランジスタＳＷｂ及び配線７１，７２が取り除かれ、その代わりに、第１のノードＰａとこれに対応する第２のノードＰｂとの間を電気的に接続及び切断する第１のスイッチ部としての第１のトランジスタＳＷＡ、２つの第２のノードＰｂ間を電気的に接続及び切断する第２のスイッチ部としての第２のトランジスタＳＷＢ、及び、配線９７，９８が設けられている。

【0110】

画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）は、前記第１の実施の形態におけるノードＰ（ｎ）に相当している。転送トランジスタＴＸＡ（ｎ）は、フォトダイオードＰＤＡ（ｎ）から第１のノードＰａ（ｎ）に電荷を転送し、転送トランジスタＴＸＢ（ｎ）はフォトダイオードＰＤＢ（ｎ）から第１のノードＰａ（ｎ）に電荷を転送する。第１のノードＰａ（ｎ）には基準電位との間に容量（電荷電圧変換容量）が形成され、その容量によって、第１のノードＰａ（ｎ）に転送されてきた電荷が電圧に変換される。増幅トランジスタＡＭＰ（ｎ）は、第１のノードＰａ（ｎ）の電位に応じた信号を出力する。リセットトランジスタＲＳＴ（ｎ）は、第１のノードＰａ（ｎ）の電位をリセットする。これらの点は、他の画素ブロックＢＬの行についても同様である。

【0111】

第１のトランジスタＳＷＡ（ｎ）は、第１のノードＰａ（ｎ）とこれに対応する第２のノードＰｂ（ｎ）との間を電気的に接続及び切断する第１のスイッチ部を構成している。このような第１のスイッチ部は、複数のトランジスタ等のスイッチを組み合わせて構成することも可能であるが、構造を簡単にするため、本実施の形態のように単一の第１のトランジスタＳＷＡ（ｎ）で構成することが好ましい。これらの点は、他の第１のトランジスタＳＷＡについても同様である。

【0112】

各第２のトランジスタＳＷＢは、各画素ブロックＢＬのうちの列方向に互いに隣り合う各２つの画素ブロックＢＬについて、一方の画素ブロックＢＬの第１のノードＰａに対応する第２のノードＰｂと他方の画素ブロックＢＬの第１のノードＰａに対応する第２のノードＰｂとの間を電気的に接続及び切断するように設けられた第２のスイッチ部を構成している。これによって、本実施の形態では、３つ以上の画素ブロックＢＬの第１のノードＰａが、複数の前記第２のスイッチ部により数珠繋ぎ状に接続されている。前述したような第２のスイッチ部は、複数のトランジスタ等のスイッチを組み合わせて構成することも可能であるが、構造を簡単にするため、本実施の形態のように単一の第２のトランジスタＳＷＢで構成することが好ましい。

【0113】

例えば、第２のトランジスタＳＷＢ（ｎ）は、ｎ行目の画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対応する第２のノードＰｂ（ｎ）とｎ－１行目の画素ブロックＢＬ（ｎ－１）の第１のノードＰａ（ｎ－１）に対応する第２のノードＰｂ（ｎ－１）との間を電気的に接続及び切断するように、設けられている。この点は、他の第２のトランジスタＳＷＢについても同様である。

【0114】

画素ブロックＢＬ（ｎ）の増幅トランジスタＡＭＰ（ｎ）のゲート電極、リセットトランジスタＲＳＴ（ｎ）のソース領域、転送トランジスタＴＸＡ（ｎ），ＴＸＢ（ｎ）のドレイン拡散領域、及び、第１のトランジスタＳＷＡ（ｎ）のソース拡散領域の間が、配線９７（ｎ）によって互いに電気的に接続されて導通している。第１のノードＰａ（ｎ）は、配線９７（ｎ）及びこれに対して電気的に接続されて導通している箇所全体に相当している。これらの点は、他の画素ブロックＢＬの行についても同様である。

【0115】

第１のトランジスタＳＷＡ（ｎ）のドレイン拡散領域、第２のトランジスタＳＷＢ（ｎ）のドレイン拡散領域及び第２のトランジスタＳＷＢ（ｎ＋１）のソース拡散領域の間が、配線９８（ｎ）によって互いに電気的に接続されて導通している。第２のノードＰｂ（ｎ）は、配線９８（ｎ）及びこれに対して電気的に接続されて導通している箇所全体に相当している。これらの点は、他の第１のトランジスタＳＷＡ及び他の第２のトランジスタＳＷＢについても同様である。

【0116】

第１のトランジスタＳＷＡのゲートは行毎に制御線９５に共通に接続され、そこには、制御信号φＳＷＡが垂直走査回路２１から供給される。第２のトランジスタＳＷＢのゲートは行毎に制御線９６に共通に接続され、そこには、制御信号φＳＷＢが垂直走査回路２１から供給される。

【0117】

図１４及び図１５において、ＣＣ（ｎ）は、第１のトランジスタＳＷＡ（ｎ）がオフしている場合の、第１のノードＰａ（ｎ）と基準電位との間の容量である。容量ＣＣ（ｎ）の容量値をＣｆｄ１’とする。ＣＤ（ｎ）は、第１のトランジスタＳＷＡ（ｎ）及び第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋１）がオフしている場合の、配線９８（ｎ）と基準電位との間の容量である。容量ＣＤ（ｎ）の容量値をＣｆｄ２’とする。これらの点は、他の第１のトランジスタＳＷＡ及び他の第２のトランジスタＳＷＢについても同様である。

【0118】

容量ＣＣ（ｎ）は、転送トランジスタＴＸＡ（ｎ），ＴＸＢ（ｎ）のドレイン拡散領域の容量と、リセットトランジスタＲＳＴ（ｎ）のソース拡散領域の容量と、第１のトランジスタＳＷＡ（ｎ）のソース拡散領域の容量と、増幅トランジスタＡＭＰ（ｎ）のゲート電極の容量と、配線９７（ｎ）の配線容量とから構成され、それらの容量値の合計が容量ＣＣ（ｎ）の容量値Ｃｆｄ１’となる。この点は、他の画素ブロックＢＬの行についても同様である。

【0119】

なお、第２のトランジスタＳＷＢ（ｎ）のソース拡散領域の容量は容量ＣＣ（ｎ）の構成要素とならないので、その分、容量ＣＣ（ｎ）の容量値Ｃｆｄ１’は小さくなる。この点、前記第１の実施の形態では、連結トランジスタＳＷａ（ｎ）のソース拡散領域４６の容量のみならず連結トランジスタＳＷｂ（ｎ－１）のドレイン拡散領域４８の容量も容量ＣＢの構成要素となっているので、その分、容量ＣＢの容量値Ｃｆｄ１は大きくなる。すなわち、本実施の形態における容量値Ｃｆｄ１’は、前記第１の実施の形態における容量値Ｃｆｄ１よりも、トランジスタ拡散容量１個分だけ小さくなる。

【0120】

ここで、第１のトランジスタＳＷＡのオン時のチャネル容量の値及び第２のトランジスタＳＷＢのオン時のチャネル容量の値を、両方ともＣｓｗとする。通常、容量値Ｃｓｗは、容量値Ｃｆｄ１’，Ｃｆｄ２’に対して小さい値である。

【0121】

今、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ）がオフする（すなわち、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちのオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならない）と、第１のノードＰａ（ｎ）と基準電位との間の容量（電荷電圧変換容量）は、容量ＣＣ（ｎ）となる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１’となる。この状態は、後述する第１の動作モードを示す図１６中の期間Ｔ２の状態に相当している。

【0122】

また、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ）がオンすると、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち、第１のトランジスタＳＷＡ（ｎ）以外のオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋１）がオフであれば）、第１のノードＰａ（ｎ）と基準電位との間の容量（電荷電圧変換容量）は、容量ＣＣ（ｎ）に対して、容量ＣＤ（ｎ）及び第１のトランジスタＳＷＡ（ｎ）のオン時のチャネル容量を付加したものとなる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１’＋Ｃｆｄ２’＋Ｃｓｗ≒Ｃｆｄ１’＋Ｃｆｄ２’となる。この状態は、後述する第２Ａの動作モードを示す図１７中の期間Ｔ２の状態に相当している。

【0123】

さらに、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ）及び第２のトランジスタＳＷＢ（ｎ＋１）がオンすると、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち、トランジスタＳＷＡ（ｎ），ＳＷＢ（ｎ＋１）以外のオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、トランジスタＳＷＢ（ｎ），ＳＷＡ（ｎ＋１），ＳＷＢ（ｎ＋２）がオフであれば）、第１のノードＰａ（ｎ）の電荷電圧変換容量は、容量ＣＣ（ｎ）に対して、容量ＣＤ（ｎ）、容量ＣＤ（ｎ＋１）及びトランジスタＳＷＡ（ｎ），ＳＷＢ（ｎ＋１）のオン時のチャネル容量を付加したものとなる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１’＋２×Ｃｆｄ２’＋２×Ｃｓｗ≒Ｃｆｄ１’＋２×Ｃｆｄ２’となる。この状態は、後述する第２Ｂの動作モードを示す図１８中の期間Ｔ２の状態に相当している。

【0124】

さらにまた、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ），ＳＷＡ（ｎ＋１）及び第２のトランジスタＳＷＢ（ｎ＋１）がオンすると、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち、トランジスタＳＷＡ（ｎ），ＳＷＡ（ｎ＋１），ＳＷＢ（ｎ＋１）以外のオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、トランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋２）がオフであれば）、第１のノードＰａ（ｎ）の電荷電圧変換容量は、容量ＣＣ（ｎ）に対して、容量ＣＤ（ｎ）、容量ＣＤ（ｎ＋１）、容量ＣＣ（ｎ＋１）及びトランジスタＳＷＡ（ｎ），ＳＷＡ（ｎ＋１），ＳＷＢ（ｎ＋１）のオン時のチャネル容量を付加したものとなる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、２×Ｃｆｄ１’＋２×Ｃｆｄ２’＋３×Ｃｓｗ≒２×Ｃｆｄ１’＋２×Ｃｆｄ２’となる。この状態は、後述する第２Ｃの動作モードを示す図１９中の期間Ｔ２の状態に相当している。

【0125】

また、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ）及び第２のトランジスタＳＷＢ（ｎ＋１），ＳＷＢ（ｎ＋２）がオンすると、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち、トランジスタＳＷＡ（ｎ），ＳＷＢ（ｎ＋１），ＳＷＢ（ｎ＋２）以外のオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、トランジスタＳＷＡ（ｎ＋１），ＳＷＡ（ｎ＋２），ＳＷＢ（ｎ），ＳＷＢ（ｎ＋３）がオフであれば）、第１のノードＰａ（ｎ）の電荷電圧変換容量は、容量ＣＣ（ｎ）に対して、容量ＣＤ（ｎ）、容量ＣＤ（ｎ＋１）、容量ＣＤ（ｎ＋２）及びトランジスタＳＷＡ（ｎ），ＳＷＢ（ｎ＋１），ＳＷＢ（ｎ＋２）のオン時のチャネル容量を付加したものとなる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１’＋３×Ｃｆｄ２’＋３×Ｃｓｗ≒Ｃｆｄ１’＋３×Ｃｆｄ２’となる。この状態は、後述する第２Ｃの動作モードを示す図２０中の期間Ｔ２の状態に相当している。

【0126】

このように、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち第１のノードＰａ（ｎ）に対して電気的に接続されるオン状態のトランジスタがなければ、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値が最小の容量値Ｃｆｄ１’となり、その電荷電圧変換容量による電荷電圧変換係数が大きくなるため、最高のＳＮ比での読出しが可能となる。そして、前述したように、容量値Ｃｆｄ１’が前記第１の実施の形態における最小の容量値Ｃｆｄ１よりもトランジスタ拡散容量１個分だけ小さくなるので、本実施の形態によれば、前記第１の実施の形態と比べても、電荷電圧変換係数が一層大きくなり、より一層高いＳＮ比での読み出しが可能となる。

【0127】

一方、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち第１のノードＰａ（ｎ）に対して電気的に接続されるオン状態のトランジスタの数を１つ以上の所望の数に増やしていけば、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値を所望の値に大きくすることができ、大きな信号電荷量を扱うことができるため、飽和電子数を拡大することができる。これにより、ダイナミックレンジを拡大することができる。

【0128】

以上、画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）について説明したが、他の画素ブロックＢＬの第１のノードＰａについても同様である。

【0129】

図１６は、図１４に示す固体撮像素子９４の第１の動作モードを示すタイミングチャートである。この第１の動作モードは、各画素ブロックＢＬを行毎に順次選択していき、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続されるオン状態のトランジスタがない状態（当該第１のノードＰａの電荷電圧変換容量が最小である状態）で、選択された画素ブロックＢＬの転送トランジスタＴＸＡ，ＴＸＢを順次選択的にオンさせて、選択された画素ブロックＢＬの各フォトダイオードＰＤＡ，ＰＤＢの信号を行毎に順次読み出す動作の例である。図１６に示す例では、全画素ＰＸＡ，ＰＸＢの信号を読み出すが、これに限らず、例えば、画素行を間引いて読み出す間引き読み出し等を行ってもよい。この点は、後述する図１７乃至図２０にそれぞれ示す各例についても同様である。

【0130】

これまでの説明から図１６に示す第１の動作モードの動作は明らかであるので、その詳細な説明は省略する。

【0131】

図１７は、図１４に示す固体撮像素子９４の第２Ａの動作モードを示すタイミングチャートである。第２Ａの動作モードは、第２の動作モードのうちの１つの動作モードである。この第２の動作モードは、各画素ブロックＢＬを行毎に順次選択していき、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちの１つ以上の所定数のオン状態のトランジスタが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続された状態で、選択された画素ブロックＢＬの転送トランジスタＴＸＡ，ＴＸＢを順次選択的にオンさせて、選択された画素ブロックＢＬの各フォトダイオードＰＤＡ，ＰＤＢの信号を行毎に順次読み出す動作の例である。前記第２Ａの動作モードは、前記第２の動作モードにおいて、前記所定数を１つ（第１のトランジスタＳＷＡの１つ）とした動作の例である。

【0132】

これまでの説明から図１７に示す第２Ａの動作モードの動作は明らかであるので、その詳細な説明は省略する。

【0133】

図１８は、図１４に示す固体撮像素子９４の第２Ｂの動作モードを示すタイミングチャートである。第２Ｂの動作モードは、前記第２の動作モードのうちの他の１つの動作モードであり、前記所定数を２つ（第１のトランジスタＳＷＡの１つと第２のトランジスタＳＷＢの１つ）とした動作例である。これまでの説明から図１８に示す第２Ｂの動作モードの動作は明らかであるので、その詳細な説明は省略する。

【0134】

図１９は、図１４に示す固体撮像素子９４の第２Ｃの動作モードを示すタイミングチャートである。第２Ｃの動作モードは、前記第２の動作モードのうちの更に他の１つの動作モードであり、前記所定数を３つ（第１のトランジスタＳＷＡの２つと第２のトランジスタＳＷＢの１つ）とした動作例である。これまでの説明から図１９に示す第２Ｃの動作モードの動作は明らかであるので、その詳細な説明は省略する。

【0135】

図２０は、図１４に示す固体撮像素子９４の第２Ｄの動作モードを示すタイミングチャートである。第２Ｄの動作モードは、前記第２の動作モードのうちの更に他の１つの動作モードであり、前記所定数を３つ（第１のトランジスタＳＷＡの１つと第２のトランジスタＳＷＢの２つ）とした動作例である。これまでの説明から図２０に示す第２Ｄの動作モードの動作は明らかであるので、その詳細な説明は省略する。

【0136】

本実施の形態によれば、前記第１の実施の形態と同様に、ダイナミックレンジを拡大させることができるとともに、前記比較例に比べて、高感度読出し時のＳＮ比を向上させることができる。また、本実施の形態によれば、前記第１の実施の形態と比べても、電荷電圧変換係数が一層大きくなり、より一層高いＳＮ比での高感度読み出しが可能となる。

【0137】

本実施の形態では、列方向に順次隣り合う全ての２つの第２のノードＰｂ間に第２のトランジスタＳＷＢを設けているが、本発明では、必ずしもこれに限らない。例えば、列方向に並ぶｒ個（ｒは２以上の整数）置きの第２のノードＰｂと当該第２のノードＰｂに対し図中下側に隣り合う第２のノードＰｂとの間には、第２のトランジスタＳＷＢを設けずにその間を常に開放しておいてもよい。この場合、ｒの数が小さいほど、前記第２の動作モードにおける前記所定数の最大数が小さくなり、ダイナミックレンジの拡大の度合いが低下するが、前記比較例に比べて高感度読出し時のＳＮ比を向上させることができる。また、例えば、列方向に並ぶｓ個（ｓは１以上の整数）置きの第２のノードＰｂと当該第２のノードＰｂに対し図中下側に隣り合う第２のノードＰｂとの間には、第２のトランジスタＳＷＢを設けずにその間を電気的に短絡させておいてもよい。さらに、例えば、列方向に並ぶｕ個（ｕは１以上の整数）置きの第２のノードＰｂと当該第２のノードＰｂに対し図中下側に隣り合う第２のノードＰｂとの間にのみ第２のトランジスタＳＷＢを設ける一方で、列方向に並ぶｕ個置き以外の第２のノードＰｂと当該第２のノードＰｂに対し図中下側に隣り合う第２のノードＰｂとの間を電気的に短絡させてもよい。

【0138】

なお、前記第２の実施の形態と同様に、本実施の形態において、配線９８に調整容量を設けてもよい。また、本実施の形態においても、容量ＣＤの容量値を、容量ＣＣの容量値に対して±２０％の範囲内の値にしてもよいし、容量ＣＣの容量値に対して±１０％の範囲内の値にしてもよい。これらの点は、後述する第５の実施の形態についても同様である。

【0139】

なお、図１６乃至図２０に示す各動作例は、各画素ＰＸのフォトダイオードＰＤの信号電荷を、他の画素ＰＸのフォトダイオードＰＤの信号電荷と混合することなく読み出す動作の例であった。しかし、本発明では、各画素ＰＸのフォトダイオードＰＤの信号電荷を、同色の他の画素ＰＸのフォトダイオードＰＤの信号電荷と混合して読み出してもよい。

【0140】

例えば、第１のトランジスタＳＷＡ（ｎ－１），ＳＷＡ（ｎ），ＳＷＡ
（ｎ＋１）及び第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋１）をオンにして第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）を互いに連結し、ＴＸＡ（ｎ－１），ＴＸＡ（ｎ），ＴＸＡ（ｎ＋１）を同時にオンにすると、ベイヤー配列等を前提とした場合における同色の３つの画素ＰＸＡ（ｎ－１），ＰＸＡ（ｎ），ＰＸＡ（ｎ－１）のフォトダイオードＰＤＡ（ｎ－１），ＰＤＡ（ｎ），ＰＤＡ（ｎ－１）の信号電荷が互いに連結された第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）で平均化され、同色３画素混合読出しの機能を実現することができる。このとき、第２のトランジスタＳＷＢ（ｎ－２），ＳＷＢ（ｎ＋２）をオフにし、第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）に対して電気的に接続されるオン状態の第１又は第２のトランジスタの数を最小限にすることによって、連結された第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）における電荷電圧変換容量値が最小となり、最高のＳＮ比で同色３画素混合読出しを行うことができる。一方、第１のトランジスタＳＷＡ（ｎ－１），ＳＷＡ（ｎ），ＳＷＡ（ｎ＋１）及び第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋１）の他に、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちの１個以上のオン状態のトランジスタが第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）に対して電気的に接続されるようにすれば、その数に応じて、連結された第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）における電荷電圧変換容量値が大きくなり、同色３画素混合読出しのダイナミックレンジを拡大することができる。

【0141】

［第５の実施の形態］
図２１は、本発明の第５の実施の形態による電子カメラの固体撮像素子１０４の概略構成を示す回路図であり、図１４に対応している。図２１において、図１４中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

【0142】

本実施の形態が前記第４の実施の形態と異なる所は、本実施の形態では、前記第４の実施の形態において、各画素ブロックＢＬにおいて、フォトダイオードＰＤＢ及び転送トランジスタＴＸＢが取り除かれ、各画素ブロックＢＬが画素ＰＸＡになっている点である。ただし、本実施の形態では、フォトダイオードＰＤＡの列方向の密度は、前記第４の実施の形態におけるフォトダイオードＰＤＡの列方向の密度の２倍にされ、前記第４の実施の形態におけるフォトダイオードＰＤＡ，ＰＤＢ全体の列方向の密度と同一になっている。本実施の形態では、ｎは、画素ブロックＢＬの行を示すと同時に、画素ＰＸＡの行を示すことになる。

【0143】

換言すれば、前記第４の実施の形態では、各画素ブロックＢＬは２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）で構成されているのに対し、本実施の形態では、各画素ブロックＢＬは１個の画素ＰＸ（ＰＸＡ）で構成されている。そして、前記第４の実施の形態では、画素ブロックＢＬに属する２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）が、１組の第１のノードＰａ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬを共有しているに対し、本実施の形態では、各画素ＰＸ（本実施の形態では、ＰＸＡのみ）が、それぞれ１組の第１のノードＰａ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬを有している。

【0144】

基本的に、前記第４の実施の形態の説明は、画素ブロックＢＬを画素ＰＸＡに置き換えることで、本実施の形態の説明として適合する。よって、ここでは、本実施の形態の詳細な説明は省略する。

【0145】

本実施の形態によっても、前記第４の実施の形態と同様の利点が得られる。

【0146】

［第６の実施の形態］
図２２は、本発明の第６の実施の形態による電子カメラの固体撮像素子の３つの画素ブロックＢＬの付近を示す回路図であり、図３に対応している。図２３は、図２２に示す３つの画素ブロックＢＬの付近を模式的に示す概略平面図であり、図４及び図５に対応している。図２２及び図２３において、図３、図４及び図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

【0147】

なお、図２３では、図４および図５において図示を省略していた制御線２４（ｎ）を明記しているが、制御線２４（ｎ）は本実施の形態で新たに追加したものではない。つまり、他の実施の形態においても制御線２４（ｎ）は存在しているが、図示を省略していた。

【0148】

制御線２４（ｎ）は、前記第１の実施の形態において、図３を参照して説明したように、制御信号φＲＳＴ（ｎ）が伝送される制御線である。リセットトランジスタＲＳＴ（ｎ）のゲートは行毎に制御線２４（ｎ）に共通に接続され、そこには、制御信号φＲＳＴ（ｎ）が垂直走査回路２１から供給される。図２３に示すように、制御線２４（ｎ）はノードＰ（ｎ）に対して略平行になるように配置されており、制御線２４（ｎ）とノードＰ（ｎ）との間には結合容量ＣＲＳＴＡ（ｎ）が形成される。以下の説明において、結合容量ＣＲＳＴＡ（ｎ）の容量値をＣｒａとする。

【0149】

本実施の形態が前記第１の実施の形態と異なる所は、以下に説明する点である。本実施の形態では、各画素ブロックＢＬ（ｎ）において、配線７２（ｎ）と略平行にダミー配線ＤＰ（ｎ）を配置している。ダミー配線ＤＰ（ｎ）は、制御線２４（ｎ）の一部を延在させた配線パターンである。つまりダミー配線ＤＰ（ｎ）は、一端が制御線２４（ｎ）に接続されているが、画素ブロックＢＬの間に延在する他端はどこにも接続されておらず、回路の制御には特に意味を持たないダミーの配線パターンであるといえる。配線７２（ｎ）と略平行にダミー配線ＤＰ（ｎ）を配置したことにより、配線７２（ｎ）とダミー配線ＤＰ（ｎ）との間には、図２２および図２３に示すように、結合容量ＣＲＳＴＢ（ｎ）が形成される。以下の説明において、結合容量ＣＲＳＴＢ（ｎ）の容量値をＣｒｂとする。前記第１の実施の形態においては、制御線２４（ｎ）と配線７２（ｎ）とはほとんど結合しておらず、Ｃｒｂは極めて小さいものであった。本実施の形態では、ダミー配線ＤＰ（ｎ）を設けたので、Ｃｒｂは前記第１の実施の形態に比べて大きな値をとる。

【0150】

なお、ダミー配線ＤＰ（ｎ）の形状は、上述したものと異なっていてもよい。例えば、配線７２（ｎ）と平行な部分のみとし、画素ブロックＢＬの間に延在している部分は省略してもよい。また、結合容量ＣＲＳＴＢ（ｎ）を大きくするため、ダミー配線ＤＰ（ｎ）のパターンはできるだけ太くすることが望ましい。更に、ダミー配線ＤＰ（ｎ）を設けるものとは異なる方法で、制御線２４（ｎ）と配線７２（ｎ）との結合容量を大きくしてもよい。

【0151】

図２４は、ノードＰ（ｎ）の電位をリセットする様子を例示するタイミングチャートである。時刻ｔ０において、制御信号φＲＳＴ（ｎ）がＨにされてｎ行目のリセットトランジスタＲＳＴ（ｎ）が一旦オンにされ、ノードＰ（ｎ）の電位が一旦電源電位ＶＤＤにリセットされる。その後、制御信号φＲＳＴ（ｎ）がＬにされると、リセットトランジスタＲＳＴ（ｎ）がオフにされる。このとき、ノードＰ（ｎ）の電位は、電源電位ＶＤＤからフィードスルー量ΔＶだけ低下し、電位ＶＤＡＲＫになる。

【0152】

連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ），ＳＷｂ（ｎ－１）がオフしている場合、フィードスルー量ΔＶは、（Ｃｒａ／Ｃｆｄ１）×Ｖｒｓｔとなる。ここで、Ｖｒｓｔは制御信号φＲＳＴ（ｎ）の振幅である。なお、前述の通り、Ｃｆｄ１は容量ＣＡ（ｎ）の容量値であり、Ｃｒａは結合容量ＣＲＳＴＡ（ｎ）の容量値である。

【0153】

これに対して、連結トランジスタＳＷａ（ｎ）がオンしている場合、フィードスルー量ΔＶは、（（Ｃｒａ＋Ｃｒｂ）／（Ｃｆｄ１＋Ｃｆｄ２））×Ｖｒｓｔとなる。なお、前述の通り、Ｃｆｄ２は容量ＣＢ（ｎ）の容量値であり、Ｃｒｂは結合容量ＣＲＳＴＢ（ｎ）の容量値である。

【0154】

前記第１の実施の形態では、Ｃｒｂは極めて小さい。仮にＣｒｂを０とすると、連結トランジスタＳＷａ（ｎ）がオンしている場合のフィードスルー量ΔＶは、（Ｃｒａ／（Ｃｆｄ１＋Ｃｆｄ２））となる。ここで、容量値Ｃｒａは、連結トランジスタＳＷａ（ｎ）のオンオフにかかわらず一定である。従って、前記第１の実施の形態において、フィードスルー量ΔＶは、連結トランジスタＳＷａ（ｎ）をオンすると小さくなる。そのため、電位ＶＤＡＲＫは連結トランジスタＳＷａ（ｎ）がオフしている場合に比べて高くなる。

【0155】

一方、本実施の形態では、Ｃｒｂが前記第１の実施の形態よりも大きい。従って、フィードスルー量ΔＶは前記第１の実施の形態に比べて大きくなり、電位ＶＤＡＲＫを低くすることができる。

【0156】

増幅トランジスタＡＭＰ（ｎ）からの出力のリニアリティを良好に保つためには、増幅トランジスタＡＭＰ（ｎ）を飽和領域で動作させる必要がある。つまり、ドレイン・ソース間電圧Ｖｄｓを飽和電圧Ｖｄｓａｔよりも大きくする必要がある。ドレイン・ソース間電圧Ｖｄｓは、ドレイン電圧Ｖｄとソース電圧Ｖｓとの差であり、Ｖｄ－Ｖｓと表記される。ここで、図２２より、ドレイン電圧Ｖｄは電源電圧Ｖｄｄである。また、ソース電圧ＶｓはＶｇ―Ｖｔｈ―√（２×Ｉｄ／β）である。なお、Ｖｇはゲート電圧、Ｖｔｈは増幅トランジスタＡＭＰ（ｎ）のしきい値、Ｉｄはドレイン電流、βは素子パラメータである。

【0157】

ここから、ゲート電圧Ｖｇが高くなるとソース電圧Ｖｓが上昇する、つまりドレイン・ソース間電圧Ｖｄｓが小さくなることがわかる。このとき、増幅トランジスタＡＭＰ（ｎ）が飽和領域で動作できなくなる可能性がある。従って、ノードＰ（ｎ）のリセット後の電位ＶＤＡＲＫを低く保つ必要がある。また、ノイズ低減のため増幅トランジスタＡＭＰ（ｎ）を埋め込みチャネル型にする技術があるが、このような技術を適用するとしきい値Ｖｔｈは低下するので、ソース電圧Ｖｓは更に上昇することになる。そのため、電位ＶＤＡＲＫを低く抑えることはより重要になる。

【0158】

本実施の形態では、連結トランジスタＳＷａ（ｎ）がオンしている場合にも、フィードスルー量ΔＶを大きくすることができ、増幅トランジスタＡＭＰ（ｎ）を確実に飽和領域で動作させることができるので、前記第１の実施の形態に比べ、増幅トランジスタＡＭＰ（ｎ）の出力のリニアリティが向上する。

【0159】

また、Ｃｆｄ２，Ｃｒｂの容量値は調整可能であり、適宜調整することにより、連結トランジスタＳＷａ（ｎ）のオンオフによらず、フィードスルー量ΔＶを略同一にすることもできる。このようにすれば、連結トランジスタＳＷａ（ｎ）のオンオフによらず、ノードＰ（ｎ）のリセット後の電位ＶＤＡＲＫを略同一にして動作させることができる。

【0160】

［第７の実施の形態］
図２５は、本発明の第６の実施の形態による電子カメラの固体撮像素子の３つの画素ブロックＢＬの付近を示す回路図であり、図３に対応している。図２６は、図２５に示す３つの画素ブロックＢＬの付近を模式的に示す概略平面図であり、図４及び図５に対応している。図２５及び図２６において、図３、図４及び図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

【0161】

なお、図２６では、図４および図５において図示を省略していた３つの制御線２２（ｎ），２４（ｎ），２７（ｎ）を明記しているが、これら３つの制御線２２（ｎ），２４（ｎ），２７（ｎ）は本実施の形態で新たに追加したものではない。つまり、他の実施の形態においてもこれら３つの制御線２２（ｎ），２４（ｎ），２７（ｎ）は存在しているが、図示を省略していた。

【0162】

制御線２２（ｎ）は、前記第１の実施の形態において、図３を参照して説明したように、制御信号φＳＷａ（ｎ）が伝送される制御線である。連結トランジスタＳＷａ（ｎ）のゲートは行毎に制御線２２（ｎ）に共通に接続され、そこには、制御信号φＳＷａ（ｎ）が垂直走査回路２１から供給される。

【0163】

制御線２４（ｎ）は、前記第１の実施の形態において、図３を参照して説明したように、制御信号φＲＳＴ（ｎ）が伝送される制御線である。リセットトランジスタＲＳＴ（ｎ）のゲートは行毎に制御線２４（ｎ）に共通に接続され、そこには、制御信号φＲＳＴ（ｎ）が垂直走査回路２１から供給される。

【0164】

制御線２７（ｎ）は、前記第１の実施の形態において、図３を参照して説明したように、制御信号φＳＷｂ（ｎ）が伝送される制御線である。連結トランジスタＳＷｂ（ｎ）のゲートは行毎に制御線２７（ｎ）に共通に接続され、そこには、制御信号φＳＷｂ（ｎ）が垂直走査回路２１から供給される。

【0165】

図２５および図２６に示すように、ノードＰ（ｎ）と制御線２４（ｎ）との間には、結合容量ＣＲＳＴＡ（ｎ）が形成される。同様に、配線７２（ｎ）と制御線２２（ｎ）との間には、結合容量ＣＳＷａ（ｎ）が形成され、配線７２（ｎ）と制御線２７（ｎ）との間には、結合容量ＣＳＷｂ（ｎ）が形成される。

【0166】

本実施の形態が前記第１の実施の形態と異なる所は、以下に説明する点である。本実施の形態において、固体撮像素子の回路構成は前記第１の実施の形態と同一である。本実施の形態では、各動作モードにおける連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）の動作が、前記第１の実施の形態と異なる。以下、画素ブロックＢＬ（ｎ）に注目して、各動作モードにおける連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）の動作を説明する。

【0167】

図２７は、本発明の第７の実施の形態による電子カメラの固体撮像素子の第１の動作モードを示すタイミングチャートであり、図６に対応している。前記第１の実施の形態との違いは、制御信号φＲＳＴ（ｎ）をＨにしてリセットトランジスタＲＳＴ（ｎ）をオンにする際、略同時に制御信号φＳＷａ（ｎ）をＨにして連結トランジスタＳＷａ（ｎ）をオンにしている点である（時刻ｔ１直前）。垂直走査回路２１は、その後に、まず制御信号φＲＳＴ（ｎ）をＬにしてリセットトランジスタＲＳＴ（ｎ）をオフにし、続いて制御信号φＳＷａ（ｎ）をＬにして連結トランジスタＳＷａ（ｎ）をオフにする。その他の点については前記第１の実施の形態と同一であるので説明を省略する。

【0168】

図２８は、本発明の第７の実施の形態による電子カメラの固体撮像素子の第２Ａの動作モードを示すタイミングチャートであり、図７に対応している。前記第１の実施の形態との違いは、制御信号φＲＳＴ（ｎ）をＨにしてリセットトランジスタＲＳＴ（ｎ）をオンにする際、略同時に、制御信号φＳＷｂ（ｎ）をＨにして連結トランジスタＳＷｂ（ｎ）をオンにしている点である（時刻ｔ１直前）。垂直走査回路２１は、その後に、まず制御信号φＲＳＴ（ｎ）をＬにしてリセットトランジスタＲＳＴ（ｎ）をオフにし、続いて制御信号φＳＷｂ（ｎ）をＬにして連結トランジスタＳＷｂ（ｎ）をオフにする。その他の点については前記第１の実施の形態と同一であるので説明を省略する。

【0169】

図２９は、本発明の第７の実施の形態による電子カメラの固体撮像素子の第２Ｂの動作モードを示すタイミングチャートであり、図８に対応している。前記第１の実施の形態との違いは、制御信号φＲＳＴ（ｎ）をＨにしてリセットトランジスタＲＳＴ（ｎ）をオンにする際、略同時に制御信号φＳＷａ（ｎ＋１）をＨにして連結トランジスタＳＷａ（ｎ＋１）をオンにしている点である（時刻ｔ１直前）。垂直走査回路２１は、その後に、まず制御信号φＲＳＴ（ｎ）をＬにしてリセットトランジスタＲＳＴ（ｎ）をオフにし、続いて制御信号φＳＷａ（ｎ＋１）をＬにして連結トランジスタＳＷａ（ｎ＋１）をオフにする。その他の点については前記第１の実施の形態と同一であるので説明を省略する。

【0170】

以上のように、本実施の形態では、ノードＰ（ｎ）のリセットの際に、略同時に最外端の連結トランジスタを（一時的に）オンしている。ここで最外端の連結トランジスタとは、連結する画素ブロックＢＬの最外端に位置する連結トランジスタである。例えば画素ブロックＢＬ（ｎ）を連結しない場合、最外端の連結トランジスタとは、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ－１）のいずれか一方である。また、画素ブロックＢＬ（ｎ）と画素ブロックＢＬ（ｎ＋１）とを連結する場合、最外端の連結トランジスタとは、連結トランジスタＳＷａ（ｎ＋１），ＳＷｂ（ｎ－１）のいずれか一方である。

【0171】

図３０は、ノードＰ（ｎ）の電位をリセットする様子を例示するタイミングチャートである。なお図３０において、制御信号φＳＷは、最外端の連結トランジスタのゲートに供給される制御信号である。例えば、最外端の連結トランジスタが連結トランジスタＳＷｂ（ｎ－１）である場合、制御信号φＳＷとは制御信号φＳＷｂ（ｎ－１）のことである。

【0172】

時刻ｔ０において、最外端の連結トランジスタのゲートに供給される制御信号φＳＷと制御信号φＲＳＴ（ｎ）とが略同時にＨにされる。これにより、ｎ行目のリセットトランジスタＲＳＴ（ｎ）が一旦オンにされると共に、画素ブロックＢＬが一旦連結される。このとき、ノードＰ（ｎ）の電位は、一旦電源電位ＶＤＤにリセットされる。その後、制御信号φＲＳＴ（ｎ）がＬにされると、リセットトランジスタＲＳＴ（ｎ）がオフにされる。このとき、ノードＰ（ｎ）の電位は、電源電位ＶＤＤから、制御線２４（ｎ）による結合容量に従ったフィードスルー量ΔＶ１だけ低下する。続いて、制御信号φＳＷがＬにされると、最外端の連結トランジスタがオフにされる。このとき、ノードＰ（ｎ）の電位は、更にフィードスルー量ΔＶ２だけ低下し、電位ＶＤＡＲＫになる。

【0173】

以上のように、本実施の形態では、ノードＰ（ｎ）の電位のリセット時に最外端の連結スイッチをオンオフすることで、これによるフィードスルー量ΔＶ２だけノードＰ（ｎ）の電位を更に低下させている。これにより、電位ＶＤＡＲＫを、前記第１の実施の形態に比べ、更に低く抑えることができる。従って、前記第６の実施の形態で説明したものと同様の効果を得ることができる。

【0174】

以上、本発明の各実施の形態及び変形例について説明したが、本発明はこれらに限定されるものではない。

【符号の説明】

【0175】

４ 固体撮像素子
ＢＬ 画素ブロック
ＰＸ 画素
ＰＤ フォトダイオード
ＴＸＡ，ＴＸＢ 転送トランジスタ
Ｐ ノード
ＡＭＰ 増幅トランジスタ
ＳＷａ，ＳＷｂ 連結トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】