(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-10-17
(45)【発行日】2022-10-25
(54)【発明の名称】発光素子及びその製造方法
(51)【国際特許分類】
H01L 33/30 20100101AFI20221018BHJP
H01L 33/06 20100101ALI20221018BHJP
【ＦＩ】
H01L33/30
H01L33/06
【請求項の数】
7
(21)【出願番号】P 2019199209
(22)【出願日】2019-10-31
(65)【公開番号】P2021072394
(43)【公開日】2021-05-06
【審査請求日】2020-10-23
【審判番号】
【審判請求日】2021-09-13
(73)【特許権者】
【識別番号】506334182
【氏名又は名称】ＤＯＷＡエレクトロニクス株式会社
(74)【代理人】
【識別番号】100147485
【弁理士】
【氏名又は名称】杉村 憲司
(74)【代理人】
【識別番号】100179903
【弁理士】
【氏名又は名称】福井 敏夫
(72)【発明者】
【氏名】門脇 嘉孝
(72)【発明者】
【氏名】桜庭 渉吾
(72)【発明者】
【氏名】田中 治
【合議体】
【審判長】山村 浩
【審判官】金高 敏康
【審判官】野村 伸雄
(56)【参考文献】
【文献】米国特許第５９９５５２９号明細書（ＵＳ，Ａ）
【文献】特開２０１９－９４３８号公報（ＪＰ，Ａ）
【文献】特開２０１９－５７６３９号公報（ＪＰ，Ａ）
【文献】特開２０１８－６４９５号公報（ＪＰ，Ａ）
【文献】ＧＲＩＥＴＥＮＳ ｅｔ ａｌ．，“Ｇｒｏｗｔｈ ａｎｄ ｃｈａｒａｃｔｅｒｉｓａｔｉｏｎ ｏｆ ｍｉｄ－ＩＲ ＩｎＡｓ０．９Ｓｂ０．１／ＩｎＡｓ ｓｔｒａｉｎｅｄ ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅｓ ｇｒｏｗｎ ｏｎ ＩｎＡｓ ｓｕｂｓｔｒａｔｅｓ”，ＩＥＥ Ｐｒｏｃ．－Ｏｐｔｏｅｌｅｃｔｒｏｎ．，米国，ＩＥＥＥ，１９９７年１０月，Ｖｏｌ．１４４， Ｎｏ．５，ｐｐ．２９５－２９８
【文献】ＡＬＬＥＲＭＡＮ ｅｔ ａｌ．，“ＩｎＡｓＳｂ－ｂａｓｅｄ ｍｉｄ－ｉｎｆｒａｒｅｄ ｌａｓｅｒｓ （３．８－３．９μｍ） ａｎｄ ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ ｄｉｏｄｅｓ ｗｉｔｈ ＡｌＡｓＳｂ ｃｌａｄｄｉｎｇｓ ａｎｄ ｓｅｍｉｍｅｔａｌ ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ， ｇｒｏｗｎ ｂｙ ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ”，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，米国，Ａｍｅｒｉｃａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ，１９９６年 ７月，Ｖｏｌ．６９， Ｎｏ．４，ｐｐ．４６５－４６７
【文献】ＨＯＯＦ ｅｔ ａｌ．，“Ｍｉｄ－ｉｎｆｒａｒｅｄ ＬＥＤｓ ｕｓｉｎｇ ＩｎＡｓ０．７１Ｓｂ０．２９／ＩｎＡｓ／Ａｌ０．２５Ｉｎ０．７５Ａｓ／ＩｎＡｓ Ｓｔｒａｉｎｅｄ－ｌａｙｅｒ Ｓｕｐｅｒｌａｔｔｉｃｅ ａｃｔｉｖｅ ｌａｙｅｒｓ”，ＡＳＤＡＭ ’９８，２ｎｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ａｄｖａｎｃｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ａｎｄ Ｍｉｃｒｏｓｙｓｔｅｍｓ，米国，ＩＥＥＥ，１９９８年１０月，ｐｐ．２８７－２９０
【文献】ＫＵＲＴＺ ｅｔ ａｌ．，“Ｍｉｄｉｎｆｒａｒｅｄ ｌａｓｅｒｓ ａｎｄ ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ ｄｉｏｄｅｓ ｗｉｔｈ ＩｎＡｓＳｂ／ＩｎＡｓＰ ｓｔｒａｉｎｅｄ－ｌａｙｅｒ ｓｕｐｅｒｌａｔｔｉｃｅ ａｃｔｉｖｅ ｒｅｇｉｏｎｓ”，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，米国，Ａｍｅｒｉｃａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ，１９９７年 ６月，Ｖｏｌ．７０， Ｎｏ．２４，ｐｐ．３１８８－３１９０
(58)【調査した分野】(Int.Cl.，ＤＢ名)
H01L33/00-33/64
H01S5/00-5/50
ＩＥＥＥ Ｘｐｌｏｒｅ
Ｓｃｉｔａｔｉｏｎ
(57)【特許請求の範囲】
【請求項1】
アンドープ又はｎ型ドーパントをドーピングした第１のＩｎＡｓ層と、発光層として、ＩｎＡｓｙＳｂ１－ｙ層（０＜ｙ＜１）を含む活性層と、
膜厚が５～４０ｎｍであるＡｌｘＩｎ１－ｘＡｓ電子ブロック層（０．０５≦ｘ≦０．４）と、
ｐ型ドーパントをドーピングした第２のＩｎＡｓ層と、
をこの順に有する半導体積層体を備えることを特徴とする発光素子。
【請求項2】
前記活性層がＩｎＡｓｚＰ１－ｚ層（０＜ｚ＜１）をさらに有し、前記活性層は、前記ＩｎＡｓｙＳｂ１－ｙ層を井戸層とし、前記ＩｎＡｓｚＰ１－ｚ層を障壁層とする量子井戸構造を具える、請求項１に記載の発光素子。
【請求項3】
前記活性層から放射される光の発光ピーク波長が３．４μｍ以上である、請求項１又は２に記載の発光素子。
【請求項4】
前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層にＺｎドーパントがドーピングされる、請求項１～３のいずれか１項に記載の発光素子。
【請求項5】
支持基板と、前記支持基板の表面に設けられた金属接合層と、
前記金属接合層上の、貫通孔を具える透明絶縁層及び前記貫通孔に設けられたオーミック電極部を有する配電部と、
前記配電部上に設けられた前記半導体積層体と、を備える、請求項１～４のいずれか１項に記載の発光素子。
【請求項6】
請求項１に記載の発光素子を製造する方法であって、前記第１のＩｎＡｓ層を形成する工程と、
前記第１のＩｎＡｓ層上に前記活性層を形成する工程と、
前記活性層上に前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層を形成する工程と、
前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層上に前記第２のＩｎＡｓ層を形成する工程と、
を含むことを特徴とする発光素子の製造方法。
【請求項7】
請求項１に記載の発光素子を製造する方法であって、前記第２のＩｎＡｓ層を形成する工程と、
前記第２のＩｎＡｓ層上に前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層を形成する工程と、
前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層上に前記活性層を形成する工程と、
前記活性層上に前記第１のＩｎＡｓ層を形成する工程と、
を含むことを特徴とする発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光素子及びその製造方法に関し、特に赤外発光の半導体発光素子に関する。
【背景技術】
【0002】
従来、波長１７００ｎｍ以上の中赤外領域を発光波長とする中赤外発光の半導体発光素子及び、当該中赤外領域を検出波長とする中赤外領域の半導体受光素子などの、中赤外領域を発光又は受光する半導体受光素子が知られている。例えば、中赤外発光の半導体発光素子は、センサー、ガス分析などの用途で、幅広く用いられている。
【0003】
このような半導体光デバイスの受発光波長を、１．７μｍ～１２μｍの中赤外領域とする場合、格子定数の小さいものから順に、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂなどの化合物半導体基板を成長用基板として用い、それら化合物の混晶の組み合わせを成長用基板上にエピタキシャル成長して構成することが一般的である。これら化合物基板の中でも、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂ化合物基板は、１．７μｍ～１２μｍの中赤外領域となる発光層の格子定数と近くなる。そのため、中赤外領域の半導体光デバイス用の成長用基板としては、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂを用いることが好ましいと考えられてきた。
【0004】
例えば、特許文献１には、例えばＩｎＡｓ基板上にＩｎＳｂＰバリア層を形成した後、ＩｎＡｓＳｂＰ活性層を形成している。または、ＩｎＡｓ基板上にＩｎＡｓＳｂ活性層を形成した後、ＩｎＳｂＰバリア層を形成している。特許文献１では、２．６μｍ～４．７μｍの波長に対して導電性のＩｎＡｓ基板をそのまま発光素子に使用している。
【先行技術文献】
【特許文献】
【0005】
【文献】特表２０１５－５３４２７０号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
近年、センサーおよびガス分析装置等の能力向上のために、中赤外の発光素子は投入した全電力に対する光出力の割合に当たる発光効率（ＷＰＥ：Wall-Plug Efficiency）の向上が求められている。
【0007】
そこで本発明は、半導体光デバイスの中でも、ＩｎＡｓＳｂを発光層とする発光素子の発光効率を改善することのできる、発光素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明者は、上記課題を解決する方途について鋭意検討し、活性層とｐ型ＩｎＡｓ層との間にＡｌＩｎＡｓ電子ブロック層を設けることを着想し、本発明を完成するに至った。すなわち、本発明の要旨構成は以下のとおりである。
【0009】
（１）アンドープ又はｎ型ドーパントをドーピングした第１のＩｎＡｓ層と、
ＩｎＡｓｙＳｂ１－ｙ層（０＜ｙ＜１）を含む活性層と、
膜厚が５～４０ｎｍであるＡｌｘＩｎ１－ｘＡｓ電子ブロック層（０．０５≦ｘ≦０．４）と、
ｐ型ドーパントをドーピングした第２のＩｎＡｓ層と、
をこの順に有する半導体積層体を備えることを特徴とする発光素子。
ＩｎＡｓｙＳｂ１－ｙ層（０＜ｙ＜１）を含む活性層と、
膜厚が５～４０ｎｍであるＡｌｘＩｎ１－ｘＡｓ電子ブロック層（０．０５≦ｘ≦０．４）と、
ｐ型ドーパントをドーピングした第２のＩｎＡｓ層と、
をこの順に有する半導体積層体を備えることを特徴とする発光素子。
【0010】
（２）前記活性層がＩｎＡｓｚＰ１－ｚ層（０＜ｚ＜１）をさらに有し、
前記活性層は、前記ＩｎＡｓｙＳｂ１－ｙ層を井戸層とし、前記ＩｎＡｓｚＰ１－ｚ層を障壁層とする量子井戸構造を具える、上記（１）に記載の発光素子。
前記活性層は、前記ＩｎＡｓｙＳｂ１－ｙ層を井戸層とし、前記ＩｎＡｓｚＰ１－ｚ層を障壁層とする量子井戸構造を具える、上記（１）に記載の発光素子。
【0011】
（３）前記活性層から放射される光の発光ピーク波長が３．４μｍ以上である、上記（１）又は（２）に記載の発光素子。
【0012】
（４）前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層にＺｎドーパントがドーピングされる、上記（１）～（３）のいずれかに記載の発光素子。
【0013】
（５）支持基板と、
前記支持基板の表面に設けられた金属接合層と、
前記金属接合層上の、貫通孔を具える透明絶縁層及び前記貫通孔に設けられたオーミック電極部を有する配電部と、
前記配電部上に設けられた前記半導体積層体と、を備える、上記（１）～（４）のいずれかに記載の発光素子。
前記支持基板の表面に設けられた金属接合層と、
前記金属接合層上の、貫通孔を具える透明絶縁層及び前記貫通孔に設けられたオーミック電極部を有する配電部と、
前記配電部上に設けられた前記半導体積層体と、を備える、上記（１）～（４）のいずれかに記載の発光素子。
【0014】
（６）上記（１）に記載の発光素子を製造する方法であって、
前記第１のＩｎＡｓ層を形成する工程と、
前記第１のＩｎＡｓ層上に前記活性層を形成する工程と、
前記活性層上に前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層を形成する工程と、
前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層上に前記第２のＩｎＡｓ層を形成する工程と、
を含むことを特徴とする発光素子の製造方法。
前記第１のＩｎＡｓ層を形成する工程と、
前記第１のＩｎＡｓ層上に前記活性層を形成する工程と、
前記活性層上に前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層を形成する工程と、
前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層上に前記第２のＩｎＡｓ層を形成する工程と、
を含むことを特徴とする発光素子の製造方法。
【0015】
（７）上記（１）に記載の発光素子を製造する方法であって、
前記第２のＩｎＡｓ層を形成する工程と、
前記第２のＩｎＡｓ層上に前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層を形成する工程と、
前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層上に前記活性層を形成する工程と、
前記活性層上に前記第１のＩｎＡｓ層を形成する工程と、
を含むことを特徴とする発光素子の製造方法。
前記第２のＩｎＡｓ層を形成する工程と、
前記第２のＩｎＡｓ層上に前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層を形成する工程と、
前記ＡｌｘＩｎ１－ｘＡｓ電子ブロック層上に前記活性層を形成する工程と、
前記活性層上に前記第１のＩｎＡｓ層を形成する工程と、
を含むことを特徴とする発光素子の製造方法。
【発明の効果】
【0016】
本発明によれば、発光効率を改善することのできる発光素子及びその製造方法を提供することができる。
【図面の簡単な説明】
【0017】
【図1】本発明による発光素子の第１実施形態を説明する断面模式図である。
【図2】本発明による発光素子の第２実施形態を説明する断面模式図である。
【図3】本発明による発光素子の第２実施形態の変形態様を説明する断面模式図である。
【図4】本発明による発光素子の第２の実施形態の製造方法の一例を説明する断面模式図である。
【図14】第２の実施形態において配電部を作製した後のオーミック電極部の形状及び配置の一例を示す平面模式図である。
【図15】第２の実施形態における上部電極の形状及び配置に一例を示す平面模式図である。
【発明を実施するための形態】
【0018】
本発明に従う実施形態の説明に先立ち、以下の点について予め説明する。
【0019】
＜組成と膜厚＞
まず、本明細書において、ＡｌＩｎＧａＡｓＳｂＰの各ＩＩＩ－Ｖ族元素の成分組成は、フォトルミネッセンス測定及びＸ線回折測定などによって測定することができる。また、形成される各層の厚み全体は、走査型電子顕微鏡または透過型電子顕微鏡による断面観察により算出できる。さらに、各層の厚みのそれぞれは、透過型電子顕微鏡による成長層の断面観察から算出できる。また、量子井戸構造のように各層の厚みが小さい場合にはＴＥＭ－ＥＤＳを用いて各層の厚みおよび組成を測定することができる。なお、断面図において、所定の層が傾斜面を有する場合、その層の厚みは、当該層の直下層の平坦面からの最大高さを用いるものとする。
まず、本明細書において、ＡｌＩｎＧａＡｓＳｂＰの各ＩＩＩ－Ｖ族元素の成分組成は、フォトルミネッセンス測定及びＸ線回折測定などによって測定することができる。また、形成される各層の厚み全体は、走査型電子顕微鏡または透過型電子顕微鏡による断面観察により算出できる。さらに、各層の厚みのそれぞれは、透過型電子顕微鏡による成長層の断面観察から算出できる。また、量子井戸構造のように各層の厚みが小さい場合にはＴＥＭ－ＥＤＳを用いて各層の厚みおよび組成を測定することができる。なお、断面図において、所定の層が傾斜面を有する場合、その層の厚みは、当該層の直下層の平坦面からの最大高さを用いるものとする。
【0020】
「ＡｌＩｎＧａＡｓＳｂＰ」の表記から具体的なＩＩＩ族元素又はＶ族元素を除いて表記する場合には、隣接する層からの拡散やエピタキシャル成長装置内の元素残留等の意図しない混入分を除き、表記から除いたＩＩＩ族元素又はＶ族元素は、組成には含まれないものとする。
【0021】
＜ｐ型、ｎ型及びアンドープ並びにドーパント濃度＞
本明細書において、不純物を添加することによって電気的にｐ型として機能する層をｐ型の半導体層とし、電気的にｎ型として機能する層をｎ型の半導体層とする。一方、Ｓｉ、Ｚｎ、Ｓ、Ｓｎ、Ｍｇ、Ｔｅ等の不純物を意図的には添加していない場合を「アンドープ」という。具体的には、上記の意図的に添加しなければ混入しない特定の不純物ドーパント濃度が低い（例えば５×１０１６ａｔｏｍｓ／ｃｍ３未満）場合、「アンドープ」であるとして、本明細書では取り扱うものとする。そして、ＩＩＩ－Ｖ族化合物半導体層には意図的には不純物を添加していないが、原料ガスの分解などに伴う製造過程における不可避的な不純物（Ｏ、Ｃ、Ｈ等）が５×１０１６ａｔｏｍｓ／ｃｍ３以上含まれていたとしてもアンドープであるとする。なお、ＩｎＡｓについてはアンドープでも電気的にｎ型として機能するため、アンドープまたはｎ型ドーパントがドーピングされたＩｎＡｓ層は、共にｎ型として機能する。
また、ＺｎやＴｅ等の不純物濃度の値は、ＳＩＭＳ分析によるものとする。なお、各半導体層の境界付近においてドーパント濃度の値は大きく変移するため、各層の膜厚方向の中央におけるドーパント濃度の値を、その層のドーパント濃度の値とする。
本明細書において、不純物を添加することによって電気的にｐ型として機能する層をｐ型の半導体層とし、電気的にｎ型として機能する層をｎ型の半導体層とする。一方、Ｓｉ、Ｚｎ、Ｓ、Ｓｎ、Ｍｇ、Ｔｅ等の不純物を意図的には添加していない場合を「アンドープ」という。具体的には、上記の意図的に添加しなければ混入しない特定の不純物ドーパント濃度が低い（例えば５×１０１６ａｔｏｍｓ／ｃｍ３未満）場合、「アンドープ」であるとして、本明細書では取り扱うものとする。そして、ＩＩＩ－Ｖ族化合物半導体層には意図的には不純物を添加していないが、原料ガスの分解などに伴う製造過程における不可避的な不純物（Ｏ、Ｃ、Ｈ等）が５×１０１６ａｔｏｍｓ／ｃｍ３以上含まれていたとしてもアンドープであるとする。なお、ＩｎＡｓについてはアンドープでも電気的にｎ型として機能するため、アンドープまたはｎ型ドーパントがドーピングされたＩｎＡｓ層は、共にｎ型として機能する。
また、ＺｎやＴｅ等の不純物濃度の値は、ＳＩＭＳ分析によるものとする。なお、各半導体層の境界付近においてドーパント濃度の値は大きく変移するため、各層の膜厚方向の中央におけるドーパント濃度の値を、その層のドーパント濃度の値とする。
【0022】
以下、図面を参照して本発明に従う発光素子及びその製造方法を順次説明する。なお、同一の構成要素には原則として数字三桁のうち、下二桁で同一の参照番号を付して、重複する説明を省略する。各図において、説明の便宜上、基板及び各層の縦横の比率を実際の比率から誇張して示している。
【0023】
（第１実施形態）
図１を参照して、本発明に従う発光素子の第１実施形態である発光素子１００を説明する。発光素子１００は、アンドープ又はｎ型ドーパントをドーピングした第１のＩｎＡｓ層１４１と、ＩｎＡｓｙＳｂ１－ｙ層１４５ｗ（０＜ｙ＜１）を含む活性層１４５と、膜厚が５～４０ｎｍであるＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６（０．０５≦ｘ≦０．４）と、ｐ型ドーパントをドーピングした第２のＩｎＡｓ層１４７と、をこの順に有する半導体積層体１４０を少なくとも備える。図１では半導体積層体１４０における第２のＩｎＡｓ層１４７上に上部電極１９１が設けられ、基板１０５上に半導体積層体１４０を設けられている。さらに、基板１０５の裏面に裏面電極１９５が設けられている。
図１を参照して、本発明に従う発光素子の第１実施形態である発光素子１００を説明する。発光素子１００は、アンドープ又はｎ型ドーパントをドーピングした第１のＩｎＡｓ層１４１と、ＩｎＡｓｙＳｂ１－ｙ層１４５ｗ（０＜ｙ＜１）を含む活性層１４５と、膜厚が５～４０ｎｍであるＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６（０．０５≦ｘ≦０．４）と、ｐ型ドーパントをドーピングした第２のＩｎＡｓ層１４７と、をこの順に有する半導体積層体１４０を少なくとも備える。図１では半導体積層体１４０における第２のＩｎＡｓ層１４７上に上部電極１９１が設けられ、基板１０５上に半導体積層体１４０を設けられている。さらに、基板１０５の裏面に裏面電極１９５が設けられている。
【0024】
＜基板＞
ここで、基板１０５とは、活性層１４５を含む半導体積層体１４０を機械的に形状維持できる程度の厚さを有する基板であればよく、発光素子１００の半導体積層体１４０を形成する際のエピタキシャル成長に供する成長用基板であってもよいし、図２、図３を参照して後述する別の例の発光素子２００のように、成長用基板２１０とは異なる支持基板２８０を用いてもよい。成長用基板としては、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂなどの化合物基板を使用することができ、第１のＩｎＡｓ層１４１及び第２のＩｎＡｓ層１４７を形成するにあたりＩｎＡｓ基板を用いることが好ましい。支持基板としては、成長用基板より安価で熱伝導性が高いことが好ましく、例えば、Ｓｉ、Ｇｅ、ＧａＡｓなどの化合物基板のほか、銅合金やモリブデン、タングステン、コバールなどの熱膨張係数を抑制可能な金属を使用した金属基板や、ＡｌＮなどのセラミック基板に金属を付けたサブマウント基板を使用することができる。
ここで、基板１０５とは、活性層１４５を含む半導体積層体１４０を機械的に形状維持できる程度の厚さを有する基板であればよく、発光素子１００の半導体積層体１４０を形成する際のエピタキシャル成長に供する成長用基板であってもよいし、図２、図３を参照して後述する別の例の発光素子２００のように、成長用基板２１０とは異なる支持基板２８０を用いてもよい。成長用基板としては、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂなどの化合物基板を使用することができ、第１のＩｎＡｓ層１４１及び第２のＩｎＡｓ層１４７を形成するにあたりＩｎＡｓ基板を用いることが好ましい。支持基板としては、成長用基板より安価で熱伝導性が高いことが好ましく、例えば、Ｓｉ、Ｇｅ、ＧａＡｓなどの化合物基板のほか、銅合金やモリブデン、タングステン、コバールなどの熱膨張係数を抑制可能な金属を使用した金属基板や、ＡｌＮなどのセラミック基板に金属を付けたサブマウント基板を使用することができる。
【0025】
＜活性層＞
活性層１４５はＩｎＡｓｙＳｂ１－ｙ層（０＜ｙ＜１）を含み、ＩｎＡｓｙＳｂ１－ｙ層が発光層となる。図１では、活性層がＩｎＡｓｚＰ１－ｚ層１４５ｂ（０＜ｚ＜１）をさらに有し、ＩｎＡｓｙＳｂ１－ｙ層１４５ｗを井戸層とし、ＩｎＡｓｚＰ１－ｚ層１４５ｂを障壁層とする量子井戸構造を例示的に図示しているが、活性層１４５はＩｎＡｓｙＳｂ１－ｙ層の単層構造でもよい。しかし、活性層１４５は、結晶欠陥抑制による光出力向上のため、図１のように多重量子井戸（ＭＱＷ）構造を具えることが好ましい。この多重量子井戸構造は、上記井戸層及び障壁層を交互に繰り返した構造により形成することができる。
活性層１４５はＩｎＡｓｙＳｂ１－ｙ層（０＜ｙ＜１）を含み、ＩｎＡｓｙＳｂ１－ｙ層が発光層となる。図１では、活性層がＩｎＡｓｚＰ１－ｚ層１４５ｂ（０＜ｚ＜１）をさらに有し、ＩｎＡｓｙＳｂ１－ｙ層１４５ｗを井戸層とし、ＩｎＡｓｚＰ１－ｚ層１４５ｂを障壁層とする量子井戸構造を例示的に図示しているが、活性層１４５はＩｎＡｓｙＳｂ１－ｙ層の単層構造でもよい。しかし、活性層１４５は、結晶欠陥抑制による光出力向上のため、図１のように多重量子井戸（ＭＱＷ）構造を具えることが好ましい。この多重量子井戸構造は、上記井戸層及び障壁層を交互に繰り返した構造により形成することができる。
【0026】
－活性層の組成と発光ピーク波長－
井戸層となるＩｎＡｓｙＳｂ１－ｙ層１４５ｗのＡｓ組成ｙは０．７≦ｙ＜１．０とすることが好ましく、０．８０≦ｙ≦０．９５とすることがより好ましい。また、障壁層となるＩｎＡｓｚＰ１－ｚ層１４５ｂのＡｓ組成ｚを０．５０≦ｚ＜１とすることが好ましく、０．８≦ｚ＜１≦０．９５とすることがより好ましい。なお、量子井戸構造の場合であれば組成変更に加えて井戸層１４５ｗと障壁層１４５ｂとでの組成の差を調整して、井戸層にひずみを加えることも好ましい。上記の活性層１４５の組成変更により、発光素子１００の発光ピーク波長を１７００～１２０００ｎｍ（１．７～１２μｍ）とすることができる。半導体光デバイス１００の発光ピーク波長を３．１μｍ以上としてもよく、３．４μｍ以上とすることも好ましい。
井戸層となるＩｎＡｓｙＳｂ１－ｙ層１４５ｗのＡｓ組成ｙは０．７≦ｙ＜１．０とすることが好ましく、０．８０≦ｙ≦０．９５とすることがより好ましい。また、障壁層となるＩｎＡｓｚＰ１－ｚ層１４５ｂのＡｓ組成ｚを０．５０≦ｚ＜１とすることが好ましく、０．８≦ｚ＜１≦０．９５とすることがより好ましい。なお、量子井戸構造の場合であれば組成変更に加えて井戸層１４５ｗと障壁層１４５ｂとでの組成の差を調整して、井戸層にひずみを加えることも好ましい。上記の活性層１４５の組成変更により、発光素子１００の発光ピーク波長を１７００～１２０００ｎｍ（１．７～１２μｍ）とすることができる。半導体光デバイス１００の発光ピーク波長を３．１μｍ以上としてもよく、３．４μｍ以上とすることも好ましい。
【0027】
＜ＡｌＩｎＡｓ電子ブロック層＞
発光素子１００において、活性層１４５と第２のＩｎＡｓ層１４７との間に、膜厚が５～４０ｎｍであるＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６（０．０５≦ｘ≦０．４０）を設けることにより、発光効率を向上させることができる。
発光素子１００において、活性層１４５と第２のＩｎＡｓ層１４７との間に、膜厚が５～４０ｎｍであるＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６（０．０５≦ｘ≦０．４０）を設けることにより、発光効率を向上させることができる。
【0028】
－Ａｌ組成ｘ－
ＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６のＡｌ組成ｘは０．０５以上０．４０以下であり、０．１０以上０．３５以下がより好ましい。Ａｌ組成ｘが０．４０より大きいと、順方向電圧が高くなって発光効率が低下し、０．０５より小さいと電子ブロック層による発光効率向上の効果が出ない場合があるためである。
ＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６のＡｌ組成ｘは０．０５以上０．４０以下であり、０．１０以上０．３５以下がより好ましい。Ａｌ組成ｘが０．４０より大きいと、順方向電圧が高くなって発光効率が低下し、０．０５より小さいと電子ブロック層による発光効率向上の効果が出ない場合があるためである。
【0029】
－膜厚－
ＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６の膜厚は５～４０ｎｍであり、１０～３５ｎｍがより好ましい。４０ｎｍより厚いと順方向電圧が高くなって発光効率が低下し、５ｎｍより薄いと、電子ブロック層による発光効率向上の効果が出ない場合があるためである。
ＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６の膜厚は５～４０ｎｍであり、１０～３５ｎｍがより好ましい。４０ｎｍより厚いと順方向電圧が高くなって発光効率が低下し、５ｎｍより薄いと、電子ブロック層による発光効率向上の効果が出ない場合があるためである。
【0030】
－ドーパント－
ＡｌｘＩｎ１－ｘＡｓ電子ブロック層はアンドープでもよいし、ｐ型ドーパントをドーピングしてもよい。アンドープの場合とｐ型ドーパントをドーピングした場合とを比べると、ｐ型ドーパントをドーピングした方が発光効率の向上効果が大きく、より好ましい。ｐ型ドーパントはＺｎが特に好ましい。なお、ＳＩＭＳ分析により測定されるｐ型ドーパントの不純物濃度を１×１０１8ａｔｏｍｓ／ｃｍ３以上８×１０１８ａｔｏｍｓ／ｃｍ３以下とすれば、発光効率のさらなる向上効果を確実に得ることができ、より好ましくは２×１０１8ａｔｏｍｓ／ｃｍ３以上である。
ＡｌｘＩｎ１－ｘＡｓ電子ブロック層はアンドープでもよいし、ｐ型ドーパントをドーピングしてもよい。アンドープの場合とｐ型ドーパントをドーピングした場合とを比べると、ｐ型ドーパントをドーピングした方が発光効率の向上効果が大きく、より好ましい。ｐ型ドーパントはＺｎが特に好ましい。なお、ＳＩＭＳ分析により測定されるｐ型ドーパントの不純物濃度を１×１０１8ａｔｏｍｓ／ｃｍ３以上８×１０１８ａｔｏｍｓ／ｃｍ３以下とすれば、発光効率のさらなる向上効果を確実に得ることができ、より好ましくは２×１０１8ａｔｏｍｓ／ｃｍ３以上である。
【0031】
以下、発光素子１００に適用可能な具体的態様をさらに詳細に説明する。
【0032】
＜＜ＩｎＡｓ成長用基板＞＞
基板１０５として好適に適用可能なＩｎＡｓ成長用基板には、一般的に入手可能なｎ型ＩｎＡｓ基板又はアンドープのＩｎＡｓ基板を使用することができる。また、ｐ型ＩｎＡｓ基板を使用することもでき、この場合、図１と異なり基板１０５と反対側から第２のＩｎＡｓ層１４７、ＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６、活性層１４５、第１のＩｎＡｓ層１４１の順番とすればよい。
基板１０５として好適に適用可能なＩｎＡｓ成長用基板には、一般的に入手可能なｎ型ＩｎＡｓ基板又はアンドープのＩｎＡｓ基板を使用することができる。また、ｐ型ＩｎＡｓ基板を使用することもでき、この場合、図１と異なり基板１０５と反対側から第２のＩｎＡｓ層１４７、ＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６、活性層１４５、第１のＩｎＡｓ層１４１の順番とすればよい。
【0033】
＜＜半導体積層体＞＞
半導体積層体１４０において、活性層１４５を、第１のＩｎＡｓ層１４１及び第２のＩｎＡｓ層１４７で挟持したダブルヘテロ（ＤＨ）構造としてもよい。なお、図１では成長用基板となる基板１０５と第１のＩｎＡｓ層１４１とを便宜上分けて図示したが、成長用基板がアンドープまたはｎ型であれば、成長用基板をそのまま第１のＩｎＡｓ層１４１として使用することもできる。半導体積層体１４０がＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６を備えることで発光効率を向上させることができることは既述のとおりである。
半導体積層体１４０において、活性層１４５を、第１のＩｎＡｓ層１４１及び第２のＩｎＡｓ層１４７で挟持したダブルヘテロ（ＤＨ）構造としてもよい。なお、図１では成長用基板となる基板１０５と第１のＩｎＡｓ層１４１とを便宜上分けて図示したが、成長用基板がアンドープまたはｎ型であれば、成長用基板をそのまま第１のＩｎＡｓ層１４１として使用することもできる。半導体積層体１４０がＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６を備えることで発光効率を向上させることができることは既述のとおりである。
【0034】
発光素子１００は、半導体積層体１４０の各半導体層をエピタキシャル成長させるためのＩｎＡｓ成長用基板がｎ型又はアンドープであれば、第１のＩｎＡｓ層１７１を形成する工程と、第１のＩｎＡｓ層１７１上に活性層１４５を形成する工程と、活性層１４５上にＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６を形成する工程と、ＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６上に第２のＩｎＡｓ層１４７を形成する工程と、を経て製造することができる。一方、半導体積層体１４０の各半導体層をエピタキシャル成長させるためのＩｎＡｓ成長用基板がｐ型であれば、第２のＩｎＡｓ層１４７を形成する工程と、第２のＩｎＡｓ層１４７上にＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６を形成する工程と、ＡｌｘＩｎ１－ｘＡｓ電子ブロック層１４６上に活性層１４５を形成する工程と、活性層１４５上に第１のＩｎＡｓ層１４１を形成する工程と、を経て製造することができる。
【0035】
－半導体積層体の成長法－
各半導体層は、エピタキシャル成長により形成することができ、例えば、有機金属気相
成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法や分子線エピタキシ
（ＭＢＥ：Molecular Beam Epitaxy）法などの公知の薄膜成長方法により形成することができる。例えば、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）やトリエチルガリウム（ＴＥＧａ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡｌ）、Ａｓ源としてアルシン（ＡｓＨ３）やターシャルブチルアルシン（ＴＢＡｓ）、Ｓｂ源としてトリメチルアンチモン（ＴＭＳｂ）、トリエチルアンチモン（ＴＥＳｂ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）、Ｐ源としてホスフィン（ＰＨ３）やターシャルブチルホスフィン（ＴＢＰ）を所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じて所望の厚みで形成することができる。各層をｐ型又はｎ型にドーピングする場合は、所望に応じたドーパント源のガスをさらに用いればよい。例えばＺｎをドーピングする場合、ＤＥＺｎ（ジエチル亜鉛）ガスなどを用いればよい。なお、既述のとおり、ＩｎＡｓはアンドープでもｎ型となる。
各半導体層は、エピタキシャル成長により形成することができ、例えば、有機金属気相
成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法や分子線エピタキシ
（ＭＢＥ：Molecular Beam Epitaxy）法などの公知の薄膜成長方法により形成することができる。例えば、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）やトリエチルガリウム（ＴＥＧａ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡｌ）、Ａｓ源としてアルシン（ＡｓＨ３）やターシャルブチルアルシン（ＴＢＡｓ）、Ｓｂ源としてトリメチルアンチモン（ＴＭＳｂ）、トリエチルアンチモン（ＴＥＳｂ）、トリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）、Ｐ源としてホスフィン（ＰＨ３）やターシャルブチルホスフィン（ＴＢＰ）を所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じて所望の厚みで形成することができる。各層をｐ型又はｎ型にドーピングする場合は、所望に応じたドーパント源のガスをさらに用いればよい。例えばＺｎをドーピングする場合、ＤＥＺｎ（ジエチル亜鉛）ガスなどを用いればよい。なお、既述のとおり、ＩｎＡｓはアンドープでもｎ型となる。
【0036】
－半導体積層体における他の半導体層－
また、図示しないものの、半導体積層体１４０は第２のＩｎＡｓ層１４７の、活性層１４５と反対側（すなわち図１に図示する上部電極１９１を形成する側）に、電極とのコンタクト抵抗を低減できるコンタクト層をさらに備えることも好ましい。また、半導体積層体１４０は、第１のＩｎＡｓ層１４１と活性層１４５との間や、活性層１４５とＡｌｘＩｎ１－ｘＡｓ電子ブロック層との間に、アンドープのスペーサ層（例えばアンドープのＩｎＡｓ層）を備えてもよい。
また、図示しないものの、半導体積層体１４０は第２のＩｎＡｓ層１４７の、活性層１４５と反対側（すなわち図１に図示する上部電極１９１を形成する側）に、電極とのコンタクト抵抗を低減できるコンタクト層をさらに備えることも好ましい。また、半導体積層体１４０は、第１のＩｎＡｓ層１４１と活性層１４５との間や、活性層１４５とＡｌｘＩｎ１－ｘＡｓ電子ブロック層との間に、アンドープのスペーサ層（例えばアンドープのＩｎＡｓ層）を備えてもよい。
【0037】
－半導体積層体の膜厚－
半導体積層体１４０の全体の膜厚は制限されないが、例えば２μｍ～８μｍとすることができる。また、第１のＩｎＡｓ層１４１の膜厚も制限されないが、例えば０．１μｍ～５μｍとすることができる。さらに、活性層１４５の膜厚も制限されないが、例えば３ｎｍ～３０００ｎｍとすることができる。また、ｐ型ＩｎＡｓ層１４７の膜厚も制限されないが、例えば０．１μｍ～３μｍとすることができる。活性層１４５が量子井戸構造を具える場合、井戸層となるＩｎＡｓｙＳｂ１－ｙ層１４５ｗの膜厚を３ｎｍ～２０ｎｍとすることができ、障壁層となるＩｎＡｓｚＰ１－ｚ層１４５ｂの厚みを５～５０ｎｍとすることができ、両者の組数を１～５０．５組とすることができる。なお、障壁層を形成し、次いで、井戸層及び障壁層を交互にＮ組（Ｎは整数）積層し他場合に、合計Ｎ．５組形成したという。
半導体積層体１４０の全体の膜厚は制限されないが、例えば２μｍ～８μｍとすることができる。また、第１のＩｎＡｓ層１４１の膜厚も制限されないが、例えば０．１μｍ～５μｍとすることができる。さらに、活性層１４５の膜厚も制限されないが、例えば３ｎｍ～３０００ｎｍとすることができる。また、ｐ型ＩｎＡｓ層１４７の膜厚も制限されないが、例えば０．１μｍ～３μｍとすることができる。活性層１４５が量子井戸構造を具える場合、井戸層となるＩｎＡｓｙＳｂ１－ｙ層１４５ｗの膜厚を３ｎｍ～２０ｎｍとすることができ、障壁層となるＩｎＡｓｚＰ１－ｚ層１４５ｂの厚みを５～５０ｎｍとすることができ、両者の組数を１～５０．５組とすることができる。なお、障壁層を形成し、次いで、井戸層及び障壁層を交互にＮ組（Ｎは整数）積層し他場合に、合計Ｎ．５組形成したという。
【0038】
－電極－
さらに、図１に示すように、半導体積層体１４０上（図１では第２のＩｎＡｓ層１４７上）に上部電極１９１を形成し、支持基板１８０の裏面に裏面電極１９５を設けてもよい。上部電極１９１は配線部及びパッド部を含んでもよく、パッド部は図示しないがオーミック電極上にボンディング用の金属層や半田を追加しても良い。上部電極１９１及び裏面電極１９５に用いる金属材料および形成方法は公知のものを用いることができる。金属材料としては、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ、Ａｌ、Ｚｎ、Ｎｉなどを使用でき、形成方法としては例えばスパッタ法、電子ビーム蒸着法、又は抵抗加熱法などを用いて、フォトリソグラフ法や金属マスク等と組み合わせて用いることができる。
さらに、図１に示すように、半導体積層体１４０上（図１では第２のＩｎＡｓ層１４７上）に上部電極１９１を形成し、支持基板１８０の裏面に裏面電極１９５を設けてもよい。上部電極１９１は配線部及びパッド部を含んでもよく、パッド部は図示しないがオーミック電極上にボンディング用の金属層や半田を追加しても良い。上部電極１９１及び裏面電極１９５に用いる金属材料および形成方法は公知のものを用いることができる。金属材料としては、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ、Ａｌ、Ｚｎ、Ｎｉなどを使用でき、形成方法としては例えばスパッタ法、電子ビーム蒸着法、又は抵抗加熱法などを用いて、フォトリソグラフ法や金属マスク等と組み合わせて用いることができる。
【0039】
（第２実施形態）
図２を参照して、本発明の第２実施形態に従う発光素子２００を説明する。発光素子２００は、支持基板を接合したうえで成長用基板を除去することにより得られる接合型の発光素子である。先に述べたとおり、発光素子１００と同一の構成要素には原則として数字三桁のうち、下二桁で同一の参照番号を付して、重複する説明を省略する。この発光素子２００は、支持基板２８０と、支持基板２８０の表面に設けられた金属接合層２７９と、金属接合層２７９上の、貫通孔を具える透明絶縁層２６１及び当該貫通孔に設けられたオーミック電極部２６５を有する配電部２６０と、配電部２６０上に設けられた半導体積層体２４０とを少なくとも備える。発光素子２００における半導体積層体２４０は、支持基板２８０と反対側から順に第１のＩｎＡｓ層２４１、活性層２４５、ＡｌｘＩｎ１－ｘＡｓ電子ブロック層２４６及び第２のＩｎＡｓ層２４７を有する。なお、図３に示す発光素子３００にように、半導体積層体３４０は、支持基板３８０側から順に第１のＩｎＡｓ層３４１、活性層３４５、ＡｌｘＩｎ１－ｘＡｓ電子ブロック層３４６及び第２のＩｎＡｓ層３４７を有してもよい。
図２を参照して、本発明の第２実施形態に従う発光素子２００を説明する。発光素子２００は、支持基板を接合したうえで成長用基板を除去することにより得られる接合型の発光素子である。先に述べたとおり、発光素子１００と同一の構成要素には原則として数字三桁のうち、下二桁で同一の参照番号を付して、重複する説明を省略する。この発光素子２００は、支持基板２８０と、支持基板２８０の表面に設けられた金属接合層２７９と、金属接合層２７９上の、貫通孔を具える透明絶縁層２６１及び当該貫通孔に設けられたオーミック電極部２６５を有する配電部２６０と、配電部２６０上に設けられた半導体積層体２４０とを少なくとも備える。発光素子２００における半導体積層体２４０は、支持基板２８０と反対側から順に第１のＩｎＡｓ層２４１、活性層２４５、ＡｌｘＩｎ１－ｘＡｓ電子ブロック層２４６及び第２のＩｎＡｓ層２４７を有する。なお、図３に示す発光素子３００にように、半導体積層体３４０は、支持基板３８０側から順に第１のＩｎＡｓ層３４１、活性層３４５、ＡｌｘＩｎ１－ｘＡｓ電子ブロック層３４６及び第２のＩｎＡｓ層３４７を有してもよい。
【0040】
図２に戻る。支持基板２８０を接合したうえで、後述の成長用基板２１０（図４参照）を除去する接合型の本実施形態においても、活性層２４５と第２のＩｎＡｓ層２４７との間に、膜厚が５～４０ｎｍであるＡｌｘＩｎ１－ｘＡｓ電子ブロック層２４６（０．０５≦ｘ≦０．４）を備えることで、発光効率を向上させることができる。以下、発光素子２００とその製造方法の実施形態の一例を、図４～図１５を参照しつつ、より詳細に説明する。
【0041】
図４を参照し、まずはＩｎＡｓ成長用基板２１０を用意する。続けて図５を参照し、このＩｎＡｓ成長用基板２１０上に、ＩｎＡｓからなる初期バッファ層２２０を形成し、さらに、少なくともＧａ及びＳｂを含むＧａＡｓＳｂ系ＩＩＩ－Ｖ族化合物半導体からなるエッチングストップ層２３０を形成する。初期バッファ層２２０の形成を省略してもよい。
【0042】
＜エッチングストップ層の形成＞
エッチングストップ層２３０は、ＩｎＡｓ成長用基板２１０をエッチングする際のエッチング液（濃度８Ｍ（ｍｏｌ／Ｌ）以上の濃塩酸など）に対してエッチング速度が十分に小さく、ＩｎＡｓ成長用基板２１０を完全に除去するまでは不溶な半導体層である。さらに、エッチングストップ層２３０は、ＩｎＡｓ成長用基板２１０上に成長可能な格子定数を具える。
エッチングストップ層２３０は、ＩｎＡｓ成長用基板２１０をエッチングする際のエッチング液（濃度８Ｍ（ｍｏｌ／Ｌ）以上の濃塩酸など）に対してエッチング速度が十分に小さく、ＩｎＡｓ成長用基板２１０を完全に除去するまでは不溶な半導体層である。さらに、エッチングストップ層２３０は、ＩｎＡｓ成長用基板２１０上に成長可能な格子定数を具える。
【0043】
エッチングストップ層２３０のＧａＡｓＳｂ系ＩＩＩ－Ｖ族化合物半導体の組成範囲は、Ａｓ組成をｘＥとすると、ＧａＡｓｘＥＳｂ１－ｘＥと表される。そして、Ａｓ組成ｘＥは、０≦ｘＥ≦０．４であることが好ましい。Ａｓ組成ｘＥが０．４を超えると上記エッチング液でもエッチングされる恐れがあり、Ａｓ組成ｘがこの範囲であれば、エッチングストップ層は上述したエッチング液への不溶性を具えつつ、ＩｎＡｓ成長用基板１１０上にエピタキシャル成長可能である。さらに好ましくは０．０２≦ｘＥ≦０．１３である。Ａｓ組成ｘＥがこの範囲であると、ＩｎＡｓ成長用基板２１０との格子定数差を低減できる。図５に示すように、エッチングストップ層２３０は、Ａｓ組成の異なる２種のＧａＡｓＳｂ系ＩＩＩ－Ｖ族化合物半導体２３０ａ、２３０ｂを繰り返し積層した超格子構造であることも好ましい。
【0044】
＜半導体積層体の形成＞
次に、図６を参照して、エッチングストップ層２３０上に、半導体積層体２４０を形成する。既述の半導体積層体１４０と同様に、半導体積層体２４０を形成する際に前述のスペーサ層やコンタクト層を形成してもよい。
次に、図６を参照して、エッチングストップ層２３０上に、半導体積層体２４０を形成する。既述の半導体積層体１４０と同様に、半導体積層体２４０を形成する際に前述のスペーサ層やコンタクト層を形成してもよい。
【0045】
＜配電部の形成＞
図７を参照する。第２のＩｎＡｓ層２４７上（コンタクト層をさらに設ける場合はコンタクト層上）に、貫通孔２６１Ａを具える透明絶縁層２６１及び貫通孔２６１Ａに設けられたオーミック電極部２６５を備える配電部２６０を形成する。配電部２６０を形成する具体的手法は任意であるが、配電部２６０を形成するための具体的な態様の一例を図７～図９を参照して以下に説明する。
図７を参照する。第２のＩｎＡｓ層２４７上（コンタクト層をさらに設ける場合はコンタクト層上）に、貫通孔２６１Ａを具える透明絶縁層２６１及び貫通孔２６１Ａに設けられたオーミック電極部２６５を備える配電部２６０を形成する。配電部２６０を形成する具体的手法は任意であるが、配電部２６０を形成するための具体的な態様の一例を図７～図９を参照して以下に説明する。
【0046】
まず透明絶縁層２６１を半導体積層体２４０上に成膜する（図７）。成膜法としては、プラズマＣＶＤ法及びスパッタ法などの、公知の手法が適用可能である。その後、透明絶縁層２６１上にフォトマスクを用いてレジストパターンを形成する。次いで、レジストパターンを利用してエッチングにより透明絶縁層２６１の一部を除去し、貫通孔２６１Ａを形成する（図８）。貫通孔２６１Ａが設けられることにより、半導体積層体２４０の最表面の一部領域は露出する。その後、オーミック電極部２６５を成膜し、次いでレジストパターンを利用してリフトオフすれば、配電部２６０を形成することができる（図９）。配電部２６０には、透明絶縁層２６１及びオーミック電極部２６５が並列して配設されることになる。なお、ここで透明絶縁層２６１をエッチングする際のレジストパターンと、オーミック電極部２６５をリフトオフする際のレジストパターンは同一のものを用いてもよいし、改めてパターニングしなおしてもよい。なお、図面では簡略化のためオーミック電極部は貫通孔２６１Ａを充填するよう図示しているものの、これに限定されない。図示しないが、レジストパターンの組合せやレジストパターンを利用して、エッチングする際のレジストパターン被覆部へのエッチングが広がることにより、透明絶縁層２６１とオーミック電極部との間に間隙が生じてもよい。
【0047】
オーミック電極部２６５は、所定のパターンで島状に分散させて形成することができる。本実施形態でのオーミック電極部２６５のパターンの一例を、図１４に示す。図１４には、その後に形成される上部電極２９１のパターンの一例を破線で示している。オーミック電極部２６５として、例えばＡｕ、ＡｕＺｎ、ＡｕＢｅ、ＡｕＴｉなどを用いることができ、これらの積層構造を用いることも好ましい。例えば、Ｔｉ／Ａｕをオーミック電極部２６５とすることができる。オーミック電極部２６５の膜厚（又は合計膜厚）は制限されないが、例えば３００～１３００ｎｍ、より好ましくは３５０ｎｍ～８００ｎｍとすることができる。
【0048】
なお、図示しないが、透明絶縁層２６１の膜厚Ｈ１と、オーミック電極部の２６５膜厚Ｈ２の関係をＨ１≧Ｈ２とすることができ、Ｈ１＞Ｈ２とすることも好ましい。この条件の下、透明絶縁層２６１の膜厚を、例えば３６０ｎｍ～１６００ｎｍ、より好ましくは４１０ｎｍ～１１００ｎｍとすることができる。また、透明絶縁層２６１の膜厚Ｈ１と、オーミック電極部２６５の膜厚Ｈ２との差Ｈ１－Ｈ２を１０ｎｍ以上１００ｎｍ以下とすることも好ましい。また、上記のようにコンタクト層をさらに設ける場合には、コンタクト層が貫通孔２６１Ａにのみ残存するように形成してもよく、その場合にはコンタクト層とオーミック電極部の合計厚さを膜厚Ｈ２としてもよい。
【0049】
また、透明絶縁層２６１としては、ＳｉＯ２、ＳｉＮ、ＩＴＯ、Ａｌ２Ｏ３及びＡｌＮなどを用いることができ、特に、透明絶縁層２６１がＳｉＯ２からなることが好ましい。ＳｉＯ２は、ＢＨＦ等によるエッチング加工が容易だからである。
【0050】
＜金属反射層の形成＞
図１０に示すように、配電部２６０上に金属反射層２７１を形成することも好ましい。金属反射層２７１は、複数層の金属層を含むことができるが、金属反射層２７１を構成する金属には、Ａｕの他、Ａｌ，Ｐｔ，Ｔｉ、Ａｇなどを用いることができる。例えば、金属反射層２７１はＡｕのみからなる単一層であってもよいし、金属反射層２７１にＡｕ金属層が２層以上含まれていてもよい。金属反射層２７１は、金属反射層２７１の組成においてＡｕを５０質量％以上有することが好ましい。後続の工程における金属接合層２７９との接合を確実に行うため、金属反射層１７１の最表層（半導体積層体２４０と反対側の面）を、Ａｕ金属層とすることが好ましい。
図１０に示すように、配電部２６０上に金属反射層２７１を形成することも好ましい。金属反射層２７１は、複数層の金属層を含むことができるが、金属反射層２７１を構成する金属には、Ａｕの他、Ａｌ，Ｐｔ，Ｔｉ、Ａｇなどを用いることができる。例えば、金属反射層２７１はＡｕのみからなる単一層であってもよいし、金属反射層２７１にＡｕ金属層が２層以上含まれていてもよい。金属反射層２７１は、金属反射層２７１の組成においてＡｕを５０質量％以上有することが好ましい。後続の工程における金属接合層２７９との接合を確実に行うため、金属反射層１７１の最表層（半導体積層体２４０と反対側の面）を、Ａｕ金属層とすることが好ましい。
【0051】
例えば、配電部２６０（上記間隙が設けられている場合は間隙を含む）上に、Ａｌ、Ａｕ、Ｐｔ、Ａｕの順に各金属層を成膜し、金属反射層２７１を形成することができる。金属反射層２７１におけるＡｕ金属層の１層の厚みを、例えば４００ｎｍ～２０００ｎｍとすることができ、Ａｕ以外の金属からなる金属層の厚みを、例えば５ｎｍ～２００ｎｍとすることができる。蒸着法などの一般的な手法を用いることにより、金属反射層２７１を成膜して形成することができる。
【0052】
＜支持基板との接合＞
図１１を参照し、半導体積層体２４０及び配電部２６０を、少なくとも金属接合層２７９を介して支持基板２８０と接合する。金属反射層２７１を設ける場合は、金属反射層２７１と金属接合層２７９とを接合してもよい。金属接合層２７９と、金属反射層２７１とを対向配置して貼り合せ、２５０℃～５００℃程度の温度で加熱圧縮接合を行うことで、両者の接合を行うことができる。
図１１を参照し、半導体積層体２４０及び配電部２６０を、少なくとも金属接合層２７９を介して支持基板２８０と接合する。金属反射層２７１を設ける場合は、金属反射層２７１と金属接合層２７９とを接合してもよい。金属接合層２７９と、金属反射層２７１とを対向配置して貼り合せ、２５０℃～５００℃程度の温度で加熱圧縮接合を行うことで、両者の接合を行うことができる。
【0053】
＜＜金属接合層＞＞
Ｔｉ、Ｐｔ、Ａｕなどの金属や、Ａｕと共晶合金を形成する金属（Ｓｎなど）や半田を用いて金属接合層２７９を形成することができ、これらを積層して金属接合層２７９を形成することが好ましい。例えば、支持基板２８０の表面から順に、厚み４００ｎｍ～８００ｎｍのＴｉ、厚み５ｎｍ～２０ｎｍのＰｔ、厚み７００～１２００ｎｍのＡｕを積層して金属接合層２７９を形成することができる。例えば、金属反射層２７１と金属接合層２７９とで接合する場合に、金属接合層２７９の最表層をＡｕ金属とし、金属反射層２７１の最表層もＡｕとして、Ａｕ－Ａｕ拡散によるＡｕ同士での接合を行うことができる。
Ｔｉ、Ｐｔ、Ａｕなどの金属や、Ａｕと共晶合金を形成する金属（Ｓｎなど）や半田を用いて金属接合層２７９を形成することができ、これらを積層して金属接合層２７９を形成することが好ましい。例えば、支持基板２８０の表面から順に、厚み４００ｎｍ～８００ｎｍのＴｉ、厚み５ｎｍ～２０ｎｍのＰｔ、厚み７００～１２００ｎｍのＡｕを積層して金属接合層２７９を形成することができる。例えば、金属反射層２７１と金属接合層２７９とで接合する場合に、金属接合層２７９の最表層をＡｕ金属とし、金属反射層２７１の最表層もＡｕとして、Ａｕ－Ａｕ拡散によるＡｕ同士での接合を行うことができる。
【0054】
＜＜支持基板＞＞
支持基板２８０は、成長用基板２１０とは異種の基板であればよく、先に述べた半導体基板、金属基板、セラミックス基板がベースとなったサブマウント基板などを用いることができる。上述した接合法を用いるため、支持基板２８０は、本実施形態において形成する各半導体層と格子不整合してもよい。なお、支持基板２８０は、用途によっては絶縁性でもよいものの、導電性基板であることが好ましい。加工性や価格の面からＳｉ基板を支持基板２８０に用いることが好ましい。Ｓｉ基板を用いることで、導電性支持基板２８０の厚みを、従来よりも大幅に小さくすることもでき、種々の半導体デバイスとの組み合わせた実装にも適している。また、Ｓｉ基板はＩｎＡｓ基板に比べて放熱性の点でも有利である。
支持基板２８０は、成長用基板２１０とは異種の基板であればよく、先に述べた半導体基板、金属基板、セラミックス基板がベースとなったサブマウント基板などを用いることができる。上述した接合法を用いるため、支持基板２８０は、本実施形態において形成する各半導体層と格子不整合してもよい。なお、支持基板２８０は、用途によっては絶縁性でもよいものの、導電性基板であることが好ましい。加工性や価格の面からＳｉ基板を支持基板２８０に用いることが好ましい。Ｓｉ基板を用いることで、導電性支持基板２８０の厚みを、従来よりも大幅に小さくすることもでき、種々の半導体デバイスとの組み合わせた実装にも適している。また、Ｓｉ基板はＩｎＡｓ基板に比べて放熱性の点でも有利である。
【0055】
＜ＩｎＡｓ成長用基板の除去＞
図１２を参照し、支持基板２８０を接合した後、ＩｎＡｓ成長用基板２１０を除去する。エッチングストップ層２３０を利用してＩｎＡｓ成長用基板２１０を除去する方法としては、ＩｎＡｓ成長用基板２１０を濃塩酸のみでエッチングしてもよいし、エッチングストップ層が露出する前の段階では、濃塩酸以外のエッチング液を使用することもできる。図１３を参照し、ＩｎＡｓ成長用基板２１０の除去に引き続き、初期成長層２２０及びエッチングストップ層２３０を順次除去してもよい。なお、エッチングストップ層２３０はＧａＡｓＳｂ系ＩＩＩ－Ｖ族化合物半導体であるため、ＩｎＡｓ成長用基板２１０と異なり濃塩酸では除去されない。例えばアンモニア－過酸化水素混合液を用いてウェットエッチングによりエッチングストップ層２３０を除去することができる。
図１２を参照し、支持基板２８０を接合した後、ＩｎＡｓ成長用基板２１０を除去する。エッチングストップ層２３０を利用してＩｎＡｓ成長用基板２１０を除去する方法としては、ＩｎＡｓ成長用基板２１０を濃塩酸のみでエッチングしてもよいし、エッチングストップ層が露出する前の段階では、濃塩酸以外のエッチング液を使用することもできる。図１３を参照し、ＩｎＡｓ成長用基板２１０の除去に引き続き、初期成長層２２０及びエッチングストップ層２３０を順次除去してもよい。なお、エッチングストップ層２３０はＧａＡｓＳｂ系ＩＩＩ－Ｖ族化合物半導体であるため、ＩｎＡｓ成長用基板２１０と異なり濃塩酸では除去されない。例えばアンモニア－過酸化水素混合液を用いてウェットエッチングによりエッチングストップ層２３０を除去することができる。
【0056】
－電極形成工程－
さらに、図１５及び先に参照した図２に示すように、半導体積層体２４０上（図２では第１のＩｎＡｓ層１４１上）に上部電極２９１を形成し、支持基板２８０の裏面に裏面電極１９５を形成してもよい。上部電極２９１は、配線部及びパッド部を含んでもよい。上部電極２９１及び裏面電極２９５の形成は公知の手法を用いることができ、例えばスパッタ法、電子ビーム蒸着法、又は抵抗加熱法などを用いることができる。
さらに、図１５及び先に参照した図２に示すように、半導体積層体２４０上（図２では第１のＩｎＡｓ層１４１上）に上部電極２９１を形成し、支持基板２８０の裏面に裏面電極１９５を形成してもよい。上部電極２９１は、配線部及びパッド部を含んでもよい。上部電極２９１及び裏面電極２９５の形成は公知の手法を用いることができ、例えばスパッタ法、電子ビーム蒸着法、又は抵抗加熱法などを用いることができる。
【0057】
以上の製造方法により図２に示す発光素子２００を得ることができる。このように、発光素子２００の製造方法は、第１のＩｎＡｓ層２７１を形成する工程と、第１のＩｎＡｓ層２７１上に活性層２４５を形成する工程と、活性層２４５上にＡｌｘＩｎ１－ｘＡｓ電子ブロック層２４６を形成する工程と、ＡｌｘＩｎ１－ｘＡｓ電子ブロック層２４６上に第２のＩｎＡｓ層２４７を形成する工程と、を少なくとも含む。また、各構成の形成手法は発光素子２００と同様にして、図３に示す発光素子３００の製造方法は、第２のＩｎＡｓ層３４７を形成する工程と、第２のＩｎＡｓ層３４７上にＡｌｘＩｎ１－ｘＡｓ電子ブロック層３４６を形成する工程と、ＡｌｘＩｎ１－ｘＡｓ電子ブロック層３４６上に活性層３４５を形成する工程と、活性層３４５上に第１のＩｎＡｓ層３４１を形成する工程と、を少なくとも含む。発光素子２００、３００の製造にあたり、エッチングストップ層の形成及びエッチングストップ層を利用した成長用基板の除去を含む上述の各工程をさらに適宜行えばよい。
【実施例】
【0058】
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら
限定されるものではない。
限定されるものではない。
【0059】
［実験例１］
（実施例１）
まず、アンドープのＩｎＡｓ基板（基板厚：４７５μｍ）の（１００）面上に、アンドープのＩｎＡｓ層を１００ｎｍ形成した。次いで、このアンドープのＩｎＡｓ層上に、主発光波長４．５μｍの量子井戸構造の活性層、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層（膜厚１５ｎｍ、Ｚｎ濃度４×１０１８ａｔｏｍｓ／ｃｍ３）、Ｚｎドープのｐ型ＩｎＡｓ層（膜厚１μｍ、Ｚｎ濃度４．８×１０１８ａｔｏｍｓ／ｃｍ３）、をＭＯＣＶＤ法により順次形成した。なお、量子井戸構造の活性層の形成にあたり、ＩｎＡｓ０．９９Ｐ０．０１障壁層（膜厚３０ｎｍ）形成後に、ＩｎＡｓ０．８５Ｓｂ０．１５井戸層（膜厚１０ｎｍ）及びＩｎＡｓ０．９９Ｐ０．０１障壁層（膜厚３０ｎｍ）の順に４０層ずつ交互に積層し、最初の障壁層を含めて４０．５組とした。なお、実施形態の説明において既述のとおり、アンドープのＩｎＡｓ基板及びＩｎＡｓ層はいずれも電気的にｎ型である。
（実施例１）
まず、アンドープのＩｎＡｓ基板（基板厚：４７５μｍ）の（１００）面上に、アンドープのＩｎＡｓ層を１００ｎｍ形成した。次いで、このアンドープのＩｎＡｓ層上に、主発光波長４．５μｍの量子井戸構造の活性層、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層（膜厚１５ｎｍ、Ｚｎ濃度４×１０１８ａｔｏｍｓ／ｃｍ３）、Ｚｎドープのｐ型ＩｎＡｓ層（膜厚１μｍ、Ｚｎ濃度４．８×１０１８ａｔｏｍｓ／ｃｍ３）、をＭＯＣＶＤ法により順次形成した。なお、量子井戸構造の活性層の形成にあたり、ＩｎＡｓ０．９９Ｐ０．０１障壁層（膜厚３０ｎｍ）形成後に、ＩｎＡｓ０．８５Ｓｂ０．１５井戸層（膜厚１０ｎｍ）及びＩｎＡｓ０．９９Ｐ０．０１障壁層（膜厚３０ｎｍ）の順に４０層ずつ交互に積層し、最初の障壁層を含めて４０．５組とした。なお、実施形態の説明において既述のとおり、アンドープのＩｎＡｓ基板及びＩｎＡｓ層はいずれも電気的にｎ型である。
【0060】
次に、ｐ型ＩｎＡｓ層上に、ｐ型オーミック電極（Ｔｉ／Ａｕ、合計厚み：１４００ｎｍ）、レジストパターン形成、電極金属の蒸着、レジストパターンのリフトオフにより、図１５を参照する上部電極２９１のパターンで形成した。ただし、図１５に示すオーミック金属部２６５は形成していない。
【0061】
次に、アンドープのＩｎＡｓ基板上に裏面電極（Ｔｉ／Ａｕ、合計厚み：２１０ｎｍ）を、蒸着により形成し、３００℃で１分間熱処理することで合金化を行った。その後、ダイシングによるチップ個片化を行って、実施例１に係る赤外発光の発光素子を作製した。なお、チップサイズは５００μｍ×５００μｍである。
【0062】
（実施例２）
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を形成したところ、そのＡｌ組成を変えてＡｌ０．３Ｉｎ０．７Ａｓとした以外は実施例１と同様にして、実施例２に係る発光素子を作製した。
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を形成したところ、そのＡｌ組成を変えてＡｌ０．３Ｉｎ０．７Ａｓとした以外は実施例１と同様にして、実施例２に係る発光素子を作製した。
【0063】
（実施例３）
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を形成したところ、そのＡｌ組成を変えてＡｌ０．０７５Ｉｎ０．９２５Ａｓとした以外は実施例１と同様にして、実施例３に係る発光素子を作製した。
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を形成したところ、そのＡｌ組成を変えてＡｌ０．０７５Ｉｎ０．９２５Ａｓとした以外は実施例１と同様にして、実施例３に係る発光素子を作製した。
【0064】
（実施例４）
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を膜厚１５ｎｍで形成したところ、その膜厚を３０ｎｍに変えた以外は実施例１と同様にして、実施例４に係る発光素子を作製した。
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を膜厚１５ｎｍで形成したところ、その膜厚を３０ｎｍに変えた以外は実施例１と同様にして、実施例４に係る発光素子を作製した。
【0065】
（実施例５）
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を膜厚１５ｎｍで形成したところ、その膜厚を７．５ｎｍに変えた以外は実施例１と同様にして、実施例５に係る発光素子を作製した。
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を膜厚１５ｎｍで形成したところ、その膜厚を７．５ｎｍに変えた以外は実施例１と同様にして、実施例５に係る発光素子を作製した。
【0066】
（実施例６）
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を形成する際にＺｎドープ用ガスであるＤＥＺｎ（ジエチル亜鉛）ガスを５ｃｃ流したところ、そのＤＥＺｎガスを流さずアンドープのＡｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を形成した以外は、実施例１と同様にして実施例６に係る発光素子を作製した。
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を形成する際にＺｎドープ用ガスであるＤＥＺｎ（ジエチル亜鉛）ガスを５ｃｃ流したところ、そのＤＥＺｎガスを流さずアンドープのＡｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を形成した以外は、実施例１と同様にして実施例６に係る発光素子を作製した。
【0067】
（比較例１）
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を膜厚１５ｎｍで形成したところ、これを形成せず活性層の直上にｐ型ＩｎＡｓ層を形成した以外は実施例１と同様にして、比較例１に係る発光素子を作製した。
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を膜厚１５ｎｍで形成したところ、これを形成せず活性層の直上にｐ型ＩｎＡｓ層を形成した以外は実施例１と同様にして、比較例１に係る発光素子を作製した。
【0068】
（比較例２）
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を形成したところ、そのＡｌ組成を変えてＡｌ０．６０Ｉｎ０．４０Ａｓとした以外は実施例１と同様にして、比較例２に係る発光素子を作製した
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を形成したところ、そのＡｌ組成を変えてＡｌ０．６０Ｉｎ０．４０Ａｓとした以外は実施例１と同様にして、比較例２に係る発光素子を作製した
【0069】
（比較例３）
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を膜厚１５ｎｍで形成したところ、その膜厚を６０ｎｍに変えた以外は実施例１と同様にして、実施例４に係る発光素子を作製した。
実施例１において、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層を膜厚１５ｎｍで形成したところ、その膜厚を６０ｎｍに変えた以外は実施例１と同様にして、実施例４に係る発光素子を作製した。
【0070】
＜評価：発光出力評価＞
実施例１～６及び比較例３から得られた発光素子に、定電流電圧電源を用いて３００ｍＡの電流を流した。このときの順方向電圧Ｖｆ及び積分球による発光出力Ｐｏをそれぞれ１点測定した。結果を表１～表３に示す。なお、各表には発光ピーク波長（λｐ）及び発光効率ＷＰＥ（＝Ｐｏ／（Ｉｆ・Ｖｆ））も併せて示す。
実施例１～６及び比較例３から得られた発光素子に、定電流電圧電源を用いて３００ｍＡの電流を流した。このときの順方向電圧Ｖｆ及び積分球による発光出力Ｐｏをそれぞれ１点測定した。結果を表１～表３に示す。なお、各表には発光ピーク波長（λｐ）及び発光効率ＷＰＥ（＝Ｐｏ／（Ｉｆ・Ｖｆ））も併せて示す。
【0071】
【表1】
【0072】
【表2】
【0073】
【表3】
【0074】
上記の実施例１～６および比較例１～３の結果より、活性層とｐ型ＩｎＡｓ層（実施形態における第２のＩｎＡｓ層）との間に、膜厚が５～４０ｎｍであるＡｌｘＩｎ１－ｘＡｓ電子ブロック層（０．０５≦ｘ≦０．４）を形成することで、発光効率（ＷＰＥ）を大きくすることができることが分かる。発光効率を大きくするためには膜厚及びＡｌ組成ｘの両方が本発明条件を満足する必要がある。また、実施例１と実施例６の結果を比べると、電子ブロック層はアンドープであっても発光効率改善効果を得られるが、Ｚｎドープを行った方がより発光効率が向上することが分かった。
【0075】
［実験例２］
上述の実験例１では基板として成長用基板であるＩｎＡｓ基板をそのまま用いた場合の発光素子を評価した。次に、ＩｎＡｓ基板を成長用基板として用いつつ、これを除去した接合型の発光素子を作製した。
上述の実験例１では基板として成長用基板であるＩｎＡｓ基板をそのまま用いた場合の発光素子を評価した。次に、ＩｎＡｓ基板を成長用基板として用いつつ、これを除去した接合型の発光素子を作製した。
【0076】
（実施例７）
まず、アンドープのＩｎＡｓ基板（基板厚：４７５μｍ）の（１００）面上に、アンドープのＩｎＡｓ層を１００ｎｍ形成した。次に、アンドープのＧａＳｂ層（膜厚０．９ｎｍ）とＧａＡｓ０．３４Ｓｂ０．６６層（膜厚０．１ｎｍ）を１１３ペア積層した超格子積層体（エッチングストップ層）を形成した。次いで、超格子積層体上に、Ｔｅドープのｎ型ＩｎＡｓ層（膜厚１μｍ）を形成後、実施例１と同様に主発光波長４．５μｍの量子井戸構造の活性層、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層（膜厚１５ｎｍ、Ｚｎ濃度４×１０１８ａｔｏｍｓ／ｃｍ３）、Ｚｎドープのｐ型ＩｎＡｓ層（膜厚１μｍ、Ｚｎ濃度４．８×１０１８ａｔｏｍｓ／ｃｍ３）、をＭＯＣＶＤ法により順次形成した。なお、量子井戸構造の活性層の形成にあたり、ＩｎＡｓ０．９９Ｐ０．０１障壁層（膜厚３０ｎｍ）形成後に、ＩｎＡｓ０．８５Ｓｂ０．１５井戸層（膜厚１０ｎｍ）及びＩｎＡｓ０．９９Ｐ０．０１障壁層（膜厚３０ｎｍ）の順に４０層ずつ交互に積層し、最初の障壁層を含めて４０．５組とした。
まず、アンドープのＩｎＡｓ基板（基板厚：４７５μｍ）の（１００）面上に、アンドープのＩｎＡｓ層を１００ｎｍ形成した。次に、アンドープのＧａＳｂ層（膜厚０．９ｎｍ）とＧａＡｓ０．３４Ｓｂ０．６６層（膜厚０．１ｎｍ）を１１３ペア積層した超格子積層体（エッチングストップ層）を形成した。次いで、超格子積層体上に、Ｔｅドープのｎ型ＩｎＡｓ層（膜厚１μｍ）を形成後、実施例１と同様に主発光波長４．５μｍの量子井戸構造の活性層、Ｚｎドープのｐ型Ａｌ０．１５Ｉｎ０．８５Ａｓ電子ブロック層（膜厚１５ｎｍ、Ｚｎ濃度４×１０１８ａｔｏｍｓ／ｃｍ３）、Ｚｎドープのｐ型ＩｎＡｓ層（膜厚１μｍ、Ｚｎ濃度４．８×１０１８ａｔｏｍｓ／ｃｍ３）、をＭＯＣＶＤ法により順次形成した。なお、量子井戸構造の活性層の形成にあたり、ＩｎＡｓ０．９９Ｐ０．０１障壁層（膜厚３０ｎｍ）形成後に、ＩｎＡｓ０．８５Ｓｂ０．１５井戸層（膜厚１０ｎｍ）及びＩｎＡｓ０．９９Ｐ０．０１障壁層（膜厚３０ｎｍ）の順に４０層ずつ交互に積層し、最初の障壁層を含めて４０．５組とした。
【0077】
次に、プラズマＣＶＤ法によりｐ型ＩｎＡｓ層上の全面にＳｉＯ２からなる透明絶縁層（膜厚：５５０ｎｍ）を形成した。その上に図１４に示すとおりのパターンをレジストにより形成し、ＢＨＦによるウェットエッチングでＳｉＯ２を一部除去して貫通孔を形成し、ｐ型ＩｎＡｓ層を露出させた。次いで、この貫通孔内にｐ型のオーミック電極部（Ｔｉ／Ａｕ、合計厚み：５４０ｎｍ）を蒸着し、レジストパターンをリフトオフすることで透明絶縁層とｐ型オーミック電極部を並列に形成して、配電部（電流拡散層としても機能する）を形成した。なお、図１４には、後に形成する上部電極を破線により図示している。
【0078】
次に、配電部上の全面に、金属反射層（Ａｌ／Ａｕ／Ｐｔ／Ａｕ）を蒸着法により形成した。金属反射層の各金属層の厚みは、順に１０ｎｍ、６５０ｎｍ、１００ｎｍ、９００ｎｍである。
【0079】
一方、支持基板となる導電性Ｓｉ基板（基板厚：２００μｍ）上に、金属接合層（Ｔｉ／Ｐｔ／Ａｕ）を形成した。金属接合層の各金属層の厚みは、順に６５０ｎｍ、２０ｎｍ、９００ｎｍである。
【0080】
これら金属反射層及び金属接合層を対向配置して、３００℃で加熱圧縮接合を行った。そして、２５℃に維持した温浴内においてビーカーに入れた濃度１２Ｍの濃塩酸（関東化学株式会社製）の中に少なくともＩｎＡｓ基板、初期バッファ層及びエッチングストップ層の部分が浸かるようにして１０．５時間浸漬することにより、ＩｎＡｓ基板及び初期バッファ層を除去してＧａＳｂ層とＧａＡｓ０．３４Ｓｂ０．６６層からなる超格子積層体（エッチングストップ層）を露出させた。次いで、純水により洗浄し乾燥させた後、この超格子積層体（エッチングストップ層）をアンモニア－過酸化水素混合液を用いてウェットエッチングして除去し、ｎ型ＩｎＡｓ層を露出させた。
【0081】
次に、ｎ型ＩｎＡｓ層上に、ｎ型電極（Ｔｉ（膜厚：１５０ｎｍ）／Ａｕ（膜厚：１２５０ｎｍ））を、レジストパターン形成、ｎ型電極の蒸着、レジストパターンのリフトオフにより、図１５に示すとおりのパターンで形成した。なお、図１５には、先に形成したｐ型のオーミック電極部のパターンを破線で図示している。
【0082】
最後に、Ｓｉ基板の裏面側に裏面電極（Ｔｉ（厚み：１０ｎｍ）／Ｐｔ（厚み：５０ｎｍ）／Ａｕ（厚み：２００ｎｍ））を形成し、３００℃で１分間熱処理することで合金化を行った。その後、ダイシングによるチップ個片化を行って、実施例７に係る発光素子を作製した。なお、チップサイズは５００μｍ×５００μｍである。
【0083】
＜評価＞
実施例７の発光素子に、実験例１と同様に定電流電圧電源を用いて３００ｍＡの電流を流した。このときの順方向電圧Ｖｆは０．３５２Ｖであり、積分球による発光出力Ｐｏは７５．３μＷ、ピーク波長λｐは４．２μｍであり、ＷＰＥは０．０７１３％であった。基板を除去して支持基板に接合した場合であっても、実施例１～６と同様に、電子ブロック層を形成していない場合に比べて電子ブロック層を形成することで、発光効率を向上させることができる。
実施例７の発光素子に、実験例１と同様に定電流電圧電源を用いて３００ｍＡの電流を流した。このときの順方向電圧Ｖｆは０．３５２Ｖであり、積分球による発光出力Ｐｏは７５．３μＷ、ピーク波長λｐは４．２μｍであり、ＷＰＥは０．０７１３％であった。基板を除去して支持基板に接合した場合であっても、実施例１～６と同様に、電子ブロック層を形成していない場合に比べて電子ブロック層を形成することで、発光効率を向上させることができる。
【産業上の利用可能性】
【0084】
本発明によれば、発光効率を改善することのできる発光素子を提供することができる。
【符号の説明】
【0085】
１００ 発光素子
１０５ 基板
１４０ 半導体積層体
１４１ 第１のＩｎＡｓ層
１４５ 活性層
１４５ｗ ＩｎＡｓｙＳｂ１－ｙ層（井戸層）
１４５ｂ ＩｎＡｓｚＰ１－ｚ層（障壁層）
１４６ ＡｌｘＩｎ１－ｘＡｓ電子ブロック層
１４７ 第２のＩｎＡｓ層
１９１ 上部電極
１９５ 裏面電極
２００ 発光素子
２１０ 成長用基板
２２０ 初期バッファ層
２３０ エッチングストップ層
２３０ａ 第１の層
２３０ｂ 第２の層
２４０ 半導体積層体
２４１ 第１のＩｎＡｓ層
２４５ 活性層
２４５ｗ ＩｎＡｓｙＳｂ１－ｙ層（井戸層）
２４５ｂ ＩｎＡｓｚＰ１－ｚ層（障壁層）
２４６ ＡｌｘＩｎ１－ｘＡｓ電子ブロック層
２４７ 第２のＩｎＡｓ層
２６０ 配電部
２６１ 透明絶縁層
２６１Ａ 貫通孔
２６５ オーミック金属部
２７１ 金属反射層
２７５ 金属接合層
２８０ 支持基板
２９１ 上部電極
２９５ 裏面電極
１０５ 基板
１４０ 半導体積層体
１４１ 第１のＩｎＡｓ層
１４５ 活性層
１４５ｗ ＩｎＡｓｙＳｂ１－ｙ層（井戸層）
１４５ｂ ＩｎＡｓｚＰ１－ｚ層（障壁層）
１４６ ＡｌｘＩｎ１－ｘＡｓ電子ブロック層
１４７ 第２のＩｎＡｓ層
１９１ 上部電極
１９５ 裏面電極
２００ 発光素子
２１０ 成長用基板
２２０ 初期バッファ層
２３０ エッチングストップ層
２３０ａ 第１の層
２３０ｂ 第２の層
２４０ 半導体積層体
２４１ 第１のＩｎＡｓ層
２４５ 活性層
２４５ｗ ＩｎＡｓｙＳｂ１－ｙ層（井戸層）
２４５ｂ ＩｎＡｓｚＰ１－ｚ層（障壁層）
２４６ ＡｌｘＩｎ１－ｘＡｓ電子ブロック層
２４７ 第２のＩｎＡｓ層
２６０ 配電部
２６１ 透明絶縁層
２６１Ａ 貫通孔
２６５ オーミック金属部
２７１ 金属反射層
２７５ 金属接合層
２８０ 支持基板
２９１ 上部電極
２９５ 裏面電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】