特許 7164297 送信装置、受信装置及びチップ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-10-24

(45)【発行日】2022-11-01

(54)【発明の名称】送信装置、受信装置及びチップ

(51)【国際特許分類】

   H04L 27/26 20060101AFI20221025BHJP

【ＦＩ】

H04L27/26 310

H04L27/26 410

【請求項の数】 5

(21)【出願番号】P 2017252588

(22)【出願日】2017-12-27

(65)【公開番号】P2018110396

(43)【公開日】2018-07-12

【審査請求日】2020-11-18

(31)【優先権主張番号】P 2016255302

(32)【優先日】2016-12-28

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000004352

【氏名又は名称】日本放送協会

(74)【代理人】

【識別番号】110001564

【氏名又は名称】フェリシテ弁理士法人

(72)【発明者】

【氏名】津持 純

(72)【発明者】

【氏名】伊藤 史人

(72)【発明者】

【氏名】松▲崎▼ 敬文

(72)【発明者】

【氏名】中川 孝之

(72)【発明者】

【氏名】濱住 啓之

(72)【発明者】

【氏名】今村 浩一郎

【審査官】北村 智彦

(56)【参考文献】

【文献】特開２０１５－０７０３３３（ＪＰ，Ａ）

【文献】特開２０１０－０９３８５１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ ２７／２６

(57)【特許請求の範囲】

【請求項1】

ＯＦＤＭ信号を送信するように構成されている送信装置であって、
系統１に対応する第１誤り訂正内符号符号化部と、
系統２に対応する第２誤り訂正内符号符号化部と、
系統振分部と、
前記系統１に対応する第１ＯＦＤＭ変調部と、
前記系統２に対応する第２ＯＦＤＭ変調部とを具備しており、
前記第１誤り訂正内符号符号化部及び前記第２誤り訂正内符号符号化部は、それぞれ、入力されたビットデータに対して畳み込み符号化処理を施して、出力１を構成するビットデータ及び出力２を構成するビットデータを出力するように構成されており、
前記系統振分部は、前記系統１に対応する第１パラレルシリアル変換器及び前記系統２に対応する第２パラレルシリアル変換器を有しており、
前記系統振分部は、前記第１誤り訂正内符号符号化部からの前記出力１を構成するビットデータを前記第１パラレルシリアル変換器に入力し、前記第１誤り訂正内符号符号化部からの前記出力２を構成するビットデータを前記第２パラレルシリアル変換器に入力し、前記第２誤り訂正内符号符号化部からの前記出力１を構成するビットデータを前記第１パラレルシリアル変換器に入力し、前記第２誤り訂正内符号符号化部からの前記出力２を構成するビットデータを前記第２パラレルシリアル変換器に入力するように構成されており、
前記系統振分部は、前記第１パラレルシリアル変換器によってシリアル化されたビットデータを前記第１ＯＦＤＭ変調部に出力し、前記第１パラレルシリアル変換器によってシリアル化されたビットデータを前記第２ＯＦＤＭ変調部に出力するように構成されており、
前記第１ＯＦＤＭ変調部は、前記系統振分部によって出力された前記ビットデータから前記系統１に対応するＯＦＤＭ信号を生成するように構成されており、
前記第２ＯＦＤＭ変調部は、前記系統振分部によって出力された前記ビットデータから前記系統２に対応するＯＦＤＭ信号を生成するように構成されていることを特徴とする送信装置。

【請求項2】

前記第１誤り訂正内符号符号化部及び前記第２誤り訂正内符号符号化部の少なくとも一方は、前記畳み込み符号化処理を施した前記ビットデータに対してパンクチャ処理を施すように構成されていることを特徴とする請求項１に記載の送信装置。

【請求項3】

請求項１の送信装置から送信されたＯＦＤＭ信号を受信するように構成されている受信装置であって、
系統１に対応するＯＦＤＭ信号を復調してビットデータを出力するように構成されている第１ＯＦＤＭ復調部と、
系統２に対応するＯＦＤＭ信号を復調してビットデータを出力するように構成されている第２ＯＦＤＭ復調部と、
系統振分部と、
前記系統１に対応する第１誤り訂正内符号復号部と、
前記系統２に対応する第２誤り訂正内符号復号部と、
前記系統振分部は、前記系統１に対応する第１パラレルシリアル変換器及び前記系統２に対応する第２パラレルシリアル変換器を有しており、
前記系統振分部は、前記第１ＯＦＤＭ復調部からの前記ビットデータを前記第１パラレルシリアル変換器に入力し、前記第２ＯＦＤＭ復調部からの前記ビットデータを前記第２パラレルシリアル変換器に入力するように構成されており、
前記系統振分部は、前記第１パラレルシリアル変換器によってパラレル化された出力１を構成するビットデータを前記第１誤り訂正内符号復号部に入力し、前記第１パラレルシリアル変換器によってパラレル化された出力２を構成するビットデータを前記第２誤り訂正内符号復号部に入力し、前記第２パラレルシリアル変換器によってパラレル化された前記出力１を構成するビットデータを前記第１誤り訂正内符号復号部に入力し、前記第２パラレルシリアル変換器によってパラレル化された前記出力２を構成するビットデータを前記第２誤り訂正内符号復号部に入力するように構成されていることを特徴とする受信装置。

【請求項4】

コンピュータを、請求項１又は２に記載の送信装置として機能させるためのプログラムを実行するプロセッサによって構成されるチップ。

【請求項5】

コンピュータを、請求項３に記載の受信装置として機能させるためのプログラムを実行するプロセッサによって構成されるチップ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、送信装置、受信装置及びチップに関する。

【背景技術】

【0002】

スポーツ中継やニュース中継のような放送局外で制作する番組素材は、番組制作の現場から放送局へ無線で伝送される。かかる伝送の際に利用される様々な周波数に対応する標準規格として、ＦＰＵ（Ｆｉｅｌｄ Ｐｉｃｋ-ｕｐ Ｕｎｉｔ：番組素材伝送装置）方式が提案されている（非特許文献１～４参照）。

【0003】

図１１に、非特許文献１～４に記載されているＦＰＵ方式の送信装置の構成を示し、図１２に、非特許文献４に記載されている伝送容量を拡大するためにＭＩＭＯ（Ｍｕｌｔｉ-Ｉｎｐｕｔ Ｍｕｌｔｉ-Ｏｕｔｐｕｔ）に拡張されたＦＰＵ方式の送信装置の構成を示す。

【先行技術文献】

【非特許文献】

【0004】

【文献】テレビジョン放送番組素材伝送用可搬型マイクロ波帯デジタル無線伝送システム、標準規格（ＡＲＩＢ ＳＴＤ-Ｂ１１ ２.２版）、一般社団法人電波産業会

【文献】テレビジョン放送番組素材伝送用可搬型ＯＦＤＭ方式デジタル無線伝送システム、標準規格（ＡＲＩＢ ＳＴＤ-Ｂ３３ １.２版）、一般社団法人電波産業会

【文献】テレビジョン放送番組素材伝送用可搬型ミリ波帯デジタル無線伝送システム、標準規格（ＡＲＩＢ ＳＴＤ-Ｂ４３ １.０版）、一般社団法人電波産業会

【文献】１.２ＧＨｚ/２.３ＧＨｚ帯テレビジョン放送番組素材伝送用可搬型ＯＦＤＭ方式デジタル無線伝送システム、標準規格（ＡＲＩＢ ＳＴＤ-Ｂ５７ ２.０版）、一般社団法人電波産業会

【発明の概要】

【発明が解決しようとする課題】

【0005】

次世代の放送サービスの実現に向けて、２０１６年８月に、４Ｋ・８Ｋ試験放送が開始されている。４Ｋ・８Ｋ放送は、従来のハイビジョン放送より高精細な映像と臨場感のある音声を楽しむことが可能な一方で、伝送すべきデータの量が飛躍的に増加する。

【0006】

しかしながら、従来のＦＰＵ方式の送信装置の構成では、入力されるＴＳパケットのレートが高速になるほど、回路の動作クロックを上げなければならないという問題点があった。

【0007】

特に、従来のＦＰＵ方式の送信装置では、誤り訂正内符号符号化部として、一般的に、畳み込み符号化器が使用され（その場合、復号側では、ビタビ復号器が用いられることが多く）、ビット単位で畳み込み符号化器を駆動させることが求められ、畳み込み符号化器から出力されるデータレートも高速になる。例えば、ＴＳパケットのレートが２００Ｍｂｐｓである場合、畳み込み符号化器から出力されるデータレートは、符号化率１/２では４００Ｍｂｐｓとなる。

【0008】

４Ｋ・８Ｋ放送の伝送に必要となるデータレートでは、ＴＳパケットの要求レートが数１００Ｍｂｐｓに達することが想定され、回路全体の動作クロックの上昇とともに、特に誤り訂正内符号符号化部から出力されるデータレートの高速化に対応する必要が生じる。

【0009】

そこで、本発明は、上述した課題を解決するためになされたものであり、ＦＰＵ方式のシステムにおけるＴＳパケットのデータレートの高速化に対応することができる送信装置、受信装置及びチップを提供することを目的とする。

【課題を解決するための手段】

【0010】

本発明の第１の特徴は、ＯＦＤＭ信号を送信するように構成されている送信装置であって、系統振分部と、前記系統振分部によって出力されたビットデータから前記ＯＦＤＭ信号を生成するように構成されているＯＦＤＭ変調部とを具備しており、前記系統振分部は、所定規則によって、複数の系統から入力された前記ビットデータの前記ＯＦＤＭ変調部への出力方法を決定するように構成されていることを要旨とする。

【0011】

本発明の第２の特徴は、上述の第１の特徴に係る送信装置からＯＦＤＭ信号を受信するように構成されている受信装置であって、前記ＯＦＤＭ信号を復調してビットデータを出力するように構成されているＯＦＤＭ復調部と、所定規則によって、前記ＯＦＤＭ復調部によって出力された前記ビットデータを複数の系統に振り分けるように構成されている系統振分部とを具備することを要旨とする。

【0012】

本発明の第３の特徴は、コンピュータを、上述の第１の特徴に記載の送信装置として機能させるためのプログラムを実行するプロセッサによって構成されるチップであることを要旨とする。

【0013】

本発明の第４の特徴は、コンピュータを、上述の第２の特徴に記載の受信装置として機能させるためのプログラムを実行するプロセッサによって構成されるチップであることを要旨とする。

【発明の効果】

【0014】

本発明によれば、ＦＰＵ方式のシステムにおけるＴＳパケットのデータレートの高速化に対応することができる送信装置、受信装置及びチップを提供することができる。

【図面の簡単な説明】

【0015】

【図1】図１は、第１の実施形態に係る送信装置１の構成図の一例である。

【図2】図２は、第１の実施形態に係る送信装置１の誤り訂正内符号符号化部１３ａ/１３ｂを構成する畳み込み符号化器１３０の一例を示す図である。

【図3】図３は、第１の実施形態に係る送信装置１の誤り訂正内符号符号化部１３ａ/１３ｂによって行われるパンクチャ処理の一例を説明するための図である。

【図4】図４は、第１の実施形態に係る送信装置１の誤り訂正内符号符号化部１３ａ/１３ｂによって行われるパンクチャ処理の一例を説明するための図である。

【図5】図５は、第１の実施形態に係る送信装置１の系統振分部１６の動作の一例を説明するための図である。

【図6】図６は、第１の実施形態に係る送信装置１の系統振分部１６の動作の一例を説明するための図である。

【図7】図７は、第１の実施形態に係る受信装置３の構成図の一例である。

【図8】図８は、第１の実施形態に係る受信装置３の系統振分部３２の動作の一例を説明するための図である。

【図9】図９は、第２の実施形態に係る送信装置１の系統振分部１６の動作の一例を説明するための図である。

【図10】図１０は、第２の実施形態に係る受信装置３の系統振分部３２の動作の一例を説明するための図である。

【図11】図１１は、従来技術を説明するための図である。

【図12】図１２は、従来技術を説明するための図である。

【発明を実施するための形態】

【0016】

（第１の実施形態）
以下、図１～図８を参照して、本発明の第１の実施形態に係る放送システムについて説明する。本実施形態に係る放送システムは、上述の次世代の地上デジタル放送に対応するように構成されており、具体的には、ＦＰＵ方式に対応しており、例えば、図１に示す送信装置１及び図７に示す受信装置３を具備する。

【0017】

本実施形態に係る送信装置１では、１本の送信アンテナによるＭＩＳＯが適用されている。また、図１に示すように、本実施形態に係る送信装置１は、系統１及び系統２の２つの送信系統を有している。

【0018】

図１に示すように、本実施形態に係る送信装置１は、データフレーム同期部１１と、エネルギー拡散部１２ａ/１２ｂと、誤り訂正外符号符号化部１３ａ/１３ｂと、外インターリーブ部１４ａ/１４ｂと、誤り訂正内符号符号化部１５ａ/１５ｂと、系統振分部１６と、ＯＦＤＭ変調部１７ａ/１７ｂとを具備している。

【0019】

ここで、エネルギー拡散部１２ａ、誤り訂正外符号符号化部１３ａ、外インターリーブ部１４ａ、誤り訂正内符号符号化部１５ａ及びＯＦＤＭ変調部１７ａは、系統１に対応し、エネルギー拡散部１２ｂ、誤り訂正外符号符号化部１３ｂ、外インターリーブ部１４ｂ、誤り訂正内符号符号化部１５ｂ及びＯＦＤＭ変調部１７ｂは、系統２に対応する。また、データフレーム同期部１１及び系統振分部１６は、系統１/２の両者に対して処理を施すように構成されている。

【0020】

データフレーム同期部１１は、入力された２０４バイトのＴＳパケットを多重してデータフレームを生成し、データフレーム単位の同期処理を行うように構成されている。

【0021】

具体的には、データフレーム同期部１１は、入力されたＴＳパケットの中から８個のＴＳパケットを選択してデータフレームを生成するように構成されている。

【0022】

なお、データフレーム同期部１１は、生成したデータフレームの各々をエネルギー拡散部１２ａ/１２ｂ（すなわち、系統１/２）のいずれかに出力するように構成されている。

【0023】

例えば、データフレーム同期部１４は、生成したデータフレームの各々をエネルギー拡散部１２ａ/１２ｂ（すなわち、系統１/２）に交互に出力するように構成されていてもよい。

【0024】

エネルギー拡散部１２ａ/１２ｂは、それぞれ、データフレーム同期部１４によって出力された系統１/２のデータフレームに対してエネルギー拡散処理を施すように構成されている。

【0025】

誤り訂正外符号符号化部１３ａ/１３ｂは、それぞれ、エネルギー拡散部１２ａ/１２ｂによって出力された系統１/２のデータフレームに対して外符号を用いた誤り訂正符号化処理を施すように構成されている。

【0026】

外インターリーブ部１４ａ/１４ｂは、それぞれ、誤り訂正外符号符号化部１３ａ/１３ｂによって出力された系統１/２のデータフレームに対して外インターリーブ処理を施すように構成されている。

【0027】

誤り訂正内符号符号化部１５ａ/１５ｂは、それぞれ、外インターリーブ部１４ａ/１４ｂによって出力された系統１/２のデータフレームに対して内符号を用いた誤り訂正符号化処理を施すように構成されている。

【0028】

例えば、誤り訂正内符号符号化部１５ａ/１５ｂは、それぞれ、図２に示す畳み込み符号化器１３０によって構成されている。図２に示すように、１ビットの入力データＤｉｎに対して、２ビットの出力データＸ/Ｙとなるため、最大では入力時のデータレートの２倍のデータレートで出力される（符号化率１/２の場合）。

【0029】

したがって、図１に示すように、２つの畳み込み符号化器１３０（すなわち、誤り訂正内符号符号化部１５ａ/１５ｂ）を系統１/２に並列に配置し、入力データを系統１/２で分散して処理することで、畳み込み符号化器１３０から出力されるデータレートを既存のＦＰＵ方式の送信装置の構成の場合と同等レベルに抑制することができる。

【0030】

例えば、図１に示すように、２つの畳み込み符号化器１３０（すなわち、誤り訂正内符号符号化部１５ａ/１５ｂ）を系統１/２に並列に配置した場合、入力のＴＳパケットレートが２００Ｍｂｐｓであれば、２つの畳み込み符号化器１３０（すなわち、誤り訂正内符号符号化部１５ａ/１５ｂ）の各々への入力データレートは１００Ｍｂｐｓに分散される。その結果、誤り訂正内符号符号化部１５ａ/１５ｂの各々からの出力データレートは２００Ｍｂｐｓとなる（符号化率１/２の場合）。

【0031】

また、誤り訂正内符号符号化部１５ａ/１５ｂは、伝送容量を増大化させるために、図３（ｂ）～図３（ｄ）に示すように、畳み込み符号化器１３０からの出力データＸ/Ｙに対してビットデータを削減するパンクチャ処理を施すように構成されている。

【0032】

なお、誤り訂正内符号符号化部１５ａ/１５ｂは、図４に示すテーブルに基づいて、パンクチャ処理を施すように構成されていてもよい。

【0033】

かかる場合、誤り訂正内符号符号化部１５ａ/１５ｂは、符号化率が１/２であると、図３（ａ）に示すように、例えば、出力データＸを構成するビットデータＸ１～Ｘ５をそのまま出力＃１として出力し、出力データＹを構成するビットデータＹ１～Ｙ５をそのまま出力＃２として出力するように構成されていてもよい。

【0034】

また、誤り訂正内符号符号化部１５ａ/１５ｂは、符号化率が２/３であると、図３（ｂ）に示すように、例えば、出力データＸを構成するビットデータＸ１～Ｘ５からＸ２/Ｘ４を削除したビットデータ及び出力データＹを構成するビットデータＹ１～Ｙ５をシリアル化した後、再度パラレル化して出力＃１及び出力＃２として出力するように構成されていてもよい。

【0035】

また、誤り訂正内符号符号化部１５ａ/１５ｂは、符号化率が３/４であると、図３（ｃ）に示すように、例えば、出力データＸを構成するビットデータＸ１～Ｘ５からＸ２/Ｘ５を削除したビットデータ及び出力データＹを構成するビットデータＹ１～Ｙ５からＹ３を削除したビットデータをシリアル化した後、再度パラレル化して出力＃１及び出力＃２として出力するように構成されていてもよい。

【0036】

さらに、誤り訂正内符号符号化部１５ａ/１５ｂは、符号化率が５/６であると、図３（ｄ）に示すように、例えば、出力データＸを構成するビットデータＸ１～Ｘ５からＸ２/Ｘ４を削除したビットデータ及び出力データＹを構成するビットデータＹ１～Ｙ５からＹ３/Ｙ５を削除したビットデータをシリアル化した後、再度パラレル化して出力＃１及び出力＃２として出力するように構成されていてもよい。

【0037】

かかる構成によれば、誤り訂正内符号符号化部１５ａ/１５ｂの各々において、２つの畳み込み符号化器１３０の出力データレートが等しい場合、ＭＩＭＯ伝送を行うに際して、２つの系統１/２でビットデータを入れ替えることができ、２つの系統間でのインターリーブ効果を得ることができる。

【0038】

図５に示すように、系統振分部１６は、所定規則によって、誤り訂正内符号符号化部１５ａ/１５ｂ（すなわち、複数の系統１/２）から入力されたビットデータのＯＦＤＭ変調部１７ａ/１７ｂへの出力方法を決定するように構成されている、すなわち、かかるビットデータを複数のＯＦＤＭ変調部１７ａ/１７ｂ（すなわち、複数の系統１/２）に振り分けるように構成されている。

【0039】

具体的には、図６に示すように、例えば、系統振分部１６は、所定規則に従って、誤り訂正内符号符号化部１５ａからの出力＃１を構成するビットデータ＃１/＃３/＃５/＃７をパラレルシリアル変換器（Ｐ/Ｓ）＃１に入力し、誤り訂正内符号符号化部１５ａからの出力＃２を構成するビットデータ＃２/＃４/＃６/＃８をパラレルシリアル変換器（Ｐ/Ｓ）＃２に入力すると共に、誤り訂正内符号符号化部１５ｂからの出力＃１を構成するビットデータ＃９/＃１１/＃１３/＃１５をパラレルシリアル変換器（Ｐ/Ｓ）＃１に入力し、誤り訂正内符号符号化部１５ｂからの出力＃２を構成するビットデータ＃１０/＃１２/＃１４/＃１６をパラレルシリアル変換器（Ｐ/Ｓ）＃２に入力するように構成されていてもよい。

【0040】

その後、パラレルシリアル変換器（Ｐ/Ｓ）＃１によってシリアル化されたビットデータ＃１/＃３/＃５/＃７/＃９/＃１１/＃１３/＃１５は、ＯＦＤＭ変調部１７ａに出力され、パラレルシリアル変換器（Ｐ/Ｓ）＃２によってシリアル化されたビットデータ＃２/＃４/＃６/＃８/＃１０/＃１２/＃１４/＃１６は、ＯＦＤＭ変調部１７ｂに出力されるように構成されていてもよい。

【0041】

ＯＦＤＭ変調部１７ａ/１７ｂは、それぞれ、ＦＰＵ方式の変調部であって、系統振分部１６から入力されたデータフレーム（ビットデータ）に対して変調処理を施す、すなわち、系統振分部１６によって出力されたビットデータからＯＦＤＭ信号を生成するように構成されている。

【0042】

本実施形態に係る受信装置３では、複数本（具体的には、２本）の受信アンテナによるＭＩＭＯが適用されている。また、本実施形態に係る受信装置３は、系統１及び系統２の２つの受信系統を有している。

【0043】

図７に示すように、本実施形態に係る受信装置３は、ＯＦＤＭ復調部３１ａ/３１ｂと、系統振分部３２と、誤り訂正内符号復号部３３ａ/３３ｂと、外デインターリーブ部３４ａ/３４ｂと、誤り訂正外符号復号部３５ａ/３５ｂと、エネルギー逆拡散部３６ａ/３６ｂと、ＴＳパケット抽出部３７とを具備している。

【0044】

ここで、ＯＦＤＭ復調部３１ａ、誤り訂正内符号復号部３３ａ、外デインターリーブ部３４ａ、誤り訂正外符号復号部３５ａ及びエネルギー逆拡散部３６ａは、系統１に対応し、ＯＦＤＭ復調部３１ｂ、誤り訂正内符号復号部３３ｂ、外デインターリーブ部３４ｂ、誤り訂正外符号復号部３５ｂ及びエネルギー逆拡散部３６ｂは、系統２に対応する。また、系統振分部３２及びＴＳパケット抽出部３７は、系統１/２の両者に対して処理を施すように構成されている。

【0045】

ＯＦＤＭ復調部３１ａ/３１ｂは、それぞれ、ＦＰＵ方式の復調部であって、上述の送信装置１によって送信されたＯＦＤＭ信号に対して復調処理を施す、かかるＯＦＤＭ信号を復調してビットデータを出力するように構成されている。

【0046】

系統振分部３２は、図８に示すように、所定規則によって、ＯＦＤＭ復調部３１ａ/３１ｂによって出力されたビットデータを複数の系統１/２（具体的には、誤り訂正内符号復号部３３ａ/３３ｂ）に振り分けるように構成されている。かかる所定規則は、上述の送信装置１の系統振分部１６で用いられる所定規則に対応するものである。

【0047】

誤り訂正内符号復号部３３ａ/３３ｂは、それぞれ、系統振分部３２によって出力された系統１/２のビットデータ（データフレーム）に対して内符号を用いた誤り訂正復号処理を施すように構成されている。

【0048】

外デインターリーブ部３４ａ/３４ｂは、それぞれ、誤り訂正内符号復号部３３ａ/３３ｂによって出力された系統１/２のビットデータ（データフレーム）に対して外デインターリーブ処理を施すように構成されている。

【0049】

誤り訂正外符号復号部３５ａ/３５ｂは、それぞれ、外デインターリーブ部３４ａ/３４ｂによって出力された系統１/２のビットデータ（データフレーム）に対して外符号を用いた誤り訂正復号処理を施すように構成されている。

【0050】

エネルギー逆拡散部３６ａ/３６ｂは、それぞれ、誤り訂正外符号復号部３５ａ/３５ｂによって出力された系統１/２のビットデータ（データフレーム）に対してエネルギー逆拡散処理を施すように構成されている。

【0051】

ＴＳパケット抽出部３７は、エネルギー逆拡散部３６ａ/３６ｂによって出力されたデータフレームからＴＳパケットを抽出するように構成されている。

【0052】

本実施形態に係る放送システムによれば、ＦＰＵ方式のシステムにおけるＴＳパケットのデータレートの高速化に対応することができる。

【0053】

また、本実施形態に係る放送システムによれば、従来のＦＰＵ方式のシステムの処理系統を再利用することができ、開発コストの削減効果を期待することができる。

【0054】

さらに、本実施形態に係る放送システムによれば、ＭＩＭＯ伝送を行う際に、系統間でのインターリーブ効果による伝送特性の改善効果を得ることができる。

【0055】

（第２の実施形態）
以下、図９及び図１０を参照して、本発明の第２の実施形態に係る放送システムについて、上述の第１の実施形態に係る放送システムとの相違点に着目して説明する。

【0056】

本実施形態に係る送信装置１では、１本の送信アンテナによるＳＩＭＯ（Ｓｉｎｇｌｅ-Ｉｎｐｕｔ Ｍｕｌｔｉ-Ｏｕｔｐｕｔ）が適用されている。したがって、本実施形態に係る送信装置１は、上述の第１の実施形態に係る送信装置１におけるＯＦＤＭ変調部１７ａ/１７ｂの代わりに、１つのＯＦＤＭ変調部１７を有している。

【0057】

また、本実施形態に係る送信装置１では、系統振分部１６は、図９に示すように、所定規則に従って、誤り訂正内符号符号化部１５ａからの出力＃１を構成するビットデータ＃１/＃３/＃５/＃７、誤り訂正内符号符号化部１５ａからの出力＃２を構成するビットデータ＃２/＃４/＃６/＃８、誤り訂正内符号符号化部１５ｂからの出力＃１を構成するビットデータ＃９/＃１１/＃１３/＃１５、及び、誤り訂正内符号符号化部１５ｂからの出力＃２を構成するビットデータ＃１０/＃１２/＃１４/＃１６に対して、パラレルシリアル変換を施して、ＯＦＤＭ変調部１７に対して出力するように構成されている。かかる所定規則は、上述の送信装置１の系統振分部１６で用いられる所定規則に対応するものである。

【0058】

本実施形態に係る受信装置３では、１本の受信アンテナによるＳＩＭＯが適用されている。したがって、本実施形態に係る受信装置３は、上述の第１の実施形態に係る受信装置３におけるＯＦＤＭ復調部３１ａ/３１ｂの代わりに、１つのＯＦＤＭ復調部３１を有している。

【0059】

また、本実施形態に係る受信装置３の系統振分部３２は、図１０に示すように、所定規則に従って、ＯＦＤＭ復調部３１から出力されたビットデータに対して、シリアルパラレル変換を施して、誤り訂正内符号復号部３３ａ及び誤り訂正内符号復号部３３ｂに出力するように構成されている。

【0060】

（その他の実施形態）
上述のように、本発明について、上述した実施形態によって説明したが、かかる実施形態における開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。かかる開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

【0061】

なお、上述の実施形態では、２つの系統が設けられているケースを例に挙げて説明しているが、本発明は、かかるケースに限定されることなく、２以上の系統が設けられているケースにも適用可能である。

【0062】

また、上述の実施形態では特に触れていないが、上述の送信装置１及び受信装置３によって行われる各処理をコンピュータに実行させるプログラムが提供されてもよい。また、かかるプログラムは、コンピュータ読取り可能媒体に記録されていてもよい。コンピュータ読取り可能媒体を用いれば、かかるプログラムをコンピュータにインストールすることが可能である。ここで、かかるプログラムが記録されたコンピュータ読取り可能媒体は、非一過性の記録媒体であってもよい。非一過性の記録媒体は、特に限定されるものではないが、例えば、ＣＤ-ＲＯＭやＤＶＤ-ＲＯＭ等の記録媒体であってもよい。

【0063】

或いは、上述の送信装置１及び受信装置３内の少なくとも一部の機能を実現するためのプログラムを記憶するメモリ及びメモリに記憶されたプログラムを実行するプロセッサによって構成されるチップが提供されてもよい。

【0064】

或いは、上述の送信装置１及び受信装置３内の少なくとも一部の機能は、製造後に購入者や設計者が構成を設定できるＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）の一種であるＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の集積回路によって実現されるように構成されていてもよい。

【符号の説明】

【0065】

１…送信装置
１１…データフレーム同期部
１２ａ、１２ｂ…エネルギー拡散部
１３ａ、１３ｂ…誤り訂正外符号符号化部
１３０…畳み込み符号化器
１４ａ、１４ｂ…外インターリーブ部
１５ａ、１５ｂ…誤り訂正内符号符号化部
１６…系統振分部
１７ａ、１７ｂ…ＯＦＤＭ変調部
３…送信装置
３１ａ、３１ｂ…ＯＦＤＭ復調部
３２…系統振分部
３３ａ、３３ｂ…誤り訂正内符号復号部
３４ａ、３４ｂ…外デインターリーブ部
３５ａ、３５ｂ…誤り訂正外符号復号部
３６ａ、３６ｂ…エネルギー逆拡散部
３７…ＴＳパケット抽出部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】