知財求人 - 知財ポータルサイト「IP Force」
特許7164996光電変換膜、撮像素子、光電変換素子、撮像素子の製造方法および光電変換素子の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-10-25
(45)【発行日】2022-11-02
(54)【発明の名称】光電変換膜、撮像素子、光電変換素子、撮像素子の製造方法および光電変換素子の製造方法
(51)【国際特許分類】
H01L 31/108 20060101AFI20221026BHJP
H04N 5/369 20110101ALI20221026BHJP
H01L 27/146 20060101ALI20221026BHJP
【ＦＩ】
H01L31/10 C
H04N5/369
H01L27/146 E
【請求項の数】
8
(21)【出願番号】P 2018161749
(22)【出願日】2018-08-30
(65)【公開番号】P2020035915
(43)【公開日】2020-03-05
【審査請求日】2021-07-30
(73)【特許権者】
【識別番号】000004352
【氏名又は名称】日本放送協会
(74)【代理人】
【識別番号】100097984
【弁理士】
【氏名又は名称】川野 宏
(74)【代理人】
【識別番号】100098073
【弁理士】
【氏名又は名称】津久井 照保
(72)【発明者】
【氏名】為村 成亨
(72)【発明者】
【氏名】峰尾 圭忠
(72)【発明者】
【氏名】宮川 和典
(72)【発明者】
【氏名】難波 正和
(72)【発明者】
【氏名】大竹 浩
(72)【発明者】
【氏名】久保田 節
【審査官】吉岡 一也
(56)【参考文献】
【文献】特開２０１４－０１７４４０（ＪＰ，Ａ）
【文献】特開２００７－２６５６３６（ＪＰ，Ａ）
【文献】米国特許出願公開第２００９／００４４８５５（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３１／０８－３１／１１９
(57)【特許請求の範囲】
【請求項1】
光電変換部が結晶セレン層により形成される光電変換膜において、前記結晶セレン層と、この結晶セレン層の光入射側に配された透明電極との間にｐ型で透明な金属酸化物半導体からなるショットキー障壁解消層が配されるように、かつ該結晶セレン層を挟んで、該ショットキー障壁解消層とは反対側にテルル層が配されるように積層してなることを特徴とする光電変換膜。
【請求項2】
前記テルル層の層厚は、０．１ｎｍ以上、かつ１０ｎｍ以下とされていることを特徴とする請求項１に記載の光電変換膜。
【請求項3】
前記ショットキー障壁解消層が、酸化ニッケル、酸化モリブデンおよび銅アルミニウム酸化物のうちの少なくとも１つの材料により形成されてなることを特徴とする請求項１または２に記載の光電変換膜。
【請求項4】
前記ショットキー障壁解消層は、連続層とされ、厚みが２ｎｍ以上、かつ１００ｎｍ以下とされていることを特徴とする請求項１～３のうちいずれか１項に記載の光電変換膜。
【請求項5】
請求項１～４のうちいずれか１項記載の光電変換膜を含む多層が、信号読取り部上に積層されてなることを特徴とする撮像素子。
【請求項6】
請求項１～４のうちいずれか１項記載の光電変換膜を含む多層が、基板上に積層されてなることを特徴とする光電変換素子。
【請求項7】
信号読出し回路上に金属画素電極および酸化ガリウム層をこの順に積層し、
その後、該酸化ガリウム層上にテルル層およびアモルファスセレン層をこの順に積層し、
その後、所定の熱処理を加えて、該アモルファスセレン層を結晶セレン層に変換し、
その後、該結晶セレン層上にショットキー障壁解消層および透明電極をこの順に積層してなることを特徴とする撮像素子の製造方法。
【請求項8】
基板上に電極および酸化ガリウム層をこの順に積層し、
その後、該酸化ガリウム層上にテルル層およびアモルファスセレン層をこの順に積層し、
その後、該アモルファスセレン層に所定の熱処理を加えて結晶セレン層に変換し、
その後、該結晶セレン層上にショットキー障壁解消層および透明電極をこの順に積層してなることを特徴とする光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、可視光全域に感度を有する光電変換膜、撮像素子、光電変換素子、撮像素子の製造方法および光電変換素子の製造方法に関し、特に光電変換部が結晶セレン層からなる光電変換膜に関する。
【背景技術】
【0002】
光電変換部に結晶セレン層を用いた光電変換膜（撮像素子および光電変換素子）は、これまで、撮像装置の他、整流器や太陽電池等に広く適用されてきている。光電変換部に結晶セレン層を用いた素子は、材料が安価であり、可視光全域に亘り高い光吸収係数と視感度に近い分光感度特性を有する。
【0003】
光電変換部に結晶セレン層を用いた光電変換膜においては、結晶セレン層と、この結晶セレン層の光入射側に配される導電性金属酸化物であるＩＴＯ層とのショットキー接合を用いたものや、結晶セレン層とｎ型半絶縁性金属酸化物層とのＰＮ接合を用いたものが報告されている（例えば、非特許文献１、非特許文献２、特許文献１）。
【先行技術文献】
【特許文献】
【0004】
【文献】特開昭６１－６７２７９号公報
【非特許文献】
【0005】
【文献】Japanese Journal of Applied Physics, Vol. 23, No. 8, pp. L587-L589 (1984)
【文献】Applied Physics Letters, Vol. 104, No. 24, pp. 242101-242101-4 (2014)
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、前述したような可視光用の光電変換膜において、結晶セレン層を光吸収層に用い、ＩＴＯ層等からなる透明導電層を、この結晶セレン層の光入射側に設けたものが知られているが、この場合には、透明導電層と結晶セレン層との間にショットキー障壁が形成されてしまう。
このため、結晶セレン層内で光励起された正孔が透明導電層と結晶セレン層の界面でトラップされることから、残像が発生する要因となるとともに、上記両層の界面近傍から透明導電層側に電子が逆流することで感度が低下する要因ともなっていた。
このため、結晶セレン層内で光励起された正孔が透明導電層と結晶セレン層の界面でトラップされることから、残像が発生する要因となるとともに、上記両層の界面近傍から透明導電層側に電子が逆流することで感度が低下する要因ともなっていた。
【0007】
本発明は、このような事情に鑑みなされたものであり、結晶セレン層の内部で光励起された電荷を、透明導電層と結晶セレン層の界面でトラップされることなく走行させることで、残像の発生を抑制し、また、上記界面からの電荷の逆流を防ぐことで感度の低下を抑制し得る光電変換膜、撮像素子、光電変換素子、撮像素子の製造方法および光電変換素子の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【0008】
以上の目的を達成するため、本発明の光電変換膜、撮像素子、光電変換素子、撮像素子の製造方法および光電変換素子の製造方法は以下のような構成とされている。
すなわち、本発明の光電変換膜は、
光電変換部が結晶セレン層により形成される光電変換膜において、
前記結晶セレン層と、この結晶セレン層の光入射側に配された透明電極との間にｐ型で透明な金属酸化物半導体からなるショットキー障壁解消層が配されるように、かつ該結晶セレン層を挟んで、該ショットキー障壁解消層とは反対側にテルル層が配されるように積層してなることを特徴とするものである。
また、前記テルル層の層厚は、０．１ｎｍ以上、かつ１０ｎｍ以下とされていることが好ましい。
すなわち、本発明の光電変換膜は、
光電変換部が結晶セレン層により形成される光電変換膜において、
前記結晶セレン層と、この結晶セレン層の光入射側に配された透明電極との間にｐ型で透明な金属酸化物半導体からなるショットキー障壁解消層が配されるように、かつ該結晶セレン層を挟んで、該ショットキー障壁解消層とは反対側にテルル層が配されるように積層してなることを特徴とするものである。
また、前記テルル層の層厚は、０．１ｎｍ以上、かつ１０ｎｍ以下とされていることが好ましい。
【0009】
前記ショットキー障壁解消層が、酸化ニッケル、酸化モリブデンおよび銅アルミニウム酸化物のうちの少なくとも１つの材料により形成されてなることが好ましい。
また、前記ショットキー障壁解消層は、連続層とされ、厚みが２ｎｍ以上、かつ１００ｎｍ以下とされていることが好ましい。
また、前記ショットキー障壁解消層は、連続層とされ、厚みが２ｎｍ以上、かつ１００ｎｍ以下とされていることが好ましい。
【0010】
また、本発明の撮像素子は、
上述したいずれかの光電変換膜を含む多層が、信号読取り部上に積層されてなることを特徴とするものである。
上述したいずれかの光電変換膜を含む多層が、信号読取り部上に積層されてなることを特徴とするものである。
【0011】
さらに、本発明の光電変換素子は、
上述したいずれかの光電変換膜を含む多層が、基板上に積層されてなることを特徴とするものである。
また、本発明の撮像素子の製造方法は、
信号読出し回路上に金属画素電極および酸化ガリウム層をこの順に積層し、
その後、該酸化ガリウム層上にテルル層およびアモルファスセレン層をこの順に積層し、
その後、所定の熱処理を加えて、該アモルファスセレン層を結晶セレン層に変換し、
その後、該結晶セレン層上にショットキー障壁解消層および透明電極をこの順に積層してなることを特徴とするものである。
さらに、本発明の光電変換素子の製造方法は、
基板上に電極および酸化ガリウム層をこの順に積層し、
その後、該酸化ガリウム層上にテルル層およびアモルファスセレン層をこの順に積層し、
その後、該アモルファスセレン層に所定の熱処理を加えて結晶セレン層に変換し、
その後、該結晶セレン層上にショットキー障壁解消層および透明電極をこの順に積層してなることを特徴とするものである。
上述したいずれかの光電変換膜を含む多層が、基板上に積層されてなることを特徴とするものである。
また、本発明の撮像素子の製造方法は、
信号読出し回路上に金属画素電極および酸化ガリウム層をこの順に積層し、
その後、該酸化ガリウム層上にテルル層およびアモルファスセレン層をこの順に積層し、
その後、所定の熱処理を加えて、該アモルファスセレン層を結晶セレン層に変換し、
その後、該結晶セレン層上にショットキー障壁解消層および透明電極をこの順に積層してなることを特徴とするものである。
さらに、本発明の光電変換素子の製造方法は、
基板上に電極および酸化ガリウム層をこの順に積層し、
その後、該酸化ガリウム層上にテルル層およびアモルファスセレン層をこの順に積層し、
その後、該アモルファスセレン層に所定の熱処理を加えて結晶セレン層に変換し、
その後、該結晶セレン層上にショットキー障壁解消層および透明電極をこの順に積層してなることを特徴とするものである。
【発明の効果】
【0012】
本発明の光電変換膜、撮像素子、光電変換素子、撮像素子の製造方法および光電変換素子の製造方法によれば、結晶セレン層と、この結晶セレン層の光入射側に配された透明電極との間にｐ型で透明な金属酸化物半導体からなるショットキー障壁解消層を介在させるようにしており、結晶セレン層と透明電極とが隣接する場合には生じていたショットキー障壁の発生を抑制することができる。
すなわち、ｐ型の金属酸化物半導体からなるショットキー障壁解消層を上記両層の間に介在させることにより、エネルギー障壁が解消され、正孔が上記両層の間でトラップされることなく、透明電極へスムーズに侵入（走行）することができるため、残像の発生を抑制することができる。
また、エネルギー障壁が解消され、電子の透明電極への逆流を抑制することができるので、より多くの電子を結晶セレン層に流入させることができ、素子の感度向上を図ることができる。
なお、本願出願人は、積層型の光電変換膜において、電子ブロッキング効果を得るために、結晶セレンと電極層との間に電子注入阻止層（電子ブロッキング層）を介在させた発明を提案している（特開2014-17440号公報参照）。この層構成は、本発明のものと一見類似した層構成とされているが、本発明は、結晶セレン層と透明電極層を直接接触させたときに発生するショットキー障壁を容易に解消することを課題とするものであり、この効果を奏するショットキー障壁解消層を、これら両層の間に介在させることを構成要件とするものであるから、本発明は上記公報記載の発明とは異なるものである。
すなわち、ｐ型の金属酸化物半導体からなるショットキー障壁解消層を上記両層の間に介在させることにより、エネルギー障壁が解消され、正孔が上記両層の間でトラップされることなく、透明電極へスムーズに侵入（走行）することができるため、残像の発生を抑制することができる。
また、エネルギー障壁が解消され、電子の透明電極への逆流を抑制することができるので、より多くの電子を結晶セレン層に流入させることができ、素子の感度向上を図ることができる。
なお、本願出願人は、積層型の光電変換膜において、電子ブロッキング効果を得るために、結晶セレンと電極層との間に電子注入阻止層（電子ブロッキング層）を介在させた発明を提案している（特開2014-17440号公報参照）。この層構成は、本発明のものと一見類似した層構成とされているが、本発明は、結晶セレン層と透明電極層を直接接触させたときに発生するショットキー障壁を容易に解消することを課題とするものであり、この効果を奏するショットキー障壁解消層を、これら両層の間に介在させることを構成要件とするものであるから、本発明は上記公報記載の発明とは異なるものである。
【図面の簡単な説明】
【0013】
【図1】本発明の実施形態１に係る撮像素子の層構成を示す断面図である。
【図2】本発明の実施形態２に係る光電変換素子の層構成を示す断面図である。
【図3】本実施形態の光電変換膜（ａ）の基本原理を、比較例の光電変換膜（ｂ）とのエネルギーバンドの比較により説明するための概念図である。
【図4】実施例１（ａ）と比較例１（ｂ）について残像の発生状態を示す図である。
【図5】実施例２と比較例２について、電圧－光電流特性を示すグラフ（ａ）および波長に対する外部量子効率を示すグラフ（ｂ）である。
【図6】ショットキー障壁解消層をNiO層とした場合に、NiO層に所定の加熱処理を施した実施例３と、NiO層に加熱処理を施さなかった比較例３について、透過率特性を示すグラフである。
【発明を実施するための形態】
【0014】
以下、本発明の実施形態に係る光電変換膜、撮像素子、光電変換素子、撮像素子の製造方法および光電変換素子の製造方法について図面を用いて説明する。
【0015】
◎実施形態１
まず、本発明の実施形態１に係る撮像素子１０およびその製造方法について図面を用いて説明する。
まず、本発明の実施形態１に係る撮像素子１０およびその製造方法について図面を用いて説明する。
【0016】
＜撮像素子の構成＞
図１は、実施形態１に係る撮像素子１０の層構成を示すものである。
図１に示すように、本実施形態に係る撮像素子１０は、信号読出し回路１上に、金属画素電極２と、酸化ガリウム層３と、テルル層４と、結晶セレン層５と、ｐ型で透明な半絶縁性金属酸化物からなるショットキー障壁解消層６と、透明電極７とが、この順に積層されてなる（金属画素電極２～透明電極７を光電変換膜と称する）ものである。
図１は、実施形態１に係る撮像素子１０の層構成を示すものである。
図１に示すように、本実施形態に係る撮像素子１０は、信号読出し回路１上に、金属画素電極２と、酸化ガリウム層３と、テルル層４と、結晶セレン層５と、ｐ型で透明な半絶縁性金属酸化物からなるショットキー障壁解消層６と、透明電極７とが、この順に積層されてなる（金属画素電極２～透明電極７を光電変換膜と称する）ものである。
【0017】
信号読出し回路１上の金属画素電極２としては、Ａｕ、Ｐｔ、Ｃｕ、Ｎｂ，Ａｇ、Ｍｏ、Ｎｉ、Ｃｒ，ＴｉＮ、Ｗが好適に用いられるが、その他の種々の導電性を有する材料を用いることができる。金属画素電極２の各画素電極は、信号読出し回路１の各画素読出し部に対応して設けられており、この金属画素電極２と透明電極７の間に、所定の外部電圧が印加されることになる。
【0018】
酸化ガリウム層３の層厚は２～１００ｎｍであることが好ましい。酸化ガリウム層３の層厚が２ｎｍ以上であると、電極からの正孔注入電荷を効率良く阻止することができ、好ましい。また、酸化ガリウム層３の層厚が１００ｎｍ以下、より好ましくは５０ｎｍ以下であると、外部印加電圧を効率良く結晶セレン層５に印加することができる。
【0019】
テルル層４の層厚は、０．１ｎｍ～１０ｎｍとすることが好ましい。テルル層４の層厚を０．１ｎｍ以上とすると、金属画素電極２と結晶セレン層５との接着力を効果的に大きくすることができ、好ましい。また、テルル層４の層厚を１０ｎｍ以下、より好ましくは３ｎｍ以下とすると、テルル層４のテルル原子を結晶セレン層中の欠陥とすることが容易となり、暗電流が増加することを防止できる。
【0020】
結晶セレン層５の層厚は０．１～５μｍとすることが好ましい。結晶セレン層５の層厚が０．１μｍ以上、より好ましくは０．２μｍ以上とすると、結晶セレン層５を光吸収層（光電変換層）として十分に機能させることができる。これにより、可視光全域に亘って十分な感度を有する結晶セレン層５とすることができる。一方、結晶セレン層５の層厚が５μｍ以下、より好ましくは２μｍ以下、さらに好ましくは５００ｎｍ以下とすると、結晶セレン層５を効率良く形成することができ、生産性を向上させることができる。
【0021】
透明電極７の形成材料としては、ＩＴＯ、ＩＺＯ、ＡＺＯ等の可視光に対して透明な導電材料を用いることができる。
【0022】
本実施形態のポイントであるｐ型半絶縁性金属酸化物からなるショットキー障壁解消層６の形成材料としては、ＮｉＯ（酸化ニッケル）、ＭｏＯ３（酸化モリブデン）、さらにはＣｕＡｌＯ２（銅アルミニウム酸化物）等を用いることができる。これらの材料は可視光に対して透明であることから、透明電極７を透過して入射した光を、さらに透過させて、光吸収層である結晶セレン層５に入射させることができる。
【0023】
このショットキー障壁解消層６の層厚は２ｎｍ～１００ｎｍとすることが好ましい。ショットキー障壁解消層６の層厚を２ｎｍ以上とすると、モノレイヤー以上の連続膜となり、下部に位置する結晶セレン層５の上表面を完全に被覆することができるので、結晶セレン層５と透明電極７が直接接触する部分がなくなり、好ましい。また、ショットキー障壁解消層６の層厚を１００ｎｍ以下、より好ましくは５０ｎｍ以下とすると、外部印加電圧を効率よく結晶セレン層５側に印加することができる。さらに好ましくは、ショットキー障壁解消層６の層厚を１０ｎｍ未満とする。
【0024】
＜撮像素子の製造手法＞
次に、図１に示す撮像素子１０の製造手法について説明する。
まず、信号読出し回路１上の金属画素電極２上に、例えばスパッタリング法、パルスレーザー蒸着法、真空蒸着法等を用いて、酸化ガリウム層３を形成する。
この後、例えば真空蒸着法やスパッタリング法等を用いて、テルル層４を形成する。テルル層４は金属画素電極２と結晶セレン層５との接着力を向上させ、熱処理工程において、結晶セレン層５の膜剥がれを防止する機能を有する。
次に、図１に示す撮像素子１０の製造手法について説明する。
まず、信号読出し回路１上の金属画素電極２上に、例えばスパッタリング法、パルスレーザー蒸着法、真空蒸着法等を用いて、酸化ガリウム層３を形成する。
この後、例えば真空蒸着法やスパッタリング法等を用いて、テルル層４を形成する。テルル層４は金属画素電極２と結晶セレン層５との接着力を向上させ、熱処理工程において、結晶セレン層５の膜剥がれを防止する機能を有する。
【0025】
次に、例えば真空蒸着法やスパッタリング法等を用いて、アモルファスセレン層を形成する。
その後、例えば３０秒～１時間に亘って、１００℃～２２０℃の温度での熱処理を加える。このことにより、アモルファスセレン層が結晶化され、結晶セレン層５となる。熱処理温度および熱処理時間が上記範囲内であると、結晶性の良好な結晶セレン層５が得られる。
その後、例えば真空蒸着法、パルスレーザー蒸着法、スパッタリング法等を用いて、ショットキー障壁解消層６を形成し、最後に真空蒸着法やスパッタリング法等を用いて、透明電極７を形成する。
なお、ショットキー障壁解消層６に加熱処理（２００℃で１０分間の加熱処理）を施すことで、透明度を向上させることができるので好ましい。
ところで、ショットキー障壁解消層６は、透明なｐ型酸化物半導体で構成されており、このｐ型キャリアの起源は、原子間空孔や格子間原子（格子間酸素）等によるものと考えている。上述したように、このショットキー障壁解消層６に加熱処理を施すことにより、このショットキー障壁解消層６の透明度を高くすることができるが、これは、この加熱により格子間酸素が熱エネルギーを得て自由に動き回り、再配置されることで、格子欠陥が減少したことによるものと考えられる。なお、加熱処理前のショットキー障壁解消層６の抵抗値が数ＭΩ/ｃｍ２程度なのに対し、加熱後のショットキー障壁解消層６の抵抗値は、加熱前よりも数桁以上も高くなる。
その後、例えば３０秒～１時間に亘って、１００℃～２２０℃の温度での熱処理を加える。このことにより、アモルファスセレン層が結晶化され、結晶セレン層５となる。熱処理温度および熱処理時間が上記範囲内であると、結晶性の良好な結晶セレン層５が得られる。
その後、例えば真空蒸着法、パルスレーザー蒸着法、スパッタリング法等を用いて、ショットキー障壁解消層６を形成し、最後に真空蒸着法やスパッタリング法等を用いて、透明電極７を形成する。
なお、ショットキー障壁解消層６に加熱処理（２００℃で１０分間の加熱処理）を施すことで、透明度を向上させることができるので好ましい。
ところで、ショットキー障壁解消層６は、透明なｐ型酸化物半導体で構成されており、このｐ型キャリアの起源は、原子間空孔や格子間原子（格子間酸素）等によるものと考えている。上述したように、このショットキー障壁解消層６に加熱処理を施すことにより、このショットキー障壁解消層６の透明度を高くすることができるが、これは、この加熱により格子間酸素が熱エネルギーを得て自由に動き回り、再配置されることで、格子欠陥が減少したことによるものと考えられる。なお、加熱処理前のショットキー障壁解消層６の抵抗値が数ＭΩ/ｃｍ２程度なのに対し、加熱後のショットキー障壁解消層６の抵抗値は、加熱前よりも数桁以上も高くなる。
【0026】
◎実施形態２
以下、本発明の実施形態２に係る光電変換素子１０´およびその製造方法について図面を用いて説明する。
以下、本発明の実施形態２に係る光電変換素子１０´およびその製造方法について図面を用いて説明する。
【0027】
＜光電変換素子の構成＞
図２は、実施形態２に係る光電変換素子１０´の層構成を示すものである。
なお、本実施形態に係る光電変換素子１０´は、上述した実施形態１に係る撮像素子１０に対し、信号読出し回路１を備えてはいないが、酸化ガリウム層３から透明電極７までの積層膜は共通した構成とされているので、これら共通する部材については、図２において図１と同一の符号を付すとともに、その詳しい説明は省略する。なお、電極２´～透明電極７を光電変換膜と称する。
図２は、実施形態２に係る光電変換素子１０´の層構成を示すものである。
なお、本実施形態に係る光電変換素子１０´は、上述した実施形態１に係る撮像素子１０に対し、信号読出し回路１を備えてはいないが、酸化ガリウム層３から透明電極７までの積層膜は共通した構成とされているので、これら共通する部材については、図２において図１と同一の符号を付すとともに、その詳しい説明は省略する。なお、電極２´～透明電極７を光電変換膜と称する。
【0028】
すなわち、本実施形態に係る光電変換素子１０´は、ガラス基板１´上に、電極２´と、酸化ガリウム層３と、テルル層４と、結晶セレン層５と、ｐ型半絶縁性金属酸化物からなるショットキー障壁解消層６と、透明電極７とが、この順に積層されてなるものである。
【0029】
上記ガラス基板１´に替えて、例えば、サファイア基板、シリコン基板等を用いることも可能である。
また、上述した実施形態１に係る金属画素電極２に替えて設けられている電極２´としては、上述した実施形態１に係る材料と同様に、Ａｕ、Ｐｔ、Ｃｕ、Ｎｂ，Ａｇ、Ｍｏ、Ｎｉ、Ｃｒ，ＴｉＮ、Ｗ等の材料を用いることができる。この電極２´と透明電極７の間に、所定の外部電圧が印加されることになる。
また、上述した実施形態１に係る金属画素電極２に替えて設けられている電極２´としては、上述した実施形態１に係る材料と同様に、Ａｕ、Ｐｔ、Ｃｕ、Ｎｂ，Ａｇ、Ｍｏ、Ｎｉ、Ｃｒ，ＴｉＮ、Ｗ等の材料を用いることができる。この電極２´と透明電極７の間に、所定の外部電圧が印加されることになる。
【0030】
＜光電変換素子の製造手法＞
次に、本実施形態に係る光電変換素子１０´の製造手法について説明する。
本実施形態に係る光電変換素子１０´は、上述した実施形態１に係る撮像素子１０に対し、信号読出し回路１を備えておらず、基板１´の一方の面に、例えば真空蒸着法やスパッタリング法などにより電極２´を形成する点で異なっているが、酸化ガリウム層３から透明電極７までの積層膜の製造手法は共通した手法とされているので、これら共通する手法については、その詳しい説明を省略する。
次に、本実施形態に係る光電変換素子１０´の製造手法について説明する。
本実施形態に係る光電変換素子１０´は、上述した実施形態１に係る撮像素子１０に対し、信号読出し回路１を備えておらず、基板１´の一方の面に、例えば真空蒸着法やスパッタリング法などにより電極２´を形成する点で異なっているが、酸化ガリウム層３から透明電極７までの積層膜の製造手法は共通した手法とされているので、これら共通する手法については、その詳しい説明を省略する。
【0031】
＜本実施形態に係る光電変換膜の基本的原理＞
図３（ａ）は、本実施形態に係る光電変換膜における基本原理を、結晶セレン層５と透明電極（ＩＴＯ層）７の境界付近におけるエネルギーバンドを用いて説明するためのものである。
図３（ａ）は、本実施形態に係る光電変換膜における基本原理を、結晶セレン層５と透明電極（ＩＴＯ層）７の境界付近におけるエネルギーバンドを用いて説明するためのものである。
【0032】
これに対して、図３（ｂ）は比較例に係る光電変換膜の結晶セレン層５´と透明電極（ＩＴＯ層）７´の境界付近のエネルギーバンド図を示すものである。
比較例においては、図３（ｂ）に示すように、結晶セレン層５´と透明電極７´とは互いに接するように配されているため、これら両層５´、７´の界面にショットキー障壁が形成される。
比較例においては、図３（ｂ）に示すように、結晶セレン層５´と透明電極７´とは互いに接するように配されているため、これら両層５´、７´の界面にショットキー障壁が形成される。
【0033】
結晶セレン層５´からの正孔は、この界面に生じたショットキー障壁により移動がブロックされ、透明電極７´方向へのスムーズな走行が困難となる。このため、光励起された正孔電荷は、上記界面の結晶セレン５´側にトラップされて滞留し、残像が発生する。
また、光励起された電子の一部が結晶セレン層５´側のエネルギーバンドの山を越えられず、透明電極７´側に逆流する。これにより結晶セレン層５´に流入する電子が減少し感度が低下する。
また、光励起された電子の一部が結晶セレン層５´側のエネルギーバンドの山を越えられず、透明電極７´側に逆流する。これにより結晶セレン層５´に流入する電子が減少し感度が低下する。
【0034】
これに対し、本実施形態のものでは、結晶セレン層５と透明電極７の間に、ショットキー障壁解消層６を介在させており、エネルギー障壁は生じない。
したがって、結晶セレン層５からの正孔は、結晶セレン層５から透明電極７まで、スムーズに走行する。このため、光励起された正孔電荷は、上記界面の結晶セレン層５側でトラップされず、残像は発生しない。
また、結晶セレン層５側のエネルギーバンドに山が存在しないので、光励起された電子が透明電極７側から結晶セレン層５にスムーズに流入し、比較例のように、透明電極７側に逆流することがない。これにより結晶セレン層５に電子が減少することなく流入するので、感度が低下することがない。
したがって、結晶セレン層５からの正孔は、結晶セレン層５から透明電極７まで、スムーズに走行する。このため、光励起された正孔電荷は、上記界面の結晶セレン層５側でトラップされず、残像は発生しない。
また、結晶セレン層５側のエネルギーバンドに山が存在しないので、光励起された電子が透明電極７側から結晶セレン層５にスムーズに流入し、比較例のように、透明電極７側に逆流することがない。これにより結晶セレン層５に電子が減少することなく流入するので、感度が低下することがない。
【0035】
以下、各比較実験について説明することにより、本発明の光電変換膜、撮像素子および光電変換素子について、さらに詳細に説明する。
＜比較実験１の手法＞
まず、図１に示す実施形態１に係る撮像素子１０と同様の層構成に係る実施例１のサンプルを次の手法で作製した。
すなわち、信号読出し回路１上のＡｕからなる金属画素電極２上に、スパッタリング法を用いて層厚５ｎｍの酸化ガリウム層３を形成した。酸化ガリウム層３は、酸素分圧を１．５×１０－２Ｐａとしたチャンバー内で、ＲＦパワーを２００Ｗとしたマグネトロンスパッタリング法を用いて成膜した。
＜比較実験１の手法＞
まず、図１に示す実施形態１に係る撮像素子１０と同様の層構成に係る実施例１のサンプルを次の手法で作製した。
すなわち、信号読出し回路１上のＡｕからなる金属画素電極２上に、スパッタリング法を用いて層厚５ｎｍの酸化ガリウム層３を形成した。酸化ガリウム層３は、酸素分圧を１．５×１０－２Ｐａとしたチャンバー内で、ＲＦパワーを２００Ｗとしたマグネトロンスパッタリング法を用いて成膜した。
【0036】
次に、真空蒸着法を用いて層厚１ｎｍのテルル層４を成膜した。続いて、真空蒸着法を用いてテルル層４上に、層厚１５０ｎｍのアモルファスセレン層を形成した。
次に、信号読出し回路１上に金属画素電極２と、酸化ガリウム層３と、テルル層４と、アモルファスセレン層とが積層形成されたものを、１２０℃で１分と、１７０℃で１分、の熱処理を順次施した。この熱処理によりアモルファスセレン層は結晶セレン層５となった。
次に、信号読出し回路１上に金属画素電極２と、酸化ガリウム層３と、テルル層４と、アモルファスセレン層とが積層形成されたものを、１２０℃で１分と、１７０℃で１分、の熱処理を順次施した。この熱処理によりアモルファスセレン層は結晶セレン層５となった。
【0037】
次に、結晶セレン層５上に、スパッタリング法を用いて層厚５ｎｍの酸化ニッケル層からなるショットキー障壁解消層６を形成した。酸化ニッケル層は、酸素分圧を１．５×１０－２Ｐａとし、ＲＦパワーを２００Ｗとしたマグネトロンスパッタリング法を用いて成膜した。
最後にスパッタリング法を用いて層厚３０ｎｍのＩＴＯ層からなる透明電極７を形成した。
最後にスパッタリング法を用いて層厚３０ｎｍのＩＴＯ層からなる透明電極７を形成した。
【0038】
一方、この実施例１のサンプルと比較する比較例１のサンプルは、酸化ニッケル層からなるショットキー障壁解消層６を形成しないこと以外は実施例１のサンプルと同様にして作製した。
【0039】
＜比較実験１の結果＞
上記の手法で作製した、実施例１のサンプルおよび比較例１のサンプルに対して、被写体情報を担持した、同様の光を透明電極７側から照射し、その後、遮光し、その遮光タイミングから０．１秒後に得られた画像を表示部に表示して、実施例１と比較例１とを比較した。
上記の手法で作製した、実施例１のサンプルおよび比較例１のサンプルに対して、被写体情報を担持した、同様の光を透明電極７側から照射し、その後、遮光し、その遮光タイミングから０．１秒後に得られた画像を表示部に表示して、実施例１と比較例１とを比較した。
【0040】
図４（ａ）は、実施例１のサンプルからの映像信号を表示させたものであり、図４（ｂ）は、比較例１のサンプルからの映像信号を表示させたものである。
図４（ａ）と図４（ｂ）の比較から、比較例１では、本来、全面黒レベルの画像であるべきものに、残像が見られるのに対し、実施例１では、全面黒レベルの画像が表示されており残像は見られない。
この比較実験から実施例１の撮像素子においては、残像の影響を大幅に軽減することができることが明らかとなった。
図４（ａ）と図４（ｂ）の比較から、比較例１では、本来、全面黒レベルの画像であるべきものに、残像が見られるのに対し、実施例１では、全面黒レベルの画像が表示されており残像は見られない。
この比較実験から実施例１の撮像素子においては、残像の影響を大幅に軽減することができることが明らかとなった。
【0041】
＜比較実験２の手法＞
まず、図２に示す実施形態２に係る光電変換素子１０´と同様の層構成に係る実施例２のサンプルを次の手法で作製した。
すなわち、ガラス基板１´上にパターニングされたＩＴＯからなる層厚１０ｎｍの電極２´を形成し、その電極２´上に、スパッタリング法を用いて層厚５ｎｍの酸化ガリウム層３を形成した。酸化ガリウム層３は、酸素分圧を１．５×１０－２Ｐａとしたチャンバー内で、ＲＦパワーを２００Ｗとしたマグネトロンスパッタリング法を用いて成膜した。
まず、図２に示す実施形態２に係る光電変換素子１０´と同様の層構成に係る実施例２のサンプルを次の手法で作製した。
すなわち、ガラス基板１´上にパターニングされたＩＴＯからなる層厚１０ｎｍの電極２´を形成し、その電極２´上に、スパッタリング法を用いて層厚５ｎｍの酸化ガリウム層３を形成した。酸化ガリウム層３は、酸素分圧を１．５×１０－２Ｐａとしたチャンバー内で、ＲＦパワーを２００Ｗとしたマグネトロンスパッタリング法を用いて成膜した。
【0042】
次に、真空蒸着法を用いて層厚１ｎｍのテルル層４を成膜した。続いて、真空蒸着法を用いてテルル層４上に、層厚１５０ｎｍのアモルファスセレン層を形成した。
次に、ガラス基板１´上に電極２´と、酸化ガリウム層３と、テルル層４と、アモルファスセレン層とが積層形成されたものを、１２０℃で１分と、１７０℃で１分、の熱処理を順次施した。この熱処理によりアモルファスセレン層は結晶セレン層５となった。
次に、ガラス基板１´上に電極２´と、酸化ガリウム層３と、テルル層４と、アモルファスセレン層とが積層形成されたものを、１２０℃で１分と、１７０℃で１分、の熱処理を順次施した。この熱処理によりアモルファスセレン層は結晶セレン層５となった。
【0043】
次に、真空蒸着法を用いて層厚１０ｎｍの酸化モリブデン層からなるショットキー障壁解消層６を形成した。酸化モリブデン層は、酸素分圧を１．５×１０－２Ｐａとし、ＲＦパワーを２００Ｗとしたマグネトロンスパッタリング法を用いて成膜した。
最後にスパッタリング法を用いて層厚３０ｎｍのＩＴＯ層からなる透明電極７を形成した。
最後にスパッタリング法を用いて層厚３０ｎｍのＩＴＯ層からなる透明電極７を形成した。
【0044】
一方、この実施例のサンプルと比較する比較例２のサンプルは、酸化モリブデン層からなるショットキー障壁解消層６を形成しないこと以外は実施例２のサンプルと同様にして作製した。
【0045】
＜比較実験２の結果＞
上記の手法で作製した、実施例２のサンプルおよび比較例２のサンプルに対して、逆バイアス電圧を印加し、その際の電圧－光電流特性を測定した。なお、この時の光の波長は５５０ｎｍであり、光強度は２．５μW/cm2であった。
次に、実施例２のサンプルおよび比較例２のサンプルに対して、５Ｖの逆バイアス電圧を印加し、この際の、波長に対する外部量子効率を測定した。
上記の手法で作製した、実施例２のサンプルおよび比較例２のサンプルに対して、逆バイアス電圧を印加し、その際の電圧－光電流特性を測定した。なお、この時の光の波長は５５０ｎｍであり、光強度は２．５μW/cm2であった。
次に、実施例２のサンプルおよび比較例２のサンプルに対して、５Ｖの逆バイアス電圧を印加し、この際の、波長に対する外部量子効率を測定した。
【0046】
図５（ａ）の実線で表される曲線は、実施例２のサンプルにおける電圧－光電流特性を示すグラフであり、図５（ａ）の破線で表される曲線は、比較例２のサンプルにおける電圧－光電流特性を示すグラフである。
図５（ａ）の実線曲線と破線曲線の比較から、実施例２のものでは比較例２のものに比べて、光電流が増加していることが明らかである。これは、酸化モリブデン層により結晶セレン層５とＩＴＯ層からなる透明電極７との界面のショットキー障壁が解消されることで、界面近傍で正孔電荷がスムーズに移動することができ、滞留電荷を少なくし得ることが理由である。
図５（ａ）の実線曲線と破線曲線の比較から、実施例２のものでは比較例２のものに比べて、光電流が増加していることが明らかである。これは、酸化モリブデン層により結晶セレン層５とＩＴＯ層からなる透明電極７との界面のショットキー障壁が解消されることで、界面近傍で正孔電荷がスムーズに移動することができ、滞留電荷を少なくし得ることが理由である。
【0047】
また、図５（ｂ）の実線で表される曲線は、実施例２のサンプルにおける波長に対する外部量子効率を示すグラフであり、図５（ｂ）の破線で表される曲線は、比較例２のサンプルにおける波長に対する外部量子効率を示すグラフである。
図５（ｂ）の実線曲線と破線曲線の比較から、実施例２のものでは、比較例２のものに比べて外部量子効率が向上し、約９０％にも達することが明らかである。これも、酸化モリブデン層により、結晶セレン層５と、ＩＴＯ層からなる透明電極７との界面のショットキー障壁が解消されることが理由である。
図５（ｂ）の実線曲線と破線曲線の比較から、実施例２のものでは、比較例２のものに比べて外部量子効率が向上し、約９０％にも達することが明らかである。これも、酸化モリブデン層により、結晶セレン層５と、ＩＴＯ層からなる透明電極７との界面のショットキー障壁が解消されることが理由である。
【0048】
＜変更態様＞
本発明の光電変換膜、撮像素子、光電変換素子、撮像素子の製造方法および光電変換素子の製造方法としては、上記実施形態のものに限られるものではなく、その他の種々の態様の変更が可能である。
例えば、光電変換素子を構成する各層構成については、上記実施形態のものに限られるものではなく、他の層を層間に挟むようにしても良いし、実施形態に示した層の一部を他の層に変更することも可能である。また、光電変換素子の光入射は、基板を透明なものとすることにより、この基板側から入射させるものであってもよい。この場合には、図２の光電変換素子１０´の層構成（電極２´～透明電極７）は、図２中の上下方向が逆となるように積層される。
本発明の光電変換膜、撮像素子、光電変換素子、撮像素子の製造方法および光電変換素子の製造方法としては、上記実施形態のものに限られるものではなく、その他の種々の態様の変更が可能である。
例えば、光電変換素子を構成する各層構成については、上記実施形態のものに限られるものではなく、他の層を層間に挟むようにしても良いし、実施形態に示した層の一部を他の層に変更することも可能である。また、光電変換素子の光入射は、基板を透明なものとすることにより、この基板側から入射させるものであってもよい。この場合には、図２の光電変換素子１０´の層構成（電極２´～透明電極７）は、図２中の上下方向が逆となるように積層される。
【0049】
また、前述したように、上記実施形態１に係る撮像素子１０あるいは実施形態２の光電変換素子１０´について、ショットキー障壁解消層６に加熱処理を施すようにしてもよい。このような加熱処理を施すことにより、特に可視光に対する透過率を向上させることができる。
例えば、ショットキー障壁解消層６を酸化ニッケル層とした光電変換素子において、この酸化ニッケル層を２００℃で１０分間に亘り加熱した場合（NiO（加熱あり））には、この酸化ニッケル層を加熱しなかった場合（NiO（加熱なし））と比べて、図６に示すように、可視光域から近赤外域に亘って１５％程度の透過率向上を図ることができる。
例えば、ショットキー障壁解消層６を酸化ニッケル層とした光電変換素子において、この酸化ニッケル層を２００℃で１０分間に亘り加熱した場合（NiO（加熱あり））には、この酸化ニッケル層を加熱しなかった場合（NiO（加熱なし））と比べて、図６に示すように、可視光域から近赤外域に亘って１５％程度の透過率向上を図ることができる。
【符号の説明】
【0050】
１ 信号読出し回路
１´ 基板
２ 金属画素電極
２´ 電極
３ 酸化ガリウム層
４ テルル層
５、５´ 結晶セレン層
６ ショットキー障壁解消層
７、７´ 透明電極
１０ 撮像素子
１０´ 光電変換素子
１´ 基板
２ 金属画素電極
２´ 電極
３ 酸化ガリウム層
４ テルル層
５、５´ 結晶セレン層
６ ショットキー障壁解消層
７、７´ 透明電極
１０ 撮像素子
１０´ 光電変換素子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】