知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-11-04
(45)【発行日】2022-11-14
(54)【発明の名称】電源装置及び電子機器
(51)【国際特許分類】
G05F 1/613 20060101AFI20221107BHJP
【ＦＩ】
G05F1/613 310
【請求項の数】
5
(21)【出願番号】P 2022508720
(86)(22)【出願日】2020-03-18
(86)【国際出願番号】 JP2020012082
(87)【国際公開番号】W WO2021186635
(87)【国際公開日】2021-09-23
【審査請求日】2021-11-30
(73)【特許権者】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】100101454
【弁理士】
【氏名又は名称】山田 卓二
(74)【代理人】
【識別番号】100132241
【弁理士】
【氏名又は名称】岡部 博史
(72)【発明者】
【氏名】奥田 弘樹
【審査官】麻生 哲朗
(56)【参考文献】
【文献】特開２００８－１０９７３６（ＪＰ，Ａ）
【文献】特開２０１０－０４９４８２（ＪＰ，Ａ）
【文献】特開昭６０－０３２５６６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０５Ｆ １／６１３
(57)【特許請求の範囲】
【請求項1】
電圧制御部と、少なくとも１個の電流制御部とを備え、前記電圧制御部と前記各電流制御部とを互いに並列に接続して構成された電源装置であって、
前記電圧制御部は、
入力電圧に基づいて、所定の基準電圧を発生する基準電圧回路と、
前記電圧制御部の出力電圧が実質的に前記基準電圧に対応する電圧になるように前記電圧制御部の出力電流を制御することで、前記入力電圧に基づいて前記電圧制御部の出力電圧を発生して出力する電圧制御回路と、
前記電圧制御部の出力電流を検出して当該出力電流に対応する値を示す第１の電流検出信号を発生して出力する第１の電流検出回路とを備え、
前記各電流制御部は、
前記電流制御部の出力電流を検出して当該出力電流に対応する値を示す第２の電流検出信号を発生して出力する第２の電流検出回路と、
前記第２の電流検出信号が実質的に、前記第１の電流検出信号が示す値に対応する値になるように前記電流制御部の出力電流を制御する電流制御回路とを備え、
前記電流制御回路は、前記電圧制御部からの出力電流と、前記各電流制御部からの出力電流との割合が所定値になるように設定する設定回路を備え、
前記設定回路は、前記第２の電流検出信号を所定の電流比で分流して前記電流制御回路に出力する第１の可変抵抗を備える、
電源装置。
【請求項2】
電圧制御部と、少なくとも１個の電流制御部とを備え、前記電圧制御部と前記各電流制御部とを互いに並列に接続して構成された電源装置であって、
前記電圧制御部は、
入力電圧に基づいて、所定の基準電圧を発生する基準電圧回路と、
前記電圧制御部の出力電圧が実質的に前記基準電圧に対応する電圧になるように前記電圧制御部の出力電流を制御することで、前記入力電圧に基づいて前記電圧制御部の出力電圧を発生して出力する電圧制御回路と、
前記電圧制御部の出力電流を検出して当該出力電流に対応する値を示す第１の電流検出信号を発生して出力する第１の電流検出回路とを備え、
前記各電流制御部は、
前記電流制御部の出力電流を検出して当該出力電流に対応する値を示す第２の電流検出信号を発生して出力する第２の電流検出回路と、
前記第２の電流検出信号が実質的に、前記第１の電流検出信号が示す値に対応する値になるように前記電流制御部の出力電流を制御する電流制御回路とを備え、
前記電流制御回路は、前記電圧制御部からの出力電流と、前記各電流制御部からの出力電流との割合が所定値になるように設定する設定回路を備え
前記設定回路は、前記第２の電流検出信号を所定の電圧比で分圧しかつ所定の電流比で分流して前記電流制御回路に出力する、互いに直列に接続された第１及び第２の可変抵抗を備える、
電源装置。
【請求項3】
前記電流制御回路は、前記第２の電流検出信号に基づいて、前記電圧制御部からの出力電流と、前記各電流制御部からの出力電流との割合が所定値になるように、前記設定回路を制御する制御回路をさらに備える、請求項１又は２に記載の電源装置。
【請求項4】
前記電流制御回路は、前記入力電圧に基づいて所定の定電流を発生する定電流源と、
前記第１の電流検出信号と前記第２の電流検出信号との間の第１の差信号を発生する第１の演算増幅回路と、
前記第１の電流検出信号と前記第２の電流検出信号との間の第２の差信号を発生する第２の演算増幅回路と、
前記第１の差信号を入力する制御端子を含み、前記第１の差信号に基づいて、前記電流制御部からの出力電流を制御する電流制御素子と、
前記第２の差信号が所定のしきい値以下になったときに、前記定電流を前記電流制御素子の制御端子に入力させるスイッチ素子とを備える、
請求項１～３のうちのいずれか１つに記載の電源装置。
【請求項5】
請求項１～４のうちのいずれか１つに記載の電源装置を備える、電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、例えば基準電圧回路を用いたリニアレギュレータである電圧制御部と、少なくとも１個の電流制御部とを備える電源装置と、前記電源装置を備える電子機器とに関する。
【背景技術】
【0002】
電源装置において、例えばリニアレギュレータを使用した場合に、入力電圧と出力電圧の差と、出力電流に応じて発熱する。その発熱は基板及びモールドによって許容量が決定される。すなわち、リニアレギュレータの出力電流に制限があり、要求する負荷電流値を満たさない場合がある。その対応策として、複数個のリニアレギュレータを並列に接続し電流を分散する、従来例１に係る電源装置が既に知られている。
【0003】
しかしながら、従来例１に係る電源装置では、複数個のリニアレギュレータを並列に接続し、各リニアレギュレータの入力端子を共通で電源電圧に接続し、各リニアレギュレータの出力端子を負荷に共通に接続している。当該電源装置において、製造プロセスのバラツキなどの影響により、各々異なった出力電圧をもつ複数のリニアレギュレータの出力電圧が存在することになる。そのため、出力電圧が一番高いリニアレギュレータから出力電流が供給される一方、出力電圧が低いリニアレギュレータでは、出力電圧を抵抗分圧した帰還電圧と、基準電圧を受けた差動増幅回路により、出力トランジスタに電流を流すアナログ信号を送る。しかし、あるリニアレギュレータの出力電圧よりも高い電圧に、共通の出力電圧が固定されるため、差動増幅回路は出力電流をとめるアナログ信号を出力トランジスタに出力する。
【0004】
その後、負荷電流が増加したことにより、共通の出力電圧が低下し、２番目に出力電圧が高いリニアレギュレータの電圧に到達したときに、２番目に出力電圧が高いリニアレギュレータの差動増幅回路は出力電流を出すアナログ信号を出力トランジスタに出力し、２番目に出力電圧が高いリニアレギュレータから出力電流の供給が開始される。最終的に共通の出力電圧が一番低いリニアレギュレータの出力電圧に到達するとすべてのリニアレギュレータから出力電流が供給される。
【0005】
しかし、出力電流の供給のバランスは不均一であり、出力電圧が一番高いリニアレギュレータが多くの出力電流を供給するため、出力電圧が低いリニアレギュレータは同等の出力電流を供給できない。その結果、要求する負荷電流値を満たせなくなる可能性がある。また信頼性の面において、電流に不均衡が生じると発熱にも不均衡が生じるため、出力電流が一番多いリニアレギュレータの寿命を加速させ、破壊に繋がる恐れがある。
【0006】
上記の課題を解決する手段として、各リニアレギュレータは出力電流に比例した電流を検出し、検出した電流値をアナログ電圧信号に変換し、当該アナログ電圧信号を各リニアレギュレータ自身のバス端子を介して、他のリニアレギュレータのバス端子に伝送する。これに応答して、他のリニアレギュレータは、前記アナログ電圧信号に基づいて出力電圧を調整する、従来例２に係る電源装置が提案されている（例えば、特許文献１参照）。
【0007】
従来例１に係る電源装置では、複数のリニアレギュレータを並列に接続した場合、上述の通り、共通の出力電圧より、出力電圧が低いリニアレギュレータでは、出力電流が供給されない。しかし、従来例２に係る電源装置では、各リニアレギュレータの出力電流に比例したアナログ電圧信号を、他のリニアレギュレータに送り、そのアナログ電圧信号を当該他のリニアレギュレータでのアナログ電圧信号と比較することで、間接的に各々の出力電流を比較することができる。ここで、出力電流の小さいリニアレギュレータの基準電圧を持ち上げるように制御する。この結果、出力電圧が低いリニアレギュレータでは、出力電圧を抵抗分圧した帰還電圧と、基準電圧を受けた差動増幅回路が、出力トランジスタに電流を供給するアナログ電圧信号を他のリニアレギュレータに送る。これに応答して、他のリニアレギュレータは出力電流を供給し始める。このように、バス端子を介して、各リニアレギュレータが基準電圧を調整することで複数の出力電流が互いに等しくなるように制御される。
【先行技術文献】
【特許文献】
【0008】
【文献】特開平１０－２６０７４３号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかし、出力電流を示すアナログ電圧信号が基準電圧に影響を及ぼすため、誤差増幅器の両入力端子に２つの制御信号が帰還されることとなり、帰還制御ループが混線する。この影響により制御系が複雑化し、十分な安定性をもった制御系を設計できず、発振に至ってしまい、電源装置として安定性に欠けるという問題点があった。
【0010】
本発明の目的は以上の問題点を解決し、従来技術に比較して安定な制御系を確立して、不要な発振を防止することができる電源装置及び、前記電源装置を備える電子機器を提供することにある。
【課題を解決するための手段】
【0011】
本発明に係る電源装置は、
電圧制御部と、少なくとも１個の電流制御部とを備え、
前記電圧制御部と前記各電流制御部とを互いに並列に接続して構成された電源装置であって、
前記電圧制御部は、
入力電圧に基づいて、所定の基準電圧を発生する基準電圧回路と、
前記電圧制御部の出力電圧が実質的に前記基準電圧に対応する電圧になるように前記電圧制御部の出力電流を制御することで、前記入力電圧に基づいて前記電圧制御部の出力電圧を発生して出力する電圧制御回路と、
前記電圧制御部の出力電流を検出して当該出力電流に対応する値を示す第１の電流検出信号を発生して出力する第１の電流検出回路とを備え、
前記各電流制御部は、
前記電流制御部の出力電流を検出して当該出力電流に対応する値を示す第２の電流検出信号を発生して出力する第２の電流検出回路と、
前記第２の電流検出信号が実質的に、前記第１の電流検出信号が示す値に対応する値になるように前記電流制御部の出力電流を制御する電流制御回路とを備える。
電圧制御部と、少なくとも１個の電流制御部とを備え、
前記電圧制御部と前記各電流制御部とを互いに並列に接続して構成された電源装置であって、
前記電圧制御部は、
入力電圧に基づいて、所定の基準電圧を発生する基準電圧回路と、
前記電圧制御部の出力電圧が実質的に前記基準電圧に対応する電圧になるように前記電圧制御部の出力電流を制御することで、前記入力電圧に基づいて前記電圧制御部の出力電圧を発生して出力する電圧制御回路と、
前記電圧制御部の出力電流を検出して当該出力電流に対応する値を示す第１の電流検出信号を発生して出力する第１の電流検出回路とを備え、
前記各電流制御部は、
前記電流制御部の出力電流を検出して当該出力電流に対応する値を示す第２の電流検出信号を発生して出力する第２の電流検出回路と、
前記第２の電流検出信号が実質的に、前記第１の電流検出信号が示す値に対応する値になるように前記電流制御部の出力電流を制御する電流制御回路とを備える。
【発明の効果】
【0012】
従って、本発明に係る電源装置によれば、前記電圧制御部の制御系と、前記各電流制御部の制御系とを分離することができるので、従来技術に比較して安定な制御系を確立して、不要な発振を防止することができる電源装置等を提供できる。
【図面の簡単な説明】
【0013】
【発明を実施するための形態】
【0014】
以下、本発明にかかる実施形態について図面を参照して説明する。なお、同一又は同様の構成要素については同一の符号を付している。なお、明細書において、ＭＯＳ（Metal-Oxide Semiconductor）電界効果トランジスタを、以下「ＭＯＳトランジスタ」という。
【0015】
（発明者の知見）
特許文献１に開示された従来例２に係る電源装置では、上述のように、制御系の複雑化によって回路の安定性を確保できず、発振してしまうという問題は解消できない。
特許文献１に開示された従来例２に係る電源装置では、上述のように、制御系の複雑化によって回路の安定性を確保できず、発振してしまうという問題は解消できない。
【0016】
これに対して、本実施形態では、複数の制御部１，２（例えば、図１の電圧制御部１及び電流制御部２をいう）の出力端子を並列に接続したときに、各制御部１，２からの複数の出力電流を互いに所定の比の値となるように、好ましくは例えば互いに等しくなるように分散制御することで、各制御部１，２における発熱を分散させることで、十分な安定性を確保した制御系を実現することを特徴としている。また、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）回路で電源装置を構成することで、従来技術に比較して低い消費電力を有する電源装置を実現することができる。
【0017】
（実施形態１）
図１は実施形態１に係る電源装置１０１の構成例を示すブロック図である。
図１は実施形態１に係る電源装置１０１の構成例を示すブロック図である。
【0018】
図１において、電源装置１０１は、電圧制御部１と、電流制御部２とを備えて構成される。ここで、電圧制御部１の入力端子Ｔ１１と、電流制御部２の入力端子Ｔ２１とは互いに接続されるとともに、入力電圧Ｖｉｎの電圧源に接続される。また、電圧制御部１の出力端子Ｔ１３と、電流制御部２の出力端子Ｔ２３とは互いに接続されるとともに、負荷３に接続される。これにより、電圧制御部１と電流制御部２とは互いに並列に接続される。
【0019】
さらに、電圧制御部１の電流検出信号出力端子Ｔ１２と、電流制御部２の電流検出信号入力端子Ｔ２２とは互いに接続され、電圧制御部１の接地端子Ｔ１４と、電流制御部２の接地端子Ｔ２４は互いに接続されて接地される。
【0020】
なお、図１等において、ＩＮは入力電圧の入力端子を示し、ＯＵＴは出力端子を示し、ＢＳｏｕｔは電流検出信号ＢＳ１の出力端子を示し、ＢＳｉｎは電流検出信号ＢＳの入力端子を示し、ＧＮＤは接地端子を示す。明細書においては、端子Ｔ１１～Ｔ２４等の符号を用いて説明する。
【0021】
以上のように構成された電源装置１０１において、入力電圧Ｖｉｎは、電圧制御部１の入力端子Ｔ１１及び電流制御部２の入力端子Ｔ２１に入力される。電圧制御部１は、基準電圧回路を内蔵するリニアレギュレータであって、入力電圧Ｖｉｎを基準電圧になるように制御する。電圧制御部１からの出力電流Ｉｏｕｔ０と、電流制御部２からの出力電流Ｉｏｕｔ１を加算した合計電流Ｉｏｕｔｔｏｔａｌが負荷３に流れる。
【0022】
また、電圧制御部１は、出力電流Ｉｏｕｔ０に対して例えば比例するなど所定の相関を有して対応するアナログ電圧信号である電流検出信号ＢＳ１を発生して、電流検出信号出力端子Ｔ１２から、電流制御部２の電流検出信号入力端子Ｔ２２に出力する。これに応答して、電流制御部２は、出力電流Ｉｏｕｔ１に対して例えば比例するなど所定の相関を有して対応するアナログ電圧信号である電流検出信号を発生して、当該電流検出信号を入力される電流検出信号ＢＳ１と比較することにより、その差が実質的にゼロになるように制御し、すなわち、出力電流Ｉｏｕｔ０と出力電流Ｉｏｕｔ１が互いに、例えば等しくなるように、電流制御部２の出力電流Ｉｏｕｔ１を制御する出力トランジスタ（例えば図３のＭＯＳトランジスタＱ１１）のインピーダンスが制御される。
【0023】
負荷３は、電圧制御部１及び電流制御部２から電源電圧及び電源電流の供給を受ける、所定の機能を有する例えば電子機器であり、具体的には、電源供給を受ける自動車用の電子機器、もしくは、電源供給を受けるコピー機又はプリンタといった画像形成装置、パーソナルコンピュータ、タブレット、スマートホン、携帯電話機等である。
【0024】
以上のように構成された実施形態１によれば、電圧制御部１における電圧制御系と、電流制御部２における電流制御系とは分離されているので、互いに影響を及ぼすことがない。従って、従来技術に比較して安定な制御系を確立して、不要な発振を防止することができる電源装置１０１を実現できる。
【0025】
なお、実施形態１では、電圧制御部１の出力電流Ｉｏｕｔ０と、電流制御部２の出力電流Ｉｏｕｔ１が互いに等しくなるように、電流制御部２の出力電流Ｉｏｕｔ１を制御している。しかし、電圧制御部１の出力電流Ｉｏｕｔ０と、電流制御部２の出力電流Ｉｏｕｔ１との比の値が所定値になるように、電流制御部２の出力電流Ｉｏｕｔ１を電流分散して制御してもよい。
【0026】
（実施形態２）
図２は実施形態２に係る電源装置１０２の構成例を示すブロック図である。
図２は実施形態２に係る電源装置１０２の構成例を示すブロック図である。
【0027】
図２において、電源装置１０２は、図１の電源装置１０１と比較して以下の点が異なる。
（１）電流制御部２に代えて、互いに並列に接続された複数Ｎ個の電流制御部２－１～２－Ｎを備える。なお、電流制御部２－１～２－Ｎは互いに同様に構成される。
以下、相違点について説明する。
（１）電流制御部２に代えて、互いに並列に接続された複数Ｎ個の電流制御部２－１～２－Ｎを備える。なお、電流制御部２－１～２－Ｎは互いに同様に構成される。
以下、相違点について説明する。
【0028】
各電流制御部２－１～２－Ｎはそれぞれ、図１の電流制御部２と同様に構成される。電圧制御部１からの電流検出信号ＢＳ１は、各電流制御部２－１～２－Ｎの電流検出信号入力端子Ｔ２２に入力される。これに応答して、各電流制御部２－１～２－Ｎは、出力電流Ｉｏｕｔ１～ＩｏｕｔＮに対して例えば比例するなど所定の相関を有して対応するアナログ電圧信号である電流検出信号を発生して、当該電流検出信号を入力される電流検出信号ＢＳ１と比較することにより、その差が実質的にゼロになるように制御する。すなわち、出力電流Ｉｏｕｔ０と出力電流Ｉｏｕｔ１～ＩｏｕｔＮが互いに、例えば等しくなるように、各電流制御部２－１～２－Ｎの出力電流Ｉｏｕｔ１～ＩｏｕｔＮを制御する出力トランジスタ（例えば図３のＭＯＳトランジスタＱ１１）のインピーダンスが制御される。
【0029】
以上のように構成された電源装置１０２において、電圧制御部１の出力電流Ｉｏｕｔ０と電流制御部２－１～２－Ｎの出力電流Ｉｏｕｔ１～ＩｏｕｔＮを加算した合計電流Ｉｏｕｔｔｏｔａｌが負荷３に流れる。各電流制御部２－１～２－Ｎは、出力電流Ｉｏｕｔ０と出力電流Ｉｏｕｔ１が互いに、例えば等しくなるように、各電流制御部２の出力電流Ｉｏｕｔ１～ＩｏｕｔＮを制御する。ここで、電圧制御部１における電圧制御系と、各電流制御部２－１～２－Ｎにおける各電流制御系とは分離されているので、互いに影響を及ぼすことがない。従って、従来技術に比較して安定な制御系を確立して、不要な発振を防止することができる電源装置１０２を実現できる。
【0030】
【0031】
図３において、電圧制御部１は、基準電圧回路１１と、演算増幅回路１２と、電流電圧変換回路１３と、分圧抵抗Ｒ１，Ｒ２を含む電圧検出回路１４と、ＰチャネルＭＯＳトランジスタＱ１，Ｑ２を含むカレントミラー回路ＣＭ１とを備えて構成される。
【0032】
基準電圧回路１１は公知の基準電圧回路（基準電圧源ともいわれる）であって、入力電圧Ｖｉｎに基づいて所定の基準電圧Ｖｒｅｆを発生して、演算増幅回路１２の反転入力端子に出力する。入力電圧Ｖｉｎは、電源電圧として演算増幅回路１２に入力されるとともに、電圧制御部１からの出力電流Ｉｏｕｔ０を制御するＭＯＳトランジスタＱ１のソース及びドレインを介して出力端子Ｔ１３に出力される。出力端子Ｔ１３は、互いに直列に接続された分圧抵抗Ｒ１，Ｒ２を介して接地される。出力端子Ｔ１３の出力電圧Ｖｏｕｔは、電圧検出回路１４の分圧抵抗Ｒ１，Ｒ２により分圧され、分圧後の分圧抵抗Ｒ２の電圧（出力電圧Ｖｏｕｔに比例する電圧）は帰還電圧Ｖｆｂとして演算増幅回路１２の非反転入力端子に入力される。
【0033】
演算増幅回路１２は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差電圧を出力電流制御信号としてＭＯＳトランジスタＱ１，Ｑ２の各ゲート（制御端子）に出力する。ここで、電圧検出回路１４と、演算増幅回路１２と、ＭＯＳトランジスタＱ１とにより電圧制御回路１５を構成しており、帰還電圧Ｖｆｂを基準電圧Ｖｒｅｆとの差電圧が実質的に０になるように、すなわち、帰還電圧Ｖｆｂが実質的に基準電圧Ｖｒｅｆに一致するように、出力電流Ｉｏｕｔ０が制御される。これにより、電圧制御回路１５は、出力電圧Ｖｏｕｔが所定電圧値（＝Ｖｒｅｆ・（Ｒ１＋Ｒ２）／Ｒ２）になるように制御する。
【0034】
ＭＯＳトランジスタＱ１，Ｑ２はカレントミラー回路ＣＭ１を構成しており、ＭＯＳトランジスタＱ２には、ＭＯＳトランジスタＱ１に流れる出力電流Ｉｏｕｔ０に比例する検出電流ａ・Ｉｏｕｔ０が、ソースからドレインを介して電流電圧変換回路１３に流れる。ここで、係数ａは１に比較して十分に小さい値（無視可能な値）であって、例えば１０，０００分の１、少なくとも１００分の１である。電流電圧変換回路１３は入力される検出電流ａ・Ｉｏｕｔ０を、当該検出電流を示すアナログ電圧信号である電流検出信号ＢＳ１に変換して、電流検出信号出力端子Ｔ１２から出力する。
【0035】
以上のように構成された電圧制御部１によれば、
（１）入力電圧Ｖｉｎに基づいて、基準電圧Ｖｒｅｆを発生する基準電圧回路１１と、
（２）電圧制御部１の出力電圧Ｖｏｕｔが実質的に基準電圧Ｖｒｅｆに比例する電圧になるように、ＭＯＳトランジスタＱ２が電圧制御部１の出力電流Ｉｏｕｔ０を制御することで、入力電圧Ｖｉｎに基づいて電圧制御部１の出力電圧Ｖｏｕｔを発生して出力する電圧制御回路１５と、
（３）電圧制御部１の出力電流Ｉｏｕｔ０を検出して当該出力電流Ｉｏｕｔ０に対応する値を示す電流検出信号ＢＳ１を発生して出力する電流検出回路（ＭＯＳトランジスタＱ２及び電流電圧変換回路１３）とを備える。
（１）入力電圧Ｖｉｎに基づいて、基準電圧Ｖｒｅｆを発生する基準電圧回路１１と、
（２）電圧制御部１の出力電圧Ｖｏｕｔが実質的に基準電圧Ｖｒｅｆに比例する電圧になるように、ＭＯＳトランジスタＱ２が電圧制御部１の出力電流Ｉｏｕｔ０を制御することで、入力電圧Ｖｉｎに基づいて電圧制御部１の出力電圧Ｖｏｕｔを発生して出力する電圧制御回路１５と、
（３）電圧制御部１の出力電流Ｉｏｕｔ０を検出して当該出力電流Ｉｏｕｔ０に対応する値を示す電流検出信号ＢＳ１を発生して出力する電流検出回路（ＭＯＳトランジスタＱ２及び電流電圧変換回路１３）とを備える。
【0036】
これにより、電圧制御部１は、入力電圧Ｖｉｎを、基準電圧Ｖｒｅｆに比例する出力電圧Ｖｏｕｔに変換して出力するとともに、出力電流Ｉｏｕｔ０に比例する値を示す電流検出信号ＢＳ１を出力する。
【0037】
【0038】
図４において、電流制御部２は、演算増幅回路２１と、電流電圧変換回路２２と、ＰチャネルＭＯＳトランジスタＱ１１，Ｑ１２を含むカレントミラー回路ＣＭ２とを備えて構成される。
【0039】
入力電圧Ｖｉｎは、電源電圧として演算増幅回路２１に入力されるとともに、電圧制御部１からの出力電流Ｉｏｕｔ１を制御するＭＯＳトランジスタＱ１１のソース及びドレインを介して出力端子Ｔ２３に出力される。
【0040】
ＭＯＳトランジスタＱ１１，Ｑ１２はカレントミラー回路ＣＭ２を構成しており、ＭＯＳトランジスタＱ１２には、ＭＯＳトランジスタＱ１１に流れる出力電流Ｉｏｕｔ１に比例する検出電流ｂ・Ｉｏｕｔ１が、ソースからドレインを介して電流電圧変換回路２２に流れる。ここで、係数ｂは１に比較して十分に小さい値（無視可能な値）であって、例えば１０，０００分の１、少なくとも１００分の１である。電流電圧変換回路２２は入力される検出電流ｂ・Ｉｏｕｔ１を、当該検出電流を示すアナログ電圧信号である電流検出信号ＢＳ２に変換して、演算増幅回路２１の非反転入力端子に出力する。ここで、係数ｂは係数ａと等しく設定してもいいし、異なるように設定してもよい。
【0041】
演算増幅回路２１は、電流検出信号ＢＳ２と電流検出信号ＢＳ１との差電圧信号を出力電流制御信号ＳＳ１としてＭＯＳトランジスタＱ１１，Ｑ１２の各ゲート（制御端子）に出力する。ここで、演算増幅回路２１とＭＯＳトランジスタＱ１２と電流電圧変換回路２２とは電流制御回路２６を構成しており、電流検出信号ＢＳ２と電流検出信号ＢＳ１の差電圧が実質的に０になるように、すなわち、電流検出信号ＢＳ２が実質的に電流検出信号ＢＳ１に一致するように、出力電流Ｉｏｕｔ１が制御される。これにより、電流制御回路２６は、出力電流Ｉｏｕｔ１が所定電流値（例えば、電圧制御部１の出力電流Ｉｏｕｔ０と等しくなるように、もしくは、電圧制御部１の出力電流Ｉｏｕｔ０に比例する電流値）になるように制御する。
【0042】
以上のように構成された電流制御部２によれば、
（１）電流制御部２の出力電流Ｉｏｕｔ１を検出して例えば当該出力電流Ｉｏｕｔ１に比例し、当該出力電流Ｉｏｕｔ１に対応する値を示す電流検出信号ＢＳ２を発生して出力する電流検出回路（ＭＯＳトランジスタＱ１２及び電流電圧変換回路２２）と、
（２）電流検出信号ＢＳ２が実質的に、電流検出信号ＢＳ１が示す値に対応する値になるように電流制御部２の出力電流Ｉｏｕｔ１を制御する電流制御回路２６とを備える。
（１）電流制御部２の出力電流Ｉｏｕｔ１を検出して例えば当該出力電流Ｉｏｕｔ１に比例し、当該出力電流Ｉｏｕｔ１に対応する値を示す電流検出信号ＢＳ２を発生して出力する電流検出回路（ＭＯＳトランジスタＱ１２及び電流電圧変換回路２２）と、
（２）電流検出信号ＢＳ２が実質的に、電流検出信号ＢＳ１が示す値に対応する値になるように電流制御部２の出力電流Ｉｏｕｔ１を制御する電流制御回路２６とを備える。
【0043】
これにより、電流制御部２は、電流検出信号ＢＳ２が実質的に、電流検出信号ＢＳ１が示す値に対応する値になるように電流制御部２の出力電流Ｉｏｕｔ１を制御する。
【0044】
（電源装置１０１の詳細構成）
図５は図１の電源装置１０１の詳細構成を示す回路図である。図５の回路図は、図３の電圧制御部１及び図４の電流制御部２を図１の電源装置１０１に挿入するように、図示したものである。
図５は図１の電源装置１０１の詳細構成を示す回路図である。図５の回路図は、図３の電圧制御部１及び図４の電流制御部２を図１の電源装置１０１に挿入するように、図示したものである。
【0045】
図５において、電圧制御部１は、その出力電圧Ｖｏｕｔを制御する電圧制御回路１５の閉制御ループＬｍａｓｔｅｒを有する。一方、電流制御部２は、その出力電流Ｉｏｕｔ１を制御する電流制御回路２６の閉制御ループＬｓｌａｖｅを有する。電源装置１０１では、閉制御ループＬｍａｓｔｅｒと、閉制御ループＬｓｌａｖｅとが重複しないため、それぞれの制御ループＬｍａｓｔｅｒ，Ｌｓｌａｖｅに対して、安定性を担保するように独立に設計ができ、複雑化しない。また、閉制御ループＬｓａｌｖｅの応答が閉制御ループＬｍａｓｔｅｒの応答に対して大きな影響を及ぼさない場合、実質的に閉制御ループＬｍａｓａｔｅｒのみで位相余裕及びゲイン余裕を決定できる。
【実施例1】
【0046】
図６は、図４の電流制御部２，２－１～２－Ｎ（実施例１において、総称して符号２を付す）の実施例１に係る構成例を示す回路図である。なお、図６において、出力電流Ｉｏｕｔ１及び検出電流ｂ・Ｉｏｕｔ１は、図３の符号を用いる。
【0047】
図６において、実施例１に係る電流制御部２は、図４の電流制御部２に比較して、以下の点が異なる。
（１）電流電圧変換回路２２を可変抵抗ＶＲ１で構成した具体例を示した。
（２）電流電圧変換回路２２の入力端の電圧をモニタ電圧Ｖｍｏｎｉｔｏｒとして端子Ｔ２５を介して出力する。
（３）モニタ電圧Ｖｍｏｎｉｔｏｒに基づいて、可変抵抗ＶＲ１を制御する電流設定コントローラ４を、電源装置１０１，１０２が備えた。
以下、相違点について説明する。
（１）電流電圧変換回路２２を可変抵抗ＶＲ１で構成した具体例を示した。
（２）電流電圧変換回路２２の入力端の電圧をモニタ電圧Ｖｍｏｎｉｔｏｒとして端子Ｔ２５を介して出力する。
（３）モニタ電圧Ｖｍｏｎｉｔｏｒに基づいて、可変抵抗ＶＲ１を制御する電流設定コントローラ４を、電源装置１０１，１０２が備えた。
以下、相違点について説明する。
【0048】
図６において、ＭＯＳトランジスタＱ１２により検出される検出電流ｂ・Ｉｏｕｔ１は、可変抵抗ＶＲ１を介して接地され、可変抵抗ＶＲ１の両端電圧は電流検出信号ＢＳ２として演算増幅回路２１の非反転入力端子に入力される。すなわち、可変抵抗ＶＲ１は、検出電流ｂ・Ｉｏｕｔ１を入力して、所定の伝達インピーダンスを用いて、アナログ電圧信号に変換して電流検出信号ＢＳ２として出力する。なお、ＭＯＳトランジスタＱ１１の出力電流Ｉｏｕｔ１と、演算増幅回路２１の非反転入力端子に印加される電流検出信号ＢＳ２の電圧との間の伝達インピーダンスは、ＭＯＳトランジスタＱ１１とＭＯＳトランジスタＱ１２との電流比ｂと、可変抵抗ＶＲ１の抵抗値の絶対値とで決定される。
【0049】
ここで、可変抵抗ＶＲ１は、例えば以下の形態が考えられる。
（形態Ａ）可変抵抗ＶＲ１は、互いに直列に接続され複数の抵抗素子と、各抵抗素子と並列に接続されたスイッチング素子とを備えて構成され、各スイッチング素子をオン又はオフすることで可変抵抗ＶＲ１の抵抗値を変化させて設定する。
（形態Ｂ）可変抵抗ＶＲ１は、互いに直列に接続され複数の抵抗素子と、各抵抗素子と並列に接続されたヒューズ素子とを備えて構成され、各ヒューズ素子をレーザトリミングすることで可変抵抗ＶＲ１の抵抗値を変化させて設定する。
（形態Ａ）可変抵抗ＶＲ１は、互いに直列に接続され複数の抵抗素子と、各抵抗素子と並列に接続されたスイッチング素子とを備えて構成され、各スイッチング素子をオン又はオフすることで可変抵抗ＶＲ１の抵抗値を変化させて設定する。
（形態Ｂ）可変抵抗ＶＲ１は、互いに直列に接続され複数の抵抗素子と、各抵抗素子と並列に接続されたヒューズ素子とを備えて構成され、各ヒューズ素子をレーザトリミングすることで可変抵抗ＶＲ１の抵抗値を変化させて設定する。
【0050】
ＭＯＳトランジスタＱ１１と、ＭＯＳトランジスタＱ１２との間の電流比、及び可変抵抗ＶＲ１には多少のバラつきがある。このため、ＭＯＳトランジスタＱ１１の出力電流Ｉｏｕｔ１と、電流電圧変換回路２２の電流検出信号ＢＳ２の電圧の間の伝達インピーダンスは、所定の値からずれてしまうことがあり、これにより、並列に接続された電圧制御部１及び各電流制御部２の各出力電流Ｉｏｕｔ０～ＩｏｕｔＮにおいて差分が発生してしまう。そのような際に、可変抵抗ＶＲ１の抵抗値を調整することで、ＭＯＳトランジスタＱ１１と、演算増幅回路２１の非反転入力端子との間の伝達インピーダンスを所定の値に調整することができ、電圧制御部１及び各電流制御部２の各出力電流Ｉｏｕｔ０～ＩｏｕｔＮにおいて差分を低減することができる。
【0051】
図６の実施例１では、可変抵抗ＶＲ１のバラつきのみならず、前記伝達インピーダンスのバラつきを抑えるため、伝達インピーダンスに対応するモニタ電圧Ｖｍｏｎｉｔｏｒを測定するための端子Ｔ２５を設けた。なお、図３の電圧制御部１の電流電圧変換回路１３では、電流検出信号ＢＳ１を利用することができる。
【0052】
電流設定コントローラ４は、モニタ電圧Ｖｍｏｎｉｔｏｒに基づいて、可変抵抗ＶＲ１の抵抗値を自動的に制御するための設定回路として設ける。この自動制御は、リアルタイムでもよいし、所定の周期で実行してもよい。
【0053】
電流設定コントローラ４は、ＣＰＵ（Central Processing Unit）４１と、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）４２と、ＡＤ変換器（ＡＤＣ）４２と、インターフェース回路（Ｉ／Ｆ）４３とを備えて構成される。なお、ＥＥＰＲＯＭ４１は使用形態によりＲＯＭ（Read Only Memory）であってもよい。ＥＥＰＲＯＭ４１には、電圧制御部１の出力電流Ｉｏｕｔ０と各電流制御部２の出力電流Ｉｏｕｔ１～ＩｏｕｔＮの設定電流比（互いに等しい場合と、異なる場合）に応じた、モニタ電圧Ｖｍｏｎｉｔｏｒに対する可変抵抗ＶＲ１の設定値の関係テーブルが予め格納される。
【0054】
ＡＤ変換器４２はモニタ電圧Ｖｍｏｎｉｔｏｒをデジタル電圧値に変換してＣＰＵ４０に出力する。ＣＰＵ４０は、入力されるモニタ電圧Ｖｍｏｎｉｔｏｒのデジタル電圧値に対応する可変抵抗ＶＲ１の抵抗値の設定値を、ＥＥＰＲＯＭ４１内の関係テーブルから検索してインターフェース回路４３を介して可変抵抗ＶＲ１の抵抗値を設定する。可変抵抗ＶＲ１が例えば上記形態Ａであれば、可変抵抗ＶＲ１の各スイッチング素子をオン又はオフすることで、可変抵抗ＶＲ１の抵抗値を所定値に設定する。
【0055】
電流設定コントローラ４は、上述の各素子のバラつきを加味した伝達インピーダンスを正確に測定でき、伝達インピーダンスを所定値に調整するように可変抵抗ＶＲ１の抵抗値を、インターフェース回路４３を介して設定できる。これにより、係数ｂの値を変化することができ、電流制御部２の出力電流Ｉｏｕｔ１を調整して設定できる。
【0056】
以上のように構成された実施例１によれば、電圧制御部１からの出力電流と、各電流制御部２からの出力電流との割合が所定値になるように設定する電流設定コントローラ４をさらに備える。ここで、可変抵抗ＶＲ１は、ＭＯＳトランジスタＱ１２により検出された検出電流ｂ・Ｉｏｕｔを所定の電流比で分流して演算増幅回路２１に出力する。
【0057】
以上の図６の実施例１では、電流設定コントローラ４を用いている。しかし、本発明はこれに限らず、電流設定コントローラ４を用いず、可変抵抗ＶＲ１を上記形態Ｂで構成し、例えば製造者がモニタ電圧Ｖｍｏｎｉｔｏｒを電圧計で測定しながら、レーザトリミング法により、可変抵抗ＶＲ１を調整して設定してもよい。ただし、レーザトリミング法によって伝達インピーダンスを調整する場合、可変抵抗ＶＲ１の抵抗値を増大させる方向への調整となるため、トリミング前の伝達インピーダンスは所定の値よりも少し低い値に設定し、トリミングによって所定の値に伝達インピーダンスを増加させるような構成を取ることが好ましい。
【0058】
なお、可変抵抗ＶＲ１は出荷前の製造時に調整を行った後、固定値として出荷してもよい。また、設計時の可変抵抗ＶＲ１の値が製造時の抵抗値と相違がないときは、可変抵抗ＶＲ１は固定抵抗であってもよい。
【0059】
また、図６では、電流電圧変換回路２２の具体例を示しているが、電圧制御部１の電流電圧変換回路１３も同様に構成してもよい。さらに、図６の電流設定コントローラ４はＤＳＰ（Digital Signal Processor）等で構成してもよい。
【実施例2】
【0060】
図７は、図４の電流制御部２，２－１～２－Ｎ（実施例２において、総称して符号２を付す）の実施例２に係る構成例を示す回路図である。なお、図７において、出力電流Ｉｏｕｔ１及び検出電流ｂ・Ｉｏｕｔ１は、図３の符号を用いる。
【0061】
図７において、実施例２に係る電流制御部２は、図６の電流制御部２と比較して、以下の点が異なる。
（１）電流電圧変換回路２２を、可変抵抗ＶＲ１及びＶＲ２で構成した具体例を示した。
（２）電流設定コントローラ４に代えて、可変抵抗ＶＲ２も制御できるインターフェース回路４４を備えた電流設定コントローラ４Ａを備えた。
以下、相違点について説明する。
（１）電流電圧変換回路２２を、可変抵抗ＶＲ１及びＶＲ２で構成した具体例を示した。
（２）電流設定コントローラ４に代えて、可変抵抗ＶＲ２も制御できるインターフェース回路４４を備えた電流設定コントローラ４Ａを備えた。
以下、相違点について説明する。
【0062】
図７において、電流電圧変換回路２２、ＭＯＳトランジスタＱ１２により検出される検出電流ｂ・Ｉｏｕｔ１を入力し、所定の伝達インピーダンスを用いて、アナログ電圧信号である電流検出信号ＢＳ２に変換して演算増幅回路２１の非反転入力端子に出力する。ここで、ＭＯＳトランジスタＱ１１の出力電流Ｉｏｕｔ１と、演算増幅回路２１の非反転入力端子に入力される電流検出信号ＢＳ２の電圧の間の伝達インピーダンスは、ＭＯＳトランジスタＱ１１と、ＭＯＳトランジスタＱ１２の電流比ｂと、可変抵抗ＶＲ１，ＶＲ２の分圧比及びその絶対値とで決定することができる。
【0063】
電流設定コントローラ４Ａは、上述の各素子のバラつきを加味した伝達インピーダンスを正確に測定でき、伝達インピーダンスを所定値に調整するように可変抵抗ＶＲ１，ＶＲ２の抵抗値を、インターフェース回路４３，４４を介して設定できる。これにより、係数ｂの値を変化することができ、電流制御部２の出力電流Ｉｏｕｔ１を調整して設定できる。
【0064】
以上のように構成された実施例２によれば、電圧制御部１からの出力電流と、各電流制御部２からの出力電流との割合が所定値になるように設定する電流設定コントローラ４をさらに備える。ここで、可変抵抗ＶＲ１，ＶＲ２は、ＭＯＳトランジスタＱ１２により検出された検出電流ｂ・Ｉｏｕｔ所定の分圧比で分圧しかつ所定の電流比で分流して演算増幅回路２１に出力する。
【0065】
なお、実施例１の変形例を、実施例２に対して同様に適用できる。
【実施例3】
【0066】
図８は、図４の電流制御部２，２－１～２－Ｎ（実施例３において、総称して符号２を付す）の実施例３に係る構成例を示す回路図である。なお、図８において、出力電流Ｉｏｕｔ１及び検出電流ｂ・Ｉｏｕｔ１は、図３の符号を用いる。
【0067】
図８の実施例３に係る電流制御部２は、図４の電流制御部２に比較して以下の点が異なる。
（１）演算増幅回路２１は公知の演算増幅回路であって、４個のＭＯＳトランジスタＱ２１～Ｑ２４と、いわゆるテール電流源と呼ばれる定電流源２４と備えて構成される。
（２）入力電圧Ｖｉｎと、演算増幅回路２１の出力端子との間に、定電流源２５と、スイッチング素子であるＰチャネルＭＯＳトランジスタＱ１３の直列回路が接続される。
（３）ＭＯＳトランジスタＱ１３のオン／オフを切り替える演算増幅回路２３を備える。
以下、相違点について説明する。ここで、図８の実施例３は、電源装置１０１，１０２の応答性を改善するための回路構成を提供する。
（１）演算増幅回路２１は公知の演算増幅回路であって、４個のＭＯＳトランジスタＱ２１～Ｑ２４と、いわゆるテール電流源と呼ばれる定電流源２４と備えて構成される。
（２）入力電圧Ｖｉｎと、演算増幅回路２１の出力端子との間に、定電流源２５と、スイッチング素子であるＰチャネルＭＯＳトランジスタＱ１３の直列回路が接続される。
（３）ＭＯＳトランジスタＱ１３のオン／オフを切り替える演算増幅回路２３を備える。
以下、相違点について説明する。ここで、図８の実施例３は、電源装置１０１，１０２の応答性を改善するための回路構成を提供する。
【0068】
図８において、入力電圧Ｖｉｎは電源電圧として演算増幅回路２３に入力され、電流検出信号ＢＳ１の電圧は、演算増幅回路２１，２３の各反転入力端子に入力される。また、電流電圧変換回路２２の電流検出信号ＢＳ２の電圧は演算増幅回路２３の非反転入力端子に入力される。演算増幅回路２３は入力される２つの信号電圧に応じてスイッチ制御信号ＳＳ２を発生してＭＯＳトランジスタＱ１３のゲートに出力する。
【0069】
ここで、電流検出信号ＢＳ１の電圧が所定のしきい値以下になるとき、演算増幅回路２３はＭＯＳトランジスタＱ１３をオンにするためのスイッチ制御信号をＭＯＳトランジスタＱ１３のゲートに出力する。これにより、入力電圧Ｖｉｎにより動作する定電流源２５からの定電流をＭＯＳトランジスタＱ１１に供給することで、出力電流Ｉｏｕｔ１の応答性を向上させる。
【0070】
電流検出信号ＢＳ１の電圧が所定のしきい値以下になるとき、すなわち、電流制御部２の出力電流Ｉｏｕｔ１が電圧制御部１の出力電流Ｉｏｕｔ０を上回るような場合に、ＭＯＳトランジスタＱ１３をオンにすることで、定電流源２５の定電流を、演算増幅回路２１の定電流源２４の電流量に対し、十分に大きくすることによって応答性を向上させる。これによって、重負荷から軽負荷へ状態が遷移する際に発生する、電流制御部２の出力電流Ｉｏｕｔ１における応答遅れによる出力電圧Ｖｏｕｔのオーバーシュートを抑制することができる。
【0071】
実施形態では、電流制御部２の単ループ化により、電圧制御部１と電流制御部２の応答特性が同一とはならず、応答が遅い方の特性によって重負荷から軽負荷時に切り替わる際の応答性が決定するため、これを改善する場合は応答の遅い方の特性を改善することが肝心となる。その際、電流制御部２の応答が電圧制御部１に比べて遅い場合は、電流制御部２の応答性を改善させる図８の回路が必要となる。
【0072】
以上のように構成された実施例３によれば、
（１）入力電圧Ｖｉｎに基づいて所定の定電流を発生する定電流源２５と、
（２）出力電流制御信号ＳＳ１を入力するゲート（制御端子）を含み、出力電流制御信号ＳＳ１に基づいて、電流制御部２からの出力電流Ｉｏｕｔ１を制御する電流制御素子であるＭＯＳトランジスタＱ１１と、
（３）電流検出信号ＳＳ２が所定のしきい値以下になったときに、前記定電流をＭＯＳトランジスタＱ１１のゲートに入力させるスイッチ素子であるＭＯＳトランジスタＱ１３とを備える。
（１）入力電圧Ｖｉｎに基づいて所定の定電流を発生する定電流源２５と、
（２）出力電流制御信号ＳＳ１を入力するゲート（制御端子）を含み、出力電流制御信号ＳＳ１に基づいて、電流制御部２からの出力電流Ｉｏｕｔ１を制御する電流制御素子であるＭＯＳトランジスタＱ１１と、
（３）電流検出信号ＳＳ２が所定のしきい値以下になったときに、前記定電流をＭＯＳトランジスタＱ１１のゲートに入力させるスイッチ素子であるＭＯＳトランジスタＱ１３とを備える。
【0073】
これにより、重負荷から軽負荷へ状態が遷移する際に発生する、電流制御部２の出力電流Ｉｏｕｔ１における応答遅れによる出力電圧Ｖｏｕｔのオーバーシュートを抑制することができる。
【0074】
なお、実施例３の回路を実施例１又は２に適用してもよい。
【0075】
（実施形態の効果）
以上説明したように、本実施形態によれば、電圧制御部１と、各電流制御部２とを互いに並列に接続し、電圧制御部１の出力電流Ｉｏｕｔ０の一部を検出した電流検出信号ＢＳ１を、各電流制御部２に伝送し、電流検出信号ＢＳ１と、各電流制御部２の出力電流Ｉｏｕｔ１～ＩｏｕｔＮの一部を検出した電流検出信号ＢＳ２との差信号に基づいて、各電流制御部２の出力電流Ｉｏｕｔ１～ＩｏｕｔＮを制御するように構成した。これにより、図５に示すように、電圧制御部１は出力電圧Ｖｏｕｔを制御する閉制御ループＬｍａｓｔｅｒのみを有し、各電流制御部２は出力電流Ｉｏｕｔ１～ＩｏｕｔＮを制御する閉制御ループＬｓｌａｖｅのみを有する。このため、電源装置１０１，１０２の内部回路で帰還制御ループが混線することがなく、電圧制御部１と各電流制御部２の構成を同一にせず、各応答周波数を分離でき、それぞれの応答の共振による安定性の喪失を防止できる。
以上説明したように、本実施形態によれば、電圧制御部１と、各電流制御部２とを互いに並列に接続し、電圧制御部１の出力電流Ｉｏｕｔ０の一部を検出した電流検出信号ＢＳ１を、各電流制御部２に伝送し、電流検出信号ＢＳ１と、各電流制御部２の出力電流Ｉｏｕｔ１～ＩｏｕｔＮの一部を検出した電流検出信号ＢＳ２との差信号に基づいて、各電流制御部２の出力電流Ｉｏｕｔ１～ＩｏｕｔＮを制御するように構成した。これにより、図５に示すように、電圧制御部１は出力電圧Ｖｏｕｔを制御する閉制御ループＬｍａｓｔｅｒのみを有し、各電流制御部２は出力電流Ｉｏｕｔ１～ＩｏｕｔＮを制御する閉制御ループＬｓｌａｖｅのみを有する。このため、電源装置１０１，１０２の内部回路で帰還制御ループが混線することがなく、電圧制御部１と各電流制御部２の構成を同一にせず、各応答周波数を分離でき、それぞれの応答の共振による安定性の喪失を防止できる。
【0076】
また、各電流制御部２の制御系は、電圧制御部１の応答周波数と異なる特性を実現でき、それぞれの応答周波数を分離できる。これにより、それぞれの応答の共振による安定性の損失を防止できる。
【0077】
さらに、出力電流検出信号ＢＳ１を電流検出信号ＢＳ２と比較する演算増幅回路２３のオフセット電圧Ｖｏｆｆｓｅｔ（図８）が所定値以上に大きくなると、電圧制御部１と各電流制御部２の電流検出信号ＢＳ１，ＢＳ２の差信号が生まれ、出力電流量に差分が発生する。しかし、出力電流検出信号ＢＳ１の増幅率を増加させると、演算増幅回路２３のオフセット電圧Ｖｏｆｆｓｅｔの電流の差分への感度を下げ、ＣＭＯＳ回路での設計を容易にすることで、より低消費な構成を持った制御系を実現することができる。
【0078】
（変形例）
以上の実施形態では、電圧制御回路に使用した場合を例にして示したが、これは一例であり、本発明はこれに限定するものではなく、演算増幅回路を使用したすべての制御回路に適用することができる。例えば、電流制御回路に適用してもよい。
以上の実施形態では、電圧制御回路に使用した場合を例にして示したが、これは一例であり、本発明はこれに限定するものではなく、演算増幅回路を使用したすべての制御回路に適用することができる。例えば、電流制御回路に適用してもよい。
【産業上の利用可能性】
【0079】
以上詳述したように、本発明に係る電源装置によれば、前記電圧制御部の制御系と、前記各電流制御部の制御系とを分離することができるので、従来技術に比較して安定な制御系を確立して、不要な発振を防止することができる電源装置等を提供できる。
【0080】
実施形態に係る電源装置１０１、１０２と、負荷３とを備えて、電子機器を構成してもよい。電子機器は例えば、電源供給を受ける自動車用の電子機器、もしくは、電源供給を受けるコピー機又はプリンタといった画像形成装置、パーソナルコンピュータ、タブレット、スマートホン、携帯電話機等である。
【符号の説明】
【0081】
１ 電圧制御部
２，２－１～２－Ｎ 電流制御部
３ 負荷
４，４Ａ 電流設定コントローラ
１１ 基準電圧回路
１２ 演算増幅回路
１３ 電流電圧変換回路
１４ 電圧検出回路
１５ 電圧制御回路
２１ 演算増幅回路
２２ 電流電圧変換回路
２３ 演算増幅回路
２４，２５ 定電流源
２６ 電流制御回路
４０ ＣＰＵ
４１ ＥＥＰＲＯＭ
４２ ＡＤ変換器（ＡＤＣ）
４３，４４ インターフェース回路（Ｉ／Ｆ）
１０１，１０２ 電源装置
ＣＭ１，ＣＭ２ カレントミラー回路
Ｑ１～Ｑ２４ ＭＯＳトランジスタ
Ｒ１，Ｒ２ 分圧抵抗
Ｔ１～Ｔ２５ 端子
ＶＲ１，ＶＲ２ 可変抵抗
２，２－１～２－Ｎ 電流制御部
３ 負荷
４，４Ａ 電流設定コントローラ
１１ 基準電圧回路
１２ 演算増幅回路
１３ 電流電圧変換回路
１４ 電圧検出回路
１５ 電圧制御回路
２１ 演算増幅回路
２２ 電流電圧変換回路
２３ 演算増幅回路
２４，２５ 定電流源
２６ 電流制御回路
４０ ＣＰＵ
４１ ＥＥＰＲＯＭ
４２ ＡＤ変換器（ＡＤＣ）
４３，４４ インターフェース回路（Ｉ／Ｆ）
１０１，１０２ 電源装置
ＣＭ１，ＣＭ２ カレントミラー回路
Ｑ１～Ｑ２４ ＭＯＳトランジスタ
Ｒ１，Ｒ２ 分圧抵抗
Ｔ１～Ｔ２５ 端子
ＶＲ１，ＶＲ２ 可変抵抗
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】