特許 7174152 定電圧回路及び電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-11-08

(45)【発行日】2022-11-17

(54)【発明の名称】定電圧回路及び電子機器

(51)【国際特許分類】

   G05F 1/56 20060101AFI20221109BHJP

【ＦＩ】

G05F1/56 310F

【請求項の数】 3

(21)【出願番号】P 2021525480

(86)(22)【出願日】2019-06-12

(86)【国際出願番号】 JP2019023337

(87)【国際公開番号】W WO2020250349

(87)【国際公開日】2020-12-17

【審査請求日】2021-10-07

(73)【特許権者】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】100101454

【弁理士】

【氏名又は名称】山田 卓二

(74)【代理人】

【識別番号】100132241

【弁理士】

【氏名又は名称】岡部 博史

(72)【発明者】

【氏名】三井 健司

【審査官】柳下 勝幸

(56)【参考文献】

【文献】特開２０１５－１１８４５２（ＪＰ，Ａ）

【文献】特開２０１４－６７９４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０５Ｆ １／５６

(57)【特許請求の範囲】

【請求項3】

請求項１又は２に記載の定電圧回路を備えたことを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源電圧に基づいて所定の電圧を発生する定電圧回路と、当該定電圧回路を備えた電子機器に関する。

【背景技術】

【0002】

従来、演算増幅回路及び演算増幅回路を使用した定電圧回路では、消費電流を低減させると、動作周波数が低域になり定電圧回路に接続されている負荷過渡変動に対して応答性を確保する事が難しくなる。それを解決する手段として、出力電圧に連動した電圧を微分回路に入力し、上記微分回路の出力電圧を増幅し、その増幅電圧に応じた電流を演算増幅器の消費電流に重畳させ、増加させることで動作周波数を広帯域に変化させることで応答性を向上させる手法（以下、従来例という。）が既に知られている（例えば、特許文献１参照）。

【発明の概要】

【発明が解決しようとする課題】

【0003】

しかし、今までの微分回路の入力信号を増幅する手法では増幅段を用いることで、高周波帯域の微小な出力電圧信号に対しても増幅を行い、演算増幅器の出力が不安定になる、意図せず消費電流が増加する問題があった。また、過渡応答性向上させるため動作周波数帯域を広げるために微分回路を構成する抵抗成分を大きくしようとすると抵抗素子面積が大きくなる。

【0004】

本発明の目的は以上の問題点を解決し、定電圧回路の高周波に対する動作安定動作を維持しつつ負荷過渡応答特性を改善できる定電圧回路と、当該定電圧回路を備えた電子機器を提供することにある。

【課題を解決するための手段】

【0005】

本発明に係る定電圧回路は、所定の基準電圧と出力電圧の誤差を、定電流源を含む演算増幅器により増幅し、前記増幅した電圧に基づいて負荷電流を制御することにより、出力電圧が所定の定電圧になるように制御する定電圧回路であって、
前記出力電圧を所定の帯域に制限した交流成分のみを検出して、前記検出された検出電圧を出力する電圧検出手段と、
前記検出電圧の交流成分を増幅して、前記増幅された増幅電圧を出力する電圧増幅手段と、
前記増幅電圧に基づいて、所定のしきい値以上であるか否かを示す判定信号を出力する判定手段と、
前記判定信号に基づいて、前記演算増幅器の定電流源の電流値を増加することで、前記演算増幅器の消費電流を一時的に増加させる制御手段とを備えたことを特徴とする。

【発明の効果】

【0006】

本発明に係る定電圧回路によれば、出力電圧に重畳される一部周波数の帯域のみを検出、増幅を容易に実現することで、定電圧回路の高周波に対する動作安定動作を維持しつつ負荷過渡応答特性の改善を実現することができる。

【図面の簡単な説明】

【0007】

【図1】実施形態１に係る定電圧回路の構成例を示す回路図である。

【図2】実施形態２に係る定電圧回路の構成例を示す回路図である。

【図3】実施形態３に係る定電圧回路の構成例を示す回路図である。

【図4】実施形態４に係る定電圧回路の構成例を示す回路図である。

【図5】従来例及び実施形態１に係る検知回路（増幅回路含む）の周波数特性を示すグラフである。

【図6A】実施形態１に係る定電圧回路の出力電圧Ｖｏｕｔ、その負荷電流Ｉｌｏａｄ、演算増幅器１の消費電流Ｉｓｓ、及び従来例に係る定電圧回路の出力電圧Ｖｏｕｔｐの時間波形を示す波形図である。

【図6B】図６Ａの両軸の拡大図である。

【図6C】図６Ａの時間軸の拡大図である。

【発明を実施するための形態】

【0008】

以下、本発明にかかる実施形態について図面を参照して説明する。なお、同一又は同様の構成要素については同一の符号を付している。

【0009】

実施形態１．
図１は実施形態１に係る定電圧回路の構成例を示す回路図である。

【0010】

図１において、実施形態１に係る定電圧回路は、基準電圧発生回路７により電源電圧Ｖｄｄから発生された基準電圧Ｖｒｅｆを、定電流源１４，１５を含む演算増幅器１により増幅し、前記増幅した電圧に基づいて電流制御回路５により負荷電流Ｉｌｏａｄを制御することにより、出力電圧Ｖｏｕｔが所定の定電圧になるように制御する。出力電圧Ｖｏｕｔを出力する出力端子Ｔｏｕｔと接地電圧（ＧＮＤ）との間には負荷６が接続される。ここで、負荷６は、例えば定電圧回路から電源電圧Ｖｄｄの供給を受ける所定の機能を有する電子機器等である。負荷６は具体的には、定電圧回路から電源電圧の供給を受ける自動車用の電子機器、又は定電圧回路から電源供給を受けるコピー機又はプリンタといった画像形成装置等である。また、これらの電子機器又は装置がそれぞれ定電圧回路を有するように構成してもよい。

【0011】

図１の定電圧回路は、演算増幅器１と、過渡特性改善回路２と、電流制御回路５と、平滑用キャパシタ２０とを備えて構成される。ここで、過渡特性改善回路２は、電圧検出回路３と、電圧増幅手段である増幅回路４とを備えて、オーバーシュート又はアンダーシュート等を防止して過渡特性を改善する。また、基準電圧発生回路７は電源電圧Ｖｄｄから所定の基準電圧Ｖｒｅｆを発生する。

【0012】

電流制御回路５は、
（１）出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗Ｒ１０，Ｒ１１と、
（２）ゲートに入力される信号に応じて出力電圧Ｖｏｕｔを出力する電流の制御を行うＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタという。）からなるドライバトランジスタＭ１と、
（３）抵抗Ｒ１０の一端と、トランジスタＭ１のゲートとの間に接続され、抵抗及びキャパシタの直列回路である位相補償回路８と、
を備える。

【0013】

演算増幅器１は、分圧電圧Ｖｆｂが基準電圧ＶｒｅｆになるようにドライバトランジスタＭ１の動作制御を行う誤差増幅回路を構成する。過渡特性改善回路２は、出力電圧Ｖｏｕｔを検出しかつ増幅して定電流源１４を制御する。ここで、演算増幅器１は、カレントミラー回路を構成するＰＭＯＳトランジスタＭ４，Ｍ５と、ＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという。）Ｍ２，Ｍ３と、所定の定電流を供給する定電流源１５と、所定の定電流を供給する定電流源１４、およびスイッチＳＷ１とを備える。

【0014】

電源電圧Ｖｄｄに接続された入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にドライバトランジスタＭ１が接続され、出力端子Ｔｏｕｔと接地電圧（ＧＮＤ）との間に、抵抗Ｒ１０及びＲ１１の直列回路が接続される。ここで、抵抗Ｒ１０とＲ１１との接続点から分圧電圧Ｖｆｂが出力される。演算増幅器１の反転入力端子を構成するＮＭＯＳトランジスタＭ３のゲートには基準電圧Ｖｒｅｆが基準電圧発生回路７から入力され、演算増幅器１の非反転入力端子を構成するＮＭＯＳトランジスタＭ２のゲートには分圧電圧Ｖｆｂが入力される。ＮＭＯＳトランジスタＭ２及びＭ３は差動対を構成し、ＰＭＯＳトランジスタＭ５及びＭ４はカレントミラー回路を形成して前記差動対の負荷を構成する。

【0015】

ＰＭＯＳトランジスタＭ４及びＭ５において、各ソースは入力電圧Ｖｄｄにそれぞれ接続されており、各ゲートは互いに接続され当該接続点はＰＭＯＳトランジスタＭ４のドレインに接続される。また、ＰＭＯＳトランジスタＭ４のドレインはＮＭＯＳトランジスタＭ２のドレインに接続され、ＰＭＯＳトランジスタＭ５のドレインはＮＭＯＳトランジスタＭ３のドレインに接続される。ＮＭＯＳトランジスタＭ２及びＭ３の各ソースは互いに接続され、当該接続点と接地電圧（ＧＮＤ）との間において、定電流源１４及びスイッチＳＷ１の直列回路と、定電流源１５とが並列接続されている。なお、出力端子ＶｏｕｔとＭＯＳトランジスタＭ１のゲートとの間には、位相補償回路８が接続される。

【0016】

以上のように構成された演算増幅器１は、基準電圧Ｖｒｅｆと分圧電圧Ｖｆｂとの電圧差を増幅してドライバトランジスタＭ１のゲートに出力し、ドライバトランジスタＭ１から出力される出力電流を制御して出力電圧Ｖｏｕｔが所定の電圧になるように制御する。

【0017】

過渡特性改善回路２は、電圧検出回路３と、増幅回路４と、判定回路を構成するインバータ１６とを備えて構成される。電圧検出回路３は、ＮＭＯＳトランジスタＭ８，Ｍ９と、所定の定電流を供給する定電流源１２と、出力電圧Ｖｏｕｔの変動を検出するキャパシタ１７とを備える。定電流源１２の一端は電源電圧Ｖｄｄに接続され、定電流源１２の他端はＮＭＯＳトランジスタＭ８のドレイン及びＮＭＯＳトランジスタＭ９のゲートに接続される。キャパシタ１７はＮＭＯＳトランジスタＭ８のソース、及びソース接地のＮＭＯＳトランジスタＭ９のドレインに接続され、ＮＭＯＳトランジスタＭ８のドレインはＮＭＯＳトランジスタＭ９のゲートに接続される。なお、ＮＭＯＳトランジスタＭ８のゲートには所定のバイアス電圧が印加される。また、ＮＭＯＳトランジスタＭ９のゲートは増幅回路４の入力端子に接続される。

【0018】

次に、過渡特性改善回路２の動作について説明する。

【0019】

ＮＭＯＳトランジスタＭ８，Ｍ９及び定電流源１２で構成された電圧検出回路３は、出力電圧Ｖｏｕｔの高周波の交流成分のみを検出し、検出波形と同相の信号を増幅して、検出電圧Ｖｄとして出力する。当該電圧検出回路３からの検出電圧Ｖｄは増幅回路４により、交流成分を増幅された後、増幅された交流成分に対して、判定回路であるインバータ１６によってしきい値判定を行う。すなわち、インバータ１６は、入力される交流成分の電圧が所定のしきい値電圧未満となったときに、Ｈレベルの判定信号をスイッチＳＷ１の制御端子に出力してスイッチＳＷ１をオンする。一方、入力される交流成分の電圧が所定のしきい値電圧以上となったときに、Ｌレベルの判定信号をスイッチＳＷ１の制御端子に出力してスイッチＳＷ１をオフする。これにより、インバータ１６は演算増幅器１の所定の定電流を供給する定電流源１４をオン／オフ制御する。なお、スイッチＳＷ１は例えばＭＯＳトランジスタで構成される。

【0020】

ＮＭＯＳトランジスタＭ８のドレインをＮＭＯＳトランジスタＭ９のゲートに接続することによって、ＮＭＯＳトランジスタＭ９のドレインの出力抵抗が低下する。出力電圧変動を検出するキャパシタ１７をＮＭＯＳトランジスタＭ８のソースに接続することで、ＮＭＯＳトランジスタＭ８のソースノードとＮＭＯＳトランジスタＭ９のドレインノードの出力抵抗が並列に接続されて構成される出力抵抗とキャパシタ１７で決まるフィルタ周波数に応じた交流成分に対して動作可能かつ定電流源１２の電流値に応じたＮＭＯＳトランジスタＭ９のＭＯＳ特性に応じて高域の周波数成分を減衰させる周波数範囲選択型の電圧検出回路３を構成できる。

【0021】

以上のように構成された実施形態１によれば、前記判定信号に基づいて、演算増幅器１の定電流源１４の電流値を増加する（スイッチＳＷ１をオン）ことで、前記演算増幅器の消費電流を一時的に増加させる制御手段を備え、これにより、定電圧回路の応答特性が高速かつ高精度で安定に動作させることができる。また、当該周波数範囲選択型（帯域通過フィルタを含む）電圧検出回路３を用いることで、低消費状態では実現できなかった高周波帯域の応答が可能になるとともに、スイッチＳＷ１をオンにしたときの高周波帯域の利得を減衰させることで発振のリスクを抑制できる。これにより、消費電流を削減しても高周波成分に対する応答を可能にしつつ、従来例に係るシリコン抵抗素子を含む微分回路等を必要としないため、従来技術に比較してチップ面積を小さくすることができる。さらに、周波数範囲選択型（帯域通過フィルタを含む）電圧検出回路３を用いて通過帯域よりも高い帯域の外乱ノイズを除去することで、ロバスト性の高い回路を実現できる。なお、電圧検出回路３は、ＰＭＯＳトランジスタを用いて構成しても同様の効果が得られる。

【0022】

図５は従来例及び実施形態１に係る検知回路（増幅回路含む）の周波数特性を示すグラフである。図５において、１０１は従来例に係る微分回路及び増幅回路の周波数特性であり、１０２は実施形態１に係る周波数範囲選択型の電圧検出回路３及び増幅回路４の周波数特性である。図５から明らかなように、フィルタ周波数に応じた交流成分に対して動作可能かつ定電流源１２の電流値に応じたＮＭＯＳトランジスタＭ９のＭＯＳ特性に応じて高域の周波数成分を減衰させることができる。従って、消費電流を削減しても周波数範囲選択型の電圧検出回路３で指定した高周波成分に対する応答を可能にすることで演算増幅器の出力電圧が安定しつつ、従来例に係る微分回路等を必要としないため、従来技術に比較してチップ面積を小さくすることができる。

【0023】

図６Ａは、実施形態１に係る定電圧回路の出力電圧Ｖｏｕｔ、その負荷電流Ｉｌｏａｄ、及び演算増幅器１の消費電流Ｉｓｓ、並びに従来例に係る定電圧回路（過渡特性改善回路２を非搭載）の出力電圧Ｖｏｕｔｐの時間波形を示す波形図である。また、図６Ｂは図６Ａの両軸の拡大図であり、図６Ｃは図６Ａの時間軸の拡大図である。図５及び図６Ａ～図６Ｃから明らかなように、本発明を利用しない場合に比べて過渡応答時間を短縮することができ、出力変動時の高周波成分を増幅するという従来の特性をそのままに、増幅を意図しない帯域の信号を減衰させることで高速応答と安定動作を両立させることができる。

【0024】

実施形態２．
図２は実施形態２に係る定電圧回路の構成例を示す回路図である。実施形態２に係る定電圧回路は、図２において、増幅回路４の具体的な構成を示したことを特徴としている。以下、上記相違点について詳述する。

【0025】

図２において、増幅回路４は、増幅器４Ａ、４Ｂと、インバータ１６，１８Ａ，１８Ｂと、ノアゲート１９とを備えて構成される。増幅器４Ａは、定電流源１３と、ＮＭＯＳトランジスタＭ６と、ＰＭＯＳトランジスタＭ７とが直列に接続されて構成される。以下、実施形態１との相違点について詳述する。

【0026】

電圧検出回路３のＮＭＯＳトランジスタＭ９のゲートはＰＭＯＳトランジスタＭ７のゲートに接続されてソースフォロア回路を構成し、電圧検出回路３からの検出電圧ＶｄがＰＭＯＳトランジスタＭ７のゲートに印加される。定電流源１３の一端は電源電圧Ｖｄｄに接続され、定電流源１３の他端はＮＭＯＳトランジスタＭ６のドレインに接続される。ＮＭＯＳトランジスタＭ６のゲートには所定のバイアス電圧Ｖｂｉａｓ１が印加される。ＮＭＯＳトランジスタＭ６のソースはドレイン接地のＰＭＯＳトランジスタＭ７のソースに接続され、ＮＭＯＳトランジスタＭ６のドレインは判定回路であるインバータ１８Ａを介してノアゲート１９の第１の入力端子に接続される。

【0027】

増幅器４Ｂは、定電流源１３Ｂと、ＮＭＯＳトランジスタＭ１０，Ｍ１１とが直列に接続されて構成される。定電流源１３Ｂの一端は電源電圧Ｖｄｄに接続され、定電流源１３Ｂの他端はＮＭＯＳトランジスタＭ１０のドレイン及びノアゲート１９の第２の入力端子にインバータ１８Ｂを介して接続される。ＮＭＯＳトランジスタＭ１０のゲートには所定のバイアス電圧Ｖｂｉａｓ１が印加される。ＮＭＯＳトランジスタＭ１０のソースはソース接地のＮＭＯＳトランジスタＭ１１のドレインに接続される。電圧検出回路３からの検出電圧ＶｄがＮＭＯＳトランジスタＭ１１のゲートに印加される。

【0028】

さらに、ノアゲート１９からの出力信号は判定回路であるインバータ１６に入力される。

【0029】

以上のように構成された増幅回路４のうちの増幅器４Ａは、検出電圧Ｖｄにおけるアンダーシュートを増幅するために、増幅用ＰＭＯＳトランジスタＭ７に対して所定の動作点で動作するゲート接地増幅回路を構成するＮＭＯＳトランジスタＭ６を接続して前記検出電圧Ｖｄを、ＮＭＯＳトランジスタＭ６を介して増幅し出力する。また、増幅器４Ｂにおいては、検出電圧Ｖｄにおけるオーバーシュートを増幅するために、増幅用ＮＭＯＳトランジスタＭ１１に対して所定の動作点で動作するゲート接地増幅回路を構成するＮＭＯＳトランジスタＭ１０を接続して前記検出電圧Ｖｄを、ＮＭＯＳトランジスタＭ１１を介して増幅し出力する。

【0030】

以上のように構成された定電圧回路においては、実施形態１の作用効果に加えて、検出電圧Ｖｄにおけるアンダーシュート及びオーバーシュートを防止することができ、高い精度で高速応答と安定動作を両立させることができる。

【0031】

実施形態３．
図３は実施形態３に係る定電圧回路の構成例を示す回路図である。実施形態３に係る定電圧回路は、図２において、増幅回路４を、実施形態２に係る増幅器４Ａのみで構成したことを特徴とする。

【0032】

以上のように構成された定電圧回路においては、実施形態１の作用効果に加えて、実施形態２で上述したように検出電圧Ｖｄにおけるアンダーシュートを防止することができ、より高い精度で高速応答と安定動作を両立させることができる。

【0033】

実施形態４．
図４は実施形態４に係る定電圧回路の構成例を示す回路図である。実施形態４に係る定電圧回路は、図２において、増幅回路４を実施形態２に係る増幅器４Ｂのみで構成したことを特徴とする。

【0034】

以上のように構成された定電圧回路においては、実施形態３の作用効果に加えて、実施形態２で上述したように検出電圧Ｖｄにおけるオーバーシュートを防止することができ、より高い精度で高速応答と安定動作を両立させることができる。

【0035】

変形例．
以上の実施形態１～４においては、定電圧回路について開示しているが、負荷６が電子機器であるとき、定電圧回路を電子機器に内蔵してもよい。

【0036】

特許文献１との比較．
特許文献１には、急速な負荷電流の急激な変化に対する応答速度を速くする目的で、微分回路を有する定電圧回路ついて開示されている。ここでは、出力電圧が急峻に変動した場合にのみ、微分回路の出力電圧を増幅回路で増幅させ、増幅された微分回路の出力電圧に応じた電流を演算増幅器の中間ノードに電流を重畳させて応答させることを特徴としている。

【0037】

しかし、当該特許文献１に係る発明では、高周波帯域の微小な出力電圧信号に対しても増幅を行い、演算増幅器の出力が不安定になり、消費電流が増加するという問題と、周波数帯域を下げるために微分回路を構成する抵抗成分を大きくしようとすると抵抗素子面積が大きくなるという問題は解消できていない。

【0038】

これに対して、本発明の実施形態では、過渡応答の瞬間に出力電圧の微分波形を利用することが可能でありつつ、出力電圧に対する増幅周波数範囲制限を定電流源の電流値に応じて容易に実行できるため、意図しない帯域の高周波成分に対する電流増幅を抑制することができる。このため、高速な過渡応答特性を維持しつつ、微小な高周波成分が出力電圧に重畳された場合でも安定した動作を維持できる。

【符号の説明】

【0039】

１ 演算増幅器
２ 過渡特性改善回路
３ 電圧検出回路
４ 増幅回路
４Ａ，４Ｂ 増幅器
５ 電流制御回路
６ 負荷
７ 基準電圧発生回路
８ 位相補償回路
１２～１５，１３Ｂ 定電流源
１６ インバータ
１７ キャパシタ
１８Ａ，１８Ｂ インバータ
１９ ノアゲート
２０ キャパシタ
Ｍ１～Ｍ１１ ＭＯＳトランジスタ
Ｒ１０，Ｒ１１ 抵抗
ＳＷ１ スイッチ
Ｔｉｎ 入力端子
Ｔｏｕｔ 出力端子
Ｖｄｄ 電源電圧
Ｖｄ 検出電圧
Ｖｂｉａｓ，Ｖｂｉａｓ１ バイアス電圧
Ｖｒｅｆ 基準電圧
Ｖｆｂ 分圧電圧
Ｉｌｏａｄ 負荷電流

【先行技術文献】

【特許文献】

【0040】

【文献】特開２０１５－１５８７３２号公報

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図6C】