知財求人 - 知財ポータルサイト「IP Force」
特許7187322結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-12-02
(45)【発行日】2022-12-12
(54)【発明の名称】結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置
(51)【国際特許分類】
C23C 14/08 20060101AFI20221205BHJP
C23C 14/58 20060101ALI20221205BHJP
H01L 29/786 20060101ALI20221205BHJP
H01L 21/336 20060101ALI20221205BHJP
H01L 29/78 20060101ALI20221205BHJP
H01L 21/363 20060101ALI20221205BHJP
【ＦＩ】
C23C14/08 D
C23C14/58 B
H01L29/78 618B
H01L29/78 618A
H01L29/78 627F
H01L29/78 301H
H01L21/363
【請求項の数】
17
(21)【出願番号】P 2018565502
(86)(22)【出願日】2018-01-26
(86)【国際出願番号】 JP2018002432
(87)【国際公開番号】W WO2018143073
(87)【国際公開日】2018-08-09
【審査請求日】2020-08-25
(31)【優先権主張番号】P 2017017149
(32)【優先日】2017-02-01
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000183646
【氏名又は名称】出光興産株式会社
(74)【代理人】
【識別番号】110000637
【氏名又は名称】特許業務法人樹之下知的財産事務所
(72)【発明者】
【氏名】井上 一吉
(72)【発明者】
【氏名】柴田 雅敏
(72)【発明者】
【氏名】霍間 勇輝
(72)【発明者】
【氏名】川嶋 絵美
(72)【発明者】
【氏名】竹嶋 基浩
【審査官】山本 一郎
(56)【参考文献】
【文献】特開２０１６－２０１４５８（ＪＰ，Ａ）
【文献】国際公開第２０１３／０２１６３２（ＷＯ，Ａ１）
【文献】特開２０１６－１９５２５６（ＪＰ，Ａ）
【文献】特開２０１２－２５３３１５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｃ２３Ｃ １４／０８
Ｃ２３Ｃ １４／５８
Ｈ０１Ｌ ２９／７８６
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２１／３６３
(57)【特許請求の範囲】
【請求項1】
酸化インジウムを主成分とし、単一の結晶方位を有する表面結晶粒子を含み、電子線後方散乱解析法で観察したときに、表面の結晶状態がファセット状である結晶粒子が観察され、前記ファセット状の結晶粒子は、平均結晶粒径が１μｍ以上であり、
バンドギャップが３．９０ｅＶ以上であり、
インジウム元素以外の正三価の金属元素からなる群から選択される１種以上の元素を含む、結晶質酸化物半導体薄膜。
【請求項2】
表面の結晶状態が前記ファセット状である結晶粒子が占める面積が５０％以上である、請求項１に記載の結晶質酸化物半導体薄膜。
【請求項3】
前記インジウム元素以外の正三価の金属元素の含有量が、前記結晶質酸化物半導体薄膜中の全金属分に対して５原子％超２０原子％以下である、請求項１または請求項２に記載の結晶質酸化物半導体薄膜。
【請求項4】
前記インジウム元素以外の正三価の金属元素が、ガリウム、及びランタノイド元素からなる群から選択される１種以上の元素である、請求項１から請求項３のいずれか一項に記載の結晶質酸化物半導体薄膜。
【請求項5】
キャリヤー密度が５×１０１７ｃｍ－３以上である、請求項１から請求項４のいずれか一項に記載の結晶質酸化物半導体薄膜。
【請求項6】
酸化インジウムを主成分とするスパッタリングターゲットを用い、不純物ガスを実質的に含まない、アルゴン及び酸素からなる群から選択される１種以上のガスをスパッタガスとして用いて、スパッタリングにより酸化物半導体薄膜を成膜する工程、前記酸化物半導体薄膜に対して酸化雰囲気での加熱処理を行わずに、前記酸化物半導体薄膜の上に保護膜を形成する工程、及び
前記酸化物半導体薄膜及び前記保護膜を含む積層体に加熱処理を施す工程
を含む請求項１から請求項５のいずれか一項に記載の結晶質酸化物半導体薄膜を含む積層体の製造方法。
【請求項7】
前記スパッタガス中の不純物ガスの割合が０．１体積％以下である、請求項６に記載の積層体の製造方法。
【請求項8】
前記スパッタリングターゲットが、ガリウム、及びランタノイド元素からなる群から選択される１種以上の金属元素を含有する、請求項６又は請求項７に記載の積層体の製造方法。
【請求項9】
前記加熱処理を施す工程の加熱処理温度が２５０℃以上５００℃以下である、請求項６から請求項８のいずれか一項に記載の積層体の製造方法。
【請求項10】
前記加熱処理を施す工程において、１５０℃から２５０℃までの昇温速度が２０℃／分以下である、請求項６から請求項９のいずれか一項に記載の積層体の製造方法。
【請求項11】
前記加熱処理を施す工程の加熱時間が０．１時間以上５時間以下である、請求項６から請求項１０のいずれか一項に記載の積層体の製造方法。
【請求項12】
請求項１から請求項５のいずれか一項に記載の結晶質酸化物半導体薄膜を含む酸化物半導体層と、前記酸化物半導体層の一方の面に設けられたゲート絶縁膜と、
前記ゲート絶縁膜に設けられ、前記ゲート絶縁膜を挟んで前記酸化物半導体層と対向するゲート電極と
前記酸化物半導体層に電気的に接続されたソース電極およびドレイン電極と、
を備える薄膜トランジスタ。
【請求項13】
飽和移動度が１００ｃｍ２／Ｖ・ｓｅｃ以上である、請求項１２に記載の薄膜トランジスタ。
【請求項14】
ドレイン電圧に０．１Ｖ印加した場合のソース・ドレイン電極間の電流Ｉｄ及びゲート電圧Ｖｇから伝達特性Ｉｄ－Ｖｇのグラフを作成し、前記Ｉｄ－Ｖｇグラフから得られた電界効果移動度μからＶｇ－μグラフを作成した場合、Ｖｇ＝Ｖｔｈ（閾値電圧）＋５の電界効果移動度が５０ｃｍ２／Ｖｓ以上であり、Ｖｇ＝ＶｔｈからＶｔｈ＋２０の間の平均電界効果移動度がＶｇ＝ＶｔｈからＶｔｈ＋２０の間の最大電界効果移動度の５０％以上である、請求項１２又は請求項１３に記載の薄膜トランジスタ。
【請求項15】
酸化インジウムを主成分とするスパッタリングターゲットを用い、不純物ガスを実質的に含まない、アルゴン及び酸素からなる群から選択される１種以上のガスをスパッタガスとして用いて、スパッタリングにより酸化物半導体層を成膜する工程、前記酸化物半導体層に対して酸化雰囲気での加熱処理を行わずに、前記酸化物半導体層の上に保護絶縁膜を形成する工程、及び
前記酸化物半導体層及び前記保護絶縁膜を含む積層体に加熱処理を施す工程
を含む請求項１２から請求項１４のいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項16】
請求項１２から請求項１４のいずれか一項に記載の薄膜トランジスタを用いた電子機器。
【請求項17】
請求項１２から請求項１４のいずれか一項に記載の薄膜トランジスタを用いた車載用表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器及び車載用表示装置に関する。
【背景技術】
【0002】
薄膜トランジスタ（ＴＦＴ）に用いられるアモルファス（非晶質）酸化物半導体は、汎用のアモルファスシリコン（ａ－Ｓｉ）に比べて高いキャリヤー移動度を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板等への適用が期待されている。上記のような酸化物半導体（膜）の形成に当たっては、当該膜と同じ材料のスパッタリングターゲットをスパッタリングするスパッタリング法が好適に用いられている。スパッタリング法で形成された薄膜が、イオンプレーティング法や真空蒸着法、電子ビーム蒸着法で形成された薄膜に比べ、膜面方向（膜面内）における成分組成や膜厚等の面内均一性に優れており、スパッタリングターゲットと同じ成分組成の薄膜を形成できるためである。スパッタリングターゲットは、通常、酸化物粉末を混合、焼結し、機械加工を経て形成される。
【0003】
表示装置に用いられる酸化物半導体の組成として最も開発が進んでいるのは、Ｉｎ含有のＩｎ－Ｇａ－Ｚｎ－Ｏ非晶質酸化物半導体である（例えば、特許文献１から４参照）。さらに、最近では、ＴＦＴの高い移動度や信頼性の向上を目的として、Ｉｎを主成分とし、添加元素の種類や濃度を変更する試みがなされている（例えば、特許文献５参照）。また、特許文献６から８ではＩｎ－Ａｌ系のスパッタリングターゲットが報告されている。
特許文献９には、酸化インジウム、酸化ガリウム及び酸化サマリウムを含有するスパッタリングターゲットや半導体膜を用いた薄膜トランジスタに関する技術が開示されている。
特許文献９には、酸化インジウム、酸化ガリウム及び酸化サマリウムを含有するスパッタリングターゲットや半導体膜を用いた薄膜トランジスタに関する技術が開示されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２００８－２１４６９７号公報
【文献】特開２００８－１６３４４１号公報
【文献】特開２００８－１６３４４２号公報
【文献】特開２０１２－１４４４１０号公報
【文献】特開２０１１－２２２５５７号公報
【文献】特開２０１１－２４９５７０号公報
【文献】国際公開２０１０／０７０９４４号パンフレット
【文献】国際公開２０１２／０９０４９０号パンフレット
【文献】国際公開２０１５／０９８０６０号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【0005】
酸化物半導体は、非晶質酸化物半導体と結晶質酸化物半導体に分類できる。非晶質酸化物半導体のキャリヤーは、酸素欠損により発生する電子により構成される。結晶質酸化物半導体は、結晶質の薄膜にすることによって高移動度のＴＦＴが得られることが報告されている。
しかしながら、結晶質薄膜は、ＴＦＴ製造の各工程における様々な熱負荷、酸化負荷、還元負荷等によりキャリヤー密度が変動してしまう。即ち、結晶質酸化物半導体薄膜は、未だキャリヤー密度が変動するという課題を抱えており、ＴＦＴ特性の変動を抑え込めていない。
しかしながら、結晶質薄膜は、ＴＦＴ製造の各工程における様々な熱負荷、酸化負荷、還元負荷等によりキャリヤー密度が変動してしまう。即ち、結晶質酸化物半導体薄膜は、未だキャリヤー密度が変動するという課題を抱えており、ＴＦＴ特性の変動を抑え込めていない。
【0006】
また、表示装置用の酸化物半導体膜の移動度や信頼性を高める観点からは、酸化物半導体のエネルギーギャップ内に存在するトラップを低減することが重要である。その１つの手法としてスパッタ中にチャンバー内に水を導入して、より効果的に酸化する方法がある（例えば、特許文献８）。水はプラズマ中で分解され、非常に強い酸化力を示すＯＨラジカルになり、酸化物半導体のトラップを減らす効果がある。ところが、水を導入するプロセスは、水中に溶け込んだ酸素や窒素を予め充分脱気する必要がある他、配管の腐食対策等新たな対策が必要となる問題があった。
【0007】
本発明の目的は、安定したキャリヤー密度を有する結晶質酸化物半導体薄膜、及びこれを用いた飽和移動度が高い薄膜トランジスタを提供することである。
【課題を解決するための手段】
【0008】
本発明者らが鋭意検討した結果、以下の知見が得られた。即ち、水等の不純物を導入することなしに、又は低減した状態で、酸化インジウムを主成分とする酸化物半導体薄膜を成膜し、酸化雰囲気での加熱処理を経ずに保護膜を形成することでキャリヤー密度の高い酸化物半導体膜を形成し、Burstein-Moss効果により、バンドギャップを大きくする。その後加熱処理を施すことにより、単一の結晶方位を有する表面結晶粒子を含み、バンドギャップが高く、さらに、飽和移動度の高い結晶質酸化物半導体薄膜が得られる。結晶質酸化物半導体薄膜は、単一の結晶方位を有する表面結晶粒子を含むことによって結晶が安定化し、バンドギャップが高いことにより光安定性に優れるため、ＴＦＴに用いた場合に、酸化物半導体薄膜のキャリヤー密度の変動、ひいてはＴＦＴ特性の変動を低減することができ、超高速の移動度を有するＴＦＴを製造することができる。
【0009】
超高速の移動度を有するＴＦＴの作用機構は以下のように考えられる。即ち、酸化物半導体薄膜上に保護膜を形成した後の加熱処理によって、酸化物半導体薄膜の表面（保護膜側の面）で酸素との反応が起こるため、酸素欠損が減少しキャリヤー密度も減少する。本発明においては、酸化物半導体薄膜の成膜後に酸化雰囲気での加熱処理を経ずに保護膜を形成することで、保護膜形成前の酸化物半導体薄膜のキャリヤー密度を十分高いものとしておく。これにより、その後の加熱処理によって、酸化物半導体薄膜の表面側のキャリヤー密度は低く抑えられ、裏面（ゲート絶縁膜側の面）近傍のキャリヤー密度は高く維持することが可能となり、安定したＶｔｈ（閾値電圧）を有し、かつ超高速の移動度を有するＴＦＴを達成することができる。
【0010】
本発明によれば、以下の結晶質酸化物半導体薄膜等が提供される。
［１］．酸化インジウムを主成分とし、単一の結晶方位を有する表面結晶粒子を含み、バンドギャップが３．９０ｅＶ以上である、結晶質酸化物半導体薄膜。
［２］．電子線後方散乱解析法で観察したときに、表面の結晶状態がファセット状である結晶粒子が観察される、［１］に記載の結晶質酸化物半導体薄膜。
［３］．表面の結晶状態がファセット状である結晶粒子が占める面積が５０％以上である、１又は２に記載の結晶質酸化物半導体薄膜。
［４］．インジウム元素以外の正三価の金属元素からなる群から選択される１種以上の元素を含む、［１］から［３］のいずれか１つに記載の結晶質酸化物半導体薄膜。
［５］．前記インジウム元素以外の正三価の金属元素の含有量が、前記結晶質酸化物半導体薄膜中の全金属分に対して５原子％超２０原子％以下である、［４］に記載の結晶質酸化物半導体薄膜。
［６］．前記インジウム元素以外の正三価の金属元素が、ガリウム、及びランタノイド元素からなる群から選択される１種以上の元素である、［４］又は［５］に記載の結晶質酸化物半導体薄膜。
［７］．キャリヤー密度が５×１０17ｃｍ-3以上である、［１］から［６］いずれか１つに記載の結晶質酸化物半導体薄膜。
［８］．酸化インジウムを主成分とするスパッタリングターゲットを用い、不純物ガスを実質的に含まない、アルゴン及び酸素からなる群から選択される１種以上のガスをスパッタガスとして用いて、スパッタリングにより酸化物半導体薄膜を成膜する工程、
前記酸化物半導体薄膜に対して酸化雰囲気での加熱処理を行わずに、前記酸化物半導体薄膜の上に保護膜を形成する工程、及び
前記酸化物半導体薄膜及び前記保護膜を含む積層体に加熱処理を施す工程
を含む［１］から［７］のいずれか１つに記載の結晶質酸化物半導体薄膜を含む積層体の製造方法。
［９］．前記スパッタガス中の不純物ガスの割合が０．１体積％以下である、［８］に記載の積層体の製造方法。
［１０］．前記スパッタリングターゲットが、ガリウム、及びランタノイド元素からなる群から選択される１種以上の金属元素を含有する、［８］又は［９］に記載の積層体の製造方法。
［１１］．前記加熱処理を施す工程の加熱処理温度が２５０℃以上５００℃以下である、［８］から［１０］のいずれか１つに記載の積層体の製造方法。
［１２］．前記加熱処理を施す工程において、１５０℃から２５０℃までの昇温速度が２０℃／分以下である、［８］から［１１］のいずれか１つに記載の積層体の製造方法。
［１３］．前記加熱処理を施す工程の加熱時間が０．１時間以上５時間以下である、［８］から［１２］のいずれか１つに記載の積層体の製造方法。
［１４］．
［１］から［７］のいずれか１つに記載の結晶質酸化物半導体薄膜を含む酸化物半導体層と、
前記酸化物半導体層の一方の面に設けられたゲート絶縁膜と、
前記ゲート絶縁膜に設けられ、前記ゲート絶縁膜を挟んで前記酸化物半導体層と対向するゲート電極と
前記酸化物半導体層に電気的に接続されたソース電極およびドレイン電極と、
を備える薄膜トランジスタ。
［１５］．飽和移動度が１００ｃｍ2／Ｖ・ｓｅｃ以上である、［１４］に記載の薄膜トランジスタ。
［１６］．ドレイン電圧に０．１Ｖ印加した場合のソース・ドレイン電極間の電流Ｉｄ及びゲート電圧Ｖｇから伝達特性Ｉｄ－Ｖｇのグラフを作成し、前記Ｉｄ－Ｖｇグラフから得られた電界効果移動度μからＶｇ－μグラフを作成した場合、Ｖｇ＝Ｖｔｈ（閾値電圧）＋５の電界効果移動度が５０ｃｍ2／Ｖｓ以上であり、Ｖｇ＝ＶｔｈからＶｔｈ＋２０の間の平均電界効果移動度がＶｇ＝ＶｔｈからＶｔｈ＋２０の間の最大電界効果移動度の５０％以上である、［１４］又は［１５］に記載の薄膜トランジスタ。
［１７］．酸化インジウムを主成分とするスパッタリングターゲットを用い、不純物ガスを実質的に含まない、アルゴン及び酸素からなる群から選択される１種以上のガスをスパッタガスとして用いて、スパッタリングにより酸化物半導体層を成膜する工程、
前記酸化物半導体層に対して酸化雰囲気での加熱処理を行わずに、前記酸化物半導体層の上に保護絶縁膜を形成する工程、及び
前記酸化物半導体層及び前記保護絶縁膜を含む積層体に加熱処理を施す工程
を含む［１４］から［１６］のいずれか１つに記載の薄膜トランジスタの製造方法。
［１８］．［１４］から［１６］のいずれか１つに記載の薄膜トランジスタを用いた電子機器。
［１９］．［１４］から［１６］のいずれか１つに記載の薄膜トランジスタを用いた車載用表示装置。
［１］．酸化インジウムを主成分とし、単一の結晶方位を有する表面結晶粒子を含み、バンドギャップが３．９０ｅＶ以上である、結晶質酸化物半導体薄膜。
［２］．電子線後方散乱解析法で観察したときに、表面の結晶状態がファセット状である結晶粒子が観察される、［１］に記載の結晶質酸化物半導体薄膜。
［３］．表面の結晶状態がファセット状である結晶粒子が占める面積が５０％以上である、１又は２に記載の結晶質酸化物半導体薄膜。
［４］．インジウム元素以外の正三価の金属元素からなる群から選択される１種以上の元素を含む、［１］から［３］のいずれか１つに記載の結晶質酸化物半導体薄膜。
［５］．前記インジウム元素以外の正三価の金属元素の含有量が、前記結晶質酸化物半導体薄膜中の全金属分に対して５原子％超２０原子％以下である、［４］に記載の結晶質酸化物半導体薄膜。
［６］．前記インジウム元素以外の正三価の金属元素が、ガリウム、及びランタノイド元素からなる群から選択される１種以上の元素である、［４］又は［５］に記載の結晶質酸化物半導体薄膜。
［７］．キャリヤー密度が５×１０17ｃｍ-3以上である、［１］から［６］いずれか１つに記載の結晶質酸化物半導体薄膜。
［８］．酸化インジウムを主成分とするスパッタリングターゲットを用い、不純物ガスを実質的に含まない、アルゴン及び酸素からなる群から選択される１種以上のガスをスパッタガスとして用いて、スパッタリングにより酸化物半導体薄膜を成膜する工程、
前記酸化物半導体薄膜に対して酸化雰囲気での加熱処理を行わずに、前記酸化物半導体薄膜の上に保護膜を形成する工程、及び
前記酸化物半導体薄膜及び前記保護膜を含む積層体に加熱処理を施す工程
を含む［１］から［７］のいずれか１つに記載の結晶質酸化物半導体薄膜を含む積層体の製造方法。
［９］．前記スパッタガス中の不純物ガスの割合が０．１体積％以下である、［８］に記載の積層体の製造方法。
［１０］．前記スパッタリングターゲットが、ガリウム、及びランタノイド元素からなる群から選択される１種以上の金属元素を含有する、［８］又は［９］に記載の積層体の製造方法。
［１１］．前記加熱処理を施す工程の加熱処理温度が２５０℃以上５００℃以下である、［８］から［１０］のいずれか１つに記載の積層体の製造方法。
［１２］．前記加熱処理を施す工程において、１５０℃から２５０℃までの昇温速度が２０℃／分以下である、［８］から［１１］のいずれか１つに記載の積層体の製造方法。
［１３］．前記加熱処理を施す工程の加熱時間が０．１時間以上５時間以下である、［８］から［１２］のいずれか１つに記載の積層体の製造方法。
［１４］．
［１］から［７］のいずれか１つに記載の結晶質酸化物半導体薄膜を含む酸化物半導体層と、
前記酸化物半導体層の一方の面に設けられたゲート絶縁膜と、
前記ゲート絶縁膜に設けられ、前記ゲート絶縁膜を挟んで前記酸化物半導体層と対向するゲート電極と
前記酸化物半導体層に電気的に接続されたソース電極およびドレイン電極と、
を備える薄膜トランジスタ。
［１５］．飽和移動度が１００ｃｍ2／Ｖ・ｓｅｃ以上である、［１４］に記載の薄膜トランジスタ。
［１６］．ドレイン電圧に０．１Ｖ印加した場合のソース・ドレイン電極間の電流Ｉｄ及びゲート電圧Ｖｇから伝達特性Ｉｄ－Ｖｇのグラフを作成し、前記Ｉｄ－Ｖｇグラフから得られた電界効果移動度μからＶｇ－μグラフを作成した場合、Ｖｇ＝Ｖｔｈ（閾値電圧）＋５の電界効果移動度が５０ｃｍ2／Ｖｓ以上であり、Ｖｇ＝ＶｔｈからＶｔｈ＋２０の間の平均電界効果移動度がＶｇ＝ＶｔｈからＶｔｈ＋２０の間の最大電界効果移動度の５０％以上である、［１４］又は［１５］に記載の薄膜トランジスタ。
［１７］．酸化インジウムを主成分とするスパッタリングターゲットを用い、不純物ガスを実質的に含まない、アルゴン及び酸素からなる群から選択される１種以上のガスをスパッタガスとして用いて、スパッタリングにより酸化物半導体層を成膜する工程、
前記酸化物半導体層に対して酸化雰囲気での加熱処理を行わずに、前記酸化物半導体層の上に保護絶縁膜を形成する工程、及び
前記酸化物半導体層及び前記保護絶縁膜を含む積層体に加熱処理を施す工程
を含む［１４］から［１６］のいずれか１つに記載の薄膜トランジスタの製造方法。
［１８］．［１４］から［１６］のいずれか１つに記載の薄膜トランジスタを用いた電子機器。
［１９］．［１４］から［１６］のいずれか１つに記載の薄膜トランジスタを用いた車載用表示装置。
【0011】
本発明によれば、安定したキャリヤー密度を有する結晶質酸化物半導体薄膜、及びこれを用いた飽和移動度が高い薄膜トランジスタを提供することができる。
【図面の簡単な説明】
【0012】
【図1】酸化インジウム（Ｉｎ2Ｏ3）薄膜表面の結晶解析法として電子線後方散乱回折法（ＥＢＳＤ；Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒｉｎｇ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎｓ）による方位基準を示す図である。
【図2】結晶質酸化物半導体薄膜のＥＢＳＤ画像であり、酸化インジウム（Ｉｎ2Ｏ3）薄膜表面がファセット状の結晶状態を示す場合の典型的なＥＢＳＤ画像である。
【図3】本発明の一態様に係る薄膜トランジスタを示す縦断面図。
【図4】本発明の一態様に係る薄膜トランジスタを示す縦断面図。
【図5】本発明の一態様に係る量子トンネル電界効果トランジスタを示す縦断面図。
【図6】量子トンネル電界効果トランジスタの他の例を示す縦断面図。
【図8A】量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。
【図8B】量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。
【図8C】量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。
【図8D】量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。
【図8E】量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。
【図9A】本発明の一態様に係る薄膜トランジスタを用いた表示装置を示す上面図
【図9B】ＶＡ型液晶表示装置の画素に適用することができる画素部の回路を示す図
【図9C】有機ＥＬ素子を用いた表示装置の画素部の回路を示す図
【図10】本発明の一態様に係る薄膜トランジスタを用いた固体撮像素子の画素部の回路を示す図。
【図11A】ガラス基板上に酸化物半導体薄膜を形成した状態を示す縦断面図。
【発明を実施するための形態】
【0013】
１．結晶質酸化物半導体薄膜
本発明の一態様における結晶質酸化物半導体薄膜は、酸化インジウムを主成分とし、単一の結晶方位を有する表面結晶粒子を含み、バンドギャップが３．９０ｅＶ以上である。
単一の結晶方位を有する表面結晶粒子を含む結晶質酸化物半導体薄膜は、結晶が安定であり、ＴＦＴ製造工程における様々な負荷（例えば、熱負荷、酸化負荷、還元負荷等）によるキャリヤー密度の変動を低減することができる。そのような結晶質酸化物半導体薄膜をチャネル層とする薄膜トランジスタは高い飽和移動度を達成できる。
本発明の一態様における結晶質酸化物半導体薄膜は、酸化インジウムを主成分とし、単一の結晶方位を有する表面結晶粒子を含み、バンドギャップが３．９０ｅＶ以上である。
単一の結晶方位を有する表面結晶粒子を含む結晶質酸化物半導体薄膜は、結晶が安定であり、ＴＦＴ製造工程における様々な負荷（例えば、熱負荷、酸化負荷、還元負荷等）によるキャリヤー密度の変動を低減することができる。そのような結晶質酸化物半導体薄膜をチャネル層とする薄膜トランジスタは高い飽和移動度を達成できる。
【0014】
結晶質酸化物半導体薄膜のバンドギャップは、３．９０ｅＶ以上が好ましく、より好ましくは３．９５ｅＶ以上であり、さらに好ましくは４．００ｅＶ以上である。光学バンドギャップは、例えば、島津製作所製自記分光光度計「ＵＶ－３１００ＰＣ」を用いて測定できる。バンドギャップが３．９０ｅＶ以上であると、外光や有機ＥＬ等の発光体からの光による誤作動を低減することができる。
【0015】
「酸化インジウムを主成分とする」とは、結晶質酸化物半導体薄膜を構成する酸化物の５０質量％以上が酸化インジウムであることを意味し、当該割合は、好ましくは７０質量％以上、より好ましくは８０質量％以上、さらに好ましくは９０質量％以上である。酸化インジウムが結晶質酸化物半導体薄膜を構成する酸化物の５０質量％以上であれば、ＴＦＴに採用した場合に十分高い飽和移動度を発揮することができる。
【0016】
「単一の結晶方位を有する表面結晶粒子を含む」とは、結晶方位が制御された状態をいう。例えば、通常は、ＥＢＳＤ（電子線後方散乱解析法）で観察したときに、結晶質酸化物半導体薄膜の表面の結晶状態がファセット状である結晶粒子が観察されれば、「単一の結晶方位を有する表面結晶粒子を含む」と言える。
酸化インジウム（Ｉｎ2Ｏ3）薄膜表面の結晶解析法としてＥＢＳＤ測定による方位基準を図１に示す。
酸化インジウム（Ｉｎ2Ｏ3）薄膜表面の結晶解析法としてＥＢＳＤ測定による方位基準を図１に示す。
【0017】
ファセット状であるか又は放射状であるかは、例えば、ＥＢＳＤ測定等を用いることにより容易に判別できる。図２に表面結晶がファセット状の結晶状態を示す場合の典型的なＥＢＳＤ画像を示す。
【0018】
ファセット状の結晶状態の平均結晶粒径は、通常、０．５μｍ以上であり、好ましくは１μｍ以上であり、より好ましくは２μｍ以上である。また、平均結晶粒径の上限値は、通常、１０μｍ以下である。ファセット状の結晶粒子はそれぞれが単一な結晶方位を有している。平均結晶粒径が０．５μｍ以上であれば、微結晶となる可能性が小さく、１０μｍ以下であれば、内部での結晶転移を抑制でき、ファセット状態を問題なく維持できる。
【0019】
結晶粒子の粒径は、ＥＢＳＤにより表面形態を確認し、フェレー径（結晶に外接する長方形の短辺とする）を計測することにより求める。
平均結晶粒径は、結晶質酸化物半導体薄膜の中央部（対角線の交点）を中心とした枠内で観察されるファセット状結晶の粒径を測定し、その平均値を相加平均にて算出したものである。枠のサイズは、通常、５μｍ×５μｍであるが、結晶質酸化物半導体薄膜のサイズや、粒径のサイズにより適宜調整する。枠内のファセット状結晶の数は５個以上である。５個に満たない場合は、枠のサイズを拡大して観察を行う。結晶質酸化物半導体薄膜全体を観察しても５個未満の場合は、計測可能な結晶を計測することにより算出する。放射状の結晶形態の場合、結晶粒子は、通常、１μｍ以上２０μｍ以下程度の粒径を有しているが、特に１０μｍを超える結晶は、その粒径内は単一な結晶方位を示さず、中心部や結晶端部より放射状に結晶方位が変化する結晶を有している。
平均結晶粒径は、結晶質酸化物半導体薄膜の中央部（対角線の交点）を中心とした枠内で観察されるファセット状結晶の粒径を測定し、その平均値を相加平均にて算出したものである。枠のサイズは、通常、５μｍ×５μｍであるが、結晶質酸化物半導体薄膜のサイズや、粒径のサイズにより適宜調整する。枠内のファセット状結晶の数は５個以上である。５個に満たない場合は、枠のサイズを拡大して観察を行う。結晶質酸化物半導体薄膜全体を観察しても５個未満の場合は、計測可能な結晶を計測することにより算出する。放射状の結晶形態の場合、結晶粒子は、通常、１μｍ以上２０μｍ以下程度の粒径を有しているが、特に１０μｍを超える結晶は、その粒径内は単一な結晶方位を示さず、中心部や結晶端部より放射状に結晶方位が変化する結晶を有している。
【0020】
表面の結晶状態がファセット状である結晶粒子が占める面積は、５０％以上が好ましく、より好ましくは８０％、さらに好ましくは９０％以上である。当該割合が５０％以上であれば安定したキャリヤー密度が達成できる。
放射状の結晶が増えると、ＴＦＴ製造工程での様々な負荷（熱負荷、酸化負荷、還元負荷等）によるキャリヤー密度の変動を抑え込むのが難しくなる場合があり、飽和移動度が小さくなる場合がある。
ファセット状でない結晶形態としては、放射状の結晶の他、アモルファス状又は微細な結晶等が挙げられる。本発明の一態様における結晶質酸化物半導体薄膜において、ファセット状の結晶粒子が占める部分以外の部分は、通常、これらの形態の粒子が占めている。
放射状の結晶が増えると、ＴＦＴ製造工程での様々な負荷（熱負荷、酸化負荷、還元負荷等）によるキャリヤー密度の変動を抑え込むのが難しくなる場合があり、飽和移動度が小さくなる場合がある。
ファセット状でない結晶形態としては、放射状の結晶の他、アモルファス状又は微細な結晶等が挙げられる。本発明の一態様における結晶質酸化物半導体薄膜において、ファセット状の結晶粒子が占める部分以外の部分は、通常、これらの形態の粒子が占めている。
【0021】
本発明の一態様における結晶質酸化物半導体薄膜は、インジウム元素以外の正三価の金属元素からなる群から選択される１種以上の元素を含むことが好ましい。インジウム元素以外の正三価金属元素としては、ガリウム及びランタノイド元素等が挙げられ、ガリウム及びランタノイド元素からなる群から選択される１種又は２種以上であることが好ましく、ガリウム及びランタノイド元素の両方を含むことが特に好ましい。
【0022】
ガリウムは、結晶化した酸化インジウムの格子定数を小さくする効果があり、ＴＦＴの移動度を向上する効果があるため好ましい。
【0023】
ランタノイド元素としては、ランタン、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロニウム、ホルニウム、エルビウム、ツリウム、イッテリビウム及びルテチウムが好ましく、より好ましくは、ネオジム、サマリウム、イッテリビウム及びユウロピウムである。
【0024】
ランタノイド元素は酸素との結合力が大きく、酸素欠損によるキャリヤー発生を抑える効果がある。ＴＦＴ製造工程での様々な負荷や化学蒸着法（ＣＶＤ）での還元負荷等によって酸素欠損が発生し、それに起因してキャリヤー密度が増加する場合があるが、ランタノイド元素を含むことで、その後の加熱処理によりキャリヤー密度を低減することができるため好ましい。また、バンドギャップを大きくする効果も有るため好ましい。
【0025】
結晶質酸化物半導体薄膜がガリウム及びランタノイド元素から選択される１種以上の元素を含有すると、ファセット状の結晶化が行われやすい。
【0026】
インジウム元素以外の正三価の金属元素の含有量は、結晶質酸化物半導体薄膜中の全金属分に対し、５原子％超２０原子％以下であることが好ましく、７原子％超１５原子％以下であることがより好ましい。
インジウム元素以外の正三価の金属元素の含有量とは、結晶質酸化物半導体薄膜に含まれるインジウム元素以外の正三価の金属元素の合計量を意味する。
インジウム元素以外の正三価の金属元素の含有量とは、結晶質酸化物半導体薄膜に含まれるインジウム元素以外の正三価の金属元素の合計量を意味する。
【0027】
本発明の一態様による結晶質酸化物半導体薄膜の、例えば、７０質量％以上、８０質量％以上、９０質量％以上、９８質量％以上、９９質量％以上、９９．９質量％以上が、インジウム元素及びインジウム元素以外の正三価の金属元素であってもよい。
本発明の一態様による結晶質酸化物半導体薄膜は、本質的に、インジウム元素及びインジウム元素以外の正三価の金属元素からなってもよい。この場合、不可避不純物を含んでもよい。
なお、不可避不純物とは、意図的に添加しない元素であって、原料や製造工程で混入する元素を意味する。以下の説明でも同様である。不可避不純物の例としては、アルカリ金属、及びアルカリ土類金属（Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ等など）が挙げられ、１０ｐｐｍ以下、好ましくは１ｐｐｍ以下、更に好ましくは１００ｐｐｂ以下が良い。不純物濃度は、ＩＣＰやＳＩＭＳにより測定できる。また、アルカリ金属やアルカリ土類金属の他に、水素や窒素、及びハロゲン原子を含む場合も有る。この場合、ＳＩＭＳによる測定で５ｐｐｍ以下、好ましくは１ｐｐｍ以下、更に好ましくは１００ｐｐｂ以下が良い。
本発明の一態様による結晶質酸化物半導体薄膜は、インジウム元素及びインジウム元素以外の正三価の金属元素のみからなってもよい。
本発明の一態様による結晶質酸化物半導体薄膜は、本質的に、インジウム元素及びインジウム元素以外の正三価の金属元素からなってもよい。この場合、不可避不純物を含んでもよい。
なお、不可避不純物とは、意図的に添加しない元素であって、原料や製造工程で混入する元素を意味する。以下の説明でも同様である。不可避不純物の例としては、アルカリ金属、及びアルカリ土類金属（Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ等など）が挙げられ、１０ｐｐｍ以下、好ましくは１ｐｐｍ以下、更に好ましくは１００ｐｐｂ以下が良い。不純物濃度は、ＩＣＰやＳＩＭＳにより測定できる。また、アルカリ金属やアルカリ土類金属の他に、水素や窒素、及びハロゲン原子を含む場合も有る。この場合、ＳＩＭＳによる測定で５ｐｐｍ以下、好ましくは１ｐｐｍ以下、更に好ましくは１００ｐｐｂ以下が良い。
本発明の一態様による結晶質酸化物半導体薄膜は、インジウム元素及びインジウム元素以外の正三価の金属元素のみからなってもよい。
【0028】
本発明の一態様による結晶質酸化物半導体薄膜は、さらに、正四価の金属元素からなる群から選択される１種以上の元素を含有してもよい。正四価の金属元素としては、スズ、ジルコニウム、セリウム等が挙げられ、スズ、セリウムが好ましい。
【0029】
正四価の金属元素の含有量は、結晶質酸化物半導体薄膜に影響を与えない範囲で含有することができ、結晶質酸化物半導体薄膜中の全金属分に対し、０．０１原子％以上０．１原子％以下であることが好ましく、より好ましくは０．０３原子％以上０．０７原子％以下である。
正四価の金属元素の含有量とは、結晶質酸化物半導体薄膜に含まれる正四価の金属元素の合計量を意味する。
正四価の金属元素の含有量とは、結晶質酸化物半導体薄膜に含まれる正四価の金属元素の合計量を意味する。
【0030】
例えば、結晶質酸化物半導体薄膜の成膜に用いるスパッタリングターゲットにスズ元素を含有させることによって、スパッタリングターゲットの抵抗値を下げ、異常放電を低減し、安定したスパッタを行うことができるため好ましい。また、酸化物半導体薄膜の結晶化によりキャリヤーを発生し、ＴＦＴ製造工程での様々な熱負荷、酸化負荷等により酸素欠損が消滅することに起因するキャリヤー密度の低下を抑えることができる。
【0031】
本発明の一態様による結晶質酸化物半導体薄膜は、好ましくはキャリヤー密度が５×１０17ｃｍ-3以上であり、より好ましくは５．５×１０17ｃｍ-3以上である。また、７．０×１０17ｃｍ-3以上又は９．０×１０17ｃｍ-3以上としてもよい。
また、本発明の一態様による結晶質酸化物半導体薄膜は、好ましくは移動度が５０ｃｍ2／Ｖ・ｓｅｃ以上であり、より好ましくは６０ｃｍ2／Ｖ・ｓｅｃ以上である。
また、本発明の一態様による結晶質酸化物半導体薄膜は、好ましくは移動度が５０ｃｍ2／Ｖ・ｓｅｃ以上であり、より好ましくは６０ｃｍ2／Ｖ・ｓｅｃ以上である。
【0032】
本発明の一態様による結晶質酸化物半導体薄膜は、上述したように単一の結晶方位を有する表面結晶粒子を含み、さらに、キャリヤー密度及び移動度が高いため、酸化物半導体薄膜のキャリヤー密度が安定し、ＴＦＴ特性の変動を低減することができ、超高速の移動度を有するＴＦＴを製造することができる。
【0033】
本発明の一態様による結晶質酸化物半導体薄膜は、液晶ディスプレイや有機ＥＬディスプレイ等の表示装置等に用いられるＴＦＴ等に有用である。
【0034】
２．結晶質酸化物半導体薄膜の製造方法
本発明に係る結晶質酸化物半導体薄膜は、例えば、結晶質酸化物半導体薄膜と保護膜を含む積層体の一部として製造することができる。
当該積層体の製造方法としては、酸化インジウムを主成分とするスパッタリングターゲットを用い、不純物ガスを実質的に含まないアルゴン及び酸素からなる群から選択される１種以上のガスをスパッタガスとして用いて、スパッタリングにより酸化物半導体薄膜を成膜する工程、前記酸化物半導体薄膜に対して酸化雰囲気での加熱処理を行わずに、前記酸化物半導体薄膜の上に保護膜を形成する工程、及び前記酸化物半導体薄膜及び前記保護膜を含む積層体に加熱処理を施す工程を含む製造方法が挙げられる。
本発明に係る結晶質酸化物半導体薄膜は、例えば、結晶質酸化物半導体薄膜と保護膜を含む積層体の一部として製造することができる。
当該積層体の製造方法としては、酸化インジウムを主成分とするスパッタリングターゲットを用い、不純物ガスを実質的に含まないアルゴン及び酸素からなる群から選択される１種以上のガスをスパッタガスとして用いて、スパッタリングにより酸化物半導体薄膜を成膜する工程、前記酸化物半導体薄膜に対して酸化雰囲気での加熱処理を行わずに、前記酸化物半導体薄膜の上に保護膜を形成する工程、及び前記酸化物半導体薄膜及び前記保護膜を含む積層体に加熱処理を施す工程を含む製造方法が挙げられる。
【0035】
酸化インジウムを主成分とするスパッタリングターゲットを用い、実質的に不純物を含まないアルゴン及び酸素からなる群から選択される１種以上のガスをスパッタガスとして用いてスパッタリングにより成膜して得られる酸化物半導体薄膜は、アモルファス（非晶質）の酸化物半導体薄膜である。この酸化物半導体薄膜を、保護膜を形成した後に加熱して結晶化させることにより、表面結晶が単一な結晶方位を有する、好ましくはファセット状の結晶状態である結晶質酸化物半導体薄膜を得ることができる。
以下、各工程について説明する。
以下、各工程について説明する。
【0036】
（酸化物半導体薄膜成膜工程）
本工程では、酸化インジウムを主成分とするスパッタリングターゲットを用い、不純物ガスを実質的に含まないアルゴン及び酸素からなる群から選択される１種以上のガスをスパッタガスとして用いて、スパッタリングにより酸化物半導体薄膜を成膜する（例えば図１１Ａ参照）。
本工程では、酸化インジウムを主成分とするスパッタリングターゲットを用い、不純物ガスを実質的に含まないアルゴン及び酸素からなる群から選択される１種以上のガスをスパッタガスとして用いて、スパッタリングにより酸化物半導体薄膜を成膜する（例えば図１１Ａ参照）。
【0037】
スパッタガスが「不純物ガスを実質的に含まない」とは、ガスの挿入に伴う吸着水の持ち込みや、チャンバーのリークや吸着ガス等の排除できないガス（不可避不純物ガス）を除き、アルゴン及び酸素以外の不純物ガスを積極的に投入しないことを意味する。例えば、市販の高純度アルゴン及び高純度酸素の混合ガスを用いることができる。不純物は可能であれば排除すべきである。
【0038】
スパッタガス中の不純物ガスの割合は、０．１体積％以下であることが好ましく、０．０５体積％以下であることがより好ましい。不純物ガスの割合が０．１体積％以下であれば、酸化物半導体薄膜の結晶化が問題なく進行し、所望のファセット状の結晶を得ることができる。
高純度アルゴンや高純度酸素は、純度９９体積％以上が好ましく、９９．９体積％以上がより好ましく、さらに好ましくは９９．９９体積％以上である。
高純度アルゴンや高純度酸素は、純度９９体積％以上が好ましく、９９．９体積％以上がより好ましく、さらに好ましくは９９．９９体積％以上である。
【0039】
アルゴン及び酸素の混合ガス中の酸素分圧は、０体積％超１０体積％以下であることが好ましく、０体積％超５体積％以下であることがより好ましい。酸素分圧が上記範囲であれば、加熱時に容易に結晶化して半導体化する。酸素分圧を変えることによって、酸化物半導体薄膜の酸化度合い、即ち、結晶化度合いを調節することができる。酸素分圧は必要に応じて適宜選択すればよい。
【0040】
酸化インジウムを主成分とするスパッタリングターゲットは、ガリウム及びランタノイド元素からなる群から選択される１種以上の元素を含有していることが好ましい。ガリウム及びランタノイド元素は上述した通りである。
ガリウム原子のイオン半径は０．６２×１０-10ｍであり、ランタノイド元素の例として例えばサマリウムの原子半径は０．９６×１０-10ｍであり、Ｉｎ原子のイオン半径０．８０×１０-10ｍとは異なるため、酸化物半導体薄膜の形成時に結晶化を阻害することができる。
スパッタリングターゲットがガリウム元素及びランタノイド元素（例えばサマリウム元素）を含有することにより、水等の不純物を導入することなしに成膜時にアモルファスの酸化物半導体薄膜を得ることができ、後述する加熱工程により、ファセット状の結晶を成長させることができる。
ガリウム原子のイオン半径は０．６２×１０-10ｍであり、ランタノイド元素の例として例えばサマリウムの原子半径は０．９６×１０-10ｍであり、Ｉｎ原子のイオン半径０．８０×１０-10ｍとは異なるため、酸化物半導体薄膜の形成時に結晶化を阻害することができる。
スパッタリングターゲットがガリウム元素及びランタノイド元素（例えばサマリウム元素）を含有することにより、水等の不純物を導入することなしに成膜時にアモルファスの酸化物半導体薄膜を得ることができ、後述する加熱工程により、ファセット状の結晶を成長させることができる。
【0041】
また、ガリウム元素は酸化インジウム中に固溶することができ、酸化インジウムの格子定数を小さくすることができる。これにより、最終製品であるＴＦＴの移動度が向上すると考えられる。一方、大量のガリウム元素を含有させると結晶化せずアモルファス化する場合がある。イオン半径の小さなガリウム元素が酸化インジウム中に固溶できなくなるためと考えられる。この場合、イオン半径の大きな元素（例えばランタノイド元素（例えばサマリウム元素））を共存させるとガリウムイオンにより生じた結晶のひずみを解消することができ、安定した酸化インジウム結晶を得ることができ、ひいては安定したＴＦＴ特性を実現することができる。また、インジウム元素に対し、イオン半径が小さなガリウム元素とイオン半径が大きなランタイド系元素（例えばサマリウム元素）を同時に存在させることにより、ファセット状の結晶内部の結晶の格子欠陥を低減する効果や、結晶方位のずれを緩和する効果が期待できる。
【0042】
（保護膜形成工程）
次に、得られた酸化物半導体薄膜に対して酸化雰囲気での加熱処理を行わずに、酸化物半導体薄膜の上に保護膜を形成する（例えば図１１Ｂ参照）。
「酸化雰囲気での加熱処理を行わずに」とは、酸化物半導体薄膜の成膜から保護膜の形成までの間に、酸素分子が存在する雰囲気（例えば、大気雰囲気）での独立した加熱処理工程（加熱処理温度は、例えば２５０以上３５０℃以下）を含まないことを意味する。ここで、酸素分子が全く含まれない雰囲気に加え、酸素分子が実質的に含まれない雰囲気（例えば、１０-1Ｐａ以下の大気雰囲気）での加熱処理は、酸化反応が実質的に起きないため「酸化雰囲気での加熱処理」に該当しない。
例えば、化学蒸着法（ＣＶＤ）により保護膜を成膜する場合に行う基板加熱は、酸素分子が実質的に含まれない雰囲気で行われるため、「酸化雰囲気での加熱処理」に該当しない。
保護膜を形成する前に加熱処理を行わないことにより、加熱処理を行う場合と比べて、酸化物半導体薄膜のキャリャー濃度が大きくなる。キャリヤー濃度が大きくなるとBurstein-Moss効果により、バンドギャップが大きくなり、３．９０ｅＶ以上にできる。
次に、得られた酸化物半導体薄膜に対して酸化雰囲気での加熱処理を行わずに、酸化物半導体薄膜の上に保護膜を形成する（例えば図１１Ｂ参照）。
「酸化雰囲気での加熱処理を行わずに」とは、酸化物半導体薄膜の成膜から保護膜の形成までの間に、酸素分子が存在する雰囲気（例えば、大気雰囲気）での独立した加熱処理工程（加熱処理温度は、例えば２５０以上３５０℃以下）を含まないことを意味する。ここで、酸素分子が全く含まれない雰囲気に加え、酸素分子が実質的に含まれない雰囲気（例えば、１０-1Ｐａ以下の大気雰囲気）での加熱処理は、酸化反応が実質的に起きないため「酸化雰囲気での加熱処理」に該当しない。
例えば、化学蒸着法（ＣＶＤ）により保護膜を成膜する場合に行う基板加熱は、酸素分子が実質的に含まれない雰囲気で行われるため、「酸化雰囲気での加熱処理」に該当しない。
保護膜を形成する前に加熱処理を行わないことにより、加熱処理を行う場合と比べて、酸化物半導体薄膜のキャリャー濃度が大きくなる。キャリヤー濃度が大きくなるとBurstein-Moss効果により、バンドギャップが大きくなり、３．９０ｅＶ以上にできる。
【0043】
保護膜の材料としては、ＳｉＯ2、ＳｉＮx、ＳｉＯＮx、Ａｌ2Ｏ3、Ｇａ2Ｏ3等が挙げられる。保護膜の厚さは、通常、５０ｎｍ以上５００ｎｍ以下である。
保護膜の成膜方法としては、例えば、ＣＶＤやスパッタリング法、塗布法等が挙げられる。
保護膜の成膜方法としては、例えば、ＣＶＤやスパッタリング法、塗布法等が挙げられる。
【0044】
（加熱処理工程）
次に、酸化物半導体薄膜の上に保護膜を形成した積層体の加熱処理を行う。
加熱処理の温度は、２５０℃以上５００℃以下が好ましく、２８０℃以上４７０℃以下がより好ましく、３００℃以上４５０℃以下がさらに好ましい。２５０℃以上であれば、結晶化しない又は微結晶が生成するといったことがなく、酸化物半導体薄膜が問題なくファセット状に結晶化する。５００℃以下であれば、基板の耐熱性に問題が生じることがなく、経済性にも優れる。
次に、酸化物半導体薄膜の上に保護膜を形成した積層体の加熱処理を行う。
加熱処理の温度は、２５０℃以上５００℃以下が好ましく、２８０℃以上４７０℃以下がより好ましく、３００℃以上４５０℃以下がさらに好ましい。２５０℃以上であれば、結晶化しない又は微結晶が生成するといったことがなく、酸化物半導体薄膜が問題なくファセット状に結晶化する。５００℃以下であれば、基板の耐熱性に問題が生じることがなく、経済性にも優れる。
【0045】
加熱時間は、０．１時間以上５時間以下が好ましく、０．３時間以上３時間以下がより好ましく、０．５時間以上２時間以下がさらに好ましい。０．１時間以上であれば、結晶化しない、又は放射状結晶になるといったことがなく、酸化物半導体薄膜が問題なくファセット状に結晶化する。５時間以下であれば、経済性に優れる。
「加熱時間」とは、２５０℃に達してから、２５０℃未満になるまでの時間をいう。
「加熱時間」とは、２５０℃に達してから、２５０℃未満になるまでの時間をいう。
【0046】
ファセット状の結晶を容易に生成させるためには、酸素拡散速度より結晶化速度を遅くすることが好ましい。成膜後の酸化物半導体薄膜中の酸素濃度が高い場合は、結晶化時に酸素が不足することはなく、結晶化速度を上げて結晶化させてもファセット状の結晶が得られる。しかし、酸素不足の状態で結晶化速度を高めると結晶化時に酸素欠損が発生し、そこを起点に結晶転移が発生し、ファセット状ではなく放射状の結晶を生成しやすくなる場合がある。
【0047】
酸化物半導体薄膜が酸素不足の状態でも安定してファセット状の結晶を生成するためには、酸素拡散速度より結晶化速度を遅くすればよい。即ち、結晶化が進行し始める１５０℃以上２５０℃以下の間の昇温速度を２０℃／分以下にするのが好ましく、１５℃／分以下の昇温速度がより好ましく、１０℃／分以下の昇温速度がさらに好ましい。これにより、酸素拡散速度より結晶化速度を遅くすることができるため、ファセット状の結晶を容易に得ることができる。
２０℃／分超の昇温速度で加熱するとファセット状ではなく放射状の結晶形態になる場合があり、多数の格子欠陥が生成するため、ＴＦＴ製造工程での様々な負荷（熱負荷、酸化負荷、還元負荷等）によるキャリヤー密度の変動を低減するのが難しくなる場合がある。また、ＴＦＴとしたときの飽和移動度が小さくなる場合がある。
２０℃／分超の昇温速度で加熱するとファセット状ではなく放射状の結晶形態になる場合があり、多数の格子欠陥が生成するため、ＴＦＴ製造工程での様々な負荷（熱負荷、酸化負荷、還元負荷等）によるキャリヤー密度の変動を低減するのが難しくなる場合がある。また、ＴＦＴとしたときの飽和移動度が小さくなる場合がある。
【0048】
昇温速度の下限値は、好ましくは２℃／分以上、より好ましくは３℃／分以上である。１℃／分未満であると、加熱時間が掛かりすぎ経済的でない。
２５０℃以上の温度の炉に直接基板を投入することはせずに、１５０℃以下の炉に基板を投入し、上記の昇温速度で２５０℃まで昇温するのが好ましい。１５０℃以上２５０℃以下の昇温速度を上記範囲とすることにより、より好ましいファセット状の結晶が得られる。
２５０℃以上の温度の炉に直接基板を投入することはせずに、１５０℃以下の炉に基板を投入し、上記の昇温速度で２５０℃まで昇温するのが好ましい。１５０℃以上２５０℃以下の昇温速度を上記範囲とすることにより、より好ましいファセット状の結晶が得られる。
【0049】
上記の製造方法は、例えば、以下のように実施することができる。即ち、（１）水等の不純物を導入することなしに、又は低減した状態で、酸化インジウムを主成分とする酸化物半導体薄膜を低酸素状態（例えば、酸素濃度０体積％超１０体積％以下）で成膜する（酸化物半導体薄膜成膜工程）。（２）酸化雰囲気での加熱処理を行わずに、保護膜を形成する工程の一部として、酸化物半導体薄膜を減圧下（例えば１×１０-4Ｐａ以上１×１０-2Ｐａ以下）で昇温することで（昇温速度は例えば５℃／分以上５０℃／分以下）、酸化物半導体薄膜中のキャリヤー密度を増加させ、既定の温度（例えば、２５０℃以上３５０℃以下）に昇温した後にＣＶＤにより保護膜を形成することで、キャリヤー密度の高い酸化物半導体膜を形成する（保護膜形成工程）。（３）加熱処理を施す（加熱処理工程）。
【0050】
３．薄膜トランジスタ及び電子機器
本発明の一態様における薄膜トランジスタ（ＴＦＴ）は、ソース電極及びドレイン電極と、ゲート電極と、ゲート絶縁膜と、保護絶縁膜と、酸化物半導体層と、を有する。酸化物半導体層は、ゲート絶縁膜と保護絶縁膜の間に位置し、上述した本発明の一態様による結晶質酸化物半導体薄膜を含む。
本発明の一態様における薄膜トランジスタ（ＴＦＴ）は、ソース電極及びドレイン電極と、ゲート電極と、ゲート絶縁膜と、保護絶縁膜と、酸化物半導体層と、を有する。酸化物半導体層は、ゲート絶縁膜と保護絶縁膜の間に位置し、上述した本発明の一態様による結晶質酸化物半導体薄膜を含む。
【0051】
本発明の一態様におけるＴＦＴの構成は従来公知のものを採用することができる。
本発明の一態様におけるＴＦＴは、本発明の一態様における積層体の製造方法を採用することにより製造することができる。即ち、酸化インジウムを主成分とするスパッタリングターゲットを用い、不純物ガスを実質的に含まないアルゴン及び酸素からなる群から選択される１種以上のガスをスパッタガスとして用いて、スパッタリングにより酸化物半導体層を成膜する工程、酸化物半導体層に対して酸化雰囲気での加熱処理を行わずに、酸化物半導体層の上に保護絶縁膜を形成する工程、及び酸化物半導体層及び前記保護絶縁膜を含む積層体に加熱処理を施す工程を含む製造方法である。
各条件等については上述した通りである。本発明の一態様における積層体の製造方法による「酸化物半導体薄膜」が上記「酸化物半導体層」に対応し、「保護層」が上記「保護絶縁膜」に対応する。
ソース電極・ドレイン電極、ゲート電極、ゲート絶縁膜は公知の材料及び形成方法により形成することができる。
本発明の一態様におけるＴＦＴは、本発明の一態様における積層体の製造方法を採用することにより製造することができる。即ち、酸化インジウムを主成分とするスパッタリングターゲットを用い、不純物ガスを実質的に含まないアルゴン及び酸素からなる群から選択される１種以上のガスをスパッタガスとして用いて、スパッタリングにより酸化物半導体層を成膜する工程、酸化物半導体層に対して酸化雰囲気での加熱処理を行わずに、酸化物半導体層の上に保護絶縁膜を形成する工程、及び酸化物半導体層及び前記保護絶縁膜を含む積層体に加熱処理を施す工程を含む製造方法である。
各条件等については上述した通りである。本発明の一態様における積層体の製造方法による「酸化物半導体薄膜」が上記「酸化物半導体層」に対応し、「保護層」が上記「保護絶縁膜」に対応する。
ソース電極・ドレイン電極、ゲート電極、ゲート絶縁膜は公知の材料及び形成方法により形成することができる。
【0052】
上述したように、本発明の一態様による結晶質酸化物半導体薄膜は単一の結晶方位を有する表面結晶粒子を含み、好ましくはＥＢＳＤで観察したときに、表面の結晶状態がファセット状である結晶粒子が観察される。さらに、本発明の一態様による結晶質酸化物半導体薄膜はキャリヤー密度及び移動度が高い。即ち、当該結晶質酸化物半導体薄膜は、そもそもキャリヤー密度及び移動度が高く、かつ、ＴＦＴ製造工程での様々な負荷（熱負荷、酸化負荷、還元負荷等）によるキャリヤー密度の変動を抑制できる安定性の高い酸化物半導体薄膜である。このような結晶質酸化物半導体薄膜をＴＦＴの酸化物半導体層（チャネル層）に用いることで、高い飽和移動度を有するＴＦＴとすることができる。飽和移動度は、好ましくは１００ｃｍ2／Ｖ・ｓｅｃ以上、より好ましくは１５０ｃｍ2／Ｖ・ｓｅｃ以上、さらに好ましくは２００ｃｍ2／Ｖ・ｓｅｃ以上である。
なお、飽和移動度は、ドレイン電圧を２０Ｖ印加した場合の伝達特性から求められる。具体的に、伝達特性Ｉｄ－Ｖｇグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、飽和領域の式により飽和移動度を求めることにより、算出できる。電流Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
なお、飽和移動度は、ドレイン電圧を２０Ｖ印加した場合の伝達特性から求められる。具体的に、伝達特性Ｉｄ－Ｖｇグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、飽和領域の式により飽和移動度を求めることにより、算出できる。電流Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
【0053】
また、本発明の一態様による結晶質酸化物半導体薄膜は、その一方の面に、インジウム金属、ＩＴＯ、ＩＺＯ等のオーミック電極を配置し、他方の面に、モリブデン、チタン等の金属や炭化物、シリサイド等のショットキー電極を配置することにより、ショットキーバリヤーダイオードを構成することもできる。
【0054】
本発明の一態様におけるＴＦＴは、高速応答型であることが好ましい。高速応答型ＴＦＴであるか否かの評価方法については実施例で説明する。
【0055】
本発明の一態様の薄膜トランジスタの形状は、特に限定されないが、バックチャンネルエッチ型トランジスタ、エッチストッパー型トランジスタ、トップゲート型トランジスタ等が好ましい。
【0056】
具体的な薄膜トランジスタの例を図３および図４に示す。
図３に示すように、薄膜トランジスタ１００は、シリコンウエハ２０、ゲート絶縁膜３０、酸化物半導体薄膜４０、ソース電極５０、ドレイン電極６０、および層間絶縁膜７０、７０Ａを備える。
図３に示すように、薄膜トランジスタ１００は、シリコンウエハ２０、ゲート絶縁膜３０、酸化物半導体薄膜４０、ソース電極５０、ドレイン電極６０、および層間絶縁膜７０、７０Ａを備える。
【0057】
シリコンウエハ２０はゲート電極であり、ゲート絶縁膜３０を挟んで酸化物半導体薄膜４０と対向するように、ゲート絶縁膜３０に設けられる。ゲート絶縁膜３０はゲート電極と酸化物半導体薄膜４０の導通を遮断する絶縁膜であり、シリコンウエハ２０上に設けられ、かつ酸化物半導体薄膜４０の一方の面に設けられる。
酸化物半導体薄膜４０はチャネル層であり、ゲート絶縁膜３０上に設けられる。酸化物半導体薄膜４０は本発明の一態様に係る結晶質酸化物半導体薄膜が用いられる。
酸化物半導体薄膜４０はチャネル層であり、ゲート絶縁膜３０上に設けられる。酸化物半導体薄膜４０は本発明の一態様に係る結晶質酸化物半導体薄膜が用いられる。
【0058】
ソース電極５０およびドレイン電極６０は、ソース電流およびドレイン電流を酸化物半導体薄膜４０に流すための導電端子であり、酸化物半導体薄膜４０の両端近傍に接触するように、各々設けられ、酸化物半導体薄膜４０に電気的に接続される。
層間絶縁膜７０は、ソース電極５０およびドレイン電極６０と、酸化物半導体薄膜４０の間の接触部分以外の導通を遮断する絶縁膜である。
層間絶縁膜７０Ａは、ソース電極５０およびドレイン電極６０と、酸化物半導体薄膜４０の間の接触部分以外の導通を遮断する絶縁膜である。層間絶縁膜７０Ａは、ソース電極５０とドレイン電極６０の間の導通を遮断する絶縁膜でもある。層間絶縁膜７０Ａは、チャネル層保護層でもある。
層間絶縁膜７０は、ソース電極５０およびドレイン電極６０と、酸化物半導体薄膜４０の間の接触部分以外の導通を遮断する絶縁膜である。
層間絶縁膜７０Ａは、ソース電極５０およびドレイン電極６０と、酸化物半導体薄膜４０の間の接触部分以外の導通を遮断する絶縁膜である。層間絶縁膜７０Ａは、ソース電極５０とドレイン電極６０の間の導通を遮断する絶縁膜でもある。層間絶縁膜７０Ａは、チャネル層保護層でもある。
【0059】
図４に示すように、薄膜トランジスタ１００Ａの構造は、薄膜トランジスタ１００と同様であるが、ソース電極５０およびドレイン電極６０を、ゲート絶縁膜３０と酸化物半導体薄膜４０の両方に接触するように設けている点が異なる。ゲート絶縁膜３０、酸化物半導体薄膜４０、ソース電極５０、およびドレイン電極６０を覆うように、層間絶縁膜７０Ｂが一体に設けられている点も異なる。
【0060】
ドレイン電極６０、ソース電極５０およびゲート電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。図３および図４で挙げた例では、シリコンウエハを基板として用いており、シリコンウエハが電極としても作用するが、電極材料はシリコンに限定されない。
例えば、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、ＺｎＯ、およびＳｎＯ２等の透明電極や、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｔｉ、およびＴａ等の金属電極、またはこれらを含む合金の金属電極や積層電極を用いることができる。
また、図３および図４において、ガラス等の基板上にゲート電極を形成してもよい。
例えば、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、ＺｎＯ、およびＳｎＯ２等の透明電極や、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｔｉ、およびＴａ等の金属電極、またはこれらを含む合金の金属電極や積層電極を用いることができる。
また、図３および図４において、ガラス等の基板上にゲート電極を形成してもよい。
【0061】
層間絶縁膜７０、７０Ａ、７０Ｂを形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。層間絶縁膜７０、７０Ａ、７０Ｂを形成する材料として、具体的には、例えば、ＳｉＯ2、ＳｉＮx、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＴｉＯ2、ＭｇＯ、ＺｒＯ2、ＣｅＯ2、Ｋ2Ｏ、Ｌｉ2Ｏ、Ｎａ2Ｏ、Ｒｂ2Ｏ、Ｓｃ2Ｏ3、Ｙ2Ｏ3、ＨｆＯ2、ＣａＨｆＯ3、ＰｂＴｉＯ3、ＢａＴａ2Ｏ6、ＳｒＴｉＯ3、Ｓｍ2Ｏ3、およびＡｌＮ等の化合物を用いることができる。
【0062】
本発明の一態様に係る薄膜トランジスタがバックチャネルエッチ型(ボトムゲート型)の場合、ドレイン電極、ソース電極およびチャネル層上に保護膜を設けることが好ましい。保護膜を設けることにより、ＴＦＴの長時間駆動した場合でも耐久性が向上しやすくなる。なお、トップゲート型のＴＦＴの場合、例えばチャネル層上にゲート絶縁膜を形成した構造となる。
【0063】
保護膜または絶縁膜は、例えばＣＶＤにより形成することができるが、その際に高温度によるプロセスになる場合がある。また、保護膜または絶縁膜は、成膜直後は不純物ガスを含有していることが多く、加熱処理（アニール処理）を行うことが好ましい。加熱処理で不純物ガスを取り除くことにより、安定した保護膜または絶縁膜となり、耐久性の高いＴＦＴ素子を形成しやすくなる。
【0064】
本発明の一態様に係る酸化物半導体薄膜を用いることにより、ＣＶＤプロセスにおける温度の影響、およびその後の加熱処理による影響を受けにくくなるため、保護膜または絶縁膜を形成した場合であっても、ＴＦＴ特性の安定性を向上させることができる。
【0065】
閾値電圧（Ｖｔｈ）は、－３．０Ｖ以上、３．０Ｖ以下が好ましく、－２．０Ｖ以上、２．０Ｖ以下がより好ましく、－１．０Ｖ以上、１．０Ｖ以下がさらに好ましい。閾値電圧（Ｖｔｈ）が－３．０Ｖ以上であると、高移動度の薄膜トランジスタができる。閾値電圧（Ｖｔｈ）が３．０Ｖ以下であると、オフ電流が小さく、オンオフ比の大きな薄膜トランジスタができる。
【0066】
閾値電圧（Ｖｔｈ）は、伝達特性のグラフよりＩｄ＝１０-9ＡでのＶｇで定義できる。
ｏｎ－ｏｆｆ比は１０6以上、１０12以下が好ましく、１０7以上、１０11以下がより好ましく、１０8以上、１０10以下がさらに好ましい。ｏｎ－ｏｆｆ比が１０6以上であると、液晶ディスプレイの駆動ができる。ｏｎ－ｏｆｆ比が１０12以下であると、コントラストの大きな有機ＥＬの駆動ができる。また、オフ電流を１０-12Ａ以下にでき、ＣＭＯＳイメージセンサーの転送トランジスタやリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりできる。
ｏｎ－ｏｆｆ比は１０6以上、１０12以下が好ましく、１０7以上、１０11以下がより好ましく、１０8以上、１０10以下がさらに好ましい。ｏｎ－ｏｆｆ比が１０6以上であると、液晶ディスプレイの駆動ができる。ｏｎ－ｏｆｆ比が１０12以下であると、コントラストの大きな有機ＥＬの駆動ができる。また、オフ電流を１０-12Ａ以下にでき、ＣＭＯＳイメージセンサーの転送トランジスタやリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりできる。
【0067】
ｏｎ－ｏｆｆ比は、Ｖｇ＝－１０ＶのＩｄの値をＯｆｆ電流値とし、Ｖｇ＝２０ＶのＩｄの値をＯｎ電流値として、比［Ｏｎ電流値／Ｏｆｆ電流値］を決めることにより、求められる。
Ｏｆｆ電流値は、１０-10Ａ以下が好ましく、１０-11Ａ以下がより好ましく、１０-12Ａ以下がさらに好ましい。Ｏｆｆ電流値が１０-10Ａ以下であると、コントラストの大きな有機ＥＬの駆動ができる。また、ＣＭＯＳイメージセンサーの転送トランジスタやリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりできる。
薄膜トランジスタの半導体層に用いられる、本発明の一態様に係る非晶質酸化物半導体薄膜の欠陥密度が、５．０×１０16ｃｍ-3以下が好ましく、１．０×１０16ｃｍ-3以下がより好ましい。欠陥密度の減少により、薄膜トランジスタの移動度がさらに高くなり、光照射時の安定性、熱に対する安定性が高くなり、ＴＦＴが安定して作動するようになる。
Ｏｆｆ電流値は、１０-10Ａ以下が好ましく、１０-11Ａ以下がより好ましく、１０-12Ａ以下がさらに好ましい。Ｏｆｆ電流値が１０-10Ａ以下であると、コントラストの大きな有機ＥＬの駆動ができる。また、ＣＭＯＳイメージセンサーの転送トランジスタやリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりできる。
薄膜トランジスタの半導体層に用いられる、本発明の一態様に係る非晶質酸化物半導体薄膜の欠陥密度が、５．０×１０16ｃｍ-3以下が好ましく、１．０×１０16ｃｍ-3以下がより好ましい。欠陥密度の減少により、薄膜トランジスタの移動度がさらに高くなり、光照射時の安定性、熱に対する安定性が高くなり、ＴＦＴが安定して作動するようになる。
【0068】
＜量子トンネル電界効果トランジスタ＞
本発明の一態様に係る酸化物半導体薄膜は、量子トンネル電界効果トランジスタ（ＦＥＴ）に用いることもできる。
本発明の一態様に係る酸化物半導体薄膜は、量子トンネル電界効果トランジスタ（ＦＥＴ）に用いることもできる。
【0069】
図５に、本発明の一態様に係る量子トンネル電界効果トランジスタ（ＦＥＴ）の模式図（縦断面図）を示す。
量子トンネル電界効果トランジスタ５０１は、ｐ型半導体層５０３、ｎ型半導体層５０７、ゲート絶縁膜５０９、ゲート電極５１１、ソース電極５１３、およびドレイン電極５１５を備える。
量子トンネル電界効果トランジスタ５０１は、ｐ型半導体層５０３、ｎ型半導体層５０７、ゲート絶縁膜５０９、ゲート電極５１１、ソース電極５１３、およびドレイン電極５１５を備える。
【0070】
ｐ型半導体層５０３、ｎ型半導体層５０７、ゲート絶縁膜５０９、およびゲート電極５１１は、この順番に積層されている。
ソース電極５１３は、ｐ型半導体層５０３上に設けられる。ドレイン電極５１５はｎ型半導体層５０７上に設けられる。
ｐ型半導体層５０３は、ｐ型のＩＶ族半導体層であり、ここではｐ型シリコン層である。
ｎ型半導体層５０７は、ここでは本発明の一態様に係るイメージセンサーに用いた、ｎ型の酸化物半導体薄膜である。ソース電極５１３およびドレイン電極５１５は導電膜である。
ソース電極５１３は、ｐ型半導体層５０３上に設けられる。ドレイン電極５１５はｎ型半導体層５０７上に設けられる。
ｐ型半導体層５０３は、ｐ型のＩＶ族半導体層であり、ここではｐ型シリコン層である。
ｎ型半導体層５０７は、ここでは本発明の一態様に係るイメージセンサーに用いた、ｎ型の酸化物半導体薄膜である。ソース電極５１３およびドレイン電極５１５は導電膜である。
【0071】
図５では図示していないが、ｐ型半導体層５０３上には絶縁層が形成されてもよい。この場合、ｐ型半導体層５０３とｎ型半導体層５０７は、絶縁層を部分的に開口した領域であるコンタクトホールを介して接続されている。図５では図示していないが、量子トンネル電界効果トランジスタ５０１は、その上面を覆う層間絶縁膜を備えてもよい。
【0072】
量子トンネル電界効果トランジスタ５０１は、ｐ型半導体層５０３とｎ型半導体層５０７により形成されたエネルギー障壁をトンネリングする電流を、ゲート電極５１１の電圧により制御する、電流のスイッチングを行う量子トンネル電界効果トランジスタ（ＦＥＴ）である。この構造では、ｎ型半導体層５０７を構成する酸化物半導体のバンドギャップが大きくなり、オフ電流を小さくすることができる。
【0073】
図６に、他の態様に係る量子トンネル電界効果トランジスタ５０１Ａの模式図（縦断面図）を示す。
量子トンネル電界効果トランジスタ５０１Ａの構成は、量子トンネル電界効果トランジスタ５０１と同様であるが、ｐ型半導体層５０３とｎ型半導体層５０７の間に酸化シリコン層５０５が形成されている点が異なる。酸化シリコン層が有ることにより、オフ電流を小さくすることが出来る。
酸化シリコン層５０５の厚みは、１０ｎｍ以下であるのが好ましい。１０ｎｍ以下とすることにより、トンネル電流が流れなかったり、形成されるエネルギー障壁が形成しにくかったり障壁高さが変化したりするのを防止でき、トンネリング電流が低下したり、変化したりするのを防げる。好ましくは、８ｎｍ以下、より好ましくは５ｎｍ以下、更に好ましくは３ｎｍ以下、更により好ましくは１ｎｍ以下である。
図７にｐ型半導体層５０３とｎ型半導体層５０７の間に酸化シリコン層５０５が形成された部分のＴＥＭ写真を示す。
量子トンネル電界効果トランジスタ５０１Ａの構成は、量子トンネル電界効果トランジスタ５０１と同様であるが、ｐ型半導体層５０３とｎ型半導体層５０７の間に酸化シリコン層５０５が形成されている点が異なる。酸化シリコン層が有ることにより、オフ電流を小さくすることが出来る。
酸化シリコン層５０５の厚みは、１０ｎｍ以下であるのが好ましい。１０ｎｍ以下とすることにより、トンネル電流が流れなかったり、形成されるエネルギー障壁が形成しにくかったり障壁高さが変化したりするのを防止でき、トンネリング電流が低下したり、変化したりするのを防げる。好ましくは、８ｎｍ以下、より好ましくは５ｎｍ以下、更に好ましくは３ｎｍ以下、更により好ましくは１ｎｍ以下である。
図７にｐ型半導体層５０３とｎ型半導体層５０７の間に酸化シリコン層５０５が形成された部分のＴＥＭ写真を示す。
【0074】
量子トンネル電界効果トランジスタ５０１及び５０１Ａも、ｎ型半導体層５０７はｎ型酸化物半導体である。
【0075】
ｎ型半導体層５０７を構成する酸化物半導体は、非晶質でもよい。非晶質であることにより、蓚酸などの有機酸でエッチング可能となり、他の層とのエッチング速度の差が大きくなり、配線などの金属層への影響もなく、良好にエッチングできる。
【0076】
ｎ型半導体層５０７を構成する酸化物半導体は、結晶質でもよい。結晶質であることにより、非晶質の場合よりもバンドギャップが大きくなり、オフ電流を小さくできる。仕事関数も大きくできることから、ｐ型のＩＶ族半導体材料とｎ型半導体層５０７により形成されるエネルギー障壁をトンネリングする電流を制御しやすくなる。
【0077】
量子トンネル電界効果トランジスタ５０１の製造方法は、特に限定しないが、以下の方法を例示できる。
まず、図８Ａに示すように、ｐ型半導体層５０３上に絶縁膜５０５Ａを形成し、絶縁膜５０５Ａの一部をエッチング等で開口してコンタクトホール５０５Ｂを形成する。
次に、図８Ｂに示すように、ｐ型半導体層５０３および絶縁膜５０５Ａ上にｎ型半導体層５０７を形成する。この際、コンタクトホール５０５Ｂを介してｐ型半導体層５０３とｎ型半導体層５０７を接続する。
まず、図８Ａに示すように、ｐ型半導体層５０３上に絶縁膜５０５Ａを形成し、絶縁膜５０５Ａの一部をエッチング等で開口してコンタクトホール５０５Ｂを形成する。
次に、図８Ｂに示すように、ｐ型半導体層５０３および絶縁膜５０５Ａ上にｎ型半導体層５０７を形成する。この際、コンタクトホール５０５Ｂを介してｐ型半導体層５０３とｎ型半導体層５０７を接続する。
【0078】
次に、図８Ｃに示すように、ｎ型半導体層５０７上に、ゲート絶縁膜５０９およびゲート電極５１１をこの順番に形成する。
次に、図８Ｄに示すように、絶縁膜５０５Ａ、ｎ型半導体層５０７、ゲート絶縁膜５０９およびゲート電極５１１を覆うように、層間絶縁膜５１９を設ける。
次に、図８Ｄに示すように、絶縁膜５０５Ａ、ｎ型半導体層５０７、ゲート絶縁膜５０９およびゲート電極５１１を覆うように、層間絶縁膜５１９を設ける。
【0079】
次に、図８Ｅに示すように、ｐ型半導体層５０３上の絶縁膜５０５Ａおよび層間絶縁膜５１９の一部を開口してコンタクトホール５１９Ａを形成し、コンタクトホール５１９Ａにソース電極５１３を設ける。
さらに、図８Ｅに示すように、ｎ型半導体層５０７上のゲート絶縁膜５０９および層間絶縁膜５１９の一部を開口してコンタクトホール５１９Ｂを形成し、コンタクトホール５１９Ｂにドレイン電極５１５を形成する。
以上の手順で量子トンネル電界効果トランジスタ５０１を製造できる。
さらに、図８Ｅに示すように、ｎ型半導体層５０７上のゲート絶縁膜５０９および層間絶縁膜５１９の一部を開口してコンタクトホール５１９Ｂを形成し、コンタクトホール５１９Ｂにドレイン電極５１５を形成する。
以上の手順で量子トンネル電界効果トランジスタ５０１を製造できる。
【0080】
なお、ｐ型半導体層５０３上にｎ型半導体層５０７を形成した後で、１５０℃以上、６００℃以下の温度で熱処理を行うことで、ｐ型半導体層５０３とｎ型半導体層５０７の間に酸化シリコン層５０５を形成できる。この工程を追加することにより、量子トンネル電界効果トランジスタ５０１Ａを製造できる。
【0081】
本発明の一態様におけるＴＦＴは、太陽電池、液晶、有機エレクトロルミネッセンス、無機エレクトロルミネッセンス等の表示素子やパワー半導体素子、タッチパネル等の電子機器に好適に使用でき、これらは車載用表示装置等の電子機器に好適に使用できる。車載用表示装置としては、例えば、本発明の一態様におけるＴＦＴを用いた計器盤等の車載用表示装置が、挙げられる。
【0082】
本発明の一態様に係る薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、および差動増幅回路等の各種の集積回路にも適用でき、それらを電子機器等に適用することができる。さらに、本発明の一態様に係る薄膜トランジスタは、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、および抵抗素子にも適応できる。
本発明の一態様に係る薄膜トランジスタは、車載用表示装置等の表示装置及び固体撮像素子等に好適に用いることができる。
以下、本発明の一態様に係る薄膜トランジスタを表示装置および固体撮像素子に用いる場合について、説明する。
本発明の一態様に係る薄膜トランジスタは、車載用表示装置等の表示装置及び固体撮像素子等に好適に用いることができる。
以下、本発明の一態様に係る薄膜トランジスタを表示装置および固体撮像素子に用いる場合について、説明する。
【0083】
まず、本発明の一態様に係る薄膜トランジスタを表示装置に用いる場合について、図９を参照して説明する。
図９Ａは、本発明の一態様の表示装置の上面図である。図９Ｂは、本発明の一態様の表示装置の画素部に、液晶素子を適用する場合の画素部の回路を説明するための回路図である。また、図９Ｃは、本発明の一態様の表示装置の画素部に、有機ＥＬ素子を適用する場合の画素部の回路を説明するための回路図である。
図９Ａは、本発明の一態様の表示装置の上面図である。図９Ｂは、本発明の一態様の表示装置の画素部に、液晶素子を適用する場合の画素部の回路を説明するための回路図である。また、図９Ｃは、本発明の一態様の表示装置の画素部に、有機ＥＬ素子を適用する場合の画素部の回路を説明するための回路図である。
【0084】
画素部に配置するトランジスタは、本発明の一態様に係る薄膜トランジスタを用いることができる。本発明の一態様に係る薄膜トランジスタはｎチャネル型とすることが容易なので、ｎチャネル型トランジスタで構成できる駆動回路の一部を、画素部のトランジスタと同一基板上に形成する。画素部や駆動回路に本実施の形態に示す薄膜トランジスタを用いることにより、信頼性の高い表示装置を提供できる。
【0085】
アクティブマトリクス型表示装置の上面図の一例を図９Ａに示す。表示装置の基板３００上には、画素部３０１、第１の走査線駆動回路３０２、第２の走査線駆動回路３０３、信号線駆動回路３０４が形成される。画素部３０１には、複数の信号線が信号線駆動回路３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路３０２、および第２の走査線駆動回路３０３から延伸して配置される。走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられる。表示装置の基板３００は、ＦＰＣ（Flexible Printed Circuit）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続される。
【0086】
図９Ａでは、第１の走査線駆動回路３０２、第２の走査線駆動回路３０３、信号線駆動回路３０４は、画素部３０１と同じ基板３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板３００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。
【0087】
また、画素の回路構成の一例を図９Ｂに示す。ここでは、ＶＡ型液晶表示装置の画素部に適用することができる画素部の回路を示す。
【0088】
この画素部の回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
【0089】
トランジスタ３１６のゲート配線３１２と、トランジスタ３１７のゲート配線３１３には、異なるゲート信号を与えられるように分離されている。一方、データ線として機能するソース電極またはドレイン電極３１４は、トランジスタ３１６とトランジスタ３１７で共通に用いられる。トランジスタ３１６とトランジスタ３１７は、本発明の一態様に係るトランジスタを用いることができる。これにより、信頼性の高い液晶表示装置を提供できる。
【0090】
トランジスタ３１６には、第１の画素電極が電気的に接続され、トランジスタ３１７には、第２の画素電極が電気的に接続される。第１の画素電極と第２の画素電極とは分離されている。第１の画素電極と第２の画素電極の形状は、特に限定しない。例えば、第１の画素電極は、Ｖ字状とすればよい。
【0091】
トランジスタ３１６のゲート電極はゲート配線３１２と接続され、トランジスタ３１７のゲート電極はゲート配線３１３と接続されている。ゲート配線３１２とゲート配線３１３に異なるゲート信号を与えて、トランジスタ３１６とトランジスタ３１７の動作タイミングを異ならせ、液晶の配向を制御できる。
【0092】
また、容量配線３１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで、保持容量を形成してもよい。
【0093】
マルチドメイン構造は、一画素に第１の液晶素子３１８と第２の液晶素子３１９を備える。第１の液晶素子３１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子３１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
【0094】
【0095】
画素の回路構成の他の一例を図９Ｃに示す。ここでは、有機ＥＬ素子を用いた表示装置の画素部の構造を示す。
【0096】
図９Ｃは、適用可能な画素部３２０の回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。本発明の一態様に係る酸化物半導体膜は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。当該画素部の回路は、デジタル時間階調駆動を適用できる。
【0097】
スイッチング用トランジスタ３２１および駆動用トランジスタ３２２は、本発明の一態様に係る薄膜トランジスタを用いることができる。これにより、信頼性の高い有機ＥＬ表示装置を提供することができる。
【0098】
画素部の回路の構成は、図９Ｃに示す構成に限定されない。図９Ｃに示す画素部の回路にスイッチ、抵抗素子、容量素子、センサー、トランジスタまたは論理回路を追加してもよい。
以上が本発明の一態様に係る薄膜トランジスタを表示装置に用いる場合の説明である。
以上が本発明の一態様に係る薄膜トランジスタを表示装置に用いる場合の説明である。
【0099】
次に、本発明の一態様に係る薄膜トランジスタを固体撮像素子に用いる場合について、図１０を参照して説明する。
【0100】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーは、信号電荷蓄積部に電位を保持し、その電位を、増幅トランジスタを介して、垂直出力線に出力する固体撮像素子である。ＣＭＯＳイメージセンサーに含まれるリセットトランジスタ、および／または転送トランジスタにリーク電流があると、そのリーク電流によって充電または放電が起こり、信号電荷蓄積部の電位が変化する。信号電荷蓄積部の電位が変化すると、増幅トランジスタの電位も変わってしまい、本来の電位からずれた値となり、撮像された映像が劣化してしまう。
【0101】
本発明の一態様に係る薄膜トランジスタをＣＭＯＳイメージセンサーのリセットトランジスタ、および転送トランジスタに適用した場合の動作の効果を説明する。増幅トランジスタは、薄膜トランジスタまたはバルクトランジスタのどちらを適用しても良い。
【0102】
図１０は、ＣＭＯＳイメージセンサーの画素構成の一例を示す図である。画素は光電変換素子であるフォトダイオード３００２、転送トランジスタ３００４、リセットトランジスタ３００６、増幅トランジスタ３００８および各種配線で構成されており、マトリクス状に複数が配置されてセンサーを構成する。増幅トランジスタ３００８と電気的に接続される選択トランジスタを設けても良い。トランジスタ記号に記してある「ＯＳ」は酸化物半導体（Oxide Semiconductor）を、「Ｓｉ」はシリコンを示しており、それぞれのトランジスタに適用すると好ましい材料を表している。以降の図面についても同様である。
【0103】
フォトダイオード３００２は、転送トランジスタ３００４のソース側に接続されており、転送トランジスタ３００４のドレイン側には信号電荷蓄積部３０１０（ＦＤ：フローティングディフュージョンとも呼ぶ）が形成される。信号電荷蓄積部３０１０にはリセットトランジスタ３００６のソース、および増幅トランジスタ３００８のゲートが接続されている。別の構成として、リセット電源線３１１０を削除することもできる。例えば、リセットトランジスタ３００６のドレインをリセット電源線３１１０ではなく、電源線３１００または垂直出力線３１２０につなぐ方法がある。
なお、また、フォトダイオード３００２に本発明の酸化物半導体膜を用いても良く、転送トランジスタ３００４、リセットトランジスタ３００６に用いられる酸化物半導体膜と同じ材料を用いてよい。
以上が、本発明の一態様に係る薄膜トランジスタを固体撮像素子に用いる場合の説明である。
なお、また、フォトダイオード３００２に本発明の酸化物半導体膜を用いても良く、転送トランジスタ３００４、リセットトランジスタ３００６に用いられる酸化物半導体膜と同じ材料を用いてよい。
以上が、本発明の一態様に係る薄膜トランジスタを固体撮像素子に用いる場合の説明である。
【実施例】
【0104】
（実施例１）
＜ＴＦＴの製造＞
以下の工程により薄膜トランジスタを製造した。
（１）酸化物半導体層の成膜
酸化インジウム９２質量％（インジウム元素９０．４原子％）、酸化ガリウム５質量％（ガリウム元素７．３原子％）、酸化サマリウム３質量％（サマリウム元素２．３原子％）の割合の原料混合物から得られたスパッタリングターゲットを用いて、熱酸化膜（ゲート絶縁膜）付きのシリコンウエハー（ゲート電極）上に、メタルマスクを介して、スパッタリングによって５０ｎｍの酸化物半導体薄膜（酸化物半導体層）を形成した。成膜条件は表１に示す通りである。スパッタガスとして、高純度アルゴン及び高純度酸素の混合ガス（不純物ガス濃度：０．０１体積％）を用いた。
＜ＴＦＴの製造＞
以下の工程により薄膜トランジスタを製造した。
（１）酸化物半導体層の成膜
酸化インジウム９２質量％（インジウム元素９０．４原子％）、酸化ガリウム５質量％（ガリウム元素７．３原子％）、酸化サマリウム３質量％（サマリウム元素２．３原子％）の割合の原料混合物から得られたスパッタリングターゲットを用いて、熱酸化膜（ゲート絶縁膜）付きのシリコンウエハー（ゲート電極）上に、メタルマスクを介して、スパッタリングによって５０ｎｍの酸化物半導体薄膜（酸化物半導体層）を形成した。成膜条件は表１に示す通りである。スパッタガスとして、高純度アルゴン及び高純度酸素の混合ガス（不純物ガス濃度：０．０１体積％）を用いた。
【0105】
（２）ソース・ドレイン電極の形成
得られた酸化物半導体層上に、メタルマスクを用いてチタン金属をスパッタ成膜し、ソース電極及びドレイン電極を設けた。
得られた酸化物半導体層上に、メタルマスクを用いてチタン金属をスパッタ成膜し、ソース電極及びドレイン電極を設けた。
【0106】
（３）保護絶縁膜の形成
酸化物半導体層及びソース・ドレイン電極の上に、化学蒸着法（ＣＶＤ）により、基板温度３００℃で、膜厚１００ｎｍのＳｉＯ2膜（保護絶縁膜（層間絶縁膜））を形成した。具体的に、雰囲気を１０-3Ｐａまで減圧し、昇温速度２０℃／分で基板温度（３００℃）までの昇温し、その後、成膜用ガス（ＳｉＨ4／Ｎ2、Ｎ2Ｏ、Ｎ2ガス）を圧力６６Ｐａで流しながらＳｉＯ2膜を成膜した。
酸化物半導体層及びソース・ドレイン電極の上に、化学蒸着法（ＣＶＤ）により、基板温度３００℃で、膜厚１００ｎｍのＳｉＯ2膜（保護絶縁膜（層間絶縁膜））を形成した。具体的に、雰囲気を１０-3Ｐａまで減圧し、昇温速度２０℃／分で基板温度（３００℃）までの昇温し、その後、成膜用ガス（ＳｉＨ4／Ｎ2、Ｎ2Ｏ、Ｎ2ガス）を圧力６６Ｐａで流しながらＳｉＯ2膜を成膜した。
【0107】
（４）加熱処理
その後、酸化物半導体層を結晶化させるために表１に示す条件で加熱処理を行い、ＴＦＴを完成した。なお、当該加熱処理の昇温速度は１０℃／分とした。
その後、酸化物半導体層を結晶化させるために表１に示す条件で加熱処理を行い、ＴＦＴを完成した。なお、当該加熱処理の昇温速度は１０℃／分とした。
【0108】
＜酸化物半導体薄膜の特性評価＞
（１）ホール効果測定
まず、図１１Ａに示すように、ガラス基板（日本電気硝子株式会社製「ＡＢＣ－Ｇ」）上に、＜ＴＦＴの製造＞における「（１）酸化物半導体層の成膜」と同様にして、厚さ５０ｎｍの酸化物半導体薄膜を成膜した。酸化物半導体薄膜を成膜した基板を１ｃｍ角の正方形に切り出して、その４角に、金（Ａｕ）を２ｍｍ×２ｍｍ以下程度の大きさになるようにメタルマスクを用いてイオンコーターで成膜し、Ａｕ金属上にインジウムはんだを乗せて接触を良好にし、ホール効果測定用サンプルとした。
（１）ホール効果測定
まず、図１１Ａに示すように、ガラス基板（日本電気硝子株式会社製「ＡＢＣ－Ｇ」）上に、＜ＴＦＴの製造＞における「（１）酸化物半導体層の成膜」と同様にして、厚さ５０ｎｍの酸化物半導体薄膜を成膜した。酸化物半導体薄膜を成膜した基板を１ｃｍ角の正方形に切り出して、その４角に、金（Ａｕ）を２ｍｍ×２ｍｍ以下程度の大きさになるようにメタルマスクを用いてイオンコーターで成膜し、Ａｕ金属上にインジウムはんだを乗せて接触を良好にし、ホール効果測定用サンプルとした。
【0109】
次に、図１１Ｂに示すように、ホール効果測定用サンプルの酸化物半導体薄膜上に、＜ＴＦＴの製造＞における「（３）保護絶縁膜の形成」と同様にしてＳｉＯ2膜を成膜した。当該サンプルをホール効果・比抵抗測定装置（株式会社東陽テクニカ社製「ＲｅｓｉＴｅｓｔ８３００型」）にセットし、室温においてホール効果を評価して、キャリヤー密度及び移動度を求めた。結果を表１の「酸化物半導体薄膜の特性」の「ホール効果測定」の「ＳｉＯ2膜成膜後」に示す。
【0110】
さらに＜ＴＦＴの製造＞における「（４）加熱処理」と同様にして加熱処理を行い、得られたサンプルについて上記と同様にホール効果を評価して、キャリヤー密度及び移動度を求めた。結果を表１の「酸化物半導体薄膜の特性」の「ホール効果測定」の「ＳｉＯ2膜成膜後の加熱処理後」に示す。
結果を表１に示す。
結果を表１に示す。
【0111】
（２）結晶性
＜ＴＦＴの製造＞における「（１）酸化物半導体層の成膜」と同様にして酸化物半導体薄膜を形成し、「（４）加熱処理」と同様にして加熱処理を行った。加熱処理前後の酸化物半導体薄膜の結晶性をＸ線回折（ＸＲＤ）測定によって評価したところ、加熱処理前はアモルファスであり、加熱処理後は結晶質（ビックスバイト構造）であった。
添加された金属原子の固溶置換によりビックスバイト構造の格子定数は変化する場合がある。ビックスバイト構造以外の結晶構造が主成分として析出すると、移動度の低下を招いたりする場合がある。
＜ＴＦＴの製造＞における「（１）酸化物半導体層の成膜」と同様にして酸化物半導体薄膜を形成し、「（４）加熱処理」と同様にして加熱処理を行った。加熱処理前後の酸化物半導体薄膜の結晶性をＸ線回折（ＸＲＤ）測定によって評価したところ、加熱処理前はアモルファスであり、加熱処理後は結晶質（ビックスバイト構造）であった。
添加された金属原子の固溶置換によりビックスバイト構造の格子定数は変化する場合がある。ビックスバイト構造以外の結晶構造が主成分として析出すると、移動度の低下を招いたりする場合がある。
【0112】
また、加熱処理後の酸化物半導体薄膜について、ＥＢＳＤにより表面形態を確認してフェレー径を計測したところ、平均結晶粒径（グレインサイズ）が２μｍ以上のファセット状の結晶粒子が確認された。平均結晶粒径は、酸化物半導体薄膜の中央部（対角線の交点）を中心とした５μｍ×５μｍの枠内に観察されるファセット状結晶粒子の粒径を測定し、これらの相加平均値を算出して求めた。
また、酸化物半導体薄膜表面のファセット状結晶粒子の占める割合は９５％超であり、ファセット状結晶粒子以外の粒子は、結晶状態が放射状の粒子及び粒界に存在する微結晶の粒子であった。ファセット状結晶粒子の占める割合は、ＥＢＳＤで得られた酸化物半導体薄膜の表面画像から、単一色で表されている結晶粒子をファセット状結晶粒子と判断し、当該表面画像に占めるファセット状結晶粒子の面積を求めることで算出した。
結果を表１に示す。
また、酸化物半導体薄膜表面のファセット状結晶粒子の占める割合は９５％超であり、ファセット状結晶粒子以外の粒子は、結晶状態が放射状の粒子及び粒界に存在する微結晶の粒子であった。ファセット状結晶粒子の占める割合は、ＥＢＳＤで得られた酸化物半導体薄膜の表面画像から、単一色で表されている結晶粒子をファセット状結晶粒子と判断し、当該表面画像に占めるファセット状結晶粒子の面積を求めることで算出した。
結果を表１に示す。
【0113】
（３）バンドギャップ
石英基板上に、＜ＴＦＴの製造＞における「（１）酸化物半導体薄膜の成膜」と同様にして酸化物半導体薄膜を形成し、「（３）加熱処理」と同様にして加熱処理を行った。島津製作所製自記分光光度計「ＵＶ－３１００ＰＣ」を用いて、得られた酸化物半導体薄膜の透過スペクトルを測定し、横軸の波長をエネルギー（ｅＶ）に、縦軸の透過率を下記式（１）に変換した後、吸収が立ち上がる部分にフィッティングし、それをベースラインと交わるところのｅＶ値を算出してバンドギャップとした。結果を表１に示す。
（αｈν）2・・・（１）
（式（１）中、αは吸収係数、ｈはプランク定数、ｖは振動数を示す。）
石英基板上に、＜ＴＦＴの製造＞における「（１）酸化物半導体薄膜の成膜」と同様にして酸化物半導体薄膜を形成し、「（３）加熱処理」と同様にして加熱処理を行った。島津製作所製自記分光光度計「ＵＶ－３１００ＰＣ」を用いて、得られた酸化物半導体薄膜の透過スペクトルを測定し、横軸の波長をエネルギー（ｅＶ）に、縦軸の透過率を下記式（１）に変換した後、吸収が立ち上がる部分にフィッティングし、それをベースラインと交わるところのｅＶ値を算出してバンドギャップとした。結果を表１に示す。
（αｈν）2・・・（１）
（式（１）中、αは吸収係数、ｈはプランク定数、ｖは振動数を示す。）
【0114】
＜ＴＦＴの特性評価＞
＜ＴＦＴの製造＞で得られたＴＦＴについて下記評価を行った。結果を表１に示す。
（１）飽和移動度
飽和移動度は、ドレイン電圧に５Ｖ印加した場合の伝達特性から求めた。具体的に、伝達特性Ｉｄ－Ｖｇのグラフを作成し、各ゲート電圧Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、線形領域の式により飽和移動度を導いた。Ｇｍは∂（Ｉｄ）／∂（Ｖｇ）によって表され、Ｖｇは－１５から２５Ｖまで印加し、その範囲での最大移動度を飽和移動度と定義した。Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
＜ＴＦＴの製造＞で得られたＴＦＴについて下記評価を行った。結果を表１に示す。
（１）飽和移動度
飽和移動度は、ドレイン電圧に５Ｖ印加した場合の伝達特性から求めた。具体的に、伝達特性Ｉｄ－Ｖｇのグラフを作成し、各ゲート電圧Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、線形領域の式により飽和移動度を導いた。Ｇｍは∂（Ｉｄ）／∂（Ｖｇ）によって表され、Ｖｇは－１５から２５Ｖまで印加し、その範囲での最大移動度を飽和移動度と定義した。Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
【0115】
（２）閾値電圧（Ｖｔｈ）
閾値電圧（Ｖｔｈ）は、「（１）飽和移動度」で得られた伝達特性のグラフより、Ｉｄ＝１０-9ＡでのＶｇと定義した。
閾値電圧（Ｖｔｈ）は、「（１）飽和移動度」で得られた伝達特性のグラフより、Ｉｄ＝１０-9ＡでのＶｇと定義した。
【0116】
（３）Ｏｎ電流、Ｏｆｆ電流、Ｏｎ－Ｏｆｆ比
Ｖｇ＝－１０ＶのＩｄの値をＯｆｆ電流値とし、Ｖｇ＝２０ＶのＩｄの値をＯｎ電流値として、比（Ｏｎ／Ｏｆｆ）を求めた。
以上の結果を表１の「ＴＦＴの特性」に示す。
Ｖｇ＝－１０ＶのＩｄの値をＯｆｆ電流値とし、Ｖｇ＝２０ＶのＩｄの値をＯｎ電流値として、比（Ｏｎ／Ｏｆｆ）を求めた。
以上の結果を表１の「ＴＦＴの特性」に示す。
【0117】
＜高速応答型ＴＦＴの特性評価＞
線形領域での電界効果移動度μは、ドレイン電圧に０．１Ｖ印加した場合の伝達特性から求めることが望ましい。具体的に、伝達特性Ｉｄ－Ｖｇのグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、線形領域の式により電界効果移動度を導く。Ｇｍは∂（Ｉｄ）／∂（Ｖｇ）によって表される。Ｖｇは－１５から２０Ｖまで印加し、その範囲での最大移動度を電界効果移動度と定義する。Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
飽和領域の移動度特性を議論することも可能であるが、飽和領域の式が成立するのは一般的にＶｇ＜Ｖｄの場合であり、十分に大きなＶｄを印加しＶｇ依存性を測定する必要があり、素子破壊等に影響する。よって低ゲート電圧下での移動度を議論するにはＶｄが小さい場合の線形領域（Ｖｇ＞Ｖｄ）の移動度で議論することが望ましい。よって、線形領域での電界効果移動度はこの方法で評価した。
線形領域での電界効果移動度μは、ドレイン電圧に０．１Ｖ印加した場合の伝達特性から求めることが望ましい。具体的に、伝達特性Ｉｄ－Ｖｇのグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、線形領域の式により電界効果移動度を導く。Ｇｍは∂（Ｉｄ）／∂（Ｖｇ）によって表される。Ｖｇは－１５から２０Ｖまで印加し、その範囲での最大移動度を電界効果移動度と定義する。Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
飽和領域の移動度特性を議論することも可能であるが、飽和領域の式が成立するのは一般的にＶｇ＜Ｖｄの場合であり、十分に大きなＶｄを印加しＶｇ依存性を測定する必要があり、素子破壊等に影響する。よって低ゲート電圧下での移動度を議論するにはＶｄが小さい場合の線形領域（Ｖｇ＞Ｖｄ）の移動度で議論することが望ましい。よって、線形領域での電界効果移動度はこの方法で評価した。
【0118】
線形領域での電界効果移動度の方法で求めたＶｇ－μグラフより、Ｖｇ＝Ｖｔｈ（閾値電圧）＋５（Ｖ）の電界効果移動度を求めた。また、Ｖｇ＝Ｖｔｈ（Ｖ）からＶｔｈ＋２０（Ｖ）までの平均電界効果移動度を下記式から求めた。
平均電界効果移動度＝∫ＶｔｈＶｔｈ＋２０μｄＶｇ／２０
平均電界効果移動度＝∫ＶｔｈＶｔｈ＋２０μｄＶｇ／２０
【0119】
Ｖｇ＝Ｖｔｈ＋５（Ｖ）の電界効果移動度が１０ｃｍ2／Ｖｓ以上であり、Ｖｇ＝Ｖｔｈ（Ｖ）からＶｔｈ＋２０（Ｖ）までの平均電界効果移動度が、その範囲の最大電界効果移動度の５０％以上であるＴＦＴを、高速応答型ＴＦＴとした。
Ｖｇ＝Ｖｔｈ＋５（Ｖ）の電界効果移動度が１０ｃｍ2／Ｖｓ以上であると、印加されるゲート電圧が低い場合においても十分な電界効果移動度が得られる。特にシリコン半導体と組み合わせて用いる場合には、シリコン半導体のソース・ドレイン電圧が低い場合に、その電圧が酸化物半導体のゲート電圧として作用するので、低ゲート電圧で高い電界効果移動度が得られることは重要になる。また、Ｖｇ＝ＶｔｈからＶｔｈ＋２０までの平均電界効果移動度が、その範囲の最大電界効果移動度の５０％以上であると、電圧を保持するキャパシタ等への電荷の注入を超高速で行うことができる。
以上の結果を表１の「高速応答型ＴＦＴとしての特性」に示す。
Ｖｇ＝Ｖｔｈ＋５（Ｖ）の電界効果移動度が１０ｃｍ2／Ｖｓ以上であると、印加されるゲート電圧が低い場合においても十分な電界効果移動度が得られる。特にシリコン半導体と組み合わせて用いる場合には、シリコン半導体のソース・ドレイン電圧が低い場合に、その電圧が酸化物半導体のゲート電圧として作用するので、低ゲート電圧で高い電界効果移動度が得られることは重要になる。また、Ｖｇ＝ＶｔｈからＶｔｈ＋２０までの平均電界効果移動度が、その範囲の最大電界効果移動度の５０％以上であると、電圧を保持するキャパシタ等への電荷の注入を超高速で行うことができる。
以上の結果を表１の「高速応答型ＴＦＴとしての特性」に示す。
【0120】
（実施例２）
スパッタリングターゲットとして、酸化インジウム９０質量％（インジウム元素８８．８ａｔ％）、酸化ガリウム５質量％（ガリウム元素７．３ａｔ％）：酸化サマリウム５質量％（サマリウム元素３．９ａｔ％）の原料混合物から得られたスパッタリングターゲットを用いた他は実施例１と同様にしてＴＦＴの製造及び評価、並びに酸化物半導体薄膜の製造及び評価を行った。結果を表１の「ＴＦＴの特性」および「高速応答型ＴＦＴとしての特性」に示す。
スパッタリングターゲットとして、酸化インジウム９０質量％（インジウム元素８８．８ａｔ％）、酸化ガリウム５質量％（ガリウム元素７．３ａｔ％）：酸化サマリウム５質量％（サマリウム元素３．９ａｔ％）の原料混合物から得られたスパッタリングターゲットを用いた他は実施例１と同様にしてＴＦＴの製造及び評価、並びに酸化物半導体薄膜の製造及び評価を行った。結果を表１の「ＴＦＴの特性」および「高速応答型ＴＦＴとしての特性」に示す。
【0121】
（比較例１から４）
＜ＴＦＴの製造・評価＞
以下の工程により薄膜トランジスタを製造した。
（１）酸化物半導体層の成膜
表１及び２に示す組成を有するスパッタリングターゲットを用い、熱酸化膜（ゲート絶縁膜）付きのシリコンウエハー（ゲート電極）上に、メタルマスクを介して、スパッタリングによって５０ｎｍの酸化物半導体薄膜（酸化物半導体層）を形成した。成膜条件は表１及び２に示す通りである。
＜ＴＦＴの製造・評価＞
以下の工程により薄膜トランジスタを製造した。
（１）酸化物半導体層の成膜
表１及び２に示す組成を有するスパッタリングターゲットを用い、熱酸化膜（ゲート絶縁膜）付きのシリコンウエハー（ゲート電極）上に、メタルマスクを介して、スパッタリングによって５０ｎｍの酸化物半導体薄膜（酸化物半導体層）を形成した。成膜条件は表１及び２に示す通りである。
【0122】
（２）加熱処理
酸化物半導体層を結晶化させるために表１及び２に示す条件で加熱処理を行った。
酸化物半導体層を結晶化させるために表１及び２に示す条件で加熱処理を行った。
【0123】
（３）保護絶縁膜の形成
加熱処理を行った酸化物半導体層の上に、化学蒸着法（ＣＶＤ）により、基板温度３００℃で、膜厚１００ｎｍのＳｉＯ2膜（保護絶縁膜（層間絶縁膜））を形成した。具体的な条件は実施例１と同じである。
加熱処理を行った酸化物半導体層の上に、化学蒸着法（ＣＶＤ）により、基板温度３００℃で、膜厚１００ｎｍのＳｉＯ2膜（保護絶縁膜（層間絶縁膜））を形成した。具体的な条件は実施例１と同じである。
【0124】
（４）ソース・ドレイン電極の形成
保護絶縁膜にコンタクトホールを形成し、その保護絶縁膜の上に、メタルマスクを用いてチタン金属をスパッタ成膜し、ソース電極及びドレイン電極を設けた。その後、表１及び２の「保護絶縁膜成膜後の加熱処理条件」による加熱処理を行ってＴＦＴを完成した。
保護絶縁膜にコンタクトホールを形成し、その保護絶縁膜の上に、メタルマスクを用いてチタン金属をスパッタ成膜し、ソース電極及びドレイン電極を設けた。その後、表１及び２の「保護絶縁膜成膜後の加熱処理条件」による加熱処理を行ってＴＦＴを完成した。
【0125】
＜酸化物半導体薄膜の特性評価＞
（１）ホール効果測定
まず、図１１Ａに示すように、ガラス基板（日本電気硝子株式会社製「ＡＢＣ－Ｇ」）上に、＜ＴＦＴの製造＞における「（１）酸化物半導体層の成膜」と同様にして、厚さ５０ｎｍの酸化物半導体薄膜を成膜し、実施例１と同様にしてホール効果測定用サンプルとした。当該ホール効果測定用サンプルについて＜ＴＦＴの製造＞における（２）加熱処理と同様にして加熱処理を行い、得られたサンプルについて実施例１と同様にホール効果を評価して、キャリヤー密度及び移動度を求めた。結果を表１および表２の「酸化物半導体薄膜の特性」の「ホール効果測定」の「酸化物半導体薄膜成膜後の加熱処理後」に示す。
（１）ホール効果測定
まず、図１１Ａに示すように、ガラス基板（日本電気硝子株式会社製「ＡＢＣ－Ｇ」）上に、＜ＴＦＴの製造＞における「（１）酸化物半導体層の成膜」と同様にして、厚さ５０ｎｍの酸化物半導体薄膜を成膜し、実施例１と同様にしてホール効果測定用サンプルとした。当該ホール効果測定用サンプルについて＜ＴＦＴの製造＞における（２）加熱処理と同様にして加熱処理を行い、得られたサンプルについて実施例１と同様にホール効果を評価して、キャリヤー密度及び移動度を求めた。結果を表１および表２の「酸化物半導体薄膜の特性」の「ホール効果測定」の「酸化物半導体薄膜成膜後の加熱処理後」に示す。
【0126】
次に、図１１Ｂに示すように、ホール効果測定用サンプルの酸化物半導体薄膜上に、＜ＴＦＴの製造＞における「（３）保護絶縁膜の形成」と同様にしてＳｉＯ2膜を成膜した。当該サンプルをホール効果・比抵抗測定装置（株式会社東陽テクニカ社製「ＲｅｓｉＴｅｓｔ８３００型」）にセットし、室温においてホール効果を評価して、キャリヤー密度及び移動度を求めた。結果を表１および表２の「酸化物半導体薄膜の特性」の「ホール効果測定」の「ＳｉＯ2膜の成膜後」に示す。
【0127】
さらに＜ＴＦＴの製造＞における「（４）ソース・ドレイン電極の形成」に示す加熱処理と同様にして加熱処理を行い、得られたサンプルについて上記と同様にホール効果を評価して、キャリヤー密度及び移動度を求めた。結果を表１および表２の「酸化物半導体薄膜の特性」の「ホール効果測定」の「ＳｉＯ2膜成膜後の加熱処理後」に示す。
【0128】
（２）結晶性
＜ＴＦＴの製造＞における「（１）酸化物半導体層の成膜」と同様にして酸化物半導体薄膜を形成し、「（２）加熱処理」と同様にして加熱処理を行った。加熱処理前後の酸化物半導体薄膜の結晶性を実施例１と同様にして評価した。また、加熱処理後の酸化物半導体薄膜について、実施例１と同様にしてＥＢＳＤによる評価を行った。
比較例１において、ＥＢＳＤで得られた酸化物半導体薄膜の表面画像を図２に示す。
＜ＴＦＴの製造＞における「（１）酸化物半導体層の成膜」と同様にして酸化物半導体薄膜を形成し、「（２）加熱処理」と同様にして加熱処理を行った。加熱処理前後の酸化物半導体薄膜の結晶性を実施例１と同様にして評価した。また、加熱処理後の酸化物半導体薄膜について、実施例１と同様にしてＥＢＳＤによる評価を行った。
比較例１において、ＥＢＳＤで得られた酸化物半導体薄膜の表面画像を図２に示す。
【0129】
（３）バンドギャップ
石英基板上に、＜ＴＦＴの製造＞における「（１）酸化物半導体薄膜の成膜」と同様にして酸化物半導体薄膜を形成し、「（２）加熱処理」と同様にして加熱処理を行った。得られた酸化物半導体薄膜について実施例１と同様にしてバンドギャップを測定した。
以上、結果を表１及び２に示す。
石英基板上に、＜ＴＦＴの製造＞における「（１）酸化物半導体薄膜の成膜」と同様にして酸化物半導体薄膜を形成し、「（２）加熱処理」と同様にして加熱処理を行った。得られた酸化物半導体薄膜について実施例１と同様にしてバンドギャップを測定した。
以上、結果を表１及び２に示す。
【0130】
＜ＴＦＴの特性評価＞
実施例１と同様にしてＴＦＴを評価した。結果を表１及び２に示す。
実施例１と同様にしてＴＦＴを評価した。結果を表１及び２に示す。
【0131】
表１及び２中の「スパッタリングターゲットの原子比」において、「質量％」で示されている数値は、酸化インジウム、酸化ガリウム、酸化サマリウムの質量比率（仕込み量）を示し、「ａｔ％」で示されている数値は、インジウム元素、ガリウム元素、サマリウム元素の原子比率を示す。
表１及び２中の「最大移動度に対する平均移動度比率（％）」は、Ｖｇ＝Ｖｔｈ（Ｖ）からＶｔｈ＋２０（Ｖ）までの範囲における最大移動度に対する、当該範囲における平均電界効果移動度の比率（％）を示す。
表１及び２中の「最大移動度に対する平均移動度比率（％）」は、Ｖｇ＝Ｖｔｈ（Ｖ）からＶｔｈ＋２０（Ｖ）までの範囲における最大移動度に対する、当該範囲における平均電界効果移動度の比率（％）を示す。
【0132】
【表1】
【0133】
【表2】
【0134】
表１および表２から明らかなように、実施例１および実施例２は、酸化物半導体層成膜後に加熱処理を行わなかった例である。単一の結晶方位を有する表面結晶粒子を含み、バンドギャップが３．９０ｅＶ以上であった。
比較例１から比較例４は酸化物半導体層成膜後に加熱処理を行った例であり、バンドギャップが３．９０ｅＶ未満であった。
比較例１から比較例４は酸化物半導体層成膜後に加熱処理を行った例であり、バンドギャップが３．９０ｅＶ未満であった。
【産業上の利用可能性】
【0135】
本発明の結晶質酸化物半導体薄膜は、太陽電池、液晶素子、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子等の表示素子やパワー半導体素子、タッチパネル等の電子機器に好適に使用でき、これらは車載用表示装置等の電子機器に好適に使用できる。
【符号の説明】
【0136】
１ ：酸化物焼結体
３ ：バッキングプレート
２０ ：シリコンウエハ
３０ ：ゲート絶縁膜
４０ ：酸化物半導体薄膜
５０ ：ソース電極
６０ ：ドレイン電極
７０ ：層間絶縁膜
７０Ａ ：層間絶縁膜
７０Ｂ ：層間絶縁膜
１００ ：薄膜トランジスタ
１００Ａ ：薄膜トランジスタ
３００ ：基板
３０１ ：画素部
３０２ ：第１の走査線駆動回路
３０３ ：第２の走査線駆動回路
３０４ ：信号線駆動回路
３１０ ：容量配線
３１２ ：ゲート配線
３１３ ：ゲート配線
３１４ ：ドレイン電極
３１６ ：トランジスタ
３１７ ：トランジスタ
３１８ ：第１の液晶素子
３１９ ：第２の液晶素子
３２０ ：画素部
３２１ ：スイッチング用トランジスタ
３２２ ：駆動用トランジスタ
３００２ ：フォトダイオード
３００４ ：転送トランジスタ
３００６ ：リセットトランジスタ
３００８ ：増幅トランジスタ
３０１０ ：信号電荷蓄積部
３１００ ：電源線
３１１０ ：リセット電源線
３１２０ ：垂直出力線
３ ：バッキングプレート
２０ ：シリコンウエハ
３０ ：ゲート絶縁膜
４０ ：酸化物半導体薄膜
５０ ：ソース電極
６０ ：ドレイン電極
７０ ：層間絶縁膜
７０Ａ ：層間絶縁膜
７０Ｂ ：層間絶縁膜
１００ ：薄膜トランジスタ
１００Ａ ：薄膜トランジスタ
３００ ：基板
３０１ ：画素部
３０２ ：第１の走査線駆動回路
３０３ ：第２の走査線駆動回路
３０４ ：信号線駆動回路
３１０ ：容量配線
３１２ ：ゲート配線
３１３ ：ゲート配線
３１４ ：ドレイン電極
３１６ ：トランジスタ
３１７ ：トランジスタ
３１８ ：第１の液晶素子
３１９ ：第２の液晶素子
３２０ ：画素部
３２１ ：スイッチング用トランジスタ
３２２ ：駆動用トランジスタ
３００２ ：フォトダイオード
３００４ ：転送トランジスタ
３００６ ：リセットトランジスタ
３００８ ：増幅トランジスタ
３０１０ ：信号電荷蓄積部
３１００ ：電源線
３１１０ ：リセット電源線
３１２０ ：垂直出力線
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図9A】
【図9B】
【図9C】
【図10】
【図11A】
【図11B】