IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本電信電話株式会社の特許一覧

特許7192975サーバ、光伝送方法、光伝送システム、および、光伝送プログラム
<>
  • 特許-サーバ、光伝送方法、光伝送システム、および、光伝送プログラム 図1
  • 特許-サーバ、光伝送方法、光伝送システム、および、光伝送プログラム 図2
  • 特許-サーバ、光伝送方法、光伝送システム、および、光伝送プログラム 図3
  • 特許-サーバ、光伝送方法、光伝送システム、および、光伝送プログラム 図4
  • 特許-サーバ、光伝送方法、光伝送システム、および、光伝送プログラム 図5
  • 特許-サーバ、光伝送方法、光伝送システム、および、光伝送プログラム 図6
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-12-12
(45)【発行日】2022-12-20
(54)【発明の名称】サーバ、光伝送方法、光伝送システム、および、光伝送プログラム
(51)【国際特許分類】
   H04L 67/14 20220101AFI20221213BHJP
   H04L 41/0803 20220101ALI20221213BHJP
   H04B 10/077 20130101ALI20221213BHJP
【FI】
H04L67/14
H04L41/0803
H04B10/077 150
【請求項の数】 5
(21)【出願番号】P 2021518256
(86)(22)【出願日】2019-05-08
(86)【国際出願番号】 JP2019018438
(87)【国際公開番号】W WO2020225882
(87)【国際公開日】2020-11-12
【審査請求日】2021-09-24
(73)【特許権者】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
(74)【代理人】
【識別番号】110001807
【氏名又は名称】弁理士法人磯野国際特許商標事務所
(72)【発明者】
【氏名】松田 俊哉
(72)【発明者】
【氏名】益本 佳奈
(72)【発明者】
【氏名】松村 和之
【審査官】宮島 郁美
(56)【参考文献】
【文献】特開2008-136011(JP,A)
【文献】特開2003-018096(JP,A)
【文献】特開平09-101547(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H04L12/00-13/18,41/00-69/40
H04B10/00-10/90
(57)【特許請求の範囲】
【請求項1】
光伝送路を用いて光伝送を行うサーバであって、
他のサーバに光信号を送信する送信機と、
前記他のサーバから前記光信号を受信する受信機と、
データおよび当該データに付与されるECC(Error Correction Code)を記憶する記憶装置と、
前記データおよび前記ECCから前記光信号への変換、前記光信号から前記データおよび前記ECCへの変換、並びに、前記ECCによる前記データの誤り訂正を制御する制御部と、を備える、
ことを特徴とするサーバ。
【請求項2】
前記サーバが備える前記記憶装置、および、前記他のサーバが備える他の記憶装置が仮想化されることで1つの仮想記憶装置を構成し、
前記制御部は、前記光信号を送信する場合、当該光信号に変換される、前記データおよび前記ECCに転送先アドレスを付与する、
ことを特徴とする請求項1に記載のサーバ。
【請求項3】
光伝送路を用いて光伝送を行うサーバにおける光伝送方法であって
記サーバが転送元として機能する場合、前記サーバは、
前記サーバの記憶装置からデータおよび前記ECCを読み出すステップと、
前記読み出したデータおよびECCを光信号に変換するステップと、
前記サーバの送信機から前記変換された光信号を送信するステップと、を実行し、
前記サーバが転送先として機能する場合、前記サーバは、
前記サーバの受信機で光信号を受信するステップと、
前記受信した光信号をデータおよびECCに変換するステップと、
前記ECCによる誤り訂正をしたデータおよび前記ECCを前記サーバの記憶装置に記憶するステップと、を実行する、
ことを特徴とする光伝送方法。
【請求項4】
光伝送路を用いて光伝送を行う複数のサーバを備える光伝送システムであって、
前記サーバの各々は、
他のサーバに光信号を送信する送信機と、
前記他のサーバから前記光信号を受信する受信機と、
データおよび当該データに付与されるECCを記憶する記憶装置と、
前記データおよび前記ECCから前記光信号への変換、前記光信号から前記データおよび前記ECCへの変換、並びに、前記ECCによる前記データの誤り訂正を制御する制御部と、を備える、
ことを特徴とする光伝送システム。
【請求項5】
コンピュータを請求項1または請求項2に記載のサーバとして機能させるための光伝送プログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、サーバ、光伝送方法、光伝送システム、および、光伝送プログラムに関する。
【背景技術】
【0002】
データセンタの急速なトラフィック増大を背景に、データセンタ内の光インタフェースとして、100GbE(100 Gigabit Ethernet。Ethernetは登録商標。)に対応したCFP(Centum gigabit Form factor Pluggable)4やQSFP(Quad Small Form-factor Pluggable)28等の小型省電力のモジュールの開発が進んでいる。従来、データセンタ間で、または、異なるデータセンタ内のサーバ間で、これらの大容量光インタフェースを接続する際は、専用の波長多重分離(WDM:Wavelength Division Multiplexing)伝送装置を用いるのが一般であった。
【0003】
一方、直接データセンタ間、または、サーバ間を接続するために、WDMグリッドの任意の光信号を出力する光モジュールの開発が進んでいる。例えば、10G用の規格であるXFP(10 Gigabit Small Form Factor Pluggable)やSFP+(Small Form-Factor Pluggable Plus)等の小型モジュール(10G小型光モジュール)の市販が始まっており、これらの光モジュールを用いることで低コストWDMシステムの構築が可能となる。
【0004】
前述の10G小型光モジュールは、伝送距離が80kmに達するものもあり、データセンタ間相互接続(DCI:Data Center Interconnect)のトラフィック増加の多くを占めるメトロエリアの大部分をカバーするのに十分である。一方、100G光モジュールで主流となっている25Gベースの光信号を用いると受信感度が劣化するため伝送距離は減少する。また、WDM信号を合分波する光モジュールを用いると、光モジュールの挿入損失により、実際の伝送距離はさらに減少する。このような伝送距離の減少を避けるために、誤り訂正符号の利用が有効であり、実際、専用のWDM伝送装置の光送受信機においても、前方誤り訂正符号(FEC:Forward Error Correction)が用いられている(非特許文献1参照)。
【先行技術文献】
【非特許文献】
【0005】
【文献】S. Yamamoto et al., “5Gbit/s optical transmission terminal equipment using forward error correcting code and optical amplifier,” Electron. Lett., Vol. 30, No.3 p.254, (1994).
【文献】B. Schroeder et al., “DRAM Errors in the Wild: A Large-Scale Field Study,” in Proceedings of the 11th Internation Joint Conference on Measurement and Modeling of Computer Systems (SIGMETRICS), Seattle, WA, June, 2009.
【文献】W. Liu et al., “Low-Power High-Throughput BCH Error Correction VLSI Design for Multi-Level Cell NAND Flash Memories,” IEEE Workshop on Signal Processing Systems (SIPS), pp. 248-253, (2006).
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかし、FECを利用するFEC用LSI(Large-scale Integrated Circuit)は、一般に消費電力が大きいため、小型光モジュール内部や、小型光モジュールを接続するサーバ、スイッチ等への実装は困難であった。また、小型光モジュールの低コスト化のための小型光モジュール内部の電気信号の高速化に伴い、FEC用LSIの新規開発が必要となるため、開発費がかさむという問題があった。
【0007】
このような事情に鑑みて、本発明は、サーバと小型光モジュールで低コストな光伝送機能を実現する際の誤り訂正用LSIを不要とすることで消費電力を低減するとともに、小型光モジュールの高速化に伴う誤り訂正用LSIの新規開発費用を低減することを課題とする。
【課題を解決するための手段】
【0008】
前記した課題を解決するため、請求項1に記載の発明は、光伝送路を用いて光伝送を行うサーバであって、他のサーバに光信号を送信する送信機と、前記他のサーバから前記光信号を受信する受信機と、データおよび当該データに付与されるECC(Error Correction Code)を記憶する記憶装置と、前記データおよび前記ECCから前記光信号への変換、前記光信号から前記データおよび前記ECCへの変換、並びに、前記ECCによる前記データの誤り訂正を制御する制御部と、を備える、ことを特徴とする。
【0009】
また、請求項3に記載の発明は、光伝送路を用いて光伝送を行うサーバにおける光伝送方法であって、前記サーバが転送元として機能する場合、前記サーバは、前記サーバの記憶装置からデータおよび前記ECCを読み出すステップと、前記読み出したデータおよびECCを光信号に変換するステップと、前記サーバの送信機から前記変換された光信号を送信するステップと、を実行し、前記サーバが転送先として機能する場合、前記サーバは、前記サーバの受信機で光信号を受信するステップと、前記受信した光信号をデータおよびECCに変換するステップと、前記ECCによる誤り訂正をしたデータおよび前記ECCを前記サーバの記憶装置に記憶するステップと、を実行する、ことを特徴とする。
【0010】
また、請求項4に記載の発明は、光伝送路を用いて光伝送を行う複数のサーバを備える光伝送システムであって、前記サーバの各々は、他のサーバに光信号を送信する送信機と、前記他のサーバから前記光信号を受信する受信機と、データおよび当該データに付与されるECCを記憶する記憶装置と、前記データおよび前記ECCから前記光信号への変換、前記光信号から前記データおよび前記ECCへの変換、並びに、前記ECCによる前記データの誤り訂正を制御する制御部と、を備える、ことを特徴とする。
【0011】
請求項1,3,4に記載の発明によれば、従来はFEC(またはFECとECCとの併用)で行っていたデータの誤り訂正を、記憶装置に利用していたECCで代用することができる。このため、従来使用していたFEC用LSIを不要にすることができ、消費電力の大きいFEC用LSIを小型光モジュールやサーバ等へ実装できないという問題や、FEC用LSIの新規開発の開発費がかさむという問題を回避することができる。
したがって、サーバと小型光モジュールで低コストな光伝送機能を実現する際の誤り訂正用LSIを不要とすることで消費電力を低減するとともに、小型光モジュールの高速化に伴う誤り訂正用LSIの新規開発費用を低減することができる。
【0012】
また、請求項2に記載の発明は、請求項1に記載のサーバであって、前記サーバが備える前記記憶装置、および、前記他のサーバが備える他の記憶装置が仮想化されることで1つの仮想記憶装置を構成し、前記制御部は、前記光信号を送信する場合、当該光信号に変換される、前記データおよび前記ECCに転送先アドレスを付与する、ことを特徴とする。
【0013】
請求項2に記載の発明によれば、光伝送を行うサーバの記憶装置が仮想化された場合であっても本発明を適用することができる。
【0014】
また、請求項5に記載の発明は、コンピュータを請求項1または請求項2に記載のサーバとして機能させるための光伝送プログラムである。
【0015】
請求項5に記載の発明によれば、光伝送における誤り訂正用LSIの消費電力を低減するとともに開発費を低減するためのプログラムを提供することができる。
【発明の効果】
【0016】
本発明によれば、サーバと小型光モジュールで低コストな光伝送機能を実現する際の誤り訂正用LSIを不要とすることで消費電力を低減するとともに、小型光モジュールの高速化に伴う誤り訂正用LSIの新規開発費用を低減することができる。
【図面の簡単な説明】
【0017】
図1】本実施形態における光伝送システムの機能構成図である。
図2】光伝送処理のフローチャートである。
図3】他の構成の光伝送システムの機能構成図である。
図4】各種誤り訂正符号の誤り訂正能力を示すグラフである。
図5】10G小型光モジュールを用いたWDM信号伝送実験系の機能構成図である。
図6】伝送距離と訂正前誤り率との関係を示すグラフである。
【発明を実施するための形態】
【0018】
以下、図面を参照して本発明を実施するための形態(以下、「本実施形態」という)について説明する。
【0019】
≪概要≫
大規模なデータセンタのサーバにおいて、信頼性向上のために主記憶装置としてECC(Error Correction Code)対応のDRAM(Dynamic Random Access Memory)を用いることがある(非特許文献2参照)。また、DRAMに比べてよりエラー発生の頻度が高いSSD(Solid State Drive)やHDD(Hard Disk Drive)などの記憶装置においては、BCH符号などの、一般的により強力なECCが用いられている(非特許文献3参照)。また、DIMM(Dual Inline Memory Module)に実装されているECCもある。これらの(主)記憶装置に用いられているECCは、従来の伝送用FECに比べると誤り訂正能力は下回る。しかし、比較的短距離の光伝送路で発生するビット誤りが小さいと仮定すると、従来の伝送用FECの代用として利用可能と考えられる。本発明は、首都圏のデータセンタ相互接続等の比較的短距離の伝送において、ECCを利用した光伝送システムを実現する。
【0020】
[構成]
図1に示すように、本実施形態の光伝送システムは、サーバ1A、1Bを備える。サーバ1A、1Bは、光伝送路fで接続されている。サーバ1Aは、データセンタ(図示せず)に配置されている。サーバ1Bは、サーバ1Aが配置されているデータセンタから遠隔のデータセンタ(図示せず)に配置されている。光伝送路fは、例えば、光ファイバ伝送路であり、所定長の光ファイバと複数の光増幅器から構成することができるが、これに限定されない。本実施形態では、サーバ1Aからサーバ1Bに光信号を送信する場合について説明する。よって、サーバ1Aは、転送元サーバとして機能し、サーバ1Bは、転送先サーバとして機能する。なお、図1の光伝送システムが備えるサーバは、サーバ1A、1Bの2台に限らず、3台以上でもよい。
【0021】
サーバ1Aは、所定の演算を行う計算機であり、例えば、ホストコンピュータである。図1に示すように、サーバ1Aは、Tx11a(送信機)と、Rx12a(受信機)と、PHY13a,14aと、マッパ15aと、デマッパ16aと、デコーダ17aと、エンコーダ18aと、メモリコントローラ19aと、記憶装置20aと、CPU21a(制御部)と、ROM22aとを備える。
【0022】
Tx11aは、光信号を外部(例:サーバ1B)に送信する送信機である。Tx11aは、PHY13aからの電気信号を光信号に変換することができる。
Rx12aは、光信号を外部から受信する受信機である。Rx12aは、光信号を電気信号に変換することができる。なお、サーバ1Aが転送元サーバとして機能する場合、Rx12aは動作しない。
【0023】
Tx11aおよびRx12aに使用する光モジュールは、例えば、10G用のXFPやSFP+、40G用のQSFP+、100G用のQSFP28の規格の小型光モジュールとすることができるがこれらに限定されず、小型でない光モジュールを用いることを妨げない。また、Tx11aおよびRx12aに使用する光モジュールは、1または複数備えることができる。また、Tx11aおよびRx12aは、WDM用の合波器および分波器を備えることもできる。
【0024】
PHY13a,14aは、OSI(Open System Interconnection)参照モデルのレイヤ1の処理機能部である。PHY13aは、マッパ15aからのデジタル信号を電気信号に変換することができる。PHY14aは、Rx12aからの電気信号をデジタル信号に変換することができる。なお、サーバ1Aが転送元サーバとして機能する場合、PHY14aは動作しない。
【0025】
マッパ15aは、データのマッピングを行う。マッピングは、デジタルビット列を複素平面(IQ平面)におけるシンボル(コンスタレーション)に変換することをいう。マッパ15aは、メモリコントローラ19aからの、データおよびECCを送信フレームのペイロードに収容するようにしてマッピングし、デジタル信号として出力することができる。
【0026】
デマッパ16aは、データのデマッピングを行う。デマッピングは、シンボルにマッピングされたビットを抽出することをいう。デマッパ16aは、PHY14aからのデジタル信号から、送信フレームのペイロードに収容されたデータおよびECCを抽出することができる。また、デマッパ16aは、抽出したデータおよびECCをデコーダ17aに出力する。なお、サーバ1Aが転送元サーバとして機能する場合、デマッパ16aは動作しない。
【0027】
デコーダ17aは、データの復号化を行う。デコーダ17aは、デマッパ16aからのデータおよびECCからデータの誤り訂正を行うことができる。デコーダ17aは、誤り訂正したデータをエンコーダ18aに出力する。なお、サーバ1Aが転送元サーバとして機能する場合、デコーダ17aは動作しない。
【0028】
エンコーダ18aは、データの符号化を行う。エンコーダ18aは、デコーダ17aからのデータからECCを生成することができる。データからECCを生成する技術は、周知なので詳細な説明は省略する。エンコーダ18aは、データおよびECCをメモリコントローラ19aに出力する。なお、サーバ1Aが転送元サーバとして機能する場合、エンコーダ18aは動作しない。
【0029】
メモリコントローラ19aは、記憶装置20aに記憶されているデータおよびECCを読み書きする。
記憶装置20aは、データおよびECCを記憶する。
【0030】
CPU21aは、サーバ1Aの処理を制御する。よって、CPU21aは、Tx11aと、Rx12aと、PHY13a,14aと、マッパ15aと、デマッパ16aと、デコーダ17aと、エンコーダ18aと、メモリコントローラ19aと、記憶装置20aの動作を制御し、データおよびECCから光信号への変換を制御したり、光信号からデータおよびECCへの変換を制御したり、ECCによるデータの誤り訂正をしたりすることができる。また、CPU21aは、データおよびECCにアドレス情報addを付与することができる。CPU21aがアドレス情報addをメモリコントローラ19aに出力し、メモリコントローラ19aは、アドレス情報addに従って、データおよびECCを記憶装置20aに記憶させる。
ROM22aは、CPU21aが制御する、サーバ1Aの処理を記述するプログラム(光伝送プログラム)の記録媒体である。
【0031】
サーバ1Bは、所定の演算を行う計算機であり、例えば、ホストコンピュータである。図1に示すように、サーバ1Bは、Tx11bと、Rx12bと、PHY13b,14bと、マッパ15bと、デマッパ16bと、デコーダ17bと、エンコーダ18bと、メモリコントローラ19bと、記憶装置20bと、CPU21bと、ROM22bとを備える。Tx11bと、Rx12bと、PHY13b,14bと、マッパ15bと、デマッパ16bと、デコーダ17bと、エンコーダ18bと、メモリコントローラ19bと、記憶装置20bと、CPU21bと、ROM22bはそれぞれ、すでに説明した、Tx11aと、Rx12aと、PHY13a,14aと、マッパ15aと、デマッパ16aと、デコーダ17aと、エンコーダ18aと、メモリコントローラ19aと、記憶装置20aと、CPU21aと、ROM22aと同等であり、詳細な説明は省略する。なお、サーバ1Bが転送先サーバとして機能する場合、Tx11b、PHY13b、および、マッパ15bは動作しない。
【0032】
[処理]
図2を参照して、転送元のサーバ1A、および、転送先のサーバ1Bの光伝送処理について説明する。
【0033】
転送元のサーバ1Aでは、記憶装置20aは、ECC付きのデータを記憶している。メモリコントローラ19aは、データおよびECCを記憶装置20aから読み出す(ステップS1)。CPU21aの制御の下、読み出されたデータおよびECCは、光信号に変換される(ステップS2)。具体的には、マッパ15aは、データおよびECCを送信フレームのペイロードに収容するようにしてマッピングし、デジタル信号として出力する。PHY13aは、デジタル信号を電気信号に変換する。Tx11aは、電気信号を光信号に変換する。その後、Tx11aは、光伝送路fを介してサーバ1Bに送信する(ステップS3)。
【0034】
転送先のサーバ1Bでは、Rx12bは、サーバ1Aから光信号を受信する(ステップS4)。次に、CPU21bの制御の下、受信した光信号は、データおよびECCに変換される(ステップS5)。具体的には、Rx12bは、電気信号に変換する。PHY14bは、電気信号をデジタル信号に変換する。デマッパ16bは、デジタル信号の送信フレームのペイロードから、データおよびECCを抽出する。デコーダ17bは、データの誤り訂正を行う。エンコーダ18bは、誤り訂正したデータにECCを再度付与する。メモリコントローラ19bは、CPU21bからのアドレス情報addに従って、ECCによる誤り訂正をしたデータおよびECCを記憶装置20bに記憶させる(ステップS6)。以上で、サーバ1A,1B間の光伝送が完了する。
【0035】
[他の構成]
光伝送システムの他の構成として、複数のサーバの記憶装置が仮想化された1つの仮想記憶装置を構成したものがある。例えば、図3に示すように、ネットワークnを介して接続している複数のサーバ1A~1Dを備える光伝送システムの場合、サーバ1Aが備える記憶装置20aと、サーバ1Bが備える記憶装置20bと、サーバ1Cが備える記憶装置(図示せず)と、サーバ1Dが備える記憶装置(図示せず)とが仮想化され、1つの仮想記憶装置200を構成している。図3の説明の際、図1図2の説明と重複する説明は省略する。ネットワークnは、光伝送路を用いて光伝送を実現するためのネットワークである。
【0036】
他の構成の光伝送システムの場合、転送元サーバから送信されるデータは、複数の転送先データに跨ることがある。このため、転送元サーバから送信されるデータには、転送先サーバのアドレスを付与することで、データの転送先を特定する。図3に示す構成において、転送元サーバとして機能するサーバ1Aにおいて、マッパ15aは、データの転送先のアドレスとなる転送先アドレス情報daddをCPU21aから取得する。
【0037】
マッパ15aは、メモリコントローラ19aからの、データおよびECCを収容した送信フレームをデジタル信号として出力する際、CPU21aから取得した転送先アドレス情報daddを送信フレームのヘッダに収容する。これにより、PHY13aによる電気信号への変換、Tx11aによる光信号への変換の後、Tx11aは、目的とする転送先サーバに光信号を確実に送信することができる。
なお、メモリコントローラ19aは、データの転送元のアドレスとなる転送元アドレス情報saddをCPU21aから取得し、CPU21aからの転送元アドレス情報saddに従って、誤り訂正したデータおよびECCを記憶装置20bに記憶させたり、読み出したりする。
【0038】
目的とする転送先サーバがサーバ1Bであった場合、サーバ1Bにおいて、光信号を受信したRx12bによる電気信号への変換、PHY14bによるデジタル信号への変換の後、デマッパ16bは、デジタル信号の送信フレームのペイロードから、データおよびECCを抽出するとともに、送信フレームのヘッダから転送先アドレス情報dadd(サーバ1Bを示すアドレス)を抽出し、メモリコントローラ19bに出力する。メモリコントローラ19bは、デマッパ16bからの転送先アドレス情報daddに従って、誤り訂正したデータおよびECCを記憶装置20bに記憶させる。以上で、サーバ1A,1B間の光伝送を実現することができる。この光伝送において、Tx11b、PHY13b、および、マッパ15bは動作しない。
【0039】
目的とする転送先サーバがサーバ1Cやサーバ1Dであった場合にも、CPU21aから取得した転送先アドレス情報dadd(サーバ1C,1Dを示すアドレス)を送信フレームのヘッダに収容することで、同様にして、サーバ1A,1C(または1D)間の光伝送を実現することができる。
【0040】
なお、仮想化されたデータセンタ間ネットワークにおける転送プロトコルとして、InfinibandやRoCE (RDMA over Converged Ethernet)等のRDMA (Remote Direct Memory Access)が知られており、図3に示す光伝送システムにも、InfinibandやRoCE等のRDMAを適用することができるが、これらに限定されない。
【0041】
(実施例)
本実施形態に用いるECCの誤り訂正能力について説明する。図4は、訂正前誤り率と訂正後誤り率との関係を示すグラフである。図4には、DRAMに用いられるECCとしてのハミング符号と、SSDで用いられるECCとしてのBCH符号と、比較例として、伝送用FECとして一般的なリードソロモン符号の誤り訂正能力が示されている。
【0042】
ハミング符号は、データ長64bitに対して、符号長8bit、誤り訂正能力1bitとした(Hamming(72,64))。
BCH符号は、データ長4096bitに対して、符号長209bit、誤り訂正能力16bitとした(BCH(4305,4096))。
リードソロモン符号は、データ長239bitに対して、符号長16bit、誤り訂正能力8bitとした(RS(255,239))。
【0043】
図4に示す訂正後誤り率Pは、以下の近似式(式1)を用いて算出することができる(参考文献:古賀 他、“BCH符号と自己直交符号におけるビット誤り率改善特性”、信学論(B) Vol.J62-B, No.2, pp.117-124, (1979).)。
【0044】
【数1】
・・・式1
【0045】
ここで、γt+1は、入力誤り個数がt+1であるときの平均出力誤り数、nは、データ長と符号長を併せたブロック長、tは、誤り訂正能力、pは、訂正前誤り率である。図4によれば、伝送品質の基準となる誤り率である1.E-12(1×10-12。以下、「基準誤り率」と称する場合がある。)を達成するためには、ハミング符号、BCH符号、リードソロモン符号でそれぞれ、6.E-7,7.E-4,2.E-3程度の訂正前誤り率が許容されることがわかる。
【0046】
図5に、10G小型光モジュール(10G XFP)を用いたWDM信号伝送実験系を示す。図5の実験系は、OTU(Optical-channel Transport Unit)2eフレーマ30-1~30-4と、10G XFP40-1~40-4と、合波器51と、分波器52と、N個の中継スパン60とを備える。中継スパン60の各々は、100km長の波長分散シフトファイバ(DSF:Dispersion Sifted Fiber)61と、光増幅器(EDFA:Erbium Doped optical Fiber Amplifier)62とを備える。
【0047】
OTU2eフレーマ30-1~30-4は、ビットレートが約11Gbit/sのテスト用擬似ランダムパタンを生成する。生成されたテスト用擬似ランダムパタンは、10G XFP40-1~40-4の各々への入力電気信号となる。
10G XFP40-1~40-4は、仕様上の伝送距離が40kmの小型光モジュールを用いた。
【0048】
合波器51は、10G XFP40-1~40-4から出力された光信号を0.4nm間隔で波長多重し、WDM信号を生成する。WDM信号は、N個の中継スパン60を通過する。Nの値は、伝送距離を調節するために自在に決定できる。
分波器52は、中継スパン60を通過したWDM信号を分波し、10G XFP40-1~40-4の各々に分波した光信号を入力する。
【0049】
OTU2eフレーマ30-1~30-4は、10G XFP40-1~40-4に入力された光信号に対し、誤り訂正数および誤り率を測定することができる。
【0050】
図6に、OTU2eフレーマ30-1~30-4の測定結果として、伝送距離と誤り訂正前の誤り率(訂正前誤り率)との関係を示す。波長が1551.32nm,1551.72nm,1552.12nm,1552.52nm,1539.77nm,1540.16nm,1540.56nm,1540.95nmである光信号について、伝送距離を200km,300km,400kmにしたときの訂正前誤り率を示した。
【0051】
また、図6中、横実線は、すでに説明した、ハミング符号の訂正前誤り率の許容値(6.E-7)であり、横破線は、すでに説明した、BCH符号の訂正前誤り率の許容値(7.E-4)であり、横一点鎖線は、すでに説明した、リードソロモン符号の訂正前誤り率の許容値(2.E-3)である。
【0052】
図6によれば、何れの波長の光信号についても、200km伝送したときの訂正前誤り率が1.E-7以下となり、ハミング符号の訂正前誤り率の許容値(6.E-7)を下回ることが分かる。また、伝送距離が長いほど訂正前誤り率が増大する。よって、伝送距離を200kmのように短距離にした場合、DRAM用のハミング符号であっても、基準誤り率(1×10-12)以下まで誤り率を訂正でき、十分な伝送品質を得られることが分かる。
【0053】
よって、図5の実験系と同等の伝送系を、図1の光伝送システムに導入することで、ハミング符号などのECCを用いた誤り訂正であっても、基準誤り率(1×10-12)以下まで誤り率を訂正でき、十分な伝送品質を得られるといえる。具体的には、図1のサーバ1AのTx11aとRx12aに、1または複数の10G XFP等の規格の小型光モジュールを備えた場合、図1の光伝送路fの伝送距離を、ECCを用いた誤り訂正による訂正後誤り率を基準誤り率以下にする訂正前誤り率の許容値を超えない伝送距離とすることで、十分な伝送品質を得ることができる。図1のサーバ1Bや、図3のサーバ1C,1Dについても同様である。また、図1のサーバ1AのTx11aとRx12aに、WDM用の合波器および分波器を備えてもよい。
【0054】
(まとめ)
本実施形態によれば、従来はFEC(またはFECとECCとの併用)で行っていたデータの誤り訂正を、記憶装置に利用していたECCで代用することができる。このため、従来使用していたFEC用LSIを不要にすることができ、消費電力の大きいFEC用LSIを小型光モジュールやサーバ等へ実装できないという問題や、FEC用LSIの新規開発の開発費がかさむという問題を回避することができる。
したがって、サーバと小型光モジュールで低コストな光伝送機能を実現する際の誤り訂正用LSIを不要とすることで消費電力を低減するとともに、小型光モジュールの高速化に伴う誤り訂正用LSIの新規開発費用を低減することができる。
【0055】
また、光伝送を行うサーバの記憶装置が仮想化された場合であっても本発明を適用することができる。
【0056】
(その他)
本実施形態で説明した種々の技術を適宜組み合わせた技術を実現することもできる。
【符号の説明】
【0057】
1A,1B サーバ
11a,11b Tx(送信機)
12a,12b Rx(受信機)
13a,13b,14a,14b PHY
15a,15b マッパ
16a,16b デマッパ
17a,17b デコーダ
18a,18b エンコーダ
19a,19b メモリコントローラ
20a,20b 記憶装置
21a,21b CPU(制御部)
22a,22b ROM
f 光伝送路
図1
図2
図3
図4
図5
図6