特許7199834IP Force 特許公報全文掲載

技術分野

半導体装置、特に液晶等のディスプレイのドライバ回路を含む半導体装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ところで、昨今のディスプレイパネルの大型化に伴い駆動時間が短くなってきており(駆動速度が上昇してきており)、その結果ダンピング抵抗(抵抗22)の値を小さくする必要が生じてきている。ダンピング抵抗を減少させると出力アンプ14の発振に対する安定性が低下し、特にディスプレイパネルのデータラインに接続されていない出力アンプ14は発振する可能性が高くなる。無負荷の出力アンプ14が発振すると、発振ノイズが発振していない正常動作の出力アンプ14に混入される恐れがある。そのため、データラインが接続されない状態でも発振しないように出力アンプ14の待機電流を増やす必要があった。しかしながら、この対策ではディスプレイドライバの消費電流が増大してしまう。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明に係る半導体装置は、入力信号に基づいて表示装置を駆動する駆動信号を出力する複数の出力アンプと、入力が前記出力アンプの出力部に接続されるとともに前記出力アンプの発振が検知された場合に、前記出力アンプの動作を停止させる停止信号を前記出力アンプに出力する1つまたは複数の発振防止回路と、を含み、前記発振防止回路は、前記出力アンプの出力部に接続されるとともに、前記出力アンプの発振を検知するか否か・・・ 続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明によれば、回路の安定性を損なうことなく消費電流が削減可能な半導体装置を提供することが可能となる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 第1の実施の形態に係るディスプレイドライバ回路の構成の一例を示すブロック図である。
【図2】 (a)は第1の実施の形態に係る発振検知回路の構成の一例を示す回路図、(b)は発振検知回路の入力、出力を示す図である。
【図3】 第2の実施の形態に係る発振検知回路の構成の一例を示す回路図である。
【図4】 第3の実施の形態に係るディスプレイドライバの構成の一例を示すブロック図である。
【図5】 (a)、(b)は比較例に係るディスプレイドライバの構成を示すブロック図である。

代表図 図1本件の代表的な図

10、10A ディスプレイドライバ回路 12 デジタルアナログ変換回路 14 出力アンプ 16、16A 発振検知回路 18 パルスカウンタ 20 ラッチ回路 22 抵抗 24 発振防止回路 26、26A 自己バイアス生成回路 28、28A 電流制御バッファ 30 容量 32 共用回路 MT 発振測定期間 out 出力端子 P1~P6 PMOSトランジスタ N1~N7 NMOSトランジスタ pb、nb バイアス端子 SW1、SW2 スイッチ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります