ホーム > 特許ランキング > ラピスセミコンダクタ株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-01-19
(45)【発行日】2023-01-27
(54)【発明の名称】表示装置、データドライバ及び表示コントローラ
(51)【国際特許分類】
G09G 3/36 20060101AFI20230120BHJP
G02F 1/133 20060101ALI20230120BHJP
G09G 3/20 20060101ALI20230120BHJP
【ＦＩ】
G09G3/36
G02F1/133 550
G09G3/20 611J
G09G3/20 621B
G09G3/20 623D
G09G3/20 623E
G09G3/20 623G
【請求項の数】
7
(21)【出願番号】P 2020090004
(22)【出願日】2020-05-22
(65)【公開番号】P2021021936
(43)【公開日】2021-02-18
【審査請求日】2020-06-17
【審判番号】
【審判請求日】2022-04-22
(31)【優先権主張番号】P 2019139876
(32)【優先日】2019-07-30
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】308033711
【氏名又は名称】ラピスセミコンダクタ株式会社
(74)【代理人】
【識別番号】100079119
【弁理士】
【氏名又は名称】藤村 元彦
(72)【発明者】
【氏名】土 弘
(72)【発明者】
【氏名】大谷 圭吾
【合議体】
【審判長】中塚 直樹
【審判官】波多江 進
【審判官】濱本 禎広
(56)【参考文献】
【文献】米国特許出願公開第２０１６／０３７９５７９（ＵＳ，Ａ１）
【文献】特開２０１５－１４３７８１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
G09G 3/00 - 3/38
G02F 1/133
(57)【特許請求の範囲】
【請求項1】
第１及び第２のデータ線群からなる複数のデータ線、及び前記複数のデータ線と交叉して配置されている複数のゲート線を含み、前記データ線と前記ゲート線との各交叉部に画素を担う表示セルが配置されている表示パネルと、前記複数のゲート線の各々にゲート選択信号を供給するゲートドライバと、
所定のデータ線数毎に設けられ、それぞれが映像信号を受け、当該映像信号に基づく各画素の輝度レベルに対応した、所定の基準電圧に対して正極性のアナログ電圧値を有するデータパルスが所定周期で表れる信号を正極性の階調データ信号として生成すると共に前記基準電圧に対して負極性のアナログ電圧値を有するデータパルスが前記正極性の階調データ信号とは異なる位相で前記所定周期毎に表れる信号を負極性の階調データ信号として生成し、前記第１及び第２のデータ線群のうちの一方のデータ線群に前記正極性の階調データ信号を出力すると共に、他方のデータ線群に前記負極性の階調データ信号を出力する複数のデータドライバと、を含み、
前記データドライバは、
前記正極性の階調データ信号を前記所定周期毎に出力する際に前記複数のゲート線の各々から出力される前記ゲート選択信号のゲートオフタイミングに対応する基準タイミングに対する遅延時間を表す第１の出力遅延時間、及び前記負極性の階調データ信号を前記所定周期毎に出力する際の前記基準タイミングに対する遅延時間を表し前記第１の出力遅延時間と異なる第２の出力遅延時間を夫々示す設定情報を受け、
前記正極性の階調データ信号を前記所定周期毎に、前記基準タイミングから前記設定情報にて示される前記第１の出力遅延時間だけ遅延させて出力すると共に、前記負極性の階調データ信号を前記所定周期毎に、前記基準タイミングから前記設定情報にて示される前記第２の出力遅延時間だけ遅延させて出力し、
前記負極性の階調データ信号は、前記正極性の階調データ信号に対して遅れる方向に位相シフトされた信号であり、
前記正極性の階調データ信号に対する前記負極性の階調データ信号の前記位相シフトの時間長は、前記ゲートドライバの出力端子から、前記階調データ信号を受けるデータ線とゲート線とが交叉する位置までの当該ゲート線の配線長が短いほど短く設定されることを特徴とする表示装置。
【請求項2】
前記表示セルは、
液晶層と、
前記液晶層を挟む画素電極及び対向基板電極と、
前記ゲート線に前記ゲート選択信号が供給された場合にオン状態となって前記データ線に供給された前記階調データ信号を前記画素電極へ供給する画素スイッチと、を含み、
前記対向基板電極には前記所定の基準電圧をなす対向基板電圧が印加されており、
前記画素スイッチは、自身の制御端が前記ゲート線に接続されており、自身の第１端子が前記データ線に接続されており、自身の第２端子が前記画素電極に接続されている薄膜トランジスタであることを特徴とする請求項１に記載の表示装置。
【請求項3】
前記複数のデータドライバの各々は、
夫々が正極性又は負極性からなるｉ（ｉは２以上の整数）個の前記階調データ信号を出力するｉ個の出力チャネルを含み、
前記設定情報に基づき、前記ｉ個の出力チャネルに対し、極性毎且つ所定の出力チャネル数単位毎に複数段階の出力遅延時間が設定されることを特徴とする請求項１または２に記載の表示装置。
【請求項4】
前記設定情報は、
前記複数のデータドライバの各々毎に、前記ｉ個の出力チャネルに対し、正極性及び負極性夫々の出力開始チャネルからの前記出力遅延時間を、前記出力チャネルの番号の昇順及び降順のうちのいずれの順序で増加させるか、又は、前記ｉ個の出力チャネルの両端側から中央に向かって出力遅延時間を増加させるかを指定する出力遅延方向情報と、
前記複数のデータドライバの各々毎に、前記ｉ個の出力チャネル内での前記正極性の階調データ信号に対する出力遅延時間の変化率を第１の遅延シフト量として指定し、前記ｉ個の出力チャネル内での前記負極性の階調データ信号に対する出力遅延時間の変化率を第２の遅延シフト量として指定する出力遅延シフト量情報と、
前記複数のデータドライバの各々毎に、前記ｉ個の出力チャネルにおける前記正極性の階調データ信号に対する前記正極性の出力開始チャネルの出力開始タイミングを第１の出力スタートタイミングとして指定し、前記ｉ個の出力チャネルにおける前記負極性の階調データ信号に対する前記負極性の出力開始チャネルの出力開始タイミングを第２の出力スタートタイミングとして指定する出力スタートタイミング情報と、を含むことを特徴とする請求項３に記載の表示装置。
【請求項5】
前記設定情報は、前記出力遅延シフト量情報の代わりに、
前記ｉ個の出力チャネルにおける前記正極性の階調データ信号に対する正極性の出力最終チャネルの出力開始タイミングを指定する第３の出力スタートタイミングと、前記ｉ個の出力チャネルにおける前記負極性の階調データ信号に対する負極性の最終出力チャネルの出力開始タイミングを指定する第４の出力スタートタイミングとが、前記出力スタートタイミング情報に追加され、
前記正極性の階調データ信号に対する出力遅延時間の変化率は、前記第１及び前記第３の出力スタートタイミングの指定に基づき前記第１の遅延シフト量が算出設定され、前記負極性の階調データ信号に対する出力遅延時間の変化率は、前記第２及び前記第４の出力スタートタイミングの指定に基づき前記第２の遅延シフト量が算出設定される、ことを特徴とする請求項４に記載の表示装置。
【請求項6】
前記複数のデータドライバは、前記表示コントローラから供給された前記設定情報を記憶する記憶回路を含むことを特徴とする請求項５に記載の表示装置。
【請求項7】
前記表示パネルを構成する前記複数のデータ線群が互いに隣接する所定数のデータ線毎にグループ化されており、
前記グループ内では互いに隣接するデータ線同士で異なる極性の階調データ信号が出力され、隣接する前記グループの境界を挟んで隣接するデータ線同士では同一極性の階調データ信号が出力されることを特徴とする請求項１～６のいずれか１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、映像信号に応じた画像を表示する表示装置、及び表示装置に含まれるデータドライバ及び表示コントローラに関する。
【背景技術】
【0002】
現在、大画面の表示装置の多くには、表示デバイスとしてアクティブマトリクス駆動方式の液晶パネルが採用されている。
【0003】
液晶パネルには、２次元画面の垂直方向に夫々伸張する複数のデータ線と、２次元画面の水平方向に夫々伸張する複数のゲート線と、が交叉して配置されている。更に、これら複数のデータ線と、複数のゲート線との各交叉部には、データ線及びゲート線に接続されている画素スイッチを含む画素部が形成されている。画素部は、画素毎に独立して配置されている透明電極と、液晶パネルにおける２次元画面全体を担う１つの透明な電極が形成されている対向基板と、各画素の透明電極各々と対向基板との間に封入された液晶材料と、バックライトと、を有する。
【0004】
液晶表示装置は、かかる液晶パネルと共に、各画素の輝度レベルに対応したアナログ電圧値を有する階調データ信号を１水平走査期間単位のデータパルスでデータ線に供給するデータドライバ、及び画素スイッチをオン・オフ制御するゲート選択信号をゲート線の各々に印加するゲートドライバを含む。
【0005】
液晶表示装置では、ゲートドライバから送出されたゲート選択信号に応じて画素スイッチがオンとなるときに、データドライバから送出された階調データ信号が画素部の透明電極に印加される。以降、かかる動作を画素部への電圧供給、或いは画素部への充電（放電も含む）と称する。この際、各画素部の透明電極に印加された階調データ信号の電圧値と、対向基板に印加されている固定の電圧（対向基板電圧と称する）との電位差に応じて液晶の透過率が変化し、当該階調データ信号に応じた表示が行われる。
【0006】
更に、液晶表示装置では、自身の液晶の劣化を防ぐために、対向基板電圧に対して正極性の階調データ信号と負極性の階調データ信号を所定のフレーム期間毎に交互に供給する極性反転駆動を行う。
【0007】
尚、近年の液晶表示装置の大画面化及び超高解像度化に伴い、映像信号の１水平走査期間の期間長が短くなり、１画素あたりの駆動期間、つまりデータ線に１つの画素に対応した階調データ信号を供給する期間（１データ期間とも称する）も短くなる。これにより、画素への充電期間が短くなり、特に、負極性の階調データ信号が供給（充電）される画素よりも、正極性の階調データ信号が供給（充電）される画素において充電不足が生じる可能性が高かった。
【0008】
つまり、各画素に含まれる画素スイッチは実際には薄膜トランジスタであり、その制御端子に印加されるゲート選択信号と、その第１端子に印加される階調データ信号との電位差に応じた電流駆動能力で、その第２端子に接続される画素（透明電極）へ階調データ信号が供給される。よって、ゲート選択信号と階調データ信号との電位差が小さいほど画素スイッチの電流駆動能力が小さくなり、画素に対する階調データ信号の充電速度が遅くなる。
【0009】
この際、正極性の階調データ信号の電圧は全体的に負極性の階調データ信号の電圧よりも高い。よって、正極性の階調データ信号とゲート選択信号との電位差は、負極性の階調データ信号とゲート選択信号との電位差よりも小さくなる。これにより、１データ期間内において、負極性の階調データ信号が供給（充電）された画素が過不足無く充電されても、正極性の階調データ信号が供給（充電）された画素が充電不足となる場合があり、表示画像にフリッカや画質劣化が生じる虞があった。
【0010】
そこで、階調データ信号の極性を１水平走査ライン毎に反転させる駆動を採用し、正極性の階調データ信号で書込を行う１水平走査期間の期間長を、負極性の階調データ信号で書込を行う１水平走査期間の期間長に比べて長くすることで、上記不具合を解消した液晶駆動方法が提案された（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0011】
【文献】特開２００２－１０８２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【0012】
ところで、液晶表示装置の大画面化及び超高解像度化に伴い、１データ期間が短くなると共に、ゲート線及びデータ線の配線抵抗及び配線容量が増加する。これにより、ゲートドライバの出力端子からの配線長が長い位置に配置されている画素では、近い位置に配置されている画素に比べて、その画素に到達するゲート選択信号のパルスのエッジ部の鈍りが大きくなる。また、極性反転による電位差の大きいデータ線の充放電が多いと、データドライバの消費電力（発熱）が増大する。
【0013】
そこで、大画面及び高解像度の液晶パネルでは、データ線に供給する階調データ信号の極性をフレーム期間内は同一極性とし、隣接データ線間で極性を異ならせると共に、フレーム期間単位で、各データ線に供給する階調データ信号の極性を反転させる、いわゆるカラム反転駆動（カラムライン反転駆動とも称する）が行われている。
【0014】
しかしながら、カラム反転駆動を行う場合にも、前述したように、負極性の階調データ信号が供給された画素が過不足無く充電されても、正極性の階調データ信号が供給された画素が充電不足となる虞がある。
【0015】
図１は、カラム反転駆動により、表示パネルの互いに隣接する第Ｘ番目及び第（Ｘ＋１）番目のデータ線に、あるフレーム期間に夫々印加される正極性の階調データ信号Ｖｄｘ及び負極性の階調データ信号Ｖｄ（ｘ＋１）、及びゲート線に印加されるゲート選択信号Ｖｇｋの一例を示すタイムチャートである。図１では、後述の図２に示す表示パネル１５０と同様に、データドライバに最も近い１番目のゲート線をＧＬ１とし、最も遠いｒ番目のゲート線をＧＬｒとし、ゲート線ＧＬｒからゲート線ＧＬ１に向かってゲートドライバから順次ゲート選択信号が出力される駆動例を示している。また、データドライバから出力される正極性の階調データ信号Ｖｄｘ及び負極性の階調データ信号Ｖｄ（ｘ＋１）も、ゲート選択信号の選択順に対応し、それぞれｒ行目の画素に供給される階調データパルスＤｐｒ、Ｄｎｒから順次出力され、最後に１行目の画素に供給される階調データパルスＤｐ１、Ｄｎ１が出力される。
【0016】
ここで、階調データ信号は、データ線方向の各画素にそれぞれ供給するアナログ電圧値（階調電圧）を有し、１データ期間単位の複数の階調データパルスで構成される。正極性の階調データ信号Ｖｄｘの各階調データパルスは、対向基板電圧ＶＣＯＭより高電位側で、所定の下限値Ｌｐｙから、それより高い上限値Ｌｐｚまでの電圧範囲内の階調電圧を有する。また、負極性の階調データ信号Ｖｄ（ｘ＋１）は、対向基板電圧ＶＣＯＭより低電位側で、所定の上限値Ｌｎｙから、それより低い下限値Ｌｎｚまでの電圧範囲内の階調電圧を有する。対向基板電圧は、一般的に、正極性の階調データ信号の下限値Ｌｐｙと、負極性の階調データ信号の上限値Ｌｎｙとの間に設定される。なお図面では、説明の便宜上、階調データ信号Ｖｄｘ及びＶｄ（ｘ＋１）の階調データパルスは、それぞれの電圧範囲内の上限値と下限値の階調電圧が１データ期間毎交互に出力される駆動パターンを示す。
【0017】
ゲート選択信号Ｖｇｋは、選択対象となる第ｋ（ｋは２以上の整数）番目のゲート線に印加される、所定の低電位ＶＧＬの状態から高電位ＶＧＨに推移するパルス信号である。ゲート選択信号は、ゲートドライバの出力端子からのゲート線の配線長に応じたインピーダンス（配線抵抗や配線容量）により波形鈍りを生じる。尚、図１では、ゲートドライバの出力端子からの配線長が比較的長い位置の第Ｘ、第（Ｘ＋１）番目のデータ線と交叉するゲート線の位置で観測されるゲート選択信号Ｖｇｋの波形の一例を示す。また、図１に示す一例では、画素充電効率を高める為に、ゲート選択信号Ｖｇｋは、ｋ行目の画素に供給する正極性の階調データパルスＤｐｋ及び負極性の階調データパルスＤｎｋが第Ｘ、第（Ｘ＋１）番目のデータ線に出力される１データ期間よりも前のデータ期間から高電位ＶＧＨの状態を維持している。これにより、図１に示すように、Ｄｐｋ及びＤｎｋの直前の階調データパルスＤｐ（ｋ＋１）及びＤｎ（ｋ＋１）等によって、選択対象となるｋ行目の画素を予備充電しておくという、いわゆるゲートプリチャージが為される。
【0018】
ここで、正極性のデータパルスＤｐｋと負極性のデータパルスＤｎｋ（ｋは共に１，２，…，ｒ）は同一クロックＣＬＫによりタイミング制御され、それぞれの位相は同一とされる。ゲート選択信号Ｖｇｋと階調データパルスＤｐｋ及びＤｎｋの位相タイミングは、ｋ行目の選択画素に対して次の階調データパルスＤｐ（ｋ－１）及びＤｎ（ｋ－１）の充電が生じないように、負極性の階調データ信号Ｖｄ（ｘ＋１）の振幅の下限値Ｌｎｚとゲート選択信号Ｖｇｋの電位との関係で決定する。図１では、負極性の階調データ信号Ｖｄ（ｘ＋１）の下限値Ｌｎｚを有する階調データパルスＤｎｋを供給する１データ期間Ｔ１Ｈの終了時に、ゲート信号Ｖｇｋが電位Ｌｎｚを下回るように位相タイミングが調整される。
【0019】
これにより、負極性の階調データパルスＤｎｋの実効的な画素充電期間Ｔｎ１は１データ期間Ｔ１Ｈと同等となる。
【0020】
一方、正極性の階調データパルスＤｐｋの実効的な画素充電期間Ｔｐ１は、正極性の階調データ信号Ｖｄｘのダイナミックレンジの下限値Ｌｐｙの階調データパルスＤｐｋとゲート選択信号Ｖｇｋの電位により定まる。
【0021】
このとき、正極性の階調データパルスＤｐｋによる実効的な画素充電期間Ｔｐ１は、図１に示すようにゲート選択信号Ｖｇｋのリアエッジ部の鈍りにより、１データ期間Ｔ１Ｈよりも期間Ｔｓ１だけ短くなり、その分だけ画素充電率が下がる。
【0022】
更に、前述したように、ゲート選択信号Ｖｇｋと階調データ信号との電位差も画素充電率に影響し、電位差の大きい負極性の階調データ信号Ｖｄ（ｘ＋１）の画素充電率に比べて、正極性の階調データ信号Ｖｄｘの画素充電率は低くなる。
【0023】
したがって、負極性の階調データ信号に比べて、正極性の階調データ信号の画素充電率が低下することで、各画素の正極性と負極性の透過率が不均一となり、表示画像中にフリッカや画質劣化が生じるという不具合が発生する。
【0024】
尚、カラム反転駆動を行う場合には、１水平走査ラインに沿って正極性の階調データ信号が供給される画素と、負極性の階調データ信号が供給される画素とが混在するので、上記した特許文献１に記載の方法を採用して上記不具合を解消することはできない。
【0025】
そこで、本発明は、カラム反転駆動を採用して、画質劣化を抑えた大画面の画像表示を行うことが可能な表示装置、データドライバ及び表示コントローラを提供することを目的とする。
【課題を解決するための手段】
【0026】
本発明に係る表示装置は、第１及び第２のデータ線群からなる複数のデータ線、及び前記複数のデータ線と交叉して配置されている複数のゲート線を含み、前記データ線と前記ゲート線との各交叉部に画素を担う表示セルが配置されている表示パネルと、前記複数のゲート線の各々にゲート選択信号を供給するゲートドライバと、所定のデータ線数毎に設けられ、それぞれが映像信号を受け、当該映像信号に基づく各画素の輝度レベルに対応した、所定の基準電圧に対して正極性のアナログ電圧値を有するデータパルスが所定周期で表れる信号を正極性の階調データ信号として生成すると共に前記基準電圧に対して負極性のアナログ電圧値を有するデータパルスが前記正極性の階調データ信号とは異なる位相で前記所定周期毎に表れる信号を負極性の階調データ信号として生成し、前記第１及び第２のデータ線群のうちの一方のデータ線群に前記正極性の階調データ信号を出力すると共に、他方のデータ線群に前記負極性の階調データ信号を出力する複数のデータドライバと、を含み、前記データドライバは、前記正極性の階調データ信号を出力する際の前記所定周期毎の基準タイミングに対する遅延時間を表す第１の出力遅延時間、及び前記負極性の階調データ信号を前記所定周期毎に出力する際の前記基準タイミングに対する遅延時間を表す第２の出力遅延時間を夫々示す設定情報を受け、前記正極性の階調データ信号を前記所定周期毎に、前記基準タイミングから前記設定情報にて示される前記第１の出力遅延時間だけ遅延させて出力すると共に、前記負極性の階調データ信号を前記所定周期毎に、前記基準タイミングから前記設定情報にて示される前記第２の出力遅延時間だけ遅延させて出力する。
【0027】
本発明に係るデータドライバは、各画素の輝度レベルを示す映像信号を受け、前記映像信号に応じて、夫々に複数の表示セルが接続されている複数のデータ線を有する表示パネルを駆動するデータドライバであって、前記複数のデータ線が接続される、第１及び第２の出力端子群からなる複数の出力端子を有し、映像信号を受け、当該映像信号に基づき各画素の輝度レベルに対応した所定の基準電圧に対する正極性のアナログ電圧値を夫々が有するデータパルスが所定周期で表れる信号を正極性の階調データ信号として生成すると共に、前記映像信号に基づく各画素の輝度レベルに対応した前記所定の基準電圧に対する負極性のアナログ電圧値を夫々有するデータパルスが前記正極性の階調データ信号とは異なる位相で前記所定周期毎に表れる信号を負極性の階調データ信号として生成し、前記正極性の階調データ信号を出力する際の前記所定周期毎の基準タイミングに対する遅延時間を表す第１の出力遅延時間、及び前記負極性の階調データ信号を前記所定周期毎に出力する際の前記基準タイミングに対する遅延時間を表す第２の出力遅延時間を夫々示す設定情報を受け、前記第１及び第２の出力端子群のうちの一方の出力端子群に前記正極性の階調データ信号を、前記所定周期毎に、前記基準タイミングから前記設定情報にて示される前記第１の出力遅延時間だけ遅延させて出力すると共に、他方の出力端子群に前記負極性の階調データ信号を、前記所定周期毎に、前記基準タイミングから前記設定情報にて示される前記第２の出力遅延時間だけ遅延させて出力する出力する。
【0028】
本発明に係る表示コントローラは、夫々が正極性又は負極性からなるｉ（ｉは２以上の整数）個の階調データ信号を表示パネルのデータ線の各々に出力するｉ個の出力チャネルを有する複数のデータドライバの各々に映像信号、制御信号及び設定情報を供給する表示コントローラであって、前記ｉ個の出力チャネルにおける所定の出力チャネル数単位毎に、複数段階の前記正極性の階調データ信号及び前記負極性の階調データ信号の基準タイミングに対する出力遅延時間を夫々個別に表す情報を設定し夫々を含む前記設定情報を、前記複数のデータドライバの各々へ供給する。
【発明の効果】
【0029】
本発明では、１フレーム期間内で正極性の階調データ信号と負極性の階調データ信号を表示パネルの各データ線に供給するカラム反転駆動を行うにあたり、正極性の階調データ信号と負極性の階調データ信号との位相を互いに異ならせている。これにより、ゲート選択信号のリアエッジ部に鈍りが生じている状態において、負極性の階調データ信号による画素充電率を低下させ、正極性の階調データ信号による画素充電率を高くすることができる。よって、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差を縮めることができるので、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差に伴うフリッカを抑制することが可能となる。
【図面の簡単な説明】
【0030】
【図1】互いに隣接するデータ線に夫々印加される正極性及び負極性の階調データ信号と、ゲート線に印加されるゲート選択信号における従来の印加タイミングを示すタイムチャートである。
【図2】本発明に係る表示装置としての液晶表示装置の概略構成を示すブロック図である。
【図3】表示セルの構造を概略的に表す図である。
【図4】クロック信号及び遅延クロック信号を表すタイムチャートである。
【図5】データドライバの内部構成の一例を示すブロック図である。
【図6】液晶表示装置によるカラム反転駆動の形態を表す図である。
【図7】本発明に係る表示装置において、互いに隣接するデータ線に夫々印加される正極性及び負極性の階調データ信号と、ゲート線に印加されるゲート選択信号の印加タイミングの一例を示すタイムチャートである。
【図8】本発明に係る表示装置において、互いに隣接するデータ線に夫々印加される正極性及び負極性の階調データ信号と、ゲート線に印加されるゲート選択信号の印加タイミングの他の一例を示すタイムチャートである。
【図9】本発明に係る表示装置としての液晶表示装置の他の構成を示すブロック図である。
【図10】データドライバの内部構成の他の一例を示すブロック図である。
【図11】データドライバの出力遅延特性の一例を示す図である。
【図12A】第１の出力遅延特性を示す図である。
【図12B】第２の出力遅延特性を示す図である。
【図12C】第３の出力遅延特性を示す図である。
【図13】出力遅延特性の形態の一例を示す図である。
【図14】データドライバの出力遅延特性の他の一例を示す図である。
【図15】液晶表示装置における各タイミング信号のタイムチャートの一例を示す図である。
【図16】液晶表示装置によるカラム反転駆動の形態の他の一例を表す図である。
【発明を実施するための形態】
【0031】
図２は、本発明に係る表示装置としてのアクティブマトリクス型の液晶表示装置１０の概略構成を示すブロック図である。
【0032】
図２に示すように、液晶表示装置１０は、表示コントローラ１００、データドライバ１２０－１～１２０－Ｓ、ゲートドライバ１１０及び表示パネル１５０を有する。
【0033】
表示パネル１５０には、図２に示すように２次元画面の水平方向に伸張するゲート線ＧＬ１～ＧＬｒ（ｒは２以上の整数）と、２次元画面の垂直方向に伸張するデータ線ＤＬ１～ＤＬｍ（ｍは２以上の整数）とが交叉して配置されている。データドライバ１２０－１～１２０－Ｓは、それぞれ所定のデータ線数毎に設けられて、Ｓ個（Ｓは１より大の整数）のデータドライバ全体で表示パネル１５０のデータ線ＤＬ１～ＤＬｍを駆動する。ゲート線ＧＬ１～ＧＬｒを駆動するゲートドライバ１１０は、狭額縁化の要請により、表示パネル１５０と一体で形成された薄膜トランジスタ回路で構成されるものが主流となっている。図２では、ゲートドライバ１１０は表示パネル１５０の片側配置で示されているが、両側配置とされてもよい。
【0034】
ゲート線ＧＬ１～ＧＬｒの各々と、データ線ＤＬ１～ＤＬｍの各々との交叉部には、単位画素を担う表示セル１５４が形成されている。
【0035】
図３は、表示セル１５４の構造を概略的に表す図である。
【0036】
図３に示すように、表示セル１５４は、互いに積層されている画素電極Ｃ１、液晶層Ｃ２及び対向基板電極Ｃ３と、画素スイッチとしての薄膜トランジスタＴＲと、を含む。図３では、ｎチャネル型の薄膜トランジスタの例を示す。尚、画素電極Ｃ１は、表示セル１５４毎に独立して設けられた透明電極であり、対向基板電極Ｃ３は、表示パネル１５０の全面に亘る単一の透明電極である。トランジスタＴＲの制御端子はゲート線ＧＬに接続されており、その第１端子はデータ線ＤＬに接続されている。更に、トランジスタＴＲの第２端子は画素電極Ｃ１に接続されている。対向基板電極Ｃ３には基準電位としての電圧ＶＣＯＭが印加されている。
【0037】
表示コントローラ１００は、映像信号ＶＤを受け、当該映像信号ＶＤに基づき、ゲート線ＧＬ１～ＧＬｒの各々にゲート選択信号を印加するタイミングを示すゲートタイミング信号をゲートドライバ１１０に供給する。
【0038】
更に、表示コントローラ１００は、映像信号ＶＤに基づき、データ取込開始タイミングを示すスタートパルス信号ＳＴ及びクロック信号ＣＬＫを含む制御信号と、各画素の輝度レベルを示す映像データＰＤの系列と、を含むデジタルの映像信号ＤＶＳを生成する。
【0039】
尚、クロック信号ＣＬＫは、図４に示すような１データ期間Ｔ１Ｈの周期からなる２値（論理レベル０又は１）のクロック信号である。また、映像データＰＤの系列とは、各画素の輝度レベルを例えば８ビットで表すデジタルデータ片のまとまりである。
【0040】
表示コントローラ１００は、上記した映像信号ＤＶＳをデータドライバ１２０－１～１２０－Ｓのそれぞれに供給する。なお、表示コントローラ１００と各データドライバ間の伝送線路を減らすため、通常表示コントローラ１００から高速シリアル信号で送出される。その場合、各データドライバは高速シリアル信号を受けて元の周波数に戻すデシリアル機能を備えている。
【0041】
ゲートドライバ１１０は、表示コントローラ１００から供給されたゲートタイミング信号に応じて、夫々がゲート線を選択する為の少なくとも１つのパルスを含むゲート選択信号Ｖｇ（ｒ）～Ｖｇ１を順に生成し、ｒ個の出力端子の各々から個別に出力する。ゲートドライバ１１０は、当該ｒ個の出力端子から出力したゲート選択信号Ｖｇ（ｒ）～Ｖｇ１を表示パネル１５０のゲート線ＧＬｒ～ＧＬ１の各々に供給する。
【0042】
データドライバ１２０－１～１２０－Ｓは、それぞれ映像信号ＤＶＳに含まれるスタートパルス信号ＳＴ及びクロック信号ＣＬＫに応じて、当該ＤＶＳに含まれる１水平走査ライン分（所定のデータ線数毎）の映像データＰＤの各々を取り込む。
【0043】
データドライバ１２０－１～１２０－Ｓは、所定のデータ線数分の出力チャンネルを有し、取り込んだ映像データＰＤを、それぞれの輝度レベルに対応したアナログ電圧値を有する階調データ信号に変換して出力する。データドライバ１２０－１～１２０－Ｓ全体で階調データ信号Ｖｄ１～Ｖｄ（ｍ）を生成し、データドライバ１２０－１～１２０－Ｓ全体から出力された階調データ信号Ｖｄ１～Ｖｄ（ｍ）は、表示パネル１５０のデータ線ＤＬ１～ＤＬｍに夫々供給される。
【0044】
尚、データドライバ１２０－１～１２０－Ｓは、階調データ信号Ｖｄ１～Ｖｄ（ｍ）のうち、あるフレーム期間は、隣接して対をなす一方のデータ線に正極性の階調データ信号を供給し、他方のデータ線に負極性の階調データ信号を供給するカラム反転駆動を行う。そして夫々の階調データ信号の極性状態はフレーム単位で反転させる。最も簡単な方法としては、表示パネルの奇数番目のデータ線に供給する階調データ信号Ｖｄ１、Ｖｄ３、Ｖｄ５、・・・各々の極性を正極及び負極の一方の極性とし、偶数番目のデータ線に供給する階調データ信号Ｖｄ２、Ｖｄ４、Ｖｄ６、・・・各々の極性を他方の極性とし、夫々の極性の状態を１フレーム毎に反転させてもよい。
【0045】
更に、データドライバ１２０－１～１２０－Ｓは、階調データ信号Ｖｄ１～Ｖｄ（ｍ）を出力するにあたり、後述の図７や図８に示すように、Ｖｄ１～Ｖｄ（ｍ）のうちの正極性の階調データ信号群をクロック信号ＣＬＫの位相に同期したタイミングで出力する。また、データドライバ１２０－１～１２０－Ｓは、階調データ信号Ｖｄ１～Ｖｄ（ｍ）のうちの負極性の階調データ信号群を、クロック信号ＣＬＫの位相よりも所定期間だけ遅れた遅延クロック信号ＣＬＫｄの位相に同期したタイミングで出力する。
【0046】
図５は、データドライバ１２０－１～１２０－Ｓの各々の内部構成を示すブロック図である。以下では任意の１つのデータドライバをデータドライバ１２０と表す。
【0047】
図５に示すように、データドライバ１２０は、制御回路５１、遅延回路５２、階調電圧生成部５４、シフトレジスタ６０、データラッチ部７０、レベルシフタ８０、デコーダ部９０、及び出力アンプ部９５を含む。データドライバ１２０は、半導体ＩＣで形成されている。
【0048】
制御回路５１は、表示コントローラ１００からシリアル化されて送られる映像信号ＤＶＳを受けてデシリアル化し、映像信号ＤＶＳ中から制御信号、スタートパルス信号ＳＴ、クロック信号ＣＬＫ、極性反転信号及び映像データＰＤの系列を夫々抽出する。制御回路５１は、タイミング生成機能を備えて、各信号のタイミングを制御する。
【0049】
制御回路５１は、抽出したスタートパルス信号ＳＴをシフトレジスタ６０に供給し、抽出したクロック信号ＣＬＫを遅延回路５２、シフトレジスタ６０及びデータラッチ部７０に供給する。更に、制御回路５１は、抽出した映像データＰＤの系列をデータラッチ部７０に供給する。
【0050】
また制御回路５１は、映像信号ＤＶＳに応じて、データドライバ１２０が出力する階調データ信号の各々の極性をフレーム期間単位で反転させる２値（論理レベル０又は１）の極性反転信号ＰＯＬを出力し、データラッチ部７０に供給する。
【0051】
遅延回路５２は、図４に示すように、クロック信号ＣＬＫを時間Ｔｓ２１だけ遅延させた遅延クロック信号ＣＬＫｄをデータラッチ部７０に供給する。尚、遅延回路５２としては、クロック信号ＣＬＫを遅延させる時間Ｔｓ２１を任意の長さに調整することが可能な可変遅延回路を採用しても良い。この際、遅延回路５２は、後述する正極性の階調データ信号に対して負極性の階調データ信号の位相を遅らせる方向にシフトする際の位相シフト量を調整する手段として機能する。
【0052】
階調電圧生成部５４は、正極性のＬ個の参照電圧群Ｘ１～ＸＬ、負極性のＬ個の参照電圧群Ｙ１～ＹＬを生成し、デコーダ部９０へ供給する。例えば、階調電圧生成部５４は、ラダー抵抗により、所定の高電位ＶＧＨと、この高電位ＶＧＨよりも低い所定の低電位ＶＧＬとの間を複数の電圧に分圧した参照電圧群を出力する。
【0053】
シフトレジスタ６０は、スタートパルス信号ＳＴに応じて、クロック信号ＣＬＫに同期したタイミングで夫々異なるラッチタイミングを示す複数のラッチタイミング信号を生成して、データラッチ部７０に供給する。
【0054】
データラッチ部７０は、シフトレジスタ６０から供給された複数のラッチタイミング信号に応じて、上記した映像データＰＤの系列中から出力数に対応した映像データＰＤを取り込む正極データラッチ７１及び負極データラッチ７２を含む。
【0055】
正極データラッチ７１は、上記した映像データＰＤの系列と共に、クロック信号ＣＬＫ及び極性反転信号ＰＯＬを受ける。負極データラッチ７２は、映像データＰＤの系列と共に、遅延クロック信号ＣＬＫｄ及び極性反転信号ＰＯＬを受ける。
【0056】
データドライバ１２０の出力数をｑ（ｑは１以上の整数）とし、表示パネル１５０のデータ線のうち奇数番目と偶数番目の一方を正極性、他方を負極性として駆動する場合、極性反転信号ＰＯＬが論理レベル１を示すとき、正極データラッチ７１は、出力数に対応したｑ個の映像データＰＤの系列中の奇数番目の映像データＰＤの各々を正極データとして取り込む。更に、このとき、負極データラッチ７１は、当該ｑ個の映像データＰＤの系列中の偶数番目の映像データＰＤの各々を負極データとして取り込む。
【0057】
そして、正極データラッチ７１は、自身が取り込んだ正極データとしての複数の映像データＰＤを、クロック信号ＣＬＫのタイミングで奇数番目の映像データＰ１、Ｐ３、Ｐ５、・・・としてレベルシフタ８０に供給する。負極データラッチ７２は、自身が取り込んだ負極データとしての複数の映像データＰＤを、遅延クロック信号ＣＬＫｄのタイミングで偶数番目の映像データＰ２、Ｐ４、Ｐ６、・・・としてレベルシフタ８０に供給する。
【0058】
一方、極性反転信号ＰＯＬが論理レベル０を示す場合には、正極データラッチ７１は、ｑ個の映像データＰＤの系列中の偶数番目の映像データＰＤの各々を正極データとして取り込み、負極データラッチ７１は、当該ｑ個の映像データＰＤの系列中の奇数番目の映像データＰＤの各々を負極データとして取り込む。
【0059】
そして、正極データラッチ７１は、自身が取り込んだ正極データとしての複数の映像データＰＤを、クロック信号ＣＬＫのタイミングで偶数番目の映像データＰ２、Ｐ４、Ｐ６、・・・としてレベルシフタ８０に供給する。負極データラッチ７２は、自身が取り込んだ負極データとしての複数の映像データＰＤを、遅延クロック信号ＣＬＫｄのタイミングで奇数番目の映像データＰ１、Ｐ３、Ｐ５、・・・としてレベルシフタ８０に供給する。
【0060】
レベルシフタ８０は、データラッチ部７０から供給されたｑ個の映像データＰ１～Ｐｑの各々に対して、そのデータの信号レベル（電圧振幅）を増加するレベルシフト処理を施して得られた映像データＪ１～Ｊｑをデコーダ部９０に供給する。
【0061】
デコーダ部９０は、映像データＪ１～Ｊｑの各々を個別に、アナログ電圧値を有する階調データ信号に変換するｑ個のデコーダＤＥＣを有する。
【0062】
ｑ個のデコーダＤＥＣの各々は、階調電圧生成部５４から、正極性の参照電圧群Ｘ１～ＸＬ、及び負極性の参照電圧群Ｙ１～ＹＬを受ける。更に、ｑ個のデコーダＤＥＣの各々は、映像データＪ１～Ｊｑのうちの１つを夫々個別に受ける。
【0063】
各デコーダＤＥＣは、自身が受けた映像データＪが正極データである場合には、正極性の参照電圧群Ｘ１～ＸＬのうちから、その映像データＪによって指定される１つ又は複数の参照電圧を選択する。一方、自身が受けた映像データＪが負極データである場合には、デコーダＤＥＣは、負極性の参照電圧群Ｙ１～ＹＬのうちから、その映像データＪによって指定される１つ又は複数の参照電圧を選択する。
【0064】
デコーダ部９０は、ｑ個のデコーダＤＥＣでそれぞれ選択された１つ又は複数の参照電圧を出力アンプ部９５に出力する。
【0065】
出力アンプ部９５は、ｑ個のデコーダＤＥＣにそれぞれ対応したｑ個のオペアンプを備え、各デコーダＤＥＣから供給される１つ又は複数の参照電圧が各オペアンプに入力される。これらｑ個のオペアンプの各々は、自身の出力端子と反転入力端子（－）とが互いに接続されているボルテージフォロワからなり、自身の非反転入力端子（＋）で受けた１つ又は複数の参照電圧を演算増幅して得られるアナログ電圧値を出力端子へ供給する。このとき得られるアナログ電圧値は輝度レベルに対応した階調電圧である。出力アンプ部９５は、これらｑ個のオペアンプによってそれぞれ演算増幅されたアナログ電圧値を階調データ信号の階調データパルスとして、半導体ＩＣのｑ個の出力端子Ｔ１～Ｔｑを介して外部出力する。階調データパルスは、１データ期間単位で１フレーム期間内に連続して出力される。本明細書では、各出力端子から出力される階調データパルスの連続信号を階調データ信号と称する。ここで、ｑ個の出力端子Ｔ１～Ｔｑは、表示パネル１５０のデータラインＤＬ１～ＤＬｍのうちのｑ本と接続されている。例えばデータドライバ１２０が、データラインＤＬ１～ＤＬｍのうちのＤＬ１～ＤＬｑを受け持つデータドライバ１２０－１の場合、データドライバ１２０の出力端子Ｔ１～Ｔｑそれぞれから階調データ信号Ｖｄ１～Ｖｄ（ｑ）が出力される。
【0066】
図５に示す構成により、データドライバ１２０は、階調データ信号Ｖｄ１～Ｖｄ（ｑ）のうちの正極性の階調データ信号群を、例えば表示パネル１５０のデータラインＤＬ１～ＤＬｍの内の当該データドライバが受け持つｑ本のデータラインの奇数番目のデータライン群及び偶数番目のデータライン群の内の一方に供給する。また、データドライバ１２０は、階調データ信号Ｖｄ１～Ｖｄ（ｑ）のうちの負極性の階調データ信号群を、表示パネル１５０の当該ｑ本のデータラインの奇数番目のデータライン群及び偶数番目のデータライン群の内の他方に供給する。尚、正極性の階調データ信号群に対して、負極性の階調データ信号群の位相は図４に示す時間Ｔｓ２１の分だけ位相シフトされている。
【0067】
以下に、図５に示すデータラッチ部７０及びデコーダ部９０の動作によるカラム反転駆動について詳細に説明する。
【0068】
図６は、当該カラム反転駆動によって例えばデータドライバ１２０－１から出力される階調データ信号Ｖｄ１～Ｖｄ（ｑ）各々の状態（正極性又は負極正）の一例を表すタイムチャートである。
【0069】
図６に示すように極性反転信号ＰＯＬが論理レベル１となる１フレーム期間では、データラッチ部７０の正極データラッチ７１は、１水平走査ライン分のｑ個の映像データＰＤの系列中の奇数番目の映像データＰＤの各々を正極データとして取り込む。また、この間、データラッチ部７０の負極データラッチ７２は、１水平走査ライン分のｑ個の映像データＰＤの系列中の偶数番目の映像データＰＤの各々を負極データとして取り込む。
【0070】
そして、極性反転信号ＰＯＬが論理レベル１となる１フレーム期間において、正極データラッチ７１は、正極データとしての奇数番目の映像データＰＤの各々を、奇数番目の映像データＰ１、Ｐ３、Ｐ５、Ｐ７、・・・・として出力する。また、この間、負極データラッチ７２は、負極データとしての偶数番目の映像データＰＤの各々を、偶数番目の映像データＰ２、Ｐ４、Ｐ６、Ｐ８、・・・・として出力する。
【0071】
これにより、図６に示すように、極性反転信号ＰＯＬが論理レベル１となる１フレーム期間では、表示パネル１５０のデータ線ＤＬ１～ＤＬｑに夫々印加される階調データ信号Ｖｄ１～Ｖｄ（ｑ）のうちの奇数番目の階調データ信号Ｖｄ１、Ｖｄ３、Ｖｄ５、Ｖｄ７、・・・の各々が正極性となる。更に、極性反転信号ＰＯＬが論理レベル１となる１フレーム期間では、図６に示すように、偶数番目の階調データ信号Ｖｄ２、Ｖｄ４、Ｖｄ６、Ｖｄ８、・・・の各々が負極性となる。
【0072】
また、図６に示すように、極性反転信号ＰＯＬが論理レベル０となる１フレーム期間では、正極データラッチ７１は、１水平走査ライン分のｑ個の映像データＰＤの系列中の偶数番目の映像データＰＤの各々を正極データとして取り込む。また、この間、負極データラッチ７２は、１水平走査ライン分のｑ個の映像データＰＤの系列中の奇数番目の映像データＰＤの各々を負極データとして取り込む。
【0073】
そして、極性反転信号ＰＯＬが論理レベル０となる１フレーム期間において、正極データラッチ７１は、正極データとしての偶数番目の映像データＰＤの各々を、偶数番目の映像データＰ２、Ｐ４、Ｐ６、Ｐ８、・・・・として出力する。また、この間、負極データラッチ７２は、負極データとしての奇数番目の映像データＰＤの各々を、奇数番目の映像データＰ１、Ｐ３、Ｐ５、Ｐ７、・・・・として出力する。
【0074】
これにより、図６に示すように、極性反転信号ＰＯＬが論理レベル０となる１フレーム期間では、表示パネル１５０のデータ線ＤＬ１～ＤＬｍに夫々印加される階調データ信号Ｖｄ１～Ｖｄ（ｑ）のうちの奇数番目の階調データ信号Ｖｄ１、Ｖｄ３、Ｖｄ５、Ｖｄ７、・・・の各々が負極性となる。更に、極性反転信号ＰＯＬが論理レベル０となる１フレーム期間では、図６に示すように、偶数番目の階調データ信号Ｖｄ２、Ｖｄ４、Ｖｄ６、Ｖｄ８、・・・の各々が正極性となる。
【0075】
尚、階調データ信号Ｖｄ１～Ｖｄ（ｑ）の各々は、データ線ＤＬ１～ＤＬｑの各々に沿って配置されているｒ個の表示セル１５４に夫々対応したｒ個の階調データパルスが１データ期間Ｔ１Ｈの周期毎に連続するパルスの系列からなる。
【0076】
この際、ゲートドライバ１１０から送出されたパルス状のゲート選択信号Ｖｇをゲート線ＧＬを介して受け、且つデータドライバ１２０から送出された階調データ信号Ｖｄを受けた表示セル１５４で、階調データパルスが画素スイッチを介して画素電極に供給（充電）される。つまり、階調データパルスの電位とゲート選択信号Ｖｇの電位との電位差に対応した電流駆動能力で当該表示セル１５４に階調データパルスが供給され、当該表示セル１５４は、この階調データパルスの電圧値に保持される。
尚、上記ではデータドライバ１２０として、表示パネル１５０のデータラインＤＬ１～ＤＬｍのうちのデータラインＤＬ１～ＤＬｑを受け持つデータドライバ１２０－１について代表して説明した。データドライバ１２０－１以外のデータドライバ１２０－２～１２０－Ｓは、それぞれが受け持つデータラインの場所が異なるだけで、図５に示すデータドライバの構成及びそれぞれの作用はデータドライバ１２０－１と同様であり、説明は省略する。
尚、上記ではデータドライバ１２０として、表示パネル１５０のデータラインＤＬ１～ＤＬｍのうちのデータラインＤＬ１～ＤＬｑを受け持つデータドライバ１２０－１について代表して説明した。データドライバ１２０－１以外のデータドライバ１２０－２～１２０－Ｓは、それぞれが受け持つデータラインの場所が異なるだけで、図５に示すデータドライバの構成及びそれぞれの作用はデータドライバ１２０－１と同様であり、説明は省略する。
【0077】
図７は、互いに隣接するデータ線ＤＬｘ（ｘは１～ｍの整数）及びＤＬ（ｘ＋１）の各々と、ゲート線ＧＬｋ（ｋは１～ｒの整数）との交叉部に夫々形成されている２つの表示セル１５４に、階調データパルスＤｐｋ及びＤｎｋを供給（充電）するときの各種信号の印加タイミングを示すタイムチャートである。図１と同様に、データドライバから最も遠いゲート線ＧＬｒから最も近いゲート線ＧＬ１に向かってゲートドライバから順次ゲート選択信号が出力される駆動例を示している。ここで、データ線ＤＬｘ及びＤＬ（ｘ＋１）は、ゲート線ＧＬｋ上におけるゲートドライバ１１０の出力端子（図示せず）からの配線長が比較的長い位置でこのゲート線ＧＬｋと交叉するデータ線である。また、図７の一点破線にて示されるゲート選択信号Ｖｇｋのパルス波形は、ゲート線ＧＬｋ上におけるデータ線ＤＬｘ、ＤＬ（ｘ＋１）との交叉部の位置で観測される波形である。データ線ＤＬｘ、ＤＬ（ｘ＋１）との交叉部の位置で観測されるこのゲート選択信号Ｖｇｋは、ゲートドライバの出力端子からのゲート線の配線長に応じたインピーダンスが大きく、比較的大きな波形鈍りを生じる。
【0078】
尚、図７に示す一例では、階調データパルスＤｐｋを含む正極性の階調データ信号Ｖｄｘがデータ線ＤＬｘに印加され、階調データパルスＤｎｋを含む負極性の階調データ信号Ｖｄ（ｘ＋１）がデータ線ＤＬ（ｘ＋１）に印加された状態を示す。階調データ信号は、データ線方向の各画素にそれぞれ供給するアナログ電圧値（階調電圧）を有し、１データ期間単位の複数の階調データパルスで構成される。正極性の階調データ信号Ｖｄｘの各階調データパルスは、下限値Ｌｐｙから上限値Ｌｐｚまでの電圧範囲内の階調電圧を有する。同様に、負極性の階調データ信号Ｖｄ（ｘ＋１）の各階調データパルスは、上限値Ｌｎｙから下限値Ｌｎｚまでの電圧範囲内の階調電圧を有する。対向基板電圧ＶＣＯＭは、正極性の階調データ信号の下限値Ｌｐｙと、負極性の階調データ信号の上限値Ｌｎｙとの間に設定されている。なお、図７においても説明の便宜上、階調データ信号Ｖｄｘ及びＶｄ（ｘ＋１）の階調データパルスは、それぞれの電圧範囲内の上限値と下限値の階調電圧が１データ期間毎交互に出力される駆動パターンを示す。
【0079】
図７に示すゲート選択信号Ｖｇｋは、図１と同様に、画素充電率を高める為にゲートプリチャージが為されている。すなわち第ｋ行目の画素に対応した階調データパルスＤｐｋ及びＤｎｋと共に、第（ｋ＋１）行目の画素に対応した１データ期間前の階調データパルスＤｐ（ｋ＋１）及びＤｎ（ｋ＋１）の印加期間も含めて高電位ＶＧＨの状態を維持させている。
【0080】
図７に示すタイムチャートの特徴は、正極性の階調データパルスＤｐｋと負極性の階調データパルスＤｎｋがそれぞれ異なるタイミングで制御される点である。図１との比較において、図１では正極性のデータパルスＤｐｋと負極性のデータパルスＤｎｋは同一クロック信号ＣＬＫによりタイミング制御され、それぞれの位相は同一とされている。一方、図７では、正極性の階調データパルスＤｐｋは、クロック信号ＣＬＫによりタイミング制御され、負極性のデータパルスＤｎｋはクロック信号ＣＬＫから所定の位相シフトした遅延クロック信号ＣＬＫｄによりタイミング制御される。したがって、正極性の階調データパルスＤｐｋに対し、負極性の階調データパルスＤｎｋは所定の位相シフト分遅延したタイミングで制御される。
【0081】
図７において、正極性の階調データ信号Ｖｄｘとゲート選択信号Ｖｇｋとのタイミング制御について以下に説明する。データドライバ１２０は、正極性の階調データ信号Ｖｄｘの出力タイミングに関し、ゲート選択信号Ｖｇｋによって階調データパルスＤｐｋの次のデータ期間の階調データパルスＤｐ（ｋ－１）が表示セル１５４へ供給（充電）されないように、以下のように設定される。
【0082】
すなわち、データドライバ１２０は、図７に示すように、正極性の階調データパルスＤｐｋのリアエッジ部の時点でゲート選択信号Ｖｇｋのリアエッジ部の電位が当該階調データパルスＤｐｋの下限値Ｌｐｙ以下となるようなタイミングで正極性の階調データ信号Ｖｄｘを出力する。例えば、このような出力形態となるように、正極性の階調データ信号Ｖｄｘの位相を決定するクロック信号ＣＬＫの位相を制御回路５１で調整するようにしても良い。
【0083】
これにより、正極性の階調データパルスＤｐｋの実効的な画素充電期間を、図７に示すように、１データ期間Ｔ１Ｈと同等の画素充電期間Ｔｐ２とすることができる。
【0084】
また、データドライバ１２０は、図７に示すように、正極性の階調データ信号Ｖｄｘの位相に対して負極性の階調データ信号Ｖｄ（ｘ＋１）の位相を時間Ｔｓ２１だけ遅らせる方向に位相シフトしている。
【0085】
すなわち、図５に示す構成では、正極データラッチ７１が正極データとして定めた映像データ片群をクロック信号ＣＬＫのタイミングで出力する。一方、負極データラッチ７２が負極データとして定めた映像データ片群を、クロック信号ＣＬＫに対して時間Ｔｓ２１だけ位相を遅らせた遅延クロック信号ＣＬＫｄのタイミングで出力する。
【0086】
これにより、データドライバ１２０は、図７に示すように、クロック信号ＣＬＫに同期した正極性の階調データ信号Ｖｄｘに対して、時間Ｔｓ２１だけ位相を遅らせる方向にシフトされた負極性の階調データ信号Ｖｄ（ｘ＋１）を出力する。その結果、図７に示すように、負極性の階調データ信号Ｖｄ（ｘ＋１）に含まれる階調データパルスＤｎｋのリアエッジよりも手前の時点で、ゲート信号Ｖｇｋのリアエッジ部の電位が当該階調データパルスＤｎｋの下限値Ｌｐｙ以下となる。
【0087】
よって、負極性の階調データパルスＤｎｋの実効的な画素充電期間は、図７に示すように、１データ期間Ｔ１Ｈよりも期間Ｔｓ２２（≧０）だけ短い画素充電期間Ｔｎ２となる。この期間Ｔｓ２２の作用は以下の通りである。
【0088】
ゲート選択信号Ｖｇｋと階調データ信号との電位差は、正極性に比べて負極性の方が大きいため、同じ画素充電期間でも負極性の画素充電率の方が高くなる。ゲート選択信号Ｖｇｋと階調データ信号との電位差に伴う正極性と負極性の画素充電率の差の調整として期間Ｔｓ２２を設ける。
【0089】
つまり、上記した駆動により、正極性の階調データパルスＤｐｋの実効的な画素充電期間Ｔｐ２として１データ期間Ｔ１Ｈと同等の期間を確保すると共に、負極性の階調データパルスＤｎｋの実効的な画素充電期間Ｔｎ２を１データ期間Ｔ１Ｈ以下にすることが可能となる。
【0090】
したがって、正極性の階調データパルスＤｐｋの画素充電期間Ｔｐ２を図１に示す画素充電期間Ｔｐ１よりも長くすると共に、負極性の階調データパルスＤｎｋの画素充電期間Ｔｎ２を図１に示す画素充電期間Ｔｎ１以下にすることが可能となる。
【0091】
このように、負極性の階調データ信号による画素充電率を低下調整させる一方、正極性の階調データ信号による画素充電率を高くすることで、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差が縮まる。
【0092】
よって、本発明によれば、ゲート選択信号のパルスエッジ部に鈍りが生じていても、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差に伴って生じるフリッカ及び画質劣化を抑制することが可能となる。
【0093】
尚、上記実施例では、データドライバ１２０は、正極性の階調データ信号の位相に対して負極性の階調データ信号の位相を時間Ｔｓ２１だけ遅らせる方向に位相シフトしているが、負極性の階調データ信号毎に時間Ｔｓ２１の長さを異ならせてもよい。
【0094】
例えば、ゲート選択信号Ｖｇのパルスのリアエッジ部の鈍り度合、つまり時間経過に伴う電圧変化率は、ゲートドライバ１１０の出力端子及び表示セル１５４間のゲート線ＧＬの配線長（以下、配線長ＷＬと称する）が短くなるほど小さくなる。
【0095】
そこで、データ線ＤＬ１～ＤＬｍの各々に出力する負極性の階調データ信号の、正極性の階調データ信号に対する位相シフトの時間長（Ｔｓ２１）を、ゲートドライバ１１０の出力端子から、負極性の階調データ信号を受けるデータ線ＤＬとゲート線ＧＬとが交叉する位置までの当該ゲート線の配線長ＷＬが短いほど短くする。なお、図２では表示パネル１５０のデータ線ＤＬ１～ＤＬｍはＳ個のデータドライバ１２０－１～１２０－Ｓで駆動され、各データドライバは所定数（ｑ本）毎のデータ線を受け持っている。ゲートドライバ１１０の出力端子から、各データドライバが受け持つデータ線までのゲート線ＧＬの配線長はそれぞれ異なっているため、正極性の階調データ信号に対する負極性の階調データ信号の位相シフトの時間長（Ｔｓ２１）を、データドライバ毎に設定してもよい。すなわち、受け持つデータ線までのゲート線ＧＬの配線長が短いデータドライバから出力される正極性及び負極性間の階調データ信号の位相シフトの時間長（Ｔｓ２１）は短く、受け持つデータ線までのゲート線ＧＬの配線長が長いデータドライバから出力される当該位相シフトの時間長（Ｔｓ２１）は長くする。
【0096】
図８は、図７と同様にデータ線ＤＬｘ及びＤＬ（ｘ＋１）の各々と、ゲート線ＧＬｋとの交叉部に夫々形成されている２つの表示セル１５４に、階調データパルスＤｐｋ及びＤｎｋを供給（充電）するときの各種信号の印加タイミングを示すタイムチャートである。
【0097】
ただし、図８において階調データパルスＤｐｋの印加対象としているデータ線ＤＬｘは、図７において階調データパルスＤｐｋの印加対象としているデータ線よりも、ゲート線ＧＬｋにおけるゲートドライバ１１０の出力端子からの配線長ＷＬが短い。これにより、ゲート線ＧＬｋ上におけるデータ線ＤＬｘとの交叉部の位置で観測されるゲート選択信号Ｖｇｋのパルスのリアエッジ部での時間経過に伴う電圧変化率は、図７に示すゲート選択信号Ｖｇｋよりも大、つまり急峻（波形鈍りが小）となる。
【0098】
【0099】
これにより、図８に示すように、正極性の階調データパルスＤｐｋによる画素充電期間Ｔｐ３を、１データ期間Ｔ１Ｈと同等まで拡大することが可能となる。一方、負極性の階調データパルスＤｎｋの画素充電期間Ｔｎ３については、１データ期間Ｔ１Ｈよりも図８に示す時間Ｔｓ３２だけ短縮調整させることが可能となる。この際、正極性の階調データパルスＤｐｋによる実効的な画素充電期間Ｔｐ３は図１に示す実効的な画素充電期間Ｔｐ１より長くなり、負極性の階調データパルスＤｎｋによる実効的な画素充電期間Ｔｎ３は図１に示す実効的な画素充電期間Ｔｎ１よりも短くなる。
【0100】
したがって、負極性の階調データ信号による画素充電率を低下調整させる一方、正極性の階調データ信号による画素充電率を高くすることができるので、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差が縮まる。
【0101】
更に、かかる駆動によれば、ゲートドライバの出力端子からのゲート線の配線長の違いにより各表示セルに到達するゲート選択信号のリアエッジ部の鈍り度合が異なっていても、それに追従させて負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差を画面内において均一化することが可能となる。これにより、ゲート選択信号の波形鈍りの影響を受けずに、１画面の全域に亘りフリッカーレスの高画質な画像を提供することが可能となる。
【0102】
なお、図５では、データラッチ部７０が、正極データラッチ７１と負極データラッチ７２とを備える実施例を説明したが、他の機能ブロックも、正極用の回路部と負極用の回路部とに区分けして構成しても良い。例えば、ラッチタイミング信号を生成するシフトレジスタ６０を、正極用のラッチタイミング信号を生成する回路部と、負極用のラッチタイミング信号を生成する回路部とに区分けして構成してもよい。
【0103】
また、上記実施例では、図７に示すように正極性の階調データ信号Ｖdｘに対して負極性の階調データ信号Ｖｄ（ｘ＋１）の位相をシフトさせる為に、クロック信号ＣＬＫ及び遅延クロック信号ＣＬＫｄ、正極データラッチ７１及び負極データラッチ７２を用いているが、かかる構成に限定されない。
【0104】
要するに、複数のデータ線（ＤＬ）及び複数のデータ線と交叉して配置されている複数のゲート線（ＧＬ）を含み、データ線とゲート線との各交叉部に画素を担う表示セル（１５４）が配置されている表示パネル（１５０）を有する表示装置（１０）としては、以下のゲートドライバ及びデータドライバを備えたものであれば良い。
【0105】
ゲートドライバ（１１０）は、複数のゲート線の各々にゲート選択信号（Ｖｇ）を供給する。
【0106】
データドライバ（１２０）は、映像信号（ＤＶＳ）を受け、当該映像信号に基づき正極性の階調データ信号及び負極性の階調データ信号を生成する。そして、第１のデータ線群及び第２のデータ線群のうちの一方に正極性の階調データ信号、他方に負極性の階調データ信号を夫々出力する。なお、第１のデータ線群と前記第２のデータ線群とは約同数のデータ線で構成され、隣接して対をなす一方のデータ線が前記第１のデータ線群に属し、他方のデータ線が前記第２のデータ線群に属する。例えば、奇数番目のデータ線群を第１のデータ線群とし、偶数番目のデータ線群を第２のデータ線群としてもよい。
【0107】
この際、データドライバ（１２０）は、映像信号（ＤＶＳ）に基づく各画素の輝度レベルに対応した正極性のアナログ電圧値（階調電圧）を夫々が有するデータパルス（Ｄｐ）が所定周期（Ｔ１Ｈ）で表れる信号を正極性の階調データ信号として生成する。更に、データドライバ（１２０）は、映像信号に基づく各画素の輝度レベルに対応した負極性のアナログ電圧値（階調電圧）を夫々有するデータパルス（Ｄｎ）の各々が正極性の階調データ信号とは異なる位相（Ｔｓ２１）で所定周期毎（Ｔ１Ｈ）に表れる信号を負極性の階調データ信号として生成する。
【0108】
次に、本発明に係る表示装置の他の実施例について説明する。
【0109】
図９は、本発明に係る表示装置の他の実施例としての液晶表示装置１０＿１の概略構成を示すブロック図である。液晶表示装置１０＿１は、表示コントローラ１００Ａ、ゲートドライバ１１０Ａ及び１１０Ｂ、データドライバＩＣ１２０－１～１２０－ｐ（ｐは２以上の整数）、及び表示パネル１５０＿１を含む。
【0110】
【0111】
ゲートドライバ１１０Ａ及び１１０Ｂは、表示パネル１５０＿１と一体で形成される薄膜トランジスタ回路で構成され、それぞれ表示パネル１５０＿１の左右両端に配置されている。ゲートドライバ１１０Ａは、表示パネル１５０＿１に形成されているゲート線ＧＬ１～ＧＬｒ各々の一端に接続されており、ゲートドライバ１１０Ｂは、表示パネル１５０＿１に形成されているゲート線ＧＬ１～ＧＬｒ各々の他端に接続されている。尚、ゲートドライバ１１０Ａ及び１１０Ｂは、図２に示すゲートドライバ１１０と同様に、表示コントローラ１００Ａから供給されたゲートタイミング信号に応じて、ゲート選択信号Ｖｇ（ｒ）～Ｖｇ１を表示パネル１５０＿１のゲート線ＧＬｒ～ＧＬ１の各々に供給する。
【0112】
表示コントローラ１００Ａは、映像信号ＶＤに基づき上記したゲートタイミング信号をゲートドライバ１１０Ａ及び１１０Ｂに供給する。
【0113】
更に、表示コントローラ１００Ａは、映像信号ＶＤに基づき、制御信号群ＣＳ、各画素の輝度レベルを示す映像データＰＤの系列、及びデジタル設定情報をシリアルのデジタル信号形態で表す映像信号ＤＶＳを生成する。
【0114】
制御信号群ＣＳは、フレーム周期の基準信号の垂直帰線信号Ｖｓｙｎｃ、データ期間の基準信号の水平帰線信号Ｈｓｙｎｃ、及びクロック信号ＣＬＫ等を含む。
【0115】
デジタル設定情報は、出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ１及びＳＡ２、出力スタートタイミング情報ＴＡ１及びＴＡ２を含む。
【0116】
出力遅延方向情報ＣＦとは、データドライバＩＣ１２０－１～１２０－ｐの各々毎に、ｉ（ｉは２以上の整数）個の階調データ信号Ｖｄを出力するｉ個の出力チャネルに対し、正極性及び負極性夫々の出力開始チャネルからの出力遅延時間の増加方向を、出力チャネルの番号の昇順及び降順のうちのいずれの順序で増加させるか、又は、ｉ個の出力チャネルの両端側から中央に向かって出力遅延時間を増加させるかを指定する情報である。なお正極及び負極の出力遅延方向情報ＣＦは共通とされる。具体的には、例えば表示パネルの２次元画面の左右両端部にゲートドライバが配置され、２次元画面の下端部（又は上端部）に水平方向に沿ってデータドライバＩＣ１２０－１～１２０－ｐが並置される場合、２次元画面の左半面のデータドライバＩＣ各々の出力遅延方向情報ＣＦは、ｉ個の出力チャネルに対して、左端ゲートドライバから画面中央に向かってゲート選択信号遅延が増加する方向に対応し、第１出力チャネルから第ｉ出力チャネルに向かって出力遅延時間を増加させる方向指定を行うことができる。また、２次元画面の右半面のデータドライバＩＣ各々の出力遅延方向情報ＣＦは、ｉ個の出力チャネルに対して、右端側ゲートドライバから画面中央に向かってゲート選択信号遅延が増加する方向に対応し、第ｉ出力チャネルから第１出力チャネルに向かって出力遅延時間を増加させる方向指定を行うことができる。あるいは、出力遅延方向情報ＣＦは、データドライバＩＣが実装される表示パネル端部でのデータ線ファンアウト配線長に対する補正のために、ｉ個の出力チャネルの両端側から中央に向かって出力遅延時間を増加させる方向指定を行ってもよい。
【0117】
出力遅延シフト量情報ＳＡ１は、データドライバＩＣ１２０－１～１２０－ｐの各々毎に、正極性の階調データ信号Ｖｄの出力を担う出力チャネル群に設定する遅延シフト量を指定する情報である。出力遅延シフト量情報ＳＡ２は、データドライバＩＣ１２０－１～１２０－ｐの各々毎に、負極性の階調データ信号Ｖｄの出力を担う出力チャネル群に設定する遅延シフト量を指定する情報である。尚、遅延シフト量とは、所定の出力チャネル数単位ｘｒ（出力チャネル番号の昇順方向）又はｘｌ（出力チャネル番号の降順方向）（但し、ｘｒ＜ｉ、ｘｌ＜ｉ）あたりの遅延時間の変化量であり、例えばクロック信号ＣＬＫのパルス幅の整数倍にて段階的に表される。
【0118】
出力スタートタイミング情報ＴＡ１は、データドライバＩＣ１２０－１～１２０－ｐの各々毎に、正極性の階調データ信号Ｖｄの出力を担う出力チャネル群に対して出力開始チャネルの出力タイミングを指定する情報である。出力スタートタイミング情報ＴＡ２は、データドライバＩＣ１２０－１～１２０－ｐの各々毎に、負極側の階調データ信号Ｖｄ群の出力を担う出力チャネル群に対して出力開始チャネルの出力タイミングを指定する情報である。
【0119】
なお正極性及び負極性の出力開始チャネルの指定情報を出力スタートタイミング情報ＴＡ１、ＴＡ２に夫々含めてもよい。あるいは、出力遅延方向情報ＣＦに対応して出力チャネルを指定するようにしてもよい。
【0120】
表示コントローラ１００Ａは、上記したように生成した映像信号ＤＶＳをデータドライバＩＣ１２０－１～１２０－ｐの各々に供給する。
【0121】
データドライバＩＣ１２０－１～１２０－ｐは、ｐ個のＩＣで構成されており、表示パネル１５０＿１のデータ線ＤＬ１～ＤＬｍのｉ（ｉは２以上の整数）本毎に設けられている。
【0122】
図１０は、データドライバ１２０－１～１２０－ｐのうちから１つのデータドライバＩＣ１２０を抜粋して、その内部の構成を示すブロック図である。
【0123】
尚、当該データドライバＩＣ１２０は、図５に示す構成と同様に、正極データラッチに対して負極データラッチのタイミングを遅らせて、データ線に出力する正極及び負極の階調データ信号の位相の出力タイミング制御を行う。ただし、図１０に示すデータドライバＩＣ１２０では、表示コントローラ１００Ａから供給される設定情報に基づき、正極及び負極の階調データ信号の位相、つまり出力タイミングを各種の形態で調整できるように構成されている。
【0124】
図１０に示すように、データドライバＩＣ１２０は、階調電圧生成部５４、レベルシフタ８０、デコーダ部９０、出力アンプ部９５、制御コア部５１０、設定記憶部６００、タイミング制御部６５０、及びラッチ部７００を含む。尚、階調電圧生成部５４、レベルシフタ８０、デコーダ部９０、及び出力アンプ部９５については、図５に示すものと同一であるので、夫々の説明は省略する。
【0125】
制御コア部５１０は、シリアル形態の映像信号ＤＶＳに対してデシリアル化すなわちシリアルパラレル変換処理を施すことで、映像データＰＤの系列、前述した各種の信号群及び設定情報を分離抽出し、夫々を、対応するブロックに供給する。
【0126】
すなわち、制御コア部５１０は、映像信号ＤＶＳから、映像データＰＤの系列、デジタル設定情報（ＣＦ、ＳＡ１、ＳＡ２、ＴＡ１、ＴＡ２）及びクロック信号ＣＬＫを抽出する。制御コア部５１０は、デジタル設定情報（ＣＦ、ＳＡ１、ＳＡ２、ＴＡ１、ＴＡ２）を設定記憶部６００に供給し、基準タイミング信号ＳＴＤをタイミング制御部６５０に供給し、映像データＰＤの系列をラッチ部７００に供給する。
【0127】
なお、制御コア部５１０は、映像信号ＤＶＳに応じて１水平期間周期（１Ｈ周期）の基準タイミング信号ＳＴＤを内部生成する。この基準タイミング信号ＳＴＤとしては、例えばゲート選択信号のゲートオフタイミングと同期した信号としてもよい。
【0128】
更に、制御コア部５１０は、映像信号ＤＶＳに応じて、上記した極性反転信号ＰＯＬ、並びに、正極用及び負極用夫々の映像データ信号をラッチ部７００へ取り込む為の正極用のラッチ出力タイミング信号ＬＯＡＤ１及び負極用のラッチ出力タイミング信号ＬＯＡＤ２を生成する。制御コア部５１０は、極性反転信号ＰＯＬをラッチ部７００に供給し、ラッチ出力タイミング信号ＬＯＡＤ１及びＬＯＡＤ２を、タイミング制御部６５０及びラッチ部７００に供給する。尚、ラッチ出力タイミング信号ＬＯＡＤ１及びＬＯＡＤ２は、制御信号群ＣＳやデジタル設定情報に基づき、基準タイミング信号ＳＴＤに対して所定の遅延量を有する信号として生成される。また負極用のラッチ出力タイミング信号ＬＯＡＤ２は、正極用のラッチ出力タイミング信号ＬＯＡＤ１を遅延させた信号として生成される。
【0129】
設定記憶部６００は、制御コア部５１０から供給されたデジタル設定情報（ＣＦ，ＳＡ１，ＳＡ２，ＴＡ１、ＴＡ２）を取り込んで格納する。設定記憶部６００は、格納したデジタル設定情報、すなわち出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ１及びＳＡ２、出力スタートタイミング情報ＴＡ１及びＴＡ２をタイミング制御部６５０に供給する。尚、設定記憶部６００に格納されたデジタル設定情報は、所定周期毎にリフレッシュされる。
【0130】
タイミング制御部６５０は、正極用及び負極用夫々の機能ブロックを備え、ラッチ部７００に取り込まれた正極用及び負極用に夫々対応した映像データ信号を出力するタイミング信号を生成する。
【0131】
すなわち、タイミング制御部６５０の正極用の機能ブロックは、出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ１、出力スタートタイミング情報ＴＡ１、基準タイミング信号ＳＴＤ及びラッチ出力タイミング信号ＬＯＡＤ１に基づき、正極用の映像データ信号のラッチ出力タイミング信号群ＬＯＡＤ１－Ｇｒｓを生成する。
【0132】
タイミング制御部６５０の負極用ブロックは、出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ２、出力スタートタイミング情報ＴＡ２、基準タイミング信号ＳＴＤ及びラッチ出力タイミング信号ＬＯＡＤ２に基づき、負極用の映像データ信号のラッチ出力タイミング信号群ＬＯＡＤ２－Ｇｒｓを生成する。
【0133】
タイミング制御部６５０は、ラッチ出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ及ＬＯＡＤ２－Ｇｒｓをラッチ部７００に供給する。
【0134】
ラッチ部７００は、正極データラッチ７１０及び負極データラッチ７２０を含む。ラッチ部７００は、極性切替信号ＰＯＬに応じて、映像データＰＤの系列中の各映像データＰＤを正極用及び負極用に振り分ける。
【0135】
正極データラッチ７１０は、ラッチ出力タイミング信号ＬＯＡＤ１に応じて、正極に振り分けられた映像データＰＤの各々を取り込む。
【0136】
そして、正極データラッチ７１０は、取り込んだ正極の映像データＰＤの各々を映像データＰとして、夫々に対応する出力チャネルに対応した出力タイミング信号群ＬＯＡＤ１－Ｇｒｓに基づく所定の出力数単位毎に設定された出力タイミングで出力する。
【0137】
負極データラッチ７２０は、ラッチ出力タイミング信号ＬＯＡＤ２に応じて、負極に振り分けられた映像データＰＤの各々を取り込む。
【0138】
そして、負極データラッチ７２０は、取り込んだ負極の映像データＰＤの各々を映像データＰとして、夫々に対応する出力チャネルに対応した出力タイミング信号群ＬＯＡＤ２－Ｇｒｓに基づく所定の出力数単位毎に設定された出力タイミングで出力する。
【0139】
ラッチ部７００は、これら正極データラッチ７１０及び負極データラッチ７２０から出力されたｉ（ｉは２以上の整数）個の映像データＰを映像データＰ１～Ｐiとしてレベルシフタ８０に供給する。
【0140】
レベルシフタ８０、デコーダ部９０及び出力アンプ部９５は、映像データＰ１～Ｐiに基づき階調データ信号Ｖｄ１～Ｖｄｉを生成して、夫々に対応した各データ線ＤＬに供給する。
【0141】
したがって、各データ線への階調データ信号の位相（階調データパルス）の出力タイミングは、所定の出力数単位毎及び極性に基づいてラッチ部７００から出力される映像データ片各々の出力タイミングに対応している。
【0142】
図１１は、夫々が図１０に示す構成を有するデータドライバＩＣ１２０－１～１２０－ｐが、表示パネル１５０＿１のデータ線ＤＬ１～ＤＬ（ｍ）に印加する階調データ信号Ｖｄ１～Ｖｄｍの位相（階調データパルス）の出力遅延特性の一例を示す図である。尚、図１１では、正極性の階調データ信号Ｖｄ１～Ｖｄｍの出力遅延特性をＰＯＳ、負極性の階調データ信号Ｖｄ１～Ｖｄｍの出力遅延特性をＮＥＧとして表している。
【0143】
ここで、図１１に示す横軸は、表示パネル１５０＿１のデータ線ＤＬ１～ＤＬ（ｍ）と、夫々がｉ本（例えば９６０本）のデータ線ＤＬの駆動を担うデータドライバＩＣ１２０－１～１２０－ｐとを、対応付けして示している。尚、図１１では、データ線ＤＬ１～ＤＬｉの駆動を担うデータドライバＩＣ１２０－１をＩＣ１、データ線ＤＬ（ｉ＋１）～ＤＬ（２ｉ）の駆動を担うデータドライバＩＣ１２０－１をＩＣ２、・・・、データ線ＤＬ（ｍ－i＋１）１～ＤＬ（ｍ）の駆動を担うデータドライバＩＣ１２０－ｐをＩＣｐと表記している。更に、図１１では、データ線ＤＬ１～ＤＬｍのうちで、画面水平方向における中央領域に含まれるデータ線群の駆動を担うデータドライバＩＣ１２０をＩＣｓと表記している。
【0144】
図１１に示す縦軸は、１水平期間（１データ期間）周期の基準タイミングの位相に対する、データドライバＩＣ１２０－１～１２０－ｐによる階調データ信号Ｖｄ１～Ｖｄｍの出力遅延時間を示す。尚、基準タイミングとは、１データ期間毎の位相を有する基準タイミング信号ＳＴＤのタイミングであり、本実施例では説明の便宜上、１データ期間毎のゲート選択信号のゲートオフタイミング、つまりゲート選択信号の立下りの開始タイミングとする。
【0145】
すなわち、図１１に示す出力遅延特性では、表示パネル１５０＿１の左端部のデータ線ＤＬ１（ＩＣ１側）及び右端部のデータ線ＤＬｍ（ＩＣｐ側）で出力遅延時間が最小となり、表示パネル１５０＿１の中央部のデータ線ＤＬ（ｃ）で出力遅延時間が最大となる。更に、図１１に示す出力遅延特性では、出力遅延特性ＰＯＳ及びＮＥＧに示されるように、正極性の階調データ信号Ｖｄ１～Ｖｄｍに比べて負極性の階調データ信号Ｖｄ１～Ｖｄｍの出力遅延時間が大きくなる。
【0146】
図１１に示すようなデータドライバＩＣ１２０毎の階調データ信号の出力遅延時間の設定によれば、ゲート選択信号のパルス波形の鈍りによる画素充電率の低下を改善することが可能となる。
【0147】
【0148】
図８は、前述したように、ゲート線とデータ線の交叉部でゲートドライバの出力端子からのゲート線の配線長が短かい位置で観測されるゲート選択信号Ｖｇｋと正極性及び負極性の階調データ信号Ｖｄｘ、Ｖｄ（ｘ＋１）の位相タイミング図を示している。
【0149】
図８に示す一例では、ゲート選択信号Ｖｇｋのリアエッジ部（立下り波形）の鈍り度合に応じて、画素充電率の低下を抑制するようにゲート選択信号Ｖｇｋ、階調データ信号Ｖｄｘ、Ｖｄ（ｘ＋１）の各位相タイミングを最適化している。
【0150】
図８では、ゲート選択信号Ｖｇｋのゲートオフタイミング（立下り開始時点）Ｔｇｏｆを基準タイミング（基準タイミング信号ＳＴＤの位相）とし、正極の階調データ信号Ｖｄｘのデータ切替タイミングＴｐｔ（位相）との時間差をＴｓ３０とする。更に、正極の階調データ信号Ｖｄｘのデータ切替タイミングＴｐｔと、負極の階調データ信号Ｖｄ（ｘ＋１）のデータ切替タイミングＴｎｔとの時間差をＴｓ３１とする。この際、Ｔｓ３０とＴｓ３１との時間差は、ゲートドライバ１１０Ａ（又は１１０Ｂ）の出力端子に近いデータドライバＩＣ（例えば図１１のＩＣ１）が駆動するデータ線ＤＬの出力遅延時間に対応する。
【0151】
同様に、図７は、ゲート線とデータ線の交叉部でゲートドライバの出力端子からのゲート線の配線長が長い位置で観測されるゲート選択信号Ｖｇｋと正極性及び負極性の階調データ信号Ｖｄｘ、Ｖｄ（ｘ＋１）の位相タイミング図を示している。
【0152】
図７に示す一例では、ゲート選択信号Ｖｇｋのリアエッジ部（立下り波形）の鈍り度合に応じて、画素充電率の低下を抑制するようにゲート選択信号Ｖｇｋ、階調データ信号Ｖｄｘ、Ｖｄ（ｘ＋１）の各位相タイミングを最適化している。
【0153】
図７では、ゲート選択信号Ｖｇｋのゲートオフタイミング（立下り開始時間）Ｔｇｏｆを基準タイミング（基準タイミング信号ＳＴＤの位相）とし、正極の階調データ信号Ｖｄｘのデータ切替タイミングＴｐｔ（位相）との時間差をＴｓ２０とする。更に、正極の階調データ信号Ｖｄｘのデータ切替タイミングＴｐｔと、負極の階調データ信号Ｖｄ（ｘ＋１）のデータ切替タイミングＴｎｔとの時間差をＴｓ２１とする。この際、Ｔｓ２０とＴｓ２１との時間差は、ゲートドライバ１１０Ａ（又は１１０Ｂ）の出力端子から遠いデータドライバＩＣ（例えば図１１のＩＣｓ）が駆動するデータ線ＤＬの出力遅延時間に対応する。
【0154】
なお、図７において、タイミングＴｇｏｆ、Ｔｐｔ、Ｔｎｔの各位相は、例えば図１１のＩＣｓの基準タイミング信号ＳＴＤと、ある２つの隣接チャネルに対応した出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ、ＬＯＡＤ２－Ｇｒｓの中の出力タイミング信号ＬＯＡＤ１－Ｇｒg、ＬＯＡＤ２－Ｇｒgとにより設定される。
【0155】
すなわち、図７及び図８では、ゲートドライバの出力端子からのゲート線の配線長、つまり表示パネル１５０＿１のデータ線ＤＬの位置に基づき、以下のように、正極及び負極の階調データ信号各々の出力遅延時間を調整している。つまり、ゲート選択信号のリアエッジ部の鈍りが比較的小さい、表示パネル１５０＿１の水平方向における両端側では、ゲート選択信号に対する正極及び負極階調データ信号の各位相のタイミング差を小さく調整する。一方、ゲート選択信号のリアエッジ部の鈍りが大きい、表示パネルの水平方向における中央部では、ゲート選択信号に対する正極及び負極階調データ信号の各位相のタイミング差を大きく調整する。このような出力遅延時間の調整により、画素充電率の低下を抑制する。
【0156】
したがって、図１１に示すような、表示パネルの各データ線の配置位置に基づくデータドライバＩＣ毎の階調データ信号の出力遅延時間の設定により、ゲート選択信号のパルス波形の鈍りによる画素充電率の低下を改善することが可能となる。
【0157】
次に、図１１に示す極性毎の出力遅延特性の設定方法について説明する。
【0158】
図１２Ａ～図１２Ｃは、データドライバＩＣ１２０毎に設定される正極性の出力遅延特性の一例を示すものであり、図１２Ａは第１の出力遅延特性Ｓｈｉｆｔ－１、図１２Ｂは第２の出力遅延特性Ｓｈｉｆｔ－２、図１２Ｃは第３の出力遅延特性Ｓｈｉｆｔ－３を示す。尚、負極性の出力遅延特性についても同様である。
【0159】
図１２Ａ～図１２ｃ各々で示される横軸は、ｉ個の階調データ信号を夫々出力するデータドライバＩＣ１２０のｉ個の出力チャネルと、ｉ個の出力チャネルに夫々接続される表示パネルのデータ線ＤＬ群（ｉ個）とを示している。つまり、図１２Ａ～図１２ｃの各々では、第１の出力チャネルが表示パネルのデータ線ＤＬｘに接続され、第ｉの出力チャネルがデータ線ＤＬ（ｘ＋ｉ）に接続された状態を表している。図１２Ａ～図１２ｃに示される「ｘ」は、各データドライバＩＣ１２０の第１の出力チャネルが接続される表示パネルのデータ線ＤＬの番号を表している。
【0160】
図１２Ａに示す出力遅延特性Ｓｈｉｆｔ－１では、データドライバＩＣ１２０の第１番目の出力チャネルから第ｉ番目の出力チャネルに向けて、出力チャネル番号の増加につれて一定比で出力遅延時間が増加する。
【0161】
図１２Ｂに示す出力遅延特性Ｓｈｉｆｔ－２では、出力遅延特性Ｓｈｉｆｔ－１とは出力チャネルの変化に対する出力遅延時間の増減が逆となり、データドライバＩＣ１２０の第ｉ番目の出力チャネルから第１番目の出力チャネルに向かって一定比で出力遅延時間が増加する。
【0162】
図１２Ｃに示す出力遅延特性Ｓｈｉｆｔ－３では、データドライバＩＣ１２０の第１番目の出力チャネル及び第ｉ番目の出力チャネルの夫々から中央の出力チャネルに向かって一定比で出力遅延時間が増加する設定である。なお、図１２Ａ～図１２Ｃのいずれの例も同極性内の隣接出力間の出力遅延時間差は表示に影響しない程度の比較的小さい時間差である。
【0163】
ここで、図１１に示すような出力遅延特性は、上記したデジタル設定情報（ＣＦ、ＳＡ１、ＳＡ２、ＴＡ１、ＴＡ２）により、表示パネル１５０＿１の左半面の画像領域の表示を担う各データドライバＩＣ１２０（ＩＣ１側）を図１２Ａの出力遅延特性Ｓｈｉｆｔ－１に設定する。更に、表示パネルの右半面の画像領域の表示を担う各データドライバＩＣ１２０（ＩＣｐ側）を図１２Ｂの出力遅延特性Ｓｈｉｆｔ－２に設定する。
【0164】
図１２Ａに示す出力遅延特性Ｓｈｉｆｔ－１を実現するには、出力遅延方向情報ＣＦにより、出力遅延時間を出力チャネルの番号昇順で増加させることを指定する。更に、出力遅延シフト量情報ＳＡ１により、第１番目の出力チャネルから第ｉ番目の出力チャネルに向けた（ｘｒ１）本の出力チャネル群あたりの出力遅延時間ｔｒ１の変化率（ｔｒ１／ｘｒ１）を、正極性の階調データ信号の遅延シフト量として指定する。更に、出力遅延シフト量情報ＳＡ２により、第１番目の出力チャネルから第ｉ番目の出力チャネルに向けた（ｘｒ２）本の出力チャネル群あたりの出力遅延時間ｔｒ２の変化率（ｔｒ２／ｘｒ２）を、負極性の階調データ信号の遅延シフト量として指定する。
【0165】
図１２Ｂに示す出力遅延特性Ｓｈｉｆｔ－２を実現するには、出力遅延方向情報ＣＦにより、出力遅延時間を出力チャネルの番号降順で増加させることを指定する。更に、出力遅延シフト量情報ＳＡ１により、第ｉ番目の出力チャネルから第１番目の出力チャネルに向けた（ｘｌ１）本の出力チャネル群あたりの出力遅延時間ｔｌ１の変化率（ｔｌ１／ｘｌ１）を、正極性の階調データ信号の遅延シフト量として指定する。更に、出力遅延シフト量情報ＳＡ２により、第ｉ番目の出力チャネルから第１番目の出力チャネルに向けた（ｘｌ２）本の出力チャネル群あたりの出力遅延時間ｔｌ２の変化率（ｔｌ２／ｘｌ２）を、負極性の階調データ信号の遅延シフト量として指定する。
【0166】
図１２Ｃに示す出力遅延特性Ｓｈｉｆｔ－３を実現するには、出力遅延方向情報ＣＦにより、出力遅延時間を第１番目の出力チャネルからデータドライバＩＣ１２０の中央側出力チャネルに向かって番号昇順で増加させ、且つ、第ｉ番目の出力チャネルから中央側出力チャネルに向かって番号降順で増加させることを指定する。なお、それぞれの出力遅延時間の変化率は、出力遅延特性Ｓｈｉｆｔ－１及びＳｈｉｆｔ－２のそれぞれで指定する遅延シフト量と同じものを用いてもよい。
【0167】
更に、図１１に示す出力遅延特性を実現するには、出力スタートタイミング情報ＴＡ１及びＴＡ２により、表示パネル１５０＿１の左半面の画像領域の駆動を担うＩＣ１側の各データドライバＩＣ１２０毎に、出力開始チャネルを第１出力チャネル側に指定し、正極及び負極夫々の出力開始チャネルの出力スタートタイミングを指定する。尚、出力スタートタイミングは基準タイミングからの出力遅延時間によって指定する。
【0168】
例えば、ＩＣ１の出力スタートタイミング情報ＴＡ１では、図１１に示す「ｔｓｐ１」を正極側の出力開始チャネル（例えばデータ線ＤＬ１又はＤＬ２の正極側）の出力スタートタイミングとして指定し、ＩＣ２の出力スタートタイミング情報ＴＡ１では図１１に示す「ｔｓｐ２」を正極側の出力開始チャネル（例えばデータ線ＤＬ（ｉ＋１）又はＤＬ（ｉ＋２）の正極側）の出力スタートタイミングとして指定する。更に、ＩＣ３の出力スタートタイミング情報ＴＡ１では、図１１に示す「ｔｓｐ３」を正極側の出力開始チャネル（例えばデータ線ＤＬ（２ｉ＋１）又はＤＬ（２ｉ＋２）の正極側）の出力スタートタイミングとして指定し、ＩＣ４の出力スタートタイミング情報ＴＡ１では、図１１に示す「ｔｓｐ４」を正極側の出力開始チャネル（例えばデータ線ＤＬ（３ｉ＋１）又はＤＬ（３ｉ＋２）の正極側）の出力スタートタイミングとして指定する。また、例えばＩＣ１の出力スタートタイミング情報ＴＡ２では、図１１に示す「ｔｓｎ１」を負極側の出力開始チャネル（例えばデータ線ＤＬ１又はＤＬ２の負極側）の出力スタートタイミングとして指定し、ＩＣ２の出力スタートタイミング情報ＴＡ２では、図１１に示す「ｔｓｎ２」を負極側の出力開始チャネル（例えばデータ線ＤＬ（ｉ＋１）又はＤＬ（ｉ＋２）の負極側）の出力スタートタイミングとして指定する。更に、ＩＣ３の出力スタートタイミング情報ＴＡ２では、図１１に示す「ｔｓｎ３」を負極側の出力開始チャネル（例えばデータ線ＤＬ（２ｉ＋１）又はＤＬ（２ｉ＋２）の負極側）の出力スタートタイミングとして指定し、ＩＣ４の出力スタートタイミング情報ＴＡ２では、図１１に示す「ｔｓｎ４」を負極側の出力開始チャネル（例えばデータ線ＤＬ（３ｉ＋１）又はＤＬ（３ｉ＋２）の負極側）の出力スタートタイミングとして指定する。
【0169】
尚、表示パネル１５０＿１の右半面の画像領域の駆動を担うＩＣｐ側の各データドライバＩＣ１２０では、出力スタートタイミング情報ＴＡ１、ＴＡ２は、出力開始チャネルを第ｉ出力チャネル側に指定し、正極及び負極夫々の第ｉ出力チャネルからの出力スタートタイミングを指定する。各データドライバＩＣ１２０における出力スタートタイミングは、上記した左半面の画像領域の駆動を担うＩＣ１側の各データドライバＩＣ１２０での出力スタートタイミングに関し、表示パネルの中央に対して対称となる。
【0170】
したがって、例えばＩＣｐの出力スタートタイミング情報ＴＡ１では、図１１に示す「ｔｓｐ１」を正極側の出力開始チャネル（例えばデータ線ＤＬ（ｍ－１）又はＤＬ（ｍ）の正極側）の出力スタートタイミングとして指定し、ＩＣ（ｐ－１）の出力スタートタイミング情報ＴＡ１では、図１１に示す「ｔｓｐ２」を正極側の出力開始チャネル（例えばデータ線ＤＬ（ｍ－ｉ－１）又はＤＬ（ｍ－ｉ）の正極側）の出力スタートタイミングとして指定する。更に、ＩＣｐの出力スタートタイミング情報ＴＡ２では、図１１に示す「ｔｓｎ１」を負極側の出力開始チャネル（例えばデータ線ＤＬ（ｍ－１）又はＤＬ（ｍ）の負極側）の出力スタートタイミングとして指定し、ＩＣ（ｐ－１）の出力スタートタイミング情報ＴＡ２では、図１１に示す「ｔｓｎ２」を負極側の出力開始チャネル（例えばデータ線ＤＬ（ｍ－ｉ－１）又はＤＬ（ｍ－ｉ）の負極側）の出力スタートタイミングとして指定する。
【0171】
なお、各出力の極性はフレーム周期単位で切り替わるため、例えばＩＣ１の第１出力チャネルが正極、第２出力チャネルが負極のとき、当該第１出力チャネルの出力遅延時間は、出力スタートタイミング情報ＴＡ１にて示される「ｔｓｐ１」に設定される。また、第２出力チャネルの出力遅延時間は、出力スタートタイミング情報ＴＡ２によって示される「ｔｓｎ１」に設定される。一方、ＩＣ１の第１出力チャネルが負極、第２出力チャネルが正極に切り替わると、第１出力チャネルの出力遅延時間は、ＴＡ２によって示される「ｔｓｎ１」に設定され、第２出力チャネルの出力遅延時間は、ＴＡ１によって示される「ｔｓｐ１」に設定される。尚、各データドライバＩＣ１２０間の境界の隣接データ線ＤＬ間では、夫々の出力遅延時間同士の差が表示に影響しない程度の比較的小さい値となるように設定される。
【0172】
ところで、上記した一例では、表示パネル１５０＿１の左半面の画像領域の駆動を担う、ＩＣ１側の各データドライバＩＣ１２０の第１の出力チャネル側の正極及び負極のスタートタイミングの設定をＴＡ１、ＴＡ２で設定する例で説明した。この際、出力スタートタイミング情報ＴＡ１及びＴＡ２に、各データドライバＩＣ１２０の第ｉの出力チャネル側の正極及び負極の出力スタートタイミングを指定する情報を含めてもよい。
【0173】
ここで、表示パネル１５０＿１の左半面の画像領域の駆動を担うＩＣ１側の各データドライバＩＣ１２０と、右半面の画像領域の駆動を担うＩＣｐ側の各データドライバＩＣ１２０とでは、出力遅延時間に対する出力スタートタイミングが指定される出力開始チャネルが第１出力チャネル側（通常左半面の画像領域の各データドライバＩＣ１２０）、又は、第ｉ出力チャネル側（通常右半面の画像領域の各データドライバＩＣ１２０）と異なるが、出力遅延方向情報ＣＦに基づき出力開始チャネルの指定を自動切り替えすることも可能である。
【0174】
【0175】
また、上記した実施例では、図１２Ｃに示す出力遅延特性Ｓｈｉｆｔ－３の適用例は図示していないが、出力遅延特性Ｓｈｉｆｔ－３の設定は、例えば、データドライバＩＣ１２０が実装される表示パネル１５０＿１の画面水平方向における端部側に配置されているデータ線のファンアウト配線長に対する補正用として適用することができる。なお、出力遅延特性Ｓｈｉｆｔ－３の設定においては、出力スタートタイミング情報ＴＡ１及びＴＡ２により、適用するデータドライバＩＣ１２０の出力開始チャネルを第１出力チャネル側と第ｉ出力チャネル側の両方を指定し、且つ、正極及び負極夫々の出力開始チャネルの出力スタートタイミングを指定する。また、図１２Ｃに示す出力遅延特性Ｓｈｉｆｔ－３については、単独適用だけでなく、出力遅延特性Ｓｈｉｆｔ－１及びＳｈｉｆｔ－２と組み合わせた設定を行うようにしてもよい。
【0176】
また、上記した実施例では、デジタル設定情報として、出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ１及びＳＡ２、出力スタートタイミング情報ＴＡ１及びＴＡ２について述べたが、これに限定されない。つまり、当該デジタル設定情報としては、これらＣＦ、ＳＡ１、ＳＡ２、ＴＡ１及びＴＡ２に基づく出力タイミングを実現する任意のデジタル設定パラメータを含むものであれば良い。例えば、ＳＡ１、ＳＡ２の代わりに、データドライバＩＣ１２０毎の第１出力チャネル側の階調データ信号Ｖｄの位相の開始又は終了タイミングを極性毎に設定するＴＡ１及びＴＡ２と、データドライバＩＣ１２０毎の第ｉ出力チャネル側の階調データ信号Ｖｄの位相の開始又は終了タイミングを極性毎に設定するＴＢ１及びＴＢ２とに基づき、極性毎の遅延シフト量をタイミング制御部で内部設定することも可能である。
【0177】
ところで、図１１及び図１２Ａ～図１２Ｃに示される出力遅延時間は、便宜上、データ線に対して連続的に変化するように見える。しかしながら、例えば各出力チャネル毎に出力遅延時間をシフトするように設計するとデータドライバＩＣ１２０の回路規模が膨大となり現実的ではない。
【0178】
そこで、現実的には、図１３に示すように、（ｘｒ１）個の出力チャネル毎に出力遅延時間を（ｔｒ１）だけ変化させるステップ型とするのが望ましい。出力遅延時間を所定の出力チャネル数単位毎に段階的に変化させるように設定する場合、その１ステップあたりの遅延時間ｔｒ１は、隣接出力チャネル間の出力遅延時間差が表示に影響しない程度に小さい値となるように設定される。なお、所定の出力チャネル数単位毎に設定される正極及び負極の複数の出力タイミング信号群が、図１０のＬＯＡＤ１－Ｇｒｓ及びＬＯＡＤ２－Ｇｒｓにそれぞれ対応する。
【0179】
図１４は、データドライバ１２０－１～１２０－ｐによる出力遅延特性の他の一例を示す図である。
【0180】
図１４では、各データドライバＩＣ１２０毎の出力遅延シフト量情報ＳＡ１及びＳＡ２に基づき、正極及び負極の遅延シフト量を、データドライバＩＣ１２０毎に変更している。
【0181】
具体的には、正極及び負極の遅延シフト量を、表示パネル１５０＿１の画面水平方向における両端部から中央に向かって徐々に小さくなるように設定している。この設定は、ゲート選択信号のリアエッジ部（例えば立下り波形部）が、表示パネル１５０＿１の画面水平方向における両端側では鈍り（立下り波形の傾き）の変化量が大きく、画面水平方向における中央部では鈍り（立下り波形の傾き）の変化量が小さいことに対応した設定である。なお、各データドライバＩＣ１２０毎の遅延シフト量を示す出力遅延シフト量情報ＳＡ１及びＳＡ２に対応して、各データドライバＩＣ１２０毎の階調データ信号の位相のスタートタイミングを設定する出力スタートタイミング情報ＴＡ１及びＴＡ２も最適化されている。
【0182】
以上のように、ゲート選択信号のリアエッジ部の鈍りの変化に応じて各データドライバＩＣ１２０毎のデジタル設定情報（ＣＦ、ＳＡ１、ＳＡ２、ＴＡ１、ＴＡ２）を最適に設定することにより、ゲート選択信号のリアエッジ部の鈍りによる表示パネルの画素充電率低下を抑制し、高品質表示を実現できる。
【0183】
また、液晶表示装置１０＿１の表示パネル１５０＿１の画面サイズやパネル設計に応じて、デジタル設定情報（ＣＦ、ＳＡ１、ＳＡ２、ＴＡ１、ＴＡ２）を表示コントローラ１００Ａ側で最適値に設定することで、高品質な液晶表示装置を実現できる。この際、上記したデジタル設定情報の情報量は多くはないので、外部から書き換え可能なメモリ等に記憶させておくことで、表示パネルに応じた最適調整が可能となる。
【0184】
【0185】
尚、図１５に示すタイムチャートでは、データドライバＩＣ１２０としての図１１のＩＣ１及びＩＣｓを抜粋して、夫々の制御コア部５１０の内部で生成される１水平期間（１データ期間）周期の基準タイミング信号ＳＴＤ、及びゲート線の選択シーケンスを示す。また、図１５では、タイミング制御部６５０で生成されるラッチ出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ及ＬＯＡＤ２－Ｇｒｓの一例として、ＩＣ１における第１出力チャネル側の正極性に対応したＬＯＡＤ１－Ｇｒ１及び負極性に対応したＬＯＡＤ２－Ｇｒ１と、ＩＣ１における第ｉ出力チャネル側の正極性に対応したＬＯＡＤ１－Ｇｒｆ（ｆは２以上の整数）及び負極性に対応したＬＯＡＤ２－Ｇｒｆと、を表す。更に、図１５では、ＩＣｓにおける第ｉ出力チャネル側の正極性に対応したＬＯＡＤ１－Ｇｒｇ及び負極性に対応したＬＯＡＤ２－Ｇｒｇを表す。なお、ゲート線の選択シーケンスは、複数のラッチ出力タイミング信号群に対する簡便的なゲート選択順のみを表す。
【0186】
ここで、ＬＯＡＤ１－Ｇｒ１及びＬＯＡＤ１－Ｇｒｆは、ＩＣ１の正極性のラッチ出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ内において互いに異なるグループに属する。また、ＬＯＡＤ２－Ｇｒ１及びＬＯＡＤ２－Ｇｒｆについても同様に、ＩＣ１の負極性のラッチ出力タイミング信号群ＬＯＡＤ２－Ｇｒｓ内における互いに異なるグループに属する。
【0187】
各ラッチ部出力タイミング信号は、デジタル設定情報（ＣＦ、ＴＡ１、ＴＡ２、ＳＡ１、ＳＡ２）にしたがって所定の出力チャネル数毎に夫々のタイミングが個別に設定される。
【0188】
データドライバＩＣ１２０としてのＩＣ１は、図９に示す表示パネル１５０＿１を駆動するデータドライバＩＣ１２０－１～１２０－ｐ（ＩＣ１～ＩＣｐ）のうちのゲートドライバ１１０Ａに最も近くに設置されている。
【0189】
データドライバ１２０としてのＩＣｓは、ゲートドライバ１１０Ａ及び１１０Ｂの各々から最も離間した位置（表示パネルの中央部）に設置されている。図１５では、各タイミング信号の立上りエッジをタイミングの基準として示している。また、図１５に示すタイムチャートでは、表示パネル１５０＿１の各データ線ＤＬに印加する階調データ信号Ｖｄに対するゲート線ＧＬの選択順として、データドライバＩＣ１２０から最も離間した位置に形成されているゲート線ＧＬｒから、データドライバＩＣ１２０に最も近い位置に形成されているゲート線ＧＬ１に向かって順次選択する場合を示す。
【0190】
図１５において、ＬＯＡＤ１－Ｇｒ１及びＬＯＡＤ２－Ｇｒ１は、ＩＣ１の第１出力チャネル側の正極及び負極夫々のラッチ出力タイミング信号である。この際、前述したデジタル設定情報に基づき、正極に対応したＬＯＡＤ１－Ｇｒ１は、基準タイミング信号ＳＴＤに対して時間Ｔｓ３０だけ遅延させた信号に設定され、負極に対応したＬＯＡＤ２－Ｇｒ１は、ＬＯＡＤ１－Ｇｒ１に対して更に時間Ｔｓ３１だけ遅延させた信号に設定される。
【0191】
尚、遅延シフト量としての時間Ｔｓ３０及びＴｓ３１は、ゲート選択信号の遅延に応じてあらかじめ設定される。ここで、ＩＣ１の第１出力チャネル側は、ゲートドライバ１１０Ａに近いデータ線であり、ゲート信号の信号遅延も小さい。それ故、遅延シフト量としての時間Ｔｓ３０及びＴｓ３１は比較的小さい値に設定される。なお、時間Ｔｓ３０及びＴｓ３１は、図８に示すゲートオフタイミングＴｇｏｆと、正極性の階調データ信号Ｖｄｘとの位相差、及び正極性の階調データ信号Ｖｄｘと負極性の階調データ信号Ｖｄ（ｘ＋１）との位相差に対応する。
【0192】
また、図１５において、ＬＯＡＤ１－Ｇｒｆ及びＬＯＡＤ２－Ｇｒｆは、ＩＣ１の第ｉ出力チャネル側の正極及び負極のラッチ出力タイミング信号である。
【0193】
正極に対応したラッチ出力タイミング信号ＬＯＡＤ１－Ｇｒｆは、上記したデジタル設定情報（ＣＦ、ＴＡ１、ＴＡ２、ＳＡ１、ＳＡ２）に基づき、基準タイミング信号ＳＴＤに対して図１５に示すように時間Ｔｓ３０ａだけ遅延させた信号に設定される。一方、負極に対応したラッチ出力タイミング信号ＬＯＡＤ２－Ｇｒｆは、ＬＯＡＤ１－Ｇｒｆに対して図１５に示すように時間Ｔｓ３１ａだけ遅延させた信号に設定される。遅延シフト量としての時間Ｔｓ３０ａ及びＴｓ３１ａは、ゲート信号の遅延に応じてあらかじめ設定される。
【0194】
ここで、ＩＣ１の第ｉ出力チャネル側のデータ線は、第１出力チャネル側に比べるとゲートドライバ１１０Ａから離間した位置に配置されているデータ線であり、ゲート信号の遅延が増加する。このため、遅延シフト量としての時間Ｔｓ３０ａ及びＴｓ３１ａは第１出力チャネル側の遅延シフト量としての時間Ｔｓ３０及びＴｓ３１より大きい値に設定される。
【0195】
更に、図１５において、ＬＯＡＤ１－Ｇｒｇ及びＬＯＡＤ２－Ｇｒｇは、ＩＣｓの第ｉ出力チャネル側の正極及び負極のラッチ出力タイミング信号である。
【0196】
正極に対応したラッチ出力タイミング信号ＬＯＡＤ１－Ｇｒｇは、基準タイミング信号ＳＴＤに対して図１５に示すように時間Ｔｓ２０だけ遅延させた信号に設定される。一方、負極に対応したラッチ出力タイミング信号ＬＯＡＤ２－Ｇｒｇは、ＬＯＡＤ１－Ｇｒｇに対して図１５に示すように時間Ｔｓ２１だけ遅延させた信号に設定される。遅延シフト量としての時間Ｔｓ２０及びＴｓ２１は、ゲート信号の遅延に応じてあらかじめ設定される。
【0197】
ここで、ＩＣｓの第ｉ出力チャネル側のデータ線ＤＬは、ゲートドライバから離間した位置に配置されているデータ線であり、ゲート信号の信号遅延は大きい。このため遅延シフト量としての時間Ｔｓ２０及びＴｓ２１は大きい値に設定される。なお、時間Ｔｓ２０及びＴｓ２１は、図７に示されるゲートオフタイミングＴｇｏｆと正極性の階調データ信号Ｖｄｘとの位相差、及び正極性の階調データ信号Ｖｄｘと負極性の階調データ信号Ｖｄ（ｘ＋１）との位相差に対応する。
【0198】
以上、詳述したように、図９及び図１０に示すデータドライバ１２０－１～１２０－ｐは、正極性の階調データ信号を遅延させて出力する際の出力遅延時間、及び負極性の階調データ信号を遅延させて出力する際の出力遅延時間を個別に指定する設定情報を受け、当該設定情報に基づく駆動を行う。尚、設定情報は、以下の出力遅延方向情報、出力遅延シフト量情報、及び出力スタートタイミング情報を含む。つまり、出力遅延方向情報（ＣＦ）は、複数のデータドライバ（１２０－１～１２０－ｐ）の各々毎に、ｉ（ｉは２以上の整数）個の出力チャネルに夫々設定する出力遅延時間の増加方向を指定する情報である。代表的な出力遅延方向情報（ＣＦ）として、ｉ個の出力チャネル対し、出力開始チャネルからの出力遅延時間を、出力チャネルの番号の昇順及び降順のうちのいずれの順序で増加させるか、又は、ｉ個の出力チャネルの両端側から中央に向かって出力遅延時間を増加させるかを指定する情報等がある。また、出力遅延シフト量情報（ＳＡ１、ＳＡ２）は、複数のデータドライバの各々毎に、ｉ個の出力チャネル内での正極性の階調データ信号に対する出力遅延時間の変化率（ｔｒ１／ｘｒ１、ｔｌ１／ｘｌ１）を第１の遅延シフト量（ＳＡ１）として指定し、ｉ個の出力チャネル内での負極性の階調データ信号に対する出力遅延時間の変化率（ｔｒ２／ｘｒ２、ｔｌ２／ｘｌ２）を第２の遅延シフト量（ＳＡ２）として指定する情報である。出力スタートタイミング情報（ＴＡ１、ＴＡ２）は、複数のデータドライバの各々毎に、正極性の階調データ信号に対する出力開始チャネルの出力タイミング（例えばｔｓｐ１）を第１の出力スタートタイミング（ＴＡ１）として指定し、負極性の階調データ信号に対する出力開始チャネルの出力タイミング（例えばｔｓｎ１）を第２の出力スタートタイミング（ＴＡ２）として指定する情報である。なお、出力スタートタイミング情報（ＴＡ１、ＴＡ２）に、各データドライバの出力スタートタイミング設定の出力開始チャネル（第１チャネル側又は第ｉチャネル側）を指定する情報を含めてもよい。あるいは、出力遅延方向情報に対応して出力スタートタイミング設定の出力開始チャネルを指定するようにしてもよい。
【0199】
かかる図９及び図１０に示す構成を採用することで、表示装置の表示パネルの大きさや、データドライバ及びゲートドライバの数及び配置形態に適応させて、ゲート選択信号のリアエッジ部の鈍りによる表示パネルの画素充電率低下を抑制することが可能となる。
【0200】
図１６は、カラム反転駆動によって例えばデータドライバ１２０－１から出力される階調データ信号Ｖｄ１～Ｖｄ（ｑ）各々の状態（正極性又は負極正）の他の一例を表すタイムチャートであり、図６に示すタイムチャートの変形例を示す。
【0201】
つまり、図６では、階調データ信号の正極性と負極性の極性切替をデータ線の偶数番目と奇数番目で行う例を示している。
【0202】
それに対して、図１６に示す他の一例では、表示パネルのデータ線ＤＬ１～ＤＬｍを所定数（ｊ本）単位のグループに分け、各グループ内では隣接データ線ＤＬに対して極性が異なる階調データ信号を印加するように駆動し、隣接するグループ同士の境界を挟んだ隣接データ線ＤＬに対しては、同一極性の階調データ信号が印加されように駆動する。
【0203】
すなわち、特に、データ線ＤＬの数が非常に多い高解像度の表示パネルでは、高表示品質化のため階調データ信号の極性設定を複数のパターンで行う場合がある。そこで、カラム反転駆動を行うにあたり、図１６に示す駆動も取り入れることで、このような各種の極性パターンへの対応を図るものである。
【符号の説明】
【0204】
７０ データラッチ部
７１ 正極データラッチ
７２ 負極データラッチ
１００ 増幅回路
１１０ ゲートドライバ
１２０ データドライバ
１５０ 表示パネル
７１ 正極データラッチ
７２ 負極データラッチ
１００ 増幅回路
１１０ ゲートドライバ
１２０ データドライバ
１５０ 表示パネル
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図12C】
【図13】
【図14】
【図15】
【図16】