特許 7215878 半導体ウェハの製造方法および半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-01-23

(45)【発行日】2023-01-31

(54)【発明の名称】半導体ウェハの製造方法および半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20230124BHJP

   H01L 21/336 20060101ALI20230124BHJP

   H01L 21/822 20060101ALI20230124BHJP

   H01L 27/04 20060101ALI20230124BHJP

【ＦＩ】

H01L29/78 652F

H01L29/78 652S

H01L29/78 653A

H01L29/78 658F

H01L27/04 C

【請求項の数】 8

(21)【出願番号】P 2018206084

(22)【出願日】2018-10-31

(65)【公開番号】P2020072205

(43)【公開日】2020-05-07

【審査請求日】2021-08-26

(73)【特許権者】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】100084995

【弁理士】

【氏名又は名称】加藤 和詳

(74)【代理人】

【識別番号】100099025

【弁理士】

【氏名又は名称】福田 浩志

(72)【発明者】

【氏名】柴田 寛

【審査官】杉山 芳弘

(56)【参考文献】

【文献】米国特許出願公開第２０１３／０１６１７９２（ＵＳ，Ａ１）

【文献】特開２００８－２０５４３９（ＪＰ，Ａ）

【文献】特開２０１８－０２２７８７（ＪＰ，Ａ）

【文献】特表２０１０－５１９７４７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／９４

Ｈ０１Ｌ ２９／９２

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

半導体ウェハの主面内に複数のトレンチ型容量を形成する工程を含む半導体ウェハの製造方法であって、
前記複数のトレンチ型容量を内部に含むユニットセルで構成し、かつ前記複数のトレンチ型容量のトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とが等方的であり、
前記ユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、前記トレンチの長さを予め定められた上限値以内に収めるためのスリットを含み、
前記ユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、３つの異なる方向の線分を含む複数の線分が接続された単位パターンを組み合わせて構成する
半導体ウェハの製造方法。

【請求項2】

前記ユニットセルのトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とを一定の許容範囲内にて等しくさせることによって前記複数のトレンチ型容量のトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とが等方的である
請求項１に記載の半導体ウェハの製造方法。

【請求項3】

前記ユニットセルのトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とを異ならせ、
前記複数のユニットセルの各々を相互に回転させて配置させることにより、前記複数のトレンチ型容量のトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とが等方的である
請求項１又は請求項２に記載の半導体ウェハの製造方法。

【請求項4】

前記ユニットセルの外形形状を正六角形とし、前記ユニットセルを平面内に隙間なく配置させる
請求項１から請求項３のいずれか１項に記載の半導体ウェハの製造方法。

【請求項5】

前記複数のユニットセルの各々のトレンチのレイアウトパターンを相互に独立させる
請求項１から請求項４のいずれか１項に記載の半導体ウェハの製造方法。

【請求項6】

前記複数のユニットセルの各々のトレンチのレイアウトパターンを相互に接させる
請求項１から請求項４のいずれか１項に記載の半導体ウェハの製造方法。

【請求項7】

前記ユニットセルの各々は複数のトレンチ型容量を含む
請求項１から請求項６のいずれか１項に記載の半導体ウェハの製造方法。

【請求項8】

トレンチ型容量が形成された半導体装置であって、
前記トレンチ型容量のトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とが等方的であり、
複数の前記トレンチ型容量を内部に含むユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、前記トレンチの長さを予め定められた上限値以内に収めるためのスリットを含み、
前記ユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、３つの異なる方向の線分を含む複数の線分が接続された単位パターンを組み合わせて構成する
半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体ウェハの製造方法および半導体装置、特にトレンチ型容量の形成を含む半導体ウェハの製造方法および半導体装置に関する。

【背景技術】

【0002】

トレンチ型容量を含む半導体装置に関連して、特許文献１には、半導体基板の一表面にトレンチを形成する工程と、トレンチの内壁に絶縁膜を形成する工程と、絶縁膜を介して、トレンチ内に導電性膜を形成する工程とを有する半導体装置の製造方法において、導電性膜を形成する工程の後に、絶縁膜に対して絶縁膜中に存在する歪みを除去できる温度にて熱処理を行う工程を有することを特徴とする半導体装置の製造方法が開示されている。

【0003】

また、特許文献２には、面方位（１００）の表面を有する半導体基板と、半導体基板上に形成された複数のメモリセルと、を備え、複数のメモリセルは、表面から半導体基板中に延びたトレンチに形成されたキャパシタと、キャパシタと接続された第１ソース／ドレイン領域、第１ソース／ドレイン領域と間隔を設けて形成され、ビット線に接続された第２ソース／ドレイン領域及び前記第１、第２ソース／ドレイン領域の間隔上に形成され、ワード線に接続されたゲート電極を有するトランジスタと、を含み、トレンチの少なくとも一部分の横断面は、四角形であり、複数のメモリセルのトレンチの横断面は、ワード線の延びる方向に対して同じ向きに傾いていることを特徴とする半導体装置が開示されている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００４－２６６１４０号公報

【文献】特開２００６－２９５０４８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ここで、図６を参照して、トレンチ型容量（キャパシタ）について説明する。本実施の形態に係るトレンチ型容量はＭＯＳ（Ｍｅｌａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の容量（ＭＯＳ型容量）の一種である。半導体によるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）のチップ等において、該ＬＳＩを構成する電気回路の中に容量素子（キャパシタ素子）を形成する場合、図６（ａ）に示すＭＯＳ構造（またはＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ））構造の容量が一般に用いられている。

【0006】

ＭＯＳ型容量５０は、図６（ａ）に示すように、半導体基板５２（図６（ａ）では「Ｎ－Ｓｕｂ」と併記。図６（ａ）では導電型がＮ－型の例を示している）上に形成された不純物拡散ポリシリコン５４（図６（ａ）では「Ｄｏｐｅｄ－ｐｏｌｙＳｉ」と併記）、拡散層５６（図６（ａ）では導電型がＮ＋の例を示している）、および絶縁膜５８を含んで構成されている。図６（ａ）に示す不純物拡散ポリシリコン５４および拡散層５６に容量の２つの電極を接続する。電気回路の実装密度の向上を目的として、このＭＯＳ型容量５０を元に考案されたのがトレンチ型容量３０である。

【0007】

トレンチ型容量３０は、図６（ｂ）に示すように、不純物拡散ポリシリコン３４、拡散層３６、絶縁膜３８を含みＭＯＳ構造である点はＭＯＳ型容量５０と変わらないが、半導体基板３２に溝４０を掘りトレンチ１４を形成して溝の側壁４２（溝４０間の半導体基板３２の部分）を利用することで容量素子の平面面積を縮小して面積容量効率を向上させている。

【0008】

ここでトレンチ型容量３０の構造における溝のパターンのレイアウトにおいては、単純には図６（ｃ）に示すように単一方向に延伸されたストライプ状とすることによりレイアウト効率が高くなる。しかしながら、図６（ｃ）に示すような溝のレイアウトを用いてさらなる実装密度の向上を目指した場合以下のような問題が生じる。

【0009】

すなわち、「パターン倒れ」の問題と、「半導体ウェハの反り」の問題である。「パターン倒れ」とは、半導体プロセスにおいて作製したパターンが倒壊することをいう。特に幅に対して高さの高い壁状のパターン等ではパターン倒れが発生しやすい。図６（ｂ）に示すトレンチ型容量３０でも、半導体装置の製造工程においてトレンチ１４のための溝４０を形成する際、溝４０と溝４０との間の側壁４２が倒れやすくなる場合がある。この現象は特に、トレンチ型容量３０の高容量化を目的として溝４０を深く掘った際に発生しやすくなる。

【0010】

一方ウェハの反りは不純物拡散ポリシリコン３４の成膜に起因して発生する。不純物拡散ポリシリコン３４は半導体装置の製造工程において、ＬＰ－ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ－Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等により半導体ウェハの全面に不純物拡散ポリシリコンを成膜した後パターニングして形成する。その際、半導体ウェハの表面、裏面において不純物拡散ポリシリコンの体積に不均衡が発生するので、その後熱処理を経ると不純物拡散ポリシリコン３４の再結晶化による収縮率の不均衡が発生し、半導体ウェハが反るという問題である。

【0011】

本発明は、上記の事情を踏まえ、半導体ウェハにトレンチ型容量を形成する場合において、多数のトレンチを形成した場合でも該半導体ウェハの反りが抑制されるとともに製造工程におけるトレンチの側壁のパターン倒れが抑制される半導体ウェハの製造方法および半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0012】

上記課題を解決するため、本発明に係る半導体ウェハの製造方法は、半導体ウェハの主面内に複数のトレンチ型容量を形成する工程を含む半導体ウェハの製造方法であって、前記複数のトレンチ型容量を内部に含むユニットセルで構成し、かつ前記複数のトレンチ型容量のトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とが等方的であり、前記ユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、前記トレンチの長さを予め定められた上限値以内に収めるためのスリットを含み、前記ユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、３つの異なる方向の線分を含む複数の線分が接続された単位パターンを組み合わせて構成する。

【0013】

上記課題を解決するため、本発明に係る半導体装置は、トレンチ型容量が形成された半導体装置であって、前記トレンチ型容量のトレンチのレイアウトパターンの、所定の方向の長さの成分と前記所定の方向に交差する方向の長さの成分とが等方的であり、複数の前記トレンチ型容量を内部に含むユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、前記トレンチの長さを予め定められた上限値以内に収めるためのスリットを含み、前記ユニットセルのレイアウトパターンにおけるトレンチのレイアウトパターンは、３つの異なる方向の線分を含む複数の線分が接続された単位パターンを組み合わせて構成する。

【発明の効果】

【0014】

本発明によれば、半導体ウェハにトレンチ型容量を形成する場合において、多数のトレンチを形成した場合でも該半導体ウェハの反りが抑制されるとともに製造工程におけるトレンチの側壁のパターン倒れが抑制される半導体ウェハの製造方法および半導体装置を提供することが可能となる、という効果を奏する。

【図面の簡単な説明】

【0015】

【図1】第１の実施の形態に係る半導体ウェハの、（ａ）は平面図、（ｂ）はトレンチのレイアウトパターンの長さの方向依存性を説明する図である。

【図2】（ａ）はトレンチに起因する半導体ウェハの反りを説明する図、（ｂ）は反った状態の半導体ウェハを示す斜視図である。

【図3】第１の実施の形態に係る半導体ウェハの、（ａ）は第１の変形例を示す平面図、（ｂ）は第２の変形例を示す平面図である。

【図4】第２の実施の形態に係る半導体ウェハの、（ａ）は平面図、（ｂ）はユニットセルの回転を説明する平面図である。

【図5】第２の実施の形態に係る半導体ウェハの、（ａ）は第１の変形例を示す平面図、（ｂ）は第２の変形例を示す平面図である。

【図6】（ａ）はＭＯＳ型容量を示す断面図、（ｂ）はトレンチ型容量を示す断面図、（ｃ）はトレンチ型容量のトレンチを示す平面図である。

【発明を実施するための形態】

【0016】

以下、図面を参照し、本発明の実施の形態について詳細に説明する。本実施の形態では上述した「パターン倒れ」と「半導体ウェハの反り」の問題を抑制するために、トレンチ型容量に含まれるトレンチの平面視でのレイアウトパターンが極力等方的になるように、すなわち極力方向に依存しないようにしている。

【0017】

［第１の実施の形態］
図１を参照して、本実施の形態に係る半導体ウェハの製造方法および半導体装置について説明する。本実施の形態に係る半導体ウェハ１０の表面（回路面）にはトレンチ型容量が形成されている。半導体ウェハ１０にはトレンチ型容量だけでなく他の回路素子も含めて形成される場合があるが、本実施の形態では半導体ウェハ１０の表面全体にトレンチ型容量のみを形成する場合を例示して説明する。

【0018】

図１（ａ）に示すように、本実施の形態に係るトレンチ型容量は、正六角形をした単位のトレンチ型容量であるユニットセル１２を敷き詰めて（平面充填されて）形成されている。ユニットセル１２には、３重構造のトレンチ１４が形成されている。すなわち、ユニットセル１２のトレンチ１４は、外側トレンチ１４ａ、中間トレンチ１４ｂ、および内側トレンチ１４ｃから構成されている。そして、外側トレンチ１４ａおよび中間トレンチ１４ｂにはスリット１６（切れ目）が形成されているが、内側トレンチ１４ｃには形成されていない。

【0019】

さらに、トレンチ１４を構成するレイアウトパターン（以下、「トレンチパターン」という場合がある）を、少なくとも２つの異なる方向の線分を含む複数の線分が接続された単位パターンを組み合わせて構成されている。すなわち、図１（ａ）に示すように、外側トレンチ１４ａのうちの１つのトレンチパターンは、２個の単位パターン１４ａ－１、および１個の単位パターン１４ａ－２の３個の単位パターンから構成されている。単位パターンから構成されていることは中間トレンチ１４ｂ、内側トレンチ１４ｃでも同様である。なお、本実施の形態では、内側トレンチ１４ｃを構成する１つの正六角形のトレンチパターンも含めて「単位パターン」と称する。

【0020】

本実施の形態に係る半導体ウェハ１０には、以上のように作成されたトレンチパターンを有するユニットセル１２が隙間なく敷き詰められて形成される。その結果、例えば図１（ｂ）に示すようにＸ軸、Ｙ軸をとった場合のトレンチ型容量のトレンチパターンのＸ軸方向の長さの成分とＹ軸方向の長さが等しくなる。このことは、ユニットセル１２の外形の６つの辺すべてについて言える。その結果、本実施の形態に係る半導体ウェハ１０に形成されるトレンチ型容量のトレンチパターンの長さは６方向において等方的になる。むろん、ここでいう「等しい長さ」には目標とする「パターン倒れ」、「半導体ウェハの反り」の程度等に応じて問題とならない程度に「等しい長さ」であれば良いので、「一定の許容範囲内にて等しい」という場合には単に各成分が等しいのみならずこのような問題とならない程度に「等しい」ことを含む。換言すれば、本実施の形態では、トレンチパターンの等方性は半導体ウェハ１０の製造工程において許容される範囲内に収まっていればよい。

【0021】

ここで、図２を参照して、上述した「パターン倒れ」、「半導体ウェハの反り」についてより詳細に説明するとともに、図１（ａ）に示す半導体ウェハ１０のトレンチ型容量のレイアウトパターンの作用について説明する。

【0022】

まず、「半導体ウェハの反り」についてより詳細に説明する。半導体ウェハの反りは、電気回路内に搭載する容量素子の容量を増加させるためにトレンチパターンを増やした場合、つまり同一半導体ウェハ内のトレンチ構造の領域を拡大した場合に発生しやすい。

【0023】

すなわち、図６（ｂ）に示すトレンチ型容量３０の例では、半導体基板３２（つまり半導体ウェハ）の一方の側の対向電極として不純物拡散ポリシリコン３４の膜を使用しているが、この膜は上述したように通常ＬＰ－ＣＶＤプロセスにより形成されるため、半導体ウェハの表面にも裏面にも同じ膜厚の膜が形成される。そのため、上記のように半導体ウェハの表面側にトレンチ構造を形成しその領域を大きくした場合、その表面積は半導体ウェハの表面側の方が裏面側より大きくなる。その結果、表面側の不純物拡散ポリシリコン３４の体積は、裏面側のそれよりも大きくなる。表面側の不純物拡散ポリシリコン３４の体積と裏面側の不純物拡散ポリシリコン３４の体積の比率は半導体装置の設計に応じて数倍～十数倍に達し、半導体ウェハの表面、裏面間で不純物拡散ポリシリコン３４の体積の大きなアンバランスが生ずる。

【0024】

上記のようなアンバランスが発生している状態の半導体ウェハが熱処理工程を経ると、不純物拡散ポリシリコン膜の結晶化が進むことによる体積収縮が発生する。この体積収縮の効果は、膜体積の大きい半導体ウェハの表面側で大きいために、膜応力により半導体ウェハが反ってしまうという問題が発生する。図２を参照してこの半導体ウェハの反りについてより詳細に説明する。

【0025】

図２（ａ）は、トレンチパターンの長手方向がＸ軸方向であるトレンチ１４が形成された半導体ウェハ１０の一例を示している。図２（ａ）に示す凹部はノッチ１８を示しているが、ノッチ１８とトレンチ１４のレイアウトパターンの方向との関係は一例であって、図２（ａ）に限定されない。上記の半導体ウェハ１０の反りはトレンチパターンに依存し、膜応力はトレンチ側壁に対して働くことから、図２（ａ）のようにトレンチ１４のレイアウトパターンの長手方向（すなわちＸ軸方向）に対して直交する方向（すなわちＹ軸方向）に大きな応力が働き、半導体ウェハの反りが発生する。この反りが発生すると、半導体ウェハ１０は、図２（ｂ）に示すように表面２０側が凹となる方向に（裏面が凸になる方向に）反る。

【0026】

この半導体ウェハ１０の反りに対応するために、本実施の形態に係るトレンチ型容量では、トレンチの平面レイアウトパターンの異方性を抑制し、トレンチ部に埋め込まれる膜の応力を複数の方向で均一化している。本実施の形態では、ユニットセル１２のレイアウトパターンにおける外形を正六角形としているので、このようなレイアウトとすることでトレンチに埋め込まれた不純物拡散ポリシリコン３４の膜応力は６方向に分散、平均化され、特定方向に半導体ウェハ反りが発生することが抑制される。

【0027】

次に、「パターン倒れ」についてより詳細に説明する。図６（ｃ）に示すようなストライプ状のトレンチパターンでさらなる面積容量効率の向上を目指して、レイアウト寸法（溝間の側壁の厚さ等）の縮小や、溝のさらなる深堀りを行った場合、溝を形成した後の溝間の壁である側壁４２の機械的強度が低下し、製造工程中の外力（洗浄時の水流など）によって側壁４２のパターンが倒れてしまう場合がある。この側壁４２のパターン倒れが発生すると、パターン倒れが発生したトレンチ型容量３０を含むデバイスが動作不良となるだけでなく、倒れて遊離したパターンの残滓が半導体装置の製造工程処理設備内に残留し、他の製造品への異物付着等の原因にもなる。従って、半導体装置の製造工程におけるパターン倒れは極力発生させないようにする必要がある。

【0028】

上記の問題に対して、上述したように本実施の形態に係るトレンチ型容量のレイアウトパターンでは、スリット１６を設けてトレンチ型容量のレイアウトパターンが一定の長さ以上にならないようにしている。これは、レイアウトパターンの長さが長くなるほどレイアウトパターンの倒壊が起こりやすいという知見に基づき、トレンチ型容量のレイアウトパターンが一定以上にならないようにするものであり、本構成によってパターン倒れの発生が抑制されている。

【0029】

また、スリット１６と関連して、上述したように本実施の形態に係るトレンチ型容量のレイアウトパターンでは、方向の異なる単位パターン（つまり単位パターン１４ａ－１、１４ａ－２等のレイアウトパターン）を採用し、側壁４２にかかる壁面に垂直な方向の力に対する耐力を高めているのでパターン倒れが発生しにくくなっている。つまり、単位パターンを用いたパターンでレイアウトすることにより、トレンチ１４間の側壁４２は複数の方向への長さ成分を持つことになり、かつ互いに支え合うことになるので、従来のストライプ状のレイアウトパターンに比べ外力への耐力は高くなる、すなわち、パターン倒れが発生しにくくなる。換言すると、本実施の形態に係るトレンチパターンは折り曲げられているので壁面に加わる力に対する耐性が高いということである。

【0030】

総じて、特に本実施の形態では、各ユニットセル１２の最外周の側壁４２を並べたレイアウトパターンはハニカム構造となり、ユニットセル１２の内部の側壁４２もこのハニカム構造に繋がっていることから、非常に強度の高いレイアウトパターンとなっている。

【0031】

本実施の形態に係る半導体ウェハ１０は以下のように製造する。上述したように、半導体ウェハ１０にはトレンチ型容量以外の回路素子を形成する場合もあるが、本実施の形態ではトレンチ型容量のみを形成する場合について説明する。すなわち、まず何も加工していない半導体ウェハを準備する。次に、フォトリソグラフィ、エッチング技術を用いて該半導体ウェハの主面に、トレンチ型容量の片側の電極に接続される拡散層３６を形成する。次にエッチングによりトレンチ１４を形成するための溝４０を掘る。次に、溝４０を含む半導体ウェハ１０の表面に、ＳｉＯ_２膜（シリコン酸化膜）等により絶縁膜３８を形成する。次に半導体ウェハ１０の表面に不純物拡散ポリシリコンを成膜し、溝４０を該不純物拡散ポリシリコンで埋め込む。次にフォトリソグラフィ、エッチング技術を用いて該不純物拡散ポリシリコンをパターニングして不純物拡散ポリシリコン３４を形成する。次に不純物拡散ポリシリコン３４および拡散層３６に接続される電極を形成する。以上の製造工程を経て、トレンチ１４の形成されたトレンチ型容量を含む本実施の形態に係る半導体ウェハ１０が製造される。トレンチ型容量の形成された後の半導体ウェハ１０は、ダイシング等によりチップに分割し個片化する。

【0032】

本実施の形態に係る半導体ウェハ１０の製造方法では、半導体ウェハ１０に形成するトレンチ型容量のレイアウトパターンとして、上述した図１に示すレイアウトパターンを用いている。また、本実施の形態に係る半導体装置は、上述のレイアウトパターンによって製造されたユニットセル１２を１つまたは複数含んで構成されている。その結果、本実施の形態に係る半導体装置は、トレンチ型容量のトレンチのレイアウトパターンが、所定の方向の長さの成分と所定の方向に交差する方向の長さの成分とが一定の許容範囲内にて等しくされているトレンチ型容量が配置された半導体装置となっている。なお、本実施の形態において「交差する方向」とは１つの方向のみならず複数の方向を意味する（例えば、本実施の形態では「交差する方向」に２つの方向が含まれる）。

【0033】

なお、本実施の形態ではトレンチパターンにスリット１６を設ける形態を例示して説明したが、これに限られない。スリット１６を設けるか否かは半導体ウェハの製造工程におけるパターン倒れの可能性等を勘案して決めればよいので、スリット１６を設けない形態としてもよい。この場合、例えば図１（ａ）に示す外側トレンチ１４ａ、中間トレンチ１４ｂも正六角形のトレンチパターンとなる。

【0034】

＜第１の実施の形態の第１の変形例＞
図３（ａ）を参照して、本実施の形態について説明する。図３（ａ）に示すように、本実施の形態に係る半導体ウェハ１０Ａはユニットセル１２Ａを敷き詰めて形成されたトレンチ型容量を含んでいる。

【0035】

図３（ａ）に示すように、本実施の形態に係るユニットセル１２Ａは外形形状が矩形形状（図３（ａ）では正方形の場合を例示している）とされ、ユニットセル１２Ａの内部にはトレンチ１４が形成されている。本実施の形態に係るユニットセル１２Ａ内のトレンチ１４のレイアウトパターンも、少なくとも２つの異なる方向の線分を含む複数の線分が接続された単位パターンを組み合わせて構成されている。そして、トレンチ１４のレイアウトパターンが等方的になるように、すなわち、ユニットセル１２Ａ内のトレンチパターンの長さが方向依存性を持たないように作成されている。単位パターンを用いることによって結果的にスリット１６も形成される。

【0036】

より詳細には、本実施の形態に係る半導体ウェハ１０Ａでは、ユニットセル１２Ａのトレンチ１４のレイアウトパターンを敢えて９０度曲げ、Ｘ軸方向のトレンチパターンの長さの成分と、Ｙ軸方向のトレンチパターンの長さ成分とを均等化し、トレンチ１４間の側壁４２に４方向の成分を持たせている。このことにより不純物拡散ポリシリコン３４の膜応力を分散させ半導体ウェハ１０Ａの反りを抑制している。また、このようなトレンチパターンによってユニットセル１２Ａのトレンチパターンは互いに支え合うことになり、その結果側壁４２の外力耐性が向上している。加えて、単位パターンの組み合わせでトレンチパターンを形成することにより、側壁４２の外力耐性がさらに向上している。

【0037】

ここで、本実施の形態に係るトレンチ型容量のトレンチのレイアウトパターンでは、図３（ａ）に示すように隣接するユニットセル１２Ａのトレンチパターン同士が接続され、半導体ウェハ１０Ａ全体として一体化されている。トレンチ型容量のレイアウトパターンとしてこのようなパターンを採用することにより、本実施の形態に係る半導体ウェハ１０Ａでは、トレンチ型容量の容量値をより増加させることが可能になるとともに、隣接するユニットセル１２Ａ同士で支え合うのでパターン倒れの発生がさらに抑制される。加えて、トレンチパターンがより緻密になるので等方性もより向上し、その結果半導体ウェハの反りの発生もより抑制される。

【0038】

本実施の形態に係る半導体ウェハ１０Ａも上述した半導体ウェハ１０と同様の製造方法によって製造することが可能であり、また本実施の形態に係る半導体装置も１つまたは複数のユニットセル１２Ａを含むことによって、所定の方向の長さの成分と所定の方向に交差する方向の長さの成分とが一定の許容範囲内にて等しくされているトレンチ型容量が配置された半導体装置となっている。

【0039】

＜第１の実施の形態の第２の変形例＞
図３（ｂ）を参照して本実施の形態に係る半導体ウェハ１０Ｂについて説明する。半導体ウェハ１０Ｂも矩形形状のユニットセル１２Ｂを備えているが、本実施の形態は長方形形状の場合の例である。半導体ウェハ１０Ｂに係るトレンチ型容量は、ユニットセル１２Ｂを半導体ウェハ１０Ｂの表面に敷き詰めて形成されている。

【0040】

図３（ｂ）に示すように、ユニットセル１２Ｂ内に含まれるトレンチパターンはＸ軸方向に延伸された４本のパターンと、Ｙ軸方向に延伸された４本のパターンから構成されている。そして、Ｘ軸方向のトレンチパターンの長さの成分とＹ軸方向のトレンチパターンの長さの成分とが一定の許容範囲内にて等しくされている。本実施の形態ではＸ軸方向の４本のトレンチパターンの各々の長さと、Ｙ軸方向の４本のトレンチパターンの各々の長さとが等しくされているが、これに限られず、全体として同じ長さであればＸ軸方向とＹ軸方向とで個々のトレンチパターンの長さを変えてもよい。

【0041】

ユニットセル１２Ｂのトレンチパターンは単位パターンの組み合わせで構成されていないので、トレンチ１４間の側壁に対する外力耐性は同じサイズのトレンチをストライプ状に配置した従来例と変わらない。しかしながら、不純物拡散ポリシリコン３４の膜応力分散効果は従来技術と比較して向上する。本実施の形態は、特にパターン倒れが比較的問題とならない場合に採用すると、半導体ウェハの反りを抑制するためのトレンチパターンのレイアウト設計が簡略化されるという効果がある。

【0042】

本実施の形態に係る半導体ウェハ１０Ｂも上述した半導体ウェハ１０と同様の製造方法によって製造することが可能であり、また本実施の形態に係る半導体装置も１つまたは複数のユニットセル１２Ｂを含むことによって、所定の方向の長さの成分と所定の方向に交差する方向の長さの成分とが一定の許容範囲内にて等しくされているトレンチ型容量が配置された半導体装置となっている。

【0043】

［第２の実施の形態］
図４を参照して、本実施の形態に係る半導体ウェハの製造方法および半導体装置について説明する。本実施の形態に係るトレンチ型容量は、正六角形のユニットセル１２Ｃがその方向を変えつつ敷き詰めて配置されている。

【0044】

図４（ａ）に示すように、本実施の形態に係るトレンチ型容量は、隣接して配置されたレイアウト方向が３様に異なるユニットセル１２Ｃ－１、１２Ｃ－２、１２Ｃ－３の組を１つの単位とし（以下、「グループユニットセル１２Ｃｇ」という場合がある）、このグループユニットセル１２Ｃｇを敷き詰めて形成されている。すなわち、図４（ｂ）に示すようにユニットセル１２Ｃ－１の外形を構成する辺のうちＸ軸方向に平行な辺を基準にとると、ユニットセル１２Ｃ－１は該基準辺を－Ｘ方向とする方向に配置され、ユニットセル１２Ｃ－２は該基準辺を時計回りに１２０度回転させた方向に配置され、ユニットセル１２Ｃ－３は該基準辺を時計回りに２４０度回転させた方向に配置されている。

【0045】

図４（ａ）に示すように、ユニットセル１２Ｃ－１、１２Ｃ－２、１２Ｃ－３（以下、総称する場合は「ユニットセル１２Ｃ」）の各々は２重のトレンチパターンから構成されている。本実施の形態に係るユニットセル１２Ｃでは、例えば図４（ａ）に示すユニットセル１２Ｃ－１のトレンチパターンのＸ軸方向の長さの成分と、Ｙ軸方向の長さの成分とを比較した場合、同等のものとなっている、すなわち方向依存性をもっていない。このように、本実施の形態はユニットセルのトレンチパターンの長さが方向依存性をもたない場合、あるいはわずかに残存する方向依存性を持つ場合に適用してもよい。特に、本実施の形態はわずかに残存するトレンチパターンの方向依存性を補償したい場合に有用である。つまり、わずかに残ったトレンチパターン方向依存性のアンバランスも隣接するユニットセル１２Ｃ間で回転配置することで、全体として均一化される。また、本実施の形態はトレンチパターンが上述した単位パターンにより構成されているので、パターン倒れに対しても耐性がある。

【0046】

本実施の形態に係る半導体ウェハ１０Ｃも上述した半導体ウェハ１０と同様の製造方法によって製造することが可能であり、また本実施の形態に係る半導体装置も１つまたは複数のグループユニットセル１２Ｃｇを含むことによって、所定の方向の長さの成分と所定の方向に交差する方向の長さの成分とが一定の許容範囲内にて等しくされているトレンチ型容量が配置された半導体装置となっている。

【0047】

＜第２の実施の形態の第１の変形例＞
図５（ａ）を参照して、本実施の形態に係る半導体ウェハの製造方法および半導体装置について説明する。図５（ａ）に示すように、本実施の形態に係る半導体ウェハ１０Ｄには、グループユニットセル１２Ｄｇが敷き詰められて構成されたトレンチ型容量が形成されている。

【0048】

図５（ａ）に示すように、グループユニットセル１２Ｄｇは外形が正六角形のユニットセル１２Ｄ－１、１２Ｄ－２、１２Ｄ－３（以下、総称する場合は「ユニットセル１２Ｄ」という）を含んで構成されている。ユニットセル１２Ｄは、特定の方向（例えば、ユニットセル１２Ｄ－１ではＸ軸方向）に延伸された３種類の長さのトレンチ１４を含んでいる。すなわち、ユニットセル１２Ｄの内部のトレンチパターンの長さが方向性を持っている。このようにユニットセル１２Ｄの内部のトレンチパターンの長さが等方的でない場合であっても、ユニットセル１２Ｄをユニットセル１２Ｄ－１、１２Ｄ－２、１２Ｄ－３のように異なる３つの方向に回転させて配置することにより、トレンチパターンの長さの方向依存性を解消させる（トレンチパターンの長さを均一化する）ことができる。すなわち、グループユニットセル１２Ｄｇで見た場合にはトレンチ１４のレイアウトパターンのＸ軸方向の長さの成分と、Ｙ軸方向の長さの成分とが同等のものとなる。その結果、半導体ウェハ１０Ｄの製造工程における応力が緩和され、半導体ウェハの反りが抑制される。

【0049】

以上のように、複数のユニットセルにより構成されたグループユニットセルを用いる本実施の形態は、ユニットセルの内部のトレンチパターンの長さが方向依存性を持つ場合に適用するとより効果的である。また、本実施の形態によればユニットセルの内部については方向依存性について配慮することなくトレンチパターンを配置することができ、例えばユニットセルの内部のトレンチパターンはストライプ状等の単純なパターンにすることができるというメリットがある。

【0050】

本実施の形態に係る半導体ウェハ１０Ｄも上述した半導体ウェハ１０と同様の製造方法によって製造することが可能であり、また本実施の形態に係る半導体装置も１つまたは複数のグループユニットセル１２Ｄｇを含むことによって、所定の方向の長さの成分と所定の方向に交差する方向の長さの成分とが一定の許容範囲内にて等しくされているトレンチ型容量が配置された半導体装置となっている。

【0051】

＜第２の実施の形態の第２の変形例＞
図５（ｂ）を参照して、本実施の形態に係る半導体ウェハの製造方法および半導体装置について説明する。図５（ｂ）に示すように、本実施の形態に係る半導体ウェハ１０Ｅには、グループユニットセル１２Ｅｇが敷き詰められて構成されたトレンチ型容量が形成されている。

【0052】

図５（ｂ）に示すように、グループユニットセル１２Ｅｇは外形が正方形のユニットセル１２Ｅ－１、１２Ｅ－２（以下、総称する場合は「ユニットセル１２Ｅ」という）を３つずつ含んで構成されている。ユニットセル１２Ｅは、特定の方向（ユニットセル１２Ｅ－１ではＸ軸方向、ユニットセル１２Ｅ－２ではＹ軸方向）に延伸された３本のトレンチ１４を含んでいる。すなわち、ユニットセル１２Ｅの内部のトレンチパターンの長さが方向性を持っている。このようにユニットセル１２Ｅの内部のトレンチパターンの長さが等方的でない場合であっても、図５（ｂ）に示すようにユニットセル１２Ｅを、ユニットセル１２Ｅ－１、１２Ｅ－２の２つの９０度異なる方向に回転させて配置することにより、トレンチパターンの長さの方向依存性を解消する（トレンチパターンの長さを均一化させる）ことができる。すなわち、グループユニットセル１２Ｅｇで見た場合にはトレンチ１４のレイアウトパターンのＸ軸方向の長さの成分と、Ｙ軸方向の長さの成分とが同等のものとなる。その結果、半導体ウェハ１０Ｅの製造工程における応力が全体として均一化され（緩和され）、半導体ウェハの反りが抑制される。

【0053】

なお、図５（ｂ）に示すトレンチ１４のレイアウトパターンは、ユニットセル１２Ｅ、または１つずつのユニットセル１２Ｅ－１、１２Ｅ－２の組を千鳥に配置させたパターンと表現することもできる。また、図５（ｂ）ではグループユニットセル１２Ｅｇを６つのユニットセル１２Ｅで構成する形態を例示して説明したが、これに限られず、例えば図５（ｂ）に示すユニットセル１２Ｅｇの左側４つのユニットセル１２Ｅをグループユニットセル１２Ｅｇとしてもよい。

【0054】

本実施の形態に係る半導体ウェハ１０Ｅも上述した半導体ウェハ１０と同様の製造方法によって製造することが可能であり、また本実施の形態に係る半導体装置も１つまたは複数のグループユニットセル１２Ｅｇを含むことによって、所定の方向の長さの成分と所定の方向に交差する方向の長さの成分とが一定の許容範囲内にて等しくされているトレンチ型容量が配置された半導体装置となっている。

【0055】

なお、上記各実施の形態では、ユニットセル１２（１２Ａ～１２Ｅ）を隙間なく緻密に配置させる形態を例示して説明したが、これに限られず、ユニットセル１２（１２Ａ～１２Ｅ）間に間隔を設け離散的に配置してもよい。この場合、例えば図４に示す形態ではグループユニットセル１２Ｃｇを離散的に配置してもよいし、個々のユニットセル１２Ｃ－１、１２Ｃ－２、１２Ｃ－３を同数ずつ離散的に配置してもよい。

【符号の説明】

【0056】

１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ 半導体ウェハ
１２、１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅ ユニットセル
１２Ｃｇ、１２Ｄｇ、１２Ｅｇ グループユニットセル
１４ トレンチ
１４ａ 外側トレンチ
１４ｂ 中間トレンチ
１４ｃ 内側トレンチ
１６ スリット
１８ ノッチ
２０ 表面
３０ トレンチ型容量
３２ 半導体基板
３４ 不純物拡散ポリシリコン
３６ 拡散層
３８ 絶縁膜
４０ 溝、４２ 側壁、５０ ＭＯＳ型容量、５２ 半導体基板、５４ 不純物拡散ポリシリコン、５６ 拡散層、５８ 絶縁膜

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】