知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-03-02
(45)【発行日】2023-03-10
(54)【発明の名称】ＬＩＮ受信機
(51)【国際特許分類】
H04L 25/02 20060101AFI20230303BHJP
【ＦＩ】
H04L25/02 R
【請求項の数】
6
(21)【出願番号】P 2019005853
(22)【出願日】2019-01-17
(65)【公開番号】P2020115598
(43)【公開日】2020-07-30
【審査請求日】2021-12-10
(73)【特許権者】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】100099818
【弁理士】
【氏名又は名称】安孫子 勉
(72)【発明者】
【氏名】藤田 真也
【審査官】谷岡 佳彦
(56)【参考文献】
【文献】特表２００６－５００８３９（ＪＰ，Ａ）
【文献】特開２００５－１４２６６２（ＪＰ，Ａ）
【文献】特表２０１０－５２５７０１（ＪＰ，Ａ）
【文献】特開２０１５－０３５７０６（ＪＰ，Ａ）
【文献】米国特許出願公開第２００５／０２６５３４４（ＵＳ，Ａ１）
【文献】特開２０００－０３２０６７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｌ ２５／０２
(57)【特許請求の範囲】
【請求項1】
ＬＩＮ入力電圧のレベルに応じて回路動作をスリープ状態と復帰状態に切り替え可能とする一方、前記ＬＩＮ入力電圧と電源電圧の分圧電圧との比較結果に基づいてＲＸＤ出力の復帰に対応した電圧を出力可能としたＬＩＮ受信機であって、前記ＬＩＮ入力電圧が低下すると動作状態とされて定電圧を出力する定電圧回路と、
前記定電圧回路に電源電圧を供給する電源とグランドとの間に直列接続されて設けられた複数の分圧抵抗器及び第１のスイッチと、
前記複数の分圧抵抗器により得られた分圧電圧と前記ＬＩＮ入力電圧とを比較するヒステリシスコンパレータとを具備し、
前記第１のスイッチ及び前記ヒステリシスコンパレータは、前記定電圧回路の定電圧出力により動作状態とされ、
前記ヒステリシスコンパレータは、前記ＬＩＮ入力電圧が前記分圧電圧を下回った際に、ＲＸＤ出力の復帰を示す論理値Ｌｏｗに相当する電圧を出力し、
前記定電圧回路は、前記ＬＩＮ入力電圧が所定の電圧以下に低下した場合に動作を開始し、前記所定の電圧は、前記分圧電圧よりも高いことを特徴とするＬＩＮ受信機。
【請求項2】
前記定電圧回路は、Ｐ型の第１のＭＯＳトランジスタと、Ｎ型の第２のＭＯＳトランジスタと、第１のツエナーダイオードと、第１の抵抗器とを具備し、前記第１のＭＯＳトランジスタのゲートは前記ＬＩＮ入力電圧が印加可能とされ、ソースは前記第１の抵抗器を介して前記電源に接続され、ドレインは、前記第１のツエナーダイオードのカソード及び前記第２のＭＯＳトランジスタのゲートに接続される一方、前記第１のツエナーダイオードのアノードはグランドに接続され、
前記第２のＭＯＳトランジスタは、ドレインが前記電源に接続される一方、ソース電圧が前記ヒステリシスコンパレータの電源電圧とされると共に前記第１のスイッチの開閉成を制御する制御信号とされてなることを特徴とする請求項１記載のＬＩＮ受信機。
【請求項3】
ＬＩＮ入力電圧のレベルに応じて回路動作をスリープ状態と復帰状態に切り替え可能とする一方、前記ＬＩＮ入力電圧と電源電圧の分圧電圧との比較結果に基づいてＲＸＤ出力の復帰に対応した電圧を出力可能としたＬＩＮ受信機であって、前記ＬＩＮ入力電圧が低下すると動作状態とされて定電圧と基準電圧の２種類の電圧を出力する定電圧回路と、
前記定電圧回路に電源電圧を供給する電源とグランドとの間に直列接続されて設けられた第３及び第４の抵抗器並びに第１のスイッチと、
前記ＬＩＮ入力電圧が印加されるノードとグランドとの間に直列接続されて設けられた第６及び第７の抵抗器並びに第２のスイッチと、
前記第３及び第４の抵抗器による分圧電圧と前記第６及び第７の抵抗器による分圧電圧とを比較するヒステリシスコンパレータと、
前記第３及び第４の抵抗器の相互の接続点と前記ヒステリシスコンパレータの反転入力端子との間に設けられた第３のスイッチと、
前記第６及び第７の抵抗器の相互の接続点と前記ヒステリシスコンパレータの非反転入力端子との間に設けられた第４のスイッチとを具備し、
前記第１及び第２のスイッチ及び前記ヒステリシスコンパレータは、前記定電圧回路の定電圧出力により動作状態とされ、
前記第３及び第４のスイッチは、前記基準電圧出力により動作状態とされ、
前記ヒステリシスコンパレータは、前記ＬＩＮ入力電圧の分圧電圧が印加された非反転入力端子の電圧が反転入力端子の電圧を下回った際に、ＲＸＤ出力の復帰を示す論理値Ｌｏｗに相当する電圧を出力することを特徴とするＬＩＮ受信機。
【請求項4】
ＬＩＮ入力電圧のレベルに応じて回路動作をスリープ状態と復帰状態に切り替え可能とする一方、前記ＬＩＮ入力電圧と電源電圧の分圧電圧との比較結果に基づいてＲＸＤ出力の復帰に対応した電圧を出力可能としたＬＩＮ受信機であって、前記ＬＩＮ入力電圧が低下すると動作状態とされて定電圧と基準電圧の２種類の電圧を出力する定電圧回路と、
前記定電圧回路に電源電圧を供給する電源とグランドとの間に直列接続されて設けられた第３及び第４の抵抗器並びに第１のスイッチと、
前記ＬＩＮ入力電圧が印加されるノードとグランドとの間に直列接続されて設けられた第６及び第７の抵抗器並びに第２のスイッチと、
前記第３及び第４の抵抗器による分圧電圧と前記第６及び第７の抵抗器による分圧電圧とを比較するコンパレータと、
前記第３及び第４の抵抗器の相互の接続点と前記コンパレータの反転入力端子との間に設けられた第３のスイッチと、
前記第６及び第７の抵抗器の相互の接続点と前記コンパレータの非反転入力端子との間に設けられた第４のスイッチと、
前記第６及び第７の抵抗器の相互の接続点とグランドとの間に直列接続されて設けられた第８の抵抗器及び第５のスイッチと、
前記コンパレータの出力を反転するインバータとを具備し、
前記第１及び第２のスイッチ及び前記コンパレータは、前記定電圧回路の定電圧出力により動作状態とされ、
前記第３及び第４のスイッチは、前記基準電圧出力により動作状態とされ、
前記第５のスイッチは、前記インバータの出力により動作状態とされ、
前記コンパレータは、前記第５のスイッチの開閉成によりヒステリシスコンパレータとして動作可能とされ、前記ＬＩＮ入力電圧の分圧電圧が印加された非反転入力端子の電圧が反転入力端子の電圧を下回った際に、ＲＸＤ出力の復帰を示す論理値Ｌｏｗに相当する電圧を出力することを特徴とするＬＩＮ受信機。
【請求項5】
前記定電圧回路は、Ｐ型の第１のＭＯＳトランジスタと、Ｎ型の第２のＭＯＳトランジスタと、第１及び第２のツエナーダイオードと、第１及び第５の抵抗器とを具備し、前記第１のＭＯＳトランジスタのゲートは前記第５の抵抗器を介して前記ＬＩＮ入力電圧が印加可能とされると共に、前記第２のツエナーダイオードのアノードが接続され、ソースには、前記第１の抵抗器の一端が接続され、当該第１の抵抗器の他端は、前記第２のツエナーダイオードのカソードと共に前記電源に接続され、ドレインは、前記第１のツエナーダイオードのカソード及び前記第２のＭＯＳトランジスタのゲートに接続される一方、前記第１のツエナーダイオードのアノードはグランドに接続され、前記第１のツエナーダイオードのカソードの電圧が前記基準電圧とされ、
前記第２のＭＯＳトランジスタは、ドレインが前記電源に接続される一方、ソース電圧が前記コンパレータの電源電圧とされると共に前記第１及び第２のスイッチの開閉成を制御する制御信号とされてなることを特徴とする請求項３、又は、請求項４記載のＬＩＮ受信機。
【請求項6】
前記第３のスイッチは、Ｎ型の第３のＭＯＳトランジスタを、前記第４のスイッチは、Ｎ型の第４のＭＯＳトランジスタを、それぞれ用いてなり、前記第３のＭＯＳトランジスタのドレインは、前記第３及び第４の抵抗器の相互の接続点に、ソースは、前記コンパレータの反転入力端子に、それぞれ接続される一方、ゲートには、前記第４のＭＯＳトランジスタのゲートと共に基準電圧が印加され、
前記第４のＭＯＳトランジスタのドレインは、前記第６及び第７の抵抗器の相互の接続点に、ソースは、前記コンパレータの非反転入力端子に、それぞれ接続されてなることを特徴とする請求項３乃至請求項５いずれか記載のＬＩＮ受信機。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＬＩＮ（Local Interconnect Network）トランシーバを構成するＬＩＮ受信機に係り、特に、スリープ状態における消費電流の低減を図ったものに関する。
【背景技術】
【0002】
従来、この種の回路としては、例えば、特許文献１や特許文献２等において、スリープ状態における消費電流の削減を図った回路が種々提案されている。
すなわち、特許文献１に開示された回路にあっては、初段の消費電流は常時発生するものの、入力電圧のレベル判定のために必要な電圧生成に用いられる分圧用の抵抗器の消費電流の削減を可能としている。
また、特許文献２に開示された回路にあっては、スリープ状態における消費電流をリーク電流程度まで抑圧可能としているが、電源電圧のレベル判定のために必要な電圧生成用の分圧抵抗器を有しない構成となっている。
すなわち、特許文献１に開示された回路にあっては、初段の消費電流は常時発生するものの、入力電圧のレベル判定のために必要な電圧生成に用いられる分圧用の抵抗器の消費電流の削減を可能としている。
また、特許文献２に開示された回路にあっては、スリープ状態における消費電流をリーク電流程度まで抑圧可能としているが、電源電圧のレベル判定のために必要な電圧生成用の分圧抵抗器を有しない構成となっている。
【先行技術文献】
【特許文献】
【0003】
【文献】特許第４３２８２９５号公報
【文献】特許第５４４９１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、従来、上述のように種々の回路構成が提案されているが、レベル判定に必要な電圧生成のための分圧抵抗器を備えた回路構成においてスリーブ時の消費電流をリーク電流程度に低減可能とするものは無かった。
近年、車載用半導体回路に求められる信頼性が高くなってきており、このため、例えば、低電圧誤動作防止機能を備えた回路にあっては、閾値電圧の生成のための分圧抵抗器が必要になる。また、車の電装品は、年々増加傾向にあり、それに伴い待機電力の削減も以前にも増して重要な課題となってきている。
このため、近時のＬＩＮ受信機には、分圧抵抗器による分圧電圧の生成を可能とすると共にスリープ時の消費電流をリーク電流程度に削減することが求められている。
近年、車載用半導体回路に求められる信頼性が高くなってきており、このため、例えば、低電圧誤動作防止機能を備えた回路にあっては、閾値電圧の生成のための分圧抵抗器が必要になる。また、車の電装品は、年々増加傾向にあり、それに伴い待機電力の削減も以前にも増して重要な課題となってきている。
このため、近時のＬＩＮ受信機には、分圧抵抗器による分圧電圧の生成を可能とすると共にスリープ時の消費電流をリーク電流程度に削減することが求められている。
【0005】
本発明は、上記実状に鑑みてなされたもので、分圧抵抗器による分圧電圧の生成を可能とすると共にスリープ状態の消費電流を極力零とすることができるＬＩＮ受信機を提供するものである。
【課題を解決するための手段】
【0006】
上記本発明の目的を達成するため、本発明に係るＬＩＮ受信機は、
ＬＩＮ入力電圧のレベルに応じて回路動作をスリープ状態と復帰状態に切り替え可能とする一方、前記ＬＩＮ入力電圧と電源電圧の分圧電圧との比較結果に基づいてＲＸＤ出力の復帰に対応した電圧を出力可能としたＬＩＮ受信機であって、
前記ＬＩＮ入力電圧が低下すると動作状態とされて定電圧を出力する定電圧回路と、
前記定電圧回路に電源電圧を供給する電源とグランドとの間に直列接続されて設けられた複数の分圧抵抗器及び第１のスイッチと、
前記複数の分圧抵抗器により得られた分圧電圧と前記ＬＩＮ入力電圧とを比較するヒステリシスコンパレータとを具備し、
前記第１のスイッチ及び前記ヒステリシスコンパレータは、前記定電圧回路の定電圧出力により動作状態とされ、
前記ヒステリシスコンパレータは、前記ＬＩＮ入力電圧が前記分圧電圧を下回った際に、ＲＸＤ出力の復帰を示す論理値Ｌｏｗに相当する電圧を出力し、
前記定電圧回路は、前記ＬＩＮ入力電圧が所定の電圧以下に低下した場合に動作を開始し、前記所定の電圧は、前記分圧電圧よりも高く設定されてなるものである。
ＬＩＮ入力電圧のレベルに応じて回路動作をスリープ状態と復帰状態に切り替え可能とする一方、前記ＬＩＮ入力電圧と電源電圧の分圧電圧との比較結果に基づいてＲＸＤ出力の復帰に対応した電圧を出力可能としたＬＩＮ受信機であって、
前記ＬＩＮ入力電圧が低下すると動作状態とされて定電圧を出力する定電圧回路と、
前記定電圧回路に電源電圧を供給する電源とグランドとの間に直列接続されて設けられた複数の分圧抵抗器及び第１のスイッチと、
前記複数の分圧抵抗器により得られた分圧電圧と前記ＬＩＮ入力電圧とを比較するヒステリシスコンパレータとを具備し、
前記第１のスイッチ及び前記ヒステリシスコンパレータは、前記定電圧回路の定電圧出力により動作状態とされ、
前記ヒステリシスコンパレータは、前記ＬＩＮ入力電圧が前記分圧電圧を下回った際に、ＲＸＤ出力の復帰を示す論理値Ｌｏｗに相当する電圧を出力し、
前記定電圧回路は、前記ＬＩＮ入力電圧が所定の電圧以下に低下した場合に動作を開始し、前記所定の電圧は、前記分圧電圧よりも高く設定されてなるものである。
【発明の効果】
【0007】
本発明によれば、従来と異なり、電流電圧変換を用いることなく、スイッチとトランジスタの閾値電圧による動作の切り替えによって抵抗分圧における消費電力の削減を可能としたので、スリープ状態における消費電力をほぼ０Ａとすることができるという効果を奏するものである。
本発明における消費電流削減のための構成は、例えば、ＬＩＮの入力ヒステリシス電圧の生成や低電圧誤動作防止機能を備える場合の閾値電圧の生成においても適用可能であり、確実な消費電力の削減効果を期待することができる。
さらに、簡易な回路構成で少数の素子で実現できるため、ＩＣにおけるチップの回路エリアや基板での実装面積の縮小化を図ることができる。
本発明における消費電流削減のための構成は、例えば、ＬＩＮの入力ヒステリシス電圧の生成や低電圧誤動作防止機能を備える場合の閾値電圧の生成においても適用可能であり、確実な消費電力の削減効果を期待することができる。
さらに、簡易な回路構成で少数の素子で実現できるため、ＩＣにおけるチップの回路エリアや基板での実装面積の縮小化を図ることができる。
【図面の簡単な説明】
【0008】
【図1】本発明の実施の形態におけるＬＩＮ受信機の第１の基本回路構成例を示す回路図である。
【図3】本発明の実施の形態におけるＬＩＮ受信機の第２の基本回路構成例を示す回路図である。
【図5】本発明の実施の形態におけるＬＩＮ受信機の第３の基本回路構成例を示す回路図である。
【発明を実施するための形態】
【0009】
以下、本発明の実施の形態について、図１乃至図６を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、第１の基本回路構成例について、図１を参照しつつ説明する。
この第１の基本回路構成例のＬＩＮ受信機は、ヒステリシスコンパレータ（図１においては「Ｘ１」と表記）１１と、定電圧回路５０と、第１のスイッチ（図１においては「Ｓ１」と表記）２１を主たる構成要素として構成されたものとなっている。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、第１の基本回路構成例について、図１を参照しつつ説明する。
この第１の基本回路構成例のＬＩＮ受信機は、ヒステリシスコンパレータ（図１においては「Ｘ１」と表記）１１と、定電圧回路５０と、第１のスイッチ（図１においては「Ｓ１」と表記）２１を主たる構成要素として構成されたものとなっている。
【0010】
かかるＬＩＮ受信機は、詳細は後述するようにスリープ・復帰機能を有して、ヒステリシスコンパレータ１１におけるＬＩＮ入力電圧と閾値電圧との比較結果に応じたＲＸＤ出力電圧を出力するよう構成されている。
以下、具体的な構成について説明する。
定電圧回路５０は、ＬＩＮ入力端子（図１においては「ＬＩＮ」と表記）４１を介して入力されたＬＩＮ入力電圧が所定の電圧以下に低下した場合に動作を開始し、所定の定電圧ＶREGを出力するよう構成されてなるものである。
以下、具体的な構成について説明する。
定電圧回路５０は、ＬＩＮ入力端子（図１においては「ＬＩＮ」と表記）４１を介して入力されたＬＩＮ入力電圧が所定の電圧以下に低下した場合に動作を開始し、所定の定電圧ＶREGを出力するよう構成されてなるものである。
【0011】
この定電圧回路５０の出力電圧は、ヒステリシスコンパレータ１１の電源電圧として供給されると共に、第１のスイッチ２１の開閉成を制御する制御信号として用いられるものとなっている。
かかる定電圧回路５０は、バッテリー電源４３からのバッテリー電圧ＶＢの供給を電源電圧として動作するようになっている。
かかる定電圧回路５０は、バッテリー電源４３からのバッテリー電圧ＶＢの供給を電源電圧として動作するようになっている。
【0012】
また、バッテリー電源４３とグランドとの間には、バッテリー電源４３側から第３の抵抗器（図１においては「Ｒ３」と表記）３３と、第４の抵抗器（図１においては「Ｒ４」と表記）３４と、第１のスイッチ２１が直列接続されて設けられている。
第３の抵抗器３３と第４の抵抗器３４の相互の接続点は、ヒステリシスコンパレータ１１の反転入力端子に接続されている。
第３の抵抗器３３と第４の抵抗器３４の相互の接続点は、ヒステリシスコンパレータ１１の反転入力端子に接続されている。
【0013】
第１のスイッチ２１は、単極単投スイッチで、その開閉成が定電圧回路５０の定電圧出力ＶREGにより制御されるよう構成されている。
また、ヒステリシスコンパレータ１１は、その非反転入力端子にＬＩＮ入力電圧が印加されるようになっている一方、出力端子は、ＲＸＤ出力端子（図１においては「ＲＸＤ」と表示）４２に接続されている。
なお、かかる構成のＬＩＮ受信機の回路動作については、以下に説明する具体回路例の動作説明を以て、その説明に代えることとする。
また、ヒステリシスコンパレータ１１は、その非反転入力端子にＬＩＮ入力電圧が印加されるようになっている一方、出力端子は、ＲＸＤ出力端子（図１においては「ＲＸＤ」と表示）４２に接続されている。
なお、かかる構成のＬＩＮ受信機の回路動作については、以下に説明する具体回路例の動作説明を以て、その説明に代えることとする。
【0014】
次に、第１の基本回路構成に基づくより具体的な回路構成について、図２を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
図２に示されたＬＩＮ受信機は、第１及び第２のＭＯＳトランジスタ（図１においては、それぞれ「Ｍ１」、「Ｍ２」と表記）１，２と、ヒステリシスコンパレータ１１と、第１のツエナーダイオード（図１においては「Ｄ１」と表記）５と、第１のスイッチ２１とを主たる構成要素として構成されたものとなっている。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
図２に示されたＬＩＮ受信機は、第１及び第２のＭＯＳトランジスタ（図１においては、それぞれ「Ｍ１」、「Ｍ２」と表記）１，２と、ヒステリシスコンパレータ１１と、第１のツエナーダイオード（図１においては「Ｄ１」と表記）５と、第１のスイッチ２１とを主たる構成要素として構成されたものとなっている。
【0015】
この具体回路例において、定電圧回路５０は、第１及び第２のＭＯＳトランジスタ１，２と、第１のツエナーダイオード５と、第１の抵抗器（図１においては「Ｒ１」と表記）３１とから構成されている。
すなわち、まず、この回路例において、第１のＭＯＳトランジスタ１には、Ｐ型のＭＯＳトランジスタが、第２のＭＯＳトランジスタ２には、Ｎ型のＭＯＳトランジスタが、それぞれ用いられている。
すなわち、まず、この回路例において、第１のＭＯＳトランジスタ１には、Ｐ型のＭＯＳトランジスタが、第２のＭＯＳトランジスタ２には、Ｎ型のＭＯＳトランジスタが、それぞれ用いられている。
【0016】
第１のＭＯＳトランジスタ１のゲートは、ＬＩＮ入力端子４１とヒステリシスコンパレータ１１の非反転入力端子に接続される一方、ソースは第１の抵抗器３１を介してバッテリー電源４３の正極に接続されている。また、第１のＭＯＳトランジスタ１のドレインは、第２のＭＯＳトランジスタ２のゲートと第１のツエナーダイオード５のカソードに接続されている。なお、第１のツエナーダイオード５のアノードは、グランドに接続されている。
【0017】
第２のＭＯＳトランジスタ２のドレインは、バッテリー電源４３の正極に接続されている。また、第２のＭＯＳトランジスタ２のソースは、ヒステリシスコンパレータ１１の電源印加端子（図示せず）に接続されて、ソース電圧がヒステリシスコンパレータ１１の電源電圧として供給されるようになっている。
また、第２のＭＯＳトランジスタ２のソースは、第１のスイッチ２１の制御端子（図示せず）に接続されており、ソース電圧は第１のスイッチ２１の開閉成の制御電圧として用いられるようになっている。
また、第２のＭＯＳトランジスタ２のソースは、第１のスイッチ２１の制御端子（図示せず）に接続されており、ソース電圧は第１のスイッチ２１の開閉成の制御電圧として用いられるようになっている。
【0018】
なお、第１のスイッチ２１は、例えば、ＭＯＳトランジスタを用いて構成される良く知られたスイッチ回路などを用いるのが好適である。
より具体的には、ＮＭＯＳトランジスタのドレインを第４の抵抗器３４に、ソースをグランドに、それぞれ接続する一方、ゲートを第２のＭＯＳトランジスタ２のソースに接続した構成が好適である。
より具体的には、ＮＭＯＳトランジスタのドレインを第４の抵抗器３４に、ソースをグランドに、それぞれ接続する一方、ゲートを第２のＭＯＳトランジスタ２のソースに接続した構成が好適である。
【0019】
また、かかる構成において、ＮＭＯＳトランジスタがオフ状態となった時にゲート電圧が論理値ＬＯＷに相当する電圧となるように、ゲートとグランドとの間に定電流源を設ける構成としても好適である。
さらに、ヒステリシスコンパレータ１１から出力されたＲＸＤ出力電圧は、バッファを介して出力する構成としても好適である。
さらに、ヒステリシスコンパレータ１１から出力されたＲＸＤ出力電圧は、バッファを介して出力する構成としても好適である。
【0020】
次に、かかる構成における動作について説明する。
上述した構成のＬＩＮ受信機においては、ＬＩＮ入力端子４１におけるＬＩＮ入力電圧が低下し、第１のＭＯＳトランジスタ１のゲート電圧の閾値を下回ると第１のＭＯＳトランジスタ１が導通状態となり、第１のツエナーダイオード５に電流が流れる。
上述した構成のＬＩＮ受信機においては、ＬＩＮ入力端子４１におけるＬＩＮ入力電圧が低下し、第１のＭＯＳトランジスタ１のゲート電圧の閾値を下回ると第１のＭＯＳトランジスタ１が導通状態となり、第１のツエナーダイオード５に電流が流れる。
【0021】
第１のツエナーダイオード５に電流が流れることで、ツエナー電圧が発生し、これにより第２のＭＯＳトランジスタ２のゲート電圧の上昇と共に、ソース電圧が上昇する。そのため、第１のスイッチ２１が動作して閉成状態となると共に、ヒステリシスコンパレータ１１に電源電圧が供給されて動作状態となる。
【0022】
その結果、バッテリ電圧ＶＢを第３及び第４の抵抗器３３，３４により抵抗分圧した分圧電圧がヒステリシスコンパレータ１１の反転入力端子に印加され、非反転入力端子に印加されているＬＩＮ入力電圧との比較が行われる。
そして、ＬＩＮ入力電圧が反転入力端子の閾値電圧を下回ると、ヒステリシスコンパレータ１１からは、ＲＸＤ出力の復帰を示す論理値Ｌｏｗに相当する電圧が出力されることとなる。
そして、ＬＩＮ入力電圧が反転入力端子の閾値電圧を下回ると、ヒステリシスコンパレータ１１からは、ＲＸＤ出力の復帰を示す論理値Ｌｏｗに相当する電圧が出力されることとなる。
【0023】
一方、ＬＩＮ入力電圧が高い場合、第１のＭＯＳトランジスタ１がオン状態とならないため、第１のツエナーダイオード５には電流が流れない。
そのため、第２のＭＯＳトランジスタ２のゲートは、第１のツエナーダイオード５の内部抵抗により論理値Ｌｏｗに相当する電圧レベルとなり、第２のＭＯＳトランジスタ２は非導通状態となる。
したがって、第１のスイッチ２１が非動作状態で開成状態となると共に、ヒステリシスコンパレータ１１への電源供給は停止されることとなる。
そのため、第２のＭＯＳトランジスタ２のゲートは、第１のツエナーダイオード５の内部抵抗により論理値Ｌｏｗに相当する電圧レベルとなり、第２のＭＯＳトランジスタ２は非導通状態となる。
したがって、第１のスイッチ２１が非動作状態で開成状態となると共に、ヒステリシスコンパレータ１１への電源供給は停止されることとなる。
【0024】
第１のスイッチ２１の開成により、第３及び第４の抵抗器３３，３４に電流は流れないため、結局、スリープ状態において、バッテリー電源４３からグランドへの電流経路は、全て遮断されることとなり、消費電流はほぼ０Ａとなる。
なお、図２に示された回路において、第１のツエナーダイオード５は、所定の電圧を発生させるためのものであるので、所望する所定の電圧を発生できれば、第１のツエナーダイオード５に限定される必要は無く、例えば、ダイオードを所望の電圧に応じて複数直列接続した構成等に代えても良い。
なお、図２に示された回路において、第１のツエナーダイオード５は、所定の電圧を発生させるためのものであるので、所望する所定の電圧を発生できれば、第１のツエナーダイオード５に限定される必要は無く、例えば、ダイオードを所望の電圧に応じて複数直列接続した構成等に代えても良い。
【0025】
次に、第２の基本回路構成例について、図３を参照しつつ説明する。
なお、図１、図２に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
第２の基本回路構成例におけるＬＩＮ受信機は、ヒステリシスコンパレータ１１と、定電圧回路５０Ａと、第１乃至第４のスイッチ（図３においては、それぞれ「Ｓ１」、「Ｓ２」、「Ｓ３」、「Ｓ４」と表記）２１～２４とを主たる構成要素として構成されたものとなっている。
かかるＬＩＮ受信機は、特に、バッテリー電圧ＶＢが高い一方、使用するトランジスタの耐圧が低い場合の回路動作の安全確保を図ったものである（詳細は後述）。
なお、図１、図２に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
第２の基本回路構成例におけるＬＩＮ受信機は、ヒステリシスコンパレータ１１と、定電圧回路５０Ａと、第１乃至第４のスイッチ（図３においては、それぞれ「Ｓ１」、「Ｓ２」、「Ｓ３」、「Ｓ４」と表記）２１～２４とを主たる構成要素として構成されたものとなっている。
かかるＬＩＮ受信機は、特に、バッテリー電圧ＶＢが高い一方、使用するトランジスタの耐圧が低い場合の回路動作の安全確保を図ったものである（詳細は後述）。
【0026】
定電圧回路５０Ａは、所定の定電圧ＶREGを出力可能に構成さるた点は、先の図１、図２における定電圧回路５０と同様であるが、さらに、基準電圧ＶREFを出力可能に構成されたものである点が、定電圧回路５０と異なっている。
定電圧回路５０Ａから出力された定電圧ＶREGは、ヒステリシスコンパレータ１１に電源電圧として供給されると共に、第１及び第２のスイッチ２１，２２の開閉成の制御信号として用いられるものとなっている。
なお、バッテリー電源４３とグランド間における第３及び第４の抵抗器３３，３４と第１のスイッチ２１との接続は、図１、図２に示された回路と同一であるので、ここでの再度の詳細な説明は省略することとする。
定電圧回路５０Ａから出力された定電圧ＶREGは、ヒステリシスコンパレータ１１に電源電圧として供給されると共に、第１及び第２のスイッチ２１，２２の開閉成の制御信号として用いられるものとなっている。
なお、バッテリー電源４３とグランド間における第３及び第４の抵抗器３３，３４と第１のスイッチ２１との接続は、図１、図２に示された回路と同一であるので、ここでの再度の詳細な説明は省略することとする。
【0027】
一方、定電圧回路５０Ａの基準電圧ＶREFは、第３及び第４のスイッチ２３，２４の開閉成の制御信号として用いられるものとなっている。
第３のスイッチ２３は、第３及び第４の抵抗器３３，３４の相互の接続点とヒステリシスコンパレータ１１の反転入力端子との間に直列接続されて設けられている。
第３のスイッチ２３は、第３及び第４の抵抗器３３，３４の相互の接続点とヒステリシスコンパレータ１１の反転入力端子との間に直列接続されて設けられている。
【0028】
また、ＬＩＮ入力端子４１とグランドとの間には、ＬＩＮ入力端子４１側から第６の抵抗器（図３においては「Ｒ６」と表記）３６、第７の抵抗器（図３においては「Ｒ７」と表記）３７、及び、第２のスイッチ２２が直列接続されて設けられている。
そして、第４のスイッチ２４は、第６及び第７の抵抗器３６，３７の相互の接続点とヒステリシスコンパレータ１１の非反転入力端子との間に直列接続されて設けられている。
なお、かかる構成のＬＩＮ受信機の回路動作については、以下に説明する具体回路例の動作説明を以て、その説明に代えることとする。
そして、第４のスイッチ２４は、第６及び第７の抵抗器３６，３７の相互の接続点とヒステリシスコンパレータ１１の非反転入力端子との間に直列接続されて設けられている。
なお、かかる構成のＬＩＮ受信機の回路動作については、以下に説明する具体回路例の動作説明を以て、その説明に代えることとする。
【0029】
次に、第２の基本回路構成に基づくより具体的な回路構成について、図４を参照しつつ説明する。
なお、図１、図２、図３に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
図４に示されたＬＩＮ受信機は、第１乃至第４のＭＯＳトランジスタ（図４においては、それぞれ「Ｍ１」「Ｍ２」、「Ｍ３」、「Ｍ４」と表記）１～４と、ヒステリシスコンパレータ１１と、第１及び第２のツエナーダイオード（図４においては、それぞれ「Ｄ１」「Ｄ２」と表記）５，６と、第１及び第２のスイッチ２１，２２とを主たる構成要素として構成されたものとなっている。
なお、図１、図２、図３に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
図４に示されたＬＩＮ受信機は、第１乃至第４のＭＯＳトランジスタ（図４においては、それぞれ「Ｍ１」「Ｍ２」、「Ｍ３」、「Ｍ４」と表記）１～４と、ヒステリシスコンパレータ１１と、第１及び第２のツエナーダイオード（図４においては、それぞれ「Ｄ１」「Ｄ２」と表記）５，６と、第１及び第２のスイッチ２１，２２とを主たる構成要素として構成されたものとなっている。
【0030】
図４に示された回路において、定電圧回路５０Ａは、第１及び第２のＭＯＳトランジスタ１，２と、第１及び第２のツエナーダイオード２１，２２と、第１及び第５の抵抗器（図４においては、それぞれ「Ｒ１」、「Ｒ５」と表記）３１，３５を用いて構成されている。
バッテリー電源４３の正極とグランドとの間に、バッテリー電源４３側から第１の抵抗器３１、第１のＭＯＳトランジスタ１、第１のツエナーダイオード５が、直列接続されて設けられている構成は、図２に示された構成と同一である。
バッテリー電源４３の正極とグランドとの間に、バッテリー電源４３側から第１の抵抗器３１、第１のＭＯＳトランジスタ１、第１のツエナーダイオード５が、直列接続されて設けられている構成は、図２に示された構成と同一である。
【0031】
そして、第１のＭＯＳトランジスタ１のゲート側においては、バッテリー電源４３とＬＩＮ入力端子４１の間に、バッテリー電源４３側から第２のツエナーダイオード６と第５の抵抗器３５が直列接続されて設けられると共に、第２のツエナーダイオード６と第５の抵抗器３５の相互の接続点が第１のＭＯＳトランジスタ１のゲートに接続されている。
第２のツエナーダイオード６は、そのカソードがバッテリー電源４３の正極に、アノードが第５の抵抗器３５及び第１のＭＯＳトランジスタ１のゲートに、それぞれ接続されている。
第２のツエナーダイオード６は、そのカソードがバッテリー電源４３の正極に、アノードが第５の抵抗器３５及び第１のＭＯＳトランジスタ１のゲートに、それぞれ接続されている。
【0032】
また、第２のＭＯＳトランジスタ２は、図２に示された回路同様、ドレインがバッテリー電源４３に、ゲートが第１のＭＯＳトランジスタ１のドレインに、それぞれ接続されている。そして、第２のＭＯＳトランジスタ２のソース電圧は、先の図２に示された回路と同様、ヒステリシスコンパレータ１１に電源電圧として供給されると共に、第１及び第２のスイッチ２１，２２の開閉成の制御電圧として用いられるようになっている。
また、バッテリー電源４３とグランド間における第３及び第４の抵抗器３３，３４と第１のスイッチ２１との接続は、図１、図２に示された回路と同一である。
また、バッテリー電源４３とグランド間における第３及び第４の抵抗器３３，３４と第１のスイッチ２１との接続は、図１、図２に示された回路と同一である。
【0033】
この図４に示された回路において、第３及び第４のＭＯＳトランジスタ３，４
には、ＮＭＯＳトランジスタが用いられている。
第３のＭＯＳトランジスタ３は、図３における第３のスイッチ２３を、第４のＭＯＳトランジスタ４は、図３における第４のスイッチ２４を、それぞれ構成するものとなっている。
には、ＮＭＯＳトランジスタが用いられている。
第３のＭＯＳトランジスタ３は、図３における第３のスイッチ２３を、第４のＭＯＳトランジスタ４は、図３における第４のスイッチ２４を、それぞれ構成するものとなっている。
【0034】
第３のＭＯＳトランジスタ３は、ドレインが第３及び第４の抵抗器３３，３４の相互の接続点に、ソースがヒステリシスコンパレータ１１の反転入力端子に、それぞれ接続される一方、ゲートは第１のツエナーダイオード５のカソードに接続されている。
【0035】
また、第４のＭＯＳトランジスタ４は、ドレインが第６及び第７の抵抗器３６，３７の相互の接続点に、ソースがヒステリシスコンパレータ１１の非反転入力端子に、それぞれ接続される一方、ゲートは第１のツエナーダイオード５のカソードに接続されている。
【0036】
なお、第２のツエナーダイオード６は、第１のツエナーダイオード５同様、例えば、通常のダイオードを所望の電圧に応じて複数直列接続した構成等に代えても良い。
また、第１及び第２のスイッチ２１，２２の開閉成制御のための制御電圧として、第２のＭＯＳトランジスタ２のソース電圧を用いることに代えて、第１のＭＯＳトランジスタ１のドレイン電圧を用いるようにしても好適である。
また、第１及び第２のスイッチ２１，２２の開閉成制御のための制御電圧として、第２のＭＯＳトランジスタ２のソース電圧を用いることに代えて、第１のＭＯＳトランジスタ１のドレイン電圧を用いるようにしても好適である。
【0037】
次に、かかる構成における動作について説明する。
まず、この図４に示された回路においては、第３及び第４のＭＯＳトランジスタ３，４によってヒステリシスコンパレータ１１の入力耐圧に対する保護が図られている。
すなわち、ヒステリシスコンパレータ１１の非反転入力端子の入力電圧である第６の抵抗器３６と第７の抵抗器３７の相互の接続点の電圧は、ドレインソース耐圧が高い第４のＭＯＳトランジスタ４を介して、また、ヒステリシスコンパレータ１１の反転入力端子の入力電圧である第３の抵抗器３３と第４の抵抗器３４との相互の接続点の電圧は、ドレインソース耐圧が高い第３のＭＯＳトランジスタ３を介して、それぞれ入力されることで耐圧保護が図られるものとなっている。
まず、この図４に示された回路においては、第３及び第４のＭＯＳトランジスタ３，４によってヒステリシスコンパレータ１１の入力耐圧に対する保護が図られている。
すなわち、ヒステリシスコンパレータ１１の非反転入力端子の入力電圧である第６の抵抗器３６と第７の抵抗器３７の相互の接続点の電圧は、ドレインソース耐圧が高い第４のＭＯＳトランジスタ４を介して、また、ヒステリシスコンパレータ１１の反転入力端子の入力電圧である第３の抵抗器３３と第４の抵抗器３４との相互の接続点の電圧は、ドレインソース耐圧が高い第３のＭＯＳトランジスタ３を介して、それぞれ入力されることで耐圧保護が図られるものとなっている。
【0038】
しかして、図４に示された回路において、ＬＩＮ入力端子４１のＬＩＮ入力電圧が低下してくると、第１のＭＯＳトランジスタ１が導通状態となり、第１のツエナーダイオード５に電流が流れる。
第１のツエナーダイオード５に電流が流れることで、ツエナー電圧が発生し、これにより第２のＭＯＳトランジスタ２のゲート電圧の上昇と共に、ソース電圧が上昇する。そのため、第１及び第２のスイッチ２１，２２が動作して閉成状態となると共に、ヒステリシスコンパレータ１１に電源電圧が供給されて動作状態となる。
第１のツエナーダイオード５に電流が流れることで、ツエナー電圧が発生し、これにより第２のＭＯＳトランジスタ２のゲート電圧の上昇と共に、ソース電圧が上昇する。そのため、第１及び第２のスイッチ２１，２２が動作して閉成状態となると共に、ヒステリシスコンパレータ１１に電源電圧が供給されて動作状態となる。
【0039】
その結果、先に述べたように第３及び第４の抵抗器３３，３４による分圧電圧が第３のＭＯＳトランジスタ３を介して、第６及び第７の抵抗器３６，３７の分圧電圧が第４のＭＯＳトランジスタ４を介して、それぞれ対応するヒステリシスコンパレータ１１の入力端子に印加される。
そして、ＬＩＮ入力電圧が、ヒステリシスコンパレータ１１の反転入力端子の閾値電圧を下回ると、ヒステリシスコンパレータ１１からは、ＲＸＤ出力の復帰を示す論理値Ｌｏｗに相当する電圧が出力されることとなる。
そして、ＬＩＮ入力電圧が、ヒステリシスコンパレータ１１の反転入力端子の閾値電圧を下回ると、ヒステリシスコンパレータ１１からは、ＲＸＤ出力の復帰を示す論理値Ｌｏｗに相当する電圧が出力されることとなる。
【0040】
この図４に示された回路においても、先の図２に示された回路同様、スリープ状態にあって、ＬＩＮ入力電圧が高い場合、第２のツエナーダイオード６が非動作状態となり、第１及び第２のＭＯＳトランジスタ１，２が非導通状態となる。
その結果、定電圧ＶREGと基準電圧ＶREFの各出力が停止されて、第１及び第２のスイッチ２１，２２が開成状態となると共に、第３及び第４のＭＯＳトランジスタ３，４は非導通状態となり、さらに、ヒステリシスコンパレータ１１への電源供給は停止されることで、消費電流はほぼ０Ａとなる。
その結果、定電圧ＶREGと基準電圧ＶREFの各出力が停止されて、第１及び第２のスイッチ２１，２２が開成状態となると共に、第３及び第４のＭＯＳトランジスタ３，４は非導通状態となり、さらに、ヒステリシスコンパレータ１１への電源供給は停止されることで、消費電流はほぼ０Ａとなる。
【0041】
次に、第３の基本回路構成例及びその具体回路例について、図５及び図６を参照しつつ説明する。
なお、図１乃至図４のいずれかに示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
第３の基本回路構成例におけるＬＩＮ受信機は、ヒステリシスコンパレータ１１のヒステリシス特性が十分でない場合に、所望のヒステリシス特性を確保可能とする構成例であり、ヒステリシス特性の強化を図ったのである。
図５に示された第３の基本回路構成例は、図３に示された第２の基本回路構成例においてヒステリシス特性の強化を図ったものである。
なお、図１乃至図４のいずれかに示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
第３の基本回路構成例におけるＬＩＮ受信機は、ヒステリシスコンパレータ１１のヒステリシス特性が十分でない場合に、所望のヒステリシス特性を確保可能とする構成例であり、ヒステリシス特性の強化を図ったのである。
図５に示された第３の基本回路構成例は、図３に示された第２の基本回路構成例においてヒステリシス特性の強化を図ったものである。
【0042】
具体的には、図５及び図６に示されたように、ヒステリシスコンパレータ１１（図１参照）に代えて、通常のコンパレータ（図５及び図６においては「Ｘ２」と表記）１２が設けられると共に、インバータ（図５及び図６においては「Ｘ３」と表記）１３、第８の抵抗器（図５及び図６においては「Ｒ８」と表記）３８、及び、第５のスイッチ（図５及び図６においては「Ｓ５」と表記）２５が次述するように設けられている。
【0043】
インバータ１３は、その入力端子がコンパレータ１２の出力端子に接続され、出力信号は、第５のスイッチ２５の開閉成の制御電圧として用いられるようになっている。
また、第６及び第７の抵抗器３６，３７の相互の接続点とグランドとの間には、接続点側から順に第８の抵抗器３８、第５のスイッチ２５が直列接続されて設けられている。
また、第６及び第７の抵抗器３６，３７の相互の接続点とグランドとの間には、接続点側から順に第８の抵抗器３８、第５のスイッチ２５が直列接続されて設けられている。
【0044】
かかる構成における回路動作は、以下に説明する第５のスイッチ２５の動作を除けば、図４に示された回路と同一であるので、その詳細な説明は省略することとする。
ＲＸＤ出力が論理値Ｈｉｇｈに相当する電圧レベルにある場合（スリープ状態）、インバータ１３の出力は論理値Ｌｏｗに相当する電圧となるため、第５のスイッチ２５は開成状態となる。
ＲＸＤ出力が論理値Ｈｉｇｈに相当する電圧レベルにある場合（スリープ状態）、インバータ１３の出力は論理値Ｌｏｗに相当する電圧となるため、第５のスイッチ２５は開成状態となる。
【0045】
一方、ＲＸＤ出力が論理値Ｌｏｗに相当する電圧レベルとなると、インバータ１３の出力は論理値Ｈｉｇｈに相当する電圧レベルとなるため、第５のスイッチ２５が閉成状態となる。これにより、第７の抵抗器３７に対して第８の抵抗器３８が並列接続され、ヒステリシスコンパレータ１１の非反転入力端子の電圧が引き下げられるため、ＲＸＤ出力が論理値Ｈｉｇｈに相当する電圧となる際に必要とされるＬＩＮ入力電圧レベルが引き上げられ、所望のヒステリシス特性が確保されることとなる。
【0046】
図６に示された回路において、スリープ状態にある場合、第５のスイッチ２５は開成状態であるため第８の抵抗器３８に電流は流れず、また、他の部分については、図４に示された回路と同様であるので、スリープ状態における消費電流はほぼ０Ａとなる。
【産業上の利用可能性】
【0047】
抵抗分圧における消費電流の削減と共にスリープ状態における消費電流の０Ａ近傍への低減が所望されるＬＩＮ受信機に適用できる。
【符号の説明】
【0048】
１１…ヒステリシスコンパレータ
１２…コンパレータ
１３…インバータ
２１…第１のスイッチ
２２…第２のスイッチ
２３…第３のスイッチ
２４…第４のスイッチ
５０…定電圧回路
１２…コンパレータ
１３…インバータ
２１…第１のスイッチ
２２…第２のスイッチ
２３…第３のスイッチ
２４…第４のスイッチ
５０…定電圧回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】