特許 7243836 サンプリング回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-03-13

(45)【発行日】2023-03-22

(54)【発明の名称】サンプリング回路

(51)【国際特許分類】

   H03M 1/12 20060101AFI20230314BHJP

【ＦＩ】

H03M1/12 C

H03M1/12 A

【請求項の数】 8

(21)【出願番号】P 2021538558

(86)(22)【出願日】2019-08-05

(86)【国際出願番号】 JP2019030672

(87)【国際公開番号】W WO2021024343

(87)【国際公開日】2021-02-11

【審査請求日】2021-11-18

(73)【特許権者】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(74)【代理人】

【識別番号】100098394

【弁理士】

【氏名又は名称】山川 茂樹

(74)【代理人】

【識別番号】100153006

【弁理士】

【氏名又は名称】小池 勇三

(74)【代理人】

【識別番号】100064621

【弁理士】

【氏名又は名称】山川 政樹

(74)【代理人】

【識別番号】100121669

【弁理士】

【氏名又は名称】本山 泰

(72)【発明者】

【氏名】寺尾 直樹

(72)【発明者】

【氏名】長谷 宗彦

(72)【発明者】

【氏名】野坂 秀之

【審査官】及川 尚人

(56)【参考文献】

【文献】欧州特許出願公開第３１１３３６７（ＥＰ，Ａ１）

【文献】米国特許出願公開第２０１９／０２５３２８６（ＵＳ，Ａ１）

【文献】特開２００８－２４４５７６（ＪＰ，Ａ）

【文献】特表２００９－５４４２４２（ＪＰ，Ａ）

【文献】米国特許第５４７１１６２（ＵＳ，Ａ）

【文献】特開昭６３－００１１１９（ＪＰ，Ａ）

【文献】特開２０１０－０３５１８６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｍ １／００－１／８８

(57)【特許請求の範囲】

【請求項1】

一端から入力された入力信号を他端へ伝送する第１の伝送線路と、
一端から入力されたクロック信号を他端へ伝送する第２の伝送線路と、
前記第１および第２の伝送線路に対して一定の線路距離で接続されて、前記第２の伝送線路から供給される前記クロック信号で指定されたタイミングで、前記第１の伝送線路から供給される前記入力信号をサンプリングして保持出力する複数のサンプルホールド回路とを備え、
前記第１の伝送線路は、前記入力信号を前記線路距離ごとに第１の伝搬時間で伝送し、
前記第２の伝送線路は、前記クロック信号を前記線路距離ごとに、予め設定されたサンプリング間隔と前記第１の伝搬時間との和からなる第２の伝搬時間で伝送する
ことを特徴とするサンプリング回路。

【請求項2】

請求項１に記載のサンプリング回路において、
前記第１の伝送線路は、前記入力信号を前記線路距離ごとに前記第１の伝搬時間で伝搬させる第１の線路定数を有し、
前記第２の伝送線路は、前記クロック信号を前記線路距離ごとに前記第２の伝搬時間で伝搬させる第２の線路定数を有する
ことを特徴とするサンプリング回路。

【請求項3】

請求項１または請求項２に記載のサンプリング回路において、
前記第１および第２の伝送線路のいずれか一方または両方は、差動伝送線路からなることを特徴とするサンプリング回路。

【請求項4】

請求項１～請求項３のいずれかに記載のサンプリング回路において、
前記複数のサンプルホールド回路は、入力端子が前記第１の伝送線路に接続された第１の入力トランジスタを備え、
前記複数のサンプルホールド回路の前記第１の入力トランジスタに対して、前記第１の入力トランジスタが有する入力容量を調整するための第１のバイアス電圧を供給する第１のバイアス供給配線を、さらに備えることを特徴とするサンプリング回路。

【請求項5】

請求項１～請求項４のいずれかに記載のサンプリング回路において、
前記複数のサンプルホールド回路は、入力端子が前記第２の伝送線路に接続された第２の入力トランジスタを備え、
前記複数のサンプルホールド回路の前記第２の入力トランジスタに対して、前記第２の入力トランジスタが有する入力容量を調整するための第２のバイアス電圧を供給する第２のバイアス供給配線を、さらに備えることを特徴とするサンプリング回路。

【請求項6】

請求項１～請求項３のいずれかに記載のサンプリング回路において、
前記複数のサンプルホールド回路は、前記第１の伝送線路に接続されている第１の入力トランジスタと並列して、入力端子が前記第１の伝送線路に接続された第１の半導体素子を備え、
前記複数のサンプルホールド回路の前記第１の半導体素子に対して、前記第１の半導体素子が有する入力容量を調整するための第１のバイアス電圧を供給する第１のバイアス供給配線を、さらに備えることを特徴とするサンプリング回路。

【請求項7】

請求項１～請求項３のいずれかに記載のサンプリング回路において、
前記複数のサンプルホールド回路は、前記第２の伝送線路に接続されている第２の入力トランジスタと並列して、入力端子が前記第２の伝送線路に接続された第２の半導体素子を備え、
前記複数のサンプルホールド回路の前記第２の半導体素子に対して、前記第２の半導体素子が有する入力容量を調整するための第２のバイアス電圧を供給する第２のバイアス供給配線を、さらに備えることを特徴とするサンプリング回路。

【請求項8】

請求項１～請求項７のいずれかに記載のサンプリング回路において、
前記第１の伝送線路の前記一端に接続された前記入力信号の信号源の出力抵抗と、前記第１の伝送線路の特性インピーダンスと、前記第１の伝送線路の前記他端に接続された終端抵抗とが、前記複数のサンプルホールド回路の入力容量を含めてインピーダンス整合されているか、
前記第２の伝送線路の前記一端に接続された前記クロック信号の信号源の出力抵抗と、前記第２の伝送線路の特性インピーダンスと、前記第２の伝送線路の前記他端に接続された終端抵抗とが、前記複数のサンプルホールド回路の入力容量を含めてインピーダンス整合されているか、
の少なくともいずれかであることを特徴とするサンプリング回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、タイムインターリーブ構成を用いて高周波の入力信号をサンプリングするサンプリング回路技術に関する。

【背景技術】

【0002】

近年、有線通信や無線通信の高速・大容量化に伴い、通信システムが処理するデータレートは年々高速化してきている。これに伴い、アナログ値をデジタル値に変換するＡＤコンバータに要求される変換速度も高速化してきている。ＡＤコンバータが入力値を変換している間、入力は一定に保たれている必要があるため、サンプリング回路がＡＤコンバータの前段に用いられる。サンプリング回路とは、時間方向に連続な入力値をクロック周期で取得（サンプリング）し、一定の時間保持する回路である。ここで単位時間あたりにサンプリングする回数をサンプリングレートと呼ぶ。

【0003】

近年の通信に要求されるデータレートの高速化に対応するためには、より高速なサンプリングレートを持つサンプリング回路が必要不可欠である。サンプリング回路においては、入力値を保持する瞬間は１クロック周期につき１回発生するため、次の式に示すように、サンプリングレートは、クロック周波数に等しいという関係が成り立つ。
（サンプリングレート）＝（クロック周波数）
クロック周波数を上げると、時間方向の分解能の向上が図れるが、クロック生成回路やクロックバッファ、あるいはサンプリング回路そのものに対するアナログ回路設計上の要求水準が厳しくなるという問題がある。

【0004】

従来、このようなクロック周波数そのものを変えることなく、サンプリングレートを上げるための回路構成上の手法としてタイムインターリーブ構成が提案されている（例えば、非特許文献１など参照）。図８は、従来のサンプリング回路の構成例を示す回路図である。図８に示した、従来のサンプリング回路５０では、タイムインターリーブ構成として、サンプルホールド回路ＳＨを複数個並列に用いている。この個数をインターリーブ数と呼び、ここではｎ（ｎは２以上の整数）とする。また、ｎ個あるサンプルホールド回路ＳＨのそれぞれを、伝送線路の入力端子に近い順にサンプルホールド回路ＳＨ（ｉ）（ｉ＝１，２，…，ｎ）とする。

【0005】

個々のサンプルホールド回路ＳＨには、入力信号ｄｉｎおよびクロック信号ｃｋが、それぞれ第１の伝送線路Ｗ５１および第２の伝送線路Ｗ５２を介して、共通して供給される。クロック信号ｃｋは、サンプルホールド回路ＳＨのスイッチＳＷのオンオフ、すなわちサンプリングのタイミング制御に用いられる。入力信号ｄｉｎは、スイッチＳＷがクロック信号ｃｋによりオンしたタイミングで、サンプルホールド回路ＳＨの容量素子Ｃｓで保持され、その保持電圧がサンプリング電圧Ｖｓ（ｉ）として出力される。

【0006】

ここで、全体のインターリーブ数ｎに対するクロック信号ｃｋの時間遅れを、クロック信号ｃｋの１クロック周期分すなわちＴｃｋとし、隣接するサンプルホールド回路ＳＨ間の時間遅れをΔＴ＝Ｔｃｋ／ｎとなるように設計する。図８において、第２の伝送線路Ｗ５２の途中にあるΔＴは時間遅れを表す。この時間遅れは、回路レベルの実装においては、例えば多段接続したバッファ等の遅延回路ＤＬで実現される。
先頭のサンプルホールド回路ＳＨ（１）が入力信号ｄｉｎをサンプリングする時刻をｔ＝０とし、任意の整数値ｊ＝０，１，２，…に対してｊをｎで割った余りをｋとする。この場合には、時刻ｔ＝ΔＴ×ｊにおいてサンプルホールド回路ＳＨ（ｋ＋１）がサンプリングを行うことになる。

【0007】

したがって、時刻ｔ＝ΔＴ×ｊにおいて、サンプルホールド回路ＳＨ（１）～Ｓ（ｎ）のうち、必ずいずれか１つのサンプルホールド回路ＳＨがサンプリングを行うため、このサンプリング回路５０全体のサンプリング間隔はΔＴ＝Ｔｃｋ／ｎとなる。すなわち、入力されるクロック信号ｃｋの周期はＴｃｋであり、個々のサンプルホールド回路ＳＨ（ｉ）も周期Ｔｃｋで動作しながら、回路全体ではＴｃｋよりも短い周期ΔＴでサンプリングを行うことが可能となる。

【0008】

以上の説明を一般化すると、タイムインターリーブ構成を用いた場合、次の式に示すように、サンプリング回路５０全体のサンプリングレートは、クロック周波数とインターリーブ数の積に等しい、という関係が成り立つ。
（サンプリングレート）＝（クロック周波数）×（インターリーブ数）
したがって、インターリーブ数を増やすことで、クロック生成回路やクロックバッファへの要求がさほど厳しくないような、比較的遅いクロック周波数を用いた場合でも、高いレートでサンプリングすることが可能になる。

【先行技術文献】

【非特許文献】

【0009】

【文献】W. Black and D. Hodges, "Time interleaved converter arrays," ISSCC 1980

【発明の概要】

【発明が解決しようとする課題】

【0010】

前述したようなタイムインターリーブ構成を用いたサンプリング回路５０において、実際には、個々のサンプルホールド回路ＳＨの入力段がトランジスタ素子すなわち入力トランジスタから構成される。したがって、入力トランジスタがバイポーラトランジスタならベース電極、ＭＯＳＦＥＴならゲート電極に、入力信号ｄｉｎの入力電圧が印加されることになる。以下では、バイポーラトランジスタを例に説明するが、これに限定されるものではなく、ＭＯＳＦＥＴ等他のトランジスタでも同様の議論が適用される。

【0011】

一般に、バイポーラトランジスタのベース電極は、入力容量として対地容量成分を有している。これは主に、ベース－エミッタ電極間およびベース－コレクタ電極間のｐｎ接合に寄生する接合容量に起因する。一方、タイムインターリーブ構成を用いた場合、個々のサンプルホールド回路ＳＨは、互いに並列的に接続される。このため、第１の伝送線路Ｗ５１および第２の伝送線路Ｗ５２全体での入力容量は、個々のサンプルホールド回路ＳＨの入力容量の和となる。したがって、インターリーブ数を増やすごとに全体の入力容量が増加し、入力帯域が狭まるという課題がある。

【0012】

第１の伝送線路Ｗ５１において、入力信号ｄｉｎの信号源Ｓ１に関する出力抵抗をＲｏ１とし、インターリーブ数をｎとすると、サンプリング回路５０全体の入力信号ｄｉｎに対する遮断周波数ｆ_cutoffは、次の式（１）で与えられる。

【0013】

【数1】

【0014】

この式（１）において、インターリーブ数ｎを大きくするにつれて分母の値が大きくなり、サンプリング回路５０全体の遮断周波数ｆ_cutoffが小さくなることを示している。このため、インターリーブ数ｎを大きくすると、遮断周波数ｆ_cutoffが低下し、結果としてサンプリング回路５０の入力帯域が狭帯域化してしまうという課題がある。したがって、サンプリング回路５０に入力可能な帯域内に、入力信号ｄｉｎの信号周波数を抑え込もうとすると、入力信号ｄｉｎのデータレートを下げざるを得ないことになる。このため、タイムインターリーブ構成を採用して、サンプリング回路５０のサンプリングレートを上げたことによる本来の作用効果が得られなくなってしまう。

【0015】

本発明は、この課題に鑑みてなされたものであり、インターリーブ数の増加に伴う入力帯域の狭帯域化を回避し、広帯域な入力特性を実現できるサンプリング回路技術を提供することを目的としている。

【課題を解決するための手段】

【0016】

このような目的を達成するために、本発明にかかるサンプリング回路は、一端から入力された入力信号を他端へ伝送する第１の伝送線路と、一端から入力されたクロック信号を他端へ伝送する第２の伝送線路と、前記第１および第２の伝送線路に対して一定の線路距離で接続されて、前記第２の伝送線路から供給される前記クロック信号で指定されたタイミングで、前記第１の伝送線路から供給される前記入力信号をサンプリングして保持出力する複数のサンプルホールド回路とを備え、前記第１の伝送線路は、前記入力信号を前記線路距離ごとに第１の伝搬時間で伝送し、前記第２の伝送線路は、前記クロック信号を前記線路距離ごとに、予め設定されたサンプリング間隔と前記第１の伝搬時間との和からなる第２の伝搬時間で伝送するようにしたものである。

【発明の効果】

【0017】

本発明によれば、タイムインターリーブを用いたサンプリング回路の高速化に際し、インターリーブ数の増加に伴う入力容量の増加を回避でき、広帯域な入力特性を保つことができる。

【図面の簡単な説明】

【0018】

【図1】図１は、第１の実施の形態にかかるサンプリング回路の構成を示す回路図である。

【図2】図２は、伝送線路の分布定数回路を示す説明図である。

【図3】図３は、伝搬時間差生成例（線路幅）を示すブロック図である。

【図4】図４は、伝搬時間差生成例（線路長）を示すブロック図である。

【図5】図５は、伝搬時間差生成例（分岐接続）を示すブロック図である。

【図6】図６は、第２の実施の形態にかかるサンプリング回路の構成を示す回路図である。

【図7】図７は、第３の実施の形態にかかるサンプリング回路の構成を示す回路図である。

【図8】図８は、従来のサンプリング回路の構成例を示す回路図である。

【発明を実施するための形態】

【0019】

次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかるサンプリング回路１０について説明する。図１は、第１の実施の形態にかかるサンプリング回路の構成を示す回路図である。

【0020】

図１に示すように、サンプリング回路１０は、外部から入力された入力信号ｄｉｎを指定されたタイミングでサンプリングして保持するｎ（ｎは２以上の整数）個のサンプルホールド回路ＳＨ（ｉ）（ｉ＝１，２，…，ｎ）と、これらサンプルホールド回路ＳＨに対して入力信号ｄｉｎを供給する第１の伝送線路Ｗ１と、これらサンプルホールド回路ＳＨに対してサンプリングのタイミングを指定するクロック信号ｃｋを供給する第２の伝送線路Ｗ２とを備えている。

【0021】

［サンプルホールド回路］
サンプルホールド回路ＳＨは、第１の伝送線路Ｗ１および第２の伝送線路Ｗ２に対して、一定の線路距離ｘをあけて並列的に接続されている。サンプルホールド回路ＳＨは、すべて同じ回路構成を有しており、クロック信号ｃｋに応じてオンオフ動作するスイッチＳＷと、スイッチＳＷがオンしたタイミングで第１の伝送線路Ｗ１から入力された入力信号ｄｉｎをサンプリングして保持し、その保持電圧をサンプリング電圧Ｖｓ（ｉ）として出力する容量素子Ｃｓとを備えている。

【0022】

［第１の伝送線路］
第１の伝送線路Ｗ１は、入力信号ｄｉｎを線路距離ｘごとに第１の伝搬時間Ｔｘ１で伝搬させる第１の線路定数を有する伝送線路からなり、入力信号ｄｉｎを線路距離ｘごとに第１の伝搬時間Ｔｘ１で伝送することにより、サンプルホールド回路ＳＨのそれぞれに対して入力信号ｄｉｎを供給するよう構成されている。第１の伝送線路Ｗ１の一端（入力ポート）Ｐ１１と接地電位ＧＮＤとの間には、出力抵抗Ｒo１を有する入力信号ｄｉｎの信号源Ｓ１が接続されている。また、第１の伝送線路Ｗ１の他端（出力ポート）Ｐ１２と接地電位ＧＮＤとの間には、インピーダンス整合のための終端抵抗ＲＬ１が接続されている。

【0023】

［第２の伝送線路］
第２の伝送線路Ｗ２は、クロック信号ｃｋを線路距離ｘごとに第２の伝搬時間Ｔｘ２で伝搬させる第２の線路定数を有する伝送線路からなり、クロック信号ｃｋを線路距離ｘごとに、予め設定されたサンプリング間隔ΔＴと第１の伝搬時間Ｔｘ１との和からなる第２の伝搬時間Ｔｘ２で伝送することにより、サンプルホールド回路ＳＨのそれぞれに対してクロック信号ｃｋを供給するよう構成されている。第２の伝送線路Ｗ２の一端（入力ポート）Ｐ２１と接地電位ＧＮＤとの間には、出力抵抗Ｒo２を有するクロック信号ｃｋの信号源Ｓ２が接続されている。また、第２の伝送線路Ｗ２の他端（出力ポート）Ｐ２２と接地電位ＧＮＤとの間には、インピーダンス整合のための終端抵抗ＲＬ２が接続されている。

【0024】

［伝送線路］
次に、伝送線路の基本的な考え方について説明する。
一般に、電子回路の内部において、例えば同一チップ上における異なる回路ブロック間のデータ伝送などに、数百μｍ程度以上の長さの伝送線路を使うことがある。しかし、周波数が数十～数百ＧＨｚに達する高周波信号を扱う場合、誘電体に囲まれた金属配線中の伝搬においてその波長が数百μｍまで短くなる。したがって、低周波信号の集中乗数回路で扱われるような理想的な伝送線路、すなわち時間差ゼロで信号が伝わり、誘導・容量成分が一切ないような伝送線路を仮定することはできず、信号の波としての特性を考慮した議論が必要となる。

【0025】

高周波信号が、このような伝送線路を伝搬する場合、同一伝送線路上であっても、その伝搬する位置によって、電圧や電流のベクトル、すなわち伝送線路を取り巻く電界と磁界のベクトルが異なる。したがって、高周波信号の場合、配線ループと鎖交する磁束の時間変化による誘導起電力を無視できなくなるため、伝送線路全体に誘導成分が分布していると解釈できる。

【0026】

高周波信号の場合、接地電位ＧＮＤに対する容量も無視できなくなるため、伝送線路全体に容量成分が分布していると解釈できる。このような伝送線路全体における誘導成分と容量成分との間には、トレードオフの関係がある。これは、誘導成分をできるだけ小さくするために、配線ループが囲む面積を小さくすると、配線同士が近接して容量成分が大きくなるためである。

【0027】

図２は、伝送線路の分布定数回路を示す説明図である。伝送線路のそれぞれの位置での電力損失を考えると、伝送線路は、図２に示すような分布定数回路を用いたモデルで表される。すなわち、伝送線路Ｗは、モデル化された回路すなわち分布定数回路Ｍが、無限につながったものと考えることができる。

【0028】

図２に示すように、伝送線路Ｗに関する、単位長あたりの分布定数回路Ｍは、伝送線路Ｗに直列して生じる抵抗成分Ｒおよび誘導成分Ｌと、伝送線路Ｗと接地電位ＧＮＤとの間に生じるコンダクタンス成分Ｇおよび容量成分Ｃで表される。
したがって、伝送線路Ｗを伝搬する電気信号は、このようなモデルに基づいて立てられる電信方程式の解として得られる。この考え方により、高周波における実際の振る舞いをより正確に記述することができる。伝送線路Ｗはこの考え方に基づいて設計される。

【0029】

理解を容易とするため、周波数ωが十分大きく、伝送線路Ｗに直列して生じる抵抗成分Ｒと、伝送線路Ｗと接地電位ＧＮＤとの間に生じるコンダクタンス成分Ｇについて、Ｒ＜＜ｊωＬ、Ｇ＜＜ｊωＣが成り立つと仮定する。このとき、伝送線路Ｗを伝搬する電圧と電流の比は、特性インピーダンスＺ₀と呼ばれる。この特性インピーダンスＺ₀と、波形が伝搬する速度を示す位相速度ｖとは、次の式（２）で与えられる。

【0030】

【数2】

【0031】

電子回路において、このような伝送線路Ｗを設計する際、なるべく損失が少なく、伝送線路Ｗ全体にわたって伝搬特性が均一であり、かつ、伝搬特性がコントロールしやすい設計法が用いられる。具体的には、マイクロストリップ線路、ストリップ線路、コプレーナ線路などが、主な物理的な設計方法である。以上が伝送線路の基本的な考え方である。

【0032】

［第１および第２の伝送線路］
次に、図１を参照して、本実施の形態にかかるサンプリング回路１０の第１の伝送線路Ｗ１および第２の伝送線路Ｗ２について説明する。以下では、第１の伝送線路Ｗ１および第２の伝送線路Ｗ２を代表する伝送線路Ｗを想定して説明する。

【0033】

サンプルホールド回路ＳＨを無視した伝送線路Ｗ（Ｗ１，Ｗ２）に関する、単位長あたりの誘導成分および容量成分をそれぞれＬおよびＣとする。伝送線路Ｗに対してサンプルホールド回路ＳＨが一定の線路距離ｘで接続されているとすると、伝送線路Ｗの途中には、サンプルホールド回路ＳＨの入力容量が等しい線路距離ｘで伝送線路Ｗに接続されていることになる。前述したように、サンプルホールド回路ＳＨの入力段がトランジスタ素子からなるとすると、伝送線路Ｗ側から見たサンプルホールド回路ＳＨの入力負荷は容量成分を有しており、この容量成分をＣｑ（Ｃｑ１，Ｃｑ２）とする。

【0034】

ここで、このように伝送線路Ｗの途中に容量成分Ｃｑが等間隔に配置されている場合、伝送線路Ｗを大局的にみたとき、単位長あたりの誘導成分はＬのままで、単位長あたりの容量成分がＣ＋Ｃｑ／ｘに増えたと考えることができる。この仮定が成り立たなくなる場合については後述する。したがって、元々の伝送線路ＷにＣｑが追加されたことにより、本来の特性とは異なる特性を有する疑似的な伝送線路を、新たに考慮する必要がある。

【0035】

本発明は、このようなサンプルホールド回路ＳＨの入力容量Ｃｑを考慮した新たな伝送線路を疑似伝送線路と呼び、第１および第２の伝送線路Ｗ１、Ｗ２のそれぞれが、この疑似伝送線路から構成されているものと見なしている。また、本発明では、第１の伝送線路Ｗ１に関する、単位長あたりの誘導成分Ｌ１および容量成分Ｃ１を、第１の線路定数と呼び、第２の伝送線路Ｗ２に関する、単位長あたりの誘導成分Ｌ２および容量成分Ｃ２を、第２の線路定数と呼ぶ。

【0036】

なお、本発明では、疑似伝送線路を伝搬する信号の位相速度ｖや遮断周波数ｆ_cutoffが、サンプリング回路１０の入力特性に直接関与するため、これら位相速度ｖや遮断周波数ｆ_cutoffの算出に用いる、単位長あたりの誘導成分Ｌと容量成分Ｃとを線路定数と呼ぶが、これに限定されるものではない。図２に示した単位長あたりの抵抗成分Ｒやコンダクタンス成分Ｇを、線路定数に含めてもよい。

【0037】

したがって、サンプルホールド回路ＳＨの入力容量Ｃｑが線路距離ｘごとに接続されているとすると、疑似伝送線路の特性インピーダンスＺ₀と位相速度ｖは、前出の式（２）を用いて、次の式（３）でそれぞれ求められる。

【0038】

【数3】

【0039】

［第１の実施の形態の動作］
次に、図１を参照して、本実施の形態にかかるサンプリング回路１０の動作について説明する。
出力抵抗Ｒo１を有する信号源Ｓ１から、第１の伝送線路Ｗ１の一端Ｐ１１に入力された入力信号ｄｉｎは、第１の伝送線路Ｗ１の特性で決まる一定の位相速度で、前述した擬似伝送線路からなる第１の伝送線路Ｗ１を伝搬し、第１の伝送線路Ｗ１の他端Ｐ１２に接続された終端抵抗ＲＬ１に到達する。
この際、個々のサンプルホールド回路ＳＨの入力容量Ｃｑ１も含めて、第１の伝送線路Ｗ１と終端抵抗ＲＬ１とのインピーダンスが整合されているため、入力信号ｄｉｎは、他端Ｐ１２で反射することなく、そのまま終端抵抗ＲＬ１に吸収される。

【0040】

第１の伝送線路Ｗ１に関する第１の線路定数である、単位長あたりの誘導成分および容量成分を、それぞれＬ１およびＣ１とすると、入力信号ｄｉｎが、第１の伝送線路Ｗ１上において、一定の線路距離ｘ１で隣接するサンプルホールド回路ＳＨ間を伝搬するのに要する第１の伝搬時間Ｔｘ１は、次の式（４）で表される。

【0041】

【数4】

【0042】

一方、出力抵抗Ｒo２を有する信号源Ｓ２から、第２の伝送線路Ｗ２の一端Ｐ２１に入力されたクロック信号ｃｋも、入力信号ｄｉｎと同様に、第２の伝送線路Ｗ２の特性で決まる一定の位相速度で、前述した擬似伝送線路からなる第２の伝送線路Ｗ２を伝搬し、第２の伝送線路Ｗ２の他端Ｐ２２に接続された終端抵抗ＲＬ２に到達する。
この際、個々のサンプルホールド回路ＳＨの入力容量Ｃｑ２も含めて、第２の伝送線路Ｗ２と終端抵抗ＲＬ２とのインピーダンスが整合されているため、クロック信号ｃｋは、他端Ｐ１２で反射することなく、そのまま終端抵抗ＲＬ２に吸収される。

【0043】

第２の伝送線路Ｗ２に関する第２の線路定数である、単位長あたりの誘導成分および容量成分をそれぞれＬ２およびＣ２とし、サンプリング間隔をΔＴとし、クロック信号ｃｋのクロック周期をＴｃｋとした場合、クロック信号ｃｋが、第２の伝送線路Ｗ２上において、一定の線路距離ｘ２で隣接するサンプルホールド回路ＳＨ間を伝搬するのに要する第２の伝搬時間Ｔｘ２は、第１の伝搬時間Ｔｘ１を用いて、次の式（５）で表される。

【0044】

【数5】

【0045】

したがって、第２の伝搬時間Ｔｘ２が、第１の伝搬時間Ｔｘ１とサンプリング間隔ΔＴとの和と等しくなるよう、第２の伝送線路Ｗ２に接続される入力容量Ｃｑ２および第２の伝搬時間Ｔｘ２に合わせて、第２の線路定数である誘導成分Ｌ２および容量成分Ｃ２の値を設計すれば、個々のサンプルホールド回路ＳＨに入力される入力信号ｄｉｎとクロック信号ｃｋとが同期することになる。これにより、クロック周波数はＴｃｋでありながら、その１／ｎの周期ΔＴで精度よくサンプリングすることができる。

【0046】

以下、図３～図５を参照して、第１および第２の伝送線路Ｗ１，Ｗ２でサンプリング間隔ΔＴに相当する伝搬時間差を生成するための具体的な構成例について説明する。図３は、伝搬時間差生成例（線路幅）を示すブロック図である。図４は、伝搬時間差生成例（線路長）を示すブロック図である。図５は、伝搬時間差生成例（分岐接続）を示すブロック図である。

【0047】

図３の構成例は、第１および第２の伝送線路Ｗ１，Ｗ２に関する、線路幅、および、接地電位ＧＮＤとの距離の、いずれか一方または両方を調整することにより、線路定数、すなわち容量成分Ｃ１，Ｃ２と誘導成分Ｌ１，Ｌ２を変化させて、それぞれの位相速度ｖを決定することにより、伝搬時間差を生成する方法である。図３には、第１および第２の伝送線路Ｗ１，Ｗ２の両方を直線状に形成し、第２の伝送線路Ｗ２に比較して第１の伝送線路Ｗ１の線路幅を大きくし、第１および第２の伝送線路Ｗ１，Ｗ２に対してサンプルホールド回路ＳＨが接続される線路距離ｘ１，ｘ２が等しく（ｘ１＝ｘ２）した構成例が示されている。

【0048】

図３の伝搬時間差生成方法によれば、誘導成分Ｌ１に比較して誘導成分Ｌ２が大きくなるため、第１の伝送線路Ｗ１に比較して第２の伝送線路Ｗ２の位相速度ｖが小さくなって伝搬時間差が生じ、結果として入力信号ｄｉｎに比較してクロック信号ｃｋの伝搬が遅れることになる。図３の構成例についてはあくまでも１つの例であり、これに限定されるものではなく、適宜、アレンジを加えてもよい。例えば、後述する図４と組合せて第１および第２の伝送線路Ｗ１，Ｗ２のいずれか一方または両方を蛇行させてもよい。

【0049】

図４の構成例は、隣接するサンプルホールド回路ＳＨ間を結ぶ、第１および第２の伝送線路Ｗ１，Ｗ２の線路長を調整することにより、線路定数、すなわち容量成分Ｃ１，Ｃ２と誘導成分Ｌ１，Ｌ２を変化させて、それぞれの位相速度ｖを決定することにより、伝搬時間差を生成する方法である。図４には、第１の伝送線路Ｗ１を直線状に形成し、第２の伝送線路Ｗ２をジグザグ状（矩形波形状、ミアンダ形状、正弦波形状）に蛇行させることにより、第１の伝送線路Ｗ１の線路距離ｘ１に比較して第２の伝送線路Ｗ２の線路距離ｘ２を長く（ｘ１＜ｘ２）した構成例が示されている。

【0050】

図４の伝搬時間差生成方法によれば、容量成分Ｃ１と誘導成分Ｌ１に比較して容量成分Ｃ２と誘導成分Ｌ２が大きくなるため、第１の伝送線路Ｗ１に比較して第２の伝送線路Ｗ２の位相速度ｖが小さくなって伝搬時間差が生じ、結果として入力信号ｄｉｎに比較してクロック信号ｃｋの伝搬が遅れることになる。図３の構成例についてはあくまでも１つの例であり、これに限定されるものではなく、適宜、アレンジを加えてもよい。例えば、第１および第２の伝送線路Ｗ１，Ｗ２の両方を蛇行させ、第１の伝送線路Ｗ１に比較して第２の伝送線路Ｗ２の蛇行幅を大きくしてもよい。これにより、線路距離ｘ１に比較して線路距離ｘ２を長くすることができる。

【0051】

図５の構成例は、直列に接続された複数の分岐バッファＢＵＦを用いて、第２の伝送線路Ｗ２を、サンプルホールド回路ＳＨごとに分岐することにより、分岐バッファＢＵＦでの遅延時間に応じて伝搬時間差を生成する方法である。
図５の構成例についてはあくまでも１つの例であり、これに限定されるものではなく、適宜、アレンジを加えてもよい。例えば、前述した図３や図４の伝搬時間差生成方法と任意に組み合わせて実施してもよい。

【0052】

なお、以上の説明では、第１および第２の伝送線路Ｗ１，Ｗ２が、シングルエンドの伝送線路からなる場合を例として説明したが、これに限定されるものではなく、いずれか一方または両方を、差動伝送線路で構成してもよい。差動伝送線路は、対をなす２つの線路からなり、これら２つの線路で互いに逆位相である２つの信号、すなわち差動信号をそれぞれ伝送する伝送線路である。これにより、同相ノイズをキャンセルすることができるとともに、偶数次の非線形歪みを抑制することができる。

【0053】

［第１の実施の形態の効果］
このように、本実施の形態は、一端Ｐ１１から入力された入力信号ｄｉｎを他端Ｐ１２へ伝送する第１の伝送線路Ｗ１と、一端Ｐ１２から入力されたクロック信号ｃｋを他端Ｐ２２へ伝送する第２の伝送線路Ｗ２と、これら第１および第２の伝送線路Ｗ１，Ｗ２に対して一定の線路距離ｘで接続された複数のサンプルホールド回路ＳＨとを備え、第１の伝送線路Ｗ１は、入力信号ｄｉｎを線路距離ｘごとに第１の伝搬時間Ｔｘ１で伝送し、第２の伝送線路Ｗ２は、クロック信号ｃｋを線路距離ｘごとに、予め設定されたサンプリング間隔ΔＴと第１の伝搬時間Ｔｘ１との和からなる第２の伝搬時間Ｔｘ２で伝送するようにしたものである。

【0054】

より具体的には、第１の伝送線路Ｗ１は、入力信号ｄｉｎを線路距離ｘごとに第１の伝搬時間Ｔｘ１で伝搬させる第１の線路定数、すなわち単位長あたりの誘導成分Ｌ１と容量成分Ｃ１を有し、第２の伝送線路Ｗ２は、クロック信号ｃｋを線路距離ｘごとに第２の伝搬時間Ｔｘ２で伝搬させる第２の線路定数、すなわち単位長あたりの誘導成分Ｌ２と容量成分Ｃ２を有している。

【0055】

これにより、個々のサンプルホールド回路ＳＨの入力容量Ｃｑ１，Ｃｑ２は、それぞれ第１および第２の伝送線路Ｗ１，Ｗ２の容量成分Ｃ１，Ｃ２の一部と見なすことができる。すなわち、入力容量Ｃｑ１，Ｃｑ２が容量成分Ｃ１，Ｃ２に吸収されることになる。このため、前述した従来構成におけるインターリーブ数ｎの増加に伴う入力容量Ｃｑ１，Ｃｑ２の増大を抑制でき、サンプリング回路１０における入力帯域の広帯域化を実現することが可能となる。

【0056】

ここで、本回路構成における伝送線路Ｗ（Ｗ１，Ｗ２）の遮断周波数ｆ_cutoffについて述べる。損失が無視できる伝送線路の場合、理論上、遮断周波数は存在せず、無限に高周波な波形であっても伝搬させることができる。しかし、本回路構成のように、伝送線路Ｗの途中に集中定数的に入力容量Ｃｑ（Ｃｑ１，Ｃｑ２）が配置されている場合、入力容量Ｃｑ間の線路距離ｘが、波長に対し無視できなくなる程度の高周波の信号（ｄｉｎ，ｃｋ）に対して、Ｌ（Ｌ１，Ｌ２）とＣ（Ｃ１，Ｃ２）からなる２次のローパスフィルタ効果が現れて、伝送線路Ｗを伝搬する信号の波形が減衰する。このときの遮断周波数ｆ_cutoffは、次の式（６）で計算される。

【0057】

【数6】

【0058】

伝送線路Ｗを伝搬する信号が、遮断周波数ｆ_cutoffよりも十分低い周波数であれば、入力容量Ｃｑも含めて伝送線路と見なせるが、遮断周波数ｆ_cutoff近辺まで高周波になると、波形に対してＣｑが集中定数的に見える。このため、ＬとＣの２次ローパスフィルタの特性が現れて、伝送線路Ｗを伝搬する信号が減衰し、サンプリング回路１０全体の入力帯域は、この遮断周波数ｆ_cutoffまでの帯域となる。この際、前述の式（１）で説明した従来構成の遮断周波数ｆ_cutoffのように、式（６）には、インターリーブ数ｎが分母に含まれていない。したがって、インターリーブ数ｎを大きくしても、遮断周波数ｆ_cutoffが低下することはない。

【0059】

［第２の実施の形態］
次に、図６を参照して、本発明の第２の実施の形態にかかるサンプリング回路１１について説明する。図６は、第２の実施の形態にかかるサンプリング回路の構成を示す回路図である。

【0060】

発明が解決しようとする課題の欄で述べたが、サンプルホールド回路ＳＨの入力容量Ｃｑは、入力トランジスタのｐｎ接合に寄生する接合容量に起因する。入力トランジスタがバイポーラポーラトランジスタの場合、ベース－エミッタ電極間、およびベース－コレクタ電極間のＰｎ接合に寄生する接合容量からなる。この入力容量Ｃｑは、ｐｎ接合の両端にかかるバイアス電圧に対する依存性を持つ。本実施の形態は、入力トランジスタに供給される入力信号ｄｉｎやクロック信号ｃｋのバイアス電圧を調整することにより、入力容量Ｃｑの値を可変制御するようにしたものである。

【0061】

図１と比較して、本実施の形態にかかるサンプリング回路１１には、図６に示すように、第１のバイアス供給配線Ｗｂ１と第２のバイアス供給配線Ｗｂ２とが追加されている。
第１のバイアス供給配線Ｗｂ１は、各サンプルホールド回路ＳＨのうち、入力信号ｄｉｎが入力される第１の入力トランジスタＱ１に対して第１のバイアス電圧Ｖｂ１を供給する配線である。第２のバイアス供給配線Ｗｂ２は、各サンプルホールド回路ＳＨのうち、クロック信号ｃｋが入力される第２の入力トランジスタＱ２に対して第２のバイアス電圧Ｖｂ２供給する配線である。図６では、第１のバイアス供給配線Ｗｂ１と第２のバイアス供給配線Ｗｂ２の両方を設けた場合が示されているが、これに限定されるものではなく、第１のバイアス供給配線Ｗｂ１と第２のバイアス供給配線Ｗｂ２のいずれか一方のみを設けてもよい。

【0062】

第１のバイアス電圧Ｖｂ１は、第１のバイアス供給配線Ｗｂ１の一端（入力ポート）Ｐｂ１から入力され、第１のバイアス供給配線Ｗｂ１を介して、各サンプルホールド回路ＳＨの第１の入力トランジスタＱ１に供給される。第１の入力トランジスタＱ１は、第１のバイアス電圧Ｖｂ１が高く（低く）なれば、入力容量Ｃｑ１が小さく（大きく）なるため、第１の伝送線路Ｗ１に関する第１の伝搬時間Ｔｘ１を小さく（大きく）することができる。これにより、第１のバイアス電圧Ｖｂ１の電圧値を調整することにより、結果として、第１の伝送線路Ｗ１に関する第１の伝搬時間Ｔｘ１を制御することができる。

【0063】

また、第２のバイアス電圧Ｖｂ２は、第２のバイアス供給配線Ｗｂ２の一端（入力ポート）Ｐｂ２から入力され、第２のバイアス供給配線Ｗｂ２を介して、各サンプルホールド回路ＳＨの第２の入力トランジスタＱ２に供給される。第２の入力トランジスタＱ２は、第２のバイアス電圧Ｖｂ２が高く（低く）なれば、入力容量Ｃｑ２が小さく（大きく）なるため、第２の伝送線路Ｗ２の第２に関する伝搬時間Ｔｘ２を小さく（大きく）することができる。これにより、第２のバイアス電圧Ｖｂ２の電圧値を調整することにより、結果として、第２の伝送線路Ｗ２に関する第２の伝搬時間Ｔｘ２を制御することができる。

【0064】

［第２の実施の形態の効果］
このように、本実施の形態によれば、第１のバイアス供給配線Ｗｂ１に関する第１の伝搬時間Ｔｘ１や、第２のバイアス供給配線Ｗｂ２に関する第２の伝搬時間Ｔｘ２を制御することができる。一般に、タイムインターリーブのサンプリングレートを変更するには、クロック信号ｃｋのクロック周波数を変えるのと同時に、遅延量ΔＴ＝Ｔｃｋ／ｎも変更する必要がある。本実施の形態によれば、第１の伝搬時間Ｔｘ１や第２の伝搬時間Ｔｘ２を制御できるため、遅延量ΔＴも容易に変更することができる。したがって、タイムインターリーブのサンプリングレートを容易に変更可能な、サンプリング回路１１を実現することができる。

【0065】

［第３の実施の形態］
次に、図７を参照して、本発明の第３の実施の形態にかかるサンプリング回路１２について説明する。図７は、第３の実施の形態にかかるサンプリング回路の構成を示す回路図である。

【0066】

図６では、サンプルホールド回路ＳＨの第１および第２の入力トランジスタＱ１，Ｑ２に関する入力容量Ｃｑを調整する場合を例として説明した。本実施の形態は、第１および第２の入力トランジスタＱ１，Ｑ２とは別個に設けた第１および第２の半導体素子Ｕ１，Ｕ２の入力容量Ｃｑを調整する場合について説明する。

【0067】

図１と比較して、本実施の形態にかかるサンプリング回路１１には、図７に示すように、第１のバイアス供給配線Ｗｂ１および第２のバイアス供給配線Ｗｂ２が追加されている。また、各サンプルホールド回路ＳＨの第１および第２の入力トランジスタＱ１，Ｑ２と並列して、第１および第２の入力トランジスタＱ１，Ｑ２の接続点と接地電位ＧＮＤとの間に、入力端子が第１の伝送線路Ｗ１に接続された第１の半導体素子Ｕ１と、入力端子が第２の伝送線路Ｗ２に接続された第２の半導体素子Ｕ２とが追加されている。

【0068】

第１および第２の半導体素子Ｕ１，Ｕ２は、バイポーラトランジスタ、ＭＯＳＦＥＴ、あるいはダイオードなどの、ｐｎ接合を有する能動素子からなる。このため、前述の第１および第２の入力トランジスタＱ１，Ｑ２と同様に、第１および第２の半導体素子Ｕ１，Ｕ２は、ｐｎ接合の両端にかかるバイアス電圧に対する依存性を持つ第１および第２の入力容量Ｃｕ１，Ｃｕ２をそれぞれ有している。本実施の形態では、第１および第２の半導体素子Ｕ１，Ｕ２に供給される入力信号ｄｉｎやクロック信号ｃｋのバイアス電圧、すなわち、第１および第２のバイアス電圧Ｖｂ１，Ｖｂ２を調整することにより、入力容量Ｃｕ１，Ｃｕ２の値を可変制御するようにしたものである。

【0069】

第１のバイアス供給配線Ｗｂ１は、各サンプルホールド回路ＳＨのうち、第１の半導体素子Ｕ１に対して第１のバイアス電圧Ｖｂ１を供給する配線である。第２のバイアス供給配線Ｗｂ２は、各サンプルホールド回路ＳＨのうち、第２の半導体素子Ｕ２に対して第２のバイアス電圧Ｖｂ２供給する配線である。図７では、第１のバイアス供給配線Ｗｂ１と第２のバイアス供給配線Ｗｂ２の両方を設けた場合が示されているが、これに限定されるものではなく、第１のバイアス供給配線Ｗｂ１と第２のバイアス供給配線Ｗｂ２のいずれか一方のみを設けてもよい。

【0070】

第１のバイアス電圧Ｖｂ１は、第１のバイアス供給配線Ｗｂ１の一端（入力ポート）Ｐｂ１から入力され、第１のバイアス供給配線Ｗｂ１を介して、各サンプルホールド回路ＳＨの半導体素子Ｕ１に供給される。第１の半導体素子Ｕ１は、第１のバイアス電圧Ｖｂ１が高く（低く）なれば、入力容量Ｃｕ１が小さく（大きく）なるため、第１の伝送線路Ｗ１に関する第１の伝搬時間Ｔｘ１を小さく（大きく）することができる。これにより、第１のバイアス電圧Ｖｂ１の電圧値を調整することにより、結果として、第１の伝送線路Ｗ１に関する第１の伝搬時間Ｔｘ１を制御することができる。

【0071】

また、第２のバイアス電圧Ｖｂ２は、第２のバイアス供給配線Ｗｂ２の一端（入力ポート）Ｐｂ２から入力され、第２のバイアス供給配線Ｗｂ２を介して、各サンプルホールド回路ＳＨの第２の半導体素子Ｕ２に供給される。第２の半導体素子Ｕ２は、第２のバイアス電圧Ｖｂ２が高く（低く）なれば、入力容量Ｃｕ２が小さく（大きく）なるため、第２の伝送線路Ｗ２の第２に関する伝搬時間Ｔｘ２を小さく（大きく）することができる。これにより、第２のバイアス電圧Ｖｂ２の電圧値を調整することにより、結果として、第２の伝送線路Ｗ２に関する第２の伝搬時間Ｔｘ２を制御することができる。

【0072】

［第３の実施の形態の効果］
このように、本実施の形態によれば、第１のバイアス供給配線Ｗｂ１に関する第１の伝搬時間Ｔｘ１や、第２のバイアス供給配線Ｗｂ２に関する第２の伝搬時間Ｔｘ２を制御することができる。一般に、タイムインターリーブのサンプリングレートを変更するには、クロック信号ｃｋのクロック周波数を変えるのと同時に、時間遅れすなわちサンプリング間隔ΔＴ＝Ｔｃｋ／ｎも変更する必要がある。本実施の形態によれば、第１の伝搬時間Ｔｘ１や第２の伝搬時間Ｔｘ２を制御できるため、サンプリング間隔ΔＴも容易に変更することができる。したがって、タイムインターリーブのサンプリングレートを容易に変更可能な、サンプリング回路１２を実現することができる。

【0073】

また、本実施の形態によれば、第１および第２の入力トランジスタＱ１，Ｑ２とは別個の第１および第２の半導体素子Ｕ１，Ｕ２を用いているため、各サンプルホールド回路ＳＨにおける入力容量の調整幅を、容易に大きくすることができる。例えば、第１および第２の半導体素子Ｕ１，Ｕ２の並列接続数を増やせばよい。したがって、第１および第２の伝搬時間Ｔｘ１，Ｔｘ２の制御幅を拡大でき、結果として、より柔軟にタイムインターリーブのサンプリングレートを調整することが可能となる。

【0074】

［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、これらはあくまで本発明の原理の理解の手助けとなるよう応用の一事例を示しているに過ぎないものであり、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。

【符号の説明】

【0075】

１０，１１，１２…サンプリング回路、ＳＨ…サンプルホールド回路、ＳＷ…スイッチ、Ｃｓ…容量素子、Ｑ１…第１の入力トランジスタ、Ｑ２…第２の入力トランジスタ、Ｕ１…第１の半導体素子、Ｕ２…第２の半導体素子、Ｗ…伝送線路、Ｗ１…第１の伝送線路、Ｗ２…第２の伝送線路、Ｗｂ１…第１のバイアス供給配線、Ｗｂ２…第２のバイアス供給配線、ｄｉｎ…入力信号、ｃｋ…クロック信号、ｘ，ｘ１，ｘ２…線路距離、Ｔｘ１…第１の伝搬時間、Ｔｘ２…第２の伝搬時間、Ｖｂ１…第１のバイアス電圧、Ｖｂ２…第２のバイアス電圧、ＧＮＤ…接地電位、Ｓ１，Ｓ２…信号源、Ｒｏ１，Ｒｏ２…出力抵抗、ＲＬ１，ＲＬ２…終端抵抗、Ｐ１１，Ｐ２１，Ｐｂ１，Ｐｂ２…一端、Ｐ１２，Ｐ２２…他端、Ｖｓ…サンプリング電圧。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】