特許 7246478 整形ＤＣパルスプラズマ処理装置におけるエッジリング制御のための回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-03-16

(45)【発行日】2023-03-27

(54)【発明の名称】整形ＤＣパルスプラズマ処理装置におけるエッジリング制御のための回路

(51)【国際特許分類】

   H01L 21/683 20060101AFI20230317BHJP

   H01L 21/3065 20060101ALI20230317BHJP

   H01L 21/31 20060101ALI20230317BHJP

   H02N 13/00 20060101ALI20230317BHJP

【ＦＩ】

H01L21/68 R

H01L21/302 101G

H01L21/302 101C

H01L21/31 C

H02N13/00 D

【請求項の数】 15

(21)【出願番号】P 2021527839

(86)(22)【出願日】2019-09-18

(65)【公表番号】

(43)【公表日】2022-01-18

(86)【国際出願番号】 US2019051771

(87)【国際公開番号】W WO2020106354

(87)【国際公開日】2020-05-28

【審査請求日】2021-07-16

(31)【優先権主張番号】16/198,479

(32)【優先日】2018-11-21

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】サイ， リンイン

(72)【発明者】

【氏名】ロジャーズ， ジェームズ

【審査官】渡井 高広

(56)【参考文献】

【文献】特開２０１６－２２５３７６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／００５６０１７（ＵＳ，Ａ１）

【文献】特開２０１１－００９３５１（ＪＰ，Ａ）

【文献】国際公開第２０１７／２１８３９４（ＷＯ，Ａ１）

【文献】特開２０１８－１１７０２４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／６８３

Ｈ０１Ｌ ２１／３０６５

Ｈ０１Ｌ ２１／３１

Ｈ０２Ｎ １３／００

(57)【特許請求の範囲】

【請求項1】

基板支持装置であって、
第１のカソード層を有するとともに、基板に基板電圧を印加するための基板電極が埋め込まれた、セラミック製の基板支持部、及び、
前記基板支持部の近傍に配置されたセラミック製のエッジリング部であって、前記第１のカソード層と単一のピースである第２のカソード層を有するとともに、エッジリングにエッジリング電圧を印加するためのエッジリング電極が埋め込まれたエッジリング部
を含む本体と、
前記エッジリング電極に接続されたエッジリング電圧制御回路と、
前記基板電極に接続された基板電圧制御回路と
を備え、
前記エッジリング電圧制御回路と前記基板電圧制御回路とが、前記エッジリング電圧と前記基板電圧との間の電圧差を生成するよう別々に同調されうる、基板支持装置。

【請求項2】

前記エッジリング電圧制御回路と前記基板電圧制御回路とが同一の回路である、請求項１に記載の装置。

【請求項3】

前記エッジリング電圧制御回路と前記基板電圧制御回路とが互いに異なっている、請求項１に記載の装置。

【請求項4】

前記エッジリング部と前記基板支持部との間に配置された絶縁体をさらに含む、請求項１に記載の装置。

【請求項5】

処理チャンバ装置であって、
チャンバ本体と、
前記チャンバ本体に載置されたリッドと、
前記リッドの上方に配置された誘導結合プラズマ装置と、
前記チャンバ本体内に配置された基板支持アセンブリであって、
第１のカソード層を有するとともに、基板電圧を印加するための基板電極が埋め込まれた、セラミック製の基板支持部、及び、
前記基板支持部の近傍に配置されたセラミック製のエッジリング部であって、前記第１のカソード層と単一のピースである第２のカソード層を有するとともに、エッジリングにエッジリング電圧を印加するためのエッジリング電極が埋め込まれたエッジリング部を含む本体を有する基板支持アセンブリと、
前記エッジリング電極に接続されたエッジリング電圧制御回路と、
前記基板電極に接続された基板電圧制御回路と
を備え、
前記エッジリング電圧制御回路と前記基板電圧制御回路とが、前記エッジリング電圧と前記基板電圧との間の電圧差を生成するよう別々に同調されうる、処理チャンバ装置。

【請求項6】

前記エッジリング電圧制御回路と前記基板電圧制御回路の両方に並列に接続された第１の整形ＤＣパルス電圧源をさらに含む、請求項１又は５に記載の装置。

【請求項7】

前記エッジリング電圧制御回路に接続された第１の整形ＤＣパルス電圧源、及び前記基板電圧制御回路に接続された第２の整形ＤＣパルス電圧源をさらに含む、請求項１又は５に記載の装置。

【請求項8】

前記エッジリング電圧制御回路及び前記基板電圧制御回路のうちの少なくとも１つが、少なくとも１つの可変的な受動素子を含む、請求項１又は５に記載の装置。

【請求項9】

前記少なくとも１つの可変的な受動素子が、少なくとも１つの整形ＤＣパルス電圧源と、前記エッジリング電極及び前記基板電極のうちの少なくとも１つと、の間に接続された可変キャパシタを含む、請求項８に記載の装置。

【請求項10】

前記少なくとも１つの可変的な受動素子が、少なくとも１つの整形ＤＣパルス電圧源と、前記エッジリング電極及び前記基板電極のうちの少なくとも１つと、の間に接続された可変インダクタを含む、請求項８に記載の装置。

【請求項11】

前記少なくとも１つの可変的な受動素子が、少なくとも１つの整形ＤＣパルス電圧源と、前記エッジリング電極及び前記基板電極のうちの少なくとも１つと、の間に接続された、キャパシタと直列に存在する可変インダクタを含む、請求項８に記載の装置。

【請求項12】

前記キャパシタが、可変キャパシタである、請求項１１に記載の装置。

【請求項13】

前記少なくとも１つの可変的な受動素子が、固定キャパシタと並列に接続され及び第１の抵抗器と直列に接続された可変キャパシタを含み、前記可変キャパシタと前記第１の抵抗器との間の第１の共通端子が、少なくとも１つの整形ＤＣパルス電圧源に接続され、前記可変キャパシタと前記固定キャパシタとの間の第２の共通端子が、前記エッジリング電極と前記基板電極のうちの少なくとも１つに接続される、請求項８に記載の装置。

【請求項14】

前記少なくとも１つの可変的な受動素子が、前記第１の抵抗器と前記固定キャパシタとの間に直列に接続された第２の抵抗器をさらに含む、請求項１３に記載の装置。

【請求項15】

処理チャンバを稼働させる方法であって、
前記処理チャンバは、
チャンバ本体と、
前記チャンバ本体内に配置された基板支持体と
を含み、
前記基板支持体が、
第１のカソード層を有するとともに、基板電極が埋め込まれた基板支持部と、
前記基板支持部の近傍に配置されたエッジリング部であって、前記第１のカソード層と単一のピースである第２のカソード層を有するとともに、エッジリング電極が埋め込まれたエッジリング部と
を有するセラミック製の本体を有し、
前記方法が、
基板電圧制御回路によって、前記基板電極に基板電圧を印加することと、
エッジリング電圧制御回路によって、前記エッジリング電極にエッジリング電圧を印加することと、
エッジリング電圧制御回路と基板電圧制御回路とを別々に同調させて、前記エッジリング電圧と前記基板電圧との間に電圧差を生成すること
を含む、方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施例は、概して、プラズマ処理チャンバのための基板支持体に関し、より詳細には、基板支持体の基板支持部に対して、基板支持体のエッジリング部に印加される電圧を変化させて、プラズマ処理チャンバ内のプラズマシースを制御するための装置及び方法に関する。

【背景技術】

【0002】

半導体テクノロジーノードが、デバイスの外形の小型化により進化するにつれて、基板のエッジの臨界寸法の均一性要件がより厳しくなり、ダイの歩留まりに影響を与える。工業用のラズマ反応器は、例えば、温度、ガス流、ＲＦ電力等といった基板全体のプラズマプロセスの均一性を制御するための複数の調節可能なノブ（ｔｕｎａｂｌｅ ｋｎｏｂ）を含む。

【0003】

処理中に、基板支持体に載置された基板には、当該基板上に材料を堆積させるプロセスと、当該基板から材料の一部を除去又はエッチングするプロセスとが、しばしば連続的に又は交互に施されうる。典型的には、基板の表面全体で均一な堆積速度及びエッチング速度を有することが有益である。しかしながら、プロセスの不均一性が、基板の表面全体で見られることが多く、基板の外周又はエッジにおいて顕著でありうる。基板の最端部におけるエッチングプロファイルが、異なるイオン密度、ＲＦ不均一性、又は先行する処理に起因して、基板の中心におけるエッチングプロファイルから外れうる。外周における上記の不均一性は、電界終端の影響に起因する可能性があり、エッジ効果と呼ばれることもある。上記のエッジ効果によって、基板のエッジ付近の有効なダイの歩留まりが下がる。

【0004】

より良好な均一性を得るための当該分野における１つの技術は、基板支持体に載置されたエッジリングに印加される電圧を調整して、基板のエッジにおけるイオン密度を変化させることである。これにより、最端部のプロセスプロファイル及びフィーチャ傾斜を制御するための調整ノブが提供される。このことは、エッジリングに埋め込まれたエッジリング電極に第１のＲＦ電圧を印加し、基板支持体に埋め込まれた基板支持電極に第２のＲＦ電圧を印加することによって達成されうる。しかしながら、複数のＲＦ源電圧の利用は、高コストが掛かる。基板支持体に対して可動なエッジリングといった、プラズマシースを制御するための他の方法及び装置が存在する。しかしながら、特定の電子デバイス製造プロセスには、厳しい粒子要件が課せられ、当該要件により、可動部品は望ましくないとされる。可動なエッジリングはまた、アーク放電に晒されうる。

【0005】

したがって、基板上でのプロセスの均一性を改善する装置及び方法に対する必要性が存在する。

【発明の概要】

【0006】

本開示は、基板支持体上に位置する基板に対して、エッジリングにおける電圧を操作するための装置及び方法を提供し、当該電圧操作は、基板エッジ付近のプロセスプロファイルを制御するための効果的なチューニングノブ（ｔｕｎｉｎｇ ｋｎｏｂ）として機能する。エッジリングの電圧を操作することによって、基板上のプロセス均一性を改善することが可能である。さらに、エッジリングの電圧を制御することで、基板エッジの付近に形成されたフィーチャの垂直性（すなわち、傾斜）の制御を支援することが可能である。

【0007】

一実施例において、本装置が、基板支持アセンブリを含み、基板支持アセンブリは、基板支持部を有する本体を有し、基板支持部には、基板に基板電圧を印加するための基板電極が埋め込まれている。基板支持アセンブリの本体が、基板支持部の近傍に配置されたエッジリング部をさらに有する。エッジリング部には、エッジリングにエッジリング電圧を印加するためのエッジリング電極が埋め込まれている。本装置は、エッジリング電極に接続されたエッジリング電圧制御回路をさらに含む。基板電圧制御回路が、基板電極に接続されている。エッジリング電圧制御回路と基板電圧制御回路とが、エッジリング電圧と基板電圧との間の電圧差を生成するよう別々に同調されうる。

【0008】

他の実施例において、本装置は処理チャンバを含み、処理チャンバは、チャンバ本体と、チャンバ本体に載置されたリッドと、リッドの上方に配置された誘導結合プラズマ装置と、チャンバ本体内に配置された基板支持アセンブリと、を含む。基板支持アセンブリは、基板支持部を有する本体を有し、基板支持部には、基板に基板電圧を印加するための基板電極が埋め込まれている。基板支持アセンブリの本体が、基板支持部の近傍に配置されたエッジリング部をさらに有する。エッジリング部には、エッジリングにエッジリング電圧を印加するためのエッジリング電極が埋め込まれている。本装置は、エッジリング電極に接続されたエッジリング電圧制御回路をさらに含む。基板電圧制御回路が、基板電極に接続されている。エッジリング電圧制御回路と基板電圧制御回路とが、エッジリング電圧と基板電圧との間の電圧差を生成するよう別々に同調されうる。

【0009】

他の実施例において、処理チャンバを稼働させる方法が開示される。処理チャンバが、
チャンバ本体と、
チャンバ本体内に配置された基板支持アセンブリと、を含み、
基板支持アセンブリが、
基板電極が埋め込まれた基板支持部と、
基板支持部の近傍に配置されたエッジリング部であって、エッジリング電極が埋め込まれたエッジリング部と
を有する本体を有する。
本方法は、基板電圧制御回路によって、基板電極に基板電圧を印加することを含む。本方法は、エッジリング電圧制御回路によって、エッジリング電極にエッジリング電圧を印加することをさらに含む。本方法は、エッジリング電圧制御回路と基板電圧制御回路とを別々に同調させて、エッジリング電圧と基板電圧との間の比を変更することをさらに含む。

【0010】

本開示の上述の特徴を詳細に理解できるように、上記で簡単に要約されている本開示のより詳細な説明が、実施形態を参照することによって得られ、それらの実施形態の一部が添付図面に示される。しかしながら、添付の図面は例示的な実施形態を示しているのにすぎず、従って、その範囲を限定するものと見做すべきではなく、他の同等に有効な実施形態を許容しうることに注意されたい。

【図面の簡単な説明】

【0011】

【図1】本開示の一実施形態に係る処理チャンバの概略的な断面図である。

【図2A-C】本開示の実施例に係る、基板のエッジに対するプラズマシースの概略図である。

【図3A-B】図１に示す基材支持体の拡大概略図を示す。

【図4】基板支持アセンブリの電極を駆動するためのエッジリング電圧制御回路／基板電圧制御回路の一実施形態を示す概略的な回路図である。

【図5】基板支持アセンブリの電極を駆動するためのエッジリング電圧制御回路／基板電圧制御回路の他の実施形態を示す概略的な回路図である。

【図6】基板支持アセンブリの電極を駆動するためのエッジリング電圧制御回路／基板電圧制御回路の他の実施形態を示す概略的な回路図である。

【図7】基板支持アセンブリの電極を駆動するためのエッジリング電圧制御回路／基板電圧制御回路の他の実施形態を示す概略的な回路図である。

【図8】基板支持アセンブリの電極を駆動するためのエッジリング電圧制御回路／基板電圧制御回路の他の実施形態を示す概略的な回路図である。

【図9】基板支持アセンブリの電極を駆動するためのエッジリング電圧制御回路／基板電圧制御回路の他の実施形態を示す概略的な回路図である。

【図10】基板支持アセンブリの電極を駆動するためのエッジリング電圧制御回路／基板電圧制御回路の他の実施形態を示す概略的な回路図である。

【図11】本開示の一態様に係る上述の支援回路の作業工程を示すフロー図である。

【図12A-B】整形ＤＣパルス電圧源が与えられる場合に、図４～図１０の可変キャパシタ及び／又は可変インダクタを変化させることで生成された、エッジリング又はウェハの変調された電圧波形の例示的なシミュレーション結果を示す。

【発明を実施するための形態】

【0012】

理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を指し示すために同一の参照番号を使用している。１の実施形態の構成要素及び特徴が、更なる記載がなくとも、他の実施形態に有益に組み込まれうることが想定されている。

【0013】

本開示は、概して、基板支持アセンブリの基板支持部とエッジリング支持部との間に電圧差を印加する装置及び方法に関する。基板支持アセンブリは、基板支持部を有する本体を有し、基板支持部には、基板の中心部分に基板電圧を印加するための基板電極が埋め込まれている。基板支持アセンブリの本体は、基板支持部の近傍に配置されたエッジリング部をさらに有する。エッジリング部には、基板のエッジ部分にエッジリング電圧を印加するためのエッジリング電極が埋め込まれている。

【0014】

本装置及び本方法は、エッジリング電極に接続されたエッジリング電圧制御回路をさらに含む。基板電圧制御回路が、基板電極に接続されている。少なくとも１つの整形ＤＣパルス電圧源が、エッジリング電圧制御回路と基板電圧制御回路の一方又は両方に接続されている。エッジリング電圧制御回路と基板電圧制御回路とが、エッジリング電圧と基板電圧との間の電圧差を生成するよう別々に同調されうる。

【0015】

プラズマシースが、様々なイオン密度、ＲＦ不均一性、又は先行する処理に起因して、エッジリングの近傍で不均一になると、エッジリング電圧制御回路及び基板電圧制御回路の一方又は両方が、基板とエッジリングとの間の電圧振幅差に影響を与えるために調整される。エッジリング電圧制御回路及び基板電圧制御回路の一方又は両方を同調させることを介した電圧振幅差の調整により、結果として、基板の外周付近のプラズマシースの調整がもたらされる。基板の外周においてシースを曲げることは、基板のエッジから（プロセス条件に従って）約０ｍｍ～１０ｍｍの領域における、イオンの集束（エッチ速度の増加）、又はイオンの非集束（エッチ速度の低減）のいずれかとなる。

【0016】

本開示は、先行する処理ステップにより残された最端部の不均一性を補正する必要性にも対処する。これらの用途の全てにおいて、プロセスが粒子から非常に影響を受けるときには、例えば論理回路の用途においては、基板の近傍に可動部品を有することは高リスクと見做される。本開示は、可動部品を設けずに、最端部での電圧同調性に対する必要性に対処する。

【0017】

図１は、本開示の一実施例に係る処理チャンバ１００の概略的な断面図である。処理チャンバ１００は、チャンバ本体１０１及びリッド１０２を含み、チャンバ本体１０１とリッド１０２とは、内部空間１２４を一緒に画定する。チャンバ本体１０１は、典型的に、電気接地１０３に接続されうる。基板支持アセンブリ１０４が、内部空間内に配置されており、自身に載置された基板１０５を処理中に支持する。エッジリング１０６が、基板支持アセンブリ１０４に載置されており、基板１０５の外周を取り囲んでいる。処理チャンバ１００はまた、処理チャンバ１００内で反応種のプラズマを生成するための誘導結合プラズマ装置１０７と、処理チャンバ１００のシステム及びサブシステムを制御するよう適合されたコントローラ１０８と、を含む。

【0018】

基板支持アセンブリ１０４が、内部空間１２４内に配置されている。基板支持アセンブリ１０４は、一般に、少なくとも１つの基板支持体１５２を含む。基板支持体１５２は、静電チャック１５０を含み、静電チャック１５０は、処理される基板１０５の下にあって当該基板１０５を支持するよう構成された基板支持部１５４と、エッジリング１０６を支持するよう構成されたエッジリング部１５６と、を含む。基板支持アセンブリ１０４は、追加的に、ヒータアセンブリ１６９を含んでよい。基板支持アセンブリ１０４は、冷却基部１３１も含んでよい。冷却基部１３１は、代替的に、基板支持アセンブリ１０４と別体であってよい。基板支持アセンブリ１０４は、支持ペデステル１２５に着脱可能に結合されうる。支持ペデステル１２５は、チャンバ本体１０１に取り付けられている。支持ペデスタル１２５は、任意選択的に、設備プレート１８０を含んでよい。基板支持アセンブリ１０４は、支持ペデスタル１２５から周期的に取り外すことが可能であり、基板支持アセンブリ１０４の１つ以上の部品を新しくすることが可能となる。リフトピン１４６が、従来知られるように基板支持アセンブリ１０４を貫通して配置され、基板の移動を容易にする。

【0019】

設備プレート１８０は、静電チャック１５０及び冷却基部１３１からの複数の流体接続部を収容するよう構成される。設備プレート１８０はまた、静電チャック１５０及びヒータアセンブリ１６９からの複数の流体接続部を収容するよう構成される。無数の接続部が、基板支持アセンブリ１０４の外部又は内部を通りうるが、設備プレート１８０は、各端子への接続のためのインタフェースを提供する。

【0020】

基板電極１０９が、基板支持アセンブリ１０４の上面１６０に載置された基板１０５に基板電圧を印加するために、静電チャック１５０の基板支持部１５４に埋め込まれている。エッジリング部１５６には、エッジリング１０６にエッジリング電圧を印加するために、エッジリング電極１１１が埋め込まれている。エッジリング電圧制御回路１５５が、エッジリング電極１１１に接続されている。基板電圧制御回路１５８が、基板電極１０９に接続されている。一実施形態において、第１の整形ＤＣパルス電圧源１５９が、エッジリング電圧制御回路１５５と基板電圧制御回路１５８の一方又は両方に接続されている。他の実施形態において、第１の整形ＤＣパルス電圧源１５９が、エッジリング電圧制御回路１５５に接続され、第２の整形ＤＣパルス電圧源１６１が、基板電圧制御回路１５８に接続されている。エッジリング電圧制御回路１５５と基板電圧制御回路１５８とが、エッジリング電圧と基板電圧との間の電圧差を生成するよう別々に同調されうる。基板電圧制御回路１５８及びエッジリング電圧制御回路１５５はそれぞれ、可変的な及び／又は固定のキャパシタ及び／又はインダクタを含み、エッジリング電圧及び基板電圧の独立した同調性を提供する。基板電極１０９が、チャック電源１１５にさらに接続されており、処理中に静電チャック１５０による上面１６０への基板１０５のチャッキングを促進する。

【0021】

誘導結合プラズマ装置１０７が、リッド１０２の上方に配置されており、処理チャンバ１００内のガスにＲＦ電力を誘導結合してプラズマ１１６を生成するよう構成されている。誘導結合プラズマ装置１０７は、リッド１０２の上方に配置された第１のコイル１１８及び第２のコイル１２０を含む。各コイル１１８、１２０の相対的な位置、直径の比、及び／又は、各コイル１１８、１２０の巻き数はそれぞれ、形成されているプラズマ１１６のプロファイル又は密度を制御するために所望のように調整することが可能である。第１のコイル１１８、及び第２のコイル１２０のそれぞれが、ＲＦ給電構造１２３を介して、整合回路１２２を通じてＲＦ電源１２１に接続されている。ＲＦ電源１２１は、例として、５０ｋＨｚ～１３．５６ＭＨｚの範囲内の同調可能な周波数で、最大約４０００Ｗまで（しかし、最大約４０００Ｗには限定されない）生成することが可能でありうるが、他の周波数及び電力が、特定の用途のために所望のように利用されうる。

【0022】

幾つかの実施例において、分割キャパシタといった電力分割器１２６が、ＲＦ給電構造１２３とＲＦ電源１２１との間に設けられ、各第１のコイル１１８及び各第２のコイル１２０に供給されるＲＦ電力の相対量が制御されうる。

【0023】

他の実施形態において、容量結合プラズマ装置（図示せず）が、リッド１０２の上方で利用されうる。

【0024】

ヒータ要素１２８が、処理チャンバ１００の内部の加熱を促進するために誘電体リッド１０２に載置されうる。ヒータ要素１２８は、リッド１０２と、第１のコイル１１８及び第２のコイル１２０と、の間に配置されうる。幾つかの実施形態において、ヒータ要素１２８が、抵抗性加熱要素を含んでよく、ヒータ要素１２８の温度を所望の範囲内で制御するのに十分なエネルギーを提供するよう構成された電源１３０、例えばＡＣ電源に接続されてよい。

【0025】

稼働中に、半導体基板、又はプラズマ処理に適した他の基板といった基板１０５が、基板支持アセンブリ１０４に載置される。基板リフトピン１４６は、基板支持アセンブリ１０４内を可動に配置されており、基板支持アセンブリ１０４の上に基板１０５を移動するのを支援する。基板１０５が配置された後で、処理ガスが、ガスパネル１３２から入口ポート１３４を通って、チャンバ本体１０１の内部空間１２４へと供給される。ＲＦ電源１２１からの電力を第１のコイル１１８及び第２のコイル１２０に印加することによって、処理ガスが、処理チャンバ１００内で点火されてプラズマ１１６となる。チャンバ本体１００の内部空間１２４内の圧力が、バルブ１３６及び真空ポンプ１３８を用いて制御されうる。

【0026】

処理チャンバ１００は、処理中に処理チャンバ１００の動作を制御するためにコントローラ１０８を含む。コントローラ１０８は、中央処理装置（ＣＰＵ：ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）１４０と、メモリ１４２と、ＣＰＵ１４０のためのサポート回路１４４と、を含み、プロセスチャンバ１００の構成要素の制御を促進する。コントローラ１０８は、様々なチャンバ及びサブプロセッサを制御するための工業環境で利用可能な任意の形態の汎用コンピュータプロセッサのうちの１つでありうる。メモリ１４２は、本明細書に記載するやり方で処理チャンバ１００の動作を制御するために実行又は呼び出されうるソフトウェア（ソースコード又はオブジェクトコード）を格納する。コントローラ１０８は、第１の整形ＤＣパルス電圧源１５９、第２の整形ＤＣパルス電圧源１６１、エッジリング電圧制御回路１５５、及び基板電圧制御回路１５８を制御するよう構成される。

【0027】

図２Ａ～図２Ｃは、本開示の実施例に係る、基板１０５のエッジに対する、処理チャンバ１００内で生成されたプラズマ１１６の下にあるプラズマシース１７６の概略図である。図２Ａは、エッジリング１０６と、静電チャック１５０の上にある基板１０５と、に対するベースライン・プラズマシース１７６を示す。基板電極１０９とエッジリング電極１１１とに同じ電圧が印加されると、エッジリング１０６の上面と基板１０５の上面とが実質的に同一平面上にあり、プラズマシース１７６の境界が、当該シース１７６が基板１０５のエッジ部分１６６の上を横切るときに、基板１０５に対して実質的に直線的で、かつ平行である。プラズマシース１７６は、エッジリング１０６の上面及び基板１０５の上面と実質的に平行であり、これら上面から等しく離間している。基板１０５及びエッジリング１０６の上方で均一なプラズマが生成されると仮定すると、図２Ａに示すプラズマシース１７６のプロファイルによって、基板１０５に向かって、中心からエッジまで均一なイオン密度及びイオンエネルギーをもたらされる。一実施例において、基板１０５とエッジリング１０６との間に電圧差がない。これは、ベースライン電圧と称されうる。

【0028】

所定数の基板が処理された後で、エッジリング１０６の高さが、基板上部とはもはや同一平面上になく、基板上部よりも低い可能性があり、結果として、基板１０５のエッジ部分１６６で望まれないエッジ効果が形成される。他の用途において、プラズマ密度、ガス濃度等の不均一性によって、基板１０５のエッジ部分１６６付近で処理プロファイルの不均一性が生じうる。さらに別の用途において、先行するプロセスによって、中心からエッジへの不均一なフィーチャ・プロファイルがもたらされ、このような均一性を、エッジチューニングノブを用いて補正することが望まれる。エッジ効果に対処するために、エッジリング１０６と基板１０５との間で、正の電圧差又は負の電圧差が形成される。

【0029】

基板電極１０９と比べて、より高い電圧がエッジリング電極１１１に印加される図２Ｂで示されるように、境界のプラズマシース１７６は、基板１０５とエッジリング１０６との界面においてもはや平らではなく、基板１０５の表面に対して、エッジリング１０６の表面とは異なった間隔を有している。プラズマシース１７６のプロファイルは、基板１０５の中心１６８に対して、基板１０５のエッジ部１６６においてより広い。これは、基板１０５の中心に対する、基板１０５のエッジ部分１６６でのイオン濃度の低下を示している。したがって、このことにより、基板１０５の中心１６８に対して、基板１０５のエッジ部分１６６においてエッチング速度が下がり、さらに、基板１０５のエッジ部分１６６に衝突するイオンの入射角が変わる。

【0030】

図２Ｃは、基板電極１０９と比べて、より低い電圧がエッジリング電極１１１に印加されたときに、基板１０５のエッジにおいてシースの境界／高さをどのように制御可能に変更しうるかを示している。プラズマシース１７６のプロファイルは、基板１０５のエッジ部分１６６において、基板１０５の中心１６８に対してより狭い。従って、イオンが、基板１０５のエッジ部分１６６へと集束されている。従って、このことにより、基板１０５のエッジ部分１６６におけるエッチング速度が上がり、さらに、基板１０５のエッジ部分１６６に衝突するイオンの入射角を変える。

【0031】

図３Ａ及び３Ｂは、図１に示された基板支持体１５２の拡大概略図を示している。基板支持体１５２は、本体１７４を有する。本体１７４は、基板支持部１５４、及びエッジリング部１５６を含む。基板支持部１５４は、第１の絶縁層１８２と、任意選択的な第２の絶縁層１８４と、第１のカソード１８８と、を含む。基板支持部１５４の第１絶縁層１８２は、セラミックで作製されうる。基板支持部１５４の第１の絶縁層１８２には、基板１０５に基板電圧を印加するための基板電極１０９が埋め込まれうる。任意選択的な第２の絶縁層１８４は、第１の絶縁層１８２の下に存在し、セラミックで作製され、基板支持体１５２内の他の導電性の構成要素からの、基板電極１０９の熱的及び電気的絶縁を改善する。第１のカソード１８８は、基板支持部１５４の第１の絶縁層１８２及び第２の絶縁層１８４の一方又は両方の下に存在しうる。

【0032】

エッジリング部１５６が、基板支持部１５４の近傍に配置されている。エッジリング部１５６は、エッジリング１０６を支持しうる。エッジリング部１５６は、第１の絶縁層１８３、任意選択的な第２の絶縁層１８５、及び第２のカソード１９１を含みうる。第１の絶縁層には、エッジリング１０６にエッジリング電圧を印加するためのエッジリング電極１１１が埋め込まれている。第１絶縁層１８３は、セラミックで作製されうる。任意選択的な第２の絶縁層１８５は、セラミック製の第１の絶縁層１８３の下に存在し、基板支持体１５２内の他の導電性の構成要素からの、エッジリング電極１１１の熱的及び電気的絶縁を改善する。第２のカソード１９１は、エッジリング部１５６の第１の絶縁層１８３及び第２の絶縁層１８５の一方又は両方の下に存在しうる。円筒状の低誘電率誘電体層１９５が、エッジリング部１５６を、基板支持部１５４から横方向に完全に又は部分的に分離しうる。エッジリング部１５６が基板支持部１５４から部分的に分離される実施形態において、第１のカソード１８８と第２のカソード１９１とが単一のピースであってよく、及び／又は、基板１０５の下の第２の絶縁層１８４とエッジリング１０６の下の第２の絶縁層とが単一ピースであってよい。

【0033】

エッジリング電圧制御回路１５５の第１の接点が、エッジリング電極１１１に電気的に接続されている。基板電圧制御回路１５８の第１の接点が、基板電極１０９に電気的に接続されている。エッジリング電圧制御回路１５５は、基板支持アセンブリ１０４内に組み込まれてよく、基板支持アセンブリ１０４の外部ではあるが処理チャンバ１００の内部にあってよく、又は、処理チャンバ１００から完全な外部にあってよい。

【0034】

一実施形態において、エッジリング電圧制御回路１５５と基板電圧制御回路１５８の両方の第２の接点が、第１の整形ＤＣパルス電圧源１５９に一緒に接続されうる。他の実施形態において、エッジリング電圧制御回路１５５の第２の接点が、基板電圧制御回路１５８の第２の接点には繋がれていない。しかしながら、エッジリング電圧制御回路１５５の第２の接点が、第１の整形ＤＣパルス電圧源１５９に個別に接続され、基板電圧制御回路１５８の第２の接点が、第２の整形ＤＣパルス電圧源１６１に接続される。１個又は２個のいずれかの整形ＤＣパルス電圧源の構成において、エッジリング電圧制御回路１５５と基板電圧制御回路１５８とが、エッジリング電圧と基板電圧との間の電圧差を生成するよう別々に同調されうる。

【0035】

一実施形態において、エッジリング電圧制御回路１５５と基板電圧制御回路１５８とは、同一の回路である。他の実施形態において、エッジリング電圧制御回路１５５と基板電圧制御回路１５８とは互いに異なっている。一実施形態において、エッジリング電圧制御回路１５５及び基板電圧制御回路１５８の少なくとも１つが、少なくとも１つの可変的な受動素子を含み、エッジリング電極１１１及び基板電極１０９、又は、エッジリング電極１１１若しくは基板電極１０９のいずれかに印加される電圧の同調性を提供する。

【0036】

図４は、基板支持アセンブリ１０４の電極１０９、１１１を駆動するためのエッジリング電圧制御回路／基板電圧制御回路４００の一実施形態を示す概略的な回路図である。第１の整形ＤＣパルス電圧源１５９、又は第２の整形ＤＣパルス電圧源１６１が、接地と、順方向バイアスダイオード１９４と、の間に結合されている。順方向バイアスされたダイオード１９４が、電流帰還路１６３に接続されており、この電流帰還路１６３は、インダクタ１９７と直列に接地に結合された抵抗器１９６を含んでいる。浮遊キャパシタンス１９８とプラズマシース１７６との間には、キャパシタンス１９９が存在しうる。可変キャパシタ２０２が、順方向バイアスダイオード１９４と、エッジリング電極１１１又は基板電極１０９のいずれかと、に結合されている。可変キャパシタ２０２は、浮遊キャパシタンス１９８にも結合されている。プラズマシース１７６は、ダイオード２０６と並列に結合されたキャパシタ２０４と、接地及び可変キャパシタ２０２に結合された電流源２０８と、を含む回路としてモデル化されうる（プラズマモデル１７６）。

【0037】

電圧は、エッジリング電極１１１及び基板電極１０９において測定することが可能である。測定された電圧を用いて、コントローラ１０８が、基板電極１０９に対するエッジリング電極１１１の電圧比を決定する。測定結果に基づいて、エッジリング電圧制御回路１５５又は基板電圧制御回路１５８の一方又は両方における可変キャパシタ２０２を調整して、エッジリング１０６で発生する電圧に影響を与えるエッジリング電極１１１、及び／又は、基板１０５の基板電極１０９に印加される電圧を操作することが可能である。その結果、エッジリング１０６及び基板１０５の上方のプラズマシース１７６の高さを整形することが可能である。可変キャパシタ２０２を変化させることによって、エッジリング１０６又は基板の電圧波形の振幅を、ほぼゼロから、完全に整形されたＤＣパルス入力電圧までの間で変化させることが可能である。

【0038】

図５は、基板支持アセンブリ１０４の電極１０９、１１１を駆動するために利用することが可能なエッジリング電圧制御回路／基板電圧制御回路５００の他の実施形態を示す概略的な回路図である。第１の整形ＤＣパルス電圧源１５９、又は第２の整形ＤＣパルス電圧源１６１が、接地と順方向バイアスダイオード１９４との間に結合されており、順方向バイアスダイオード１９４は、インダクタ１９７と直列に接地に結合された抵抗器１９６で構成された電流帰還路１６３に結合されている。一実施形態において、可変インダクタ２１０が、順方向バイアスダイオード１９４と、エッジリング電極１１１又は基板電極１０９のいずれかと、に結合されている。可変インダクタ２１０は、浮遊キャパシタンス１９８にも結合されている。

【0039】

上述のように、電圧が、エッジリング電極１１１及び基板電極１０９において測定することが可能である。測定された電圧を用いて、コントローラ１０８が、基板電極１０９に対するエッジリング電極１１１の電圧比を決定する。測定結果に基づいて、エッジリング電圧制御回路１５５又は基板電圧制御回路１５８の一方又は両方における可変インダクタ２１０を調整して、エッジリング１０６で発生する電圧に影響を与えるエッジリング電極１１１、及び／又は、基板１０５の基板電極１０９に印加される電圧を操作することが可能である。その結果、エッジリング１０６及び基板１０５の上方のプラズマシース１７６の高さを変更することが可能である。可変インダクタ２１０を変化させることによって、エッジリング又は基板の電圧波形の振幅を、ほぼゼロから、完全に整形されたＤＣパルス入力電圧までの間で変化させることが可能である。

【0040】

図６は、基板支持アセンブリ１０４の電極１０９、１１１を駆動するためのエッジリング電圧制御回路／基板電圧制御回路６００の他の実施形態を示す概略的な回路図である。第１の整形ＤＣパルス電圧源１５９、又は第２の整形ＤＣパルス電圧源１６１が、接地と順方向バイアスダイオード１９４との間に結合されており、順方向バイアスダイオード１９４は、インダクタ１９７と直列に接地に結合された抵抗器１９６を含む電流帰還路１６３に結合されている。可変インダクタ２１２の一方の端子が、固定キャパシタ２１４と直列に結合されており、この固定キャパシタ２１４は、順方向バイアスダイオード１９４に結合されている。可変インダクタ２１２の他方の端子は、エッジリング電極１１１又は基板電極１０９のいずれかに結合されている。可変インダクタ２１２は、浮遊キャパシタンス１９８にも結合されている。

【0041】

上述のように、電圧が、エッジリング電極１１１及び基板電極１０９において測定することが可能である。測定された電圧を用いて、コントローラ１０８が、基板電極１０９に対するエッジリング電極１１１の電圧比を決定する。測定結果に基づいて、エッジリング電圧制御回路１５５又は基板電圧制御回路１５８の一方又は両方における可変インダクタ２１２を調整して、エッジリング１０６で発生する電圧に影響を与えるエッジリング電極１１１、及び／又は、基板１０５の基板電極１０９に印加される電圧を操作することが可能である。その結果、エッジリング１０６及び基板１０５の上方のプラズマシース１７６の高さを整形することが可能である。可変インダクタ２１２を変化させることによって、エッジリング又は基板の電圧波形の振幅を、ほぼゼロから、完全に整形されたＤＣパルス入力電圧までの間で変化させることが可能である。

【0042】

図７は、基板支持アセンブリ１０４の電極１０９、１１１を駆動するためのエッジリング電圧制御回路／基板電圧制御回路７００の他の実施形態を示す概略的な回路図である。第１の整形ＤＣパルス電圧源１５９、又は第２の整形ＤＣパルス電圧源１６１が、接地と順方向バイアスダイオード１９４との間に結合されており、順方向バイアスダイオード１９４は、インダクタ１９７と直列に接地に結合された抵抗器１９６を含む電流帰還路１６３に結合されている。可変キャパシタ２１６が、可変インダクタ２１８と直列に結合されている。可変キャパシタ２１６はまた、順方向バイアスダイオード１９４に結合されている。可変インダクタ２１８はまた、エッジリング電極１１１又は基板電極１０９のいずれかと直列に結合されている。可変インダクタ２１８は、浮遊キャパシタンス１９８にも結合されている。

【0043】

上述のように、電圧が、エッジリング電極１１１及び基板電極１０９において測定することが可能である。測定された電圧を用いて、コントローラ１０８が、基板電極１０９に対するエッジリング電極１１１の電圧比を決定する。測定結果に基づいて、エッジリング電圧制御回路１５５又は基板電圧制御回路１５８の一方又は両方における可変キャパシタ２１６及び／又は可変インダクタ２１８を調整して、エッジリング１０６で発生する電圧に影響を与えるエッジリング電極１１１、及び／又は、基板１０５の基板電極１０９に印加される電圧を操作することが可能である。その結果、エッジリング１０６及び基板１０５の上方のプラズマシース１７６の高さを整形することが可能である。可変キャパシタ２１６及び／又は可変インダクタ２１８を変化させることによって、エッジリング又は基板の電圧波形の振幅を、ほぼゼロから、完全に整形されたＤＣパルス入力電圧までの間で変化させることが可能である。

【0044】

図８は、基板支持アセンブリ１０４の電極１０９、１１１を駆動するためのエッジリング電圧制御回路／基板電圧制御回路８００の他の実施形態を示す概略的な回路図である。第１の整形ＤＣパルス電圧源１５９、又は第２の整形ＤＣパルス電圧源１６１が、接地と順方向バイアスダイオード１９４との間に結合されており、順方向バイアスダイオード１９４は、インダクタ１９７と直列に接地に結合された抵抗器１９６で構成された電流帰還路１６３に結合されている。可変キャパシタ２２０の第１の端子が、順方向バイアスダイオード１９４に結合されている。可変キャパシタ２２０の第１の端子はさらに、固定抵抗器２２４に結合されており、固定抵抗器２２４は、電流帰還路１６３と、固定キャパシタ２２２の一方の端子と、に結合されており、固定キャパシタ２２２の第２の端子は、可変キャパシタ２２０の第２の端子と結合され、さらに、エッジリング電極１１１又は基板電極１０９のいずれかに結合されている。可変キャパシタ２２０は、浮遊キャパシタンス１９８にも結合されている。

【0045】

上述のように、電圧が、エッジリング電極１１１及び基板電極１０９において測定することが可能である。測定された電圧を用いて、コントローラ１０８が、基板電極１０９に対するエッジリング電極１１１の電圧比を決定する。測定結果に基づいて、エッジリング電圧制御回路１５５又は基板電圧制御回路１５８の一方又は両方における可変キャパシタ２２０を調整して、エッジリング１０６で発生する電圧に影響を与えるエッジリング電極１１１、及び／又は、基板１０５の基板電極１０９に印加される電圧を操作することが可能である。その結果、エッジリング１０６及び基板１０５の上方のプラズマシース１７６の高さを整形することが可能である。可変キャパシタ２２０を変化させることによって、エッジリング又は基板の電圧波形の振幅を、ほぼゼロから、完全に整形されたＤＣパルス入力電圧までの間で変化させることが可能である。

【0046】

図９は、基板支持アセンブリ１０４の電極１０９、１１１を駆動するためのエッジリング電圧制御回路／基板電圧制御回路９００の他の実施形態を示す概略的な回路図である。第１の整形ＤＣパルス電圧源１５９、又は第２の整形ＤＣパルス電圧源１６１が、接地と順方向バイアスダイオード１９４との間に結合されている。可変キャパシタ２２５の第１の端子が、順方向バイアスダイオード１９４に結合されている。可変キャパシタ２２５の第１の端子は、さらに、第１の固定抵抗器２２６に接続され、第１の固定抵抗器２２６は、電流帰還路１６３に結合され、さらに、第２の固定抵抗器２２８の一方の端子に結合されている。第２の固定抵抗器２２８は、固定キャパシタ２３０の第１の端子と直列に結合されている。固定キャパシタ２３０の第２の端子は、可変キャパシタ２２５の第２の端子と結合され、さらに、エッジリング電極１１１又は基板電極１０９のいずれかと結合されている。可変キャパシタ２２５は、浮遊キャパシタンス１９８にも結合されている。

【0047】

上述のように、電圧が、エッジリング電極１１１及び基板電極１０９において測定することが可能である。測定された電圧を用いて、コントローラ１０８が、基板電極１０９に対するエッジリング電極１１１の電圧比を決定する。測定結果に基づいて、エッジリング電圧制御回路１５５又は基板電圧制御回路１５８の一方又は両方における可変キャパシタ２２５を調整して、エッジリング１０６で発生する電圧に影響を与えるエッジリング電極１１１、及び／又は、基板１０５の基板電極１０９に印加される電圧を操作することが可能である。その結果、エッジリング１０６及び基板１０５の上方のプラズマシース１７６の高さを整形することが可能である。可変キャパシタ２２５を変化させることによって、エッジリング又は基板の電圧波形の振幅を、ほぼゼロから、完全に整形されたＤＣパルス入力電圧までの間で変化させることが可能である。

【0048】

図１０は、基板支持組立体１０４の電極１０９、１１１を駆動するためのエッジリング制御回路／基板電圧制御回路１０００の他の実施形態を示す概略的な回路図である。第１の整形ＤＣパルス電圧源１５９、又は第２の整形ＤＣパルス電圧源１６１が、接地と順方向バイアスダイオード１９４との間に結合されている。可変キャパシタ２３１の第１の端子が、順方向バイアスダイオード１９４に結合されている。可変キャパシタ２３１の第１の端子は、さらに、第１の固定抵抗器２３２にさらに結合されており、第１の固定抵抗器２３２は、固定インダクタ２３４の一方の端子と直列である。固定インダクタ２３４は、電流帰還路１６３に結合されている。固定インダクタ２３４の第２の端子は、さらに、第２の固定抵抗器２３６の第１の端子に結合されている。第２の固定抵抗器２３６の第２の端子は、固定キャパシタ２３８の第１の端子に結合されている。固定キャパシタ２３８の第２の端子は、可変キャパシタ２３１の第２の端子と結合され、さらに、エッジリング電極１１１又は基板電極１０９のいずれかと結合されている。可変キャパシタ２３１は、浮遊キャパシタンス１９８にも結合されている。

【0049】

上述のように、電圧が、エッジリング電極１１１及び基板電極１０９において測定することが可能である。測定された電圧を用いて、コントローラ１０８が、基板電極１０９に対するエッジリング電極１１１の電圧比を決定する。測定結果に基づいて、エッジリング電圧制御回路１５５又は基板電圧制御回路１５８の一方又は両方における可変キャパシタ２３１を調整して、エッジリング１０６で発生する電圧に影響を与えるエッジリング電極１１１、及び／又は、基板１０５の基板電極１０９に印加される電圧を操作することが可能である。その結果、エッジリング１０６及び基板１０５の上方のプラズマシース１７６の高さを整形することが可能である。可変キャパシタ２３１を変化させることによって、エッジリング又は基板の電圧波形の振幅を、ほぼゼロから、完全に整形されたＤＣパルス入力電圧までの間で変化させることが可能である。

【0050】

図１１は、上述した支援回路１５５、１５８のための作業工程１１００を示すフロー図である。処理プロセス１１００は、本開示で提供される図４～図１０の回路構成を用いて実現することが可能である。処理プロセス１１００はまた、処理チャンバ１００を稼働させる方法を提供する。

【0051】

工程１１０５において、コントローラ１０８が、基板電圧制御回路１５８によって、基板電極１０９に基板電圧を印加する。工程１１１０において、コントローラ１０８が、エッジリング電圧制御回路１５５によって、エッジリング電極１１１にエッジリング電圧を印加する。工程１１１５において、コントローラ１０８が、エッジリング電極１１１及び基板電極１０９において電圧を測定する。測定結果に基づいて、コントローラ１０８は、エッジリング１０６の電圧と基板１０５の電圧との間の振幅比を決定する。工程１１２０において、コントローラ１０８は、エッジリング電圧制御回路１５５及び／又は基板電圧制御回路１５８における可変キャパシタ又は可変インダクタの値についての予測、及び、整形ＤＣパルス電圧源１５９、１６１の出力電圧の値を更新する。工程１１２５において、コントローラ１０８が、指定された振幅差（比）を有する目標のエッジリング電圧及び基板電圧を実現するために、フィードバック制御ループ１１１５、１１２０、及び１１２５を介して、エッジリング電圧制御回路１５５、基板電圧制御回路１５８、及び、整形ＤＣパルス電圧源１５９、１６１の出力電圧を調整する。

【0052】

図１２Ａ及び図１２Ｂは、整形されたＤＣパルス電圧入力が与えられる場合に、図４～図１０の可変キャパシタ及び／又は可変インダクタを変化させることで生成された、エッジリング又はウェハの変調された電圧波形の例示的なシミュレーション結果を示している。固定の入力電圧振幅について、可変キャパシタ及び可変インダクタによって、同調回路の出力電圧の振幅を、ほぼゼロから完全な入力電圧までの間で調整する一方で、出力電圧の形状を維持して、パルスオン時間を通じて基板電圧とエッジリング電圧との間の一定の電圧差を保つことが可能である。

【0053】

本開示の利点は、チャンバの部品を置換する代わりに、基板のエッジでプラズマシースを調整する能力を含み、これにより、ダウンタイムを低減し消耗品の費用を削減しながら、デバイスの歩留まりを改善する。追加的に、本明細書に記載される態様によって、基板の中心でのプラズマパラメータに影響を与えることなく、基板のエッジにおいてプラズマシースを調節することが可能となり、これにより、最端部でのプロセスプロファイル制御と、フィーチャの傾斜補正と、のためのチューニングノブが提供される。

【図1】

【図2A-C】

【図3A-B】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12A-B】