特許 7253730 半導体装置の製造方法及び半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-03-30

(45)【発行日】2023-04-07

(54)【発明の名称】半導体装置の製造方法及び半導体装置

(51)【国際特許分類】

   H01L 21/02 20060101AFI20230331BHJP

   H01L 29/12 20060101ALI20230331BHJP

   H01L 29/78 20060101ALI20230331BHJP

   H01L 21/336 20060101ALI20230331BHJP

【ＦＩ】

H01L21/02 B

H01L29/78 652T

H01L29/78 652K

H01L29/78 658F

H01L29/78 658K

【請求項の数】 1

(21)【出願番号】P 2018242366

(22)【出願日】2018-12-26

(65)【公開番号】P2020107639

(43)【公開日】2020-07-09

【審査請求日】2021-12-07

(73)【特許権者】

【識別番号】390003665

【氏名又は名称】株式会社日進製作所

(73)【特許権者】

【識別番号】519135633

【氏名又は名称】公立大学法人大阪

(74)【代理人】

【識別番号】100124039

【弁理士】

【氏名又は名称】立花 顕治

(74)【代理人】

【識別番号】100179213

【弁理士】

【氏名又は名称】山下 未知子

(74)【代理人】

【識別番号】100170542

【弁理士】

【氏名又は名称】桝田 剛

(72)【発明者】

【氏名】糸井 正拡

(72)【発明者】

【氏名】宇田 啓一郎

(72)【発明者】

【氏名】椋田 睦夫

(72)【発明者】

【氏名】重川 直輝

【審査官】平野 崇

(56)【参考文献】

【文献】特表２００６－５２７４７９（ＪＰ，Ａ）

【文献】特開２０１２－０７４６９６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／０２

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

炭化シリコン基板を用意するステップと、
一面に二酸化ケイ素膜の形成されたシリコン基板を用意するステップと、
前記炭化シリコン基板及び前記シリコン基板の前記二酸化ケイ素膜を常温直接接合法により接合するステップと、
前記接合するステップの後、互いに接合された前記炭化シリコン基板及び前記シリコン基板に対してアニール処理を行うステップと、
を備え、
前記アニール処理の温度は５００度～９００度である、
半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法及び半導体装置に関する。

【背景技術】

【0002】

近年、炭化シリコン（炭化ケイ素、シリコンカーバイド、ＳｉＣ）を基板に用いたＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）、ショットキーバリアダイオード等のパワーデバイスの開発がなされている。炭化シリコン基板を用いたパワーデバイスは、従来のシリコン系デバイスに比べて、材料のバンドギャップが広い等の理由により、高耐圧性、高速性、省エネルギー性等に優れた特長を有している。例えば、特許文献１には、炭化シリコン基板を用いた半導体装置の製造方法が提案されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１７－１６８６８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本件発明者らは、特許文献１のような、炭化シリコン基板を用いた半導体装置の従来の製造方法には、次のような問題点があることを見出した。すなわち、従来の製造方法では、ＭＯＳ構造を形成するに際して、研磨された平坦な表面構造を有する炭化シリコン基板を用意し、用意した炭化シリコン基板の表面を高温で長時間酸化性雰囲気に晒すことで、ゲートとして機能する二酸化ケイ素膜をこの表面に形成する。この熱酸化処理の際に、炭化シリコン基板中の炭素原子が二酸化ケイ素膜中に取り込まれることで、二酸化ケイ素膜と炭化シリコン基板との界面において炭素原子に起因した不純物準位が形成されてしまう。この不純物準位が形成されると、ＭＯＳＦＥＴが動作する際に、電子の移動度を低下させる等、半導体装置の電気特性が劣化してしまう。本件発明者らは、従来の製造方法では、このような問題点があることを見出した。

【0005】

本発明は、一側面では、このような実情を鑑みてなされたものであり、その目的は、炭化シリコン基板を備える電気特性の優れた半導体装置及びその製造方法を提供することである。

【課題を解決するための手段】

【0006】

本発明は、上述した課題を解決するために、以下の構成を採用する。

【0007】

すなわち、本発明の一側面に係る半導体装置の製造方法は、炭化シリコン（炭化ケイ素、シリコンカーバイド、ＳｉＣ）基板を用意するステップと、一面に二酸化ケイ素（ＳｉＯ₂）膜の形成されたシリコン（Ｓｉ）基板を用意するステップと、前記炭化シリコン（ＳｉＣ）基板及び前記シリコン（Ｓｉ）基板の前記二酸化ケイ素（ＳｉＯ₂）膜を常温直接接合法により接合するステップと、を備える。

【0008】

常温直接接合法によれば、高温で長時間酸化性雰囲気に晒すことなく、炭化シリコン基板の表面に二酸化ケイ素膜を接合することができる。そのため、上記製造方法によれば、炭化シリコン基板中の炭素原子が二酸化ケイ素膜中に取り込まれることなく、炭化シリコン基板の表面上に二酸化ケイ素膜を形成することができる。つまり、炭化シリコン基板及び二酸化ケイ素膜の界面において、電気特性を劣化させる原因となる不純物準位の形成を抑制することができる。したがって、上記製造方法によれば、炭化シリコン基板を備える電気特性の優れた半導体装置を得ることができる。

【0009】

なお、常温直接接合法とは、対象物を中間層なしで、加熱することなく室温で接合する方法である。常温直接接合法の一例として、例えば、表面活性化接合法、原子拡散接合等が挙げられる。

【0010】

上記一側面に係る半導体装置の製造方法は、前記接合するステップの後、互いに接合された前記炭化シリコン基板及び前記シリコン基板に対してアニール処理（焼成加工）を行うステップを更に備えてもよい。また、当該アニール処理の温度はセ氏５００度～セ氏９００度であってよい。当該製造方法によれば、炭化シリコン基板及び二酸化ケイ素膜の界面の状態が改善され、電気特性が更に優れた半導体装置を得ることができる。

【0011】

また、本発明の一側面に係る半導体装置は、炭化シリコン基板と、前記炭化シリコン基板の一面に、常温直接接合法により接合された二酸化ケイ素膜と、を備える。当該構成によれば、炭化シリコン基板を備える電気特性の優れた半導体装置を提供することができる。

【0012】

なお、「常温直接接合法により接合された」か否かは、二酸化ケイ素膜の組成に基づいて判定することができる。すなわち、二酸化ケイ素膜内に炭素原子が多く（例えば、二酸化ケイ素膜内の炭素原子の濃度が閾値以上）含まれている場合には、常温直接接合法ではなく熱酸化処理により二酸化ケイ素膜が形成されていると判定することができる。一方、二酸化ケイ素膜内に炭素原子が殆ど含まれていない（例えば、二酸化ケイ素膜内の炭素原子の濃度が閾値未満）場合、二酸化ケイ素膜は、常温直接接合法により炭化シリコン基板に接合されたと判定することができる。

【発明の効果】

【0013】

本発明によれば、炭化シリコン基板を備える電気特性の優れた半導体装置及びその製造方法を提供することができる。

【図面の簡単な説明】

【0014】

【図1】図１は、実施の形態に係る半導体装置の製造方法の一例を示す。

【図2】図２は、実施の形態に係る半導体装置の製造過程の一状態を模式的に例示する。

【図3】図３は、実施の形態に係る半導体装置の製造過程の一状態を模式的に例示する。

【図4】図４は、実施の形態に係る半導体装置の製造過程の一状態を模式的に例示する。

【図5】図５は、実施の形態に係る半導体装置の製造過程の一状態を模式的に例示する。

【図6】図６は、実施の形態に係る半導体装置の製造過程の一状態を模式的に例示する。

【図7】図７は、実施の形態に係る半導体装置の製造過程の一状態を模式的に例示する。

【図8】図８は、作製した試料の構成を模式的に例示する。

【図9A】図９Ａは、アニール処理を実施しなかった試料の電流－電圧特性を計測した結果を示す。

【図9B】図９Ｂは、アニール処理（５５０度）を実施した試料の電流－電圧特性を計測した結果を示す。

【図9C】図９Ｃは、アニール処理（９００度）を実施した試料の電流－電圧特性を計測した結果を示す。

【図9D】図９Ｄは、アニール処理（１１５０度）を実施した試料の電流－電圧特性を計測した結果を示す。

【図10】図１０は、電圧をかけていない状態における各試料のリーク電流を計測した結果を示す。

【発明を実施するための形態】

【0015】

以下、本発明の一側面に係る実施の形態（以下、「本実施形態」とも表記する）を、図面に基づいて説明する。ただし、以下で説明する本実施形態は、あらゆる点において本発明の例示に過ぎない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。つまり、本発明の実施にあたって、実施形態に応じた具体的構成が適宜採用されてもよい。なお、以下の説明では、説明の便宜のため、図面内の向きを基準として説明を行う。

【0016】

§１ 構成例
図１～図７を用いて、本実施形態に係る半導体装置１の製造方法の一例について説明する。図１は、本実施形態に係る半導体装置１の製造方法の一例を示すフローチャートである。図２～図７は、本実施形態に係る半導体装置１の製造過程の一状態を模式的に例示する。なお、以下の各工程には、半導体製造装置等の公知の装置が用いられてよい。

【0017】

（ステップＳ１０１）
ステップＳ１０１では、図２に示されるとおり、互いに対向する第１面１０１及び第２面１０２を備える炭化シリコン（ＳｉＣ）基板１０を用意する。炭化シリコン基板１０の寸法及び形状は、特に限定されなくてもよく、実施の形態に応じて適宜選択されてよい。例えば、炭化シリコン基板１０の厚み、すなわち、第１面１０１と第２面１０２との幅は、２００μｍ～３００μｍであってよい。炭化シリコン基板１０の平面形状は、図７に示されるとおり、円形状であってよい。

【0018】

（ステップＳ１０２）
ステップＳ１０２では、図３に示されるとおり、一面に二酸化ケイ素（ＳｉＯ₂）膜１２の形成されたシリコン（Ｓｉ）基板１１を用意する。図３の例では、シリコン基板１１は、互いに対向する第１面１１１及び第２面１１２を有しており、第２面１１２側に二酸化ケイ素膜１２が形成されている。シリコン基板１１の第２面１１２を十分平滑に研磨した後、この第２面１１２に対して熱酸化処理を行うことで、第２面１１２側に二酸化ケイ素膜１２を形成することができる。熱酸化処理には、公知の方法が採用されてよい。また、熱酸化処理の条件（加熱温度、加熱時間等）は、形成する二酸化ケイ素膜１２の厚み等に応じて適宜設定されてよい。

【0019】

シリコン基板１１の寸法及び形状は、特に限定されなくてもよく、実施の形態に応じて適宜選択されてよい。また、二酸化ケイ素膜１２の厚みは、特に限定されなくてもよく、実施の形態に応じて適宜選択されてよい。例えば、シリコン基板１１の厚み、すなわち、第１面１１１と第２面１１２との幅は、２００μｍ～３００μｍであってよい。また、二酸化ケイ素膜１２の厚み（図の上下方向の幅）は、１０ｎｍ～３００ｎｍであってよい。

【0020】

（ステップＳ１０３）
ステップＳ１０３では、図４に示されるとおり、炭化シリコン基板１０及びシリコン基板１１の二酸化ケイ素膜１２を常温直接接合法により接合する。図４の例では、炭化シリコン基板１０の第１面１０１とシリコン基板１１の二酸化ケイ素膜１２（第２面１１２）とが互いに接合されている。

【0021】

常温直接接合法は、対象物を中間層なしで、加熱することなく室温で接合する方法である。常温直接接合法の一例として、例えば、表面活性化接合法、原子拡散接合等が挙げられる。この常温直接接合法には、公知の常温接合装置が利用されてよい。

【0022】

表面活性化接合法は、接合する２つの対象物それぞれの表面に、ビーム（例えば、アルゴンビーム）又はプラズマを照射して、各表面を洗浄化及び活性化した後、圧力を付与して表面同士を接合する接合方法である。常温直接接合法の一例として、この表面活性化接合法を採用する場合、炭化シリコン基板１０の第１面１０１を十分平滑に（例えば、算術平均粗さＲａが１ｎｍ）研磨した後、炭化シリコン基板１０の第１面１０１とシリコン基板１１の二酸化ケイ素膜１２の面（第２面１１２）とを対向させる。次に、炭化シリコン基板１０の第１面１０１及び二酸化ケイ素膜１２の面（第２面１１２）それぞれにビーム又はプラズマを照射し、各面（１０１、１１２）を洗浄及び活性化する。そして、炭化シリコン基板１０の第１面１０１と二酸化ケイ素膜１２の面と接触させて外側から加圧する。これにより、炭化シリコン基板１０の第１面１０１と二酸化ケイ素膜１２の面とを強固に接合することができる。

【0023】

（ステップＳ１０４）
ステップＳ１０４では、図５に示されるとおり、シリコン基板１１の不要な部分を除去する。この除去処理は、フォトリソグラフィ等の公知のパターニング方法が用いられてよい。除去する不要な部分とは、例えば、電極を形成しない部分である。この除去する不要な部分は、実施の形態に応じて適宜設定されてよい。

【0024】

なお、図５の例では、シリコン基板１１において、二酸化ケイ素膜１２の形成されていない部分１１５が残されている。しかしながら、除去処理は、このような例に限定されなくてもよい。この部分１１５は除去されてもよい。

【0025】

（ステップＳ１０５）
ステップＳ１０５では、互いに接合された炭化シリコン基板１０及びシリコン基板１１に対してアニール処理（焼成加工）を行う。このアニール処理には、縦型／横型熱処理炉、ＲＴＡ熱処理炉等の汚染のない公知の装置が用いられてよい。アニール処理の温度は、実施の形態に応じて適宜設定されてよい。アニール処理の温度は、セ氏５００度～セ氏９００度であるのが好ましい。

【0026】

（ステップＳ１０６）
ステップＳ１０６では、ソース及びドレインを形成する。本実施形態では、図６及び図７に示されるとおり、炭化シリコン基板１０の第１面１０１に、ｎ型の不純物（リン等）をドーピングすることで、円環状のソース領域１３を形成する。図７は、半導体装置１を第１面１０１側から見た様子を模式的に例示する。これに対して、炭化シリコン基板１０の第２面１０２には、金属材料（例えば、銅、チタン等）を積層し、形成された金属層を熱処理することで、電極１６を形成する。この電極１６が、ドレインの役割を果たす。これにより、ソース及びドレインを形成することができる。

【0027】

以上により、半導体装置１の製造が完了する。この半導体装置１は、炭化シリコン基板１０と、炭化シリコン基板１０の一面（第１面１０１）に、常温直接接合法により接合された二酸化ケイ素膜１２と、を備える。本実施形態では、半導体装置１は、図６に例示されるようなＭＯＳＦＥＴ構造を有するように構成される。

【0028】

［特徴］
以上のように、本実施形態に係る製造方法では、常温直接接合法により、炭化シリコン基板１０の第１面１０１に二酸化ケイ素膜１２を接合する。この常温直接接合法によれば、高温で長時間酸化性雰囲気に晒すことなく、炭化シリコン基板１０の第１面１０１に二酸化ケイ素膜１２を接合することができる。そのため、本実施形態に係る製造方法によれば、炭化シリコン基板１０中の炭素原子が二酸化ケイ素膜１２に拡散するのを回避することができる。つまり、炭化シリコン基板１０及び二酸化ケイ素膜１２の界面において、電気特性を劣化させる原因となる不純物準位の形成を抑制することができる。したがって、本実施形態に係る製造方法によれば、炭化シリコン基板１０を備える電気特性の優れた半導体装置１を得ることができる。

【0029】

なお、半導体装置に含まれる二酸化ケイ素膜が炭化シリコン基板に常温直接接合法により接合されたか否かは、半導体装置の断面の組成を分析することで計測される、二酸化ケイ素膜の部分に含まれる炭素原子の濃度に基づいて判定することができる。すなわち、二酸化ケイ素膜内に炭素原子が多く（例えば、二酸化ケイ素膜内の炭素原子の濃度が閾値以上）含まれている場合には、常温直接接合法ではなく熱酸化処理により二酸化ケイ素膜が形成されていると判定することができる。一方、二酸化ケイ素膜内に炭素原子が殆ど含まれていない（例えば、二酸化ケイ素膜内の炭素原子の濃度が閾値未満）場合、二酸化ケイ素膜は、常温直接接合法により炭化シリコン基板に接合されたと判定することができる。なお、組成の分析には、例えば、資料断面をＷＤＸ法、光電子分光法、あるいは二酸化ケイ素表面からのＳＩＭＳ分析法等を採用することができる。

【0030】

§２ 変形例
以上、本発明の実施の形態を詳細に説明してきたが、前述までの説明はあらゆる点において本発明の例示に過ぎない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。すなわち、上記半導体装置１の構成に関して、適宜、構成要素の省略、置換及び追加が行われてもよい。また、上記製造方法について、実施の形態に応じて、適宜、ステップの省略、置換、及び追加が可能である。例えば、以下のような変更が可能である。なお、以下では、上記実施形態と同様の構成要素に関しては同様の符号を用い、上記実施形態と同様の点については、適宜説明を省略した。以下の変形例は適宜組み合わせ可能である。

【0031】

＜２．１＞
上記製造方法の処理順序は、実施の形態に応じて適宜変更されてよい。例えば、上記ステップＳ１０１及びＳ１０２の処理順序は入れ替わってもよい。上記ステップＳ１０１及びＳ１０２は同時に実行されてもよい。上記ステップＳ１０５の処理は、ステップＳ１０３（接合するステップ）の後であれば、任意のタイミングで実行されてよい。上記ステップＳ１０５の処理は省略されてもよい。上記ステップＳ１０６及びＳ１０７の処理順序は入れ替わってもよい。

【0032】

＜２．２＞
上記半導体装置１の構成は、実施の形態に応じて適宜変更されてよい。例えば、上記半導体装置１は、実施の形態に応じて保護部材等のその他の構成要素を備えてもよい。更に、上記半導体装置１は、ＭＯＳＦＥＴ構造を有している。しかしながら、半導体装置１の構成は、ＭＯＳ構造を有していれば、このような例に限定されなくてもよく、実施の形態に応じて適宜決定されてよい。

【0033】

§ 実験例
アニール処理の有効性を確認するため、次の実験を行った。すなわち、本発明の製造方法により、半導体装置の各試料を作製し、作製した一部の試料にはアニール処理を適用せず、その他の試料には異なる温度のアニール処理を適用した。そして、得られた各試料の電気特性を計測した。

【0034】

図８は、作製した試料の構造を模式的に例示する。本実験例では、まず、炭化シリコン基板３０を用意した。続いて、熱酸化法を利用して、シリコン基板３１に対して熱酸化処理を行い、二酸化ケイ素膜を形成した。その後、炭化シリコン基板３０の上面裏面の二酸化ケイ素膜を除去し、二酸化ケイ素膜３２（厚み：３０ｎｍ）を備えるシリコン基板３１を用意した。そして、常温接合装置を利用して、常温直接接合法（表面活性化接合法）により、炭化シリコン基板３０の上面とシリコン基板３１の二酸化ケイ素膜３２側の面（下面）とを接合した。すなわち、高真空度（１０～６Pa）中で炭化シリコン基板３０の上面とシリコン基板３１の二酸化ケイ素膜３２側の面との表面にそれぞれイオンガンでアルゴンイオンビームを照射して、炭化シリコン基板３０の上面とシリコン基板３１の二酸化ケイ素膜３２側の面とに活性化された表面を形成し、その後炭化シリコン基板３０の上面とシリコン基板３１の二酸化ケイ素膜３２側の面と２０ｋＮ以下にて接合した。このとき、炭化シリコン基板３０の厚みは、３００μｍであった。シリコン基板３１の厚みは、３００μｍであった。その後、炭化シリコン基板３０の下面及びシリコン基板３１の上面それぞれにチタン系の金属材料を積層することで、０．５μｍの厚みを有する各電極（３５、３６）を形成した。

【0035】

本実験例では、４タイプの試料を作製したが、そのうちの３タイプの試料には、各電極（３５、３６）を形成する前に、熱処理炉を利用して、アニール処理（６０分）を実施した。具体的に、第１タイプの試料には、アニール処理を実施しなかった。第２タイプの試料には、セ氏５５０度のアニール処理を実施した。第３タイプの試料には、セ氏９００度のアニール処理を実施した。第４タイプの試料には、セ氏１１５０度のアニール処理を実施した。これにより、各タイプの試料を作製した。各タイプの試料を１５～２０個ずつ作製し、Ｉ－Ｖ測定装置を利用して、作製した各試料の各電極（３５、３６）に－１０Ｖから＋１０Ｖまで電圧をかけ、各試料の電流－電圧特性を計測した。

【0036】

図９Ａは、第１タイプの試料の電流－電圧特性を計測した結果を示す。図９Ｂは、第２タイプの試料の電流－電圧特性を計測した結果を示す。図９Ｃは、第３タイプの試料の電流－電圧特性を計測した結果を示す。図９Ｄは、第４タイプの試料の電流－電圧特性を計測した結果を示す。図１０は、各タイプの試料における電流－電圧特性の測定において、電圧が０Ｖであるときの電流値と、各タイプの資料のアニール処理の温度との関係を示す。

【0037】

図９Ａ～図９Ｄに示されるとおり、アニール処理を実施しなかった試料では、０Ｖ付近で電流のノイズが大きかった。これに対して、セ氏５５０度及びセ氏９００度のアニール処理を実施した試料では、０Ｖ付近での電流のノイズを抑えることができた。セ氏１１５０度のアニール処理を実施した試料では、０Ｖ付近でやや電流のノイズが発生した。

【0038】

また、図１０に示されるとおり、比較的に低温のセ氏５５０度のアニール処理を実施した試料では、アニール処理を実施しなかった試料と比べて、ゼロバイアスでのリーク電流を抑えることができた。ただし、アニール処理の温度を上げるにつれて、リーク電流は大きくなっていった。

【0039】

これらの結果から、セ氏５００度～セ氏９００度のアニール処理を実施することで、炭化シリコン基板及び二酸化ケイ素膜の界面におけるリーク電流を抑えつつ、ノイズレベルを抑えることができることが分かった。そのため、炭化シリコン基板及び二酸化ケイ素膜の界面の状態を改善し、半導体装置の電気特性を更に良好にするためには、炭化シリコン基板及び二酸化ケイ素膜を接合した後、セ氏５００度～セ氏９００度のアニール処理を行うのが好ましいことが分かった。

【符号の説明】

【0040】

１…半導体装置、
１０…炭化シリコン（ＳｉＣ）基板、
１０１…第１面、１０２…第２面、
１１…シリコン（Ｓｉ）基板、
１１１…第１面、１１２…第２面、
１２…二酸化ケイ素（ＳｉＯ₂）膜、
１３…ソース領域、
１６…電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9A】

【図9B】

【図9C】

【図9D】

【図10】