IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ クリー インコーポレイテッドの特許一覧

特許7254083パワー・シリコン・カーバイドMOSFETデバイス及び関連する方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-03-30
(45)【発行日】2023-04-07
(54)【発明の名称】パワー・シリコン・カーバイドMOSFETデバイス及び関連する方法
(51)【国際特許分類】
   H01L 29/78 20060101AFI20230331BHJP
   H01L 29/12 20060101ALI20230331BHJP
   H01L 21/336 20060101ALI20230331BHJP
   H01L 29/739 20060101ALI20230331BHJP
   H01L 21/265 20060101ALI20230331BHJP
【FI】
H01L29/78 652C
H01L29/78 652T
H01L29/78 652Q
H01L29/78 652S
H01L29/78 652F
H01L29/78 658A
H01L29/78 655A
H01L21/265 Z
H01L21/265 U
【請求項の数】 10
(21)【出願番号】P 2020534288
(86)(22)【出願日】2018-10-29
(65)【公表番号】
(43)【公表日】2021-02-22
(86)【国際出願番号】 US2018057933
(87)【国際公開番号】W WO2019125600
(87)【国際公開日】2019-06-27
【審査請求日】2020-08-18
(31)【優先権主張番号】15/849,975
(32)【優先日】2017-12-21
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】592054856
【氏名又は名称】ウルフスピード インコーポレイテッド
【氏名又は名称原語表記】WOLFSPEED,INC.
(74)【代理人】
【識別番号】110000855
【氏名又は名称】弁理士法人浅村特許事務所
(72)【発明者】
【氏名】チャン、キンチャン
(72)【発明者】
【氏名】スボロフ、アレクサンダー ブイ.
【審査官】岩本 勉
(56)【参考文献】
【文献】特表2016-530712(JP,A)
【文献】特開2004-006598(JP,A)
【文献】米国特許出願公開第2015/0028350(US,A1)
【文献】米国特許出願公開第2003/0201456(US,A1)
【文献】中国特許出願公開第1453881(CN,A)
【文献】米国特許出願公開第2016/0197163(US,A1)
【文献】国際公開第2010/098076(WO,A1)
【文献】米国特許出願公開第2012/0261715(US,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 29/78
H01L 29/12
H01L 21/336
H01L 29/739
H01L 21/265
(57)【特許請求の範囲】
【請求項1】
第1の導電型を有するシリコン・カーバイド・ドリフト領域と、
前記シリコン・カーバイド・ドリフト領域の上部内に配置され、前記シリコン・カーバイド・ドリフト領域の上面へと延在する、第1のウェル領域であって、前記第1のウェル領域は第2の導電性のドーパントでドーピングされ、前記第1のウェル領域の少なくとも下部は第2の導電型を有し、前記第2の導電型は前記第1の導電型と異なる、第1のウェル領域と、
前記シリコン・カーバイド・ドリフト領域の前記上部内に配置され、前記シリコン・カーバイド・ドリフト領域の前記上面へと延在する、第2のウェル領域であって、前記第2のウェル領域は前記シリコン・カーバイド・ドリフト領域のJFET領域を確定するように前記第1のウェル領域から間隔を空けられ、前記第2のウェル領域は第2の導電性のドーパントでドーピングされ、前記第2のウェル領域の少なくとも下部は前記第2の導電型を有する、第2のウェル領域と、
前記第1のウェル領域の側面部内のチャネル領域であって、前記チャネル領域の上部が前記第1の導電型を有する、チャネル領域とを、備える、
パワーMOSFETであって、
前記第1のウェル領域の深さが少なくとも1.5マイクロメートルであり、
前記第1のウェル領域の前記深さは、前記第1及び第2のウェル領域間の距離を超える、
パワーMOSFET。
【請求項2】
前記シリコン・カーバイド・ドリフト領域の下面上の第1のソース/ドレイン・コンタクトと、
前記第1のウェル領域の上部内にあり、前記第1のウェル領域の上面へと延在する、第1の導電型領域と、
前記第1の導電型領域の上面上の第2のソース/ドレイン・コンタクトと、
前記第1のウェル領域の直上のゲート絶縁層と、
前記ゲート絶縁層上のゲート電極とを、さらに備える、
請求項1に記載のパワーMOSFET。
【請求項3】
前記第1及び第2のウェル領域が、第2の導電型ドーパントで注入された、注入された領域を含む、請求項1又は2に記載のパワーMOSFET。
【請求項4】
前記JFET領域のドーピング濃度が、1×1016cm~5×1017/cmである、請求項1から3までのいずれか一項に記載のパワーMOSFET。
【請求項5】
前記第1のウェル領域の少なくとも上側0.2マイクロメートルが、前記第1の導電型を有する、請求項1から4までのいずれか一項に記載のパワーMOSFET。
【請求項6】
前記第1のウェル領域の少なくとも上側0.4マイクロメートルが、前記第1の導電型を有する、請求項1から5までのいずれか一項に記載のパワーMOSFET。
【請求項7】
前記第1及び第2のウェル領域が各々、少なくとも2.5マイクロメートルの深さを有する、請求項1から6までのいずれか一項に記載のパワーMOSFET。
【請求項8】
前記チャネル領域及び前記第1のウェル領域の中央部分が、前記シリコン・カーバイド・ドリフト領域の前記上面からの深さに応じた、第2の導電型ドーパントの実質的に同一のドーピング・プロファイルを有する、請求項1から7までのいずれか一項に記載のパワーMOSFET。
【請求項9】
前記第1のウェル領域内の第2の導電型ドーパント濃度が、前記シリコン・カーバイド・ドリフト領域の前記上面から1.0~2.0マイクロメートルの深さで、3倍未満で変化する、請求項1から8までのいずれか一項に記載のパワーMOSFET。
【請求項10】
前記チャネル領域の下部が、前記第2の導電型を有する、請求項1から9までのいずれか一項に記載のパワーMOSFET。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本出願は、内容の全てが本明細書での参照により組み込まれている、2017年12月21日に提出された米国特許出願第15/849,975号の優先権を主張するものである。
【0002】
米国政府の利益に関する言明
本発明は、契約番号W911NF-12-2-0064の下で陸軍研究所から資金提供された政府の助成を受けてなされたものである。政府は、本発明について一定の権利を有する。
【0003】
本発明は、導体デバイスに関し、より詳細には、パワー半導体トランジスタに関する。
【背景技術】
【0004】
金属酸化膜半導体電界効果トランジスタ(「MOSFET:Metal Oxide Semiconductor Field Effect Transistor」)は、スイッチング・デバイスとして使用され得る、よく知られている種類の半導体トランジスタである。MOSFETは、チャネル領域によって分離されたソース領域及びドレイン領域、並びにチャネル領域に隣接して配置されたゲート電極を備える、3端子デバイスである。MOSFETは、ゲート・バイアス電圧をゲート電極に印加することによって、ターン・オン又はオフされ得る。MOSFETが、しきい値電圧以上のゲート・バイアス電圧を印加することによってターン・オンされたとき、電流は、ソース領域とドレイン領域との間のMOSFETのチャネル領域を通って導通される。バイアス電圧が、ゲート電極から除去されたとき(又は、しきい値電圧レベル未満に低減されるとき)、電流は、チャネル領域を通って導通しなくなる。一例として、n型MOSFETは、n型のソース及びドレイン領域、並びにp型チャネルを備える。n型MOSFETは、n型のソース及びドレイン領域を電気的に接続する、p型チャネル領域内に導電性のn型反転層を生成するのに十分なゲート・バイアス電圧が、ゲート電極に印加されたとき、ターン・オンし、それによりそれらの間の多数キャリアの伝導を可能にするように、設計され得る。MOSFETはまた、ゲート・バイアス電圧をゲート電極に印加することによってターン・オフされる、「ノーマリ・オン」デバイスとして設計され得る。
【0005】
MOSFETのゲート電極は通常、酸化シリコンのパターンなどの薄いゲート絶縁パターンによって、チャネル領域から分離されている。MOSFETのゲート電極は、ゲート絶縁パターンによってチャネル領域から絶縁されているので、MOSFETをそのオン状態に維持するために、又はMOSFETをオン状態とオフ状態との間でスイッチングするために、最小限のゲート電流が必要とされる。ゲート電流は、ゲートがチャネル領域とコンデンサを形成するので、スイッチングの間低く維持される。そのため、スイッチングの間、最小限の充電及び放電電流だけが必要とされ、より単純なゲート駆動回路を可能にする。
【0006】
その「オン」状態で大電流(数十アンペア以上)を通し、その逆阻止状態では高電圧(数百ボルト又は、さらに数千ボルト)を阻止することができる、高パワーMOSFETの増大する需要が、存在する。高電流密度を支援し、そのような高電圧を阻止するために、パワーMOSFETは通常、厚い半導体層構造の両側にソース及びドレインを備えた垂直方向の構造を有する。非常に高電力の適用では、パワーMOSFETは通常、例えば高電界絶縁耐力、高熱伝導率、高電子移動度、高融点、及び高飽和電子ドリフト速度を含む多くの有益な特性を有する、例えばシリコン・カーバイド(「SiC」)などのワイド・バンドギャップ半導体材料システム(本明細書では、用語「ワイド・バンドギャップ半導体」は少なくとも1.4eVのバンドギャップを有する任意の半導体を包含する)内に形成される。例えばシリコンなどの、他の半導体材料内に形成されたデバイスに対して、シリコン・カーバイド内に形成された電子デバイスは、より高温、高電力密度、より高速、より高電力レベル、且つ/又はより高放射線密度において、動作能力を有し得る。
【先行技術文献】
【特許文献】
【0007】
【文献】米国特許出願第15/168,310号
【発明の概要】
【課題を解決するための手段】
【0008】
本発明のいくつかの実施例によれば、第1の導電型を有するシリコン・カーバイド・ドリフト領域を備える、パワーMOSFETが、提供される。第1のウェル領域は、シリコン・カーバイド・ドリフト領域の上部内に配置され、シリコン・カーバイド・ドリフト領域の上面へと延在する。第1のウェル領域は、第2の導電性のドーパントでドーピングされ、第1のウェル領域の少なくとも下部は、第1の導電型とは異なる第2の導電型を有する。第2のウェル領域は、シリコン・カーバイド・ドリフト領域の上部内に配置され、シリコン・カーバイド・ドリフト領域の上面へと延在する。第2のウェル領域は、第1のウェル領域から、シリコン・カーバイド・ドリフト層のJFET領域によって、間隔を空けられる。第2のウェル領域は、第2の導電性のドーパントでドーピングされ、第2のウェル領域の少なくとも下部は、第2の導電型を有する。チャネル領域は、第1のウェル領域の側面部に設けられ、チャネル領域の上部は、第1の導電型を有する。第1のウェル領域の深さは、少なくとも1.5マイクロメートルであり、第1のウェル領域の深さは、第1及び第2のウェル領域間の距離を超える。
【0009】
いくつかの実施例では、パワーMOSFETは、シリコン・カーバイド・ドリフト領域の下面に面した第1のソース/ドレイン・コンタクトと、第1のウェル領域の上部内にあり、第1のウェル領域の上面へと延在する第1の導電型領域と、第1の導電型領域の上面上の第2のソース/ドレイン・コンタクトと、第1のウェル領域上のゲート絶縁層と、ゲート絶縁層上のゲート電極とを、さらに備える。
【0010】
いくつかの実施例では、第1及び第2のウェル領域は、第2の導電型ドーパントで注入された、注入された領域であり得る。
【0011】
いくつかの実施例では、JFET領域のドーピング濃度は、1×1016cm~5×1017/cmである。
【0012】
いくつかの実施例では、第1のウェル領域の少なくとも上側0.2マイクロメートルが、第1の導電型を有する。他の実施例では、第1のウェル領域の少なくとも上側0.4マイクロメートルが、第1の導電型を有する。
【0013】
いくつかの実施例では、第1及び第2のウェル領域は各々、少なくとも2.5マイクロメートルの深さを有し得る。
【0014】
いくつかの実施例では、チャネル領域及び第1のウェル領域の中央部分は、シリコン・カーバイド・ドリフト領域の上面からの深さに応じた、第2の導電型ドーパントの実質的に同一のドーピング・プロファイルを有し得る。
【0015】
いくつかの実施例では、第1のウェル領域内の第2の導電型ドーパント濃度は、シリコン・カーバイド・ドリフト領域の上面から1.0~2.0マイクロメートルの深さで、3倍未満で変化し得る
【0016】
いくつかの実施例では、このときチャネル領域の下部は、第2の導電型を有し得る。
【0017】
いくつかの実施例では、パワーMOSFETは、40アンペア未満のドレイン-ソース電流で少なくとも25~150℃の範囲の温度でのドレイン電流に負の温度係数を示し得る。
【0018】
本発明のさらなる実施例によれば、第1の導電型を有するシリコン・カーバイド・ドリフト領域と、シリコン・カーバイド・ドリフト領域の上部内に配置され、シリコン・カーバイド・ドリフト領域の上面へと延在する、第1のウェル領域であって、第1のウェル領域は第2の導電性のドーパントでドーピングされ、第1のウェル領域の少なくとも下部は第2の導電型を有し、第2の導電型は第1の導電型と異なる、第1のウェル領域と、第1のウェル領域の上面上のゲート絶縁層と、第1のウェル領域の側面部内のゲート絶縁層下のチャネル領域であって、チャネル領域の上部が第1の導電型を有する、チャネル領域とを、備える、パワーMOSFETが、提供される。これらのパワーMOSFETは、40アンペア未満のドレイン-ソース電流で少なくとも25~150℃の範囲の温度でのドレイン電流に負の温度係数を示し得る。
【0019】
いくつかの実施例では、第1のウェル領域の深さは、少なくとも1.5マイクロメートルであり得、第1のウェル領域の深さは、第1のウェル領域と、第1のウェル領域に隣接する第2のウェル領域との間の距離を超え得る。第1及び第2のウェル領域は、チャネリング・イオン注入を用いて形成され得る。
【0020】
本発明のさらなる実施例によれば、第1の導電型を有するシリコン・カーバイド・ドリフト領域が基板上に形成される、パワーMOSFETを形成する方法が、提供される。第1及び第2のウェル領域は、第2の導電型ドーパントを、チャネリング・イオン注入を用いて、シリコン・カーバイド・ドリフト領域の上部内に注入することによって、シリコン・カーバイド・ドリフト領域の上部内に形成される。第1及び第2のウェル領域の各々の上部は、第1の導電型を有し、一方、第1及び第2のウェル領域の各々の下部は、第2の導電型を有し、第2の導電型は、第1の導電型と異なる。
【0021】
いくつかの実施例では、チャネリング・イオン注入は、ドーパント不純物を、シリコン・カーバイド・ドリフト領域の<0001>、<11-23>、<-1-123>、<1-213>、<-12-13>、<2-1-13>又は<-2113>結晶軸のうちの1つの±1.5°以内の角度で注入し得る。
【0022】
いくつかの実施例では、第1及び第2のウェル領域は、1.5マイクロメートルの深さ(又は少なくとも2.5マイクロメートル)を有し得、第1のウェル領域の少なくとも上側0.2マイクロメートル(又は0.4マイクロメートル)が、第1の導電型を有し得る。
【0023】
いくつかの実施例では、第1のウェル領域の深さは、第1及び第2のウェル領域間の距離を超え得る。
【0024】
いくつかの実施例では、MOSFETのゲート電極の下にある第1のウェル領域の側面部は、チャネル領域を含み、チャネル領域の少なくとも一部分は、第1の導電型を有し得る。
【0025】
いくつかの実施例では、第1のウェル領域のチャネル領域及び中央部分は、シリコン・カーバイド・ドリフト領域の上面からの深さに応じた、第2の導電型ドーパントの実質的に同一のドーピング・プロファイルを有し得る。
【図面の簡単な説明】
【0026】
図1A】従来のパワーMOSFETのユニット・セルの概略断面図である。
図1B図1Aのユニット・セルのチャネル領域の、深さに応じたドーピング・プロファイルを示すグラフである。
図2A】別の従来のパワーMOSFETのユニット・セルの概略断面図である。
図2B図2Aのユニット・セルのチャネル領域の、深さに応じたドーピング・プロファイルを示すグラフである。
図3】本発明の実施例による、複数のパワーMOSFETを含む半導体ウェハの概略平面図である。
図4A図3の半導体ウェハ上に含まれるパワーMOSFETのうちの1つの概略平面図である。
図4B】ソースメタライゼーションを除去した図4AのパワーMOSFETの概略平面図である。
図5A図4A~4BのパワーMOSFETのユニット・セルの一部分の概略平面図である。
図5B図5Aの線5B~5Bに沿って取られた概略断面図である。
図5C図5A~5Bのユニット・セルのチャネル領域の、深さに応じたドーピング・プロファイルを示すグラフである。
図6】多様な注入エネルギーでのチャネリング・イオン注入を用いて、達成され得る、図5A~5Bのユニット・セルのウェル領域への例示的なドーピング・プロファイルを示すグラフである。
図7】本発明の実施例による、シリコン・カーバイドMOSFETの増幅特性曲線のグラフである。
図8図4A~4BのパワーMOSFETの電圧阻止特性をそれぞれ示すグラフである。
図9A】従来のMOSFETの出力特性を示すグラフである。
図9B】本発明の実施例による、MOSFETの出力特性を示すグラフである。
図10】本発明の実施例による、パワーMOSFETを形成する方法のフローチャートである。
【発明を実施するための形態】
【0027】
パワー・シリコン・カーバイドMOSFETは、1,000ボルト以上の電圧阻止のような高電圧阻止を要求する用途に、現在使用されている。一例として、10A/cm以上の電流密度の定格であり、少なくとも10kVの電圧を阻止することになる、シリコン・カーバイドMOSFETが、市販されている。そのようなデバイスを形成するために、通常、電気的に並列に接続された、複数の「ユニット・セル」MOSFETトランジスタが形成される。高電力用途では、多数のこれらのユニット・セル(例えば、数百又は数千)が通常、単一の半導体基板上に設けられ、ゲート電極パターンが、半導体基板の上面上に形成され、全てのユニット・セルのためのゲート電極としての役割を果たす。半導体基板の反対(底面)側は、デバイスの全てのユニット・セルのための共通のドレインとして機能する。複数のソース・コンタクトが、半導体層構造内のソース領域上に形成され、ゲート電極パターン内の開口部の内部で露出させられる。これらのソース・コンタクトも、共通のソースとしての役割を果たすために、互いに電気的に接続される。結果として得られるデバイスは、3つの端子、すなわち、数百又は数千の個々のユニット・セル・トランジスタのための端子として機能する、共通のソース端子、共通のドレイン端子、及び共通のゲート電極を、備える。上述の説明は、n型MOSFETのものであり、p型MOSFETにはドレイン及びソースの位置を逆転させることになることが、理解されよう。
【0028】
パワーMOSFETデバイスのコスト及びサイズの両方を削減し、一方、同等の又は改善された性能を提供する、継続的な要求が存在する。いくつかの重要な性能パラメータは、MOSFETのチャネル領域内のキャリアの移動度、デバイスのしきい値電圧、及びデバイスの「短絡能力」である。
【0029】
図1Aは、従来のシリコン・カーバイド・パワーMOSFETのユニット・セル・トランジスタ100の概略断面図である(図1Aは、2つの隣接するユニット・セル100の部分も示す)。図1Bは、ユニット・セル・トランジスタ100の側面pウェルの、デバイスの半導体層構造の上面からの深さに応じた、ドーピング・プロファイルを示すグラフである。
【0030】
図1Aに示すように、ユニット・セル・トランジスタ100は、n型シリコン・カーバイド半導体基板110上に形成され得る。基板110は、例えば、n型不純物で高濃度にドーピングされた(すなわち、nシリコン・カーバイド基板)単結晶4Hシリコン・カーバイド半導体基板を含み得る。
【0031】
低濃度にドーピングされたn型(n)シリコン・カーバイド・ドリフト領域120が、基板110上に設けられている。n型シリコン・カーバイド・ドリフト領域120の上部は、pウェル130を形成するために、イオン注入によってドーピングされたp型であり得る。各pウェル130は、主要pウェル132及び側面pウェル134の対を含み得る。主要pウェル132は、例えば5×1018/cm~5×1019/cmのドーピング濃度を有し得る。ドーパント濃度は通常、pウェル132がシリコン・カーバイド・ドリフト領域120内へとより深く延伸するほど、より高い。側面pウェル134は、主要pウェル132より低濃度にドーピングされたp型ドーパントである。各側面pウェル134のドーピング濃度プロファイルが、図1Bに示されており、以下で論じる。各pウェル130は、2つのイオン注入ステップを用いるイオン注入によって形成される。当業者に知られているように、n型又はp型ドーパントなどのイオンは、所望のイオン種をイオン化し、そのイオンを所定の運動エネルギーにおいて、イオン注入ターゲット・チャンバ内の半導体層の表面に向かうイオンビームとして加速することによって、半導体層又は領域内に注入され得る。所定の運動エネルギーに基づいて、所望のイオン種は、半導体層内へ浸透し得る。イオンは、半導体層内へ異なる深さで注入されることになり、その結果、所定の運動エネルギーは、深さに応じてイオン濃度を変化させる、注入「プロファイル」を提供することになる。
【0032】
高濃度にドーピングされた(n)n型シリコン・カーバイド・ソース領域140は、pウェル130の上部内に形成される。n型ソース領域140は、イオン注入によって形成され得る。高濃度にドーピングされた(n)n型シリコン・カーバイド領域140は、ユニット・セル・トランジスタ100のソース領域として機能する。ドリフト領域120及び基板110は共に、ユニット・セル・トランジスタ100の共通のドレイン領域として機能する。n型シリコン・カーバイド基板110、n型シリコン・カーバイド・ドリフト領域120、pウェル130、及びその内部に形成されたn型ソース領域140は共に、ユニット・セル・トランジスタ100の半導体層構造150を有する。
【0033】
pウェル130及びn型ソース領域140が形成された後、n型エピタキシャル・パターン160が、半導体層構造150上に成長させられ得る。n型エピタキシャル・パターン160は、低ドーピング濃度(例えば、1×1016/cm~1×1017/cm)を有し得る。n型エピタキシャル・パターン160は、例えば0.5~1.5マイクロメートルの厚さであり得る。
【0034】
ゲート絶縁パターン170は、n型エピタキシャル・パターン160の上面上に形成され得る。ゲート絶縁パターン170は、他の絶縁材料も使用され得るが、例えばシリコン酸化物層を含み得る。ゲート電極172は、n型エピタキシャル・パターン160の反対側の、ゲート絶縁パターン170上に形成される。ソース・コンタクト180は、n型エピタキシャル層160内の開口部の内部に形成され得、高濃度にドーピングされたn型ソース領域140を露出させる。ドレイン・コンタクト190は、基板110の下面上に形成され得る。
【0035】
チャネル領域136は、pウェル130の側面部内に形成される。チャネル領域136は、n型エピタキシャル・パターン160内へと延在し得る。チャネル領域136は、十分なバイアス電圧がゲート電極172に印加されたとき、n型ソース領域140をドリフト領域120に、電気的に接続する。そのようなバイアス電圧がゲート電極172に印加されたとき、電流は、n型ソース領域140からチャネル領域136を通って、ゲート電極172の下層のドリフト領域120の部分へと流れ得る。
【0036】
ユニット・セル・トランジスタ100が、その上面上にソース・コンタクト180を有し、その底面上にドレイン・コンタクト190を有する、n型デバイスであるのに対して、p型デバイスでは、これらの位置が逆転されることが理解されよう。したがって、以下の説明の部分において(請求項を含めて)、ソース・コンタクト及びドレイン・コンタクトは包括的に、「ソース/ドレイン・コンタクト」と呼ばれ得、その用語は包括的に、ソース・コンタクト又はドレイン・コンタクトのどちらかを示す。
【0037】
図1Bは、ユニット・セル・トランジスタ100の側面pウェル134の、半導体層構造150の上面からの深さに応じた、ドーピング・プロファイルを示すグラフである。この例では、pウェル130は、アルミニウム・イオンを、シリコン・カーバイド・ドリフト層120内に注入することによって、形成される。図1Bに示すように、側面pウェル134は、アルミニウム・イオンのドーピング濃度が、側面pウェル134の上面で約1×1018/cm、そしてn型エピタキシャル・パターン160から約0.5マイクロメートルの深さで5×1019/cmまで増大し、そしてその後は徐々に減少する、段階的なドーピング・プロファイルを有し得る。側面pウェル134は、比較的高いドーピング濃度が、側面pウェル134の表面に設けられるので、比較的低い注入エネルギー(例えば、300~350keV)を用いて注入され得る。
【0038】
上述したように、パワーMOSFETの2つの重要な性能パラメータは、ユニット・セル・トランジスタのチャネル領域内のキャリアの移動度、及びデバイスのしきい値電圧であり得る。チャネル領域136のドーピング・プロファイルは、これらの性能パラメータの両方に関して、大きな影響を有し得る。高いチャネル移動度を有するために、ゲート絶縁層170直下に、低いドーピング濃度を有することが、所望され得る。ゲート絶縁層170直下のチャネル領域136の上部を、n型領域(pチャネルMOSFETでは)にすることも、チャネル移動度を改善し得る。そのような設計はさらに、低いしきい値電圧をもたらす。さらに、イオン注入の損傷がゲート絶縁層170直下には存在しないことになるので、そのようなイオン注入に起因する損傷は、ゲート絶縁層170からさらに除去され、したがってデバイス性能への影響をより少なくし得る。
【0039】
ユニット・セル・トランジスタ100の形状のMOSFETは、良好な性能を示し得る。しかしながら、MOSFETは、半導体層の第1のセットを成長させること、イオン注入によりpウェル130及びn型ソース領域140を形成するために、構造体を成長反応器から取り出すこと、次にn型エピタキシャル・パターン160を形成するために、構造体を成長反応器内に再び配置することを、必要とするため、製造に費用がかかり得る。
【0040】
図2Aは、別の従来のシリコン・カーバイド・パワーMOSFETのユニット・セル200(及び2つの追加のユニット・セル200の部分)の概略断面図である。図2Aに示すように、ユニット・セル・トランジスタ200は、n型シリコン・カーバイド半導体基板210と、基板210の上面上に設けられた、低濃度にドーピングされたn型(n)シリコン・カーバイド・ドリフト領域220を備える。n型シリコン・カーバイド・ドリフト領域220の上部は、主要pウェル232及び側面pウェル234の対を各々備える、pウェル230を形成するために、イオン注入によってp型にドーピングされる。高濃度にドーピングされた(n)n型シリコン・カーバイド・ソース領域240は、イオン注入よって、pウェル230の上部内に形成される。基板210、ドリフト領域220、pウェル230、及びnソース領域140は共に、ユニット・セル・トランジスタ200の半導体層構造250を有する。ゲート絶縁パターン270は、半導体層構造250上に形成される。ゲート電極272は、ゲート絶縁パターン270上に形成される。ソース・コンタクト280は、ソース領域240上に形成され、ドレイン・コンタクト290は、基板210の下面上に形成される。十分なバイアス電圧がゲート電極272に印加されたとき、ソース領域240をドリフト領域220に電気的に接続する、チャネル領域236は、pウェル230の側面部内に設けられる。
【0041】
図1A及び2Aを比較することによって分かるように、ユニット・セル・トランジスタ200は、ユニット・セル・トランジスタ100のn型エピタキシャル・パターン160が、ユニット・セル・トランジスタ200では省略されていること以外は、図1Aのユニット・セル・トランジスタ100の構造に類似した構造を有する。したがって、図2Aの断面図のさらなる説明は、省略することにする。ユニット・セル・トランジスタ200の様々な領域の寸法及びドーピング濃度は、ユニット・セル・トランジスタ100内の対応する領域の寸法及びドーピング濃度と異なり得ることが、さらに理解されよう。
【0042】
図2Bは、ユニット・セル・トランジスタ200の側面pウェル234の、半導体層構造250の上面からの深さに応じた、ドーピング・プロファイルを示すグラフである。図2Bに示すように、チャネル領域246の表面でのドーパント濃度は、約1×1017/cmである。ドーパント濃度は、ゲート絶縁層270から約0.5マイクロメートルの深さでの約1×1019/cmのピーク・ドーピング濃度へ増大する。次に、ドーピング濃度は減少し、約0.7マイクロメートルの深さで1×1017/cm未満に降下する。
【0043】
ユニット・セル・トランジスタ200の形状のパワーMOSFETは、良好な性能示すが、性能は、図1Aのユニット・セル・トランジスタ100の形状のパワーMOSFETの性能ほど良好でない場合がある。pウェル230が、より高いエネルギーのイオン注入処理(例えば、注入エネルギーは、約450keVであり得る)により形成され得、これは半導体層構造の損傷を増大するので、ユニット・セル・トランジスタ200の形状のパワーMOSFETのために、性能の低下が生じ得る。さらに、この損傷は、損傷がデバイス性能に最大の影響を有し得る、ゲート絶縁層270の直下に存在し得る。加えて、図2Bのドーピング・プロファイルは、図1Bのドーピング・プロファイルより劣り得、対応する性能低下が生じ得る。しかしながら、ユニット・セル・トランジスタ200の形状のパワーMOSFETは、ユニット・セル・トランジスタ100の形状のパワーMOSFETと比較して、製造に著しく少ない費用しか、かからない可能性がある。
【0044】
ユニット・セル・トランジスタ200の形状のパワーMOSFETに伴う別の潜在的な課題は、ユニット・セル・トランジスタ100の形状のパワーMOSFETと比較して、低減された「短絡能力」を示し得ることである。パワーMOSFETの「短絡能力」は、パワーMOSFETが、規定温度でデバイスを損傷させることなく動作し得る、時間を示す。いわゆる短絡状態下で、パワーMOSFETの温度は、大電流がデバイスを通過するとき、デバイス内で消散される大きな電力量のために、劇的に増大し得る。デバイス及びそのパッケージングの特性は、MOSFETが動作電力に応じて昇温する量を決定することになるので、パワーMOSFETの短絡能力は、重要であり得る。例えば、パワーMOSFET200が、500アンペアを1200ボルトの電圧であり得る処理する場合、電力は、1200V×500A=60キロワットである。通常のパッケージングを備えたパワーMOSFETは、例えば0.01℃/Wの熱インピーダンスを有し得る。したがって、そのようなMOSFETには、60キロワットでの動作は、最高で約600℃までデバイスを加熱することになる(60キロワット×0.01℃/W=600℃)。通常、MOSFETは、そのような温度を、故障せずに、例えば1マイクロ秒のような非常に短い時間だけ維持し得る。対照的に、同一のMOSFETが、200℃では数十時間故障せずに、動作可能であり得る。
【0045】
MOSFETをそのような故障から保護するために、何時、短絡状態が生じ、それに応じてゲート電圧(例えば、0ボルト)が低下するかを検出する、制御回路が設けられ得る。短絡状態は、正常な動作状態ではなく、通常、MOSFETを含むより大きなシステムが意図されたように動作していないために、発生する。しかしながら、短絡状態が発生したとき、制御システムが、デバイスの故障を予防するために、ゲート電圧を急速に遮断できなくてはならないので、MOSFETの短絡能力は、重要である。短絡能力の持続時間が短いほど、制御回路はより速く動作することができなければならない。
【0046】
本発明の実施例によれば、阻止電圧、スイッチング時間、及びしきい値電圧の点でも、非常に高レベルの性能を提供しながらも、著しく改善された短絡能力を示し得る、パワーMOSFETが提供される。この改善された性能は、深いウェル領域を、半導体構造内に比較的低い注入エネルギーを用いて形成するために、チャネリング・イオン注入技術を用いることによって、達成され得る。
【0047】
いくつかの実施例では、第1の導電型を有するシリコン・カーバイド・ドリフト領域と、シリコン・カーバイド・ドリフト領域の上部内に配置された、第2の導電性のドーパントでドーピングされた第1及び第2のウェル領域と、第1の導電型を有する上部及び上部の下で第2の導電型を有する下部を含む、第1のウェル領域の側面部内のチャネル領域とを備え、第1のウェル領域の深さは、少なくとも1.5マイクロメートルであり、第1のウェル領域の深さは、第1及び第2のウェル領域間の距離を超える、パワーMOSFETが提供される。第1及び第2のウェル領域は、第2の導電型ドーパントで注入された、注入された領域であり得、チャネリング・イオン注入を用いて形成され得る。
【0048】
他の実施例では、第1の導電型を有するシリコン・カーバイド・ドリフト領域と、シリコン・カーバイド・ドリフト領域のそれぞれの上部内に配置され、シリコン・カーバイド・ドリフト領域の上面へと延在する、第1及び第2の間隔を空けられたウェル領域であって、ウェル領域は、第2の導電性のドーパントでドーピングされ、第1及び第2のウェル領域の各々の少なくとも下部は、第2の導電型を有し、第2の導電型は、第1の導電型と異なり、第1及び第2のウェル領域がそれらの間のJFET領域を画定する、ウェル領域と、第1のウェル領域の上面上のゲート絶縁層と、第1のウェル領域の側面部内のゲート絶縁層下のチャネル領域であって、チャネル領域の上部が第1の導電型を有する、チャネル領域とを、備えるパワーMOSFETが、提供される。シリコン・カーバイド・ドリフト領域のドーピング濃度、JFET領域の幅、チャネル領域のドーピング濃度、及び/又は第1のウェル領域の深さは、40アンペア未満のドレイン-ソース電流で少なくとも25~150℃の範囲の温度でのドレイン電流に負の温度係数をもたらすように、選択される。
【0049】
本発明のやはりさらなる実施例によれば、第1の導電型を有するシリコン・カーバイド・ドリフト領域が基板上に形成される、パワーMOSFETを形成する方法が、提供される。第1及び第2のウェル領域は、第2の導電型ドーパントを、チャネリング・イオン注入を用いて、シリコン・カーバイド・ドリフト領域の上部内に注入することによって、シリコン・カーバイド・ドリフト領域の上部内に形成される。第1及び第2のウェル領域の各々の上部は、第1の導電型を有し、一方、第1及び第2のウェル領域の各々の下部は、第2の導電型を有し、第2の導電型は、第1の導電型と異なる。
【0050】
本発明の実施例による、パワーMOSFETの例示的な実施例を、これから図3~10を用いて説明することにする。
【0051】
図3は、本発明の実施例による、複数のパワーMOSFET310を含むウェハ300の概略平面図である。ウェハ300が、パッケージング及びテスト用に個々のパワーMOSFET310を分離するために、後ほど単体化され(例えば、ダイシングされ)得るように、パワーMOSFET310は、行列状に形成され得、互いから間隔を空けられ得る。ウェハ300は、例えば、いくつかの実施例では、1つ又は複数のシリコン・カーバイド層をその上に(例えば、エピタキシャル成長によって)形成された、4Hシリコン・カーバイド基板を含み得る。他の半導体層(例えば、多結晶シリコン層)、絶縁層、及び/又は金属層が、パワーMOSFET310を形成するために、シリコン・カーバイド半導体層構造上に形成され得る。
【0052】
図4Aは、図3のウェハ300上に含まれるパワーMOSFET310のうちの1つの概略平面図である。図4Bは、ソースメタライゼーション及びゲート・ボンド・パッドを除去した図4AのパワーMOSFET310の概略平面図である。
【0053】
図4Aに示すように、ゲート・ボンド・パッド320及び1つ又は複数のソース・ボンド・パッド330-1、330-2は、MOSFET310の半導体層構造の上面上に形成され得る。ドレイン・ボンド・パッド340(図4Aでドット線の四角によって示されている)は、MOSFET310の底面上に設けられ得る。各ボンド・パッド320、330、340は、アルミニウムなどの金属から形成され得、ボンド・ワイヤは、熱圧着又ははんだ付けなどの従来の技術によって、容易に取り付けられ得る。
【0054】
より詳細に後述するように、MOSFET310の半導体層構造内のソース領域を接触させる、ソース・コンタクトが、提供される。ソース・コンタクトは、MOSFET310の上面の大部分にまたがって延在する、ソース金属パターン332の下部であり得る。ソース金属パターン332の大部分が保護層350によって被覆されているので、ソース金属パターン332は、図4A内で破線の四角よって示されている。ソース・ボンド・パッド330-1、330-2は、ソース金属パターン332の、保護層350の開口352を通して露出されている部分である。ゲート・ボンド・パッド320及びソース・ボンド・パッド330-1、330-2を外部回路などに接続するために使用され得る、ボンド・ワイヤ360が図4Aで示されている。
【0055】
図4Bで示したように、ゲート・パッド324、複数のゲート・フィンガ326、及びゲート・フィンガ326をゲート・パッド324に電気的に接続する、1つ又は複数のゲート・バス328を含む、ゲート電極パターン322が設けられ得る。ゲート・パッド324は、ゲート・ボンド・パッド320の直下にありゲート・ボンド・パッド320と電気的に接続され得、ゲート・フィンガ326は、デバイスを水平に横断して延在し得る。絶縁層(図示せず)が、ゲート・フィンガ326及びゲート・バス328を被覆し得る。ソース金属パターン332は、ゲート・フィンガ326上の絶縁層上に形成され得る。ソース金属パターン332のソース・コンタクトは、ゲート・フィンガ326間を、絶縁層(図示せず)の開口を通して下方へ延在し、半導体層構造内の対応するソース領域に接続する。MOSFET310は、並列に配置されている複数のユニット・セル・トランジスタ400を含む。1つのユニット・セル400の位置が、図4B内に、状況を提供するために示されている。
【0056】
図5Aは、図4A~4BのパワーMOSFET310のユニット・セル・トランジスタ400の概略平面図である。図5Bは、図5Aの線5B~5Bに沿って取られた概略断面図である。図5Bは、1つの完全なユニット・セル400と、状況を提供するためにその両側の2つの追加のユニット・セル400の部分とを、示すことが理解されよう。
【0057】
図5A~5Bを参照すると、ユニット・セル・トランジスタ400は、例えば、n型不純物で高濃度にドーピングされた単結晶4Hシリコン・カーバイド半導体基板などの、n型シリコン・カーバイド半導体基板410上に形成され得る。基板410のドーピング濃度は、他のドーピング濃度が使用されてもよいが、例えば、1×1018atoms/cm~1×1021atoms/cmであり得る。本明細書では、半導体材料の「ドーピング濃度」は、半導体材料がある導電型(すなわち、n型又はp型のどちらか)を有する原因となるドーパント原子の、二次イオン質量分析(「SIMS」)などの標準的測定技術を用いて測定される、半導体材料の1立方センチメートル内に存在する数を示す。そうでないことが示された場合以外は、n型半導体材料には、ドーピング濃度への言及は、一般に、n型ドーパントの濃度を参照することとし、p型半導体材料には、ドーピング濃度への言及は、一般に、p型ドーパントの濃度を参照することにする。基板410は、任意の適切な厚さ(例えば、100~500マイクロメートル)であり得る。いくつかの実施例では、基材410は、部分的に又は全体的に除去され得る。
【0058】
低濃度にドーピングされたn型(n)シリコン・カーバイド・ドリフト領域420が、基板410上に設けられている。n型シリコン・カーバイド・ドリフト領域420は、例えば、シリコン・カーバイド基板410上にエピタキシャル成長よって形成され得る。n型シリコン・カーバイド・ドリフト領域420は、例えば、1×1014~1×1016ドーパント/cmのドーピング濃度を有し得る。n型シリコン・カーバイド・ドリフト領域420は、例えば3~100マイクロメートルの基板410上の垂直方向の高さを有する厚い領域であり得る。図5Bで示されないとはいえ、いくつかの実施例では、n型シリコン・カーバイド・ドリフト領域420の上部は、その下部よりも高濃度にドーピングされ得る(例えば、1×1016~5×1016ドーパント/cmのドーピング濃度)。
【0059】
ウェル領域430は、n型ドリフト層420の上部内に形成される。ウェル領域430は、主要ウェル432と、主要ウェル432の両側上の側面ウェル434とを含む。いくつかの実施例では、主要ウェル432及び側面ウェル434は、同一の処理で形成され得、深さに応じた同一のp型ド-ピンング濃度を有し得る。図5Cは、そのような実施例での、ウェル領域430の例示的なドーピング・プロファイルを示すグラフである。他の実施例では、側面ウェル434は、主要ウェル432よりも低濃度にp型ドーパントでドーピングされ得る(例えば、主要ウェル432の上部は、5×1018~5×1019/cmのp型ドーパント濃度を有し得、主要ウェル432の下部は、1×1018~1×1019/cmのp型ドーパント濃度を有し得、一方、側面ウェル434は、図5Cに示すようなドーピング濃度を有し得る)。ウェル領域430が形成された後、高濃度にドーピングされた(n)n型シリコン・カーバイド・ソース領域440は、ウェル領域430の上部内に形成され得る。n型ソース領域440は、イオン注入によって形成され得る。JFET領域422は、ドリフト層420の上部のウェル領域430間を画定する。基板410、ドリフト層420(JFET領域422を含む)、ウェル領域430、及びソース領域440は共に、半導体層構造450を有する。
【0060】
ウェル領域430は、チャネリング・イオン注入により形成される。例えば、2016年5月31日に提出された米国特許出願第15/168,310号で開示されたチャネリング・イオン注入技術の任意のものが、ウェル領域430を形成するために使用され得る。米国特許出願第15/168,310号の内容の全ては、本明細書での参照により組み込まれ、本明細書で全体が表明されたこととする。チャネリング・イオン注入の使用により、深いウェル領域430を、とはいえ同時に比較的低い注入エネルギーを用いて、形成することが可能になる。その結果、半導体層構造450の表面は、比較的損傷のないままとなり得る。さらに、深いウェル領域430は、ゲート絶縁層470を、逆阻止動作中の損傷から保護し、さらに、より詳細に後述するように、デバイスの短絡能力を改善し得る。また、チャネリング・イオン注入を用いることで、半導体層構造450の上部を非常に低濃度にわずかにドーピングすることができる。実際、いくつかの実施例では、p型ドーパントの濃度は、n型ドリフト層420の上部のn型ドーピング・レベル(その成長中のドーピングされたn型であり得る)より低くあり得、その結果、少なくとも側面ウェル434の最上部(チャネル領域436が位置する)は、非常に低い有効n型ドーパント濃度を有するn型導電率を示すことになる(ここで、有効n型ドーパント濃度は、n型ドーパントの数からp型ドーパントの数を引いたものである)。非常に低濃度にドーピングされたn型チャネル領域436の提供(少なくともチャネルの上部への)は、改善されたキャリア移動度をもたらし得る。例えば、いくつかの実施例では、半導体層構造450の注入された部分の上側0.2マイクロメートルは、n型導電率を示し得る(つまり、各ウェル領域430の上側0.2マイクロメートルは、n型導電率を示し得る)。他の実施例では、半導体層構造450の注入された部分の上側0.5マイクロメートルが、n型導電率を示し得る。やはり他の実施例では、半導体層構造450の注入された部分の上側0.7マイクロメートルが、n型導電率を示し得る。やはり他の実施例では、半導体層構造450の注入された部分の上側1.0マイクロメートルが、n型導電率を示し得る。他の実施例では、側面ウェル434は、側面ウェル434のn型導電率を示す少なくとも上側0.2、0.5、0.7、又は1.0マイクロメートルを伴う、上述のドーピング・プロファイルのうちの1つを有し得、一方、主要ウェル432は、側面ウェル434とは異なるドーピング・プロファイルを有し得る(例えば、主要ウェルは、いずれのn型導電率を有する部分も含まなくてもよい)。
【0061】
いくつかの実施例では、主要ウェル432及び側面ウェル434は、単一のチャネリング・イオン注入ステップで形成され得る。他の実施例では、主要ウェル432及び側面ウェル434は、個別のチャネリング・イオン注入ステップで形成され得る。主要ウェル432及び側面ウェル434は、上述の米国特許出願第15/168,310号内で開示されたチャネリング・イオン注入技術のうちの任意のものを用いて形成され得る。ウェル領域430は、n型導電率を有する第1の部分と、p型導電率を有する第2の部分とを含み得るので、領域430は、本明細書では「pウェル」ではなく「ウェル領域」と呼ぶ。
【0062】
チャネリング・イオン注入が用いられるとき、ドーパント・イオンは、比較的低い注入エネルギーを用いて、半導体層構造450内に非常に深く注入され得る。低い注入エネルギーが用いられるので、イオン注入に起因する半導体層構造450の上面への損傷が、低減され得る。そのような損傷は、特に損傷が、ゲート絶縁層470下の半導体層構造450の上面の近傍にあるとき、チャネル領域436内のキャリアの移動度を減少させ得る。低いエネルギー・チャネリング・イオン注入により、従来の注入より損傷が少なくなるので、キャリアの移動度が向上され得、所与のしきい値電圧での高速なスイッチング時間をもたらす。
【0063】
さらに、チャネリング・イオン注入により、深いウェル領域430の形成が可能になる。例えば、チャネリング・イオン注入を用いることにより、約700keVの注入エネルギーのような比較的控えめな注入エネルギーを用いて、半導体層構造450内に、例えば、約3マイクロメートル(又はそれ以上)の深さを有する、極端に深いウェル領域430を容易に形成することができる。深いウェル領域430は、MOSFET310の短絡能力を改善する。
【0064】
より深いウェル領域430の提供により、JFET領域422の幅を増大させることが可能になる。このことは、JFET領域422内の抵抗を低減し、それによりMOSFET310のオン状態性能を改善し得る。いくつかの実施例では、各ウェル領域430の深さ(D)は、JFET領域422の幅(W)を超える。他の実施例では、各ウェル領域430の深さは、JFET領域422の幅の少なくとも1.25倍であり得る。やはり他の実施例では、各ウェル領域430の深さは、JFET領域422の幅の少なくとも1.5倍であり得る。さらに追加する実施例では、各ウェル領域430の深さは、JFET領域422の幅の少なくとも2倍であり得る。上の事例の各々では、各ウェル領域430の深さは、JFET領域422の幅の4倍未満であり得る。
【0065】
いくつかの実施例では、ウェル領域430は、少なくとも1.5マイクロメートルの深さを有し得、ここで各ウェル領域436の深さは、半導体基板410の上面に垂直な軸に沿った、ウェル領域の垂直方向の高さである。他の実施例では、ウェル領域430は、少なくとも2.0マイクロメートルの深さを有し得る。さらなる他の実施例では、ウェル領域430は、少なくとも2.5マイクロメートルの深さを有し得る。やはり他の実施例では、ウェル領域430は、少なくとも3.0マイクロメートルの深さを有し得る。上の事例の各々では、ウェル領域430の深さは、6.0マイクロメートル未満であり得る。ある例示の実施例では、ウェル領域430の深さは、約3マイクロメートルであり得、JFET領域の幅は、約2.4マイクロメートルであり得る。
【0066】
n型ソース領域440が形成された後、ゲート絶縁パターン470が、半導体層構造450の上面上に形成され得る。ゲート絶縁パターン470は、半導体層構造450直上に、n型エピタキシャル層を介在させずに、形成され得る。ゲート絶縁パターン470は、他の絶縁材料も使用され得るが、例えばシリコン酸化物のパターンを含み得る。ゲート電極472は、ゲート絶縁パターン470上に形成される。ゲート電極472は、例えば、複数のユニット・セル・トランジスタ400のゲート電極として機能する、導電性のゲート・フィンガを含み得る。
【0067】
ソース・コンタクト480は、高濃度にドーピングされたn型のソース領域440及びウェル領域430上に形成され得る。図面を単純化するために示していないが、ソース・コンタクト480は、MOSFET310のシリコン・カーバイド半導体層構造の上面を横断して延在する、連続したソース・パターン332の一部であり得る(図4Aを参照のこと)。ソース・コンタクト480は、例えば、ニッケル、チタン、タングステン、及び/又はアルミニウムなどの金属、並びに/或いは薄い積層スタック、並びに/或いは類似の材料を含み得る。ドレイン・コンタクト490は、基板410の下面上に形成され得る。ドレイン・コンタクト490は、例えば、ソース・コンタクト、これがシリコン・カーバイド基板にオーム性接触を形成するので、これに類似した材料を含み得る。
【0068】
チャネル領域436は、側面ウェル434内に形成される。チャネル領域436は、十分なバイアス電圧がゲート電極472に印加されたとき、n型ソース領域440をJFET領域422に、電気的に接続する。ウェル領域430は、チャネリング・イオン注入を用いて形成されるので、ウェル領域430の一部分であるチャネル領域436も、チャネリング・イオン注入により形成される。そのようなバイアス電圧がゲート電極472に印加されたとき、電流は、図5Bで太い矢印によって示すように、n型ソース領域440からチャネル領域436を通ってJFET領域422へ、そしてドレイン・コンタクト490へと下方へ流れ得る。
【0069】
図5Cは、ユニット・セル・トランジスタ400の側面ウェル434の、半導体層構造450の上面からの深さに応じた、(p型ドーパントの)ドーピング・プロファイルを示すグラフである。図5Cに示すように、チャネル領域436の表面でのp型ドーパント濃度は、非常に低く、1×1015/cm未満であり得る。p型ドーパント濃度は、最初の0.9マイクロメートルの間で、急峻に増大し、半導体層構造450の上面から約0.9マイクロメートルの深さで、約8x1016/cmのピークのドーピング濃度に至る。ドーピング濃度は次に、約2.8マイクロメートルの深さでの約3x1016/cmのドーピング濃度へと、徐々に減少する。ドーピング濃度は次に、急激に減少し、3.5マイクロメートルの深さにより検出レベル未満に降下する。図5Cのドーピング・プロファイルは、1×1013/cmのドーズ量でAlイオンのチャネリング・イオン注入を用いて達成され得、ここで不純物は、室温で、4Hシリコン・カーバイド・ドリフト層420の<0001>、<11-23>、<-1-123>、<1-213>、<-12-13>、<2-1-13>又は<-2113>結晶軸のうちの1つの±1.5°以内の角度で注入され得る。任意の適切なドーパント・イオンが、使用され得る。いくつかの実施例では、注入は、例えば、75℃以上の温度などの異なる温度で実施され得る。図5Cで示されている特有のプロファイルは、4Hシリコン・カーバイド・ドリフト層420の<0001>結晶軸に沿ったチャネリング・イオン注入を実施することにより達成された。
【0070】
成長されたとき、ドリフト領域420の上部は、例えば、1×1016/cm~5×1017/cmのドーピング濃度を有し得る。いくつかの実施例では、ドーピング濃度は、2x1016/cm~5×1016/cmであり得る。したがって、図5Cから分かるように、各側面ウェル434の上側0.7~0.8マイクロメートル(及びいくつかの実施例では、n型ソース領域440を除いた全ウェル領域430)は、半導体層のバックグラウンドのドーピング・レベルが、側面ウェル434の上側部分内のイオン注入のドーピング・レベルより高いので、p型ドーパントの注入にもかかわらず、n型導電率を有し得る。したがって、事実上、ユニット・セル・トランジスタ100のn型エピタキシャル層160の等価物が、ユニット・セル・トランジスタ400内に、しかしながらずっと簡潔な方法で、形成される。各側面ウェル434の上部に設けられたn型領域は、低いドーピング濃度を有し得、したがって非常に高いキャリア移動度を示し得る。
【0071】
図5Cは、ウェル領域430がチャネリング・イオン注入により形成されたときに達成され得る、ウェル領域430の例示的なドーピング・プロファイルを示すが、多種多様な異なるドーピング・プロファイルが達成され得ることが理解されよう。例えば、図6は、図5Cに関して上述したものと同様の状態下で実施されるが、異なる注入エネルギーでのチャネリング・イオン注入を用いて、達成され得る、ドーピング・プロファイルを示すグラフである。具体的には、図6の曲線491~494は、イオン注入が、4Hシリコン・カーバイド・ドリフト層の<0001>結晶軸に沿って、それぞれ100keV、300keV、500keV、及び900keVの注入エネルギーで実施されたときに取得された、ドーピング・プロファイルを表す。比較する目的で、図6は、曲線495と記された、700keVの注入エネルギーに対応する、図5Cのドーピング・プロファイルをさらに含む。
【0072】
本発明の実施例によるいくつかのMOSFETは、温度に関して零温度係数(「ZTC」)点のそれらの増幅特性を示し得る。図7は、3つの異なる動作温度での図2Aのユニット・セル・トランジスタ200を含む従来のパワーMOSFETの増幅特性曲線と、同一の3つの動作温度での図5Bのユニット・セル・トランジスタ200を含むパワーMOSFETの同等の増幅特性曲線とを比較する、グラフである。
【0073】
図7の実線の曲線500、510、520は、図2Aのユニット・セル・トランジスタ200を含む従来のパワーMOSFETのゲート・ソース間電圧VGSに応じたドレイン電流を表す。各実線の曲線500、510、520は、20ボルトのドレイン・ソース間電圧VDSでの、プロットである。曲線500、510、520は、それぞれ25℃、100℃、150℃の動作温度での、ゲート電圧に応じたドレイン電流を示す。図7で分かるように、ドレイン電流IDSは、より高い温度ほど、より急速に増大する。このことは、少なくとも図7で示したドレイン電流の範囲で、従来のMOSFETは、正のしきい値電圧の温度係数を有することを示す。より高いドレイン電流が、増大された電力消費をもたらすので(P=V×Iであるので)、短絡状態下で、MOSFETは、増大されたドレイン電流IDSと、対応する電力の増大が温度を上昇させることとを伴う、フィードバック・ループを経験することになり、それがさらなるドレイン電流IDSの増大をもたらす。このことは、MOSFETに非常に短い持続時間の短絡能力をもたらすことが可能になる。
【0074】
ドレイン電流の負の温度係数は、2つの異なる動作温度での、ゲート・ソース間電圧VGSに応じた、(固定されたドレイン・ソース間電圧VDSの)MOSFETのドレイン電流IDSの曲線が交差することを、意味する。このことは、図7への参照により、理解され得る。図7の破線の曲線530、540、550は、ドレイン電流に負の温度係数を有する、本発明の実施例によるMOSFETの、ゲート・ソース間電圧VGSに応じたドレイン電流IDSを表す。やはり、各破線の曲線530、540、550は、20ボルトのドレイン・ソース間電圧VDSでの、プロットである。曲線530、540、550は、それぞれ25℃、100℃、150℃の温度での、ゲート電圧に応じたドレイン電流を示す。図7で分かるように、MOSFETがドレイン電流に負の温度係数を有するとき、曲線は、互いに交差し(この図では、曲線は、約15ボルトのゲート電圧で交差している)、その結果、このゲート電圧レベルより上で、ドレイン電流IDSは、より高い温度ほどより急速に飽和する。したがって、温度が増大するとき、ドレイン電流IDSは、減少し、上述のフィードバック・ループは、発生しない。そのため、ドレイン電流に負の温度係数を有する、本発明の実施例によるMOSFETは、改善された短絡能力を示し得る。
【0075】
特に、本発明の実施例によるMOSFETは、デバイスに固有の動作状態の範囲内で(すなわち、MOSFETが、デバイスに固有の動作状態の範囲内にある、VGS、VDS、及びIDSの値で動作するとき)、ドレイン電流に負の温度係数を示す。いくつかの実施例では、MOSFETは、50アンペア未満のドレイン電流で、25℃及び150℃の動作温度に関して、ドレイン電流に負の温度係数を示し得る。他の実施例では、MOSFETは、40アンペア未満のドレイン電流で、25℃及び150℃の動作温度に関して、ドレイン電流に負の温度係数を示し得る。やはり他の実施例では、MOSFETは、35アンペア未満、又は30アンペア未満のドレイン電流で、25℃及び150℃の動作温度に関して、ドレイン電流に負の温度係数を示し得る。
【0076】
本発明の実施例によるMOSFETは、他の性能パラメータを犠牲にすることなく、改善された短絡能力を達成し得る。例えば、図8は、上述のユニット・セル400を用いて形成されたMOSFETの電圧阻止特性を示すグラフである。図に示すように、MOSFETは、高い電圧阻止レベルを示す。
【0077】
図9A及び9Bは、従来のMOSFET及び本発明の実施例によるMOSFETの、出力特性を示すグラフである。図9A及び9Bを比較することによって分かるように、両デバイスの順方向導通の電圧降下は、類似している。図9Aはさらに、どのように従来のMOSFETが、しきい値電圧の正の温度係数を有するかを示し、一方、図9Bは、本発明の実施例によるMOSFETが、ドレイン電流に負の温度係数を有することを示す。
【0078】
図10は、本発明の実施例による、パワーMOSFETを形成する方法のフローチャートである。図10に示すように、工程は、基板上へのシリコン・カーバイド・ドリフト領域の形成で開始され得る(ブロック600)。シリコン・カーバイド・ドリフト領域は、第1の導電型を有し得る。次に、第1及び第2のウェル領域は、第2の導電型ドーパントを、チャネリング・イオン注入を用いて、シリコン・カーバイド・ドリフト領域の上部内に注入することによって、シリコン・カーバイド・ドリフト領域の上部内に形成され得る(ブロック610)。第1及び第2のウェル領域の各々の上部は、第1の導電型を有し得、一方、第1及び第2のウェル領域の各々の下部は、第2の導電型を有し得、ここで第2の導電型は、第1の導電型と異なる。第1及び第2のウェル領域は、互いに隣接し得、それらの間でJFET領域を画定し得る。第1のウェル領域の深さは、第1及び第2のウェル領域間の距離を超え得る(すなわち、JFET領域の幅を超え得る)。
【0079】
本発明の実施例によるMOSFETは、別の方法で、阻止電圧能力及び順方向しきい値電圧などの、同等の又は改善された動作特性を提供しながらも、著しく改善された短絡能力を有し得る。ウェル領域を形成するために、チャネリング・イオン注入技術を用いることによって、高い移動度を有するチャネルをもたらす、比較的厚い、低濃度にドーピングされたn型領域が、ゲート電極の下に形成され得る。チャネリング・イオン注入はさらに、表面近傍の低いp型ド-ピンングレベルと、ウェル領域内でより深いほどさらにより高いp型ド-ピンングレベルとを有する、好ましいドーピング・プロファイルを提供し得る。さらに、イオンが、半導体層の結晶構造内のチャネルを流下する傾向を有し、ゆえに表面近傍の衝突が比較的低いレベルあるので、チャネリング・イオン注入は、特に注入表面で、損傷が低いレベルである傾向を有する。このことが表面損傷を低減し、チャネル領域内のキャリアの移動度を、さらに改善し得る。さらに、チャネリング・イオン注入により、1.5マイクロメートルを超える深さを有するウェル領域のような、深いウェル領域の形成が可能になる。いくつかの実施例では、ウェル領域は、2マイクロメートル、3マイクロメートル、又はそれを超える深さを有し得る。より深いウェル領域により、JFET領域が拡張された幅を有することが可能になり、それがJFET領域の抵抗を低減し、ゆえにデバイスの短絡能力を改善する。
【0080】
上の説明は、nチャネルMOSFETに着目しているが、本発明のさらなる実施例によれば、各デバイス内の半導体層の各々の極性は、対応するpチャネルMOSFETを提供するように、逆転され得ることが理解されよう。同様に、上で説明した本発明の本実施例は、MOSFETであるが、本明細書で開示された技術はまた、本発明の実施例によるMOSFETを含む、絶縁ゲート型バイポーラ・トランジスタ(IGBT:insulated gate bipolar junction transistor)を形成するために使用され得ることが理解されよう。
【0081】
本明細書では、本発明の実施例は、電力スイッチング・デバイスの1つ又は2つのユニット・セルを示す断面図を基準にして説明されている。実際の実施態様は通常、さらにより大きい数のユニット・セルを含むことが理解されよう。しかしながら、本発明は、そのようなデバイスに限定されず、本明細書に添付の請求項も、MOSFETと、例えば、単一のユニット・セルを備える、他の電力スイッチング・デバイスとを、包含することが、さらに理解されよう。なお、本開示は、シリコン・カーバイド・デバイスに着目しているが、本発明の実施例は、例えばガリウム窒化物、亜鉛セレン化物、又は他の任意のII-VI又はIII-Vワイド・バンドギャップ化合物半導体などの、他のワイド・バンドギャップ半導体を用いて形成されたデバイスへの適用可能性をさらに有し得ることが理解されよう。
【0082】
本発明は、本発明の実施例を示す、添付図面を参照して上述された。本発明は、しかしながら、多くの異なる形態で実施され得、本明細書で表明された本実施例に限定されると解釈されるべきでない。むしろ、これらの実施例は、本開示が完全且つ完璧となるように提供され、本発明の範囲を当業者に完全に伝えることになる。図中、層及び領域のサイズ及び相対的サイズは、明確のため強調され得る。要素又は層が、別の要素又は層「の上にある」、「に接続される」、又は「に結合される」と記述された場合、それは、別の要素又は層に、直接的に、上にあり、接続され、又は結合され得、或いは介在要素又は層が存在し得ることが理解されよう。対照的に、要素が、別の要素又は層「の直上にある」、「に直接接続される」、又は「に直接連結される」と記述された場合、介在要素又は層は存在しない。本明細書で用いられるとき、用語「及び/又は」は、関連する列挙された事項のうちの1つ又は複数のいずれか及び全ての組合せを包含する。全体にわたり、類似の番号は、類似の要素を参照する。
【0083】
第1の、第2の、という用語が、多様な領域、層、及び/又は要素を説明するために、本明細書で使用されているが、これらの領域、層、及び/又は要素は、これらの用語によって限定されるべきでないことが理解されよう。これらの用語は、1つの領域、層、又は要素を別の領域、層、又は要素と区別するためだけに使用されている。したがって、本発明の範囲から逸脱することなく、後述する第1の領域、層、又は要素は、第2の領域、層、又は要素と呼ばれ得、同様に、第2の領域、層、又は要素は、第1の領域、層、又は要素と呼ばれ得る。
【0084】
「下側」又は「底部」及び「上側」又は「上部」などの相対的用語は、本明細書では、図中で示すように、1つの要素の、別の要素に対する関係を説明するために使用され得る。相対的用語は、図内で示される方位に加え、デバイスの異なる方位を包含することが意図されることが理解されよう。例えば、図内のデバイスがひっくり返された場合、他の要素の「下側」の側面上にあると説明される要素は、今度は他の要素の「上側」の側面上にあるであろう。例示の用語「下側」は、したがって、図の特定の配置により、「下側」及び「上側」の両方の配置を包含し得る。同様に、例えば、図のうちの1つ内のデバイスがひっくり返された場合、他の要素の「より低い」又は「下に」と説明される要素は、今度は他の要素の「上側」にあると順応されるであろう。例示の用語「より低い」又は「下に」は、したがって、上及び下の両方の配置を包含し得る。
【0085】
本明細書で使用された専門用語は、具体的な実施例を説明する目的のためだけのものであり、本発明を限定することを意図するものではない。本明細書で使用したように、単数形の「a」、「an」、及び「the」は、文脈が明確にそうでないことを示さない限り、複数形も同様に含めることを意図する。さらに、用語「備える」(comprises)、「備えている」(comprising)、「含む」(includes)、及び/又は「含んでいる」(including)は、本明細書中で使用されているとき、述べられている特徴、要素、及び/又は構成要素の存在を特定するが、1つ若しくは複数の他の特徴、要素、構成要素、及び/又はそれらの組合せの存在又は付加を排除しないことがさらに理解されよう。
【0086】
本発明の実施例は、本明細書では、概略図である断面図解を用いて説明した。したがって、例えば、製造技術及び/又は公差の結果として、図解の形状からの変化量が期待されることになる。したがって、本発明の実施例は、本明細書で図示されている領域の特定の形状に限定されると解釈されるべきなく、例えば製造から生じる形状の偏差を含むことになる。例えば、長方形に図示されている注入された領域は、一般に、その縁部で、丸みを帯びた又は曲線状のフィーチャを、且つ/或いは注入された領域から注入されていない領域への二値的変化ではなく、注入濃度の傾斜を有する。したがって、図で示された領域は、本質的に概略的であり、それらの形状は、デバイスの領域の実際の形状を示すことを意図されておらず、本発明の範囲を制限することを意図されていない。
【0087】
本明細書で開示された実施例は組合せられ得るであることが理解されよう。したがって、第1の実施例に関して図示且つ/又は説明された特徴は、第2の実施例にも同様に含まれ得、逆もまた同様である。
【0088】
上述の実施例は、特定の図を用いて説明されているが、本発明のいくつかの実施例は、追加の及び/若しくは介在する層、構造、又は要素を含み得、且つ/又は特定の層、構造、若しくは要素が削除され得ることが理解されよう。本発明の少数の例示的な実施例が説明されたが、例示的な実施例おいて、本発明の新規な教示及び利点から実質的に逸脱することなしに、多くの変形が可能であることが当業者には容易に理解されよう。したがって、全てのそのような変形は、請求項内で規定されるように、本発明の範囲内に含まれることが、意図されている。したがって、上述のことは、本発明を例示するものであり、開示される特定の実施例に限定されると解釈されるべきでなく、開示された実施例及び他の実施例への変更は、添付の請求項の範囲内に含まれることを意図されていることが理解されよう。本発明は、以下の請求項によって定められ、請求項の等価のものがその中に含まれることになる。
図1A
図1B
図2A
図2B
図3
図4A
図4B
図5A
図5B
図5C
図6
図7
図8
図9A
図9B
図10