特許7255985スイッチトキャパシタＤＣ－ＤＣ変換器のためのデジタルコントローラ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-04-03
(45)【発行日】2023-04-11
(54)【発明の名称】スイッチトキャパシタＤＣ－ＤＣ変換器のためのデジタルコントローラ
(51)【国際特許分類】
H02M 3/07 20060101AFI20230404BHJP
【ＦＩ】
H02M3/07
【請求項の数】
18
【外国語出願】
(21)【出願番号】P 2018172002
(22)【出願日】2018-09-14
(65)【公開番号】P2019071768
(43)【公開日】2019-05-09
【審査請求日】2021-06-29
(31)【優先権主張番号】15/710,502
(32)【優先日】2017-09-20
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】501209070
【氏名又は名称】インフィネオン テクノロジーズ アーゲー
【氏名又は名称原語表記】ＩＮＦＩＮＥＯＮ ＴＥＣＨＮＯＬＯＧＩＥＳ ＡＧ
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】チャーニアク， キリーロ
(72)【発明者】
【氏名】ホーリンガー， ヴェルナー
(72)【発明者】
【氏名】マーダーバッハー， ゲーアハルト
(72)【発明者】
【氏名】マルシリ， ステファノ
(72)【発明者】
【氏名】シュボスカヤ， ヴォルハ
【審査官】栗栖 正和
(56)【参考文献】
【文献】米国特許出願公開第２０１３／０１０６３７５（ＵＳ，Ａ１）
【文献】特開平１１－１１３２５０（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１４／００８４８９０（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／０７
(57)【特許請求の範囲】
【請求項1】
直流／直流変換器（ＤＣ－ＤＣ変換器）であって、エネルギー蓄積要素、
前記エネルギー蓄積要素の第１の端子に結合された第１の複数のスイッチであって、前記第１の複数のスイッチのうちの少なくとも１つの高インピーダンスサブスイッチのオン抵抗は、前記第１の複数のスイッチのうちの複数の低インピーダンスサブスイッチそれぞれに同一のオン抵抗の倍数である、第１の複数のスイッチ、および
前記エネルギー蓄積要素の第２の端子に結合された第２の複数のスイッチであって、前記第２の複数のスイッチのうちの少なくとも１つの高インピーダンスサブスイッチのオン抵抗は、前記第２の複数のスイッチのうちの複数の低インピーダンスサブスイッチそれぞれに同一のオン抵抗の倍数である、第２の複数のスイッチ、
を含み、
前記第１および第２の複数のスイッチの各々のコンダクタンスは調整可能である、
ＤＣ－ＤＣ変換器と、
前記第１および第２の複数のスイッチの各々のスイッチタイミングの変調によって、前記エネルギー蓄積要素と、前記ＤＣ－ＤＣ変換器の出力負荷との間の電気接続を並列電気接続と直列電気接続との間で切り替えるよう、前記第１および第２の複数のスイッチの各々の前記コンダクタンスを独立して制御するように構成されたデジタルコントローラであって、
前記スイッチタイミングの前記変調は前記第１および第２の複数のスイッチの各々のゲート－ソース電圧の調整によって規定され、
前記デジタルコントローラは、前記第１および第２の複数のスイッチの第１のサブセットを、事前設定された数のスイッチングサイクルの間、前記第１および第２の複数のスイッチの第２のサブセットが状態をトグルする一方で、固定された状態で休止するようプログラムするように構成されている、
デジタルコントローラと、
を備えるシステム。
【請求項2】
前記エネルギー蓄積要素が第１のエネルギー蓄積要素であり、前記ＤＣ－ＤＣ変換器が、第２のエネルギー蓄積要素、および
前記第２のエネルギー蓄積要素に結合された第３の複数のスイッチ、
をさらに含み、
前記第２のエネルギー蓄積要素は、前記第１、第２および第３の複数のスイッチの第１のスイッチング構成の間は、前記第１のエネルギー蓄積要素と直列になっており、
前記第２のエネルギー蓄積要素は、前記第１、第２および第３の複数のスイッチの第２のスイッチング構成の間は、前記第１のエネルギー蓄積要素と並列になっている、
請求項１に記載のシステム。
【請求項3】
前記ＤＣ－ＤＣ変換器の前記出力負荷に結合された出力エネルギー蓄積要素をさらに備え、前記出力エネルギー蓄積要素は、前記第１、第２および第３の複数のスイッチの第３のスイッチング構成の間は、前記第１のエネルギー蓄積要素と直列、且つ前記第２のエネルギー蓄積要素と直列になっており、
前記出力エネルギー蓄積要素は、前記第１、第２および第３の複数のスイッチの第４のスイッチング構成の間は、前記第１のエネルギー蓄積要素と並列、且つ前記第２のエネルギー蓄積要素と並列になっている、
請求項２に記載のシステム。
【請求項4】
前記スイッチタイミングがスイッチング周期を含み、前記スイッチング周期は充電相および放電相を含み、前記充電相の継続時間は前記放電相の継続時間と実質的に等しく、前記デジタルコントローラが、デッドタイム相を前記スイッチング周期に追加するように構成されており、前記デッドタイム相の間には、前記デジタルコントローラが、どのスイッチも電流を導通しないよう、前記第１、第２および第３の複数のスイッチの各々の前記ゲート－ソース電圧を調整するように構成されている、
請求項３に記載のシステム。
【請求項5】
前記デジタルコントローラが、前記出力負荷への負荷電流の大きさに基づいて前記第１および第２の複数のスイッチの各々の前記コンダクタンスを独立して制御するように構成されている、請求項２に記載のシステム。
【請求項6】
前記スイッチタイミングがスイッチング周期を含み、前記スイッチング周期は前記エネルギー蓄積要素の充電相および前記エネルギー蓄積要素の放電相を含み、前記充電相の継続時間は前記放電相の継続時間と実質的に等しい、請求項１に記載のシステム。
【請求項7】
前記デジタルコントローラが、デッドタイム相を前記スイッチング周期に追加するように構成されており、前記デッドタイム相の間には、前記デジタルコントローラが、どのスイッチも電流を導通しないよう、前記第１および第２の複数のスイッチの各々の前記ゲート－ソース電圧を調整するように構成されており、
前記デッドタイム相の継続時間は前記出力負荷への負荷電流の大きさに基づく、
請求項６に記載のシステム。
【請求項8】
第１の継続時間のデッドタイム相を含む、第１のスイッチング周期の第１の継続時間が、第２の継続時間のデッドタイム相を含む、第２のスイッチング周期の第２の継続時間とほぼ等しく、前記第２のスイッチング周期の充電相の継続時間が前記第２のスイッチング周期の放電相の継続時間と実質的に等しい、請求項７に記載のシステム。
【請求項9】
エネルギー蓄積キャパシタと、前記エネルギー蓄積キャパシタの第１の端子に結合された第１の複数のトランジスタと、
前記エネルギー蓄積キャパシタの第２の端子に結合された第２の複数のトランジスタと、
スイッチング周期に従って前記第１および第２の複数のトランジスタの各々の導通を独立して制御するように構成されたデジタルコントローラであって、前記スイッチング周期は、
前記エネルギー蓄積キャパシタの充電相、
前記エネルギー蓄積キャパシタの放電相、および
デッドタイム相を含み、前記充電相の継続時間は前記放電相の継続時間とほぼ等しい、
デジタルコントローラと、
を備えた装置であって、
前記第１の複数のトランジスタとして実装された第１の複数のスイッチのうちの少なくとも１つの高インピーダンスサブスイッチのオン抵抗は、前記第１の複数のスイッチのうちの複数の低インピーダンスサブスイッチそれぞれに同一のオン抵抗の倍数であり、
前記第２の複数のトランジスタとして実装された第２の複数のスイッチのうちの少なくとも１つの高インピーダンスサブスイッチのオン抵抗は、前記第２の複数のスイッチのうちの複数の低インピーダンスサブスイッチそれぞれに同一のオン抵抗の倍数であり、
前記デジタルコントローラが、前記装置の出力ノードに結合された負荷への出力電流の大きさに基づいて前記第１および第２の複数のトランジスタの各々の前記導通を独立して制御するように構成されている、装置。
【請求項10】
前記スイッチング周期の前記デッドタイム相の継続時間が０ナノ秒とほぼ等しい、請求項９に記載の装置。
【請求項11】
前記スイッチング周期の前記デッドタイム相の継続時間が、前記装置の出力ノードに結合された負荷への出力電流の大きさに基づく、請求項１０に記載の装置。
【請求項12】
前記デジタルコントローラが、前記第１の複数および第２の複数のトランジスタの前記導通を、前記充電相の間には、第１の構成に、
前記放電相の間には、第２の構成に、
前記デッドタイム相の間には、前記第１および第２の複数のスイッチのうちのどのスイッチも電流を導通しないような第３の構成に
制御するように構成されている、請求項９に記載の装置。
【請求項13】
前記デジタルコントローラが、前記第１および第２の複数のトランジスタのうちの特定のトランジスタのコンダクタンスを、前記第１および第２の複数のトランジスタのうちの前記特定のトランジスタに提供されるコンダクタンス調整信号の少なくとも立ち上がりエッジの変化率の制御によって独立して制御するように構成されており、前記デジタルコントローラが、前記第１および第２の複数のトランジスタの第１のサブセットを、事前設定された数のスイッチングサイクルの間、前記第１および第２の複数のトランジスタの第２のサブセットが状態をトグルする一方で、固定された状態で休止するようプログラムするように構成されている、請求項９に記載の装置。
【請求項14】
フィードバックループをさらに備え、前記装置の出力電圧が前記デジタルコントローラ内へフィードバックされる、請求項９に記載の装置。
【請求項15】
複数のスイッチの各々のコンダクタンスを、前記複数のスイッチの各々のスイッチタイミングの変調によって独立して制御するように構成されたデジタルコントローラ回路であって、前記複数のスイッチは、エネルギー蓄積要素と、ＤＣ－ＤＣ変換器の出力負荷との間の電気接続を並列電気接続と直列電気接続との間で切り替えるように構成されており、
前記デジタルコントローラ回路は、前記出力負荷への出力電流の大きさに基づいて前記スイッチタイミングを変調し、
前記複数のスイッチが、
前記エネルギー蓄積要素の第１の端子に結合された第１の複数のスイッチであって、前記第１の複数のスイッチのうちの少なくとも１つの高インピーダンスサブスイッチのオン抵抗は、前記第１の複数のスイッチのうちの複数の低インピーダンスサブスイッチそれぞれに同一のオン抵抗の倍数である、第１の複数のスイッチ、および
前記エネルギー蓄積要素の第２の端子に結合された第２の複数のスイッチであって、前記第２の複数のスイッチのうちの少なくとも１つの高インピーダンスサブスイッチのオン抵抗は、前記第２の複数のスイッチのうちの複数の低インピーダンスサブスイッチそれぞれに同一のオン抵抗の倍数である、第２の複数のスイッチ、
を含み、
前記第１および第２の複数のスイッチの各々のコンダクタンスは調整可能である、デジタルコントローラ回路。
【請求項16】
前記スイッチタイミングがスイッチング周期を含み、前記デジタルコントローラ回路が、デッドタイム相を前記スイッチング周期に追加するようにさらに構成されており、前記デッドタイム相の間には、前記デジタルコントローラ回路が、どのスイッチも電流を導通しないよう、前記複数のスイッチの各々のコンダクタンスを独立して制御するように構成されており、
前記デッドタイム相の継続時間は前記出力負荷への前記出力電流の前記大きさに基づく、
請求項１５に記載のデジタルコントローラ回路。
【請求項17】
デジタルコントローラ回路によって、ＤＣ／ＤＣ（ＤＣ－ＤＣ）変換器の出力負荷への出力負荷電流の大きさを決定することと、前記デジタルコントローラ回路によって、複数のスイッチのコンダクタンスを調整することと、
を含み、
前記複数のスイッチは、エネルギー蓄積要素と、前記ＤＣ－ＤＣ変換器の前記出力負荷との間の電気接続を並列電気接続と直列電気接続との間で切り替えるように構成されており、
前記デジタルコントローラ回路は、前記複数のスイッチの各々の前記コンダクタンスを、前記複数のスイッチの各々のスイッチタイミングの変調によって独立して制御するように構成されており、
前記デジタルコントローラ回路は、前記出力負荷への出力負荷電流の前記大きさに基づいて前記スイッチタイミングを変調し、
前記複数のスイッチが、
前記エネルギー蓄積要素の第１の端子に結合された第１の複数のスイッチであって、前記第１の複数のスイッチのうちの少なくとも１つの高インピーダンスサブスイッチのオン抵抗は、前記第１の複数のスイッチのうちの複数の低インピーダンスサブスイッチそれぞれに同一のオン抵抗の倍数である、第１の複数のスイッチ、および
前記エネルギー蓄積要素の第２の端子に結合された第２の複数のスイッチであって、前記第２の複数のスイッチのうちの少なくとも１つの高インピーダンスサブスイッチのオン抵抗は、前記第２の複数のスイッチのうちの複数の低インピーダンスサブスイッチそれぞれに同一のオン抵抗の倍数である、第２の複数のスイッチ、
を含み、
前記第１および第２の複数のスイッチの各々のコンダクタンスは調整可能である、方法。
【請求項18】
前記スイッチタイミングがスイッチング周期を含み、前記デジタルコントローラ回路が、デッドタイム相を前記スイッチング周期に追加するようにさらに構成されており、前記デッドタイム相の間には、前記デジタルコントローラ回路が、前記複数のスイッチのうちのどのスイッチも電流を導通しないよう、前記複数のスイッチの各々の前記コンダクタンスを独立して制御するように構成されており、
前記デッドタイム相の継続時間は前記出力負荷への前記出力負荷電流の前記大きさに基づく、
請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、２０１１年１０月２７日に出願された出願第１３／２８３、５５８号の一部継続である。同出願の内容全体が本明細書において参照により組み込まれている。
【0002】
本開示は電力変換器回路に関する。
【背景技術】
【0003】
様々なモバイルまたはポータブル電子デバイスは、これらのデバイス内のシステムのうちのいくつかを低電圧（例えば、３．０ボルト、１．５ボルトなど）で動作させることによって、低減された電力消費量を有することができる。このような電子デバイスは、多くの場合、それらの電源から利用可能な電圧を、これらのシステムによって用いられるより低い電圧へ「降圧する」ための直流／直流変換器（「ｄｃ／ｄｃ変換器」または「ｄｃ－ｄｃ変換器」）を有する。
【0004】
典型的なｄｃ－ｄｃ変換器は、１つ以上の「フライングキャパシタ」を制御する１つ以上のスイッチを包含し得る、スイッチトキャパシタｄｃ－ｄｃ変換器を含む。スイッチは、フライングキャパシタがいつ充電し、電力を負荷に供給するために放電するのかを決定する。フライングキャパシタは、調節された電流源から充電することができ、負荷と並列に結合された「バッファ」または出力キャパシタへ少なくとも部分的に放電することができる。
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかし、スイッチトキャパシタｄｃ－ｄｃ変換器は、一般的に、スイッチング損失に悩まされる。スイッチング損失は、スイッチを動作させるために用いられる電力から生じる電力損失を含む。多くの場合、スイッチの動作は負荷とは無関係に一貫しているため、これらのスイッチング損失は、供給されている負荷電流に比例しないことがある。例えば、スイッチは、負荷とは無関係にスイッチングイベントごとに同じエネルギーを必要とすることがあり、ｄｃ－ｄｃ変換器によって供給される広範囲の負荷電流のために同じ数のスイッチが動作することがある。
【課題を解決するための手段】
【0006】
概して、本開示は、スイッチトキャパシタｄｃ－ｄｃ変換器におけるスイッチング特性の制御を提供するための技法および／またはデバイスに関する。様々な実装では、スイッチング特性は負荷特性（例えば、負荷電流の大きさ）に基づいて変更される。スイッチング特性は、ｄｃ－ｄｃ変換器におけるスイッチング損失を低減、最小化、または解消するため、ならびに出力電圧リップルを低減するために変更され得る。
【0007】
一例では、本開示は、システムであって、このシステムは、直流／直流変換器（ＤＣ－ＤＣ変換器）であって、エネルギー蓄積要素、このエネルギー蓄積要素の第１の端子に結合された第１の複数のスイッチであって、この第１の複数のスイッチのうちの少なくとも１つのスイッチのオン抵抗は第１の複数のスイッチのうちの別のスイッチのオン抵抗の倍数である、第１の複数のスイッチ、およびエネルギー蓄積要素の第２の端子に結合された第２の複数のスイッチであって、この第２の複数のスイッチのうちの少なくとも１つのスイッチのオン抵抗は第２の複数のスイッチのうちの別のスイッチのオン抵抗の倍数である、第２の複数のスイッチ、を含む、ＤＣ－ＤＣ変換器を備えるシステムに関する。第１および第２の複数のスイッチの各々のコンダクタンスは調整可能である。システムはまた、第１および第２の複数のスイッチの各々のスイッチタイミングの変調によって、エネルギー蓄積要素と、ＤＣ－ＤＣ変換器の出力負荷との間の電気接続を並列電気接続と直列電気接続との間で切り替えるよう、第１および第２の複数のスイッチの各々のコンダクタンスを独立して制御するように構成されたデジタルコントローラも含み得る。スイッチタイミングの変調は第１および第２の複数のスイッチの各々のゲート－ソース電圧の調整によって規定され、デジタルコントローラは、第１および第２の複数のスイッチの第１のサブセットを、事前設定された数のスイッチングサイクルの間、第１および第２の複数のスイッチの第２のサブセットが状態をトグルする一方で、固定された状態で休止するようプログラムするように構成されている。
【0008】
別の例では、本開示は、装置であって、この装置は、エネルギー蓄積キャパシタと、このエネルギー蓄積キャパシタの第１の端子に結合された第１の複数のトランジスタと、エネルギー蓄積キャパシタの第２の端子に結合された第２の複数のトランジスタと、スイッチング周期に従って第１および第２の複数のトランジスタの各々の導通を独立して制御するように構成されたデジタルコントローラと、を備える装置に関する。スイッチング周期は、エネルギー蓄積キャパシタの充電相、エネルギー蓄積キャパシタの放電相、およびデッドタイム相を含み、充電相の継続時間は放電相の継続時間とほぼ等しい。
【0009】
別の例では、本開示は、複数のスイッチの各々のコンダクタンスを、複数のスイッチの各々のスイッチタイミングの変調によって独立して制御するように構成されたデジタルコントローラ回路であって、複数のスイッチは、エネルギー蓄積要素と、ＤＣ－ＤＣ変換器の出力負荷との間の電気接続を並列電気接続と直列電気接続との間で切り替えるように構成されており、デジタルコントローラは、出力負荷への出力電流の大きさに基づいてスイッチタイミングを変調する、デジタルコントローラ回路に関する。
【0010】
別の例では、本開示は、方法であって、この方法は、デジタルコントローラ回路によって、ＤＣ／ＤＣ（ＤＣ－ＤＣ）変換器の出力負荷への出力負荷電流の大きさを決定することと、デジタルコントローラ回路によって、複数のスイッチのコンダクタンスを調整することと、を含み、複数のスイッチは、エネルギー蓄積要素と、ＤＣ－ＤＣ変換器の出力負荷との間の電気接続を並列電気接続と直列電気接続との間で切り替えるように構成されており、デジタルコントローラ回路は、複数のスイッチの各々のコンダクタンスを、複数のスイッチの各々のスイッチタイミングの変調によって独立して制御するように構成されており、デジタルコントローラ回路は、出力負荷への出力負荷電流の大きさに基づいてスイッチタイミングを変調する、方法に関する。
【0011】
本開示の１つ以上の例の詳細が添付の図面および以下の説明において説明される。本開示の他の特徴、目的、および利点は、説明および図面、ならびに請求項から明らかになるであろう。
【0012】
詳細な説明は添付の図を参照して説明される。図において、参照符号の最も左の桁は、参照符号が最初に現れる図を特定する。異なる図における同じ参照符号の使用は同様または同一の要素を指示する。
【図面の簡単な説明】
【0013】
【図1A】本開示に係る技法が実装され得る例示的なスイッチトキャパシタｄｃ－ｄｃ変換器の回路図である。
【図1B】一実装に係る、複数のエネルギー蓄積キャパシタおよび複数のスイッチを有する例示的なスイッチトキャパシタｄｃ－ｄｃ変換器の回路図である。
【図3A】一実装に係る、デジタル－アナログ変換器を用いるスイッチトキャパシタｄｃ－ｄｃ変換器の一部分の概略図である。
【図3B】一実装に係る、複数のサブスイッチを用いるスイッチトキャパシタｄｃ－ｄｃ変換器の一部分の概略図である。
【図4】例示的な一実装に係る、ｄｃ－ｄｃ変換器のためのデジタル調節ループのブロック図である。
【図5】例示的な一実装に係る、ｄｃ－ｄｃ変換器のためのデジタルコントローラのブロック図である。
【図6】別の例示的な実装に係る、ｄｃ－ｄｃ変換器のためのデジタルコントローラのブロック図である。
【図7A】一実装に係る、マルチプレクサおよびデジタル－アナログ変換器を用いるｄｃ－ｄｃ変換器の一部分の概略図である。
【図7B】一実装に係る、ローパスフィルタおよびデジタル－アナログ変換器を用いるｄｃ－ｄｃ変換器の一部分の概略図である。
【図8A】一実装に係る、スロープ制御技法を用いるｄｃ－ｄｃ変換器の一部分の概略図である。
【図8B】別の実装に係る、スロープ制御技法を用いるｄｃ－ｄｃ変換器の一部分の概略図である。
【図9】一実装に係る、スロープ制御技法を示す例示的な波形である。
【図10A】一実装に係る、ｄｃ－ｄｃ変換器スイッチングを制御する例示的なプロセスを示すフロー図である。
【図10B】別の実装に係る、ｄｃ－ｄｃ変換器スイッチングを制御する例示的なプロセスを示すフロー図である。
【図11】充電相および放電相の間におけるエネルギー蓄積要素を通る電流経路を示す例示的なスイッチトキャパシタＤＣ－ＤＣ変換器の概略図である。
【図12A】スイッチネットワークおよびエネルギー蓄積要素のみを含むスイッチトキャパシタＤＣ－ＤＣ変換器の一部分を示す概略図である。
【図12B】エネルギー蓄積要素に接続されたサブスイッチの例示的な実装を含むスイッチトキャパシタＤＣ－ＤＣ変換器の一部分を示す概略図である。
【図13】スイッチングネットワーク内の各スイッチが１６個の等しいサブスイッチからなるＳＣ－ＤＣＤＣ変換器における出力電圧リップルの結果を示す時間グラフである。
【図14】各スイッチが、ＲのＲｏｎを有する１５個のサブスイッチ、２Ｒを有する１つ、４Ｒを有する１つ、および８Ｒを有する１つからなる、分数スイッチを用いた出力電圧リップルの結果を示す時間グラフである。
【図15A】スイッチングネットワークのどのスイッチもスイッチングサイクルの一部分にわたって導通しない、スイッチデッドタイムの技法を示すタイミンググラフである。
【図15B】スイッチングネットワークのどのスイッチもスイッチングサイクルの一部分にわたって導通しない、スイッチデッドタイムの技法を示すタイミンググラフである。
【図16】スイッチインピーダンス変調が用いられるが、０のデッドタイム継続時間を有する、ＳＣ－ＤＣＤＣ変換器における出力電圧リップルの結果を示す時間グラフである。
【図17】スイッチインピーダンス変調に加えて、充電／放電時間変調が遂行される、ＳＣ－ＤＣＤＣ変換器における出力電圧リップルの結果を示す時間グラフである。
【図18】本開示の１つ以上の技法に係る、ＤＣ－ＤＣ変換器回路のためのデジタルコントローラ回路の例示的な動作を示すフロー図である。
【発明を実施するための形態】
【0014】
概説
技法および／またはデバイスの代表的な実装は、スイッチトキャパシタｄｃ－ｄｃ変換器におけるスイッチング特性の制御を提供する。様々な実装では、スイッチング特性は負荷特性（例えば、負荷電流の大きさ）に基づいて変更される。スイッチング特性は、ｄｃ－ｄｃ変換器におけるスイッチング損失を低減、最小化、または解消するために変更され得る。
技法および／またはデバイスの代表的な実装は、スイッチトキャパシタｄｃ－ｄｃ変換器におけるスイッチング特性の制御を提供する。様々な実装では、スイッチング特性は負荷特性（例えば、負荷電流の大きさ）に基づいて変更される。スイッチング特性は、ｄｃ－ｄｃ変換器におけるスイッチング損失を低減、最小化、または解消するために変更され得る。
【0015】
典型的なスイッチトキャパシタｄｃ－ｄｃ変換器は、１つ以上のエネルギー蓄積キャパシタ（「フライングキャパシタ」としても知られる）を制御する１つ以上のスイッチを包含する。一実装では、スイッチの動作（すなわち、スイッチを「オン」および「オフ」に切り替えること）は、負荷に基づいて個々のスイッチまたはスイッチのグループを割り込ませること、および除外することによって変更することができる。例えば、所与の時間においては、所与の負荷のために最小限の数のスイッチが動作可能であることができ、他のスイッチは、開いた状態または閉じた状態で固定されている。負荷の変更に伴い、変更された負荷に対応するために、１つ以上のスイッチを割り込ませるか、または除外することができ、その結果、より多数、またはより少数のスイッチが動作可能になり、残りのスイッチは、固定された状態になっている。
【0016】
代替的な一実装では、１つ以上のスイッチは、複数の個々に動作可能なサブスイッチで構成されていてもよい。個々のサブスイッチまたはサブスイッチのグループは、所与の負荷のために所与の時間に動作可能となることができ、他のスイッチおよび／またはサブスイッチは、開いた状態または閉じた状態で固定されている。さらなる実装では、スイッチおよび／またはサブスイッチは、例えば、デジタルコントローラを用いて動作のために選択されてもよい。ｄｃ－ｄｃ変換器において用いられる多数のスイッチおよび／またはサブスイッチに基づいて、調節された出力電圧を細かく調整することができ、スイッチング損失を厳密に管理することができる。例えば、より多数のサブスイッチの使用は、調節された出力電圧へのより細かい調整およびスイッチング損失のより厳格な制御を可能にし得る。
【0017】
本開示では、スイッチトキャパシタｄｃ－ｄｃ変換器のためのスイッチング制御の様々な実装が説明される。スイッチング制御の技法およびデバイスが、図に示される例示的なｄｃ－ｄｃ変換器回路図および様々な関連波形を参照して説明される。説明される技法およびデバイスは様々なｄｃ－ｄｃ変換器の設計、回路、およびデバイスのうちの任意のものに適用され、本開示の範囲内にとどまり得る。
【0018】
本開示の技法およびデバイスの利点は様々あり、以下のものを含む。１）低電流動作時における正確で精密なスイッチング制御、２）選択されたスイッチ、動作させられているスイッチの数、およびスイッチ動作制御電圧の量子化、３）低電流負荷におけるｄｃ－ｄｃ変換器の効率の改善、４）スイッチングイベントのために使用されるエネルギーの低減、５）スイッチのサブセットを、残りのスイッチが固定されている一方で、動作のために選択する能力、ならびに６）スイッチングネットワークの外部の追加の調節された電流源が必ずしも用いられないこと。本開示の技法の利点は、電流の大きさがより低くなるよう設計され、周波数がより高くなるよう設計された適用物および設計においてより明らかになり得る。
【0019】
以下において、複数の例を用いて諸実装がより詳細に説明される。ここでは、および以下においては、様々な実装および例が説明されるが、個々の実装および例の特徴および要素を組み合わせることによって、さらなる実装および例が可能であり得る。
【0020】
例示的なスイッチトキャパシタＤＣ－ＤＣ変換器
図１Ａは、スイッチング制御を提供するための技法および／またはデバイス（例えば、プログラム可能スイッチング、スイッチタイミングなど）が利用され得る、例示的なｄｃ－ｄｃ変換器回路１００を示す概略図である。技法および／またはデバイスは、ｄｃ－ｄｃ変換器回路１００の一部として、または別のシステムの一部として（例えば、ｄｃ－ｄｃ変換器１００に対する周辺装置などとして）実装され得ることを理解されたい。図１Ａに示されるｄｃ－ｄｃ変換器は、入力ＤＣ電圧（ＶＩＮ）を所望のより低い出力ＤＣ電圧（ＶＯＵＴ）に低減する、「バック」デバイスに関して示され、説明される。ただし、この図は説明をしやすくするためのものである。ｄｃ－ｄｃ変換器のためのスイッチング制御に関して本明細書において説明される技法およびデバイスは、バックデバイスに限定されず、本開示の範囲から逸脱することなく、他の種類のｄｃ－ｄｃ変換器（例えば、ブースト、バック－ブーストなど）に適用され得る。本開示はスイッチトキャパシタの種類のｄｃ－ｄｃ変換器を説明するが、様々な他の種類のｄｃ－ｄｃ変換器も、本明細書において説明される技法および／またはデバイスを利用し得る。したがって、属の用語「ｄｃ－ｄｃ変換器」が全体を通じて用いられる。
図１Ａは、スイッチング制御を提供するための技法および／またはデバイス（例えば、プログラム可能スイッチング、スイッチタイミングなど）が利用され得る、例示的なｄｃ－ｄｃ変換器回路１００を示す概略図である。技法および／またはデバイスは、ｄｃ－ｄｃ変換器回路１００の一部として、または別のシステムの一部として（例えば、ｄｃ－ｄｃ変換器１００に対する周辺装置などとして）実装され得ることを理解されたい。図１Ａに示されるｄｃ－ｄｃ変換器は、入力ＤＣ電圧（ＶＩＮ）を所望のより低い出力ＤＣ電圧（ＶＯＵＴ）に低減する、「バック」デバイスに関して示され、説明される。ただし、この図は説明をしやすくするためのものである。ｄｃ－ｄｃ変換器のためのスイッチング制御に関して本明細書において説明される技法およびデバイスは、バックデバイスに限定されず、本開示の範囲から逸脱することなく、他の種類のｄｃ－ｄｃ変換器（例えば、ブースト、バック－ブーストなど）に適用され得る。本開示はスイッチトキャパシタの種類のｄｃ－ｄｃ変換器を説明するが、様々な他の種類のｄｃ－ｄｃ変換器も、本明細書において説明される技法および／またはデバイスを利用し得る。したがって、属の用語「ｄｃ－ｄｃ変換器」が全体を通じて用いられる。
【0021】
図１Ａに示されるように、スイッチ（スイッチＴ１、Ｔ２、Ｔ３、およびＴ４など）ならびにエネルギー蓄積要素（エネルギー蓄積要素Ｃ２など）のネットワーク１０２を有する例示的なｄｃ－ｄｃ変換器１００が設計され得る。一実装では、スイッチＴ１～Ｔ４のうちの１つ以上がエネルギー蓄積要素Ｃ２の充電および／または放電を制御し得る。１つ以上のスイッチＴ１～Ｔ４は、電圧源（ＶＩＮなど）からの充電、および負荷（負荷ＲＬとして示される）への放電を可能にするためのタイミング方式に従って開き、閉じることによって、これを行うことができる。図１Ａでは、説明しやするするために、４つのスイッチ（Ｔ１、Ｔ２、Ｔ３、およびＴ４）が示されている。様々な実装では、より多数のスイッチまたはより少数のスイッチをｄｃ－ｄｃ変換器１００において用いることもできる。
【0022】
負荷ＲＬは、ｄｃ－ｄｃ変換器１００によって電力を供給され、電流負荷を消費する、デバイス、システム、または同様のものを表し得る。例えば、負荷ＲＬは、通信デバイス、マイクロコントローラ、または同様のもののサブシステムを表し得る。実装によっては、図１Ａに示されるように、例示的なｄｃ－ｄｃ変換器１００は、負荷キャパシタンスＣＬ（すなわち、バッファキャパシタ）と、負荷ＲＬと並列の関連インピーダンスＲＣとを含み得る。このような実装では、エネルギー蓄積要素Ｃ２もエネルギーを負荷キャパシタンスＣＬへ放電し、負荷ＲＬが利用可能な追加のエネルギーを生み出し、負荷変動を緩衝する。ｄｃ－ｄｃ変換器１００の出力（ＶＯＵＴ）は、図１Ａの例において、負荷ＲＬ間の電圧として示される。
【0023】
様々な実装では、スイッチＴ１～Ｔ４は、例えば、クロック信号を介して制御される、Ｐ型金属酸化物半導体（ＰＭＯＳ）および／またはＮ型金属酸化物半導体（ＮＭＯＳ）デバイスまたはトランジスタなどの、金属酸化物半導体（ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ＭＯＳ）デバイスを用いて実装され得る。他の実装では、スイッチＴ１～Ｔ４は、ダイオード、他の種類のトランジスタ、または同様のものを用いて実装され得る。エネルギー蓄積デバイスＣ２は、キャパシタ、または同様のエネルギー蓄積デバイスを用いて実装され得る。
【0024】
例示的なｄｃ－ｄｃ変換器において用いられるエネルギー蓄積要素Ｃ２の数は、入力源から出力負荷へのエネルギー伝達を最大化するために、入力電圧（ＶＩＮ）と出力電圧（ＶＯＵＴ）との比に基づいて選定され得る。例示的な諸実装では、２：１の比（ＶＩＮ≧２ｘ ＶＯＵＴ）に対しては、１つのエネルギー蓄積要素Ｃ２で十分となることができ、３：１の比（ＶＩＮ≧３ｘ ＶＯＵＴ）に対しては、２つのエネルギー蓄積要素Ｃ２を用いることができる、などとなる。それに応じて、追加のエネルギー蓄積要素Ｃ２は追加のスイッチＴ１～Ｔ４を必要とし得る（例えば、図１Ｂのネットワーク１０４を参照）。
【0025】
２：１の比のｄｃ－ｄｃ変換器１００の実装を示す、図１Ａの回路を用いて、例示的な動作を示すことができる。本記載の動作は図示の回路に限定されず、ｄｃ－ｄｃ変換器の様々な他の回路構成にも適用可能である。含まれるのは、エネルギー蓄積要素Ｃ２、Ｃ２の第１の端子に結合されたスイッチＴ１およびＴ３、ならびにＣ２の第２の端子に結合されたスイッチＴ２およびＴ４である。
【0026】
スイッチを開き、閉じることによって、Ｃ２の第１の端子は、スイッチＴ１により入力源ＶＩＮの正端子に接続することができるか、またはスイッチＴ３によりバッファキャパシタＣＬの正端子（およびＶＯＵＴ）に接続することができる。Ｃ２の第２の端子は、Ｔ４を介して入力源ＶＩＮの負端子に、またはＴ２を介してバッファキャパシタＣＬの正端子（およびＶＯＵＴ）に接続することができる。一実装では、スイッチＴ１～Ｔ４のうちの１つ以上は、事前設定された数のスイッチングサイクルの間、スイッチのうちの１つ以上の他のものが状態をトグルする一方で、固定された状態で休止するようにプログラム可能であることができる。
【0027】
エネルギー伝達は、後述されるように２つの異なるスイッチ構成を交互にとることによって得ることができる。第１の相では、Ｔ１およびＴ２は閉じており、Ｔ３およびＴ４は開いている。エネルギー蓄積要素Ｃ２はバッファキャパシタＣＬと直列になっている。エネルギーが供給源ＶＩＮから出力へ流れ、Ｃ２を充電する。第２の相の間には、Ｔ３およびＴ４は閉じており、Ｔ１およびＴ２は開いている。エネルギー蓄積要素Ｃ２は、今度はバッファキャパシタＣＬと並列になっている。第１の相の間にエネルギー蓄積要素Ｃ２内に蓄積されたエネルギーはバッファキャパシタＣＬおよび負荷ＲＬへ伝達される。
【0028】
一実装では、定常状態の間には、エネルギー蓄積要素Ｃ２およびバッファキャパシタＣＬは、ＶＯＵＴと実質的に等しい電圧を有することになる。したがって、エネルギー蓄積要素Ｃ２とバッファキャパシタＣＬとが直列に接続されている第１の相の間には、ＶＩＮ≧２ｘ ＶＯＵＴである時に、供給源ＶＩＮからのエネルギー伝達が生じる。一実装では、ＶＩＮが２ｘ ＶＯＵＴに近いほど、エネルギー伝達は効率が高くなる。
【0029】
本説明の目的のために、上述された２つの相の間には理想的な移行が存在すると仮定される。しかし、説明される技法はこの場合に限定されない。実装によっては、短絡状況を回避するために、追加の相が２つの相の間に用いられ得るであろう。追加の相を含むことは本開示の範囲内にとどまる。
【0030】
図１Ｂは、一実装に係る、複数のエネルギー蓄積要素（Ｃ２およびＣ３）ならびに複数のスイッチ（Ｔ１～Ｔ９）を含むネットワーク１０４を有する例示的なスイッチトキャパシタｄｃ－ｄｃ変換器の回路図である。図１Ｂに示されるように、ｄｃ－ｄｃ変換器１００のスイッチは、第１のスイッチング構成では、エネルギー蓄積要素Ｃ２およびＣ３が直列になるように構成し、第２のスイッチング構成では、エネルギー蓄積要素Ｃ２およびＣ３が並列になるように構成することができる。さらに、ｄｃ－ｄｃ変換器１００のスイッチはまた、第３のスイッチング構成では、エネルギー蓄積要素Ｃ２およびＣ３が出力キャパシタＣＬと直列になるように構成することができ、第４のスイッチング構成では、エネルギー蓄積要素Ｃ２およびＣ３が出力キャパシタＣＬと並列になるように構成することができる。他の実装では、代替または追加の構成も可能である。
【0031】
【0032】
図２Ａを参照すると、第１の例示的な動作モードは以下のように説明される。第１のモードは３：１の比（ＶＩＮ≧３ｘ ＶＯＵＴ）を用いる。図２Ａにおいて回路構成２０２として示される第１の相では、スイッチＴ６、Ｔ２、およびＴ５は閉じており、残りのスイッチは開いている。エネルギー蓄積要素Ｃ２およびＣ３はバッファキャパシタＣＬと直列になっている。エネルギーが供給源ＶＩＮから出力ＶＯＵＴへ流れ、Ｃ２およびＣ３を充電する。図２Ａにおいて回路構成２０４として示される第２の相の間には、スイッチＴ１、Ｔ７、Ｔ９およびＴ４は閉じており、残りのスイッチは開いている。エネルギー蓄積要素Ｃ２およびＣ３は、今度はバッファキャパシタＣＬと並列になっている。第１の相の間にエネルギー蓄積要素Ｃ２およびＣ３内に蓄積されたエネルギーはバッファキャパシタＣＬへ伝達される。
【0033】
定常状態では、エネルギー蓄積要素Ｃ２およびＣ３ならびにバッファキャパシタＣＬは、ＶＯＵＴとほぼ等しい電圧を有することになる。したがって、第１の相の間には、ＶＩＮ≧３ｘ ＶＯＵＴである時に、供給源ＶＩＮからのエネルギー伝達が達成される。ＶＩＮが３ｘ ＶＯＵＴに近いほど、エネルギー伝達は効率が高くなる。
【0034】
図２Ｂを参照すると、第２の例示的な動作モードは以下のように説明される。第２のモードは２：１の比（ＶＩＮ≧２ｘ ＶＯＵＴ）を用いる。第２のモードでは、１つのエネルギー蓄積要素、例えば、Ｃ２のみが用いられる。図２Ｂにおいて回路構成２０６として示される第１の相では、スイッチＴ４およびＴ９は開いており、スイッチＴ８およびＴ５は閉じている。エネルギー蓄積要素Ｃ２はバッファキャパシタＣＬと直列になっている。エネルギーが供給源ＶＩＮから出力ＶＯＵＴへ流れ、エネルギー蓄積要素Ｃ２を充電する。図２Ｂにおいて回路構成２０８として示される第２の相の間には、スイッチＴ８およびＴ５は開いており、スイッチＴ４およびＴ９は閉じている。エネルギー蓄積要素Ｃ２は、今度はバッファキャパシタＣＬと並列になっている。第１の相の間にエネルギー蓄積要素Ｃ２内に蓄積されたエネルギーはバッファキャパシタＣＬへ伝達される。
【0035】
定常状態では、エネルギー蓄積要素Ｃ２およびバッファキャパシタＣＬは、ＶＯＵＴとほぼ等しい電圧を有することになる。したがって、第１の相の間には、ＶＩＮ≧２ｘ ＶＯＵＴである時に、供給源ＶＩＮからのエネルギー伝達が達成される。ＶＩＮが２ｘ ＶＯＵＴに近いほど、エネルギー伝達は効率が高くなる。
【0036】
代替的な実装では、第２のエネルギー蓄積要素Ｃ３に接続されたスイッチは必ずしも図２Ｂの場合のように全て開いている必要はない。第２のモードから第１のモードまたは第３のモードへの移行をより滑らかにするために、Ｃ３に結合されたスイッチの特別な（静的）構成を選択することができる。
【0037】
図２Ｃを参照すると、第３の例示的な動作モードは以下のように説明される。第３のモードもまた、２：１の比（ＶＩＮ≧２ｘ ＶＯＵＴ）を用いるが、両方のエネルギー蓄積要素Ｃ２およびＣ３を「プッシュプル」構成で用いる。
【0038】
第３のモードは第２のモードと概ね同等であるが、この場合には、両方のエネルギー蓄積要素Ｃ２およびＣ３が用いられる。図２Ｃにおいて回路構成２１０として示される第１の相では、Ｃ３が充電している間に、Ｃ２は放電している。図２Ｃにおいて回路構成２１２として示される第２の相では、Ｃ３が放電している間に、Ｃ２は充電している。第３のモードは、第２のモードと比べて２倍である電流能力を有する。
【0039】
上述のように、本説明の目的のために、上述された各モードの２つの相の間には理想的な移行が存在すると仮定される。しかし、説明される技法はこの場合に限定されない。実装によっては、短絡状況を回避するために、モードのうちの１つ以上における追加の相が２つの相の間に用いられ得るであろう。モードのうちの１つ以上における追加の相を含むことは本開示の範囲内にとどまる。
【0040】
追加的に、他の電圧比（１：１の比または逓昇比を含む）を用いるモード、追加のエネルギー蓄積要素および／またはスイッチを含むモード、ならびに同様の動作を有する他の構成要素を含むモードを含む、他の動作モードも本開示の範囲内に含まれる。さらに、回路図への追加の構成要素を有するｄｃ－ｄｃ変換器も本開示の範囲内に含まれる。
【0041】
例示的なスイッチング制御
一実装では、スイッチＴ１～Ｔ９のうちの１つ以上は可変抵抗器と同様に機能することができる。例えば、１つ以上のスイッチが金属酸化物半導体（ＭＯＳ）デバイスとして実装されるときには、ＭＯＳデバイスのゲート－ソース電圧はスイッチの可変インピーダンスと類似し得る。スイッチが開いている時には、スイッチのインピーダンスは非常に高い（例えば、メガオーム範囲）。逆に、スイッチが閉じている時には、スイッチのインピーダンス（「オン」抵抗（ＲＯＮ）としても知られる）は非常に低い。様々な実装では、スイッチについてのＲＯＮの値が、ｄｃ－ｄｃ変換器１００が入力源から出力へ伝達することができる最大電流を決定する（図１Ａおよび図１Ｂ参照）。
一実装では、スイッチＴ１～Ｔ９のうちの１つ以上は可変抵抗器と同様に機能することができる。例えば、１つ以上のスイッチが金属酸化物半導体（ＭＯＳ）デバイスとして実装されるときには、ＭＯＳデバイスのゲート－ソース電圧はスイッチの可変インピーダンスと類似し得る。スイッチが開いている時には、スイッチのインピーダンスは非常に高い（例えば、メガオーム範囲）。逆に、スイッチが閉じている時には、スイッチのインピーダンス（「オン」抵抗（ＲＯＮ）としても知られる）は非常に低い。様々な実装では、スイッチについてのＲＯＮの値が、ｄｃ－ｄｃ変換器１００が入力源から出力へ伝達することができる最大電流を決定する（図１Ａおよび図１Ｂ参照）。
【0042】
図１Ａに示されるとおりの単一のエネルギー蓄積要素Ｃ２を有する一実装では、全てのスイッチがＲＯＮの同じ値を有すると仮定すると、伝達することができる最大電流は次式のように表すことができる：
Ｉｍａｘ＝（ＶＩＮ－２ｘ ＶＯＵＴ）／２／（２ ｘ ＲＯＮ） （１）
Ｉｍａｘ＝（ＶＩＮ－２ｘ ＶＯＵＴ）／２／（２ ｘ ＲＯＮ） （１）
【0043】
例えば、ＶＩＮ＝３．３Ｖ、ＶＯＵＴ＝１．５Ｖ、ＲＯＮ＝０．５オームと仮定すると、図１Ａの例示的なｄｃ－ｄｃ変換器が負荷へ提供する最大電流は１５０ｍＡである。要求される電流負荷が１５０ｍＡよりも大きい場合には、所望の出力電圧ＶＯＵＴ＝１．５Ｖを得ることが不可能になり得る。他方で、１５０ｍＡを下回る全ての負荷電流に対しては、出力電圧ＶＯＵＴ＝１．５Ｖを設定することが可能になり得る。代わりに、要求される電流負荷が５０ｍＡであると仮定すると、上述された２つの相の間のスイッチングによって、開ループにおいて得られる出力電圧は次式のように表すことができる：
Ｖｏｕｔ＿ｏｌ＝（ＶＩＮ－Ｉｌｏａｄ ｘ ２ ｘ （２ ｘ ＲＯＮ））／２＝１．６Ｖ （２）
Ｖｏｕｔ＿ｏｌ＝（ＶＩＮ－Ｉｌｏａｄ ｘ ２ ｘ （２ ｘ ＲＯＮ））／２＝１．６Ｖ （２）
【0044】
これは、要求される１．５Ｖよりも１００ｍＶ大きい出力電圧を生み出す。それゆえ、後述されるスイッチインピーダンスを調整する技法を、必要に応じて出力電圧を制御するために用いることもできる。
【0045】
様々な実装では、スイッチＴ１～Ｔ９のうちの１つ以上のオン抵抗ＲＯＮが選択されてもよく、その１つ以上のインピーダンススイッチＴ１～Ｔ９が調整される。一実装では、スイッチＴ１～Ｔ９のうちの１つ以上のインピーダンスは、ｄｃ－ｄｃ変換器１００の出力に結合された負荷に基づいて調整可能である。
【0046】
一実装では、スイッチＴ１～Ｔ９のうちの少なくとも１つは、スイッチのインピーダンスを調整するように構成されたデジタル－アナログ変換器（ｄｉｇｉｔａｌ－ｔｏ－ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ、ＤＡＣ）３０２を含む。図３Ａに、これが示されている。同図には、例えば、ＭＯＳトランジスタＴ１Ａとして実装されたスイッチＴ１が示されている。ゲート－ソース電圧（ＶＧＳ）が十分に大きい時には、トランジスタＴ１Ａは「オン」になっている（すなわち、Ｔ１Ａは導通状態になっている）。つまり、スイッチＴ１Ａは閉じている。図３Ａに示される例では、「オン」相のためのスイッチＴ１ＡのＶＧＳは、ＤＡＣがスイッチＴ１Ａのインピーダンスを効果的に調整することによってプログラムされ得る。「オフ」相のためのスイッチＴ１ＡのＶＧＳは、Ｔ１Ａ ＭＯＳデバイスの閾値を下回る電圧である。
【0047】
ｄｃ－ｄｃ変換器１００が５０ｍＡの要求電流負荷を有する、上述の例に戻り、スイッチＴ２（ＲＯＮ＿２）のオン抵抗が０．５オームであると仮定すると、スイッチＴ１Ａのオン抵抗（ＲＯＮ＿１Ａ）は、式（２）に次式を代入することによって決定され得る：
Ｉｌｏａｄ＝（ＶＩＮ－２ ｘ ＶＯＵＴ）／２／（ＲＯＮ＿１Ａ＋ＲＯＮ＿２）
ＲＯＮ＿１Ａについて解くと、次式を得る：
ＲＯＮ＿１Ａ＝（ＶＩＮ－２ ｘ ＶＯＵＴ－２ ｘ ＲＯＮ＿２ ｘ Ｉｌｏａｄ）／（２ ｘ Ｉｌｏａｄ）
ＲＯＮ＿１Ａ＝２．５オーム
Ｉｌｏａｄ＝（ＶＩＮ－２ ｘ ＶＯＵＴ）／２／（ＲＯＮ＿１Ａ＋ＲＯＮ＿２）
ＲＯＮ＿１Ａについて解くと、次式を得る：
ＲＯＮ＿１Ａ＝（ＶＩＮ－２ ｘ ＶＯＵＴ－２ ｘ ＲＯＮ＿２ ｘ Ｉｌｏａｄ）／（２ ｘ Ｉｌｏａｄ）
ＲＯＮ＿１Ａ＝２．５オーム
【0048】
それゆえ、一実装では、ＭＯＳデバイスを用いて実装されたスイッチのインピーダンスは、以下の式（３）を用いて決定され得る：
【0049】
それゆえ、ＤＡＣ３０２は、例えば、スイッチのＶＧＳを調整し、スイッチのための所望のインピーダンスを生み出ために用いることができる。様々な実装では、ｄｃ－ｄｃ変換器１００のスイッチＴ１～Ｔ９のうちのいくつかまたは全てを、スイッチのインピーダンスを調整するように構成されたＤＡＣ３０２を用いて実装することができる。実装によっては、スイッチＴ１～Ｔ９のうちの１つ以上を、デジタルワードに基づくインピーダンス調整のために選択することができる。さらに、スイッチの各々を、各々のそれぞれのスイッチに関連付けられた別個のデジタルワードに基づくインピーダンス調整のために選択することができる。これは、各スイッチがＤＡＣ３０２を用いて実装される時に当てはまり得る。デジタルワードは、事前設定された数のビットで構成され得る。ここで、ビットの各々は、スイッチを識別すること、スイッチのための所望のインピーダンスを表すこと、他の制御情報を伝えることなど等の、スイッチング情報を表し得る。実装によっては、デジタルワードはＤＡＣ３０２への入力（図３ＡにおけるＶｇｓ＿ｄｉｇなど）であり得る。
【0050】
様々な実装では、上述された技法は、例えば、スイッチＴ１～Ｔ９の「オン」状態の間におけるスイッチＴ１～Ｔ９のコンダクタンス（Ｇ＝１／ＲＯＮ）に適用されてもよい。
【0051】
別の実装では、図３Ｂに示されるように、スイッチ（スイッチＴ１、例えば）は、独立して制御可能な複数のサブスイッチ（Ｔ１＿０～Ｔ１＿３１）を用いて実装され得る。一実装では、各々の個々のサブスイッチの最大インピーダンスは、スイッチ（例えばＴ１）の最大インピーダンスを、スイッチＴ１を表すために実装されたサブスイッチの数で除したものと実質的に同等である。別の実装では、サブスイッチのうちの１つ以上は重み付けされてもよい（例えば、２進重み付けされる）。
【0052】
実装によっては、サブスイッチ（Ｔ１＿０～Ｔ１＿３１）は、図３Ｂに示されるように、並列に配置されている。他の実装では、サブスイッチは、直列配置および並列配置の組み合わせを含む、他の構成で配置されていてもよい。さらなる実装では、サブスイッチのサブセット（あるいはサブスイッチの全て）のインピーダンスまたはコンダクタンスは、上述されたように調整可能であり得る。図３Ｂの回路図は、例示および説明のために３２個のサブスイッチ（Ｔ１＿０～Ｔ１＿３１）を示している。代替的な実装では、より少数またはより多数のサブスイッチが利用されてもよい。用いられるサブスイッチの数は、ｄｃ－ｄｃ変換器１００によって経験されるスイッチ損失の程度に影響を与え得る。例えば、より多数のサブスイッチを用いると、所与の負荷のために動作可能であるサブスイッチのより細かい調整が可能になり得る。したがって、より少数の、またはより小さなスイッチおよび／またはサブスイッチが用いられてもよく、その結果、スイッチもしくはサブスイッチによって使用される電力の低減、およびスイッチング損失の低減がもたらされる。
【0053】
一実装では、個々のサブスイッチまたはサブスイッチのグループ（サブセット）は、所与の負荷のために所与の時間に動作可能（すなわち、スイッチング状態またはトグリング状態）となるようにプログラムすることができ、他のサブスイッチは、開いた状態または閉じた状態で固定されている。例えば、より小さな負荷のためには、より大きな負荷よりも少数のサブスイッチが動作可能となり得る。それゆえ、様々な実装では、動作可能なサブスイッチの数の最適化を各スイッチングサイクルにおいて遂行することができる。さらなる実装では、スイッチおよび／またはサブスイッチは、例えば、デジタル論理またはデジタルコントローラを用いて動作のために選択され、負荷に基づいて、事前設定された数のスイッチングサイクルにわたってトグルするか、または固定されたままとどまるように設定され得る。
【0054】
上述の例に再び戻ると、スイッチＴ１の適切なＶＧＳを設定することは、Ｔ１を表すサブスイッチ（Ｔ１＿０～Ｔ１＿３１）のサブセットをオンにすることと実質的に同等である。例えば、ＲＯＮ＿１Ａ＝２．５オームの同等物を達成するためには、（図３Ｂの場合のように）３２個のサブスイッチのうちの６．４個のサブスイッチをオンにすることができる。ここで、各サブスイッチはＲＯＮ＿ｉ＝１６オームのインピーダンスを有する。このサブスイッチ構成を得るために、６つのサブスイッチがオンにされてもよく、７つ目のサブスイッチは６０／４０％の比でもって交互にオンおよびオフにされてもよい。この技法は、ネットワーク１０２内のスイッチＴ１～Ｔ４のうちのいずれのものを用いても有効である。さらに、説明されたプログラミング技法は、２つ以上のスイッチが同時に動作させられることを考慮する際にも有効である。
【0055】
実装によっては、サブスイッチ（Ｔ１＿０～Ｔ１＿３１）のうちの１つ以上、またはサブスイッチのサブセットのインピーダンスまたはコンダクタンスは、デジタルワードに基づいて調整可能であり得る。さらに、サブセットのサブスイッチ（Ｔ１＿０～Ｔ１＿３１）の各々のインピーダンスまたはコンダクタンスは、各々のそれぞれのサブスイッチに関連付けられた別個のデジタルワードに基づいて調整可能であり得る。スイッチまたはサブスイッチのいずれかのための別個のデジタルワードの使用は、より良好な分解能を可能にする。例えば、同等のインピーダンスの代わりにプログラム可能なインピーダンスを有する別個のスイッチまたはサブスイッチを用いる場合、（それぞれのスイッチに関連付けられた）違ったインピーダンスを組み合わせることによって、より細かい分解能が達成され得る。この場合も先と同様に、動作可能なスイッチの数（および関連スイッチング損失）は負荷電流に基づき得る。
【0056】
例えば、図１Ａの回路を参照し、デジタルワードが６ビットの数であると仮定すると、６４個の異なる組み合わせが実現され得る。図３Ｂの場合のように、スイッチごとに３２個の小区分を所与とし、Ｐが、特定の負荷を駆動するために必要とされるスイッチインピーダンスのデジタル表現である場合には、サブスイッチの数は以下のように選択され得る：
Ｔ１およびＴ３については→ｆｌｏｏｒ（Ｐ／２）
Ｔ２およびＴ４については→ｆｌｏｏｒ（Ｐ／２）＋ｍｏｄ（Ｐ，２）
Ｔ１およびＴ３については→ｆｌｏｏｒ（Ｐ／２）
Ｔ２およびＴ４については→ｆｌｏｏｒ（Ｐ／２）＋ｍｏｄ（Ｐ，２）
【0057】
一実装では、この符号化は単調であり、スイッチごとに３２個のサブスイッチを用いて６４個のインピーダンス値を提供する。本方法は、１６個の小区分へさらに低減するように拡張することもできる：
Ｔ１については→ｆｌｏｏｒ（Ｐ／４）
Ｔ２については→ｆｌｏｏｒ（Ｐ／４）＋（ｍｏｄ（Ｐ，４）＞＝１）
Ｔ３については→ｆｌｏｏｒ（Ｐ／４）＋（ｍｏｄ（Ｐ，４）＞＝２）
Ｔ４については→ｆｌｏｏｒ（Ｐ／４）＋（ｍｏｄ（Ｐ，４）＞＝３）
Ｔ１については→ｆｌｏｏｒ（Ｐ／４）
Ｔ２については→ｆｌｏｏｒ（Ｐ／４）＋（ｍｏｄ（Ｐ，４）＞＝１）
Ｔ３については→ｆｌｏｏｒ（Ｐ／４）＋（ｍｏｄ（Ｐ，４）＞＝２）
Ｔ４については→ｆｌｏｏｒ（Ｐ／４）＋（ｍｏｄ（Ｐ，４）＞＝３）
【0058】
一実装では、４つのスイッチＴ１～Ｔ４の４つのＶＧＳ値をプログラムするために、同じ技法を用いることもできる。追加の実装では、図１ＢのスイッチＴ１～Ｔ９、および同様のものなどの、他のスイッチをプログラムするために、同じ技法を用いることができる。
【0059】
例示的な実装
様々な実装では、上述された技法は、ｄｃ－ｄｃ変換器（ｄｃ－ｄｃ変換器１００など）におけるスイッチングを制御するための他の技法および／またはデバイスと併せて用いられてもよい。例えば、一実装では、システム（図４のシステム４００など）は、上述されたように、調整可能なインピーダンスまたはコンダクタンスを有するスイッチＴ１～Ｔ４（またはＴ１～Ｔ９）を有するスイッチングネットワーク１０２（または１０４）を有する、ｄｃ－ｄｃ変換器１００を含み得る。ｄｃ－ｄｃ変換器１００は図４において明示的に示されていないが、上述された（および図１～図３Ｂに示された）とおりの構成要素、あるいは同様の構成要素を含むと理解される。実装によっては、ｄｃ－ｄｃ変換器１００は、図４のシステム４００に示される構成要素のうちのいくつかまたは全てを含む。
様々な実装では、上述された技法は、ｄｃ－ｄｃ変換器（ｄｃ－ｄｃ変換器１００など）におけるスイッチングを制御するための他の技法および／またはデバイスと併せて用いられてもよい。例えば、一実装では、システム（図４のシステム４００など）は、上述されたように、調整可能なインピーダンスまたはコンダクタンスを有するスイッチＴ１～Ｔ４（またはＴ１～Ｔ９）を有するスイッチングネットワーク１０２（または１０４）を有する、ｄｃ－ｄｃ変換器１００を含み得る。ｄｃ－ｄｃ変換器１００は図４において明示的に示されていないが、上述された（および図１～図３Ｂに示された）とおりの構成要素、あるいは同様の構成要素を含むと理解される。実装によっては、ｄｃ－ｄｃ変換器１００は、図４のシステム４００に示される構成要素のうちのいくつかまたは全てを含む。
【0060】
システム４００は、スイッチングネットワーク１０２または１０４の、スイッチＴ１～Ｔ９のうちの１つ以上、またはスイッチＴ１～Ｔ９の全てのインピーダンスまたはコンダクタンスを調整するように構成されたデジタルコントローラ４０２を含み得る。様々な実装では、デジタルコントローラ４０２は、ｄｃ－ｄｃ変換器１００の出力に結合された負荷ＲＬに基づいて、スイッチＴ１～Ｔ９のうちの１つ以上のインピーダンスまたはコンダクタンスを調整するように構成され得る。一実装では、デジタルコントローラ４０２は、上述されたとおりの、スイッチのインピーダンスまたはコンダクタンスを調整するためのデジタルワードを発生または提供することができる。デジタルコントローラ４０２は、デジタルワード内に組み込まれる、スイッチ識別、１つ以上のスイッチのインピーダンスもしくはコンダクタンス情報、および同様のものなどの情報を発生することができる。別の実装では、デジタルコントローラ４０２は、ＭＯＳトランジスタとして実装された１つ以上のスイッチのゲート－ソース電圧を調整するように構成されている。
【0061】
様々な実装では、システム４００は、ｄｃ－ｄｃ変換器１００の出力電圧をデジタルコントローラ４０２内へフィードバックするように構成されたフィードバックループ４０６を含み得る。例えば、フィードバックループ４０６は、ｄｃ－ｄｃ変換器１００の出力電圧に関する誤差補正をもたらし得る。一実装では、フィードバックループ４０６はアナログ－デジタル変換器（ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）４０８を介して出力電圧をデジタルコントローラ４０２へ供給する。例えば、出力電圧ＶＯＵＴは、ＡＤＣ４０８によって、デジタルコントローラ４０２による受電に備えてサンプリングされてもよい。代替的な一実装では、コンパレータがＡＤＣ４０８の代わりに用いられる。ここで、コンパレータは、例えば、１ビットの分解能を有し得る。一実装では、デジタルコントローラ４０２は、スイッチＴ１～Ｔ９のうちの１つ以上の、それらの「オン」相におけるインピーダンスまたはコンダクタンスの値を算出する。別の実装では、デジタルコントローラは、ｄｃ－ｄｃコントローラ１００のための動作モード（上述された第１、第２、または第３の動作モードなど）を算出する。
【0062】
図４に示されるように、システム４００はまた、デジタル駆動信号発生器４０４も含み得る。一実装では、インピーダンス／コンダクタンスの値、およびモードは、含まれる場合には、スイッチＴ１～Ｔ９へ出力される駆動信号（デジタルワード）を発生する信号発生器４０４に入る。一実装では、信号発生器４０４はまた、充電相（Ｔｃｈａｒｇｅ）および放電相（Ｔｄｉｓｃｈａｒｇｅ）の継続時間もパラメータとして読む。一実装では、信号発生器４０４はインピーダンス／コンダクタンスおよびモード情報に基づいて充電相のためのスイッチ構成を発生し、プログラムされた時間Ｔｃｈａｒｇｅ待ち、インピーダンス／コンダクタンスおよびモード情報に基づいて放電相のためのスイッチ構成を発生する。次に、信号発生器４０４は、サイクルを繰り返す前に、プログラムされた時間Ｔｄｉｓｃｈａｒｇｅ待つ。
【0063】
一実装では、継続時間ＴｃｈａｒｇｅおよびＴｄｉｓｃｈａｒｇｅは少なくとも一時的に固定され、ｄｃ－ｄｃ変換器１００に、その時間の間、固定されたスイッチング周波数（１／（Ｔｃｈａｒｇｅ＋Ｔｄｉｓｃｈａｒｇｅ））で動作させる。異なるスイッチング周波数へ変更するには、Ｔｃｈａｒｇｅおよび／またはＴｄｉｓｃｈａｒｇｅの値を変更することで十分である。追加的に、ＴｃｈａｒｇｅもしくはＴｄｉｓｃｈａｒｇｅまたはその両方をランダムに変調することは周波数拡散効果を生じさせる。それゆえ、一実装では、デジタルコントローラ４０２は、１つ以上のエネルギー蓄積キャパシタ（例えば、Ｃ２およびＣ３）の充電時間および／または放電時間に基づいてｄｃ－ｄｃ変換器１００のスイッチング周波数を決定するように構成されている。
【0064】
一実装では、インピーダンス／コンダクタンス情報および／またはモード情報はスイッチングサイクルごとに（例えば、充電相を開始する前に）１度変化する。他の実装では、インピーダンス／コンダクタンス情報およびモード情報は他の間隔で変化し、例えば、オーバーサンプリングまたはアンダーサンプリングをシステム４００において用いることができる。一実装では、デジタル駆動信号発生器４０４は情報更新をスケジュールする。別の実装では、信号発生器４０４はＡＤＣ４０８のサンプリングイベントをスケジュールする（クロック分周器機能）。様々な実装では、ＡＤＣ４０８は、スイッチング周期ごとに（例えば、充電相および放電相の開始直前、あるいは充電相および放電相の終了時に）２度サンプリングするためにトリガすることができる。代替的な実装では、オーバーサンプリングまたはアンダーサンプリングを用いることができる。
【0065】
図５のブロック図は、様々な実装に係る、デジタルコントローラ４０２内に含まれ得る例示的な機能ブロックを示す。１つまたはいくつかのＡＤＣ４０８のサンプルから、ブロック５０２において示されるように、誤差情報が発生され得る。例えば、誤差信号を発生するために、スイッチング周期ごとの２つ以上のサンプルを合計することができるであろう。誤差信号は、出力電圧がｄｃ－ｄｃ変換器１００の目標電圧からどれだけ離れているのかを指示する。
【0066】
一実装では、誤差情報はＰＩＤコントローラ５０４に提供される。一実装では、デジタルコントローラ４０２は、ＰＩコントローラを含むように単純化することができる（「Ｄ」係数は０に等しい）。係数Ｐ、Ｉ、Ｄは、ｄｃ－ｄｃ変換器１００またはシステム４００の動作条件に従って係数を適合させる、外部ブロックによって提供されてもよい。ＰＩＤコントローラ５０４は、固定された係数Ｐ、Ｉ、Ｄ（通例、Ｄ＝０）のセットを受け取り、選択されたモード（例えば、第１、第２、もしくは第３の動作モード）および動作条件に従ってそれらを適合させる。一実装では、負荷電流（例えば、１つの動作条件）は積分器５０６から読み出され、ＰＩＤコントローラ５０４に渡される。
【0067】
ＰＩＤコントローラ５０４は、受け取られた情報に基づいてコンダクタンスの値を更新し、「オン」にされるスイッチをプログラムするためのコンダクタンス値を出力する。発生されたコンダクタンス値は、全てのスイッチ、またはスイッチ（もしくはサブスイッチ）のうちの選択されたもの（サブセット）に適用することができる。
【0068】
含まれる場合には、モード選択ブロック５０８が、インピーダンス／導通情報をスイッチへ提供する前に、モード変更が所望されるかどうかを決定する。実装によっては、モード変更は、要求負荷電流が大きい時に決定されるか（例えば、第２のモードから第３のモードへ、または第１のモードから第２のモードへの変更を決定する）、あるいは負荷電流が非常に低いため、より良好な効率を有するモードを選択することができる時に決定される（例えば、第３のモードから第２のモードへ、または第２のモードから第１のモードへの変更を決定する）。何らかのモード変更の結果、インピーダンス／コンダクタンス情報、およびＰＩＤ情報の積分部分は、出力電圧における過渡状態を回避するために、スケール変更される。
【0069】
例示的な一実装では、ｄｃ－ｄｃ変換器１００は第２のモードで動作していてもよく、全てのスイッチＴ１～Ｔ９のコンダクタンスがプログラムされてもよい。コンダクタンスＧから出力電圧ＶＯへの、システム４００の小信号伝達関数Ｐを次式に従って算出することができる：
Ｇ＝Ｇｄｃ＋ｇ （Ｇｄｃ＝定常状態、ｇ＝導通変動）
Ｖｏ＝ＶＯＵＴ＋ｖｏ （ＶＯＵＴ＝定常状態、ｖｏ＝電圧変動）
Ｒ＝ＶＯＵＴ／Ｉｌｏａｄ （負荷抵抗）
Ｇｄｃ＝４＊Ｉｌｏａｄ／（Ｖｉ－２＊ＶＯＵＴ）
Ｐ（ｓ）＝ｖｏ（ｓ）／ｇ（ｓ）＝Ｋ０ ｘ （Ｖｉ－２＊ＶＯＵＴ）／２／（（Ｇｄｃ＋２／Ｒ）＋ｓ＊Ｃ） （伝達関数）
Ｇ＝Ｇｄｃ＋ｇ （Ｇｄｃ＝定常状態、ｇ＝導通変動）
Ｖｏ＝ＶＯＵＴ＋ｖｏ （ＶＯＵＴ＝定常状態、ｖｏ＝電圧変動）
Ｒ＝ＶＯＵＴ／Ｉｌｏａｄ （負荷抵抗）
Ｇｄｃ＝４＊Ｉｌｏａｄ／（Ｖｉ－２＊ＶＯＵＴ）
Ｐ（ｓ）＝ｖｏ（ｓ）／ｇ（ｓ）＝Ｋ０ ｘ （Ｖｉ－２＊ＶＯＵＴ）／２／（（Ｇｄｃ＋２／Ｒ）＋ｓ＊Ｃ） （伝達関数）
【0070】
伝達関数Ｐ（ｓ）は、折点周波数およびＤＣゲインが負荷電流に従って変化していく一次系である。様々な実装では、システム４００のＤＣゲインは、負荷電流に、および最終的にＧｄｃに反比例する。高周波数の場合には、積分挙動は負荷電流に依存しない。
【0071】
したがって、システム４００の多くの適用物に対しては、ＰＩコントローラで十分である。実装によっては、固定された係数セットを用いることができるが、他の実装では、効率を改善するために、依存性が負荷電流から除去されてもよい。例えば、「Ｐ」係数は一定のまま留まってもよいが、その一方で、「Ｉ」係数が適合される。一実装では、これは、積分成分「Ｉ」自体によって近似することができる、負荷電流に正比例する、Ｇｄｃを観察することによって達成され得る。大きなＧｄｃに対しては、大きな「Ｉ」係数を用いることができる。小さなＧｄｃに対しては、小さな「Ｉ」係数を用いることができる。一実装では、Ｇｄｃ（または同等に、積分器５０６のレジスタの内容）を、「Ｉ」係数をスケールするために直接用いることができる。この係数適合を用いることによって、ブロック５１０において示されるように、デジタルコントローラ４０２は、負荷電流が変化した時に、システム４００全体の開ループ伝達関数を一定に維持することができる。様々な実装では、デジタルコントローラ４０２は、フィードバックループから受け取られた情報に基づいて開ループ伝達関数を一定に維持する。
【0072】
様々な実装では、係数に関しても、モード変更を考慮することができる。例えば、第２のモードから第３のモードへ変更する際に、ｄｃ－ｄｃ変換器１００はそのゲインを２倍にする。したがって、同じ動的パフォーマンスを維持するために、「Ｐ」係数および「Ｉ」係数は両方とも半減されてもよい。代替的に、ＰＩコントローラの出力が第２のモードにおいて半減され、係数は変更されないままであってもよい。
【0073】
スイッチＴ１～Ｔ９のうちの１つ以上が、サブスイッチのセットを用いて実装された一実装では、デジタル駆動信号発生器４０４は各々の個々のサブスイッチを駆動することができる。インピーダンス／コンダクタンス情報は、「オン」にされる必要があるサブスイッチの特定の数に翻訳される。コンダクタンスが大きいほど、「オン」にされる必要があるサブスイッチの数は多くなる（これは、デジタルコンダクタンス表現の温度計変換と呼ばれ、図８Ａおよび図８Ｂに示される）。
【0074】
一実装では、システム４００は、パルス周波数変調（ｐｕｌｓｅ ｆｒｅｑｕｅｎｃｙ ｍｏｄｕｌａｔｉｏｎ、ｐｆｍ）方法を用いて、可変スイッチング周波数で動作してもよい。例えば、デジタルコントローラ４０２がシステム４００内に含まれてもよく、この場合、デジタルコントローラは、ｄｃ－ｄｃ変換器１００の出力に結合された負荷に基づいて、スイッチＴ１～Ｔ９のうちの１つ以上のスイッチタイミングを変調するように構成されている。一例では、ｄｃ－ｄｃ変換器１００の電流負荷が低くなるほど、システム４００の平均スイッチング周波数は低くなる。より低い平均スイッチング周波数は、スイッチが周期ごとに動作する回数がより少ないため、概して，より低い平均スイッチング損失に等しい。概して、負荷電流が高いほど、放電相は短くなる。それゆえ、概して、大きな負荷に対しては、スイッチング周波数はより大きくなり、小さな負荷に対しては、スイッチング周波数はより小さくなる。
【0075】
しかし、様々な実装では、ランダムに発生された値である可変スイッチング周波数が利用されてもよい。この技法は、システム４００の放射スペクトルに対する拡散効果を有すると見なされ得る。したがって、一実装では、デジタルコントローラ４０２は、パルス周波数変調を用いて、ランダムに変化する周波数に従ってｄｃ－ｄｃ変換器１００を調節するように構成されている。ランダムに変化する周波数は、以下の技法のうちの１つ以上を用いて実装され得る。
【0076】
（１）一実装では、エネルギー蓄積要素Ｃ２およびＣ３のうちの１つ以上の充電相継続時間が、ランダム間隔を最小充電相継続時間に追加することによってランダムに変調される。例えば、一実装では、乱数発生器６０２が、ランダム間隔値を発生するように構成されており、デジタルコントローラ４０２は、エネルギー蓄積要素Ｃ２およびＣ３のうちの１つ以上の充電継続時間をランダム間隔値だけ増大または減少させるように構成されている。（２）別の実装では、エネルギー蓄積要素Ｃ２およびＣ３のうちの１つ以上の最小放電相継続時間が、ランダム間隔を最小放電相継続時間に追加することによってランダムに変調される。例えば、一実装では、乱数発生器６０２が、ランダム間隔値を発生するように構成されており、デジタルコントローラは、エネルギー蓄積要素Ｃ２およびＣ３のうちの１つ以上の放電継続時間をランダム間隔値だけ増大または減少させるように構成されている。（３）さらなる実装では、スイッチＴ１～Ｔ９のうちの１つ以上のコンダクタンスが、例えば、デジタルコントローラ４０２によって、ランダムに選択され、調整される。例えば、入力源ＶＩＮから出力バッファキャパシタＣＬおよび負荷ＲＬへ提供される充電量はスイッチング周期ごとに変化することができ、したがって、放電相はスイッチング周期ごとに異なることができ、その結果、スイッチング周期はスイッチングサイクルごとに変化することができる。代替的な実装では、上述の技法のうちの１つ以上が同時に利用されてもよく、あるいは別の技法が、同じまたは同様の結果を達成するために用いられてもよい。さらに、様々な実装では、上述の技法のうちの１つ以上がスイッチング周期ごとに１度、または別のタイミング方式に従って適用されてもよい。
【0077】
図６は、ランダムに変化する周波数の動作に基づく例示的な一実装に係る、ｄｃ－ｄｃ変換器のためのデジタルコントローラ１００のブロック図である。一例では、スイッチング周期ごとに１度（例えば、コンパレータがトリガした時に）、または別の適切な間隔で、乱数のセット、例えば、Ｒｄｉｓｃｈａｒｇｅ、Ｒｃｈａｒｇｅ、Ｒ１、Ｒ２、…Ｒｍが乱数発生器６０２によって発生される。ＲｄｉｓｃｈａｒｇｅおよびＲｃｈａｒｇｅは、上述の選択肢（１）および（２）を実施するために用いることができる。残りの乱数（Ｒ１、Ｒ２、…Ｒｍ）は、上述の選択肢（３）において説明されるように、ｄｃ－ｄｃ変換器を構成するスイッチＴ１～Ｔ９のためのコンダクタンス値を発生するために用いられる。したがって、一実装では、デジタルコントローラ４０２は、乱数発生器６０２によって発生されたランダム値に基づいて１つ以上のスイッチＴ１～Ｔ９のスイッチタイミングを変調するように構成されている。
【0078】
デジタルコントローラ４０２はいくつかの追加の特徴を実装することもできる。含まれる場合には、モード選択およびコンダクタンス変調ブロック６０４は、負荷電流に基づいて、どの動作モードで動作するべきであるかを決定することができる。
【0079】
一実装では、負荷電流は、放電相の平均時間を観察することによって監視することができる。デジタルコントローラ４０２はまた、連続したコンパレータトリガイベントの間の時間を測定するために実装されたカウンタ６０６も含み得る。情報は、例えば、ローパスフィルタ（図示されていない）へ送られてもよく、出力は、特定のモードで動作するｄｃ－ｄｃ変換器１００の電流能力の指示を与える。例えば、測定された放電相が最小プログラム値Ｔｄｉｓｃｈａｒｇｅに近づくと、これは、ｄｃ－ｄｃ変換器１００が動作モードのためのその最大電流能力の近くで動作しており、（例えば、第２のモードから第３のモードへ、または第１のモードから第２のモードへの）モード変更が推奨され得ることを指示し得る。他方で、測定された放電相がより長くなると、これは、動作モードが過度の電流を提供しており（この条件はリップルの増大を生じさせ得る）、（例えば、第３のモードから第２のモードへ、または第２のモードから第１のモードへの）モード変更が推奨されることを指示し得る。
【0080】
スイッチＴ１～Ｔ９のうちの１つ以上がサブスイッチのセットとして実装された一実装では、デジタル駆動信号発生器４０４は各々の個々のサブスイッチを駆動し得る。モード選択およびコンダクタンス変調ブロック６０４から出力されたコンダクタンス情報は、特定の数のサブスイッチが「オン」にされるべきであるとの指示（すなわち、デジタルワード）に翻訳されてもよい。したがって、何個のサブスイッチが次のスイッチング周期内でオンにされることになるかをランダムに決定することによって、サブスイッチのセットとして実装されたスイッチＴ１～Ｔ９のコンダクタンス（Ｇ１、Ｇ２、Ｇ３…ＧＮ）のランダム変調を得ることができる。
【0081】
一実装では、スイッチＴ１～Ｔ９のランダムコンダクタンスを決定するために用いられるランダム値を形作るために、負荷電流の観察を用いることができる。例えば、どのスイッチＴ１～Ｔ９も３２個のサブスイッチを含む場合には、負荷電流が低い時には、１～１６以内の乱数を有し、負荷電流が高い時には、１６～３２以内の乱数を有することが好都合になり得るであろう。
【0082】
例示的なスロープ制御
様々な実装では、充電および／または放電相のスロープが変更されてもよく、エネルギー蓄積要素Ｃ２およびＣ３のうちの１つ以上の、充電から放電へ、および／または放電から充電への移行を滑らかにする。スイッチングネットワーク１０２または１０４内を流れる電流量は、スイッチＴ１～Ｔ９のうちの１つまたは全てのコンダクタンスＧのための適切なデジタル値を選択することによって調節される。代替的な諸実装では、最大コンダクタンスＧｍａｘを有する１つ以上のスイッチＴ１～Ｔ９のコンダクタンスＧのデジタル選択は、図７Ａおよび図７Ｂに示されるとおりの少なくとも２つの仕方で遂行することができる。他の実装では、他の技法が、同様の結果を達成するために用いられ得る。
様々な実装では、充電および／または放電相のスロープが変更されてもよく、エネルギー蓄積要素Ｃ２およびＣ３のうちの１つ以上の、充電から放電へ、および／または放電から充電への移行を滑らかにする。スイッチングネットワーク１０２または１０４内を流れる電流量は、スイッチＴ１～Ｔ９のうちの１つまたは全てのコンダクタンスＧのための適切なデジタル値を選択することによって調節される。代替的な諸実装では、最大コンダクタンスＧｍａｘを有する１つ以上のスイッチＴ１～Ｔ９のコンダクタンスＧのデジタル選択は、図７Ａおよび図７Ｂに示されるとおりの少なくとも２つの仕方で遂行することができる。他の実装では、他の技法が、同様の結果を達成するために用いられ得る。
【0083】
図７Ａは、一実装に係るマルチプレクサ（ｍｕｘ）７０２およびデジタル－アナログ変換器（ＤＡＣ）３０２を用いるｄｃ－ｄｃ変換器１００の一部分の概略図である。スイッチＴ１Ａのオーバードライブ電圧（ＶＧＳ）は、図３に関して上述されたように、ＤＡＣ３０２を介して調節される。ＤＡＣ３０２は、ｄｃ－ｄｃ変換器１００の出力に結合された負荷に基づいて、コンダクタンス調整信号をスイッチＴ１Ａへ出力するように構成することができるため、スイッチ制御要素である。
【0084】
追加的に、スイッチタイミングのスロープ制御は、ｍｕｘ７０２を用いて達成されてもよく、ｍｕｘ７０２は、スイッチＴ１Ａへ出力されるコンダクタンス調整信号の変化率を制御するように構成されている。一実装では、ｍｕｘ７０２は、エネルギー蓄積要素Ｃ２またはＣ３の充電相および／または放電相の変化率を調節するように構成されている。ｍｕｘ７０２は、クロックパルスに従ってスロープ制御信号７０４をスイッチ制御要素（例えば、ＤＡＣ３０２）へ出力するように構成され得る。
【0085】
一実装では、図７Ａに示されるように、ｍｕｘ７０２は、コンダクタンス値（すなわち、Ｖｇｓ＿ｄｉｇ、デジタルワード）を表す信号、およびコンダクタンス値の分数を表す１つ以上のスケールされた信号を受け取る。スケールされた信号は、図７Ａにおいて、３／４、１／２、および１／４として示されており、コンダクタンス値Ｖｇｓ＿ｄｉｇのそれらの分数を表す。代替的な諸実装では、コンダクタンス値Ｖｇｓ＿ｄｉｇの他の分数部分（例えば、１／３、２／３など）が代替的または追加的に用いられてもよい。スケールされた信号は、コンダクタンス値（Ｖｇｓ＿ｄｉｇ）を表す信号を受け取り、１つ以上のスケールされた信号をｍｕｘ７０２へ出力するように構成されたデジタルスケーリング要素（例えば、デジタル論理など）によって発生され得る。
【0086】
ｍｕｘ７０２は、１つ以上のスケールされた信号およびコンダクタンス信号（Ｖｇｓ＿ｄｉｇ）を含む、スロープ制御信号７０４を、大きさの昇順または降順のどちらかで、スイッチ制御要素（すなわち、ＤＡＣ３０２）へ出力するように構成されている。例えば、ｍｕｘ７０２は、以下の順序：１／４、１／２、３／４、およびＶｇｓ＿ｄｉｇで信号を出力することができる。さらに、ｍｕｘ７０２は同様に逆の順序で信号を出力することができる。一実装では、ｍｕｘ７０２は、図７Ａにおける７０６において示されるように、スイッチシーケンスの立ち上がりエッジ上では昇順で信号を出力することができ、図７Ａにおける７０８において示されるように、スイッチシーケンスの立ち下がりエッジ上では降順で信号を出力することができる。このように、スイッチのコンダクタンスは所望の時間にわたって０から目標コンダクタンス値まで（またはその逆に）ゆっくりと増大させられる。その結果、エネルギー蓄積キャパシタＣ２および／またはＣ３上の電流は、それらが充電するにつれて（および放電につれて）、０から要求値まで（またはその逆に）滑らかに増大することになる。上述されたとおりの、本明細書において説明された技法は、所望に応じて、単一のスイッチ、またはスイッチＴ１～Ｔ９のうちのいくつかもしくは全てに適用され得る。
【0087】
代替的な一実装では、図７Ｂに示されるように、スロープ制御要素はローパスフィルタ７１０を含む。ローパスフィルタ７１０は、コンダクタンス調整信号（Ｖｇｓ＿ｄｉｇ）を受け取り、滑らかにされたスロープ制御信号７１２をスイッチ制御要素（すなわち、ＤＡＣ３０２）へ出力するように構成されている。例えば、ローパスフィルタ７１０は、７１４において示されるＶｇｓ＿ｄｉｇ信号を受け取り、７１６において示される滑らかにされた信号を出力するように構成され得る。上述のように、滑らかにされた信号７１６は、スイッチ動作、ならびにそれゆえ、エネルギー蓄積キャパシタＣ２および／またはＣ３の充電および放電を段階化する。
【0088】
他の実装では、スイッチＴ１～Ｔ９のうちの１つ以上のコンダクタンスは、１つ以上のスイッチＴ１～Ｔ９をサブスイッチのセットで置換し、オンおよび／またはオフにされるべきサブスイッチのサブセットを選択することによって、設定される。デジタルスロープ制御は、図８Ａおよび図８Ｂに示されるように利用され得る。
【0089】
図８Ａおよび図８Ｂに示される例では、３２個のサブスイッチ（Ｔ１＿０～Ｔ１＿３１）が用いられる。上述されたように、より少数またはより多数のサブスイッチも用いられ得る。したがって、サブスイッチのセットのサブスイッチの各々は、サブスイッチによって置換されたスイッチの最大コンダクタンスをセット内のサブスイッチの数によって除したものと実質的に同等である最大コンダクタンスを有する。デジタルコントローラ４０２が特定のコンダクタンス値Ｇを要求すると、値は「温度計符号化され」および／または２進重み付けされ、各々の個々のサブスイッチＴ１＿０～Ｔ１＿３１に関連付けられた制御線８０２に対応付けられる。この符号化は、スイッチを識別し、識別されたスイッチのためのスイッチ構成を指示するため、上述されたデジタルワードと呼ぶことができる。デジタルワードのビットは制御線および個々のサブスイッチに関連付けられている。例えば、図８ＡにおいてＧ＝１９である場合、「スイッチＴ１」が「オン」にされるべきである時には、下から上へ最初の１９本の線は１と等しく設定され、線の残りのものは０と等しいままとどまる。例えば、１と等しい制御線８０２を有するサブスイッチ（Ｔ１＿０～Ｔ１＿３１）は閉じてもよく、その一方で、０と等しい制御線８０２を有するサブスイッチ（Ｔ１＿０～Ｔ１＿３１）は開いたままとどまる。
【0090】
一実装では、スロープ制御は、スロープ制御要素（例えば、デジタルコントローラ４０２、デジタル駆動信号発生器４０４など）が各制御線８０２上に（例えば、１クロックサイクル分の）異なる遅延要素８０４を挿入することによって得られる。上述の例では、１番目の線８０２は１つの遅延要素８０４、２番目は２つ、３番目は３つ、４番目は４つの遅延要素８０４を挿入されている。図８Ａに示される例では、５番目の線において、遅延要素８０４は、方式１、２、３、４、１、２、３、４、…などを繰り返すことによって挿入される。
【0091】
挿入された遅延要素８０４に基づいて、サブスイッチＴ１＿０～Ｔ１＿３１のスイッチ動作はスイッチングサイクルのたびに異なる量遅延されることになる。Ｇ＝１９である例では、１サイクル後に５つのサブスイッチがオンにされ、２サイクル後に５つ、３サイクル後に５つ、最後に４サイクル後に４つがオンにされる。この方式は図７Ａの実装と概ね同等である。時間が経つにつれて、コンダクタンスＧは滑らかに増大させられ、その結果、スイッチ内を流れる電流も滑らかに増大させられる。
【0092】
一実装では、Ｇ＝１９の線は、遅延要素８０４を含む、上述のとおりの段階的方式で、関連付けられたスイッチをオフにするために再び元の０に設定される。この場合も先と同様に、１サイクル後に５つのサブスイッチがオフにされ、２サイクル後に５つ、３サイクル後に５つ、最後に４クロックサイクル後に４つがオフにされる。
【0093】
代替的な一実装では、図８Ｂに示されるように、ローパスフィルタ８０６が遅延要素の代用として用いられ、スロープ制御要素の役割を果たす。図７Ｂを参照して上述されたように、ローパスフィルタ８０６はコンダクタンス調整信号（Ｖｇｓ＿ｄｉｇ）を受け取り、滑らかにされたスロープ制御信号８０８をスイッチ制御要素（例えば、サーマルエンコーダ８１０）へ出力する。サーマルエンコーダ８１０は、ｄｃ－ｄｃ変換器１００の出力に結合された負荷に基づいて、サブスイッチＴ１＿０～Ｔ１＿３１のセットのうちの１つ以上のスイッチ状態を制御するように構成されている。例えば、ローパスフィルタは、８１２において示されるＶｇｓ＿ｄｉｇ信号を受け取り、８１４において示される滑らかにされた信号を出力するように構成され得る。上述のように、滑らかにされた信号８１４は、スイッチ動作、ならびにそれゆえ、エネルギー蓄積キャパシタＣ２および／またはＣ３の充電および放電を段階化する。それゆえ、ローパスフィルタ８０６は、サブスイッチＴ１＿０～Ｔ１＿３１のセットのうちの１つ以上のスイッチ状態の変化率を制御するように構成されている。追加的に、ローパスフィルタ８０６は、エネルギー蓄積要素Ｃ２またはＣ３の充電相および／または放電相の変化率を調節するように構成されている。
【0094】
図９は、一実装に係るスロープ制御技法を示す２つの波形の例である。波形は、充電相（正）および放電相（負）の間に図１Ａのエネルギー蓄積要素Ｃ２内を流れる電流を示す。上の図９０２は、スロープ制御が用いられず、スイッチＴ１～Ｔ４が直ちにオンおよびオフにされるシナリオを表す。下の図９０４は、スロープ制御が用いられるシナリオを表す。図９０４において窺えるように、充電相から放電相への移行（およびその逆）はより滑らかである。それゆえ、スロープ制御技法は、エネルギー蓄積要素Ｃ２およびＣ３の即時の相変化を低減するようにスイッチング特性を変更する。
【0095】
代表的プロセス
図１０Ａは、ｄｃ－ｄｃ変換器（ｄｃ－ｄｃ変換器１００など）のためのスイッチング制御を実施するための代表的プロセス１０００を示す。スイッチング制御がｄｃ－ｄｃ変換器の出力を調節するため、これは、また、ｄｃ－ｄｃ変換器１００を調節することとしても説明される。例示的なプロセス１０００は、負荷電流の大きさに基づいてスイッチング特性を変更することを含む。スイッチング特性は、ｄｃ－ｄｃ変換器におけるスイッチング損失を低減、最小化、または解消するために変更され得る。プロセス１０００は図１～図９を参照して説明される。
図１０Ａは、ｄｃ－ｄｃ変換器（ｄｃ－ｄｃ変換器１００など）のためのスイッチング制御を実施するための代表的プロセス１０００を示す。スイッチング制御がｄｃ－ｄｃ変換器の出力を調節するため、これは、また、ｄｃ－ｄｃ変換器１００を調節することとしても説明される。例示的なプロセス１０００は、負荷電流の大きさに基づいてスイッチング特性を変更することを含む。スイッチング特性は、ｄｃ－ｄｃ変換器におけるスイッチング損失を低減、最小化、または解消するために変更され得る。プロセス１０００は図１～図９を参照して説明される。
【0096】
ブロック１００２において、プロセスは、複数のスイッチ（スイッチＴ１～Ｔ４など）をエネルギー蓄積デバイス（エネルギー蓄積デバイスＣ２など）および出力キャパシタ（バッファキャパシタＣＬなど）に対して配置することを含む。一実装では、プロセスは、複数のスイッチが第１のスイッチング構成になっている時には、エネルギー蓄積デバイスが出力キャパシタと直列になるように、および複数のスイッチが第２のスイッチング構成になっている時には、エネルギー蓄積デバイスが出力キャパシタと並列になるように、複数のスイッチをエネルギー蓄積デバイスに結合することを含む。例えば、少なくとも２つのスイッチがエネルギー蓄積デバイスの各端子に結合されていてもよい。各端子におけるスイッチのうちの一方を開き、他方を閉じることによって（第１の構成）、エネルギー蓄積デバイスは出力キャパシタと直列になる。各端子におけるスイッチのうちの他方を開き、第１のものを閉じることによって（第２の構成）、エネルギー蓄積デバイスは出力キャパシタと並列になる。
【0097】
一実装では、プロセスは、デジタルワードに基づいて、複数のスイッチのうちのどのスイッチが開いた状態になり、複数のスイッチのうちのどのスイッチが閉じた状態になるのかを決定することを含み得る。デジタルワードは、例えば、スイッチ識別、所望のスイッチインピーダンス、および同様のものなどのスイッチング情報を表すように構成されたビット列を含み得る。一実装では、プロセスはまた、出力キャパシタに結合された負荷に基づいて、複数のスイッチの第１のサブセットを、開いた状態になるよう選択し、複数のスイッチの第２のサブセットを、閉じた状態になるよう選択することも含み得る。
【0098】
様々な実装では、プロセスは、出力キャパシタに結合された負荷が低減されると、複数のスイッチのうちの１つ以上を、固定状態になるよう選択することを含む。これは、低減された負荷のために動作可能なスイッチの数を低減する効果を有する。逆に、プロセスはまた、出力キャパシタに結合された負荷が増大させられると、複数のスイッチのうちの１つ以上を、スイッチングサイクルごとに状態を変更するよう選択することも含むことができ、かくして、動作可能なスイッチの数をより大きな負荷のために増大させる。したがって、個々のスイッチは、負荷電流の変化に基づいて、スイッチングサイクルごとに動作に「割り込ませられる」か、または「除外され得る」。
【0099】
一実装では、プロセスは、複数のスイッチの第３のサブセットを、事前設定された数のスイッチングサイクルにわたって固定状態になるよう選択することを含むことができ、かくして、事前設定された数のスイッチングサイクルにわたってスイッチの数を維持する。
【0100】
一実装では、プロセス１０００は、デジタルワードに基づいて複数のスイッチのうちの１つ以上をインピーダンス調整のために選択することを含む。様々な実装では、単一のデジタルワードまたは複数のデジタルワードが利用され得る。追加的に、別個のデジタルワードが個々のスイッチに関連付けられ得る。
【0101】
ブロック１００４において、プロセスは、出力キャパシタに結合された負荷に基づいて複数のスイッチのうちの１つ以上のインピーダンスを調整することを含む。一実装では、スイッチのインピーダンスを調整することは、ＭＯＳデバイスのためのゲート－ソース電圧を選択することを含む。別の実装では、インピーダンスを調整することは、サブスイッチのサブセットを、オンまたはオフになるよう選択することを含む。ここで、サブスイッチは全体で単一のスイッチまたはスイッチのセットを表す。それゆえ、スイッチの全体セットのインピーダンスは、セットによって表されるスイッチまたはスイッチ群のインピーダンスと実質的に等しくなり得る。
【0102】
図１０Ｂは、ｄｃ－ｄｃ変換器（ｄｃ－ｄｃ変換器１００など）のためのスイッチング制御を実施するための別の代表的プロセス１０１０を示す。スイッチング制御がｄｃ－ｄｃ変換器の出力を調節するため、これは、また、ｄｃ－ｄｃ変換器１００を調節することとしても説明される。例示的なプロセス１０１０は、負荷電流の大きさに基づいてスイッチング特性を変更することを含む。スイッチング特性は、ｄｃ－ｄｃ変換器におけるスイッチング損失を低減、最小化、または解消するために変更され得る。プロセス１０１０は図１～図９を参照して説明される。
【0103】
ブロック１０１２において、プロセスは、複数のスイッチ（スイッチＴ１～Ｔ９のうちのいくつかまたは全てなど）をｄｃ－ｄｃ変換器（ｄｃ－ｄｃ変換器１００など）のエネルギー蓄積キャパシタ（エネルギー蓄積要素Ｃ２およびＣ３のうちの１つ以上など）に結合することを含む。スイッチは、エネルギー蓄積キャパシタの充電および放電を制御するように構成されている。一実装では、スイッチのうちの１つ以上は多数のサブスイッチで構成されている。さらなる実装では、プロセスは、１つ以上のスイッチのコンダクタンスを調整することを含む。これは、（スイッチを構成する）サブスイッチのうちのランダムな個数を、閉じた状態になるよう選択することによって達成され得る。
【0104】
別の実装では、プロセスは、ｄｃ－ｄｃ変換器の出力に結合された負荷に基づいて、事前に設定された範囲内のサブスイッチのうちのランダムな個数を選択することを含む。例えば、スイッチＴ１～Ｔ９のうちの１つが３２個のサブスイッチを含む場合には、負荷電流が低い時には、１～１６以内のランダムな個数を選択することができるか、または負荷電流が高い時には、１６～３２以内のランダムな個数を選択することができる。
【0105】
一実装では、プロセスは、ランダムな間隔値に基づいてエネルギー蓄積キャパシタの充電継続時間を調整することを含む。これは、充電継続時間をランダムな間隔値だけ長くするか、または短くすることを含み得る。代替的な一実装では、プロセスは、ランダムな間隔値に基づいてエネルギー蓄積キャパシタの放電継続時間を調整することを含む。この場合も先と同様に、これは、放電継続時間をランダムな間隔値だけ長くするか、または短くすることを含み得る。
【0106】
一実装では、プロセスは、エネルギー蓄積キャパシタの平均放電継続時間を測定し、測定値をフィルタに通してｄｃ－ｄｃ変換器の負荷電流を決定することを含む。例えば、カウンタが、平均放電継続時間を測定するために用いられてもよく、カウンタにおけるカウントが、事前に設定された閾値を満たすと、デジタルコントローラがスイッチのうちの１つ以上を調整してもよい。したがって、事前に設定された閾値は負荷電流レベルを表してもよい。
【0107】
ブロック１０１４において、プロセスは、ｄｃ－ｄｃ変換器の出力に結合された負荷に基づいて複数のスイッチのうちの１つ以上のスイッチタイミングを変調することを含む。
【0108】
一実装では、プロセスは、パルス周波数変調（ＰＦＭ）技法を用いて、ランダムに変化する周波数に従ってｄｃ－ｄｃ変換器を調節することを含む。例えば、ランダム値をエネルギー蓄積キャパシタの充電継続時間および／または放電継続時間に追加することによって変調周波数を変更することを含む。別の実装では、プロセスは、ランダム値に基づいて複数のスイッチのうちの１つ以上のコンダクタンスを調整することを含む。これは、ランダム変数の値をコンダクタンスに加算すること、またはコンダクタンスから減算することを含み得る。
【0109】
プロセス１０００および１０１０が説明される順序は、限定として解釈されることを意図されておらず、プロセスまたは代替プロセスを実施するために、任意の数の上述のプロセスブロックを任意の順序で組み合わせることができる。追加的に、個々のブロックが、本明細書において説明される主題の趣旨および範囲から逸脱することなく、プロセスから削除されてもよい。さらに、プロセスは、本明細書において説明される主題の範囲から逸脱することなく、任意の好適なハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせの形態で実施することができる。
【0110】
代替的な実装では、他の技法が様々な組み合わせでプロセス１０００および１０１０内に含まれてもよく、本開示の範囲内にとどまる。
【0111】
図１１は、充電相および放電相の間におけるエネルギー蓄積要素を通る電流経路を示す例示的なスイッチトキャパシタＤＣ－ＤＣ変換器の概略図である。図１１のスイッチおよび他の構成要素のネットワークは、図１Ａに関して上述されたものと同じである。図１１の例は、入力源Ｖｉｎの間に接続された入力キャパシタＣｉｎを示す。
【0112】
概要として、充電相の間は、スイッチＴ１はエネルギー蓄積要素Ｃ２の第１の端子を入力源Ｖｉｎに接続し、その一方で、スイッチＴ２はＣ２の第２の端子をバッファキャパシタＣＬの正端子に接続する。図１Ａおよび図１１の例では、エネルギー蓄積要素Ｃ２はキャパシタである。充電相の間は、充電電流１１０２が、スイッチＴ１を通り、Ｃ２の第１の端子から、Ｃ２を通り、Ｃ２の第２の端子外へ出て行く。充電電流１１０２は、スイッチＴ２を通り、バッファキャパシタＣＬの正端子へ行く。
【0113】
放電相の間は、スイッチＴ３およびＴ４が閉じてもよく、エネルギー蓄積要素Ｃ２内に蓄積されたエネルギーがバッファキャパシタＣＬへ伝達される。放電相の間は、放電電流１１０４が、スイッチＴ４を通り、Ｃ２の第２の端子から、Ｃ２を通り、Ｃ２の第１の端子外へ出て行く。放電電流１１０４は、スイッチＴ３を通り、バッファキャパシタＣＬの正端子へ行く。図１１はまた、負荷ＲＬを通って流れる負荷電流ＩＬＯＡＤも示す。
【0114】
より詳細には、スイッチトキャパシタＤＣ／ＤＣ変換器（ＳＣ－ＤＣＤＣ）は入力電圧（Ｖｉｎ）を出力電圧（Ｖｏｕｔ）に変換し、特定の出力負荷電流を（例えば、マイクロコントローラまたは他の回路へ）供給する。Ｖｉｎは、Ｖｏｕｔよりも高いか（逓減構成）、Ｖｏｕｔと等しいか、またはＶｏｕｔよりも小さい（逓昇構成）ものであることができる。以下の例示的な動作はＳＣ－ＤＣＤＣの逓減構成：Ｖｉｎ＞Ｖｏｕｔに焦点を当てることになる。以下の例のいくつかの態様はまた、図１Ａ～図２Ｃに関して上述された。本開示では、ＳＣ－ＤＣＤＣもＤＣ－ＤＣ変換器と呼ばれ得る。
【0115】
ＳＣ－ＤＣＤＣでは、入力電圧、Ｖｉｎは、接続された特定の数のスイッチおよびキャパシタからなる、スイッチングネットワークに接続される。上述されたように、フライングキャパシタと呼ばれるキャパシタは、入力からのエネルギーをＳＣ－ＤＣＤＣの出力へ伝達するために用いられる。図１１の例では、スイッチングネットワークはスイッチＴ１～Ｔ４を含み、フライングキャパシタはＣ２と称される。正端子、またはＣ２の第１の端子は、Ｔ１スイッチを介して入力電圧源Ｖｉｎに、またはＴ３スイッチを介して出力バッファキャパシタＣＬおよび出力負荷ＲＬに接続される。負端子、またはＣ２の第２の端子は、スイッチＴ４を介してグランドに、またはスイッチＴ２を介して出力バッファキャパシタＣＬおよび出力負荷ＲＬに接続される。出力バッファキャパシタＣＬは、負荷ジャンプなどの、出力負荷の高速変化の間に用いられるエネルギーを蓄積するためにＳＣ－ＤＣＤＣの出力に接続される。例示的な負荷ジャンプとしては、１０ｎｓ以内に生じる２００ｍＡの電流変化を挙げることができる。負荷は、例えば、マイクロコントローラがスリープ（アイドル）状態から動作状態へ切り替わる時に、急速に変化し得る。
【0116】
スイッチおよびフライングキャパシタの数、ならびにそれらの構成は、上述されたように、変換器の効率を最大化するために、ＶｉｎとＶｏｕｔとの比に依存する。図１１の例は、比１／２（Ｖｉｎ＞２ｘ Ｖｏｕｔ）を有するＳＣ－ＤＣＤＣ変換器である。しかし、この解決策は、異なるモード（逓昇／逓減）で動作させられ、異なる比を有するＳＣ－ＤＣＤＣ変換器において用いることもできる。
【0117】
出力電圧Ｖｏｕｔの調節およびエネルギー伝達は、スイッチの異なる構成を有する２つの相を交互に行うことによって達成される。充電相では、Ｔ１およびＴ２は閉じており、Ｔ３およびＴ４は開いている。このように、フライングキャパシタＣ２は出力バッファキャパシタＣＬと直列に接続される。エネルギーは供給源Ｖｉｎから出力へ流れ、Ｃ２を充電し得る。放電相の間には、Ｔ３およびＴ４は閉じており、Ｔ１およびＴ２は開いている。フライングキャパシタＣ２は出力バッファキャパシタＣＬと並列に接続され、充電相の間にＣ２内に蓄積されたエネルギーは出力バッファキャパシタＣＬへ伝達される。Ｃ２からＣＬへのエネルギー伝達は、Ｖｉｎ＞２ｘＶｏｕｔである時にのみ可能であることに留意されたい。
【0118】
図１２Ａは、スイッチネットワークＴ１～Ｔ４およびエネルギー蓄積要素Ｃ２のみを含むスイッチトキャパシタＤＣ－ＤＣ変換器の一部分を示す概略図である。本開示では、エネルギー蓄積要素Ｃ２とフライングキャパシタＣ２とは交換可能に用いられ得る。図１２Ａにおける構成要素および接続は、図１Ａおよび図１１に関して上述された構成要素および接続に対応する。例によっては、スイッチＴ１などの、１つ以上の単一のスイッチは、図３Ｂに関して上述された複数のサブスイッチと同様に、複数のサブスイッチによって置換されてもよい。
【0119】
図１２Ｂは、エネルギー蓄積要素Ｃ２に接続されたサブスイッチの例示的な実装を含むスイッチトキャパシタＤＣ－ＤＣ変換器の一部分を示す概略図である。図３Ｂの例と同様に、図１２Ｂの４つのスイッチＴ１～Ｔ４の各々は、複数のサブスイッチを用いて実装されてもよい。明確にするために、図１２Ｂでは、スイッチＴ１のみが複数のサブスイッチとして示されている。換言すれば、図１１～図１２Ｂには示されていないが、スイッチＴ２およびＴ４は複数のサブスイッチを含んでもよい。スイッチＴ２およびＴ４おサブスイッチは、負端子エネルギー蓄積要素Ｃ２に接続された複数のスイッチとして説明されてもよい。
【0120】
上述されたように、例によっては、ＩＬＯＡＤなどの負荷電流が減少するにつれて、より少数のスイッチが用いられ得る。どのインピーダンスが必要であるのかについての決定は、システム４００に関して説明されたデジタルコントローラ４０２などの、出力負荷に依存するデジタル論理によって管理され得る。上述されたように、負荷電流が高いほど、より多数のサブスイッチが動作させられ得る。サブスイッチの各々のコンダクタンスは調整可能であり得る。デジタルコントローラは、各々の複数のスイッチまたはサブスイッチのコンダクタンスを独立して制御するように構成され得る。デジタルコントローラは、複数のサブスイッチのスイッチタイミングの変調によって、エネルギー蓄積要素Ｃ２と、ＤＣ－ＤＣ変換器の出力負荷ＲＬとの間の電気接続を並列電気接続と直列電気接続との間で切り替え得る。例によっては、デジタルコントローラは、ＩＬＯＡＤなどの、出力負荷ＲＬへの負荷電流の大きさに基づいて、各々の複数のサブスイッチ、またはスイッチのコンダクタンスを独立して制御するように構成され得る。
【0121】
複数のサブスイッチの各サブスイッチがほぼ同じＲｏｎを有する例では、マイクロコントローラまたはその他の回路などの、負荷のスリープ状態の間など、負荷電流が非常に低い時には、デジタルコントローラは、非常に低い電流を効率的に送出するための「スキップパルス」を含み得る。スキップパルスは、所与のスイッチングサイクルの間にどのサブスイッチも閉じていない例である。スキップパルスを実施することは、出力電圧上の電圧リップルを増大させ得る。本開示では、「ほぼ同じ」、「ほぼ等しい」、「実質的に同じ」、および「実質的に等しい」は、値が製作公差および測定公差以内で等しいことを意味する。
【0122】
スキップパルスの必要性を低減するための１つの可能な技法は、サブスイッチの数を増大させることである。より多数のサブスイッチは、回路が、負荷へ送出される出力電流の大きさに対するより細かい制御を有することを可能にし得る。しかし、多数のスイッチは、必要とする論理制御線の数が多くなるという不利点を有する場合があり、複雑さを増大させ、集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ、ＩＣ）上で必要とされる空間量を増大させる恐れがある。図３Ｂに関して上述されたように、全てのサブスイッチについてのインピーダンスの合計は単一のスイッチについての総インピーダンスとほぼ等しい。例えば、単一のスイッチＴ１についてのＲｏｎは全てのサブスイッチについての総インピーダンスとほぼ同じであり得る。したがって、論理制御線を含まない、サブスイッチのみによって使用されるＩＣ区域は、単一のスイッチによって使用される区域とほぼ同じであり得る。
【0123】
図１２Ｂの例は、スキップパルスの必要性を低減するための異なる技法を示す。図１２Ｂの例は、全てが互いにほぼ同じＲｏｎを有する、１４個のサブスイッチ、Ｔ１＿０～Ｔ１＿１４を示す。換言すれば、サブスイッチＴ１＿３のＲｏｎはサブスイッチＴ１＿５のＲｏｎとほぼ等しい。スイッチＴ１のサブスイッチは、残りのサブスイッチの倍数であるＲｏｎを各々有する、３つの追加のサブスイッチをさらに含み得る。例えば、Ｒｏｎ＿Ｔ１がサブスイッチＴ１＿０～Ｔ１＿１４についてのＲｏｎである場合には、このとき、Ｔ１＿１５は２＊Ｒｏｎ＿Ｔ１のＲｏｎを有することができ、Ｔ１＿１６は４＊Ｒｏｎ＿Ｔ１のＲｏｎを有することができ、Ｔ１＿１７は８＊Ｒｏｎ＿Ｔ１のＲｏｎを有することができる。上述されたように、スイッチの数およびオン抵抗の配分は本開示の技法の実装の単なる一例にすぎない。他の例はより多数またはより少数のスイッチを有してもよく、より高いＲｏｎのスイッチは、３＊Ｒｏｎ、６＊Ｒｏｎ、０．５＊Ｒｏｎ等などの、異なる倍数であってもよい。本開示では、用語、分数重み付けと倍数重み付けとは交換可能に用いられ得る。また、明確にするために、例１２Ｂには、スイッチＴ１のためのサブスイッチのみが示されている。他の例では、スイッチＴ１～Ｔ４のうちの任意のものが、スイッチＴ１のために示されるように、複数のサブスイッチを含み得る。例によっては、スイッチＴ１などの、１つのスイッチのためのサブスイッチの構成および数は、スイッチＴ４などの、別のスイッチのためのサブスイッチの構成および数と異なり得る。
【0124】
動作時、図１２Ｂの例は、低インピーダンスサブスイッチＴ１＿０～Ｔ１＿１４を介して高い出力負荷電流を送出し得る。高インピーダンスサブスイッチ、Ｔ１＿１５～Ｔ１＿１７の制御を介して、出力電圧の細かい低リップル調節が達成される。出力負荷が非常に小さい時には、１つの低インピーダンスサブスイッチは、必要とされるよりも多くの電流を送出し得る。したがって、回路は、「スキップパルス」を遂行する代わりに、高インピーダンスサブスイッチＴ１＿１５～Ｔ１＿１７を動作させ得る。このように、図１２Ｂの例によって示される本開示の技法は、他の技法と比べたときに、出力電圧リップルを低減させて広い負荷範囲にわたって動作し得る。
【0125】
より詳細には、低インピーダンスサブスイッチＴ１＿０～Ｔ１＿１４はＳＣ－ＤＣＤＣの高電流能力のために望ましくなり得る。サブスイッチＴ１＿０～Ｔ１＿１４は、エネルギー蓄積要素Ｃ２の正端子に接続された第１の複数のスイッチとして説明されてもよい。一例として、最大負荷電流は次式のように算出することができる：
Ｉｍａｘ＝（Ｖｉｎ－２ｘＶｏｕｔ）／（２ｘ（２ｘＲｏｎ））
Ｉｍａｘ＝（Ｖｉｎ－２ｘＶｏｕｔ）／（２ｘ（２ｘＲｏｎ））
【0126】
例えば、Ｖｉｎ＝３．３Ｖ、Ｖｏｕｔ＝１．５Ｖ（Ｖｉｎ＞２ｘＶｏｕｔ）、Ｒｏｎ＝０．５Ω（全てのサブスイッチの並列接続の合計）であり、ＳＣ－ＤＣＤＣによって送出される最大電流は１５０ｍＡである。しかし、低インピーダンスサブスイッチのみを用いた数百ｍＡの高電流のためのみのサブスイッチの最適化は、上述されたように、低負荷電流における出力電圧制御の精度を低下させ得る。例えば、１つのサブスイッチは、
Ｒｏｎ＝（０．５Ω－Ｒｂｏｎｄ）＊１６ ｓｕｂ－ｓｗｉｔｃｈｅｓ＝（０．５－０．３）＊１６＝３．２Ω
を有し得る。ここで、Ｒｂｏｎｄは、ボンドワイヤ抵抗・プラス・寄生であってもよく、例によっては、Ｒｂｏｎｄ＝０．３Ωのオーダーであり得る。本例では、１つのサブスイッチのみが閉じた状態で送出される最小電流（Ｉｍｉｎ）は次式のとおりである：
Ｉ＿ｍｉｎ＝（３．３Ｖ－２ｘ１．５Ｖ）／（２ｘ２ｘ（３．２Ω＋Ｒｂｏｎｄ））＝０．３／１２．８＝０．０２３Ａ
Ｒｏｎ＝（０．５Ω－Ｒｂｏｎｄ）＊１６ ｓｕｂ－ｓｗｉｔｃｈｅｓ＝（０．５－０．３）＊１６＝３．２Ω
を有し得る。ここで、Ｒｂｏｎｄは、ボンドワイヤ抵抗・プラス・寄生であってもよく、例によっては、Ｒｂｏｎｄ＝０．３Ωのオーダーであり得る。本例では、１つのサブスイッチのみが閉じた状態で送出される最小電流（Ｉｍｉｎ）は次式のとおりである：
Ｉ＿ｍｉｎ＝（３．３Ｖ－２ｘ１．５Ｖ）／（２ｘ２ｘ（３．２Ω＋Ｒｂｏｎｄ））＝０．３／１２．８＝０．０２３Ａ
【0127】
負荷電流ＩＬＯＡＤがＩｍｉｎ未満である場合には、このとき、ＳＣ－ＤＣＤＣはスキップパルスを周期的に遂行してもよいが、これは、上述されたように、出力電圧リップルの増大を招き得る。例によっては、Ｖｏｕｔにおける電圧リップルは低電流において２倍になり得る。負荷電流に依存して、スキップパルスは数スイッチングサイクルにわたって継続し得る。
【0128】
図１２Ｂの例によって示される技法は、より高いオンインピーダンスＲｏｎを有するサブスイッチを含み得る。図１２Ｂの例では、サブスイッチＴ１＿１５～Ｔ１＿１７は低インピーダンスサブスイッチＴ１＿０～Ｔ１＿１４のインピーダンスに対する分数増加として重み付けされる。換言すれば、「Ｒ」の等しいＲｏｎを有する１６個のサブスイッチのうちの１つが、３つのサブスイッチ、２Ｒ（Ｒｏｎよりも２倍高い）、４Ｒ、および８Ｒと置換されている。このように、追加のスイッチは、スイッチＴ１のために費やされるＩＣ区域の増大を回避する。他の例では、１６Ｒ、３２Ｒなどを有するさらなるスイッチを追加することなどによって、追加の高インピーダンスサブスイッチを追加することが、さらに高い分解能をもたらし得る。図１２Ｂの例では、高インピーダンススイッチは分数による仕方で重み付けされているが、他の例では、追加の高インピーダンススイッチは、２進数による仕方、対数による仕方、または何らかの他の仕方で重み付けすることができる。換言すれば、図１２Ｂの例では、１つのスイッチ（例えばＴ１）は、サブスイッチ、１５ｘＲ（Ｔ１＿０～Ｔ１＿１４）、１ｘ２Ｒ（Ｔ１＿１５）、１ｘ４Ｒ（Ｔ１＿１６）および１ｘ８Ｒ（Ｔ１＿１７）からなることができる。サブスイッチＴ１＿１５～Ｔ１＿１７は、エネルギー蓄積要素Ｃ２の正端子に接続された別の複数のスイッチとして説明されてもよい。
【0129】
このように、出力負荷ＩＬＯＡＤが非常に低い時には、高いＲｏｎのスイッチＴ１＿１５～Ｔ１＿１７のみが動作させられてもよい。以上からの例を続けると、８ＲのスイッチＴ１＿１７が、負荷のために必要とされるよりも大きな電流を生じさせる時には、ＳＣ－ＤＣＤＣ回路はスキップパルスを遂行するのみであってもよい。図１２Ｂの技法によると、スキップパルスを用いずに送出される最小負荷電流は、以下の式によって示されるように、等しいＲｏｎを有する１６個のサブスイッチを用いる時の約８分の１に低下する：
Ｒｏｎ＿８Ｒ＝Ｒｏｎ＊８＝（０．５Ω－Ｒｂｏｎｄ）＊１６＊８Ω＝（０．５Ω－０．３Ω）＊１６＊８Ω＝３．２＊８Ω＝２５．６Ω
Ｒｏｎ＿８Ｒ＝Ｒｏｎ＊８＝（０．５Ω－Ｒｂｏｎｄ）＊１６＊８Ω＝（０．５Ω－０．３Ω）＊１６＊８Ω＝３．２＊８Ω＝２５．６Ω
【0130】
したがって、８Ｒのサブスイッチのみが閉じた状態で送出される最小電流は以下のとおりである：
Ｉ＿ｍｉｎ＝（３．３Ｖ－２ｘ１．５Ｖ）／（２ｘ２ｘ（２５．６Ω＋Ｒｂｏｎｄ））＝０．３Ｖ／１０３．６Ω＝０．００２８Ａ
Ｉ＿ｍｉｎ＝（３．３Ｖ－２ｘ１．５Ｖ）／（２ｘ２ｘ（２５．６Ω＋Ｒｂｏｎｄ））＝０．３Ｖ／１０３．６Ω＝０．００２８Ａ
【0131】
また、２Ｒ、４Ｒおよび８Ｒの並列接続は１つの低インピーダンススイッチとほぼ同じＲｏｎを与えるため、高電流能力は最小限の影響を受けるのみであるか、または影響を受けなくてもよい。
【0132】
別の例では、サブスイッチは、以下のものなど、８Ｒｏｎのオン抵抗を有する追加のサブスイッチを用いて実装されてもよい：
１５ｘ１Ｒｏｎ
１ｘ２Ｒｏｎ
１ｘ４Ｒｏｎ
２ｘ８Ｒｏｎ
この実装は上述の例と同じインピーダンスをもたらし得る。他の例は分数スイッチの他の構成を含み得る。他の例では、上述されたように、スイッチは、対数による仕方を含む、分数または倍数以外の関連した仕方であってもよい。
１５ｘ１Ｒｏｎ
１ｘ２Ｒｏｎ
１ｘ４Ｒｏｎ
２ｘ８Ｒｏｎ
この実装は上述の例と同じインピーダンスをもたらし得る。他の例は分数スイッチの他の構成を含み得る。他の例では、上述されたように、スイッチは、対数による仕方を含む、分数または倍数以外の関連した仕方であってもよい。
【0133】
１つの例示的な実装は、システム４００に関して上述されたＰＩコントローラなどの、デジタルコントローラを有し得る。デジタルコントローラは、所望の負荷電流ＩＬを達成するためのコンダクタンス値を算出し得る。コンダクタンス値は、各スイッチ、例えばＴ１内の何個のサブスイッチが、要求出力負荷を供給するために閉じている必要があるのかを表す。一例では、コンダクタンスが４である時には、これは、次のスイッチングサイクルの間に、１つのサブスイッチが４つのスイッチＴ１～Ｔ４の各々の内部で閉じている必要があることを意味する。例によっては、コンダクタンス値はスイッチングサイクルごとに更新されてもよい。図１２Ｂの例では、デジタルコントローラの計算、それがスイッチをそれらのコンダクタンスによって重み付けするために：
８ＲのサブスイッチＴ１＿１７はコンダクタンス１を有する。
４ＲのサブスイッチＴ１＿１６はコンダクタンス － ２を有する。
２ＲのサブスイッチＴ１＿１５はコンダクタンス － ４を有する。
各々のＲのサブスイッチＴ１＿０～Ｔ１＿１４はコンダクタンス － ８を有する。
本提案のシステムの最大コンダクタンスは以下のとおりである：
４＊（１５＊８＋１＊４＋１＊２＋１＊１）＝５０８
８ＲのサブスイッチＴ１＿１７はコンダクタンス１を有する。
４ＲのサブスイッチＴ１＿１６はコンダクタンス － ２を有する。
２ＲのサブスイッチＴ１＿１５はコンダクタンス － ４を有する。
各々のＲのサブスイッチＴ１＿０～Ｔ１＿１４はコンダクタンス － ８を有する。
本提案のシステムの最大コンダクタンスは以下のとおりである：
４＊（１５＊８＋１＊４＋１＊２＋１＊１）＝５０８
【0134】
図１２Ｂのスイッチングネットワーク内には４つのスイッチ（Ｔ１、Ｔ２、Ｔ３およびＴ４）が存在するため、コンダクタンス値には４が乗算される。図４に示されるデジタルコントローラ４０２などの、デジタルコントローラの出力は負荷電流に依存して０から５０８まで変化し得る。算出されたコンダクタンス値はスイッチごとのコンダクタンスの値に分割され、次に、各スイッチを構成するサブスイッチの間で分配される必要があり得る。最良のリップル性能を達成するために、充電スイッチ（Ｔ１＆Ｔ２）および放電スイッチ（Ｔ３＆Ｔ４）を均衡させなければならない。また、一定の負荷電流におけるコンダクタンスの非常に小さなサイクル偏移からの効果を最小限に抑えるために、より高いＲｏｎを有するサブスイッチがコンダクタンス配分のためのより高い優先順位を有するべきである。例によっては、コンダクタンスはスイッチングサイクルごとに１～２だけ変化することができる。
【0135】
デジタルコントローラがスイッチごとのコンダクタンスを算出し、サブスイッチの間で配分するための１つの例示的なアルゴリズムは、以下に示されるように行われ得る：
Ｃｏｎｄｕｃｔａｎｃｅ＿１＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ／４）＋（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ，４）＞＝２）；
Ｃｏｎｄｕｃｔａｎｃｅ＿３＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ／４）＋（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ，４）＞＝３）；
Ｃｏｎｄｕｃｔａｎｃｅ＿４＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ／４）；
Ｃｏｎｄｕｃｔａｎｃｅ＿２＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ／４）＋（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ，４）＞＝１）；
％スイッチ１
ｎ８Ｒ＿１＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿１，２））；
ｎ４Ｒ＿１＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿１，４）／２）；
ｎ２Ｒ＿１＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿１，８）／４）；
ｎ１Ｒ＿１＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ＿１／８）；
％スイッチ３
ｎ８Ｒ＿３＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿３，２））；
ｎ４Ｒ＿３＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿３，４）／２）；
ｎ２Ｒ＿３＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿３，８）／４）；
ｎ１Ｒ＿３＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ＿３／８）；
％スイッチ４
ｎ８Ｒ＿４＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿４，２））；
ｎ４Ｒ＿４＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿４，４）／２）；
ｎ２Ｒ＿４＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿４，８）／４）；
ｎ１Ｒ＿４＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ＿４／８）；
％スイッチ２
ｎ８Ｒ＿２＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿２，２））；
ｎ４Ｒ＿２＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿２，４）／２）；
ｎ２Ｒ＿２＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿２，８）／４）；
ｎ１Ｒ＿２＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ＿２／８
ここで、ｎｘＲ＿ｙは、インピーダンスｘＲを有するスイッチ＃ｙに関連付けられたサブスイッチの数である。分数高インピーダンススイッチＴ１＿１５～Ｔ１＿１７を用いる例示的なアルゴリズムは、充電相に優先順位が設定された上で、１つのコンダクタンス値の充電相／放電相の均衡をもたらし得る。
Ｃｏｎｄｕｃｔａｎｃｅ＿１＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ／４）＋（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ，４）＞＝２）；
Ｃｏｎｄｕｃｔａｎｃｅ＿３＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ／４）＋（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ，４）＞＝３）；
Ｃｏｎｄｕｃｔａｎｃｅ＿４＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ／４）；
Ｃｏｎｄｕｃｔａｎｃｅ＿２＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ／４）＋（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ，４）＞＝１）；
％スイッチ１
ｎ８Ｒ＿１＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿１，２））；
ｎ４Ｒ＿１＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿１，４）／２）；
ｎ２Ｒ＿１＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿１，８）／４）；
ｎ１Ｒ＿１＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ＿１／８）；
％スイッチ３
ｎ８Ｒ＿３＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿３，２））；
ｎ４Ｒ＿３＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿３，４）／２）；
ｎ２Ｒ＿３＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿３，８）／４）；
ｎ１Ｒ＿３＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ＿３／８）；
％スイッチ４
ｎ８Ｒ＿４＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿４，２））；
ｎ４Ｒ＿４＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿４，４）／２）；
ｎ２Ｒ＿４＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿４，８）／４）；
ｎ１Ｒ＿４＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ＿４／８）；
％スイッチ２
ｎ８Ｒ＿２＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿２，２））；
ｎ４Ｒ＿２＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿２，４）／２）；
ｎ２Ｒ＿２＝ｆｌｏｏｒ（ｍｏｄ（Ｃｏｎｄｕｃｔａｎｃｅ＿２，８）／４）；
ｎ１Ｒ＿２＝ｆｌｏｏｒ（Ｃｏｎｄｕｃｔａｎｃｅ＿２／８
ここで、ｎｘＲ＿ｙは、インピーダンスｘＲを有するスイッチ＃ｙに関連付けられたサブスイッチの数である。分数高インピーダンススイッチＴ１＿１５～Ｔ１＿１７を用いる例示的なアルゴリズムは、充電相に優先順位が設定された上で、１つのコンダクタンス値の充電相／放電相の均衡をもたらし得る。
【0136】
対照的に、等しいＲｏｎを有するサブスイッチを用いて同じ性能を得ることは、各スイッチＴ１～Ｔ４が、等しいインピーダンスを有する１２７個のサブスイッチを用いて実装されることを必要とし得る（合計４ｘ１２７個のサブスイッチ）。１２７個のサブスイッチを用いる実装は、図１２Ｂの技法と比べたときに、デジタルサブマクロからアナログサブマクロへのより多くの経路を必要とすること、およびデジタル部分のコア領域からの制御信号をスイッチの中／高電圧領域へ翻訳するために必要な多数のレベルシフタのせいで必要とされる、より多くのＩＣ区域を含む、不利点を有し得る。
【0137】
図１３は、スイッチングネットワーク内の各スイッチが１６個の等しいサブスイッチからなるＳＣ－ＤＣＤＣ変換器における出力電圧リップルの結果を示す時間グラフである。図１３は、図１１に示されるＶｏｕｔなどの、出力電圧上の電圧リップル１３０４、算出されたコンダクタンス１３０６、および負荷電流１３０２の変化を示す。図１３～図１４および図１７～図１８の負荷電流は、図１１に示される負荷電流ＩＬＯＡＤに対応し得る。図１３および図１４における定常状態動作は、３．３Ｖの入力電圧Ｖｉｎにおいて示されており、１０ｎｓ以内に遂行され、ＭＡＴＬＡＢにおいてシミュレートされた１０ｍＡの負荷ジャンプ（１３０２）を伴う３０ｍＡの負荷電流ＩＬＯＡＤを有する。
【0138】
図１４は、各スイッチが、ＲのＲｏｎを有する１５個のサブスイッチ、２Ｒを有する１つ、４Ｒを有する１つ、および８Ｒを有する１つからなる、分数スイッチを用いた出力電圧リップルの結果を示す時間グラフである。図１４の時間グラフは、図１２Ｂの例に示される回路に対応する。図１４は、図１１に示されるＶｏｕｔなどの、出力電圧上の電圧リップル１４０４、算出されたコンダクタンス１４０６、および負荷電流の変化１４０２を示す。
【0139】
図１４の電圧リップル１４０４を図１３の電圧リップル１３０４と比べると、特に、１０ｍＡの低負荷電流において、より低い電圧リップルが示される。図１４において、図１２Ｂに関して説明されたとおりの分数スイッチを含む、負荷ジャンプに対する応答を見ることができる。しかし、図１４のオーバーシュートは、図１３において見られるリップルよりも小さい。換言すれば、ＭＡＴＬＡＢシミュレーションは、本開示の１つ以上の技法に係る、低インピーダンスサブスイッチとともに高インピーダンスサブスイッチのセットを含む回路についての電圧リップル性能の改善という利点を示す。
【0140】
図１５Ａおよび図１５Ｂは、スイッチングネットワークのどのスイッチもスイッチングサイクルの一部分のために導通しない、スイッチデッドタイムの技法を示すタイミンググラフである。以上において、図１Ａおよび図１Ｂに関して説明されたスイッチングネットワーク１０２および１０４、ならびに図１１に関して説明されたスイッチＴ１～Ｔ４などの、ＳＣ－ＤＣＤＣのためのスイッチングネットワークの例が説明された。
【0141】
図１５Ａは、充電相および放電相を含む、スイッチング周期を示すタイミンググラフである。システム４００および図７Ａ～図８Ｂに関して上述されたように、スイッチング周期は充電相１５０４および放電相１５０６を含み得る。ＳＣ－ＤＣＤＣ回路のためのデジタルコントローラは充電相１５０４および放電相１５０６を、ほぼ等しい継続時間を有するように設定し得る。電圧リップルを低減するためには、充電相１５０４および放電相１５０６のための等しい継続時間が望ましくなり得る。図１１～図１２Ｂに関して上述されたように、フライングキャパシタＣ２の充電相１５０４の間は、スイッチＴ１およびＴ２はオンであってもよく、その一方で、スイッチＴ３およびＴ４はオフであってもよい。フライングキャパシタＣ２の放電相１５０６の間は、スイッチＴ１およびＴ２はオフであってもよく、その一方で、スイッチＴ３およびＴ４はオンであってもよい。他の例では、図２Ａ～図２Ｃに関して上述されたように、他のスイッチ構成が用いられてもよい。
【0142】
上述されたように、負荷、ＲＬが、高い入力電圧Ｖｉｎおよび低い出力負荷電流ＩＬＯＡＤを必要とし得るいくつかの例では、数個のサブスイッチが動作させられるだけでよい。例によっては、閉じたサブスイッチの数を１つ増大または減少させよとの調節の間におけるデジタル制御の要求は、出力電圧上のリップルの増大を誘発し得る。これらの例では、出力電流ＩＬＯＡＤのレベル間の切り替え時における、より細かい制御度が望ましくなり得る。また、上述されたように、出力電圧リップルは、負荷が、ＳＣ－ＤＣＤＣ変換器が統合されたシステムのスリープモードへ切り替わるなど、出力負荷がなおさらに減少する時に行われることになる、「スキップパルス」によって増大させられ得る。
【0143】
図１５Ｂは、ＳＣ－ＤＣＤＣ変換器内のスイッチングネットワークのどのスイッチも導通していないデッドタイム相を含むスイッチング周期を示すタイミンググラフである。図１５Ｂの例は、充電相１５０８と放電相１５１０との間に挿入された、スイッチング周期１５０２Ｂのデッドタイム相１５１２を示す。デッドタイム相の継続時間が０、例えば０ｎｓである図１５Ａの例の場合と同様に、充電相１５０８の継続時間は放電相１５１０の継続時間とほぼ同じであってもよい。
【0144】
例によっては、０の継続時間のデッドタイム相を有する、スイッチング周期１５１２Ａの継続時間は、０でない継続時間のデッドタイム相を含む、スイッチング周期１５０２Ｂなどの、第２のスイッチング周期の継続時間とほぼ等しくてもよい。ＳＣ－ＤＣＤＣは、固定されたスイッチング周波数で動作してもよい。他の例では、ＳＣ－ＤＣＤＣは、図４に関して上述されたものなど、周波数拡散効果を達成するために、スイッチング周波数をランダムに変調してもよい。各スイッチング周期の間に、デジタルコントローラ４０２などのデジタルコントローラは、出力負荷ＲＬへの負荷電流ＩＬＯＡＤの大きさに基づき、デッドタイム相の継続時間を算出してもよい。上述されたように、デジタルコントローラは、必要とされるコンダクタンスを算出し、デッドタイム相の継続時間を決定してもよい。
【0145】
図１５Ｂに示される技法は、図１２Ｂ～図１４に関して上述された高インピーダンスおよび低インピーダンススイッチ技法と、あるいは本開示の他のスイッチインピーダンス制御技法と組み合わせられてもよい。一例では、スイッチインピーダンス変調が、出力電流を低減するために有効でない時には、低負荷電流ＩＬＯＡＤにおける出力電圧Ｖｏｕｔの精密な調節は、充電時間および放電時間を変調することによって達成されてもよい。ＳＣ－ＤＣＤＣ変換器のスイッチング周波数を一定に保つために、図１５Ｂ ２に示されるように、デッドタイム相が充電相１５０８と放電相１５１０との間に導入されてもよい。デッドタイム相１５１２の間は、スイッチのうちのいずれのものも導通していない。本開示の他の技法の場合と同様に、充電相の継続時間（充電時間）および放電相の継続時間（放電時間）の変調は、出力負荷に基づくデジタル論理によって決定されてもよい。例えば、負荷が低いほど、充電時間および放電時間は短くなり、デッドタイム相の継続時間は長くなる。
【0146】
図１５Ｂの例において説明された本開示のデッドタイム技法はいくつかの利点を有し得る。いくつかの利点としては、デッドタイム技法を既存のＳＣ－ＤＣＤＣ回路に実装することは、回路のアナログ変更を必要とせず、デジタル論理制御の変更のみを必要とし得ることを挙げることができる。それゆえ、ＳＣ－ＤＣＤＣ変換器の最大電流能力は影響を受けずにすむ。別の利点は、本開示のＳＣ－ＤＣＤＣは、出力負荷電流が非常に小さい時に、スキップパルスの代わりにデッドタイムを有し得ることであり得る。低負荷条件に対して、スイッチＴ１～Ｔ４などの、スイッチごとの単一のサブスイッチは、必要とされるよりも多くの電流を送出し得る。低負荷電流の例では、デジタルコントローラはデッドタイム技法を有効にし、充電時間および放電時間を変調し得る。本開示のデッドタイム技法は、「スキップパルス」と比較したときに、出力電圧リップル性能の改善という利点を有し得る。
【0147】
より詳細には、デッドタイムは、充電時間および放電時間の観点から、算出されたコンダクタンスと最小許容コンダクタンスとの差を表し得る。図１２Ｂに関して上述された例を続けると、最小コンダクタンスは、スイッチングネットワーク１０２などの、スイッチングネットワーク内のスイッチごとに１つのサブスイッチのみが出力電流のために必要とされ得る時である。１２Ｂの例では、最小コンダクタンスは４である。以下の例の説明では、明確にするために、充電時間と放電時間とが等しく設定されると仮定されることになるため、充電時間のみが式中で用いられ得る。デッドタイムは次式に従って決定され得る：
ｄｅａｄ＿ｔｉｍｅ＝Ｔｃｈａｒｇｅ＊（４－Ｃｏｎｄｕｃｔａｎｃｅ）／２
デジタルコントローラは、次式に従って、充電相の継続時間（充電時間）を、デッドタイムの半分だけ低減されるように算出し得る：
Ｔｃｈａｒｇｅ＿ｃｏｒｒｅｃｔｅｄ＝Ｔｃｈａｒｇｅ－ｄｅａｄ＿ｔｉｍｅ／２
Ｔｄｉｓｃｈａｒｇｅ＿ｃｏｒｒｅｃｔｅｄ＝Ｔｄｉｓｃｈａｒｇｅ－ｄｅａｄ＿ｔｉｍｅ／２
ｄｅａｄ＿ｔｉｍｅ＝Ｔｃｈａｒｇｅ＊（４－Ｃｏｎｄｕｃｔａｎｃｅ）／２
デジタルコントローラは、次式に従って、充電相の継続時間（充電時間）を、デッドタイムの半分だけ低減されるように算出し得る：
Ｔｃｈａｒｇｅ＿ｃｏｒｒｅｃｔｅｄ＝Ｔｃｈａｒｇｅ－ｄｅａｄ＿ｔｉｍｅ／２
Ｔｄｉｓｃｈａｒｇｅ＿ｃｏｒｒｅｃｔｅｄ＝Ｔｄｉｓｃｈａｒｇｅ－ｄｅａｄ＿ｔｉｍｅ／２
【0148】
１つの非限定的な例示の例として、充電時間および放電時間が１８クロックサイクル（例えば、１．８５ＭＨｚのスイッチング周波数）に設定されてもよく、デジタルコントローラがコンダクタンスを計算する。この場合において、デジタルコントローラは、低いＩＬＯＡＤが２のコンダクタンスを必要とすると決定し得る。デジタルコントローラは次式に従ってデッドタイムを決定し得る：
ｄｅａｄ＿ｔｉｍｅ＝１８ｃｙｃｌｅｓ＊（４－２）／２＝１８
ｄｅａｄ＿ｔｉｍｅ＝１８ｃｙｃｌｅｓ＊（４－２）／２＝１８
【0149】
充電時間および放電時間は各々９クロックサイクルだけ低減され得る。しかし、スイッチング周期は同じままとどまる。
【0150】
スイッチは、完全に閉じるためにいくらかの時間を必要とするため、最小充電／放電時間（最大デッドタイム）が規定される必要があり得る。例によっては、充電時間は４クロックサイクルの最小値に設定され得る。これは、本例のための最大許容デッドタイムが次式のとおりになることを意味する：
１８－４＋１８－４＝２８
１８－４＋１８－４＝２８
【0151】
２８クロックサイクルの最大許容デッドタイムを有する場合、スキップパルスは、負荷電流ＩＬＯＡＤが次式のとおりに低減するまで遂行され得る：
Ｉ＿ｍｉｎ ＝（３．３Ｖ－２ｘ１．３Ｖ）／（２ｘ２ｘ（３．２Ω＋０．３Ω））＊（１８-１４＋１８－１４＋６）／（１８＋１８＋１８）
＝０．７／１２．８＊０．２６＝０．０１４Ａ＝１４ｍＡ
Ｉ＿ｍｉｎ ＝（３．３Ｖ－２ｘ１．３Ｖ）／（２ｘ２ｘ（３．２Ω＋０．３Ω））＊（１８-１４＋１８－１４＋６）／（１８＋１８＋１８）
＝０．７／１２．８＊０．２６＝０．０１４Ａ＝１４ｍＡ
【0152】
乗算のために４ビットのみの差を用いる、デッドタイムを算出するための例示的なアルゴリズムは、以下に示されるように実施され得る：
ｅｒｒｏｒ＿４ｂｉｔ＝ｆｌｏｏｒ（（２＾１３－ｍｏｄ（Ｃｏｄｕｃｔａｎｃｅ＿ｆｕｌｌ＿ｒｅｓ，２＾１３））／２／２＾８）；
ｄｅａｄ＿ｔｉｍｅ＝ｆｌｏｏｒ（Ｔｃｈａｒｇｅ＿ｃｕｒｒｅｎｔ＿ｚ１＊（２＾３＊ｆｌｏｏｒ（ｍｏｄ（ｅｒｒｏｒ＿４ｂｉｔ，２＾４）／２＾３）＋
２＾２＊ｆｌｏｏｒ（ｍｏｄ（ｅｒｒｏｒ＿４ｂｉｔ，２＾３）／２＾２）＋２＾１＊ｆｌｏｏｒ（ｍｏｄ（ｅｒｒｏｒ＿４ｂｉｔ，２＾２）／２＾１）＋
２＾０＊ｆｌｏｏｒ（ｍｏｄ（ｅｒｒｏｒ＿４ｂｉｔ，２＾１）））／２＾４）＊２；
この例示的なアルゴリズムでは、Ｃｏｎｄｕｃｔａｎｃｅ＿ｆｕｌｌ＿ｒｅｓは２１ビットの値である。２＾１３は最大分解能コンダクタンスに関する４を表し、４ビットが２＾８による除算によって切り取られる。
ｅｒｒｏｒ＿４ｂｉｔ＝ｆｌｏｏｒ（（２＾１３－ｍｏｄ（Ｃｏｄｕｃｔａｎｃｅ＿ｆｕｌｌ＿ｒｅｓ，２＾１３））／２／２＾８）；
ｄｅａｄ＿ｔｉｍｅ＝ｆｌｏｏｒ（Ｔｃｈａｒｇｅ＿ｃｕｒｒｅｎｔ＿ｚ１＊（２＾３＊ｆｌｏｏｒ（ｍｏｄ（ｅｒｒｏｒ＿４ｂｉｔ，２＾４）／２＾３）＋
２＾２＊ｆｌｏｏｒ（ｍｏｄ（ｅｒｒｏｒ＿４ｂｉｔ，２＾３）／２＾２）＋２＾１＊ｆｌｏｏｒ（ｍｏｄ（ｅｒｒｏｒ＿４ｂｉｔ，２＾２）／２＾１）＋
２＾０＊ｆｌｏｏｒ（ｍｏｄ（ｅｒｒｏｒ＿４ｂｉｔ，２＾１）））／２＾４）＊２；
この例示的なアルゴリズムでは、Ｃｏｎｄｕｃｔａｎｃｅ＿ｆｕｌｌ＿ｒｅｓは２１ビットの値である。２＾１３は最大分解能コンダクタンスに関する４を表し、４ビットが２＾８による除算によって切り取られる。
【0153】
図１２Ｂに関して説明された例の場合と同様に、細かい分解能の実施のためのより多数のサブスイッチを用いた同じ性能を得るために、より多数のサブスイッチを有する各スイッチ。より多くのサブスイッチは、デジタルサブマクロからアナログサブマクロへのより多くの経路、およびデジタル部分のコア領域からスイッチの中／高電圧領域へ行くために必要とされる多数のレベルシフタに起因するより多くの区域を必要とし得る。
【0154】
図１６は、スイッチインピーダンス変調が用いられるが、０のデッドタイム継続時間を有する、ＳＣ－ＤＣＤＣ変換器における出力電圧リップルの結果を示す時間グラフである。図１６は図１３と同様であり、図１１に示されるＶｏｕｔなどの、出力電圧上の電圧リップル１６０４、算出されたコンダクタンス１６０６、負荷電流の変化１６０２、およびスイッチング周期内のデッドタイム量１６０８を示す。図１６のデッドタイムは０ｎｓである。図１６～図１７におけるＭＡＴＬＡＢシミュレーションの定常状態動作は、５Ｖの入力電圧Ｖｉｎで示されており、７０ｍＡ、５０ｍＡ、３０ｍＡおよび１０ｍＡの負荷電流を伴い、各負荷ジャンプは１０ｎｓ以内に遂行される。
【0155】
図１７は、スイッチインピーダンス変調に加えて、充電／放電時間変調が遂行される、ＳＣ－ＤＣＤＣ変換器における出力電圧リップルの結果を示す時間グラフである。図１７は、図１１に示されるＶｏｕｔなどの、出力電圧上の電圧リップル１７０４、算出されたコンダクタンス１７０６、負荷電流の変化１７０２、およびスイッチング周期内のデッドタイム量１７０８を示す。図１７の出力電圧リップルは図１６の出力電圧リップルよりも～２０ｍＶ小さい。換言すれば、ＭＡＴＬＡＢシミュレーションは、本開示の１つ以上の技法に係る、特に、低負荷電流に対する、スイッチング周期内にデッドタイムを含む回路およびデジタルコントローラについての電圧リップル性能の改善という利点を示す。
【0156】
図１８は、本開示の１つ以上の技法に係る、ＤＣ－ＤＣ変換器回路のためのデジタルコントローラ回路の例示的な動作を示すフロー図である。図１８のフロー図は、特に断りのない限り、図４、図５、図１２Ｂおよび図１５Ｂに関して説明されることになる。
【0157】
デジタルコントローラ４０２などのデジタルコントローラ回路は、例えば、図４および図５に関して上述されたように、ＤＣ－ＤＣ変換器の出力負荷への出力負荷電流の大きさを決定し得る（９０）。出力負荷電流の大きさは、上述されたように、負荷の動作モードに依存して変化し得る。
【0158】
デジタルコントローラ回路は、図１２Ｂに示されるように、サブスイッチＴ１＿０～Ｔ１＿１７などの、複数のスイッチのコンダクタンスを独立して調整し得る（９２）。デジタルコントローラはまた、スイッチＴ２～Ｔ４を構成する複数のサブスイッチのコンダクタンスも独立して調整し得る。上述されたように、スイッチＴ１～Ｔ４のうちの任意のものが複数のサブスイッチを含み得る。同様に、図２Ａ～図２Ｃに示されるスイッチなどの、スイッチのうちの任意のものが複数のサブスイッチを含み得る。複数のスイッチは、エネルギー蓄積要素Ｃ２と、ＤＣ－ＤＣ変換器の出力負荷ＲＬＯＡＤとの間の電気接続を並列電気接続と直列電気接続との間で切り替えるように構成され得る。
【0159】
デジタルコントローラ回路は、複数のスイッチの各々のコンダクタンスを、複数のスイッチの各々のスイッチタイミングの変調によって独立して制御するように構成され得る（９２）。デジタルコントローラ回路は、出力負荷への出力負荷電流の大きさに基づいてスイッチタイミングを変調し得る。ステップ９０および９２は、図１０Ａおよび図１０Ｂに関して上述されたプロセスステップと同様である。
【0160】
例によっては、デジタルコントローラ回路は、デッドタイム相をスイッチング周期に追加するように構成され得る（９４）。図１５Ｂに関して上述されたように、デッドタイム相の間には、デジタルコントローラ回路は、複数のスイッチのうちのどのスイッチも電流を導通しないよう、複数のスイッチの各々のコンダクタンスを独立して制御するように構成され得る（９４）。デッドタイム相を追加することは、上述されたように、低出力負荷電流の間におけるスキップパルスの必要性を低減し、これにより、電圧リップル量を低減するという利点を有し得る。例によっては、デッドタイム相の継続時間は出力負荷への出力負荷電流の大きさに基づく。上述されたように、デッドタイム相技法は、図１２Ｂに関して説明される分数スイッチ技法と組み合わせられてもよい。
【0161】
実施例１．システムであって、直流／直流変換器（ＤＣ－ＤＣ変換器）であって、エネルギー蓄積要素、このエネルギー蓄積要素の第１の端子に結合された第１の複数のスイッチであって、この第１の複数のスイッチのうちの少なくとも１つのスイッチのオン抵抗は第１の複数のスイッチのうちの別のスイッチのオン抵抗の倍数である、第１の複数のスイッチ、およびエネルギー蓄積要素の第２の端子に結合された第２の複数のスイッチであって、この第２の複数のスイッチのうちの少なくとも１つのスイッチのオン抵抗は第２の複数のスイッチのうちの別のスイッチのオン抵抗の倍数である、第２の複数のスイッチ、を含む、ＤＣ－ＤＣ変換器を備えるシステム。第１および第２の複数のスイッチの各々のコンダクタンスは調整可能である。システムはまた、第１および第２の複数のスイッチの各々のスイッチタイミングの変調によって、エネルギー蓄積要素と、ＤＣ－ＤＣ変換器の出力負荷との間の電気接続を並列電気接続と直列電気接続との間で切り替えるよう、第１および第２の複数のスイッチの各々のコンダクタンスを独立して制御するように構成されたデジタルコントローラも含み得る。スイッチタイミングの変調は第１および第２の複数のスイッチの各々のゲート－ソース電圧の調整によって規定され、デジタルコントローラは、第１および第２の複数のスイッチの第１のサブセットを、事前設定された数のスイッチングサイクルの間、第１および第２の複数のスイッチの第２のサブセットが状態をトグルする一方で、固定された状態で休止するようプログラムするように構成されている。
【0162】
実施例２．エネルギー蓄積要素が第１のエネルギー蓄積要素であり、ＤＣ－ＤＣ変換器が、第２のエネルギー蓄積要素、およびこの第２のエネルギー蓄積要素に結合された第３の複数のスイッチ、をさらに含む、実施例１のシステム。第２のエネルギー蓄積要素は、第１、第２および第３の複数のスイッチの第１のスイッチング構成の間は、第１のエネルギー蓄積要素と直列になっており、第２のエネルギー蓄積要素は、第１、第２および第３の複数のスイッチの第２のスイッチング構成の間は、第１のエネルギー蓄積要素と並列になっている。
【0163】
実施例３．ＤＣ－ＤＣ変換器の出力負荷に結合された出力エネルギー蓄積要素をさらに備え、この出力エネルギー蓄積要素は、第１、第２および第３の複数のスイッチの第３のスイッチング構成の間は、第１のエネルギー蓄積要素と直列、且つ第２のエネルギー蓄積要素と直列になっている、実施例１または２あるいはこれらの任意の組み合わせのシステム。出力エネルギー蓄積要素は、第１、第２および第３の複数のスイッチの第４のスイッチング構成の間は、第１のエネルギー蓄積要素と並列、且つ第２のエネルギー蓄積要素と並列になっている。
【0164】
実施例４．スイッチタイミングがスイッチング周期を含み、このスイッチング周期は充電相および放電相を含み、充電相の継続時間は放電相の継続時間と実質的に等しく、デジタルコントローラが、デッドタイム相をスイッチング周期に追加するように構成されており、デッドタイム相の間には、デジタルコントローラが、どのスイッチも電流を導通しないよう、第１、第２および第３の複数のスイッチの各々のゲート－ソース電圧を調整するように構成されている、実施例１～３の任意の組み合わせのシステム。
【0165】
実施例５．デジタルコントローラが、出力負荷への負荷電流の大きさに基づいて第１および第２の複数のスイッチの各々のコンダクタンスを独立して制御するように構成されている、実施例１～４の任意の組み合わせのシステム。
【0166】
実施例６．スイッチタイミングがスイッチング周期を含み、このスイッチング周期はエネルギー蓄積要素の充電相およびエネルギー蓄積要素の放電相を含み、充電相の継続時間は放電相の継続時間と実質的に等しい、実施例１～５の任意の組み合わせのシステム。
【0167】
実施例７．デジタルコントローラが、デッドタイム相をスイッチング周期に追加するように構成されている、実施例１～６の任意の組み合わせのシステム。デッドタイム相の間には、デジタルコントローラが、どのスイッチも電流を導通しないよう、第１および第２の複数のスイッチの各々のゲート－ソース電圧を調整するように構成されており、デッドタイム相の継続時間は出力負荷への負荷電流の大きさに基づく。
【0168】
実施例８．第１の継続時間のデッドタイム相を含む第１のスイッチング周期の第１の継続時間が、第２の継続時間のデッドタイム相を含む第２のスイッチング周期の第２の継続時間とほぼ等しく、第２のスイッチング周期の充電相の継続時間が第２のスイッチング周期の放電相の継続時間と実質的に等しい、実施例１～７の任意の組み合わせのシステム。
【0169】
実施例９．装置であって、エネルギー蓄積キャパシタと、このエネルギー蓄積キャパシタの第１の端子に結合された第１の複数のトランジスタと、エネルギー蓄積キャパシタの第２の端子に結合された第２の複数のトランジスタと、スイッチング周期に従って第１および第２の複数のトランジスタの各々の導通を独立して制御するように構成されたデジタルコントローラと、を備える装置。スイッチング周期は、エネルギー蓄積キャパシタの充電相、エネルギー蓄積キャパシタの放電相、およびデッドタイム相を含み、充電相の継続時間は放電相の継続時間とほぼ等しい。
【0170】
実施例１０．スイッチング周期のデッドタイム相の継続時間が０ナノ秒とほぼ等しい、実施例９の装置。
【0171】
実施例１１．スイッチング周期のデッドタイム相の継続時間が、装置の出力ノードに結合された負荷への出力電流の大きさに基づく、実施例９～１０の任意の組み合わせの装置。
【0172】
実施例１２．デジタルコントローラが、第１の複数および第２の複数のトランジスタの導通を、充電相の間には、第１の構成に、放電相の間には、第２の構成に、デッドタイム相の間には、第１および第２の複数のスイッチのうちのどのスイッチも電流を導通しないよう、第３の構成に制御するように構成されている、実施例９～１１の任意の組み合わせの装置。
【0173】
実施例１３．デジタルコントローラが、第１および第２の複数のトランジスタのうちの特定のトランジスタのコンダクタンスを、第１および第２の複数のトランジスタのうちの特定のトランジスタに提供されるコンダクタンス調整信号の少なくとも立ち上がりエッジの変化率の制御によって独立して制御するように構成されており、デジタルコントローラが、第１および第２の複数のトランジスタの第１のサブセットを、事前設定された数のスイッチングサイクルの間、第１および第２の複数のトランジスタの第２のサブセットが状態をトグルする一方で、固定された状態で休止するようプログラムするように構成されている、実施例９～１２の任意の組み合わせの装置。
【0174】
実施例１４．フィードバックループをさらに備え、装置の出力電圧がデジタルコントローラ内へフィードバックされる、実施例９～１３の任意の組み合わせの装置。
【0175】
実施例１５．第１の複数のスイッチのうちの少なくとも１つのスイッチのオン抵抗が第１の複数のスイッチのうちの別のスイッチのオン抵抗の倍数であり、第２の複数のスイッチのうちの少なくとも１つのスイッチのオン抵抗が第２の複数のスイッチのうちの別のスイッチのオン抵抗の倍数であり、デジタルコントローラが、装置の出力ノードに結合された負荷への出力電流の大きさに基づいて第１および第２の複数のトランジスタの各々の導通を独立して制御するように構成されている、実施例９～１４の任意の組み合わせの装置。
【0176】
実施例１６．複数のスイッチの各々のコンダクタンスを、複数のスイッチの各々のスイッチタイミングの変調によって独立して制御するように構成されたデジタルコントローラ回路であって、複数のスイッチは、エネルギー蓄積要素と、ＤＣ－ＤＣ変換器の出力負荷との間の電気接続を並列電気接続と直列電気接続との間で切り替えるように構成されており、デジタルコントローラは、出力負荷への出力電流の大きさに基づいてスイッチタイミングを変調する、デジタルコントローラ回路。
【0177】
実施例１７．スイッチタイミングがスイッチング周期を含み、デジタルコントローラが、デッドタイム相をスイッチング周期に追加するようにさらに構成されており、デッドタイム相の間には、デジタルコントローラが、どのスイッチも電流を導通しないよう、複数のスイッチの各々のコンダクタンスを独立して制御するように構成されており、デッドタイム相の継続時間は出力負荷への出力電流の大きさに基づく、実施例１６のデジタルコントローラ回路。
【0178】
実施例１８．複数のスイッチが、エネルギー蓄積要素の第１の端子に結合された第１の複数のスイッチであって、この第１の複数のスイッチのうちの少なくとも１つのスイッチのオン抵抗は第１の複数のスイッチのうちの別のスイッチのオン抵抗の倍数である、第１の複数のスイッチ、およびエネルギー蓄積要素の第２の端子に結合された第２の複数のスイッチであって、この第２の複数のスイッチのうちの少なくとも１つのスイッチのオン抵抗は第２の複数のスイッチのうちの別のスイッチのオン抵抗の倍数である、第２の複数のスイッチ、を含み、第１および第２の複数のスイッチの各々のコンダクタンスは調整可能である、実施例１６～１７の任意の組み合わせのデジタルコントローラ回路。
【0179】
実施例１９．方法であって、デジタルコントローラ回路によって、ＤＣ／ＤＣ（ＤＣ－ＤＣ）変換器の出力負荷への出力負荷電流の大きさを決定することと、デジタルコントローラ回路によって、複数のスイッチのコンダクタンスを調整することと、を含み、複数のスイッチは、エネルギー蓄積要素と、ＤＣ－ＤＣ変換器の出力負荷との間の電気接続を並列電気接続と直列電気接続との間で切り替えるように構成されており、デジタルコントローラ回路は、複数のスイッチの各々のコンダクタンスを、複数のスイッチの各々のスイッチタイミングの変調によって独立して制御するように構成されており、デジタルコントローラ回路は、出力負荷への出力負荷電流の大きさに基づいてスイッチタイミングを変調する、方法。
【0180】
実施例２０．スイッチタイミングがスイッチング周期を含み、デジタルコントローラ回路が、デッドタイム相をスイッチング周期に追加するようにさらに構成されており、デッドタイム相の間には、デジタルコントローラ回路が、複数のスイッチのうちのどのスイッチも電流を導通しないよう、複数のスイッチの各々のコンダクタンスを独立して制御するように構成されており、デッドタイム相の継続時間は出力負荷への出力負荷電流の大きさに基づく、実施例１９の方法。
【0181】
実施例２１．複数のスイッチが、エネルギー蓄積要素の第１の端子に結合された第１の複数のスイッチであって、この第１の複数のスイッチのうちの少なくとも１つのスイッチのオン抵抗は第１の複数のスイッチのうちの別のスイッチのオン抵抗の倍数である、第１の複数のスイッチ、およびエネルギー蓄積要素の第２の端子に結合された第２の複数のスイッチであって、この第２の複数のスイッチのうちの少なくとも１つのスイッチのオン抵抗は第２の複数のスイッチのうちの別のスイッチのオン抵抗の倍数である、第２の複数のスイッチ、を含み、第１および第２の複数のスイッチの各々のコンダクタンスは調整可能である、実施例１９～２０の任意の組み合わせの方法。
【0182】
本開示の様々な実施例が説明された。特定の特徴およびステップは本発明の実施の代表例として開示される。これらおよび他の実施例が添付の請求項の範囲に含まれる。
【符号の説明】
【0183】
１００ ｄｃ－ｄｃ変換器回路
１０２、１０４ スイッチングネットワーク
２０２、２０４、２０６、２０８、２１０、２１２ 回路構成
３０２ デジタル－アナログ変換器
４００ システム
４０２ デジタルコントローラ
４０４ デジタル駆動信号発生器
４０６ フィードバックループ
４０８ アナログ－デジタル変換器
５０４ ＰＩＤコントローラ
５０６ 積分器
５０８ モード選択ブロック
６０２ 乱数発生器
６０４ モード選択およびコンダクタンス変調ブロック
６０６ カウンタ
７０２ マルチプレクサ
７０４、７１２、８０８ スロープ制御信号
７１０、８０６ ローパスフィルタ
７１６ 信号
８０２ 制御線
８０４ 遅延要素
８１０ サーマルエンコーダ
１１０２ 充電電流
１１０４ 放電電流
１３０２、１４０２、１６０２、１７０２ 負荷電流の変化
１３０４、１４０４、１６０４、１７０４ 電圧リップル
１３０６、１４０６、１６０６、１７０６ 算出されたコンダクタンス
１５０２Ｂ スイッチング周期
１５０４、１５０８ 充電相
１５０６、１５１０ 放電相
１５１２ デッドタイム相
１６０８、１７０８ デッドタイム量
１０２、１０４ スイッチングネットワーク
２０２、２０４、２０６、２０８、２１０、２１２ 回路構成
３０２ デジタル－アナログ変換器
４００ システム
４０２ デジタルコントローラ
４０４ デジタル駆動信号発生器
４０６ フィードバックループ
４０８ アナログ－デジタル変換器
５０４ ＰＩＤコントローラ
５０６ 積分器
５０８ モード選択ブロック
６０２ 乱数発生器
６０４ モード選択およびコンダクタンス変調ブロック
６０６ カウンタ
７０２ マルチプレクサ
７０４、７１２、８０８ スロープ制御信号
７１０、８０６ ローパスフィルタ
７１６ 信号
８０２ 制御線
８０４ 遅延要素
８１０ サーマルエンコーダ
１１０２ 充電電流
１１０４ 放電電流
１３０２、１４０２、１６０２、１７０２ 負荷電流の変化
１３０４、１４０４、１６０４、１７０４ 電圧リップル
１３０６、１４０６、１６０６、１７０６ 算出されたコンダクタンス
１５０２Ｂ スイッチング周期
１５０４、１５０８ 充電相
１５０６、１５１０ 放電相
１５１２ デッドタイム相
１６０８、１７０８ デッドタイム量
【図1A】
【図1B】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図8A】
【図8B】
【図9】
【図10A】
【図10B】
【図11】
【図12A-B】
【図13】
【図14】
【図15A】
【図15B】
【図16】
【図17】
【図18】