特許 7258914 固体エミッタアレイを使用するシステムおよび方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-04-07

(45)【発行日】2023-04-17

(54)【発明の名称】固体エミッタアレイを使用するシステムおよび方法

(51)【国際特許分類】

   G03F 7/20 20060101AFI20230410BHJP

   H01L 21/68 20060101ALN20230410BHJP

【ＦＩ】

G03F7/20 521

G03F7/20 501

H01L21/68 K

【請求項の数】 12

(21)【出願番号】P 2020558908

(86)(22)【出願日】2019-02-05

(65)【公表番号】

(43)【公表日】2021-08-30

(86)【国際出願番号】 US2019016674

(87)【国際公開番号】W WO2019209396

(87)【国際公開日】2019-10-31

【審査請求日】2020-12-28

(31)【優先権主張番号】15/964,018

(32)【優先日】2018-04-26

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】ベンチャー， クリストファー デニス

(72)【発明者】

【氏名】ジョンソン， ジョセフ アール．

【審査官】田中 秀直

(56)【参考文献】

【文献】特表２０１３－５２６００２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／０３８１７４９（ＵＳ，Ａ１）

【文献】特開２００９－２５１０１３（ＪＰ，Ａ）

【文献】特開２００８－１２９２４８（ＪＰ，Ａ）

【文献】国際公開第２００７／０５５１９９（ＷＯ，Ａ１）

【文献】特開昭６４－０３７５６１（ＪＰ，Ａ）

【文献】特開２０１４－０６６９５４（ＪＰ，Ａ）

【文献】特開２０１６－２００８０８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０３Ｆ ７／２０

Ｈ０１Ｌ ２１／０２７

Ｈ０１Ｌ ２１／６８

(57)【特許請求の範囲】

【請求項1】

イメージングシステムであって、
複数の行および複数の列を含むアレイに配置された複数の固体エミッタ、
複数のトランジスタであって、前記複数のトランジスタの各トランジスタは、前記アレイ内の前記複数の固体エミッタ中の１つの固体エミッタに連結される、複数のトランジスタ、
少なくとも第１の共通パワーレールおよび第２の共通パワーレールを含む複数の共通パワーレールであって、前記第１の共通パワーレールは、前記複数のトランジスタのうちの第１のサブセットのトランジスタと前記複数の固体エミッタのうちの第１のサブセットの固体エミッタに電気的に連結され、前記第２の共通パワーレールは、前記複数のトランジスタのうちの第２のサブセットのトランジスタと前記複数の固体エミッタのうちの第２のサブセットの固体エミッタに電気的に連結される、複数の共通パワーレール、および、
前記複数の共通パワーレールの各共通パワーレールに設けられ、パルス源からの連続パルスをそれぞれの共通パワーレールに連結されたトランジスタに伝送するように構成されている複数のレールトランジスタ、
を含む固体エミッタデバイスと、
前記イメージングシステムの非一時的なメモリに記憶され、プロセッサによって実行されると、複数のパルスを前記固体エミッタデバイスに伝送するように構成されている複数のイメージングプログラムと、
を備え、
特定のサブセットの過剰露光を避けるために、前記複数のイメージングプログラムのうちの第１のイメージングプログラムと関連付けられている前記固体エミッタデバイスの第１の状態においては、前記第１のサブセットの固体エミッタ中の各固体エミッタは、前記固体エミッタと連結する前記トランジスタの「オン」状態と関連付けられ、前記第１のイメージングプログラムと関連付けられている前記固体エミッタデバイスの第２の状態においては、前記第１のサブセットの固体エミッタ中のすべての固体エミッタが、前記固体エミッタと連結する前記トランジスタの「オン」状態に関連付けられているわけではない、
イメージングシステム。

【請求項2】

前記第１のサブセットのトランジスタは、前記第２のサブセットのトランジスタとは異なる、請求項１に記載のイメージングシステム。

【請求項3】

前記第１のサブセットの前記トランジスタのうちの少なくともいくつかは、前記第２のサブセットにも含まれる、請求項１に記載のイメージングシステム。

【請求項4】

イメージングシステムであって、
前記イメージングシステムの非一時的なメモリに記憶され、プロセッサによって実行可能な複数のイメージングプログラムと、
複数の行および複数の列を含むアレイに配置された複数の固体エミッタと、
複数のトランジスタであって、前記複数のトランジスタの各トランジスタは、前記複数の固体エミッタのうちの１つに連結されている、複数のトランジスタと、
複数の共通レールであって、前記複数の共通レールの各共通レールは、前記複数の固体エミッタのうちのサブセットの固体エミッタと前記複数のトランジスタのうちのサブセットのトランジスタに連結され、かつ各共通レールは前記行または前記列のいずれかに沿って配置されている、複数の共通レールと、
前記アレイに電気的に連結されているパルス源であって、前記プロセッサによる前記複数のイメージングプログラムのうちの１つのイメージングプログラムの実行に応答して、複数の連続パルスを前記複数の共通レールに伝送し、前記複数の連続パルスの各パルスは、強度および持続時間と関連付けられる、パルス源と、
前記複数の共通レールの各共通レールに設けられ、前記パルス源からの前記複数の連続パルスの各連続パルスをそれぞれの共通レールに連結されたトランジスタに伝送するように構成されている複数のレールトランジスタと、
を備え、
特定のサブセットの過剰露光を避けるために、前記アレイのエッジにある共通レールに配置されている前記固体エミッタの第１の輝度が、前記アレイの中央にある共通レールに配置されている前記固体エミッタの第２の輝度よりも小さくなるように、各共通レールにそれぞれのレールトランジスタを介してそれぞれパルスが伝送される、イメージングシステム。

【請求項5】

前記複数のトランジスタの各トランジスタは、ソース、ドレイン、および複数のゲートを含む、請求項４に記載のイメージングシステム。

【請求項6】

前記イメージングシステムの第１の状態において、前記複数のゲートの第１のゲートは、「オフ」状態に設定され、前記複数のゲートの第２のゲートは、「オン」状態に設定され、前記イメージングシステムの第２の状態において、前記第１のゲートおよび前記第２のゲートは共に、「オン」状態に設定される、請求項５に記載のイメージングシステム。

【請求項7】

第１の共通レールは、前記アレイのエッジで第１の行の複数のトランジスタに連結され、第２の共通レールは、前記第１の行よりも前記アレイのエッジから離れた第２の行の複数のトランジスタに連結され、前記第１の共通レールは、第１の電圧および第１の持続時間を有する第１のパルスを受け取り、前記第２の共通レールは、第２の電圧および第２の持続時間を有する第２のパルスを受け取り、少なくとも、前記第１の電圧は前記第２の電圧よりも低いか、または前記第１の持続時間は前記第２の持続時間よりも短いかのいずれかである、請求項４に記載のイメージングシステム。

【請求項8】

第１の共通レールが、前記アレイのエッジで第１の列内の複数のトランジスタに連結され、第２の共通レールが、前記第１の列よりも前記エッジから遠く、前記第１の列に隣接する第２の列内の複数のトランジスタに連結され、前記第１の共通レールは、第１の電圧および第１の持続時間を有する第１のパルスを受け取り、前記第２の共通レールは、第２の電圧および第２の持続時間を有する第２のパルスを受け取り、少なくとも、前記第１の電圧は前記第２の電圧よりも低いか、または前記第１の持続時間は前記第２の持続時間よりも短いかのいずれかである、請求項４に記載のイメージングシステム。

【請求項9】

複数の行および複数の列を含むアレイに配置された複数の固体エミッタと、前記固体エミッタを有する前記第１の共通レールと、前記固体エミッタを有する第２の共通レールと、を有する固体エミッタデバイスを使用するための方法であって、
プロセッサによるイメージングプログラムの実行に応答して、イメージングシステムのパルス源によって、第１の電圧および第１の持続時間を有する第１のパルスを、前記第１の共通レールに伝送することであって、前記第１の共通レールは第１のサブセットの固体エミッタに関連付けられ、前記第１の共通レールに設けられた第１のレールトランジスタは前記パルス源からの前記第１のパルスを前記第１のサブセットの固体エミッタに伝送することと、
前記第１のパルスの伝送後に、前記イメージングプログラムに基づいて、前記パルス源によって、第２の電圧および第２の持続時間を有する第２のパルスを、前記第２の共通レールに伝送することであって、前記第２の共通レールは第２のサブセットの固体エミッタに関連付けられ、前記第２の共通レールに設けられた第２のレールトランジスタは前記パルス源からの前記第２のパルスを前記第２のサブセットの固体エミッタに伝送することと、
を含み、
前記第１および第２の共通レールは前記行または前記列のいずれかに沿って配置され、前記第２の共通レールは前記第１の共通レールよりも前記アレイのエッジに近く、
所定のサブセットの過剰露光を避けるために、前記第２の共通レールに設けられた前記固体エミッタの輝度が前記第１の共通レールに設けられた前記固体エミッタの輝度より小さくなるように、前記第１および第２の共通レールにそれぞれのレールトランジスタを介してそれぞれパルスが伝送される、方法。

【請求項10】

少なくとも、前記第１の電圧が、前記第２の電圧よりも高いか、または前記第１の持続時間が、前記第２の持続時間よりも長いかのいずれかである、請求項９に記載の方法。

【請求項11】

前記イメージングシステムに連結されたクロックに基づいて、前記第１のパルスを伝送する前に、各固体エミッタに関連付けられた複数のトランジスタを、第１のクロックフェーズに基づいて「オン」設定または「オフ」設定のいずれかに設定することであって、前記複数のトランジスタの各トランジスタは、共通レールに連結されている、複数のトランジスタを設定することと、
第２のクロックフェーズ中に前記第１のパルスを伝送することと、
第３のクロックフェーズ中に前記第２のパルスを伝送することと、
をさらに含む、請求項９に記載の方法。

【請求項12】

共通レールに関連付けられた固体エミッタの各サブセットは、前記アレイの固体エミッタの行、または前記アレイの固体エミッタの列を含む、請求項９に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

［０００１］ 本開示の実施形態は、概して、一または複数の基板を処理するための装置、システムおよび方法に関し、より具体的には、フォトリソグラフィプロセスを実施するための装置、システムおよび方法に関する。

【背景技術】

【0002】

関連技術の説明
［０００２］ フォトリソグラフィは、半導体デバイスおよび液晶ディスプレイ（ＬＣＤ）などのディスプレイデバイスの製造において、広範に使用される。大面積基板は、ＬＣＤの製造に利用されることが多い。ＬＣＤまたはフラットパネルは、一般的に、コンピュータ、タッチパネルデバイス、携帯情報端末（ＰＤＡ）、携帯電話、テレビモニタなどといった、アクティブマトリクスディスプレイに使用される。通常、フラットパネルは、２枚のプレートの間に挟まれたピクセルを形成する液晶材料の層を含む。電源からの電力が液晶材料全体に印加されると、液晶材料を通過する光の量がピクセル位置において制御され、画像の生成が可能になる。

【0003】

［０００３］ ピクセルを形成する液晶材料層の一部として組み込まれた電気的特徴を作り出すために、マイクロリソグラフィ技法が用いられる。これらの技法により、基板の少なくとも１つの表面に感光性フォトレジストが塗布される。次いで、パターン生成装置が、パターンの一部として選択された感光性フォトレジストの領域に光を照射して、選択領域内のフォトレジストに化学変化を引き起こし、これらの選択領域に、電気的特徴を作り出す後続の材料除去および／または材料追加のプロセスのための準備を行う。

【0004】

［０００４］ ディスプレイデバイスおよびその他のデバイスを、消費者が求める価格で、継続的に提供するために、大面積基板などの基板に正確に、かつ良好なコストパフォーマンスでパターンを作り出す、新たな装置およびアプローチが必要とされている。

【発明の概要】

【0005】

［０００５］ 本開示の実施形態は、固体エミッタデバイスを使用する、改良されたフォトリソグラフィのシステムおよび方法を提供する。固体エミッタデバイスは、複数の横の行および縦の列に配置された固体エミッタのアレイを含む。固体エミッタの各グループ、例えば、固体エミッタの行または列の全体の可変強度は、フィールド輝度均一性およびステッチングの改善のために制御可能である。可変強度を制御することは、例えば、固体エミッタの列の各々に印加される電圧などの信号を変化させて、フォトリソグラフィプロセス中に重複露光に対応するために、アレイの中央からアレイのエッジまで輝度を減衰させることを含む。

【0006】

［０００６］ 一実施形態では、固体エミッタデバイスは、複数の行および複数の列を含むアレイ内に配置された複数の固体エミッタと、複数のトランジスタの各トランジスタが、アレイ内の複数の固体エミッタのうちの１つの固体エミッタに連結されている、複数のトランジスタと、少なくとも第１の共通パワーレールおよび第２の共通パワーレールを含む複数の共通パワーレールであって、第１の共通パワーレールは複数のトランジスタのうちの第１のサブセットのトランジスタに電気的に連結され、第２の共通パワーレールは複数のトランジスタのうちの第２のサブセットのトランジスタに電気的に連結されている、複数の共通パワーレールと、イメージングシステムの非一過性メモリに記憶されている複数のイメージングプログラムであって、プロセッサによって実行されると、固体エミッタデバイスに複数のパルスを伝送する、複数のイメージングプログラムとを備える。

【0007】

［０００７］ 一実施形態では、イメージングシステムは、システムの非一過性メモリに記憶され、プロセッサによって実行可能な複数のイメージングプログラムと、複数の行および複数の列を含むアレイ内に配置された複数の固体エミッタと、複数のトランジスタの各トランジスタが、複数の固体エミッタのうちの１つに連結されている、複数のトランジスタと、複数の共通レールであって、複数の共通レールの各共通レールが、複数の固体エミッタのうちの固体エミッタのサブセットに連結されている、複数の共通レールと、アレイに電気的に連結されているパルス源であって、プロセッサによる複数のイメージングプログラムのうちの１つのイメージングプログラムの実行に応答して、複数の連続パルスを複数の共通レールに伝送し、複数の連続パルスの各パルスは強度と持続時間に関連付けられている、パルス源と、を備える。

【0008】

［０００８］ 固体エミッタデバイスを使用するための方法であって、プロセッサによるイメージングプログラムの実行に応答して、イメージングシステムのパルス源によって、第１の電圧および第１の持続時間を有する第１のパルスを、固体エミッタアレイの複数の共通レールのうちの第１の共通レールに伝送することを含み、第１の共通レールは固体エミッタの第１のサブセットに関連付けられ、第１の共通レールはパルスを固体エミッタの第１のサブセットに伝送し、また、該方法は、第１のパルスの伝送後に、イメージングプログラムに基づいて、パルス源によって、第２の電圧および第２の持続時間を有する第２のパルスを、複数の共通レールのうちの第２の共通レールに伝送することを含み、第２の共通レールは固体エミッタの第２のサブセットに関連付けられ、第２の共通レールはパルスを固体エミッタの第２のサブセットに伝送する、方法。

【0009】

［０００９］ 本開示の上述の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、実施例を参照することによって、得ることができる。そのうちのいくつかは、添付の図面で例示されている。しかしながら、添付の図面は本開示の典型的な実施例のみを示すものであり、したがって、本開示の範囲を限定するものと見なすべきではなく、本開示は他の等しく有効な実施例も許容しうることに留意されたい。

【図面の簡単な説明】

【0010】

【図1A】本書で開示されている実施形態による、フォトリソグラフィシステムの斜視図である。

【図1B】本書で開示されている実施形態による、フォトリソグラフィシステムの斜視図である。

【図2A】本書で開示されている実施形態による、画像投影装置の概略斜視図である。

【図2B】本書で開示されている実施形態による、画像投影装置の概略斜視図である。

【図3】本書で開示されている実施形態による、複数の画像投影装置の斜視図である。

【図4】本書で開示されている実施形態による、固体エミッタデバイスの部分上面図である。

【図5A】本書で開示されている実施形態による、図４の固体エミッタデバイスの一部の部分側面図である。

【図5B】本書で開示されている実施形態による、図４の固体エミッタデバイスの一部の部分側面図である。

【図5C】本書で開示されている実施形態による、図５Ｂの固体エミッタデバイスの一部の部分等角側面図である。

【図6】本書で開示されている実施形態による、イメージングシステムを使用する方法のフロー図である。

【発明を実施するための形態】

【0011】

［００２０］ 理解を容易にするため、可能な場合、図に共通する同一の要素を指し示すために同一の参照番号が使用されている。さらに、一実施例の要素を、本書に記載の他の実施例で利用するために有利に適合させてもよい。

【0012】

［００２１］ 本開示の実施形態は、基板パターニングを含む動作のための固体エミッタデバイスを使用する、改良されたフォトリソグラフィシステムおよび方法を提供する。固体エミッタデバイスは、微細（例えば、最大寸法で約１００μｍ未満）な発光ダイオードで、具体的には、本書に記載の固体エミッタは、電磁放射線を放出し、発光デバイス（ＬＥＤ）、μＬＥＤ、垂直キャビティ面発光レーザ（ＶＣＳＥＬ）、および他のデバイスで使用され得る。固体エミッタデバイスの様々な例は、複数の横の行および縦の列に配置された固体エミッタのアレイを含む。各固体エミッタは、少なくとも１つのピクセルに関連付けられ得る。いくつかの実施形態では、複数のサブピクセルを各ピクセルに関連付けることができる。本書に記載のシステムおよび方法を使用することで、固体エミッタの列および／または行の輝度の強度は、変更可能かつ制御可能になる。一実施形態では、固体エミッタの行または列（例えば、アレイの基板のエッジからエッジまでの長さまたは幅にまたがる固体エミッタのサブセット）の全体は、フィールド輝度均一性およびフィールドステッチングの改善ために制御可能である。個々の行および／または列、あるいは、行および／または列のグループは、本書では一般に「サブセット」と称されることがある。これらのアレイの可変強度を制御することは、例えば、固体エミッタの行または列の各々に印加される電圧などの信号（パルス）を、行または列内の一部またはすべての固体エミッタによって共有される共通パワーレールによって変化させることを含む。この強度の制御は、フォトリソグラフィプロセス中に重複する露光に対応するために、アレイの中央からアレイのエッジまでの明るさを減衰させるために実行されてもよい。

【0013】

［００２２］ 本書に記載のように、例えば、基板上の固体エミッタのアレイのエッジが、アレイの中央により近接して位置する行または列よりも明るく見えないように、より低い電圧を印加してもよいため、輝度の減衰とは、輝度の低下を意味する。したがって、フォトレジストコーティングされた基板の露光中に固体エミッタに伝送される電圧を減衰させることは、以下で詳細に説明するように、輝度が南北方向または東西方向のいずれかで衰えるように、基板のエッジに向かって固体エミッタに印加され得る電圧がより少なくなることを意味し、これによってピクセルのブレンディング（混合）が促進される。ピクセルがブレンドされていない場合には、ディスプレイにラインが見えることがあるため、ピクセル間およびピクセル内の輝度を一致させることが望ましいことがある。ピクセルがブレンドされていない場合には、基板の検査員は、凹凸または不均一とみなして、関連するディスプレイを欠陥品とすることがある。したがって、いくつかの実施形態では、線量の強度は、走査方向に応じて、アレイのエッジまでの行または列の位置に基づいて低減されてもよい。組み合わせることができる他の実施形態では、エッジ付近の行または列が、隣接する行または列と同じまたは異なる量であるが、より短い期間に線量を受け取ることができるように、線量露光の時間を調整することもできる。

【0014】

［００２３］ 本書で説明している露光は、固体エミッタのアレイまたはアレイのサブセット（部分）への信号のパルスを意味し、その間にフォトレジストでコーティングされ得る基板がアレイに露光される。これらのパルスは、ドーズ、電圧、または電流の印加と称されることがあり、本書で説明するように、異なる強度で、様々な持続時間にわたって発生することがある。パルスは、アレイが形成された基板上を複数回通過する間に、アレイに伝送されてもよい。これらが通過する間に固体エミッタが起動されると、イメージングシステム内の基板または基板の束にパターンが形成される。

【0015】

［００２４］ いくつかの実施例では、重複領域は、キャリッジリターン中にイメージングシステムの一または複数の画像投影装置が通過する間に形成されるが、本書では「パス」または「並進」または「ステップダウン」と称されることがある。キャリッジリターンは、基板を動かすか、または基板が静止したままで基板が配置されている機械を動かす。この移動は、第１のパスの方向に対して垂直な方向であってよく、その結果、キャリッジリターンによって、第１のパスに対して第２の異なる位置が、場合によっては第１のパスと重複する位置が生成される。一または複数の重複領域は、単一の画像投影装置の複数回のパスによって、または隣接する（異なる）画像投影装置によって形成されてもよい。このような異なるパスを重ね合わせることで、ターゲット基板のパターニング部分に大きな望ましくないスペースが残るリスクは低下する。しかしながら、この重ね合わせは、重複領域における二重露光（二重パスまたは重複パスとも称されることがある）のリスクも増大させ、これは、可視線（ｖｉｓｉｂｌｅ ｌｉｎｅ）のような望ましくない特徴をもたらし、また、フィールドステッチングとも称されるフェーディング／ブレンディング（ｆａｄｉｎｇ／ｂｌｅｎｄｉｎｇ）が欠如することがある。可視線およびフェーディング／ブレンディングの欠如は、対象製品を欠陥のあるものにする。露光済領域の上で、後続のパスが、露光強度を下げることなく実行された場合には、これらの重複領域は、シングルパスの列および行の２倍のドーズを受ける可能性があるからである。この望ましくない効果は、本書に記載のシステムおよび方法を用いて生成されるアレイの、望ましいエッジのブレンディング／エッジに向かう輝度のフェーディングとは対照的である。一実施例では、μＬＥＤアレイは第１のパスで基板上を移動し、その後、μＬＥＤアレイの固体エミッタ強度の変動による不均一性によって、露光領域に一または複数のバンドが生ずることがあり得る。露光不足により、パス後にバンドが現れる場合には、μＬＥＤの対応する部分（例えば、列）上の電圧を高めることができる。同様に、露光過剰が示される場合には、μＬＥＤの対応する部分（例えば、列）上の電圧を下げることができる。このように、共通レールの使用により、露光不足と露光過剰の両方を補償するように、固体エミッタ電圧をレール毎に調整することができる。

【0016】

［００２５］ 本書に記載のように、「共通レール」は、２つ以上のトランジスタ（隣接するトランジスタであってもよい）によって共有されるパワーレールである。本書に記載のように、固体エミッタに共通（共有）パワーレールを使用することによって、行または列に沿った複数の固体エミッタが１つの共通レールを共有することができるので、共通パワーレールに伝送されるパルスを使用して、一度に１つの行または列にドーズを印加（露光）することができる。「オン」の設定で構成されたトランジスタ（ゲートを含む）を有する固体エミッタは、レールから通電して、様々な輝度レベルで固体エミッタを発光させ、「オフ」の設定で構成されたトランジスタ（ゲート）を有する同じ共通レールに連結された固体エミッタは、共通レールから電流を伝送しない。各共通レールは、これらのパルス中に印加される様々なドーズ（強度および／または持続時間）を有し得る。一または複数の共通レールは、一度にパルス化されてもよく、１つの共通レールは、連続パルスの間に「オン」に設定された同一のトランジスタまたは異なるトランジスタを用いて、２回以上パルス化されてもよい。このように、本書に記載のシステムおよび方法は、固体エミッタデバイスの輝度の減衰および輝度制御の改善を可能にする。

【0017】

［００２６］ 本書のシステムおよび方法は、ピクセル間のこのブレンディングを作り出す際に有利であり、本書の例示的な実施形態で説明するように使用される。各固体エミッタアレイは、複数の行および列を含み、各行または各列の固体エミッタは、パルス源からパルスを受け取る共通パワーレールに連結されたトランジスタに応答して、固体エミッタにパルスを伝送する共通パワーレール（「共通レール」）を共有する。複数のイメージングプログラムの各イメージングプログラムは、（１）固体エミッタアレイ上の複数のパスの各々に対して、どのゲートが「オン」であり、どのゲートが「オフ」であるべきかを決定し、それに応じてゲートを設定する命令と、（２）製造中に基板上の一または複数の完全なパスで固体エミッタアレイにパルスを順次または同時に印加する際に、どのパルス（強度および持続時間）を各共通レールに印加すべきかを決定する命令とを含むシステムに記憶されている。

【0018】

［００２７］ 図１Ａは、本書で開示されている実施形態による、フォトリソグラフィシステム１００Ａの斜視図である。フォトリソグラフィシステム１００Ａは、ベースフレーム１１０、スラブ１２０、ステージ１３０、および処理装置１６０を含む。ベースフレーム１１０は、製造施設のフロアに置かれ、スラブ１２０を支持する。複数の受動空気アイソレータ１１２が、ベースフレーム１１０とスラブ１２０との間に位置付けられている。一実施形態では、スラブ１２０は花崗岩の一枚板であり、ステージ１３０は、スラブ１２０の上に配置される。基板１４０は、ステージ１３０によって支持される。複数の孔（図示せず）が、複数のリフトピン（図示せず）がそれらを通って延在することを可能にするように、ステージ１３０に形成される。いくつかの実施形態では、リフトピンは、例えば一または複数の移送ロボット（図示せず）から基板１４０を受け取るために、伸長位置まで上昇する。ステージ１３０から基板１４０を出し入れするために、一または複数の移送ロボットが使用される。

【0019】

［００２８］ 基板１４０は、例えば、石英など任意の適切な材料を含み、フラットパネルディスプレイの一部として使用される。他の実施形態では、基板１４０は、フラットパネルディスプレイの一部として使用可能な他の材料でできている。いくつかの実施形態では、基板１４０には放射線に感受性のあるフォトレジスト層が形成されている。ポジ型フォトレジストは、放射線に曝露され、パターンがフォトレジストに書き込まれた後に、フォトレジストに塗布されたフォトレジストデベロッパに対してそれぞれ可溶性であるフォトレジストの部分を含む。ネガ型フォトレジストは、放射線に曝露され、パターンがフォトレジストに書き込まれた後に、フォトレジストに塗布されたフォトレジストデベロッパに対してそれぞれ不溶性になるフォトレジストの部分を含む。フォトレジストの化学組成により、そのフォトレジストがポジ型フォトレジストになるか、またはネガ型フォトレジストになるかが決まる。フォトレジストの例は、ジアゾナフトキノン、フェノールホルムアルデヒド樹脂、ポリ（メチルメタクリレート）、ポリ（メチルグルタルイミド）、およびＳＵ－８のうちの少なくとも１つを含むが、それに限定されるものではない。このように、パターンは、基板１４０の表面上に作り出されて、電子回路を形成する。

【0020】

［００２９］ フォトリソグラフィシステム１００Ａは、一対の支持体１２２と、一対の軌道１２４とを含む。一対の支持体１２２はスラブ１２０の上に配置され、スラブ１２０と一対の支持体１２２は単一の材料片になっている。一対の軌道１２４は、一対の支持体１２２によって支持され、ステージ１３０は、図１Ａに描いた座標系によって示されるように、Ｘ方向に軌道１２４に沿って移動する。一実施形態では、一対の軌道１２４は、一対の平行な磁気チャネルである。図示されるように、一対の軌道１２４の各軌道１２４は線形である。他の実施形態では、一または複数の軌道１２４は非線形である。エンコーダ１２６がステージ１３０に連結され、エンコーダ１２６はコントローラ１９０に位置情報を提供するように構成される。

【0021】

［００３０］ 一実施形態では、処理装置１６０は、支持体１６２および処理ユニット１６４を含む。支持体１６２は、スラブ１２０の上に配置され、ステージ１３０が処理ユニット１６４の下を通過するための開口部１６６を含む。処理ユニット１６４は支持体１６２によって支持される。一実施形態では、処理ユニット１６４は、フォトリソグラフィプロセスにおいてフォトレジストを露光するよう構成された、パターン生成装置である。いくつかの実施形態では、パターン生成装置は、マスクレスリソグラフィプロセスを実施するよう構成される。処理ユニット１６４は複数の画像投影装置（図２Ａおよび図２Ｂ参照）を含む。一実施形態では、処理ユニット１６４は８４個もの画像投影装置を包含する。各画像投影装置は、ケース１６５に配置される。処理装置１６０は、マスクレス直接パターニングを実施するのに有用である。

【0022】

［００３１］ コントローラ１９０は、本書に記載の処理技法の制御および自動化を容易にする。コントローラ１９０は、処理装置１６０、一または複数のステージ１３０、およびエンコーダ１２６のうちの一または複数と連結されるか、あるいは通信を行う。処理装置１６０および一または複数のステージ１３０は、基板の処理および位置合わせに関して、コントローラに情報を提供する。例えば、処理装置１６０は、コントローラ１９０に情報を提供し、コントローラ１９０に基板処理が完了したことを警告する。

【0023】

［００３２］ コントローラ１９０は、中央処理装置（ＣＰＵ）１９２、メモリ１９４、およびサポート回路（またはＩ／Ｏ）１９６を含む。ＣＰＵ１９２は、様々な処理およびハードウェア（パターン生成装置、モータ、およびその他のハードウェアなど）を制御するため、かつ／または処理（例えば、処理時間と基板位置）を監視するために、産業用の設定で使用される任意の形態のコンピュータプロセッサの１つである。メモリ１９４は、ＣＰＵ１９２に接続される。メモリ１９４は、容易に利用可能な一または複数のメモリで、例えば、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、または任意の他の形態によるローカルもしくは遠隔のデジタルストレージなどである。ＣＰＵ１９２に命令するために、ソフトウェア命令およびデータは、コード化され、メモリ１９４内に記憶される。サポート回路１９６はまた、従来の様態でプロセッサをサポートするように、ＣＰＵに接続される。サポート回路は、従来型のキャッシュ、電源、クロック回路、入出力回路、サブシステムなどを含む。プログラム（またはコンピュータ命令）は、イメージングプログラムとも称されるが、どのタスクが基板上で実施可能であるかを特定するコントローラによって読み取り可能である。プログラムは、コントローラによって読み取り可能なソフトウェアで、例えば、処理時間および基板位置を監視し制御するためのコードを含む。

【0024】

［００３３］ 稼働中、ステージ１３０は、図１に示すように、載荷（第１の）位置から処理（第２の）位置へとＸ方向に移動する。処理位置とは、ステージ１３０が処理ユニット１６４の下を通過する際の、ステージ１３０の一または複数の位置のことである。稼働中、ステージ１３０は、複数の空気軸受（図示せず）によって持ち上げられ、持ち上げられている間に、ステージ１３０は一対の軌道１２４に沿って載荷位置から処理位置まで移動する。ステージ１３０の動きを安定させるために、複数の垂直ガイド空気軸受（図示せず）が、ステージ１３０に連結され、各支持体１２２の内壁１２８に隣接して位置付けられる。ステージ１３０はまた、基板１４０の処理および／または割り出し（ｉｎｄｅｘ）のために、軌道１５０に沿って移動することによって、Ｙ方向にも移動する。ステージ１３０は、独立した動作が可能であり、基板１４０を一方向に走査し、他の方向に進むことができる。

【0025】

［００３４］ 計測システム（図示せず）は、ステージ１３０の各々のＸおよびＹの横位置座標をリアルタイムで測定する。それにより、複数の画像投影装置の各々は、フォトレジストで覆われた基板１４０に書き込まれたパターンを正確に位置特定することが可能になる。計測システムはまた、垂直軸またはＺ軸周囲のステージ１３０の角度位置のリアルタイム測定も提供する。角度位置の測定は、サーボ機構（図示せず）による走査中にステージ１３０の角度位置を一定に保つために使用されてよく、あるいは、図２Ａ～図２Ｂに示し、以下に記載の画像投影装置２００Ａおよび２００Ｂによって基板１４０に書き込まれるパターンの位置に補正を適用するために使用されてもよい。いくつかの例では、これらの技法は組み合わせて使用され得る。

【0026】

［００３５］ 図１Ｂは、本書で開示の実施形態による、フォトリソグラフィシステム１００Ｂの斜視図である。システム１００Ｂはシステム１００Ａと類似しているが、システム１００Ｂは２つのステージ１３０Ａおよび１３０Ｂを含む。２つのステージ１３０Ａおよび１３０Ｂの各々は、独立した動作が可能であり、それにより、システムは基板１４０Ａまたは１４０Ｂを第１の方向に走査し、第２の方向、他の方向に進むことができる。いくつかの実施形態では、２つのステージ１３０Ａまたは１３０Ｂのうちの一方が基板１４０を走査しているとき、２つのステージ１３０Ａまたは１３０Ｂのうちの他方は、露光された基板を取出し、露光される次の基板を装填する。一例では、第１のステージ１３０Ａは基板１４０Ａを走査し、第２のステージ１３０Ｂは露光された基板１４０Ｂを取出し、露光される次の基板（図示せず）を装填する。また、図１Ｂには、第１のエンコーダ１２６Ａおよび第２のエンコーダ１２６Ｂが、それぞれステージ１３０Ａおよび１３０Ｂと同じ場所に位置するように示されている。

【0027】

［００３６］ 図１Ａ、図１Ｂは各々、フォトリソグラフィシステム（それぞれ、１００Ａおよび１００Ｂ）の実施形態を示しているが、本書では他のシステムおよび構成も検討されている。例えば、任意の適切な数のステージ（例えば、３つ以上のステージ１３０）を含むフォトリソグラフィシステムも検討されている。

【0028】

［００３７］ 図２Ａは、一実施形態による、画像投影装置２００Ａの概略斜視図である。画像投影装置２００Ａは、図１Ａおよび図１Ｂのフォトリソグラフィシステム１００Ａまたは１００Ｂなどのフォトリソグラフィシステムに対して有用であり得る。画像投影装置２００Ａは、一または複数の空間光変調器２０２、焦点センサ２０４およびカメラ２０６を含む位置合わせおよび検査システム２０８、ならびに複数の投影光学系２１０を含む。画像投影装置２００Ａの構成要素は、使用されている空間光変調器２０２のタイプに応じて変化し得る。空間光変調器２０２は、マイクロＬＥＤ、ＶＣＳＥＬ、電磁放射の任意の固体エミッタ、デジタルマイクロミラーデバイス（ＤＭＤ）および液晶ディスプレイ（ＬＣＤ）を含むが、これらに限定されない。

【0029】

［００３８］ 稼働中、空間光変調器２０２は、発光し、および／または画像投影装置２００Ａを通して図１Ａの基板１４０などの基板に投影される光の振幅、位相、または偏光などの光の一または複数の特性を変調するために使用される。位置合わせおよび検査システム２０８は、画像投影装置２００Ａの構成要素の位置合わせおよび検査のために使用される。一実施形態では、焦点センサ２０４は、カメラ２０６のレンズを通して導かれ、次いで、カメラ２０６のレンズを通して戻り、画像投影装置２００Ａが焦点に入っているかどうかを検出するためにセンサ上に結像される複数のレーザを含む。カメラ２０６は、画像投影装置２００Ａおよびフォトリソグラフィシステム１００Ａまたは１００Ｂの位置合わせが正しいか、または所定の許容誤差の範囲内であることを確実にすることを含めて、基板（基板１４０など）を撮像するために使用される。一または複数のレンズなどの投影光学系２１０は、（変調された、または変調されていない）光を基板（基板１４０など）上に投影するために使用される。

【0030】

［００３９］ 図２Ｂは、本書に記載の実施形態による、画像投影装置２００Ｂである。図２Ｂに示した実施形態では、画像投影装置２００Ｂは、空間光変調器、焦点センサ２０４、検査システム２０８、および投影光学系２１０としての固体エミッタデバイス２１２を含む。一実施形態では、画像投影装置２００Ｂはビームスプリッタ（図示せず）をさらに含む。

【0031】

［００４０］ 図３は、複数の画像投影装置２００Ｂの概略図３００を示す。複数の画像投影装置２００Ｂは、システム１００Ａおよび１００Ｂなどのフォトリソグラフィシステムで使用され得る。稼働中、各画像投影装置２００Ｂは、基板１４０の表面３０４に複数の書き込みビーム３０２を生成する。基板１４０が、図３の座標系によって示されるように、Ｘ方向および／またはＹ方向に移動すると、（基板１４０をエッジからエッジまでにわたる）全表面３０４が、書き込みビーム３０２によってパターン化される。様々な実施形態では、システムに含まれる画像投影装置２００Ｂの数は、（図１Ａおよび図１Ｂに示されるように）基板１４０のサイズ、および／または、一または複数のステージ１３０の速度などの要因に基づいて変化する。

【0032】

［００４１］ 図４を参照すると、固体エミッタデバイス２１２の一実施例４００が示されている。図４に示されるように、固体エミッタデバイス２１２は、アレイ状に複数の固体エミッタ４０２を含む。固体エミッタは自己発光性のため、固体エミッタデバイス２１２を図示する画像投影装置２００Ｂには外部光源は含まれていない。さらに、「オン」状態と「オフ」状態との間で設定可能なＤＭＤマイクロミラーとは異なり、各固体エミッタは、グレースケール制御性を高めることを可能にする可変強度を有する。デバイス２１２は、本書では「エッジ」と称され得る４つの辺を含み得る。「エッジ」は、基板の物理的境界であり、各デバイス２１２は、４つのエッジ、第１のエッジ４０８ａ、第２のエッジ４０８ｂ、第３のエッジ４０８ｃ、および第４のエッジ４０８ｄを含み得る。いくつかの実施例では、第１のエッジ４０８ａは「北」エッジと称され、第２のエッジ４０８ｂは「西」エッジ４０８ｂと称され、第３のエッジ４０８ｃは「南」エッジ４０８ｃと称され、第４のエッジ４０８ｄは「東」エッジ４０８ｄと称されることがある。したがって、「南北」の調整機能または方向性についての言及は、４０８ａから４０８ｃへの（および４０８ｃから４０８ａへの）方向４１０を意味し、「東西」の調整機能または方向性についての言及は、４０８ｂから４０８ｄへの（および４０８ｄから４０８ｂへの）方向４１２を意味する。本書に記載の東西調整機能は、デバイス２１２に印加される電圧の同調性、またゲートバイアスの同調性（０以上に設定され得る）を意味する。一実施例では、基板はエッジ４０８ｄからエッジ４０８ｂまで移動し、基板とデバイス２１２は、同じサイズでなくても実質的に同じ形状であるため、デバイス２１２からのエミッタのいくつかによって電圧が加えられたときに、複数の「ストライプ」が形成される。共通レールを介してエッジ４０８ａ、４０８ｂ、４０８ｃ、および４０８ｄに沿った行に異なる電圧値を提供することによって、エッジに位置する列の強度および輝度は、デバイス２１２の中央に向かうものよりも小さくなり得る。各固体エミッタ４０２は、０に設定可能なゲート（接地）を有し、そのため、パルスに印加される電圧と接地との間の差が、エミッタの輝度に影響する。したがって、デバイス２１２に印加される電圧またはゲート（接地）上のバイアスのいずれかまたは両方を印加して、輝度を減衰させることができる。固体エミッタのサブセット５００は図４に示されており、図５Ａおよび図５Ｂで以下のように説明および使用されている。

【0033】

［００４２］ 固体エミッタ４０２は、複数の行４０４Ａ～４０４Ｆおよび複数の列４０６Ａ～４０６Ｇを含むアレイ状に配置される。図４には、一実施例として６行７列が示されているが、他の実施形態では、固体エミッタデバイス２１２は、数百万もの固体エミッタ４０２を含むことがあり、それらの各々はディスプレイ内のピクセルに相当する。例えば、固体エミッタデバイスの一実施形態は、１０２４×２０４８ピクセルのサイズを有する。一実施例では、各行４０４Ａ～４０４Ｆに関連する共通レールを使用して、４０４Ｃのパルスは、行４０４Ｂに印加されるパルスよりも高い強度および／または長い持続時間を有することができ、行４０４Ｂに印加されるパルスは、デバイス２１２の北エッジ４０８ａで行４０４Ａに印加されるパルスよりも高い強度および／または長い持続時間を有することができる。同様に、固体エミッタが列ごとに共通の行に関連付けられる場合には、列４０６Ｅに印加されるパルスは、列４０６Ｆに印加されるパルスよりも高い強度および／または長い持続時間を含むことができ、列４０６Ｇはデバイス２１２のエッジ４０８ｂに沿っているため、列４０６Ｇに印加されるよりも高い強度および／または長い持続時間になり得る。エッジに近づくにつれてデバイス２１２に印加されるパルスの減衰は、方向４１０および４１２のいずれかまたは両方のエッジにおいて、所望のフィールドステッチングおよび関連するブレンディング／フェーディングを引き起こす。

【0034】

［００４３］ 図５Ａは、図４の部分５００からの固体エミッタデバイス２１２の一部５００Ａの回路図の拡大図である。図５Ａに示されるように、アレイの第１の構成では、各固体エミッタ４０２は、トランジスタ５１０と関連付けられ、これに電気的に連結される。各トランジスタ５１０は、ソース５１２、ドレイン５１４、およびゲート５１６を含む。ここでは、１つのゲート５１６が図示されているが、いくつかの例では、トランジスタ５１０の１つの固体エミッタに関連付けられた２つ以上のゲート５１６を表すこともある。任意の数のトランジスタ５１０は、固体エミッタアレイの行または列に沿って共通レール５０８によって支持されてもよい。所与の行内のすべてのトランジスタに対して共通レール５０８を使用することは、本開示によって企図される一実施形態である。別の実施形態では、共通レールは、所与の列内のすべてのトランジスタを支持するために使用される。さらに別の実施形態では、複数の行および列から隣接するトランジスタのグループを支持するために、共通レールが使用される。加えて、上記は、固体エミッタのアレイを有する固体エミッタデバイスを企図しているが、他の自己発光デバイスもまた、本書において企図されている。いくつかの例では、追加のトランジスタ（図示せず）は、各レールに電気的および／または機械的に連結されてもよく、各レールは、各レールをオンにするために、パルス源（図示せず）からパルスを受け取るように構成される。

【0035】

［００４４］ 図５Ａに示されるように、第１の共通レール５０８Ａは、行４０４Ａのすべてのトランジスタ５１０に電流を供給するために使用され、第２の共通レール５０８Ｂは、行４０４Ｂのすべての（各）トランジスタ５１０に電流を供給するために使用される。この構成は、固体エミッタ４０２の各列（例えば、固体エミッタ４０２の列４０４Ａ～４０４Ｆ）が、対応する共通パワーレール５０８によって支持されるように、固体エミッタデバイス２１２全体に使用されてもよい。各共通レール５０８Ａおよび５０８Ｂは、それぞれ、レールトランジスタ５１８Ａ、５１８Ｂにさらに連結されてもよく、各トランジスタ５１８Ａおよび５１８Ｂは、パルス源（図示せず）から複数のパルスを受け取り、それらのパルスをそのレールに連結された固体エミッタに伝送するように構成されてもよい。

【0036】

［００４５］ 上述のように、図２Ｂで説明した画像投影装置２００Ｂなどの複数の画像投影装置は、表示デバイスなどの大面積基板をパターン化するために共に使用される。例えば、各装置２００Ｂは、固体エミッタデバイス２１２のような第１の固体エミッタデバイスを有する第１の画像投影装置など、少なくとも１つの空間光変調器を含み、固体エミッタデバイス２１２のような第１の固体エミッタデバイスは、ターゲット基板の少なくとも第１の部分の上で第１のパスを行い、露光ドーズを提供し、第１の部分をパターニングする。続いて、第１の画像投影装置はステップダウンされ、キャリッジリターン方式で、ターゲット基板の少なくとも第２の部分に第２のパスを行って、第２の部分をパターニングする。第２のパスは、一般的に、第１のパスの方向とは反対の方向となる。例えば、第１のパスがターゲット基板上で右から左であれば、第１のパスからステップダウンされる第２のパスは、同じターゲット基板上で左から右となる。同時に、第１の画像投影装置に隣接する第２の異なる画像投影装置（画像投影装置２００Ｂなど）は、基板上に同様のパスを作る。これらのパスは、第１の画像投影装置によってあらかじめパターン形成されたターゲット基板の部分をパターニングすることを含み得る。

【0037】

［００４６］ 本開示の実施形態では、稼働中、共通レール５０８Ａまたは５０８Ｂは、電圧または電流などの信号をトランジスタ５１０のそれぞれの行に供給する。トランジスタ５１０の各行４０４Ａ～４０４Ｆは、それ自体の対応するレール５０８によって支持されるので、トランジスタ５１０の各行４０４Ａ～４０４Ｆに印加される信号の量は、特に、共通レールに沿った様々なトランジスタを「オン」または「オフ」状態に設定するプログラムと組み合わせて、固体エミッタデバイス２１２の表面にわたる輝度減衰を可能にするように制御可能である。固体エミッタデバイス２１２の表面にわたる減衰量は、上述した重なりを補償するようにあらかじめ定められている。

【0038】

［００４７］ 上述の例示的な稼働では、少なくとも１つの固体エミッタデバイス２１２を有する複数の画像投影システムがキャリッジリターンのように移動して基板をパターニングするが、その重複領域は、固体エミッタデバイス２１２のエッジまたはその近傍の固体エミッタによってパターニングされる領域に対応する領域である。一実施例では、固体エミッタデバイス２１２は、複数のマイクロＬＥＤを含む。したがって、行４０４Ａ、４０４Ｂ、４０４Ｅおよび４０４Ｆ（図４）のようなアレイのエッジ付近の固体エミッタの行の輝度は、行４０４Ｃおよび４０４Ｄのような中央に配置された行と比較して減衰され、重複領域における過剰露光を低減または排除する。例えば、行４０４Ａおよび／または４０４Ｆの輝度は、第１のパスによって生成されてもよく、行４０４Ｂおよび４０４Ｄの輝度は、第１のパスよりも高いドーズ（強度および／または持続時間）となり得る第２のパスによって生成されてもよい。第１および第２のパスの組み合わせ、すなわちパスのドーズ（強度および持続時間）の組み合わせは、特定のサブセット（行、列、または他の領域）を過剰露光しないように、同じ画像投影装置または別の画像投影装置による後続のパスの後に１００パーセントの露光を提供する量に対応する。さらに、本開示の実施形態では、デバイス２１２は、μＬＥＤアレイ２１２であり、μＬＥＤアレイ２１２が以前に通過した行４０４Ａおよび４０４Ｂなどの領域を通過する。別の実施形態では、第２のμＬＥＤアレイ（ここには示されていない）は、第１のμＬＥＤアレイ２１２が先に通過した行４０４Ａおよび４０４Ｂなどの領域の上（例えば、先に露光された領域の上）を通過する。したがって、基板の領域上での同じデバイス２１２のパス間の重複、ならびに基板の領域上での異なるデバイス間の重複が存在し得る。

【0039】

［００４８］ 一実施形態では、行４０４Ａ～４０４Ｆのような固体エミッタの列全体を減衰させるために、固体エミッタデバイス２１２の中心からの行の距離が増加するにつれて、各行に印加される電圧が低減される。例えば、行４０４Ｃおよび４０４Ｄを支持する共通レールによって印加される電圧は５ボルトであり、行４０４Ｂに対する共通レール５０８Ｂなど、行４０４Ｂおよび４０４Ｅを支持する共通レールによって印加される電圧は４．９ボルトであり、行４０４Ａに対する共通レール５０８Ａなど、行４０４Ａおよび４０４Ｆによって印加される電圧は４．８ボルトである。電圧の低減は、固体エミッタの最外列の電圧がほぼゼロになるように継続してもよい。固体エミッタデバイス２１２の表面にわたる電圧をゆっくりとロールオフすることによって、固体エミッタ２１２のそれぞれの行から出てくる輝度は、その後の露光量を考慮して減少される。この減衰方法を用いて、同一の画像投影装置の複数のパス間の重複領域に均一な露光線量が適用される。これは、隣接する画像投影装置のパスが、それらの重なり合う領域におけるブレンディング、又はフィールドステッチングを改善して、ユーザに対して、平滑化された画像をディスプレイ上に提示することを可能にする。

【0040】

［００４９］ 図５Ｂは、図４の部分５００から、固体エミッタデバイス２１２の部分５００Ｂの回路図を拡大した図である。各固体エミッタがトランジスタ５１０に連結され、レール５０８Ａまたは５０８Ｂが１つの行４０４Ａ／４０４Ｂに沿って複数のトランジスタを接続する図５Ａとは対照的に、図５Ｂは、列４０６Ａ、４０６Ｂおよび４０６Ｃの各々について、トランジスタ５１０が共通レールによって、例えばパワーレール５０８Ｃ～５０８Ｅに接続される実施形態を示す。図５Ｂでは、第１の列４０６Ａは、レールトランジスタ５１８Ｃに連結される共通レール５０８Ｃに関連付けられ、第２の列４０６Ｂは、レールトランジスタ５１８Ｄに連結される共通レール５０８Ｄに関連付けられ、第３の列４０６Ｃは、レールトランジスタ５１８Ｅに連結される共通レール５０８Ｅに関連付けられる。さらに図５Ｂの実施例では、パルスは、対応するレールトランジスタ５１８Ｃ～５１８Ｅを介して各レール５０８Ｃ～５０８Ｅに伝送され、各レール５０８Ｃ～５０８Ｅに沿って移動し、電流は、「オン」状態に設定されているトランジスタ５１０に伝送される。

【0041】

［００５０］ 図５Ｃは、本書に開示の実施形態による、図５Ｂの固体エミッタデバイスの一部の等角部分側面図である。図５Ｃは、第１の共通レール５０８Ａが、行４０４Ａのすべてのトランジスタ５１０に電流を供給するために使用され、第２の共通レール５０８Ｂが、行４０４Ｂのトランジスタ５１０のすべて（それぞれ）に電流を供給するために使用されることを示している。上述のように、固体エミッタ４０２の各列、例えば、固体エミッタ４０２の列４０４Ａ～４０４Ｆは、対応する共通パワーレール５０８によって支持される。第１の共通レール５０８Ａおよび第２の共通レール５０８Ｂはそれぞれ、各レールトランジスタ５１８Ａ、５１８Ｂにさらに連結されてもよく、各トランジスタ５１８Ａおよび５１８Ｂは、パルス源（図示せず）から複数のパルスを受け取り、それらのパルスをそのレールに連結された固体エミッタに伝送するように構成されてもよい。

【0042】

［００５１］ 図６は、上記の様々な実施形態で説明したようなイメージングシステムを使用する方法６００である。方法は、ブロック６０２で始まる。ブロック６０２では、イメージングシステムのイメージング構成要素は、コントローラ１９０から命令、例えば、イメージングプログラムに関連する命令を受け取る。ブロック６０２で受け取られる命令は、イメージングシステムの固体エミッタアレイのどのゲートがオンに設定され、どのゲートがオフに設定されるか、共通レールを介して個々の行および／または列に印加されるドーズ（電圧）の量（強度）、および／またはドーズが行または列に関連する各共通レールに印加される時間または回数に関連する情報を含み得る。したがって、イメージングプログラムは、ターゲット基板をパターニングするために、一または複数のパス中にアレイ内の固体エミッタを連続的に、および／または同時（例えば、２つ以上のイメージング装置が使用される場合）に起動するためのパラメータを定義する。

【0043】

［００５２］ いくつかの例では、命令を実行することが可能な、または時間ベースのセグメントでプロセッサによって命令を実行させることが可能なクロックまたは他のデバイスを、イメージングシステムに連結することができる。クロック（図示せず）は、コントローラ１９０（図１）または本書に記載の他のシステム構成要素を介してイメージングシステムと通信することができる。イメージングプログラムは、本書に記載の方法の実行にこのクロックを使用することができる。一実施例では、各イメージングプログラムは、複数のクロックフェーズまたは状態を含む。クロックフェーズまたは状態は、本書では、共通レールに関連する固体エミッタの行または列が「オン」設定または「オフ」設定のいずれかに設定される持続時間として定義され得る。第１のフェーズでは、クロックは、パルス中にアレイ内のどの固体エミッタが電流を流し、どの固体エミッタが流さないかを決定する。パルスは、アレイ全体にわたって、またはアレイの一部分に送られてもよい。一実施例では、「グローバル」パルス中に、パルスが固体エミッタのアレイ全体に送られる。共通レールは、複数の固体エミッタに、したがってこれらのエミッタのゲートに関連付けられてもよく、これらのエミッタのうちのいくつかは、０のバイアスに設定されてもよく、そのうちのいくつかは、同じ共通レールに沿って、０よりも大きく、例えば、０．５、１．０、または別の設定値に設定されてもよい。したがって、アレイ内のすべての共通レールのグローバルパース（ｇｌｏｂａｌ ｐｕｒｓｅ）の間に、異なる電圧が異なる共通レールに印加されてもよい。別の実施例では、同じ電圧が１つのアレイの一または複数の共通レールに印加され、バイアス設定を用いて輝度が減衰される。ブロック６０２は、ステージプログラミングブロックとも称される。すなわち、ブロック６０２の間に、イメージングプログラムに基づいて、固体エミッタの各ゲートは、「オン」または「オフ」状態に自動的に関連付けられる。このオン／オフ状態との関連付けは、イメージングプログラムの実行に基づいてもよい。さらに、ブロック６０２では、各固体エミッタに関連するゲートがオンになるようにプログラムされ、オンに「バイアス」されるか、またはオフに「接地」される。

【0044】

［００５３］ ブロック６０４では、ブロック６０２で受け取った命令に基づいて、固体エミッタアレイの少なくとも１つの共通レールにパルスを印加することによって、図１の基板１４０などのターゲット基板上で第１の露光が実行される。第１のパルスは、ブロック６０４において、第１の強度（電圧）で第１の時間（持続時間）だけ印加される。パルスは、始点と終点とを有し、始点と終点に持続時間を有するものとして定義され得る。様々な実施例では、持続時間は、数ナノ秒以下の短時間から、数日間、数週間、またはそれ以上の長時間になり得る。基板１４０を露光することにより、基板１４０上にパターンを形成し、基板１４０上のフォトレジストを露光することができる。各露光は、約６ナノ秒から約８５マイクロ秒までの間、例えば、約５マイクロ秒から約７５マイクロ秒までの間、継続することができる。例えば、コントローラ１９０は、電流がソースからドレインまで流れることを可能にするために、オンまたはオフ状態の共通レール内の各ゲートにパルスを与えてもよく、電流がソースからドレインまで流れるとき、その状態は、ドレインに関連する少なくとも１つのゲートに対して「オン」の設定にあり、基板１４０の第１の部分の露光を可能にする。固体エミッタの各行または各列は、共通レールによって接続されている。ターゲット基板は、実施形態に応じて、固体エミッタアレイの共通レールに連続パルスを印加することによって、南北方向（行ごと）または東西方向（列ごと）に処理（スキャン）され得る。

【0045】

［００５４］ いくつかの実施形態では、ブロック６０４でのグローバルパルスの間、生成された電流は、（固体エミッタに連結された各トランジスタの）各ゲート下の電流生成源から各ドレインへ、次いで各ピクセルへ移動するであろう。いくつかの例では、各ピクセルは、２つ以上のトランジスタに関連付けられる。この実施例では、各トランジスタは、異なるゲートに関連付けられてもよく、異なるゲートはそれぞれ、異なるサイズを有してもよい。この実施例ではさらに、ブロック６０２で読み込まれたイメージングプログラムに複数の状態またはレベルを格納することができ、その結果、第１のイメージングプログラムの第１のレベルでは、パルスがアレイ全体に印加されると、行または列内の各トランジスタの第１の組のゲートのすべてではなく一部がオフになり、他のゲートがオンになり、同じイメージングプログラムの第２のレベルでは、行または列内の各トランジスタの第２の組のゲートがオンになり、第３のレベルでは、行または列内の各トランジスタの第１および第２のゲートの両方がオンになる。

【0046】

［００５５］ ブロック６０６では、基板１４０は、ステップサイズ（例えば、キャリッジリターンがある）だけ平行移動され、第２のパルスが固体エミッタアレイに印加されると、基板１４０の第２の部分が露光される。第２のパルスは、第１のパルスに応じて、行または列の第２の共通レールに印加され得る。すなわち、第１のパルスが行の共通レールに印加される場合には、第２のパルスは、固体エミッタの行に関連付けられた第２の共通レールにも印加され得る。同様に、第１の部分が列である場合には、第２の部分は行も含み得る。第１のパルスが列の共通レールに印加される場合には、第２のパルスは、固体エミッタの第２の列に関連する第２の共通レールにも印加され得る。一実施形態では、第２のパルスは、ブロック６０４において第１のパルスに印加される第１の電圧よりも低い第２の電圧を含み、第２の共通レールは、第１の共通レールよりも基板のエッジに近い。

【0047】

［００５６］ 別の実施形態では、第２の共通レールは、ブロック６０４において第１の持続時間よりも短い第２の持続時間の間、それに印加される第２の電圧を有し、第２の共通レールは、第１の共通レールよりも基板のエッジに近い。様々な実施形態では、ブロック６０４での露光は、ブロック６０６での露光とは異なる電圧を含み、他の実施形態では、ブロック６０４での露光は、ブロック６０６での露光とは異なる期間を含み、さらに他の実施形態では、露光電圧および第１の共通レールと第２の共通レールとの間の期間（露光）の両方が異なる。

【0048】

［００５７］ 様々な実施形態では、各露光は、約６ナノ秒～約８５マイクロ秒の間、例えば約５マイクロ秒～約７５マイクロ秒の間、継続することができる。印加されるドーズの強度は、１００ｍＶ～７Ｖの範囲となり得る。例えば、コントローラ１９０は、オン状態の各固体エミッタからパルスを発して、基板１４０の第１の部分を露出させることができる。いくつかの実施形態では、基板１４０がステップサイズだけ平行移動されるのではなく、イメージングシステムがステップサイズだけ平行移動されてもよく、一方、基板１４０および基板１４０が連結される関連ステージは、静止したままである。

【0049】

［００５８］ ブロック６０８では、基板をステップサイズ（キャリッジリターン）だけ平行移動させ、共通レールを介して固体エミッタからパルスを発して基板を露光することが、ターゲット基板が完全に処理されるまで繰り返される。基板の「すべての」または「完全な」処理とは、パッケージングまたは品質管理／監督処理（ここでは図示せず）を含み得るさらなる処理に対して、基板が適切に構成されるように、イメージングプログラムの完全な実行を指す。各露光（後続のパス）は、基板１４０のフェーディングまたはブレンディングに関連するデータセットを生成することができる。各データセットは、コントローラのメモリに記憶され得る。各データセットは、組み合わされて、基板１４０上に画像パターンを形成し得る。各露光は、基板１４０の一部分の空間像を形成することができ、これらの画像は、品質および効率改善のために、リアルタイムでの分析または後の分析のために、イメージングシステム上に記憶することができる。ブロック６０８の後に、ブロック６１０においてターゲット基板上で追加の処理動作が行われてもよく、これらの動作は、さらに、製造、パッケージング、アセンブリ、洗浄、または他の動作を含んでもよい。

【0050】

［００５９］ 以上の記述は、本開示の実施例を対象としているが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施例及び更なる実施例が考案されてよく、本開示の範囲は、下記の特許請求の範囲によって決定される。

【図1A】

【図1B】

【図2A】

【図2B】

【図3】

【図4】

【図5A】

【図5B】

【図5C】

【図6】