特許 7266105 半導体デバイス、半導体デバイスの製造方法、および処理システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-04-19

(45)【発行日】2023-04-27

(54)【発明の名称】半導体デバイス、半導体デバイスの製造方法、および処理システム

(51)【国際特許分類】

   H01L 21/336 20060101AFI20230420BHJP

   H01L 29/78 20060101ALI20230420BHJP

   H01L 21/28 20060101ALI20230420BHJP

【ＦＩ】

H01L29/78 301P

H01L29/78 301X

H01L21/28 301S

【請求項の数】 19

(21)【出願番号】P 2021545405

(86)(22)【出願日】2020-01-27

(65)【公表番号】

(43)【公表日】2022-03-22

(86)【国際出願番号】 US2020015202

(87)【国際公開番号】W WO2020163104

(87)【国際公開日】2020-08-13

【審査請求日】2021-10-14

(31)【優先権主張番号】62/803,374

(32)【優先日】2019-02-08

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】タレハ， ゴラフ

(72)【発明者】

【氏名】リー， シュエピン

(72)【発明者】

【氏名】デュベ， アビシェーク

(72)【発明者】

【氏名】フアン， イー－チャウ

(72)【発明者】

【氏名】ロー， アンディ

(72)【発明者】

【氏名】リウ， パトリシア エム．

(72)【発明者】

【氏名】ナタラジャン， サンジェイ

(72)【発明者】

【氏名】チョプラ， ソーラブ

【審査官】市川 武宜

(56)【参考文献】

【文献】特開２０１３－１９７３４２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／０３５２７６２（ＵＳ，Ａ１）

【文献】特開２０１６－０２１５８６（ＪＰ，Ａ）

【文献】特開２０１８－１４８１９３（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／００８７０５３（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１７／０２０７０９５（ＵＳ，Ａ１）

【文献】米国特許第０９４３１５３６（ＵＳ，Ｂ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

半導体デバイスを形成するための方法であって、
ソース／ドレイン領域を基板上に形成することと、
ドープされた半導体層を前記ソース／ドレイン領域上に形成することと、
金属ケイ化物層を前記ドープされた半導体層上に形成することと、
誘電体材料を前記金属ケイ化物層の上方に形成することと、
前記金属ケイ化物層の一部を露出させるように、前記誘電体材料にトレンチを形成することと、
前記トレンチを導体で充填することと、
を含み、前記ソース／ドレイン領域、前記ドープされた半導体層、および前記金属ケイ化物層が、真空を破壊することなく形成される、方法。

【請求項2】

前記方法が、単一の処理システム内で実行される、請求項１に記載の方法。

【請求項3】

前記ドープされた半導体層が、前記ソース／ドレイン領域を包み込む、請求項１に記載の方法。

【請求項4】

前記金属ケイ化物層が、前記ソース／ドレイン領域を包み込む、請求項１に記載の方法。

【請求項5】

半導体構造から延びるソース／ドレイン領域、
前記ソース／ドレイン領域上に配置され、前記ソース／ドレイン領域を包み込むドープされた半導体層、
前記ドープされた半導体層上に配置され、前記ソース／ドレイン領域を包み込む金属ケイ化物層、および
前記金属ケイ化物層上に配置された導体、
を備える半導体デバイスであって、
前記ドープされた半導体層が、ホウ素およびガリウムでドープされたゲルマニウムスズ、ホウ素でドープされたシリコンゲルマニウム、ホウ素およびガリウムでドープされたゲルマニウム、またはリンおよびヒ素でドープされたシリコンを含む、半導体デバイス。

【請求項6】

前記ソース／ドレイン領域が、シリコン、ゲルマニウム、シリコンゲルマニウム、またはＩＩＩ／Ｖ族化合物半導体を含む、請求項５に記載の半導体デバイス。

【請求項7】

前記ソース／ドレイン領域が、ドーパントでドープされている、請求項６に記載の半導体デバイス。

【請求項8】

前記ドープされた半導体層が、前記ソース／ドレイン領域よりも高いドーパント濃度を有する、請求項７に記載の半導体デバイス。

【請求項9】

前記ソース／ドレイン領域が、金属ケイ化物を含む、請求項５に記載の半導体デバイス。

【請求項10】

前記金属ケイ化物層の一部上に配置されたコンタクトエッチング停止層を、さらに備える、請求項５に記載の半導体デバイス。

【請求項11】

前記コンタクトエッチング停止層が、誘電体材料を含む、請求項１０に記載の半導体デバイス。

【請求項12】

移送チャンバ、
前記移送チャンバに連結された複数のプロセスチャンバ、および
コントローラ、
を備える処理システムであって、前記コントローラが、
ソース／ドレイン領域を形成することと、
ドープされた半導体層を前記ソース／ドレイン領域上に形成することと、
金属ケイ化物層を前記ドープされた半導体層上に形成することと、
を含むプロセスであって、前記ソース／ドレイン領域、前記ドープされた半導体層、および前記金属ケイ化物層が、真空を破壊することなく形成されるプロセスを、前記処理システム内で実行させるように構成されている、処理システム。

【請求項13】

前記プロセスが、誘電体材料を前記金属ケイ化物層の上方に形成することと、前記金属ケイ化物層の一部を露出させるように、前記誘電体材料にトレンチを形成することと、前記トレンチを導体で充填することと、をさらに含む、請求項１２に記載の処理システム。

【請求項14】

前記プロセスが、前記金属ケイ化物層上にキャップ層を形成することをさらに含み、前記キャップ層が、誘電体材料を含む、請求項１３に記載の処理システム。

【請求項15】

前洗浄チャンバをさらに備える、請求項１２に記載の処理システム。

【請求項16】

前記ソース／ドレイン領域を形成する前に前洗浄プロセスを実行することを、さらに含む、請求項１に記載の方法。

【請求項17】

前記金属ケイ化物層の上方にコンタクトエッチング停止層を形成することを、さらに含み、前記誘電体材料が、前記コンタクトエッチング停止層上に形成される、請求項１に記載の方法。

【請求項18】

前記金属ケイ化物層が、ケイ化チタン、ケイ化コバルト、ケイ化ルテニウム、ケイ化タングステン、またはケイ化モリブデンを含む、請求項５に記載の半導体デバイス。

【請求項19】

前記プロセスが、前記金属ケイ化物層の上方にコンタクトエッチング停止層を形成することを、さらに含み、前記誘電体材料が、前記コンタクトエッチング停止層上に形成される、請求項１３に記載の処理システム。

【発明の詳細な説明】

【技術分野】

【0001】

［０００１］本開示の実施形態は、概して、装置および方法に関し、より具体的には、半導体デバイス、半導体デバイスを製造する方法、および処理システムに関する。

【背景技術】

【0002】

［０００２］トランジスタは、最新のデジタルプロセッサやメモリデバイスの基本的なデバイス要素であり、また大電力パワーエレクトロニクスでの用途が見出されている。現在、異なる用途に使用できる様々な半導体デバイス（トランジスタなど）の設計またはタイプがある。様々なトランジスタタイプには、例えば、電界効果トランジスタ（ＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、垂直チャネルまたはトレンチ電界効果トランジスタ、およびスーパージャンクションまたはマルチドレイントランジスタが含まれる。ＭＯＳＦＥＴファミリのトランジスタに登場したトランジスタの１つのタイプは、フィン電界効果トランジスタ（ＦｉｎＦＥＴ）である。

【0003】

［０００３］ＦｉｎＦＥＴは、バルク半導体基板、例えば、シリコン基板上に製造することができ、基板の表面に沿って長さ方向に走り、基板表面に垂直な高さ方向に延びるフィンのような構造を備える。フィンの幅は狭い（例えば、２５０ナノメートル未満）。フィンは、絶縁層を通過できる。導電性ゲート材料とゲート絶縁体を含むゲート構造を、フィンの領域上に形成することができる。フィンの上部が、ゲート構造の両側でドープされて、ゲートに隣接するソース／ドレイン領域を形成する。

【0004】

［０００４］ＦｉｎＦＥＴは、より小さなサイズへの相補型ＭＯＳＦＥＴのスケーリングに適した静電特性を備えている。フィンは３次元構造であるので、トランジスタのチャネルをフィンの３つの表面に形成でき、これにより、ＦｉｎＦＥＴは、基板上に占める所与の表面積に対して高い電流スイッチング能力を発揮できる。チャネルとデバイスを基板表面より高くすることができるので、従来のプレーナ型ＭＯＳＦＥＴと比較して、隣接するデバイス間の電界結合を減らすことができる。

【0005】

［０００５］半導体の設計、製造、および動作における重要な課題は、接触抵抗である。例えば、ＦｉｎＦＥＴデバイスのソースおよびドレイン領域は、ソース／ドレインコンタクトトレンチを形成するためのエッチングプロセスによって侵食され、接触抵抗が増加する可能性がある。接触抵抗の増加の結果、半導体基板上に形成されたトランジスタやその他のデバイス構造を含む回路デバイスの性能が低下する。

【0006】

［０００６］したがって、接触抵抗が低減された半導体デバイスを形成するための改善された半導体処理方法が必要である。

【発明の概要】

【0007】

［０００７］本開示の実施形態は、概して、半導体デバイス、半導体デバイスを製造する方法、および処理システムに関する。この方法により、接触抵抗が低減された半導体デバイスが得られる。この方法は、処理システムで実行することができる。

【0008】

［０００８］一実施形態では、半導体デバイスを形成するための方法が提供される。この方法は、基板内にソース／ドレイン領域を形成することと、ドープされた半導体層をソース／ドレイン領域上に形成することと、処理システム内で、ドープされた半導体層上に金属ケイ化物層を形成することと、金属ケイ化物層の上方に誘電体材料を形成することと、金属ケイ化物層の一部を露出させるように、誘電体材料にトレンチを形成することと、トレンチを導体で充填することと、を含む。ソース／ドレイン領域、ドープされた半導体層、および金属ケイ化物層は、真空を破壊することなく形成される。

【0009】

［０００９］別の実施形態では、半導体デバイスが提供される。半導体デバイスは、半導体構造から延びるソース／ドレイン領域、ソース／ドレイン領域上に配置され、ソース／ドレイン領域を包み込むドープされた半導体層、ドープされた半導体層上に配置され、ソース／ドレイン領域を包み込む金属ケイ化物層、および金属ケイ化物層上に配置された導体を含む。

【0010】

［００１０］さらに別の実施形態では、処理システムが提供される。処理システムは、移送チャンバ、移送チャンバに連結された複数のプロセスチャンバ、およびコントローラを含む。コントローラは、ソース／ドレイン領域を形成すること、ドープされた半導体層をソース／ドレイン領域上に形成すること、およびドープされた半導体層上に金属ケイ化物層を形成することを含むプロセスを処理システム内で実行させるように構成される。ソース／ドレイン領域、ドープされた半導体層、および金属ケイ化物層は、真空を破壊することなく形成される。

【0011】

［００１１］本開示の上記の特徴が詳細に理解されるように、上記で簡単に要約された本開示のより具体的な説明が、実施形態を参照することによって得られ、そのいくつかが、添付の図面に示されている。しかしながら、添付の図面は、例示的な実施形態のみを示し、したがって、その範囲を限定すると見なされるべきではなく、他の同等に有効な実施形態を認めることができることに留意されたい。

【図面の簡単な説明】

【0012】

【図1】一実施形態による、半導体デバイスを形成するための方法の工程の流れ図である。

【図2A】一実施形態による、基板の断面図を示す。

【図2B】一実施形態による、基板の断面図を示す。

【図2C】一実施形態による、基板の断面図を示す。

【図2D】一実施形態による、基板の断面図を示す。

【図2E】一実施形態による、基板の断面図を示す。

【図2F】一実施形態による、基板の断面図を示す。

【図2G】一実施形態による、基板の断面図を示す。

【図2H】一実施形態による、基板の断面図を示す。

【図3】一実施形態による、処理システムの概略上面図を示す。

【発明を実施するための形態】

【0013】

［００１５］理解を容易にするため、可能な場合には、図に共通する同一の要素を示すために同一の参照番号が使用されている。一実施形態の要素および特徴は、さらに列挙することなく、他の実施形態に有益に組み込まれ得ることが企図される。

【0014】

［００１６］本明細書に記載の実施形態は、半導体デバイスを形成する方法、半導体デバイス、および処理システムを含む。この方法は、ソース／ドレイン領域を形成することと、ドープされた半導体層を形成することと、ドープされた半導体層上に金属ケイ化物層を形成することと、誘電体材料を形成することと、誘電体材料にトレンチを形成することと、トレンチを導体で充填することと、を含む。ソース／ドレイン領域、ドープされた半導体層、および金属ケイ化物層は、真空を破壊することなく形成される。この方法から半導体デバイスを形成することができる。半導体デバイスは、複数の層を含み、半導体デバイスは、接触抵抗が低減されている。処理システムは、方法を実行し、半導体デバイスを形成するように構成される。ドープされた半導体層は、ソース／ドレイン領域よりも高いドーパント濃度を有し、より高いドーパント濃度は、接触抵抗の低下につながる。本明細書に開示される実施形態は、接触抵抗が低減された半導体デバイスに有用であり得るが、これに限定されない。

【0015】

［００１７］上記は、本開示に記載されている技術の概要を大まかに示している。本開示のコンセプトは、プレーナ型トランジスタデバイス、またはフィン電界効果トランジスタ（ＦｉｎＦＥＴ）、水平ゲートオールアラウンド（ＨＧＡＡ）ＦＥＴ、垂直ゲートオールアラウンド（ＶＧＡＡ）ＦＥＴ、ナノワイヤチャネルＦＥＴ、歪み半導体デバイスなどの３次元トランジスタデバイスに対して実施できることが企図されている。

【0016】

［００１８］本明細書で使用される場合、「約」という用語は、表示値からの＋／－１０％の変動を指す。そのような変動が、本明細書で提供される任意の値に含まれ得ることが理解されるべきである。

【0017】

［００１９］図１は、一実施形態による、半導体デバイスを形成するための方法１００の工程の流れ図である。図２Ａ～図２Ｈは、一実施形態による、基板２００の断面図を示す。方法１００の工程が、図１および図２Ａ～図２Ｄと併せて説明されているが、当業者は、方法の工程を任意の順序で実行するように構成された任意のシステムが、本明細書に記載の実施形態の範囲内にあることを理解するであろう。方法１００は、本明細書に提示されていない他の任意の半導体構造を形成するために利用できることに留意されたい。当業者は、半導体デバイスおよび関連する構造を形成するための完全なプロセスが、図面に示されているわけではなく、本明細書に記載されているわけでもないことを認識すべきである。

【0018】

［００２０］方法１００は、基板２００をプロセスチャンバに配置することにより、工程１０２で開始する。一例では、プロセスチャンバは、エッチングチャンバである。図２Ａに示されるように、基板２００は、半導体層２０２、半導体層２０２から延びる少なくとも１つの半導体構造２０４、および半導体層２０２上で、隣接する半導体構造２０４の間に配置された誘電体材料２０６を含む。半導体構造２０４は、半導体フィンであり得る。半導体層２０２は、シリコン、ゲルマニウム、シリコンゲルマニウム、ＩＩＩ／Ｖ族化合物半導体、ヒ化ガリウム（ＧａＡｓ）および／もしくはヒ化インジウムガリウム（ＩｎＧａＡｓ）、または他の半導体材料から製造することができる。半導体層２０２は、ｐ型またはｎ型ドーパントでドープすることができる。例えば、半導体層２０２は、ホウ素（Ｂ）などのｐ型ドーパントでドープされているか、またはリン（Ｐ）および／もしくはヒ素（Ａｓ）などのｎ型ドーパントでドープされている。半導体構造２０４は、半導体層２０２と同じ材料から製造することができる。半導体構造２０４は、半導体層２０２と統合することができる。誘電体材料２０６は、シャロートレンチアイソレーション（ＳＴＩ）領域を含むことができ、二酸化ケイ素（ＳｉＯ_２）、窒化ケイ素（Ｓｉ_３Ｎ_４）、炭窒化ケイ素（ＳｉＣＮ）、それらの混合物、または任意の他の適切な誘電体材料から製造することができる。

【0019】

［００２１］工程１０４において、少なくとも１つの半導体構造２０４の一部が除去されて、半導体構造２０４の残りの部分の表面２０７が露出される。半導体構造２０４の表面２０７は、図２Ｂに示されるように、誘電体材料２０６の表面２０９から凹ませることができる。他の実施形態では、表面２０７は、誘電体材料２０６の表面２０９と同一平面上にある。半導体構造２０４の一部の除去は、エッチングチャンバ内で実行されるエッチングプロセスによって行うことができる。

【0020】

［００２２］工程１０６において、ソース／ドレイン領域２０８が、半導体構造２０４の表面２０７上に形成される。ソース／ドレイン領域２０８は、図２Ｃに示されるように、ソース領域またはドレイン領域であり得る。ソース／ドレイン領域２０８は、統合されたソースおよびドレイン領域２０８を含むことができる。いずれの例においても、ソース／ドレイン領域２０８は、半導体構造２０４の表面２０７上にエピタキシャル成長させた半導体材料から製造される。ソース／ドレイン領域２０８は、処理システムのエピタキシャル堆積チャンバ内で形成することができる。基板２００は、ソース／ドレイン領域２０８を横切って配置された複数のゲート（図示せず）を含むことができる。

【0021】

［００２３］本明細書に記載の１つ以上の実施形態を含むか、またはそれらと組み合わせることができる一実施形態では、ソース／ドレイン領域２０８は、シリコン、ゲルマニウム、シリコンゲルマニウム、またはヒ化ガリウム（ＧａＡｓ）および／もしくはヒ化インジウムガリウム（ＩｎＧａＡｓ）などのＩＩＩ／Ｖ族化合物半導体、またはその他の適切な半導体から製造される。ソース／ドレイン領域２０８は、ｐ型またはｎ型ドーパントでドープすることができる。一例では、ソース／ドレイン領域２０８は、Ｂなどのｐ型ドーパントでドープされる。あるいは、ソース／ドレイン領域２０８は、Ｐおよび／またはＡｓなどのｎ型ドーパントでドープされる。ソース／ドレイン領域２０８は、ケイ化チタン、ケイ化タングステン、ケイ化モリブデン、ケイ化ルテニウム、ケイ化コバルト、または上記の任意の組み合わせなどの金属ケイ化物から製造することができる。

【0022】

［００２４］金属ケイ化物のソース／ドレイン領域２０８は、半導体のソース／ドレイン領域２０８と比較して抵抗が低減されている。ソース／ドレイン領域２０８は、半導体構造２０４の表面２０７上で選択的にエピタキシャル成長し、異なる表面平面上での異なる成長速度のために、ファセット２１０、２１２、２１４、２１６は、図２Ｃに示されるように、ソース／ドレイン領域２０８が菱形を有するように形成され得る。

【0023】

［００２５］ソース／ドレイン領域２０８を形成する前に、半導体構造２０４の表面２０７上で前洗浄プロセスを実行することができる。半導体構造２０４の表面２０７上の炭素または酸化物汚染物質などの汚染物質を除去するために、前洗浄プロセスが実行される。前洗浄プロセスは、ドライエッチング、ウェットエッチング、またはそれらの組み合わせなどの任意の適切なエッチングプロセスを含むことができる。前洗浄プロセスは、等方性または指向性であり得る。一例では、前洗浄プロセスは、遠隔プラズマ源を使用するプロセスチャンバ内で実行される。前洗浄プロセスの実行に適したプロセスチャンバの一例は、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＡＫＴＩＶ Ｐｒｅ－Ｃｌｅａｎ（商標）チャンバまたはＳＩＣＯＮＩ（登録商標）洗浄チャンバである。あるいは、前洗浄プロセスは、誘導結合プラズマ（ＩＣＰ）源を使用するエッチングチャンバなどのエッチングチャンバ内で実行される。エッチングチャンバの一例は、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能な改良されたデカップルドプラズマ窒化（ＤＰＮ）チャンバであり得る。しかしながら、他の製造業者からの他の適切に構成されたチャンバもまた、前洗浄プロセスを実行するために実施され得ることが企図される。

【0024】

［００２６］工程１０８で、ドープされた半導体層２２０が、図２Ｄに示されるように、処理システム内でソース／ドレイン領域２０８上に形成される。ドープされた半導体層２２０は、選択的エピタキシャル堆積プロセスによって形成することができる。ドープされた半導体層２２０は、ソース／ドレイン領域２０８と同じ処理システム内で形成される。一例では、ドープされた半導体層２２０は、ソース／ドレイン領域２０８と同じエピタキシャル堆積チャンバ内で形成される。別の例では、ドープされた半導体層２２０は、処理システムの別のエピタキシャル堆積チャンバ内で形成される。ソース／ドレイン領域２０８およびドープされた半導体層２２０は、同じ処理システム内で形成されるので、プロセス（例えば、工程１０６および工程１０８）間に真空破壊はない。したがって、プロセス間で前洗浄プロセスは必要ない。

【0025】

［００２７］ドープされた半導体層２２０は、ファセット２１０、２１２、２１４、２１６上に形成されるが、誘電体材料２０６上には形成されない。ドープされた半導体層２２０は、エピタキシャル堆積プロセスによって形成されるので、ドープされた半導体層２２０は、ソース／ドレイン領域２０８のファセット２１０、２１２、２１４、２１６を共形に覆う。言い換えれば、共形のドープされた半導体層２２０は、ソース／ドレイン領域２０８を包み込む。選択的エピタキシャル堆積プロセスは、基板が約４５０°Ｃ未満の温度に維持されている間に実行できる。ドープされた半導体層２２０は、ドープされた半導体層２２０のドーパント濃度がソース／ドレイン領域２０８のドーパント濃度よりもかなり高いことを除いて、ソース／ドレイン領域２０８と同じ材料から製造することができる。例えば、ドープされた半導体層２２０は、Ｂおよび／もしくはガリウム（Ｇａ）でドープされたゲルマニウムスズ（ＧｅＳｎ）、Ｂでドープされたシリコンゲルマニウム（ＳｉＧｅ）、Ｂおよび／もしくはＧａでドープされたゲルマニウム（Ｇｅ）、またはＰおよび／もしくはＡｓでドープされたシリコンから製造することができる。一例では、ドープされた半導体層２２０は、第１の層および第２の層を含み、第１の層は、Ａｓでドープされたシリコン層であり、第２の層は、Ｐでドープされたシリコン層である。

【0026】

［００２８］一実施形態によれば、ドープされた半導体層２２０は、ドーパントソークプロセスによって形成される。ドーパントソークプロセス中に、各ファセット２１０、２１２、２１４、２１６から所定の深さまでなどの、ソース／ドレイン領域２０８の外側部分が、ドープされた半導体層２２０に変換される。例えば、ソース／ドレイン領域２０８のファセット２１０、２１２、２１４、２１６が、ドーパントソークプロセス中に、Ｇａ、Ｂ、Ｐ、および／またはＡｓなどの１種以上のドーパントを含む１種以上のガスに曝される。ドープされた半導体層２２０は、約１Åから約１０ｎｍの範囲の厚さを有することができる。ソース／ドレイン領域２０８のドーパント濃度は、ドープされた半導体層２２０のドーパント濃度よりも低い。ドープされた半導体層２２０におけるドーパント濃度の増加は、接触抵抗を減少させる。

【0027】

［００２９］ドープされた半導体層２２０は、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能な減圧（ＲＰ）エピチャンバ内で形成することができる。しかしながら、他の製造業者からの他の適切に構成されたチャンバもまた、ドープされた半導体層２２０を形成するために選択的エピタキシャル堆積またはドーパントソークプロセスを実行するように実施され得ることが企図される。

【0028】

［００３０］工程１１０において、金属ケイ化物層２２２が、図２Ｅに示されるように、処理システム内で、ドープされた半導体層２２０上に形成される。一例では、金属ケイ化物層２２２は、化学気相堆積（ＣＶＤ）プロセスによって形成される。別の例では、金属ケイ化物層２２２は、エピタキシャル堆積プロセスによって形成される。例えば、金属ケイ化物層２２２は、選択的エピタキシャル堆積プロセスの結果として、ドープされた半導体層２２０上に形成されるが、誘電体材料２０６上には形成されない。金属ケイ化物層２２２は、エピタキシャル堆積プロセスによって形成されるので、金属ケイ化物層２２２は、ソース／ドレイン領域２０８のファセット２１０、２１２、２１４、２１６を共形に覆う。言い換えれば、共形の金属ケイ化物層２２２は、ソース／ドレイン領域２０８を包み込む。

【0029】

［００３１］金属ケイ化物層２２２は、ケイ化チタン、ケイ化コバルト、ケイ化ルテニウム、ケイ化タングステン、ケイ化モリブデン、上記の任意の組み合わせ、または他の適切な金属ケイ化物を含むことができる。一例では、金属ケイ化物層２２２は、ドープされた半導体層２２０と同じプロセスチャンバ内で形成される。別の例では、金属ケイ化物層２２２は、エピタキシャル堆積チャンバなどの、処理システムの別のプロセスチャンバ内で形成される。ドープされた半導体層２２０および金属ケイ化物層２２２は、同じ処理システム内で形成されるので、プロセス（例えば、工程１０８および工程１１０）間に真空破壊はない。プロセス間で前洗浄プロセスは必要ない。

【0030】

［００３２］任意選択のキャップ層が、金属ケイ化物層２２２上に形成されてもよい。キャップ層は、誘電体を含むことができる。キャップ層は、窒化チタン、窒化ケイ素、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化マンガン、または上記の任意の組み合わせなどの窒化物または酸化物材料から製造することができる。いくつかの実施形態では、キャップ層は、金属ケイ化物層２２２を窒化することによって形成され、キャップ層は、金属窒化ケイ素層である。窒化プロセスは、窒素原子が金属ケイ化物層２２２の露出表面に存在する原子と化学的に反応して表面窒化物層（例えば、キャップ層）を形成するように、金属ケイ化物層２２２を窒素含有プラズマまたは窒素含有周囲環境に曝露することを含むことができる。窒化プロセスは、誘導結合プラズマ（ＩＣＰ）源、容量結合プラズマ（ＣＣＰ）源、またはそれらの組み合わせなどのプラズマ源を使用して、プラズマチャンバ内で実行することができる。窒化プロセスは、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能な改良されたデカップルドプラズマ窒化（ＤＰＮ）チャンバ、または他の適切なチャンバ内で実行することができる。

【0031】

［００３３］工程１１２において、コンタクトエッチング停止層（ＣＥＳＬ）２２４が、図２Ｆに示されるように、誘電体材料２０６および金属ケイ化物層２２２上に形成される。ＣＥＳＬ２２４は、例えば、窒化ケイ素、酸窒化ケイ素、炭窒化ケイ素、またはそれらの組み合わせなどの誘電体材料から製造される。

【0032】

［００３４］工程１１４において、誘電体材料２２６が、図２Ｆに示されるように、ＣＥＳＬ２２４上に形成される。誘電体材料２２６は、層間誘電体であり得、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、またはそれらの組み合わせなどの誘電体材料から製造することができる。

【0033】

［００３５］工程１１６において、トレンチ２２８が誘電体材料２２６に形成されて、図２Ｇに示されるように、ファセット２１０、２１２上に配置された金属ケイ化物層２２２の一部を露出させる。トレンチ２２８は、ソース／ドレイン領域２０８のファセット２１０、２１２上に配置された誘電体材料２２６およびＣＥＳＬ２２４の一部を除去することによって形成され、金属ケイ化物層２２２の一部が露出される。トレンチ２２８は、任意の適切な除去プロセスによって形成することができる。一例では、トレンチ２２８は、反応性イオンエッチング（ＲＩＥ）プロセスによって形成される。トレンチ２２８は、ＲＩＥチャンバまたは他の適切なエッチングチャンバ内で形成することができる。

【0034】

［００３６］工程１１８において、導体２３０が、図２Ｈに示されるように、トレンチ２２８を充填するためにトレンチ２２８内に形成される。導体２３０は、金属などの導電性材料から製造される。一例では、導体２３０は、コバルトを含む。導体２３０は、１つ以上の堆積プロセスによって形成することができる。例えば、導体２３０は、最初にシード層を形成し、次にシード層上にバルクフィルを形成することによって形成される。シード層とバルクフィルは、同じ材料から製造される。導体２３０は、化学気相堆積（ＣＶＤ）または物理気相堆積（ＰＶＤ）などの任意の適切な堆積方法によって形成することができる。こうして、方法１００は、半導体デバイス２９０の形成をもたらす。

【0035】

［００３７］工程１０６、１０８、および１１０は、トランジスタのソース／ドレインコンタクトの接触抵抗を低減するために実行される。いくつかの実施形態では、工程１０８および１１０のうちの１つ以上の工程が、低減された接触抵抗を依然として達成しながら省略され得る。

【0036】

［００３８］本明細書に記載の１つ以上の実施形態を含むか、またはそれと組み合わせることができる一実施形態では、工程１０６が実行され、続いて工程１１２が実行され、工程１０８および１１０は実行されない。例えば、金属ケイ化物ソース／ドレイン領域２０８が形成された後、ＣＥＳＬ２２４が、ソース／ドレイン領域２０８上に形成され、ドープされた半導体層２２０および金属ケイ化物層２２２は、ソース／ドレイン領域２０８とＣＥＳＬ２２４の間に形成されない。

【0037】

［００３９］図３は、一実施形態による、処理システム３００の概略上面図を示す。処理システム３００は、方法１００を実行するように構成される。本明細書で提供される教示に従って適切に改良することができる処理システムの例には、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から市販されているＥＮＤＵＲＡ（登録商標）、ＰＲＯＤＵＣＥＲ（登録商標）またはＣＥＮＴＵＲＡ（登録商標）統合処理システムまたは他の適切な処理システムが含まれる。他の処理システム（他の製造業者からのものを含む）が、本明細書に記載の態様から利益を得るように適合され得ることが企図される。

【0038】

［００４０］示されるように、処理システム３００は、複数のプロセスチャンバ３０２、３１４、３１６、第１の移送チャンバ３０４、通過チャンバ３０６、第２の移送チャンバ３１０、ファクトリインターフェース（ＦＩ）３２０、ポッド３３０、およびシステムコントローラ３８０を含む。複数のプロセスチャンバ３０２は、第１の移送チャンバ３０４に連結されている。第１の移送チャンバ３０４はまた、通過チャンバ３０６の第１の対に連結されている。第１の移送チャンバ３０４は、通過チャンバ３０６とプロセスチャンバ３０２との間で基板を移送するための中央に配置された移送ロボット（図示せず）を有する。通過チャンバ３０６は、第２の移送チャンバ３１０に連結されており、第２の移送チャンバ３１０は、前洗浄プロセスを実行するように構成されたプロセスチャンバ３１４および選択的エピタキシャル堆積プロセス（工程１０６、１０８、１１０）を実行するように構成されたプロセスチャンバ３１６に連結されている。第２の移送チャンバ３１０は、一組のロードロックチャンバ３１２とプロセスチャンバ３１４またはプロセスチャンバ３１６との間で基板を移送するための中央に配置された移送ロボット（図示せず）を有する。ファクトリインターフェース３２０は、ロードロックチャンバ３１２によって第２の移送チャンバ３１０に接続されている。ファクトリインターフェース３２０は、ロードロックチャンバ３１２の反対側で１つ以上のポッド３３０に連結されている。ポッド３３０は、通常、クリーンルームからアクセス可能な正面開口式一体型ポッド（ＦＯＵＰ）である。

【0039】

［００４１］動作中、基板は、最初にプロセスチャンバ３１４に移送され、そこで前洗浄プロセスが実行されて、半導体構造の露出表面から炭素または酸化物汚染物質などの汚染物質が除去される。次に、基板は、プロセスチャンバ３１６に移送され、そこで工程１０６、１０８、および１１０が実行される。いくつかの実施形態では、プロセスチャンバ３１４および／またはプロセスチャンバ３１６は、１つ以上のプロセスチャンバ３０２のいずれかと切り替えることができる。いくつかの実施形態では、工程１０６、１０８、１１０は、異なるプロセスチャンバ３０２において実行される。例えば、工程１０６は、第１のプロセスチャンバ３０２で実行され、工程１０８は、第２のプロセスチャンバ３０２で実行され、工程１１０は、第３のプロセスチャンバ３０２で実行される。

【0040】

［００４２］次に、基板は、１つ以上のプロセスチャンバ３０２に移送され、そこで、工程１１２から工程１１８が実行される。工程１０６、１０８、１１０、１１２、１１４、１１６、１１８の全てが、同じ処理システム３００内で実行されるので、基板が様々なチャンバに移送されるときに真空が破壊されず、汚染の可能性が減少し、堆積されたエピタキシャル膜の品質が向上する。

【0041】

［００４３］システムコントローラ３８０が、処理システム３００またはその構成要素を制御するために処理システム３００に連結されている。例えば、システムコントローラ３８０は、処理システム３００のチャンバ３０２、３０４、３０６、３１０、３１２、３１４、３１６、ファクトリインターフェース３２０、およびポッド３３０の直接制御を使用して、処理システム３００の動作を制御する。別の例では、システムコントローラ３８０は、チャンバ３０２、３０４、３０６、３１０、３１２、３１４、３１６、ファクトリインターフェース３２０、およびポッド３３０に関連付けられた個々のコントローラを制御する。動作中、システムコントローラ３８０は、それぞれのチャンバからのデータ収集およびフィードバックが、処理システム３００の性能を調整するのを可能にする。いくつかの実施形態では、フィードバック、収集されたデータ、および／またはシステム性能もしくは制御に関連する任意のデータを、ＧＵＩディスプレイ３６０に表示することができる。

【0042】

［００４４］システムコントローラ３８０は、一般に、中央処理装置（ＣＰＵ）３８２、メモリ３８４、およびサポート回路３８６を含む。ＣＰＵ３８２は、産業環境で使用することができる任意の形態の汎用プロセッサの１つであり得る。メモリ３８４、非一時的なコンピュータ可読媒体、または機械可読記憶装置が、ＣＰＵ３８２によってアクセス可能であり、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）などのメモリ、フロッピーディスク、ハードディスク、またはローカルもしくはリモートの任意の他の形態のデジタルストレージのうちの１つ以上であり得る。サポート回路３８６は、ＣＰＵ３８２に連結され、キャッシュ、クロック回路、入力／出力サブシステム、電源などを含むことができる。システムコントローラ３８０は、メモリ３８４に格納された方法１００を実行するように構成されている。本開示で開示された様々な実施形態は、一般に、例えば、コンピュータプログラム製品またはソフトウェアルーチンとしてメモリ３８４（または特定のプロセスチャンバのメモリ）に格納されたコンピュータ命令コードを実行することによって、ＣＰＵ３８２の制御下で実施することができる。すなわち、コンピュータプログラム製品は、メモリ３８４（または非一時的なコンピュータ可読媒体または機械可読記憶装置）上に有形に具現化される。コンピュータ命令コードがＣＰＵ３８２によって実行されるとき、ＣＰＵ３８２は、様々な実施形態に従って工程を実行するようにチャンバを制御する。

【0043】

［００４５］上記のように、方法は、処理システム内でソース／ドレイン領域を形成することと、処理システム内でソース／ドレイン領域上に、ドープされた半導体層を形成することと、処理システム内で、ドープされた半導体層上に金属ケイ化物層を形成することと、金属ケイ化物層の上方に誘電体材料を形成することと、金属ケイ化物層の一部を露出させるように、誘電体材料にトレンチを形成することと、トレンチを導体で充填することと、を含む。ソース／ドレイン領域、ドープされた半導体層、および金属ケイ化物層は、真空を破壊することなく形成される。半導体デバイスは、複数の層を含み、半導体デバイスは、接触抵抗が低減されている。処理システムは、方法を実行し、半導体デバイスを形成するように構成される。

【0044】

［００４６］本開示の実施形態は、ソース／ドレインコンタクト形成の様々な工程を同じ処理システム内で実行できる統合されたプロセスを使用することにより、接触抵抗が低減されたソース／ドレインコンタクトの形成を可能にする。いくつかの実施形態では、ソース／ドレイン領域の形成後、ドープされた半導体層が、ソース／ドレイン領域上に形成される。ドープされた半導体層は、ソース／ドレイン領域よりも高いドーパント濃度を有し、より高いドーパント濃度は、接触抵抗の低下につながる。

【0045】

［００４７］上記は、本開示の実施形態に向けられているが、本開示の他のさらなる実施形態が、その基本的な範囲から逸脱することなく考案されることができ、その範囲は、以下の特許請求の範囲によって決定される。

【図1】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図2F】

【図2G】

【図2H】

【図3】