特許 7273246出願番号特願 2022-511214
ＥＵＶリソグラフィによる標準セル及び電力グリッドアーキテクチャ

出願人アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド（識別番号 591016172）

2026年特許公開件数ランキング 395位 55件（※）

2026年特許取得件数ランキング 236位 88件（※）

公報発行日　2023年5月12

公報URL　https://ipforce.jp/patent-jp-P_B1-7273246　ログイン済みの方はこのURLへ

［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。

※ 共同出願を含む

知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。ログインはこちら ログイン・ユーザー登録

【図1】複合論理ゲート（complex logic gate）の標準セルレイアウトの上面図を一般化した図である。

【図2】複合論理ゲートの標準セルレイアウトの上面図を一般化した図である。

【図3】複合論理ゲートの標準セルレイアウトの上面図を一般化した図である。

【図4】複合論理ゲートの標準セルレイアウトの上面図を一般化した図である。

【図5】２つの論理ゲートの標準セルレイアウトの上面図を一般化した図である。

【図6】マルチセルレイアウトの電力グリッド接続の上面図を一般化した図である。

【図7】標準セルのレイアウトを生成する方法を一般化した図である。

【図8】複数の標準セルの電力グリッド接続をレイアウトする方法を一般化した図である。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります