(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-06-12
(45)【発行日】2023-06-20
(54)【発明の名称】高周波用途のための基板及び関連付けられた製造方法
(51)【国際特許分類】
H01L 21/02 20060101AFI20230613BHJP
H01L 27/12 20060101ALI20230613BHJP
【ＦＩ】
H01L27/12 B
H01L21/02 B
【請求項の数】
21
(21)【出願番号】P 2020543844
(86)(22)【出願日】2019-03-13
(65)【公表番号】
(43)【公表日】2021-07-08
(86)【国際出願番号】 FR2019050539
(87)【国際公開番号】W WO2019186010
(87)【国際公開日】2019-10-03
【審査請求日】2022-01-12
(31)【優先権主張番号】1852795
(32)【優先日】2018-03-30
(33)【優先権主張国・地域又は機関】FR
(73)【特許権者】
【識別番号】598054968
【氏名又は名称】ソイテック
【氏名又は名称原語表記】Ｓｏｉｔｅｃ
【住所又は居所原語表記】Ｐａｒｃ Ｔｅｃｈｎｏｌｏｇｉｑｕｅ ｄｅｓ ｆｏｎｔａｉｎｅｓ ｃｈｅｍｉｎ Ｄｅｓ Ｆｒａｎｑｕｅｓ ３８１９０ Ｂｅｒｎｉｎ， Ｆｒａｎｃｅ
(74)【代理人】
【識別番号】100107456
【弁理士】
【氏名又は名称】池田 成人
(74)【代理人】
【識別番号】100162352
【弁理士】
【氏名又は名称】酒巻 順一郎
(74)【代理人】
【識別番号】100123995
【弁理士】
【氏名又は名称】野田 雅一
(72)【発明者】
【氏名】アリベール， フレデリック
(72)【発明者】
【氏名】ヴェイティゾウ， クリステル
(72)【発明者】
【氏名】ラディソン， ダミアン
【審査官】加藤 芳健
(56)【参考文献】
【文献】特表２０１７－５０４２１０（ＪＰ，Ａ）
【文献】特開２０１６－０７２４５０（ＪＰ，Ａ）
【文献】特開平０９－０２７６０４（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／０２
Ｈ０１Ｌ ２７／１２
Ｈ０１Ｌ ２７／０８８
(57)【特許請求の範囲】
【請求項1】
半導体から作られたキャリア基板（１）を含む高周波マイクロエレクトロニクスデバイス用の基板（１０）において、前記キャリア基板（１）に配置され、少なくとも第１の誘電体と前記第１の誘電体とは異なる第２の誘電体の粉末から形成された焼結複合層（２）を含み、前記焼結複合層（２）が、５ミクロンよりも大きな厚さと、前記キャリア基板（１）の熱膨張係数とプラスマイナス３０％で一致する熱膨張係数と、を有することを特徴とする、基板（１０）。
【請求項2】
前記焼結複合層（２）が、１０ミクロン～１００ミクロンの間に含まれる厚さを有する、請求項１に記載の基板（１０）。
【請求項3】
前記キャリア基板（１）が、５００オームｃｍよりも高い抵抗率を有する、請求項１又は２に記載の基板（１０）。
【請求項4】
前記キャリア基板（１）がシリコンから作られている、請求項１～３のいずれか一項に記載の基板（１０）。
【請求項5】
前記第１及び第２の誘電体が、酸化ケイ素、窒化ケイ素、窒化アルミニウム、アルミナ、及びムライトから選択されている、請求項１～４のいずれか一項に記載の基板（１０）。
【請求項6】
前記キャリア基板（１）と前記焼結複合層（２）との間に配置された保護層（３）を含む、請求項１～５のいずれか一項に記載の基板（１０）。
【請求項7】
前記焼結複合層（２）に配置された中間層（４）を含む、請求項１～６のいずれか一項に記載の基板（１０）。
【請求項8】
前記中間層（４）が、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、及び窒化アルミニウムから選択された材料から形成されている誘電体層である、請求項７に記載の基板（１０）。
【請求項9】
前記中間層（４）に配置された有用層（５）を含む、請求項７又は８に記載の基板（１０）。
【請求項10】
前記有用層（５）が、前記半導体、絶縁体、又は導体、又はさらには圧電体から選択された材料から構成されている、請求項９に記載の基板（１０）。
【請求項11】
請求項１０に記載の基板（１０）と、マイクロエレクトロニクスデバイスの層（２０）であって、前記基板（１０）に配置された層（２０）と、
を含む高周波マイクロエレクトロニクスデバイス構造（１００）。
【請求項12】
前記マイクロエレクトロニクスデバイス（２０）が、アンテナアダプタ若しくはスイッチ、又は電力増幅器、又は低雑音増幅器、又は受動部品、又は高周波で動作する他の回路、又は高周波ＭＥＭＳ部品、又は高周波フィルタである、請求項１１に記載の高周波マイクロエレクトロニクスデバイス構造（１００）。
【請求項13】
ａ）第１の面（１ａ）を有する、半導体から作られたキャリア基板（１）を用意するステップと、ｂ）少なくとも第１の誘電体と前記第１の誘電体とは異なる第２の誘電体の粉末の混合物から形成された層（２’）を、前記キャリア基板（１）の前記第１の面（１ａ）に堆積させるステップと、
ｃ）前記粉末の混合物から形成された前記層（２’）を焼結して、前記キャリア基板（１）の前記第１の面（１ａ）に強固に取り付けられた、５ミクロンよりも大きな厚さを有する焼結複合層（２）を得るステップであって、前記第１の誘電体、前記第２の誘電体、及び前記粉末の混合物中の前記誘電体の割合が、前記焼結複合層（２）に、前記キャリア基板（１）の熱膨張係数とプラスマイナス３０％で一致する熱膨張係数を与えるように選択される、ステップと、
を含むことを特徴とする、高周波マイクロエレクトロニクスデバイス用の基板（１０）を製造するための方法。
【請求項14】
前記キャリア基板（１）の前記第１の面（１ａ）が、ステップｂ）における前記粉末の混合物から形成された前記層（２’）の前記堆積の前に、保護層（３）を含む、請求項１３に記載の高周波マイクロエレクトロニクスデバイス用の基板（１０）を製造するための方法。
【請求項15】
前記保護層（３）が、窒化ケイ素、酸窒化ケイ素、及び酸化ケイ素から選択された少なくとも１つの材料によって形成される、請求項１４に記載の高周波マイクロエレクトロニクスデバイス用の基板（１０）を製造するための方法。
【請求項16】
前記粉末の混合物が粘性ペーストの形態をとり、前記混合物によって形成された前記層（２’）を、ステップｂ）において、スピンコーティングによって堆積させる、請求項１３～１５のいずれか一項に記載の高周波マイクロエレクトロニクスデバイス用の基板（１０）を製造するための方法。
【請求項17】
前記粉末の混合物によって形成された前記層（２’）の前記堆積に続いて、前記粘性ペーストから少なくとも１つの液体成分を除去するために低温熱処理が行われる、請求項１６に記載の高周波マイクロエレクトロニクスデバイス用の基板（１０）を製造するための方法。
【請求項18】
前記焼結複合層（２）を有用層（５）と前記キャリア基板（１）との間に配置するように、ステップｃ）の後に、前記有用層（５）と前記キャリア基板（１）とを接合するステップｄ）を含む、請求項１３～１７のいずれか一項に記載の高周波マイクロエレクトロニクスデバイス用の基板（１０）を製造するための方法。
【請求項19】
前記有用層（５）と前記焼結複合層（２）との間に中間層（４）が配置される、請求項１８に記載の高周波マイクロエレクトロニクスデバイス用の基板（１０）を製造するための方法。
【請求項20】
接合ステップｄ）のために用意される前記有用層（５）が、前記半導体、絶縁体、又は導体、又はさらには圧電体から選択された材料から構成されているドナー基板（５’）である、請求項１８又は１９に記載の高周波マイクロエレクトロニクスデバイス用の基板（１０）を製造するための方法。
【請求項21】
前記ドナー基板（５’）を前記高周波マイクロエレクトロニクスデバイスの製造のために前記有用層（５）に望まれる厚さまで薄くするステップｅ）を含む、請求項２０に記載の高周波マイクロエレクトロニクスデバイス用の基板（１０）を製造するための方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積化された高周波デバイスの分野に関する。詳細には、本発明は、前記デバイスに適した基板及び関連付けられた製造方法に関する。
【背景技術】
【0002】
高周波信号（１０ＭＨｚ～１００ＧＨｚ）の送信又は受信を含むほとんどの用途では、デバイスの製造には、特に携帯電話規格（２Ｇ、３Ｇ、ＬＴＥ、ＬＴＥ Ａｄｖａｎｃｅｄ、ＬＴＥ Ａｄｖａｎｃｅｄ ＰＲＯ、５Ｇなど）の進化によって生じる、ますます要求が厳しくなる仕様を満たす基板が必要である。基板の材料の特性は、特に以下を保証しなければならない。すなわち、
広い周波数範囲にわたって１０００オームｃｍよりも高い有効抵抗率を介して典型的には達成される、低い挿入損失（信号の減衰が少ない）及び良好な線形性（高調波の原因となる信号の歪みが少ない）と、
特にデバイスの動作範囲［－４０℃～１５０℃］におけるこれらの性能指数の温度安定性と、
シリコンの誘電率（εｓｉｌｉｃｏｎ＝１１）以下の誘電率によって典型的には達成される、活性層とキャリア基板との間の低容量結合と、である。
広い周波数範囲にわたって１０００オームｃｍよりも高い有効抵抗率を介して典型的には達成される、低い挿入損失（信号の減衰が少ない）及び良好な線形性（高調波の原因となる信号の歪みが少ない）と、
特にデバイスの動作範囲［－４０℃～１５０℃］におけるこれらの性能指数の温度安定性と、
シリコンの誘電率（εｓｉｌｉｃｏｎ＝１１）以下の誘電率によって典型的には達成される、活性層とキャリア基板との間の低容量結合と、である。
【0003】
さらに、大量生産のニーズを満たすために、基板は、半導体産業、特にシリコンＣＭＯＳ製造ラインと互換性がなければならない。もちろん、基板には、これに加えて、大量市場用途、特に遠隔通信（セルラーネットワーク及び電話、Ｗｉ－Ｆｉ接続、Ｂｌｕｅｔｏｏｔｈ）の分野で採用されるために、コスト競争力がなければならない。
【0004】
アンテナアダプタ及びスイッチ、電力増幅器、低雑音増幅器、又はさらには受動（Ｒ、Ｌ、Ｃ）部品などの高周波（ＲＦ）デバイスは、様々なタイプの基板に生成されることがある。
【0005】
例えば、シリコンオンサファイア（ＳＯＳ）基板が知られており、このタイプの基板は、マイクロエレクトロニクス技術でシリコン表面層に生成された構成要素が、２０Ｗ／ｍ．Ｋよりも高いサファイア基板の熱伝導率及び１１よりも低いサファイア基板の誘電率により、温度に依存しないサファイア基板の絶縁特性の恩恵を受けることを可能にする。例えば、このタイプの基板に製造されたアンテナスイッチ及び電力増幅器は、非常に良好な性能指数を有するが、この解決策の全体的なコストが非常に高いため、主にニッチ用途に使用されている。
【0006】
キャリア層を含む高抵抗シリコン、キャリア基板に配置された（数百ナノメートル～数ミクロンの厚さの）トラッピング層、トラッピング層に配置された誘電体層、及び誘電体層に配置された半導体層に基づく基板も知られている。キャリア基板は、通常、１キロオームｃｍよりも高い抵抗率を有する。トラッピング層は、ドープされていないポリシリコンを含むことがある。従来技術による高抵抗シリコンから作られたキャリア基板とトラッピング層との組合せは、ＨＲ ＳＯＩ基板（高抵抗シリコンから作られたキャリア基板を有するシリコンオンインシュレータ基板）の埋込み酸化物層の下に通常存在する寄生伝導層を除去することを可能にする。読者は、Ｗｏｏｄｈｅａｄ Ｐｕｂｌｉｓｈｉｎｇから出版された、Ｏｌｅｇ Ｋｏｎｏｎｃｈｕｋ及びＢｉｃｈ－Ｙｅｎ Ｎｇｕｙｅｎによる「Ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ（ＳＯＩ） Ｔｅｃｈｎｏｌｏｇｙ，ｍａｎｕｆａｃｔｕｒｅ ａｎｄ ａｐｐｌｉｃａｔｉｏｎｓ」のセクション１０．７及び１０．８に、知られている従来技術の高抵抗半導体基板に製造されたＲＦデバイスの性能に関するレビューを見出すであろう。
【0007】
それにもかかわらず、ポリシリコントラッピング層は、高温の熱処理ステップにおいて部分的な再結晶化を受けるという欠点があり、これが層内のトラップ密度を低下させる一因となる。このトラップ密度の低下に関連するＲＦデバイスの性能の劣化は、ある特定の用途では許容できない場合がある。さらに、これらの基板では、使用温度範囲全体にわたって、特に１００℃を超えて、ＲＦ性能の安定性を保証することは容易ではなく、これらの基板の抵抗率は、キャリア基板での熱キャリアの生成のために低下し、デバイス／基板の結合は、信号の減衰及び歪みの主な原因になる。
【0008】
これらの基板の性能を改善するために、利用可能なトラップの数を増加させ、キャリア基板とデバイスとの間の距離を増加させるために、トラッピング層の厚さを（数ミクロンを超えて）増加させること、したがってキャリア基板で生成される熱キャリアの影響を制限することが考えられ得る。それにもかかわらず、この選択肢は、基板への応力及び基板の反りを増加させるという欠点を有し、これは、標準的なマイクロエレクトロニクス機器において処理するのが困難になるか、又は不可能にさえなる。
【0009】
窒化アルミニウム又は炭化ケイ素から作られた基板などの他のキャリア基板は、ＲＦ特性の点で仕様を満たすが、標準の半導体産業技術とは直接互換性がない。転写される最終デバイス層のキャリア基板としてそれらの基板を使用することは、想定可能であるが、それにもかかわらず、回路転写技術のコストと組み合わされたこれらの特定の材料のコストは、これらの解決策を大量に採用するには依然として高すぎる。
【発明の概要】
【発明が解決しようとする課題】
【0010】
したがって、本発明の１つの主題は、従来技術の欠点のすべて又は一部を改善する、高周波用途に適した基板を提供することである。
【課題を解決するための手段】
【0011】
本発明は、半導体から作られたキャリア基板と、キャリア基板に配置され、少なくとも第１の誘電体と第１の誘電体とは異なる第２の誘電体の粉末から形成された焼結複合層と、を含む高周波マイクロエレクトロニクスデバイス用の基板に関し、前記焼結複合層が、５ミクロンよりも大きな厚さと、キャリア基板の熱膨張係数とプラスマイナス３０％で一致する熱膨張係数と、を有する。
【0012】
本発明の有利な特徴によると、以下が単独で又は組み合わせて考慮される。
【0013】
焼結複合層は、１０ミクロン～１００ミクロンの間に含まれる厚さを有する。
【0014】
焼結複合層の熱膨張係数は、キャリア基板の熱膨張係数とプラスマイナス１０％、又はさらにはプラスマイナス５％で一致する。
【0015】
キャリア基板の抵抗率は、５００オームｃｍよりも高い。
【0016】
キャリア基板は、シリコンから作られている。
【0017】
第１及び第２の誘電体は、酸化ケイ素、窒化ケイ素、窒化アルミニウム、アルミナ、及びムライトから選択される。
【0018】
基板は、キャリア基板と焼結複合層との間に配置された保護層を含む。
【0019】
基板は、焼結複合層に配置された中間層を含む。
【0020】
中間層は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、及び窒化アルミニウムから選択された材料から形成される誘電体層である。
【0021】
基板は、中間層に配置された有用層を含む。
【0022】
有用層は、半導体、絶縁体、又は導体、又はさらには圧電体から選択された材料で構成されている。
【0023】
本発明は、
上記のような基板と、
前記基板に配置されたマイクロエレクトロニクスデバイスの層と、
を含む高周波マイクロエレクトロニクスデバイス構造にも関する。
上記のような基板と、
前記基板に配置されたマイクロエレクトロニクスデバイスの層と、
を含む高周波マイクロエレクトロニクスデバイス構造にも関する。
【0024】
有利な実施形態によると、マイクロエレクトロニクスデバイスは、アンテナアダプタ若しくはスイッチ、又は電力増幅器、又は低雑音増幅器、又は受動部品、又は高周波で動作する他の回路、又は高周波ＭＥＭＳ部品、さらには高周波フィルタである。
【0025】
最後に、本発明は、以下のステップ、すなわち、
ａ）第１の面を有する、半導体から作られたキャリア基板を用意するステップと、
ｂ）キャリア基板の第１の面に、少なくとも第１の誘電体と第１の誘電体とは異なる第２の誘電体の粉末の混合物から形成された層を堆積させるステップと、
ｃ）粉末の混合物から形成された層を焼結して、キャリア基板の第１の面に強固に取り付けられた、５ミクロンよりも大きな厚さを有する焼結複合層を得るステップであって、第１の誘電体、第２の誘電体、及び粉末の混合物中の前記誘電体の割合が、焼結複合層に、キャリア基板の熱膨張係数とプラスマイナス３０％で一致する熱膨張係数を与えるように選択される、ステップと、
を含む、高周波マイクロエレクトロニクスデバイス用の基板を製造するための方法に関する。
ａ）第１の面を有する、半導体から作られたキャリア基板を用意するステップと、
ｂ）キャリア基板の第１の面に、少なくとも第１の誘電体と第１の誘電体とは異なる第２の誘電体の粉末の混合物から形成された層を堆積させるステップと、
ｃ）粉末の混合物から形成された層を焼結して、キャリア基板の第１の面に強固に取り付けられた、５ミクロンよりも大きな厚さを有する焼結複合層を得るステップであって、第１の誘電体、第２の誘電体、及び粉末の混合物中の前記誘電体の割合が、焼結複合層に、キャリア基板の熱膨張係数とプラスマイナス３０％で一致する熱膨張係数を与えるように選択される、ステップと、
を含む、高周波マイクロエレクトロニクスデバイス用の基板を製造するための方法に関する。
【0026】
本発明の有利な特徴によると、以下が単独で又は組み合わせて考慮される。
【0027】
キャリア基板の第１の面は、ステップｂ）における粉末の混合物から形成された層の堆積の前に、保護層を含む。
【0028】
保護層は、窒化ケイ素、酸窒化ケイ素、及び酸化ケイ素から選択された少なくとも１つの材料によって形成される。
【0029】
粉末の混合物は、粘性ペーストの形態をとり、前記混合物によって形成された層を、ステップｂ）において、スピンコーティングによって堆積させる。
【0030】
粉末の混合物によって形成された層の堆積に続いて、粘性ペーストから少なくとも１つの液体成分を除去するために、低温熱処理が行われる。
【0031】
本方法は、ステップｃ）の後に、焼結複合層を有用層とキャリア基板との間に配置するように、有用層とキャリア基板とを接合するステップｄ）を含む。
【0032】
中間層が有用層と焼結複合層との間に配置される。
【0033】
接合ステップｄ）のために用意される有用層は、半導体、絶縁体、又は導体、又はさらには圧電体から選択された材料から構成されたドナー基板である。
【0034】
本方法は、ドナー基板を高周波マイクロエレクトロニクスデバイスの製造のために有用層に望まれる厚さまで薄くするステップｅ）を含む。
【0035】
本発明の他の特徴及び利点は、本発明の以下の詳細な説明から明らかになり、その説明は、添付の図面を参照して与えられる。
【図面の簡単な説明】
【0036】
【図1a】本発明による基板を示す図である。
【図1】本発明による基板の焼結複合層を構成する可能性がある材料の特性を示す表１を示す図である。
【図1b】基板（厚さ７５０ミクロンのシリコンから作られた）の反りが１５０ミクロンに達する温度を、この基板に配置された複合層（厚さ５ミクロン）の熱膨張係数の関数として、前記複合層の様々なヤング率について示すグラフである。
【図2a】本発明による基板を示す図である。
【図2b】本発明による基板を示す図である。
【図3a】本発明による基板を示す図である。
【図3b】本発明による基板を示す図である。
【図4】本発明による高周波マイクロエレクトロニクスデバイス構造を示す図である。
【図5a】本発明による基板を製造するための方法を示す図である。
【図5b】本発明による基板を製造するための方法を示す図である。
【図5c】本発明による基板を製造するための方法を示す図である。
【図5d】本発明による基板を製造するための方法を示す図である。
【図5e】本発明による基板を製造するための方法を示す図である。
【発明を実施するための形態】
【0037】
説明では、図中の同じ参照符号が同じタイプの要素に使用される場合がある。図は、識別しやすくするために縮尺通りではない概略図である。特に、ｚ軸線に沿った層の厚さは、ｘ軸線及びｙ軸線に沿った横方向の寸法に対して縮尺通りではなく、互いに対する層の相対的な厚さは、図では必ずしも考慮されていない。
【0038】
本発明は、半導体から作られたキャリア基板１を含む、高周波マイクロエレクトロニクスデバイスの製造に適した基板１０に関する（図１ａ）。キャリア基板１は、単結晶シリコンから形成されるのが有利である。
【0039】
本発明による基板１０は、キャリア基板１に配置された、少なくとも２つの異なる誘電体の粉末から形成された焼結複合層２も含む（図１ａ）。焼結層とは、粉末の混合物の圧密から生じる層を意味し、この圧密は、熱エネルギー及び任意選択で機械的エネルギーの入力によって得られるが、混合物の粉末材料の少なくとも１つを溶融させることはない。したがって、複合層の焼結された性質は、前記層の構造分析によって（例えば、走査型電子顕微鏡法によって）検出することができる。誘電体粉末の粒子又はグレインは、互いに溶着しているように見え、複合層の密度は、圧密化のためのエネルギー入力中の混合物の圧縮の程度に依存する。
【0040】
焼結複合層２の各誘電体の粉末を形成する粒子は、典型的なガウス分布に従う寸法を有する。説明の残りの部分では、粒子の平均サイズは、所定の材料の粒子の等価平均直径に例えられる。粒子の平均サイズは、典型的には、約１ミクロン～１０ミクロンの間で変動することがある。
【0041】
焼結複合層２を構成する少なくとも２つの誘電体（第１及び第２の誘電体と呼ばれる）は、酸化ケイ素、窒化ケイ素、窒化アルミニウム、アルミナ、及びムライトから選択されるのが好ましく（表１）、その理由は、特に、これらの材料の高い抵抗率及び高温処理との両立性のためである。
【0042】
焼結複合層２は、任意選択で、３つ以上の異なる誘電体を含んでもよい。
【0043】
さらに、焼結複合層２は、５ミクロンよりも大きな、又はさらには１０ミクロンよりも大きな厚さを有する。焼結複合層２の厚さは、基板１０に製造されることが意図された高周波マイクロエレクトロニクスデバイスのタイプに応じて選択される。
【0044】
一般に、ＲＦデバイスによって生成される電磁場のキャリア基板１への侵入を防止又は少なくとも制限するために、焼結複合層２は、１０ミクロン～１００ミクロンの間に含まれる厚さを有し、したがって、キャリア基板内１に現れる可能性があるこの電磁場と自由キャリア（例えば、熱キャリア）との相互作用も制限される。
【0045】
電磁場の侵入を制限するために、第１及び第２の誘電体は、場合により、好ましくは、焼結複合層２の等価誘電率を最大限低くするように選択される。（典型的には、シリコンの誘電率１１よりも低い）低誘電率は、より薄い厚さの複合層２の実施態様を可能にする。
【0046】
電磁場の侵入が焼結複合層２に閉じ込められる場合、キャリア基板１は、標準的な抵抗率（典型的には、数１０オームｃｍ）を有することができる。電磁場がキャリア基板１に比較的深く侵入する可能性がある場合、前記キャリア基板１の抵抗率は、５００オームｃｍよりも高く、又はさらには１キロオームｃｍよりも高くなるように選択されるのが有利である。
【0047】
焼結複合層２は、キャリア基板１の熱膨張係数（ＣＴＥ）と一致する熱膨張係数（ＣＴＥ）も有する。複合層２の熱膨張係数は、前記層２を構成する誘電体の熱膨張係数の平均を、複合層２におけるそれらの体積分率によって重み付けすることよって定義される。「キャリア基板１の熱膨張係数と一致する」とは、前記熱膨張係数に可能な限り近いことを意味する。本発明によると、焼結複合層２のＣＴＥは、キャリア基板１のＣＴＥの値のプラスマイナス３０％の範囲内である。焼結複合層２のＣＴＥは、キャリア基板１のＣＴＥの値のプラスマイナス１０％の範囲内、さらにはプラスマイナス５％の範囲内、さらにはプラスマイナス３％若しくはプラスマイナス１％よりも近い範囲内であるのが有利である。
【0048】
例として、酸化ケイ素（ＳｉＯ２）及びアルミナ（Ａｌ２Ｏ３）の粉末から、Ａｌ２Ｏ３の１体積に対してＳｉＯ２の２．７体積の割合で形成された焼結複合層２は、シリコンから作られたキャリア基板１の熱膨張係数（２．６Ｅ－６／°Ｋ）と一致する熱膨張係数（ＣＴＥ ２．６７Ｅ－６／°Ｋ）を有し、その差は、この場合、３％未満である。
【0049】
複合層２のＣＴＥは、複合層２を備えた基板１０が５ミクロンよりも大きな厚さを有するように、且つその反りが、基板１０を構成する層、並びに基板１０内及び基板１０上の構成要素を生成するために使用されるマイクロエレクトロニクスプロセス中に約１５０ミクロンを超えないように選択されるのが有利である。前記マイクロエレクトロニクスプロセスは、場合により、特に、例えば９００℃～１１５０℃の範囲の高温での熱処理を含むことが想起されるであろう。
【0050】
例として、図１ｂのグラフは、基板１０（厚さ７５０ミクロン、直径３００ｍｍのシリコンから作られているキャリア基板１）の反りが１５０ミクロンに達する温度を、この基板に配置された複合層２（厚さ５ミクロン）の熱膨張係数の関数として、前記複合層２の様々なヤング率について示している。
【0051】
例えば、９００℃の最大処理温度に対しては、複合層２が約７０ＧＰａの等価ヤング率（前記層２を構成する誘電体のヤング率を、それら誘電体の体積分率で重み付けした平均として定義される）を有する場合、実線の曲線よりも下に留まるためには（すなわち、基板１０の反りを１５０ミクロン未満に維持するためには）、複合層２のＣＴＥは、キャリア基板１のＣＴＥの値と異なってもせいぜい＋／－３０％でなければならない。
【0052】
別の例によると、１１００℃の最大処理温度に対しては、複合層２が約１５０ＧＰａの等価ヤング率を有する場合、「Ｅ＝１５０ＧＰａ」に対応する破線の曲線よりも下に留まるためには（すなわち、基板１０の反りを１５０ミクロン未満に維持するためには）、複合層２のＣＴＥは、キャリア基板１のＣＴＥの値と異なってもせいぜい＋／－１１％でなければならない。
【0053】
一変形形態によると、基板１０は、キャリア基板１と焼結複合層２との間に配置された保護層３を含むことができる。図２ａ及び図２ｂに示すように、基板１０は、この場合、その第１の面１ａ、並びに可能性としては前記キャリア基板１の第２の面１ｂ及び端面（図２ｂ）に配置される保護層３を含む。基板１０の製造方法の説明で分かるように、保護層３は、焼結複合層２に含まれる、又は前記層２の製造中に存在する不純物のキャリア基板１への拡散を回避又は少なくとも制限することを可能にする。
【0054】
基板１０にマイクロエレクトロニクスデバイスを製造するためには、通常、有用層５が必要とされ、有用層５は、デバイスがその後、この層５内又は層５上に生成されるため、「有用」と名前が付けられている。
【0055】
したがって、本発明による基板１０は、焼結複合層２に配置された有用層５を含むことができる。有用層５は、場合により、半導体（シリコン、シリコン－ゲルマニウム、ゲルマニウム、炭化ケイ素などを含む）、絶縁体、又は導体、又はさらには圧電体（ニオブ酸リチウム、タンタル酸リチウムなどを含む）から選択された材料で構成される。
【0056】
１つの有利な実施形態によると、基板１０は、焼結複合層２に配置された（図３ａ）、任意選択で前記複合層を完全に封入することができる（図３ｂ）中間層４を含む。中間層４は、場合により、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、及び窒化アルミニウムなどから選択された材料から形成される誘電体層である。
【0057】
次いで、有用層５が中間層４に配置される。中間層４の機能は、特に、有用層５と複合層２とを互いに電気的に絶縁すること、及び／又は拡散に対するバリアを形成して焼結複合層２中に存在する不純物による有用層５の汚染を防止することである場合がある。
【0058】
本発明による基板１０は、誘電体の特性と、下にあるキャリア基板１の熱膨張係数と一致する熱膨張係数と、を有する焼結複合層２を含む。複合層２の厚さは、キャリア基板１への電磁波の侵入を防止する（又は大幅に制限する）ように、基板１０に生成されることが意図されたＲＦマイクロエレクトロニクスデバイスに応じて選択されてもよい。複合層２の熱膨張係数は、キャリア基板１の熱膨張係数と一致しているため、基板１０に誘起される応力及び反りの理由で、焼結複合層２の厚さを制限する必要はない。
【0059】
上述したように、熱膨張係数は、有用層５又はマイクロエレクトロニクスデバイス２０を生成するために基板１０に適用される熱処理中に（典型的には、９００°～１１５０℃）、前記基板の反りの大きさが、標準的なステップ及び標準的なマイクロエレクトロニクス機器に適合するしきい値未満に維持されるように選択することができ、特に、１５０ミクロン未満の反りが直径３００ｍｍの基板に対して目標とされる。
【0060】
したがって、焼結複合層２は、その誘電特性及びその適切な厚さのために、基板１０に、以下を保証するのに必要とされる特性を提供する。
【0061】
低い挿入損失（信号の減衰が少ない）及び良好な線形性（高調波の原因である信号の歪みが少ない）と、
特にデバイスの動作範囲［－４０℃～１５０℃］における、その性能指数の温度安定性と、
典型的には、シリコンの誘電率（εｓｉｌｉｃｏｎ＝１１）以下の誘電率であるために達成される有用層とキャリア基板との間の低容量結合と、である。
特にデバイスの動作範囲［－４０℃～１５０℃］における、その性能指数の温度安定性と、
典型的には、シリコンの誘電率（εｓｉｌｉｃｏｎ＝１１）以下の誘電率であるために達成される有用層とキャリア基板との間の低容量結合と、である。
【0062】
【0063】
本方法は、最初に、ａ）半導体から作られたキャリア基板１を用意するステップを含む。キャリア基板１は、第１の面１ａと呼ばれる前面と、第２の面１ｂと呼ばれる裏面と、を有する（図５ａ）。
【0064】
次いで、本方法は、キャリア基板１の第１の面１ａに、少なくとも第１の誘電体と第１の誘電体とは異なる第２の誘電体の粉末の混合物から形成された層２’を堆積させるステップを含むステップｂ）を含む。
【0065】
任意選択で、キャリア基板１の第１の面１ａは、粉末の混合物の層２’の堆積前に生成された保護層３を含み、保護層３は、図５ｂに示すように、キャリア基板１を完全に封入することができ、すなわち、その裏面１ｂ及びその端面を覆うことができる。保護層３は、窒化ケイ素、酸窒化ケイ素、及び酸化ケイ素から選択された少なくとも１つの材料によって形成され、様々な、知られている化学堆積技法を使用して生成されてもよい。保護層３は、層２’に含まれる不純物のキャリア基板１への拡散を回避又は少なくとも制限することを可能にする。
【0066】
第１の変形実施形態によると、粉末の混合物は、粘性ペーストの形態をとる。
【0067】
そのようなペーストは、通常、溶媒タイプ（特にアルコール、例えばエタノール）の液体化合物を粉末の乾燥混合物に添加することによって得られる。典型的には、使用される粉末は、平均サイズが約１～１０ミクロンの間に含まれる粒子を含有する。５～１０ミクロンの厚さの複合層２を形成するためには、最小サイズの粒子が好ましい。
【0068】
或いは、粉末の混合物は、高温でセラミックに変換することができるシリコン系のポリマーマトリックス（ポリマー由来のセラミック又はＰＤＣ）に組み込まれてもよい。ＰＤＣマトリックスを有する層２’の場合、その後に得られる焼結複合層２は、粉末の混合物の第１及び第２の誘電体を含むが、マトリックスのセラミックへの変換に由来するシリコンも含むことに留意されたい。複合層２中に３０％未満のシリコンを含有することを目標とするのが有利である。隙間（ｉｎｔｅｒｓｔｉｃｅ）は、複合層２内に局在し、連続していないため、前記隙間内のシリコンの存在は、複合層２の誘電特性に影響を与えない。
【0069】
ステップｂ）において前記混合物によって形成された層２’を、優先的には、スピンコーティング若しくはディップコーティング、又はマスクを介したスクリーン印刷によって堆積させる。
【0070】
ペーストの粘度は、粉末／液体化合物（溶剤及び／又はポリマー）の比率によって調整される。ペーストの粘度は、５ミクロンよりも大きな、又はさらには１０ミクロンよりも大きな、そして最大約１００ミクロンの厚さで、層２’の均一な堆積を可能にするために選択される。
【0071】
層２’の堆積に続いて、低温（例えば１５０℃～４００℃）での熱処理が行われ、これにより、層２’から溶媒（複数可）を除去することができ、その後のプロセスでの、特に（後述する）接合ステップ後の脱ガスを回避することができる。
【0072】
第２の変形実施形態によると、粉末の混合物は、乾燥粉末の形態をとり、キャリア基板１の第１の面１ａ上の層２’に堆積される。この層２’は、圧縮成形又は熱間等静圧圧縮成形によって成形することができる。いずれの場合も、混合物の粉末の粒子を互いに及び第１の面１ａに強固に取り付けるために、圧縮応力が層２’に加えられる。粉末状の混合物を基板に保持するために、及び前記基板１の表面全体に均一な圧縮応力を加えるために、特定のツールが必要である。
【0073】
本発明による製造方法は、粉末の混合物から形成された層２’を焼結して、キャリア基板１の第１の面１ａに強固に取り付けられた焼結複合層２を得るステップを含むステップｃ）を含む（図５ｃ）。
【0074】
焼結は、通常、典型的には１０００℃を超える高温で、数時間～約２４時間の範囲であってもよい期間行われる。それにもかかわらず、焼結温度は、層２’に含まれる粉末のうちの少なくとも１つの融点よりも低いままである。熱の影響下で、粉末の粒子が互いに溶着され、以て、結果として生じる複合層２の凝集が達成される。複合層２は、キャリア基板１の第１の面１ａにも強固に取り付けられる。
【0075】
任意選択で、焼結は、機械的応力下でさらに行われてもよく、これにより、複合層２をさらに密にすることが可能になる。
【0076】
したがって、焼結複合層２は、第１及び第２の誘電体の粒子から構成されている。粒子間には、圧縮の程度に応じて、空隙（又はＰＤＣマトリックスから生じるセラミックを含む隙間）が多かれ少なかれ存在する場合がある。粒子サイズの分布に応じて、これらの隙間の体積分率は約５０％に達する可能性があり、複合層２に良好な機械的強度を提供するために、優先的には、２５％未満、又はさらには１５％未満に維持される。隙間は、（可動電荷に対する）トラップ密度を増加させ、これは、場合により、基板（トラッピング層）の高い抵抗率を維持することに関して有利であることに留意されたい。
【0077】
ステップｂ）において堆積させる層２’の厚さは、焼結複合層２に望まれる厚さを得るように選択される。具体的には、（溶媒及び／又はポリマーを含むペーストの形態で、又は乾燥した形態で）堆積させた層２’のタイプに応じて、焼結ステップ中の厚さの減少は、より大きくなるか、又はより小さくなる。状況に応じて、約１０～３０％の層２’の体積の減少が起こる可能性がある。
【0078】
焼結ステップの終わりに、本発明による焼結複合層２は、５ミクロンよりも大きな厚さを有していなければならない。
【0079】
加えて、本発明によると、第１の誘電体の性質、第２の誘電体の性質、及び粉末の混合物中の前記誘電体の割合は、焼結複合層２に、キャリア基板２の熱膨張係数とプラスマイナス３０％よりも良好な範囲内で一致する熱膨張係数を与えるように選択される。
【0080】
図５ｃに示すように、キャリア基板１の第１の面１ａは、ステップｂ）における粉末の混合物から形成された層の堆積の前に、保護層３を含むのが有利である。保護層３は、窒化ケイ素、酸窒化ケイ素、及び酸化ケイ素から選択された少なくとも１つの材料によって形成されている。
【0081】
さらに、製造方法は、ステップｃ）の後に、有用層５とキャリア基板１との間に焼結複合層２を配置するように、有用層５とキャリア基板１とを接合するステップｄ）を含む。有用層５は、場合により、半導体、絶縁体、又は導体、又はさらには圧電体から選択された材料で構成されている。有用層５は、場合により、例えば、シリコン、シリコン－ゲルマニウム、ゲルマニウム、ＩＩＩ－Ｖ材料、ニオブ酸リチウム、タンタル酸リチウム、窒化アルミニウム、ＰＺＴなどから作られている。
【0082】
優先的には、中間層４を、接合ステップｄ）の前に、複合層２に堆積させる。例として、中間層４の厚さは、場合により、数ナノメートル～数ミクロンの間で変動する。中間層４は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、及び窒化アルミニウムから選択された材料から形成されるのが有利である。中間層４は、場合により、様々な、知られている化学堆積技法によって堆積させる。
【0083】
一方では、この中間層４は、焼結複合層２を封入して、本発明による基板１０の様々な層間の相互汚染のリスクを回避又は少なくとも制限し、他方では、中間層４は、前記中間層４の表面を、焼結複合層２の組成に特有の方法ではなく、従来の方法で調製することが可能なため、有用層５との接合を達成する観点から有利である可能性がある。
【0084】
接合ステップは、接触させる２つの表面、すなわち、有用層５の第１の面５ａと複合層２の自由面との分子接着による直接接合のステップであるのが有利である。従来技術でよく知られている分子接着の原理は、ここではさらに詳細には説明しない。
【0085】
或いは、接合は、接着材料の層の追加によって、又は意図された用途に適した他の任意の接合技法によって達成されてもよい。
【0086】
ほとんどの接合プロセスでは、組み立てられる基板は、良好な表面仕上げ（清浄度、低い粗さなど）を有している必要がある。
【0087】
一変形形態によると、接合ステップｄ）のために用意される有用層５は、半導体、絶縁体、又は導体、又はさらには圧電体から選択された材料から構成されるドナー基板５’である（図５ｄ）。
【0088】
次いで、製造方法は、ドナー基板５’をその裏面５ｂ’から高周波マイクロエレクトロニクスデバイスの製造のために有用層５に望まれる厚さまで薄くするステップｅ）を含む。
【0089】
例として、薄化ステップであるステップｅ）は、当業者に知られている薄膜転写プロセス、その中でもとりわけ、以下に基づくことができる。
【0090】
スマートカット（ＳｍａｒｔＣｕｔ）（商標）プロセスは、（接合ステップの前の）ドナー基板への軽水素及び／又はヘリウムイオンの注入に基づいており、次いで、（接合ステップの後の）剥離ステップにより、イオンの注入深さによって規定される脆弱化面と同じレベルで、薄い表面層（有用層）をドナー基板から分離することができる。場合により、高温熱処理を含む仕上げステップは、最終的に、有用層５に必要な表面及び結晶品質を与える。本方法は、数ナノメートル～約１．５μｍの厚さの非常に薄い有用層、例えばシリコン層の製造に特に適している。
【0091】
特に、例えば数１０ナノメートル～２０μｍの厚さの、より厚い有用層を得ることを可能にするスマートカットプロセスとそれに続くエピタキシのステップ。
【0092】
機械的、化学的及び／又は化学機械的薄化プロセス。これらは、例えば研削及び研磨（化学機械研磨又はＣＭＰ）によって、ドナー基板をその裏面から有用層に望まれる厚さまで薄くすることにある。これらのプロセスは、例えば数ミクロン～数１０ミクロン、又は実際には数１００ミクロンもの厚さのいわゆる厚い層の転写に特に適している。
【0093】
上述したように、薄化のステップｅ）は、場合により、有用層５の面５ｂを仕上げるための熱処理を含む。基板１０は、特に、焼結複合層２がキャリア基板１の熱膨張係数と一致する熱膨張係数を有しているため、高温（９００℃～１１００℃、又はさらには１２００℃）での熱処理であっても、熱処理に十分に耐え、したがって、基板１０の関連付けられた応力及び反り（湾曲）を制限する。
【0094】
本発明は、
上述したような基板１０と、
マイクロエレクトロニクスデバイスの層２０であって、前記基板１０（図４）、特に有用層５の面５ｂに生成された、層２０と、
を含む高周波マイクロエレクトロニクスデバイス構造１００にも関する。
上述したような基板１０と、
マイクロエレクトロニクスデバイスの層２０であって、前記基板１０（図４）、特に有用層５の面５ｂに生成された、層２０と、
を含む高周波マイクロエレクトロニクスデバイス構造１００にも関する。
【0095】
マイクロエレクトロニクスデバイスは、場合により、アンテナアダプタ若しくはスイッチ、又は電力増幅器、又は低雑音増幅器、又は受動部品、又は高周波で動作する他の回路、又は高周波ＭＥＭＳ部品、又は高周波フィルタである。
【0096】
もちろん、本発明は、記載された実施形態に限定されず、請求項によって定義されるような本発明の範囲から逸脱しない、それらの実施例及び変形実施形態が想定され得る。
【図1】
【図1a】
【図1b】
【図2a】
【図2b】
【図3a】
【図3b】
【図4】
【図5a】
【図5b】
【図5c】
【図5d】
【図5e】