ホーム > 特許ランキング > ラピスセミコンダクタ株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-06-26
(45)【発行日】2023-07-04
(54)【発明の名称】半導体装置及び半導体装置の製造方法
(51)【国際特許分類】
H01L 21/336 20060101AFI20230627BHJP
H01L 29/788 20060101ALI20230627BHJP
H01L 29/792 20060101ALI20230627BHJP
H10B 41/30 20230101ALI20230627BHJP
H10B 41/70 20230101ALI20230627BHJP
【ＦＩ】
H01L29/78 371
H10B41/30
H10B41/70
【請求項の数】
6
(21)【出願番号】P 2019069319
(22)【出願日】2019-03-29
(65)【公開番号】P2020167356
(43)【公開日】2020-10-08
【審査請求日】2022-01-25
(73)【特許権者】
【識別番号】308033711
【氏名又は名称】ラピスセミコンダクタ株式会社
(74)【代理人】
【識別番号】100084995
【弁理士】
【氏名又は名称】加藤 和詳
(74)【代理人】
【識別番号】100099025
【弁理士】
【氏名又は名称】福田 浩志
(72)【発明者】
【氏名】柴口 拓
【審査官】柴山 将隆
(56)【参考文献】
【文献】特開２００７－１１００７３（ＪＰ，Ａ）
【文献】特開２０１６－１３６６２２（ＪＰ，Ａ）
【文献】特開２００５－１７５４１１（ＪＰ，Ａ）
【文献】特開２００２－０９４０２９（ＪＰ，Ａ）
【文献】特開平０３－２０６６６１（ＪＰ，Ａ）
【文献】特開２００５－０２６６９６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２９／７８
Ｈ１０Ｂ ４１／３０
Ｈ１０Ｂ ４１／７０
(57)【特許請求の範囲】
【請求項1】
半導体基板と、前記半導体基板上に配置された不揮発性メモリセルと、を備え、
前記不揮発性メモリセルは、データ書き込み用電界効果トランジスタ、及び前記データ書き込み用電界効果トランジスタに隣接するデータ読み出し用電界効果トランジスタを含み、
前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタは、それぞれ、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された浮遊ゲートと、前記半導体基板の厚さ方向から見て前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層と、を有し、
前記拡散層は、前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタに共有されており、
前記データ読み出し用電界効果トランジスタの前記ゲート絶縁膜の厚みが、前記データ書き込み用電界効果トランジスタの前記ゲート絶縁膜の厚みよりも小さい、半導体装置。
【請求項2】
前記ゲート絶縁膜が、酸化膜又は酸窒化膜である、請求項１に記載の半導体装置。
【請求項3】
前記データ書き込み用電界効果トランジスタの前記ゲート絶縁膜の厚みが４ｎｍ～１０ｎｍであり、前記データ読み出し用電界効果トランジスタの前記ゲート絶縁膜の厚みが２ｎｍ～４ｎｍである、請求項１又は請求項２に記載の半導体装置。
【請求項4】
データ書き込み用電界効果トランジスタ、及び前記データ書き込み用電界効果トランジスタに隣接するデータ読み出し用電界効果トランジスタを含む不揮発性メモリセルを備えた半導体装置の製造方法であって、半導体基板の前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタを形成する領域に、前記データ書き込み用電界効果トランジスタにおけるゲート絶縁膜の厚さ方向の一部を構成するための第１絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜のうち、前記データ読み出し用電界効果トランジスタを形成する領域における前記第１絶縁膜を除去する第１絶縁膜一部除去工程と、
前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタを形成する領域に、前記第１絶縁膜とともに前記データ書き込み用電界効果トランジスタにおける前記ゲート絶縁膜を構成し、かつ、前記データ読み出し用電界効果トランジスタにおけるゲート絶縁膜を構成する第２絶縁膜を形成する第２絶縁膜形成工程と、
前記データ書き込み用電界効果トランジスタの前記ゲート絶縁膜上及び前記データ読み出し用電界効果トランジスタの前記ゲート絶縁膜上のそれぞれに浮遊ゲートを形成する工程と、
前記半導体基板の厚さ方向から見て、前記データ書き込み用電界効果トランジスタの前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成し、かつ、前記データ読み出し用電界効果トランジスタの前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成し、前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタに共有される拡散層を形成する工程と、
を含む、半導体装置の製造方法。
【請求項5】
前記第１絶縁膜形成工程において形成する前記第１絶縁膜の厚みが、前記第２絶縁膜形成工程において形成する前記第２絶縁膜の厚みよりも大きい、請求項４に記載の半導体装置の製造方法。
【請求項6】
前記第１絶縁膜及び前記第２絶縁膜として、酸化膜又は酸窒化膜を形成する、請求項４又は請求項５項に記載の半導体装置の製造方法。【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【0002】
１回だけ書き込み可能な（ＯＴＰ：Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）不揮発性メモリに対し、書き換え可能な（ＭＴＰ：Ｍｕｌｔｉ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）不揮発性メモリが知られている。
ＭＴＰ不揮発性メモリセルの使用例として、Ｓｉ半導体製品の製造番号のように比較的小容量の情報を記憶するための不揮発性メモリ回路部や、近年ではアパレルや商品流通に使用されるＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグの置き換えとして不揮発性メモリ回路部を有するものがある。
ＭＴＰ不揮発性メモリセルの使用例として、Ｓｉ半導体製品の製造番号のように比較的小容量の情報を記憶するための不揮発性メモリ回路部や、近年ではアパレルや商品流通に使用されるＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグの置き換えとして不揮発性メモリ回路部を有するものがある。
【0003】
例えば、特許文献１には、複数の不揮発性メモリセルをアレイ状に配置し、各ビット毎にメモリセル選択用の電界効果トランジスタが電気的に接続された不揮発性メモリが開示されている。この不揮発性メモリセルは、データ書き込み用の電界効果トランジスタと、データ読み出し用の電界効果トランジスタと、容量部とを有しており、データ書き込み用の電界効果トランジスタおよびデータ読み出し用の電界効果トランジスタのゲート電極は、同じ浮遊ゲート電極の一部で構成されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２００６－１９６７５８号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本開示は、データ書き込み用の電界効果トランジスタとデータ読み出し用電界効果トランジスタを備え、各電界効果トランジスタに適した特性を発揮することができる不揮発性メモリを備えた半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示に係る半導体装置は、半導体基板と、
前記半導体基板上に配置された不揮発性メモリセルと、を備え、
前記不揮発性メモリセルは、データ書き込み用電界効果トランジスタ、及び前記データ書き込み用電界効果トランジスタに隣接するデータ読み出し用電界効果トランジスタを含み、
前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタは、それぞれ、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された浮遊ゲートと、前記半導体基板の厚さ方向から見て前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層と、を有し、
前記データ読み出し用電界効果トランジスタの前記ゲート絶縁膜の厚みと、前記データ書き込み用電界効果トランジスタの前記ゲート絶縁膜の厚みとが異なる。
前記半導体基板上に配置された不揮発性メモリセルと、を備え、
前記不揮発性メモリセルは、データ書き込み用電界効果トランジスタ、及び前記データ書き込み用電界効果トランジスタに隣接するデータ読み出し用電界効果トランジスタを含み、
前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタは、それぞれ、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された浮遊ゲートと、前記半導体基板の厚さ方向から見て前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層と、を有し、
前記データ読み出し用電界効果トランジスタの前記ゲート絶縁膜の厚みと、前記データ書き込み用電界効果トランジスタの前記ゲート絶縁膜の厚みとが異なる。
【0007】
本実施形態に係る半導体装置の製造方法は、データ書き込み用電界効果トランジスタ、及び前記データ書き込み用電界効果トランジスタに隣接するデータ読み出し用電界効果トランジスタを含む不揮発性メモリセルを備えた半導体装置の製造方法であって、
半導体基板の前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタを形成する領域に、前記データ読み出し用電界効果トランジスタ及び前記データ書き込み用電界効果トランジスタの一方におけるゲート絶縁膜の厚さ方向の一部を構成するための第１絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜のうち、前記データ読み出し用電界効果トランジスタ及び前記データ書き込み用電界効果トランジスタの他方を形成する領域における前記第１絶縁膜を除去する第１絶縁膜一部除去工程と、
前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタを形成する領域に、前記一方における前記第１絶縁膜とともに前記ゲート絶縁膜を構成し、かつ、前記他方におけるゲート絶縁膜を構成する第２絶縁膜を形成する第２絶縁膜形成工程と、
前記データ書き込み用電界効果トランジスタの前記ゲート絶縁膜上及び前記データ読み出し用電界効果トランジスタの前記ゲート絶縁膜上のそれぞれに浮遊ゲートを形成する工程と、
前記半導体基板の厚さ方向から見て、前記データ書き込み用電界効果トランジスタの前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層並びに前記データ読み出し用電界効果トランジスタの前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層を形成する工程と、
を含む。
半導体基板の前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタを形成する領域に、前記データ読み出し用電界効果トランジスタ及び前記データ書き込み用電界効果トランジスタの一方におけるゲート絶縁膜の厚さ方向の一部を構成するための第１絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜のうち、前記データ読み出し用電界効果トランジスタ及び前記データ書き込み用電界効果トランジスタの他方を形成する領域における前記第１絶縁膜を除去する第１絶縁膜一部除去工程と、
前記データ書き込み用電界効果トランジスタ及び前記データ読み出し用電界効果トランジスタを形成する領域に、前記一方における前記第１絶縁膜とともに前記ゲート絶縁膜を構成し、かつ、前記他方におけるゲート絶縁膜を構成する第２絶縁膜を形成する第２絶縁膜形成工程と、
前記データ書き込み用電界効果トランジスタの前記ゲート絶縁膜上及び前記データ読み出し用電界効果トランジスタの前記ゲート絶縁膜上のそれぞれに浮遊ゲートを形成する工程と、
前記半導体基板の厚さ方向から見て、前記データ書き込み用電界効果トランジスタの前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層並びに前記データ読み出し用電界効果トランジスタの前記浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層を形成する工程と、
を含む。
【発明の効果】
【0008】
本開示によれば、データ書き込み用の電界効果トランジスタとデータ読み出し用電界効果トランジスタを備え、各電界効果トランジスタに適した特性を発揮することができる不揮発性メモリを備えた半導体装置及びその製造方法が提供される。
【図面の簡単な説明】
【0009】
【図1】本開示の実施形態に係る半導体装置の不揮発性メモリセルの一例を示す概略構成図である。
【図3】本開示の実施形態に係る半導体装置の製造方法の一例を示す概略断面図である。
【図4】本開示の実施形態に係る半導体装置の製造方法の一例を示す概略断面図である。
【図5】本開示の実施形態に係る半導体装置の製造方法の一例を示す概略断面図である。
【図6】本開示の実施形態に係る半導体装置の製造方法の一例を示す概略断面図である。
【図7】本開示の実施形態に係る半導体装置の製造方法の一例を示す概略断面図である。
【図8】本開示の実施形態に係る半導体装置の製造方法の一例を示す概略断面図である。
【図9】本開示の実施形態に係る半導体装置の製造方法の一例を示す概略断面図である。
【図10】本開示の実施形態に係る半導体装置の製造方法の一例を示す概略断面図である。
【図11】本開示の実施形態に係る半導体装置の製造方法の一例を示す概略断面図である。
【図12】本開示の実施形態に係る半導体装置の製造方法の一例を示す概略断面図である。
【図13】本開示の実施形態に係る半導体装置の製造方法の一例を示す概略断面図である。
【発明を実施するための形態】
【0010】
以下、本開示の実施形態（本実施形態）について図面を参照しつつ説明する。尚、各図面において、実質的に同一又は等価な構成要素又は部分には同一の参照符号を付している。また、本明細書において「工程」との語は、独立した工程だけでなく、他の工程と明確に区別できない場合であっても工程の所期の目的が達成されれば、本用語に含まれる。
【0011】
不揮発性メモリセルの性能を評価する特性として、フローティングゲートの電荷が時間変化することによって、記憶されたデータが失われるまでに要する時間、すなわち、データリテンション特性がある。
従来のＭＴＰ不揮発性メモリセルにおけるデータ書き込み用の電界効果トランジスタおよびデータ読み出し用の電界効果トランジスタでは、通常、データ書き込み用の電界効果トランジスタのゲート酸化膜はデータリテンション特性を考慮して４ｎｍ～１０ｎｍの膜厚で熱酸化により形成されるのが一般的である。
このようにデータ書き込み用電界効果トランジスタとデータ読み出し用電界効果トランジスタを備えた不揮発性メモリセルを製造する場合、データ書き込み用電界効果トランジスタに隣接するデータ読み出し用電界効果トランジスタは、データ書き込み用電界効果トランジスタと同じプロセスで形成されることになり、データ読み出し用電界効果トランジスタのゲート酸化膜は、データ書き込み用電界効果トランジスタのゲート酸化膜と同じ厚みで形成されることになる。
従来のＭＴＰ不揮発性メモリセルにおけるデータ書き込み用の電界効果トランジスタおよびデータ読み出し用の電界効果トランジスタでは、通常、データ書き込み用の電界効果トランジスタのゲート酸化膜はデータリテンション特性を考慮して４ｎｍ～１０ｎｍの膜厚で熱酸化により形成されるのが一般的である。
このようにデータ書き込み用電界効果トランジスタとデータ読み出し用電界効果トランジスタを備えた不揮発性メモリセルを製造する場合、データ書き込み用電界効果トランジスタに隣接するデータ読み出し用電界効果トランジスタは、データ書き込み用電界効果トランジスタと同じプロセスで形成されることになり、データ読み出し用電界効果トランジスタのゲート酸化膜は、データ書き込み用電界効果トランジスタのゲート酸化膜と同じ厚みで形成されることになる。
【0012】
データ読み出し用電界効果トランジスタのゲート酸化膜の厚みも４ｎｍ～１０ｎｍである場合、データ読み出し用電界効果トランジスタのチャネルを十分にＯＮするためには２～３Ｖ程度のゲート電圧が必要となる。しかし、例えば、アパレルや商品流通に使用されるＲＦタグの置き換えとして使用される不揮発性メモリセルの電圧としては１．０Ｖ～１．５Ｖ程度が上限であり、メモリセルがＯＮ状態での駆動電流値が十分得られない。
【0013】
そこで、本発明者が検討を重ねたところ、データ書き込み用電界効果トランジスタと、データ読み出し用電界効果トランジスタとを備えた不揮発性メモリセルにおいて、各トランジスタに要求される機能、環境等に適したゲート絶縁膜の厚みとすれば、各トランジスタに適した閾値電圧とすることができることを見出し、本開示に係る不揮発性メモリセル及びその製造方法の完成に至った。
【0014】
本実施形態に係る半導体装置は、半導体基板と、半導体基板上に配置された不揮発性メモリセルと、を備え、不揮発性メモリセルは、データ書き込み用電界効果トランジスタ、及びデータ書き込み用電界効果トランジスタに隣接するデータ読み出し用電界効果トランジスタを含んでいる。データ書き込み用電界効果トランジスタ及びデータ読み出し用電界効果トランジスタは、それぞれ、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された浮遊ゲートと、半導体基板の厚さ方向から見て浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層と、を有し、データ読み出し用電界効果トランジスタのゲート絶縁膜の厚みと、データ書き込み用電界効果トランジスタのゲート絶縁膜の厚みとが異なっている。
【0015】
図１は、本開示の実施形態（本実施形態）に係る半導体装置における不揮発性メモリセルの構成の一例を概略的に示している。図１に示す不揮発性メモリセル５０は、データ書き込み用電界効果トランジスタ１００、及びデータ書き込み用電界効果トランジスタ１００に隣接するデータ読み出し用電界効果トランジスタ２００を含んでいる。なお、図１に示す不揮発性メモリセルにおいて、１８はアクティブ領域（読み出しトランジスタ）、２０はコンタクト、２２はサイドウォール、２４，３４はｎ型ウェル領域、３２、３６はアクティブ領域（データ書き込み部）、３８は浮遊ゲート、４０はアクティブ領域（基板電位）である。
【0016】
図２には、図１のＡ－Ａ線断面において点線Ｂで囲まれる領域に含まれるデータ書き込み用電界効果トランジスタ１００及びデータ書き込み用電界効果トランジスタ１００に付随するデータ読み出し用電界効果トランジスタ２００が概略的に示されている。
データ書き込み用電界効果トランジスタ１００は、シリコン基板の表層部におけるｐウェル３０２上に形成されたＳｉＯ２等のゲート絶縁膜１０２，１０４と、ゲート絶縁膜１０２，１０４上に形成された浮遊ゲート１０６とを備えている。また、ｐウェル３０２の表層部の、浮遊ゲート１０６を間に挟む位置においてソース・ドレインを構成するｎ型拡散層３１０Ａ，３１０Ｂを有する。浮遊ゲート１０６の側面は、ＳｉＯ２等の絶縁体で構成されるサイドウォール１１２によって覆われている。浮遊ゲート１０６の表面及びｎ型拡散層３１０Ａ，３１０Ｂの表面には、例えばコバルトシリサイド等のシリコンと金属との化合物からなる合金層１０８，３１２Ａ，３１２Ｂが設けられている。
データ書き込み用電界効果トランジスタ１００は、シリコン基板の表層部におけるｐウェル３０２上に形成されたＳｉＯ２等のゲート絶縁膜１０２，１０４と、ゲート絶縁膜１０２，１０４上に形成された浮遊ゲート１０６とを備えている。また、ｐウェル３０２の表層部の、浮遊ゲート１０６を間に挟む位置においてソース・ドレインを構成するｎ型拡散層３１０Ａ，３１０Ｂを有する。浮遊ゲート１０６の側面は、ＳｉＯ２等の絶縁体で構成されるサイドウォール１１２によって覆われている。浮遊ゲート１０６の表面及びｎ型拡散層３１０Ａ，３１０Ｂの表面には、例えばコバルトシリサイド等のシリコンと金属との化合物からなる合金層１０８，３１２Ａ，３１２Ｂが設けられている。
【0017】
一方、データ読み出し用電界効果トランジスタ２００は、シリコン基板１０上において、データ書き込み用電界効果トランジスタ１００の近傍に設けられている。データ読み出し用電界効果トランジスタ２００は、ｐウェル３０２の表面にＳｉＯ２等で構成されたゲート絶縁膜２０４と、ゲート絶縁膜２０４上にポリシリコンで構成された浮遊ゲート２０６と、ｐウェル３０２の表層部において浮遊ゲート２０６を間に挟む位置においてソース・ドレインを構成するｎ型拡散層３１０Ｂ，３１０Ｃを有する。なお、ｎ型拡散層３１２Ｂは、データ書き込み用電界効果トランジスタ１００と共有している。
そして、データ読み出し用電界効果トランジスタ２００のゲート絶縁膜２０４の厚みは、データ書き込み用電界効果トランジスタ１００のゲート絶縁膜１０２，１０４の厚みよりも小さくなっている。
また、データ読み出し用電界効果トランジスタ２００の浮遊ゲート２０６は、データ書き込み用電界効果トランジスタ１００の浮遊ゲート１０６とは電気的に分離されている。浮遊ゲート２０６の側面は、ＳｉＯ２等の絶縁体で構成されるサイドウォール２１２によって覆われている。浮遊ゲート２０６の表面及びｎ型拡散層３１２Ｂ，３１２Ｃの表面には、例えばコバルトシリサイド等のシリコンと金属との化合物からなる合金層２０８，３１２Ｂ，３１２Ｃが設けられている。
そして、データ読み出し用電界効果トランジスタ２００のゲート絶縁膜２０４の厚みは、データ書き込み用電界効果トランジスタ１００のゲート絶縁膜１０２，１０４の厚みよりも小さくなっている。
また、データ読み出し用電界効果トランジスタ２００の浮遊ゲート２０６は、データ書き込み用電界効果トランジスタ１００の浮遊ゲート１０６とは電気的に分離されている。浮遊ゲート２０６の側面は、ＳｉＯ２等の絶縁体で構成されるサイドウォール２１２によって覆われている。浮遊ゲート２０６の表面及びｎ型拡散層３１２Ｂ，３１２Ｃの表面には、例えばコバルトシリサイド等のシリコンと金属との化合物からなる合金層２０８，３１２Ｂ，３１２Ｃが設けられている。
【0018】
データ書き込み用電界効果トランジスタ１００及びデータ読み出し用電界効果トランジスタ２００の外周部全体が、主としてＳｉ３Ｎ４を含んで構成される厚さ２０ｎｍ～４０ｎｍ程度のシリコン窒化膜１１０で覆われている。
以下、本実施形態に係る半導体装置の製造方法の一例を示しながら、本実施形態に係る半導体装置の不揮発性メモリセルの主な構成について具体的に説明する。
以下、本実施形態に係る半導体装置の製造方法の一例を示しながら、本実施形態に係る半導体装置の不揮発性メモリセルの主な構成について具体的に説明する。
【0019】
本開示に係る半導体装置の製造方法は特に限定されないが、半導体基板のデータ書き込み用電界効果トランジスタ及びデータ読み出し用電界効果トランジスタを形成する領域に、データ読み出し用電界効果トランジスタ及びデータ書き込み用電界効果トランジスタの一方におけるゲート絶縁膜の厚さ方向の一部を構成するための第１絶縁膜を形成する第１絶縁膜形成工程と、第１絶縁膜のうち、データ読み出し用電界効果トランジスタ及びデータ書き込み用電界効果トランジスタの他方を形成する領域における第１絶縁膜を除去する第１絶縁膜一部除去工程と、データ書き込み用電界効果トランジスタ及びデータ読み出し用電界効果トランジスタを形成する領域に、一方における第１絶縁膜とともにゲート絶縁膜を構成し、かつ、他方におけるゲート絶縁膜を構成する第２絶縁膜を形成する第２絶縁膜形成工程と、データ書き込み用電界効果トランジスタのゲート絶縁膜上及びデータ読み出し用電界効果トランジスタのゲート絶縁膜上のそれぞれに浮遊ゲートを形成する工程と、半導体基板の厚さ方向から見て、データ書き込み用電界効果トランジスタの浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層並びにデータ読み出し用電界効果トランジスタの浮遊ゲートを間に挟む位置においてソース領域及びドレイン領域を構成する拡散層を形成する工程と、を含む方法によって好適に製造することができる。
【0020】
図３～図１３は、本実施形態に係る半導体装置の不揮発性メモリセルにおけるデータ書き込み用電界効果トランジスタ及びデータ読み出し用電界効果トランジスタを形成する工程の一例を示している。なお、本開示において使用する半導体基板はｐ型でもｎ型でもよいが、製造容易性の観点から、ｐ型の半導体基板であることが好ましい。本実施形態では、ｐ型のシリコン基板を用いる場合について説明する。
【0021】
（トレンチの形成）
シリコン基板１０の一方の面に熱酸化法によりシリコン酸化膜（ＳｉＯ２）１２及びＣＶＤ法によってシリコン窒化膜（Ｓｉ３Ｎ４）１４を順次形成する。
次いで、シリコン窒化膜１４上に、フォトリソグラフィ及びエッチングによりデータ書き込み用電界効果トランジスタ１００及びデータ読み出し用電界効果トランジスタ２００を形成する領域（本開示において「トランジスタ形成領域」と称する場合がある。）以外のシリコン酸化膜１２、シリコン窒化膜１４を除去する。
次いで、シリコン酸化膜１２、シリコン窒化膜１４をマスクとしてエッチングを行い、シリコン基板１０の一部に溝（トレンチ）１５を形成する（図３）。
シリコン基板１０の一方の面に熱酸化法によりシリコン酸化膜（ＳｉＯ２）１２及びＣＶＤ法によってシリコン窒化膜（Ｓｉ３Ｎ４）１４を順次形成する。
次いで、シリコン窒化膜１４上に、フォトリソグラフィ及びエッチングによりデータ書き込み用電界効果トランジスタ１００及びデータ読み出し用電界効果トランジスタ２００を形成する領域（本開示において「トランジスタ形成領域」と称する場合がある。）以外のシリコン酸化膜１２、シリコン窒化膜１４を除去する。
次いで、シリコン酸化膜１２、シリコン窒化膜１４をマスクとしてエッチングを行い、シリコン基板１０の一部に溝（トレンチ）１５を形成する（図３）。
【0022】
（素子分離膜の形成）
次に、ＨＤＰＣＶＤ法（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によりトレンチ１５内に埋め込まれるシリコン酸化膜（埋め込み酸化膜）を形成する。
次に、表面をＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化し、トレンチ形成のためのマスクとして形成したシリコン酸化膜１２、シリコン窒化膜１４を例えばドライエッチングによって除去する。これにより、シリコン基板１０に形成したトレンチ１５内にシリコン酸化膜が埋め込まれた素子分離膜３０８が形成される。
さらに、前酸化を行い、シリコン基板１０上及び素子分離膜３０８上にシリコン酸化膜（前酸化膜）１６を形成する（図４）。
次に、ＨＤＰＣＶＤ法（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によりトレンチ１５内に埋め込まれるシリコン酸化膜（埋め込み酸化膜）を形成する。
次に、表面をＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化し、トレンチ形成のためのマスクとして形成したシリコン酸化膜１２、シリコン窒化膜１４を例えばドライエッチングによって除去する。これにより、シリコン基板１０に形成したトレンチ１５内にシリコン酸化膜が埋め込まれた素子分離膜３０８が形成される。
さらに、前酸化を行い、シリコン基板１０上及び素子分離膜３０８上にシリコン酸化膜（前酸化膜）１６を形成する（図４）。
【0023】
（ウェルの形成）
次に、イオン注入法によりシリコン基板１０内の所定の深さに、例えばボロンを注入してｐ型の導電型を有するｐウェル３０６を形成する。さらにシリコン基板１０の表層部にヒ素またはリンを注入する。これにより、Ｖｔ（閾値）調整のためのｐ型の導電型を有するｐウェル３０２を形成する（図５）。
次に、イオン注入法によりシリコン基板１０内の所定の深さに、例えばボロンを注入してｐ型の導電型を有するｐウェル３０６を形成する。さらにシリコン基板１０の表層部にヒ素またはリンを注入する。これにより、Ｖｔ（閾値）調整のためのｐ型の導電型を有するｐウェル３０２を形成する（図５）。
【0024】
（第１ゲート絶縁膜の形成）
次に、前酸化膜１６を除去した後、トランジスタ形成領域に第１ゲート絶縁膜（第１絶縁膜）１０２を形成する（図６）。
第１ゲート絶縁膜としては、酸化膜又は酸窒化膜が好ましい。本実施形態においては第１ゲート絶縁膜１０２として、例えばＣＶＤ法又は熱酸化によって、ｐウェル３０２及び素子分離膜３０８の表面を一体的に覆うシリコン酸化膜１０２を形成する。
本実施形態では、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗにおいては第１ゲート絶縁膜１０２と後述する第２ゲート絶縁膜１０４とが積層されることでデータ書き込み用電界効果トランジスタ１００のゲート絶縁膜を構成することになる。一方、データ読み出し用電界効果トランジスタ２００を形成する領域Ｒにおいては第１ゲート絶縁膜１０２は除去され、第２ゲート絶縁膜１０４がデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒのゲート絶縁膜を構成することになる。
次に、前酸化膜１６を除去した後、トランジスタ形成領域に第１ゲート絶縁膜（第１絶縁膜）１０２を形成する（図６）。
第１ゲート絶縁膜としては、酸化膜又は酸窒化膜が好ましい。本実施形態においては第１ゲート絶縁膜１０２として、例えばＣＶＤ法又は熱酸化によって、ｐウェル３０２及び素子分離膜３０８の表面を一体的に覆うシリコン酸化膜１０２を形成する。
本実施形態では、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗにおいては第１ゲート絶縁膜１０２と後述する第２ゲート絶縁膜１０４とが積層されることでデータ書き込み用電界効果トランジスタ１００のゲート絶縁膜を構成することになる。一方、データ読み出し用電界効果トランジスタ２００を形成する領域Ｒにおいては第１ゲート絶縁膜１０２は除去され、第２ゲート絶縁膜１０４がデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒのゲート絶縁膜を構成することになる。
【0025】
本実施形態におけるデータ書き込み用電界効果トランジスタ１００のゲート絶縁膜１０２，１０４の厚みは、リテンション特性を満たす観点から４ｎｍ～１０ｎｍが好ましく、データ読み出し用電界効果トランジスタ２００のゲート絶縁膜２０４の厚みは低電圧化の観点から２ｎｍ～４ｎｍが好ましい。また、第１ゲート絶縁膜１０２は、データ書き込み用電界効果トランジスタ１００に要求されるゲート絶縁膜の厚みから第２ゲート絶縁膜１０４，２０４の厚みを差し引いた厚みで形成することが好ましい。データ書き込み用電界効果トランジスタ１００のゲート絶縁膜１０２，１０４の厚みは、データ読み出し用電界効果トランジスタ２００のゲート絶縁膜２０４の厚みの２倍以上とすることが好ましいため、第１ゲート絶縁膜１０２は、第２ゲート絶縁膜１０４，２０４よりも大きい厚みで形成することが好ましく、具体的には、２ｎｍ～６ｎｍの厚みで形成することが好ましい。
【0026】
（第１ゲート絶縁膜の一部除去）
第１ゲート絶縁膜１０２を形成した領域のうち、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗ及びデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒの一方の領域における第１ゲート絶縁膜１０２を除去する。本実施形態では、データ読み出し用電界効果トランジスタ２００を形成する領域Ｒにおける第１ゲート絶縁膜１０２を除去する。
第１ゲート絶縁膜１０２のうち、データ書き込み用の電界効果トランジスタを形成する領域のみフォトリソグラフィによってレジストマスク１８で覆う。そして、データ読み出し用の電界効果トランジスタを形成する領域Ｒにおけるレジストマスク１８で覆われていない第１ゲート絶縁膜１０２をドライエッチング又はウエットエッチングにより除去する（図７）。
第１ゲート絶縁膜１０２を形成した領域のうち、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗ及びデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒの一方の領域における第１ゲート絶縁膜１０２を除去する。本実施形態では、データ読み出し用電界効果トランジスタ２００を形成する領域Ｒにおける第１ゲート絶縁膜１０２を除去する。
第１ゲート絶縁膜１０２のうち、データ書き込み用の電界効果トランジスタを形成する領域のみフォトリソグラフィによってレジストマスク１８で覆う。そして、データ読み出し用の電界効果トランジスタを形成する領域Ｒにおけるレジストマスク１８で覆われていない第１ゲート絶縁膜１０２をドライエッチング又はウエットエッチングにより除去する（図７）。
【0027】
（第２ゲート絶縁膜形成工程）
次に、レジストマスク１８を除去し、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗ及びデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒに第２ゲート絶縁膜（第２絶縁膜）１０４，２０４を形成する（図８）。
前述したように、本実施形態では、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗにおいては第１ゲート絶縁膜１０２と第２ゲート絶縁膜１０４とが一体となってデータ書き込み用電界効果トランジスタ１００のゲート絶縁膜を構成し、データ読み出し用電界効果トランジスタ２００を形成する領域Ｒにおいては、第２ゲート絶縁膜２０４がデータ読み出し用電界効果トランジスタ２００のゲート絶縁膜を構成することになる。
次に、レジストマスク１８を除去し、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗ及びデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒに第２ゲート絶縁膜（第２絶縁膜）１０４，２０４を形成する（図８）。
前述したように、本実施形態では、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗにおいては第１ゲート絶縁膜１０２と第２ゲート絶縁膜１０４とが一体となってデータ書き込み用電界効果トランジスタ１００のゲート絶縁膜を構成し、データ読み出し用電界効果トランジスタ２００を形成する領域Ｒにおいては、第２ゲート絶縁膜２０４がデータ読み出し用電界効果トランジスタ２００のゲート絶縁膜を構成することになる。
【0028】
第１ゲート絶縁膜１０２を２ｎｍ～６ｎｍの厚みで形成した場合、データ書き込み用電界効果トランジスタ１００のリテンション特性と、データ読み出し用電界効果トランジスタ２００の低電圧化の観点から、第２ゲート絶縁膜２０４は２ｎｍ～４ｎｍの厚みで形成することが好ましい。これにより、データ書き込み用電界効果トランジスタ１００のゲート絶縁膜は、第１ゲート絶縁膜１０２と第２ゲート絶縁膜１０４とが積層された４ｎｍ～１０ｎｍの厚みを有し、データ読み出し用電界効果トランジスタ２００のゲート絶縁膜は、第２ゲート絶縁膜２０４による２ｎｍ～４ｎｍの厚みを有することになる。
なお、第２ゲート絶縁膜１０４，２０４は、第１ゲート絶縁膜１０２と同様、酸化膜又は酸窒化膜が好ましく、例えばＣＶＤ法又は熱酸化によって形成することができる。なお、例えば、第１ゲート絶縁膜１０２として酸化膜を形成し、第２ゲート絶縁膜として酸化物より誘電率の高い酸窒化膜を形成してもよい。
なお、第２ゲート絶縁膜１０４，２０４は、第１ゲート絶縁膜１０２と同様、酸化膜又は酸窒化膜が好ましく、例えばＣＶＤ法又は熱酸化によって形成することができる。なお、例えば、第１ゲート絶縁膜１０２として酸化膜を形成し、第２ゲート絶縁膜として酸化物より誘電率の高い酸窒化膜を形成してもよい。
【0029】
（浮遊ゲートの形成）
次に、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗ及びデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒのそれぞれの第２ゲート絶縁膜１０４，２０４上に浮遊ゲート１０６，２０６を形成する。
例えば、ＣＶＤ法により第２ゲート絶縁膜１０４，２０４の表面にポリシリコン膜を形成する。続いて、イオン注入法により、ポリシリコン膜の全面にリンまたはヒ素を注入する。これにより、ポリシリコン膜の全体にｎ型の導電性が付与される。
次に、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗ及びデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒのそれぞれの第２ゲート絶縁膜１０４，２０４上に浮遊ゲート１０６，２０６を形成する。
例えば、ＣＶＤ法により第２ゲート絶縁膜１０４，２０４の表面にポリシリコン膜を形成する。続いて、イオン注入法により、ポリシリコン膜の全面にリンまたはヒ素を注入する。これにより、ポリシリコン膜の全体にｎ型の導電性が付与される。
【0030】
次に、フォトリソグラフィ及びエッチングを用いて、ポリシリコン膜をパターニングする。これにより、データ書き込み用電界効果トランジスタ１００の浮遊ゲート（フローティングゲート）１０６及びデータ読み出し用電界効果トランジスタ２００の浮遊ゲート（フローティングゲート）２０６が形成される（図９）。
【0031】
（サイドウォールの形成）
次に、ＣＶＤ法により、データ書き込み用電界効果トランジスタ１００の浮遊ゲート１０６及びデータ読み出し用電界効果トランジスタ２００の浮遊ゲート２０６の上面及び側面を覆うように、ＳｉＮ膜を形成後、ＳｉＯ２等の絶縁膜をシリコン基板１０上に形成する。
続いて、上記の絶縁膜をエッチバックする。これにより、データ書き込み用電界効果トランジスタ１００の浮遊ゲート１０６の側面を覆うサイドウォール１１２及びデータ読み出し用電界効果トランジスタ２００の浮遊ゲート２０６の側面を覆うサイドウォール２１２が形成される（図１０）。
次に、ＣＶＤ法により、データ書き込み用電界効果トランジスタ１００の浮遊ゲート１０６及びデータ読み出し用電界効果トランジスタ２００の浮遊ゲート２０６の上面及び側面を覆うように、ＳｉＮ膜を形成後、ＳｉＯ２等の絶縁膜をシリコン基板１０上に形成する。
続いて、上記の絶縁膜をエッチバックする。これにより、データ書き込み用電界効果トランジスタ１００の浮遊ゲート１０６の側面を覆うサイドウォール１１２及びデータ読み出し用電界効果トランジスタ２００の浮遊ゲート２０６の側面を覆うサイドウォール２１２が形成される（図１０）。
【0032】
（拡散層の形成）
次に、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗ及びデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒのそれぞれにおいて、シリコン基板１０内のシリコン基板１０の厚さ方向から見て浮遊ゲート１０６，２０６を間に挟む位置においてそれぞれソース領域及びドレイン領域を構成する拡散層３１０Ａ，３０１Ｂ，３１０Ｃを形成する。
例えば、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗ及びデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒのそれぞれにおいて、シリコン基板１０内のシリコン基板１０の厚さ方向から見て浮遊ゲート１０６，２０６を間に挟む位置におけるｐウェル３０２の表面にイオン注入法によりヒ素またはリンを注入する。これにより、ｐウェル３０２の表層部の、各浮遊ゲート１０６，２０６を間に挟む位置にソース・ドレインを構成するｎ型拡散層３１０Ａ，３１０Ｂ，３１０Ｃがそれぞれ形成される（図１１）。
次に、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗ及びデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒのそれぞれにおいて、シリコン基板１０内のシリコン基板１０の厚さ方向から見て浮遊ゲート１０６，２０６を間に挟む位置においてそれぞれソース領域及びドレイン領域を構成する拡散層３１０Ａ，３０１Ｂ，３１０Ｃを形成する。
例えば、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗ及びデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒのそれぞれにおいて、シリコン基板１０内のシリコン基板１０の厚さ方向から見て浮遊ゲート１０６，２０６を間に挟む位置におけるｐウェル３０２の表面にイオン注入法によりヒ素またはリンを注入する。これにより、ｐウェル３０２の表層部の、各浮遊ゲート１０６，２０６を間に挟む位置にソース・ドレインを構成するｎ型拡散層３１０Ａ，３１０Ｂ，３１０Ｃがそれぞれ形成される（図１１）。
【0033】
（酸化膜の除去／Ｃｏシリサイド層の形成）
次に、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗ及びデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒにおいて露出する酸化膜（ゲート絶縁膜１０２，１０４，２０４）を除去し、サリサイドプロセスを用いて、データ書き込み用電界効果トランジスタ１００及びデータ読み出し用電界効果トランジスタ２００のｎ型拡散層３１０Ａ，３１０Ｂ，３１０Ｃの表面及び浮遊ゲート１０６，２０６の表面に合金層３１２Ａ，３１２Ｂ，３１２Ｃ，１０８，２０８を形成する（図１２）。
次に、データ書き込み用電界効果トランジスタ１００を形成する領域Ｗ及びデータ読み出し用電界効果トランジスタ２００を形成する領域Ｒにおいて露出する酸化膜（ゲート絶縁膜１０２，１０４，２０４）を除去し、サリサイドプロセスを用いて、データ書き込み用電界効果トランジスタ１００及びデータ読み出し用電界効果トランジスタ２００のｎ型拡散層３１０Ａ，３１０Ｂ，３１０Ｃの表面及び浮遊ゲート１０６，２０６の表面に合金層３１２Ａ，３１２Ｂ，３１２Ｃ，１０８，２０８を形成する（図１２）。
【0034】
例えば、スパッタ法によりデータ書き込み用電界効果トランジスタ１００及びデータ読み出し用電界効果トランジスタ２００の表面全体を覆うように、シリコン基板１０上にコバルト膜を形成する。
続いて、熱処理によってシリコンとコバルト膜とが接している部分、すなわち、ｎ型拡散層３１０Ａ，３１０Ｂ，３１０Ｃの表面及び浮遊ゲート１０６，２０６の表面に主としてコバルトモノシリサイド（ＣｏＳｉ）を含むＣｏシリサイド層を形成する。
続いて、薬液処理によって、データ書き込み用電界効果トランジスタ１００及びデータ読み出し用電界効果トランジスタ２００以外の領域（素子分離領域）におけるコバルト膜を除去する。
続いて、更なる熱処理によってコバルトモノシリサイド（ＣｏＳｉ）をコバルトダイシリサイド（ＣｏＳｉ２）に相転移させる。
これにより、ｎ型拡散層３１０Ａ，３１０Ｂ，３１０Ｃ及び浮遊ゲート１０６，２０６の表面にそれぞれ、主としてコバルトダイシリサイド（ＣｏＳｉ２）を含む合金層３１２Ａ，３１２Ｂ，３１２Ｃ，１０８，２０８が形成される。なお、各熱処理は、加熱時間が短時間であるＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）によって行われる。
続いて、熱処理によってシリコンとコバルト膜とが接している部分、すなわち、ｎ型拡散層３１０Ａ，３１０Ｂ，３１０Ｃの表面及び浮遊ゲート１０６，２０６の表面に主としてコバルトモノシリサイド（ＣｏＳｉ）を含むＣｏシリサイド層を形成する。
続いて、薬液処理によって、データ書き込み用電界効果トランジスタ１００及びデータ読み出し用電界効果トランジスタ２００以外の領域（素子分離領域）におけるコバルト膜を除去する。
続いて、更なる熱処理によってコバルトモノシリサイド（ＣｏＳｉ）をコバルトダイシリサイド（ＣｏＳｉ２）に相転移させる。
これにより、ｎ型拡散層３１０Ａ，３１０Ｂ，３１０Ｃ及び浮遊ゲート１０６，２０６の表面にそれぞれ、主としてコバルトダイシリサイド（ＣｏＳｉ２）を含む合金層３１２Ａ，３１２Ｂ，３１２Ｃ，１０８，２０８が形成される。なお、各熱処理は、加熱時間が短時間であるＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）によって行われる。
【0035】
（層間絶縁膜の形成／コンタクトの形成）
その後、データ書き込み用電界効果トランジスタ１００及びデータ読み出し用電界効果トランジスタ２００を覆う層間絶縁膜（中間層）３２０を形成する。
さらに、データ書き込み用電界効果トランジスタ１００またはデータ読み出し用電界効果トランジスタ２００に接続されるコンタクト３２２を層間絶縁膜３２０内に形成する。コンタクト３２２を介してデータ書き込み用電界効果トランジスタ１００またはデータ読み出し用電界効果トランジスタ２００に接続される配線を層間絶縁膜３２０上に形成する工程などを経て不揮発性メモリセルが完成する（図１３）。
その後、データ書き込み用電界効果トランジスタ１００及びデータ読み出し用電界効果トランジスタ２００を覆う層間絶縁膜（中間層）３２０を形成する。
さらに、データ書き込み用電界効果トランジスタ１００またはデータ読み出し用電界効果トランジスタ２００に接続されるコンタクト３２２を層間絶縁膜３２０内に形成する。コンタクト３２２を介してデータ書き込み用電界効果トランジスタ１００またはデータ読み出し用電界効果トランジスタ２００に接続される配線を層間絶縁膜３２０上に形成する工程などを経て不揮発性メモリセルが完成する（図１３）。
【0036】
このようなプロセス工程を経ることで、例えば、データ書き込み用の電界効果トランジスタ１００のゲート絶縁膜１０２，１０４をリテンション特性を満たす４ｎｍ～１０ｎｍで形成し、かつデータ読み出し用の電界効果トランジスタ２００のゲート絶縁膜２０４は２ｎｍ～４ｎｍと薄膜化が可能となる。このような構造を有する不揮発性メモリセルを形成することで、データ書き込み用の電界効果トランジスタのリテンション特性を損なうことなく、データ読み出し用の電界効果トランジスタのゲート電圧低電圧化が可能となる。
【0037】
以上、本開示に係る半導体装置及びその製造方法について説明したが、本開示に係る半導体装置及びその製造方法は上記説明に限定されない。
例えば、本開示における不揮発性メモリの構成は図１、図２、図１３に示す構成に限定されず、データ書き込み用電界効果トランジスタ及びデータ読み出し用電界効果トランジスタを有する不揮発性メモリセルを備えた半導体装置であれば、本開示を適用することができる。
また、上記実施形態では、データ書き込み用電界効果トランジスタのゲート絶縁膜の厚みが、データ読み出し用電界効果トランジスタのゲート絶縁膜の厚みよりも大きくする場合について説明したが、データ読み出し用電界効果トランジスタに高電圧の印加が要求される場合などは、データ書き込み用電界効果トランジスタのゲート絶縁膜の厚みよりも、データ読み出し用電界効果トランジスタのゲート絶縁膜の厚みを大きくしてもよい。すなわち、各電界効果トランジスタに要求される特性（特に閾値電圧）に応じてゲート絶縁膜の厚みに設定すればよい。
また、本開示に係る半導体装置の用途は限定されず、データの書き換えが要求される導体装置であれば制限でなく適用することができる。
例えば、本開示における不揮発性メモリの構成は図１、図２、図１３に示す構成に限定されず、データ書き込み用電界効果トランジスタ及びデータ読み出し用電界効果トランジスタを有する不揮発性メモリセルを備えた半導体装置であれば、本開示を適用することができる。
また、上記実施形態では、データ書き込み用電界効果トランジスタのゲート絶縁膜の厚みが、データ読み出し用電界効果トランジスタのゲート絶縁膜の厚みよりも大きくする場合について説明したが、データ読み出し用電界効果トランジスタに高電圧の印加が要求される場合などは、データ書き込み用電界効果トランジスタのゲート絶縁膜の厚みよりも、データ読み出し用電界効果トランジスタのゲート絶縁膜の厚みを大きくしてもよい。すなわち、各電界効果トランジスタに要求される特性（特に閾値電圧）に応じてゲート絶縁膜の厚みに設定すればよい。
また、本開示に係る半導体装置の用途は限定されず、データの書き換えが要求される導体装置であれば制限でなく適用することができる。
【符号の説明】
【0038】
１０ シリコン基板
１２ シリコン酸化膜
１４ シリコン窒化膜
１５ トレンチ
１６ 前酸化膜
１８ レジストマスク
５０ 不揮発性メモリセル
１００ データ書き込み用電界効果トランジスタ
１０２ 第１ゲート絶縁膜（第１絶縁膜）
１０４ 第２ゲート絶縁膜（第２絶縁膜）
１０６ 浮遊ゲート
１０８ 合金層
１１０ シリコン窒化膜
１１２ サイドウォール
１２０ シリコン窒化膜
２００ データ読み出し用電界効果トランジスタ
２０４ 第２ゲート絶縁膜（第２絶縁膜）
２０６ 浮遊ゲート
２１２ サイドウォール
２０８ 合金層
２１２ 絶縁膜
２２０ シリコン窒化膜
３０２ ｐウェル
３０６ ｐウェル
３０８ 素子分離膜
３１０Ａ，３１０Ｂ，３１０Ｃ 拡散層
３１２Ａ，３１２Ｂ，３１２Ｃ 合金層
３２０ 層間絶縁膜
３２２ コンタクト
１２ シリコン酸化膜
１４ シリコン窒化膜
１５ トレンチ
１６ 前酸化膜
１８ レジストマスク
５０ 不揮発性メモリセル
１００ データ書き込み用電界効果トランジスタ
１０２ 第１ゲート絶縁膜（第１絶縁膜）
１０４ 第２ゲート絶縁膜（第２絶縁膜）
１０６ 浮遊ゲート
１０８ 合金層
１１０ シリコン窒化膜
１１２ サイドウォール
１２０ シリコン窒化膜
２００ データ読み出し用電界効果トランジスタ
２０４ 第２ゲート絶縁膜（第２絶縁膜）
２０６ 浮遊ゲート
２１２ サイドウォール
２０８ 合金層
２１２ 絶縁膜
２２０ シリコン窒化膜
３０２ ｐウェル
３０６ ｐウェル
３０８ 素子分離膜
３１０Ａ，３１０Ｂ，３１０Ｃ 拡散層
３１２Ａ，３１２Ｂ，３１２Ｃ 合金層
３２０ 層間絶縁膜
３２２ コンタクト
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
