特許 7309805 性能計算システム、性能計算方法及び電子装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-07-07

(45)【発行日】2023-07-18

(54)【発明の名称】性能計算システム、性能計算方法及び電子装置

(51)【国際特許分類】

   G06F 15/78 20060101AFI20230710BHJP

   G01R 31/28 20060101ALI20230710BHJP

【ＦＩ】

G06F15/78 517

G01R31/28 V

【請求項の数】 20

【外国語出願】

(21)【出願番号】P 2021169739

(22)【出願日】2021-10-15

(65)【公開番号】P2022067081

(43)【公開日】2022-05-02

【審査請求日】2021-11-18

(31)【優先権主張番号】109136175

(32)【優先日】2020-10-19

(33)【優先権主張国・地域又は機関】TW

(73)【特許権者】

【識別番号】507185945

【氏名又は名称】創意電子股▲ふん▼有限公司

(73)【特許権者】

【識別番号】500262038

【氏名又は名称】台湾積體電路製造股▲ふん▼有限公司

【氏名又は名称原語表記】Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ．

【住所又は居所原語表記】Ｎｏ．８， Ｌｉ－Ｈｓｉｎ Ｒｄ．６， Ｈｓｉｎｃｈｕ Ｓｃｉｅｎｃｅ Ｐａｒｋ， Ｈｓｉｎｃｈｕ， ＴＡＩＷＡＮ

(74)【代理人】

【識別番号】110002321

【氏名又は名称】弁理士法人永井国際特許事務所

(72)【発明者】

【氏名】汪 鼎豪

(72)【発明者】

【氏名】林 倍如

【審査官】坂東 博司

(56)【参考文献】

【文献】米国特許出願公開第２００８／０１２００６５（ＵＳ，Ａ１）

【文献】特開２０１２－０６４１５４（ＪＰ，Ａ）

【文献】特開２０１０－２８７０１８（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１３／００４１６０８（ＵＳ，Ａ１）

【文献】特開平１０－１３４０９３（ＪＰ，Ａ）

【文献】国際公開第１９９８／０１３７４２（ＷＯ，Ａ１）

【文献】特開２０１３－０２０６１４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １５／７８

Ｇ０１Ｒ ３１／２８

(57)【特許請求の範囲】

【請求項1】

複数の発振信号を生成し、且つチップの動作状態を検知して前記複数の発振信号の周期を調整するための複数の発振器回路システムを含むチップに適用される性能計算方法であって、
前記チップが第１の動作状態にある時、前記チップの第１の性能値又は前記第１の性能値の近似値を第１の関数の出力とし、前記複数の発振信号の周期をそれぞれ乗じた第１の係数を有する前記第１の関数を構築する工程と、
前記チップが第２の動作状態にある時、前記チップの第２の性能値又は前記第２の性能値の近似値を第２の関数の出力とし、前記複数の発振信号の周期をそれぞれ乗じた第２の係数を有する前記第２の関数を構築する工程と、
前記第１の関数のグラフ及び前記第２の関数のグラフの傾向に基づいて、前記第１の関数の前記第１の係数又は前記第２の関数の前記第２の係数を調整して、前記第１の関数のグラフと前記第２の関数のグラフとを所定の座標点で交差させる工程と、
前記座標点の一方側に位置する前記第１の関数のグラフの線分の１つ、前記座標点のもう一方側に位置する前記第２の関数のグラフの線分の１つ、及び前記座標点を用いて、前記チップの性能関数を構築する工程と、
を含む性能計算方法。

【請求項2】

前記チップの入出力（ｉｎｐｕｔ／ｏｕｔｐｕｔ；Ｉ／Ｏ）端は、動作電圧を受信するために用いられ、前記第１の動作状態は、前記動作電圧が第１の電圧値を有するか又は前記チップが第１の温度を有することであり、
前記第１の関数を構築する工程は、
前記複数の発振器回路システムから前記複数の発振信号を収集する工程と、
前記チップの前記第１の性能値を測定する工程と、
複数の第１の重み値を前記第１の関数の前記第１の係数としてそれぞれ前記複数の発振信号の周期に割り当てて、前記第１の関数を構築するとともに、前記第１の電圧値又は前記第１の温度を前記第１の関数の入力とし、前記第１の性能値又は前記第１の性能値の前記近似値を前記第１の関数の前記出力として、前記複数の第１の重み値を決定する工程と、
を含む請求項１に記載の性能計算方法。

【請求項3】

前記第２の動作状態は、前記動作電圧が第２の電圧値を有するか又は前記チップが第２の温度を有することであり、
前記第２の関数を構築する工程は、
前記複数の発振器回路システムから前記複数の発振信号を収集する工程と、
前記チップの前記第２の性能値を測定する工程と、
複数の第２の重み値を前記第２の関数の前記第２の係数としてそれぞれ前記複数の発振信号の周期に割り当てて、前記第２の関数を構築するとともに、前記第２の電圧値又は前記第２の温度を前記第２の関数の入力とし、前記第２の性能値又は前記第２の性能値の前記近似値を前記第２の関数の前記出力として、前記複数の第２の重み値を決定する工程と、
を含む請求項２に記載の性能計算方法。

【請求項4】

前記第１の関数のグラフ及び前記第２の関数のグラフの傾向に基づいて、前記第１の関数の前記第１の係数又は前記第２の関数の前記第２の係数を調整する工程は、
前記第２の電圧値を前記第１の関数の前記入力とすることで得られた前記第１の関数の前記出力が前記第２の性能値以上である場合、前記第１の関数の前記第１の係数を調整する工程と、
前記第１の電圧値を前記第２の関数の前記入力とすることで得られた前記第２の関数の前記出力が前記第１の性能値以上である場合、前記第２の関数の前記第２の係数を調整する工程と、
を含む請求項３に記載の性能計算方法。

【請求項5】

前記第１の関数のグラフの前記線分は、それぞれ前記座標点の左側及び右側に位置する第１の線分及び第２の線分を含み、前記第２の関数のグラフの前記線分は、それぞれ前記座標点の左側及び右側に位置する第３の線分及び第４の線分を含み、
前記チップの前記性能関数を構築する工程は、
前記第１の線分及び前記第３の線分のうち対応する電圧値をより高い性能値にマッピングするためのものを前記性能関数のグラフの第１の部分として選択する工程と、
前記第２の線分及び前記第４の線分のうち別の対応する電圧値を別のより高い性能値にマッピングするためのものを前記性能関数のグラフの第２の部分として選択する工程と、
前記第１の部分、前記第２の部分及び前記座標点に基づいて、前記性能関数を構築する工程と、
を含む請求項１～４の何れか一項に記載の性能計算方法。

【請求項6】

前記第１の関数のグラフ及び前記第２の関数のグラフの傾向に基づいて、前記第１の関数の前記第１の係数又は前記第２の関数の前記第２の係数を調整する工程は、
前記第２の電圧値を前記第１の関数の前記入力とすることで得られた前記第１の関数の前記出力が前記第２の性能値以下である場合、前記第１の関数の前記第１の係数を調整する工程と、
前記第１の電圧値を前記第２の関数の前記入力とすることで得られた前記第２の関数の前記出力が前記第１の性能値以下である場合、前記第２の関数の前記第２の係数を調整する工程と、
を含む請求項３に記載の性能計算方法。

【請求項7】

前記第１の関数のグラフの前記線分は、それぞれ前記座標点の左側及び右側に位置する第１の線分及び第２の線分を含み、前記第２の関数のグラフの前記線分は、それぞれ前記座標点の左側及び右側に位置する第３の線分及び第４の線分を含み、
前記チップの前記性能関数を構築する工程は、
前記第１の線分及び前記第３の線分のうち対応する電圧値をより低い性能値にマッピングするためのものを前記性能関数のグラフの第１の部分として選択する工程と、
前記第２の線分及び前記第４の線分のうち別の対応する電圧値を別のより低い性能値にマッピングするためのものを前記性能関数のグラフの第２の部分として選択する工程と、
前記第１の部分、前記第２の部分及び前記座標点に基づいて、前記性能関数を構築する工程と、
を含む請求項１～３及び６の何れか一項に記載の性能計算方法。

【請求項8】

前記性能関数の複数の出力は、前記第１の性能値又は前記第１の性能値の前記近似値、前記第２の性能値又は前記第２の性能値の前記近似値、及び前記座標点に対応する第３の性能値を含む請求項１～７の何れか一項に記載の性能計算方法。

【請求項9】

前記第１の性能値と前記第１の性能値の前記近似値との間の差分は、前記第１の性能値の０．１～１％であり、前記第２の性能値と前記第２の性能値の前記近似値との間の差分は、前記第２の性能値の０．１～１％である請求項１～８の何れか一項に記載の性能計算方法。

【請求項10】

電子装置と、
前記電子装置に結合されるチップであって、複数の発振信号を生成し、且つ前記チップの動作状態を検知して前記複数の発振信号の周期を調整するための複数の発振器回路システムと、前記複数の発振器回路システムに結合され、前記複数の発振信号を前記電子装置に伝送するための制御回路と、を含むチップと、
を備える性能計算システムであって、
前記電子装置は、
前記チップが第１の動作状態にある時、前記チップの第１の性能値又は前記第１の性能値の近似値を第１の関数の出力とし、前記複数の発振信号の周期をそれぞれ乗じた第１の係数を有する前記第１の関数を構築する工程と、
前記チップが第２の動作状態にある時、前記チップの第２の性能値又は前記第２の性能値の近似値を第２の関数の出力とし、前記複数の発振信号の周期をそれぞれ乗じた第２の係数を有する前記第２の関数を構築する工程と、
前記第１の関数のグラフ及び前記第２の関数のグラフの傾向に基づいて、前記第１の関数の前記第１の係数又は前記第２の関数の前記第２の係数を調整して、前記第１の関数のグラフと前記第２の関数のグラフとを所定の座標点で交差させる工程と、
前記座標点の一方側に位置する前記第１の関数のグラフの線分の１つ、前記座標点のもう一方側に位置する前記第２の関数のグラフの線分の１つ、及び前記座標点を用いて、前記チップの性能関数を構築する工程と、を実行するように設けられる性能計算システム。

【請求項11】

前記チップの入出力（ｉｎｐｕｔ／ｏｕｔｐｕｔ；Ｉ／Ｏ）端は、動作電圧を受信するために用いられ、前記第１の動作状態は、前記動作電圧が第１の電圧値を有するか又は前記チップが第１の温度を有することであり、
前記電子装置は、前記第１の関数を構築する時、更に、
前記制御回路から前記複数の発振信号を受信する工程と、
前記チップの前記第１の性能値を測定する工程と、
複数の第１の重み値を前記第１の関数の前記第１の係数としてそれぞれ前記複数の発振信号の周期に割り当てて、前記第１の関数を構築するとともに、前記第１の電圧値又は前記第１の温度を前記第１の関数の入力とし、前記第１の性能値又は前記第１の性能値の前記近似値を前記第１の関数の前記出力として、前記複数の第１の重み値を決定する工程と、を実行するように更に設けられる請求項１０に記載の性能計算システム。

【請求項12】

前記第２の動作状態は、前記動作電圧が第２の電圧値を有するか又は前記チップが第２の温度を有することであり、
前記電子装置は、前記第２の関数を構築する時、更に、
前記制御回路から前記複数の発振信号を受信する工程と、
前記チップの前記第２の性能値を測定する工程と、
複数の第２の重み値を前記第２の関数の前記第２の係数としてそれぞれ前記複数の発振信号の周期に割り当てて、前記第２の関数を構築するとともに、前記第２の電圧値又は前記第２の温度を前記第２の関数の入力とし、前記第２の性能値又は前記第２の性能値の前記近似値を前記第２の関数の前記出力として、前記複数の第２の重み値を決定する工程と、を実行するように設けられる請求項１１に記載の性能計算システム。

【請求項13】

前記電子装置は、前記第１の関数のグラフ及び前記第２の関数のグラフの傾向に基づいて、前記第１の関数の前記第１の係数又は前記第２の関数の前記第２の係数を調整する時、
前記第２の電圧値を前記第１の関数の前記入力とすることで得られた前記第１の関数の前記出力が前記第２の性能値以上である場合、前記第１の関数の前記第１の係数を調整する工程と、
前記第１の電圧値を前記第２の関数の前記入力とすることで得られた前記第２の関数の前記出力が前記第１の性能値以上である場合、前記第２の関数の前記第２の係数を調整する工程と、を実行するように設けられる請求項１２に記載の性能計算システム。

【請求項14】

前記第１の関数のグラフの前記線分は、それぞれ前記座標点の左側及び右側に位置する第１の線分及び第２の線分を含み、前記第２の関数のグラフの前記線分は、それぞれ前記座標点の左側及び右側に位置する第３の線分及び第４の線分を含み、前記電子装置は、前記チップの前記性能関数を構築する時、
前記第１の線分及び前記第３の線分のうち対応する電圧値をより高い性能値にマッピングするためのものを前記性能関数のグラフの第１の部分として選択する工程と、
前記第２の線分及び前記第４の線分のうち別の対応する電圧値を別のより高い性能値にマッピングするためのものを前記性能関数のグラフの第２の部分として選択する工程と、
前記第１の部分、前記第２の部分及び前記座標点に基づいて、前記性能関数を構築する工程と、を実行するように設けられる請求項１０～１３の何れか一項に記載の性能計算システム。

【請求項15】

前記電子装置は、前記第１の関数のグラフ及び前記第２の関数のグラフの傾向に基づいて、前記第１の関数の前記第１の係数又は前記第２の関数の前記第２の係数を調整する時、
前記第２の電圧値を前記第１の関数の前記入力とすることで得られた前記第１の関数の前記出力が前記第２の性能値以下である場合、前記第１の関数の前記第１の係数を調整する工程と、
前記第１の電圧値を前記第２の関数の前記入力とすることで得られた前記第２の関数の前記出力が前記第１の性能値以下である場合、前記第２の関数の前記第２の係数を調整する工程と、を実行するように設けられる請求項１２に記載の性能計算システム。

【請求項16】

前記第１の関数のグラフの前記線分は、それぞれ前記座標点の左側及び右側に位置する第１の線分及び第２の線分を含み、前記第２の関数のグラフの前記線分は、それぞれ前記座標点の左側及び右側に位置する第３の線分及び第４の線分を含み、前記電子装置は、前記チップの前記性能関数を構築する時、
前記第１の線分及び前記第３の線分のうち対応する電圧値をより低い性能値にマッピングするためのものを前記性能関数のグラフの第１の部分として選択する工程と、
前記第２の線分及び前記第４の線分のうち別の対応する電圧値を別のより低い性能値にマッピングするためのものを前記性能関数のグラフの第２の部分として選択する工程と、
前記第１の部分、前記第２の部分及び前記座標点に基づいて、前記性能関数を構築する工程と、を実行するように設けられる請求項１０～１２及び１５の何れか一項に記載の性能計算システム。

【請求項17】

前記性能関数の複数の出力は、前記第１の性能値又は前記第１の性能値の前記近似値、前記第２の性能値又は前記第２の性能値の前記近似値、及び前記座標点に対応する第３の性能値を含む請求項１０～１６の何れか一項に記載の性能計算システム。

【請求項18】

前記第１の性能値と前記第１の性能値の前記近似値との間の差分は、前記第１の性能値の０．１～１％であり、前記第２の性能値と前記第２の性能値の前記近似値との間の差分は、前記第２の性能値の０．１～１％である請求項１０～１７の何れか一項に記載の性能計算システム。

【請求項19】

複数の発振信号を生成し、且つチップの動作状態を検知して前記複数の発振信号の周期を調整するための複数の発振器回路システムと、前記複数の発振器回路システムに結合され、前記複数の発振信号を電子装置に伝送するための制御回路と、を含むチップに結合するための電子装置であって、
前記チップが第１の動作状態にある時、前記チップの第１の性能値又は前記第１の性能値の近似値を第１の関数の出力とし、前記複数の発振信号の周期をそれぞれ乗じた第１の係数を有する前記第１の関数を構築する工程と、
前記チップが第２の動作状態にある時、前記チップの第２の性能値又は前記第２の性能値の近似値を第２の関数の出力とし、前記複数の発振信号の周期をそれぞれ乗じた第２の係数を有する前記第２の関数を構築する工程と、
前記第１の関数のグラフ及び前記第２の関数のグラフの傾向に基づいて、前記第１の関数の前記第１の係数又は前記第２の関数の前記第２の係数を調整して、前記第１の関数のグラフと前記第２の関数のグラフとを所定の座標点で交差させる工程と、
前記座標点の一方側に位置する前記第１の関数のグラフの線分の１つ、前記座標点のもう一方側に位置する前記第２の関数のグラフの線分の１つ、及び前記座標点を用いて、前記チップの性能関数を構築する工程と、を実行するように設けられる電子装置。

【請求項20】

前記性能関数の複数の出力は、前記第１の性能値又は前記第１の性能値の前記近似値、前記第２の性能値又は前記第２の性能値の前記近似値、及び前記座標点に対応する第３の性能値を含む請求項１９に記載の電子装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示書類は、性能計算システム及びその性能計算方法に関し、特に、集積回路に適用される性能計算システム及びその性能計算方法に関する。

【背景技術】

【0002】

集積回路は、各種の電子装置に広く適用されており、その性能（例えば、遅延時間）が常に電子装置のユーザ体験に影響を与える。いくつかの時系列特性分析方法において、クリティカルパス（ｃｒｉｔｉｃａｌ ｐａｔｈ）によって集積回路の操作可能な最高周波数が決められるため、クリティカルパスにおける信号伝送特性が集積回路の性能を推定するために用いられる。

【発明の概要】

【発明が解決しようとする課題】

【0003】

これに鑑みて、如何にクリティカルパスによってチップの性能を迅速かつ正確に推定するかは、業界において解決すべき問題になっている。

【課題を解決するための手段】

【0004】

本開示書類は、複数の発振信号を生成し、且つチップの動作状態を検知して複数の発振信号の周期を調整するための複数の発振器回路システムを含むチップに適用される性能計算方法であって、チップが第１の動作状態にある時、複数の発振信号の周期に基づいて、且つチップの第１の性能値又は第１の性能値の近似値に基づいて、第１の関数を構築する工程と、チップが第２の動作状態にある時、複数の発振信号の周期に基づいて、且つチップの第２の性能値又は第２の性能値の近似値に基づいて、第２の関数を構築する工程と、第１の関数のグラフ及び第２の関数のグラフの傾向に基づいて、第１の関数の係数又は第２の関数の係数を調整して、第１の関数のグラフと第２の関数のグラフとを座標点で交差させる工程と、第１の関数及び第２の関数に基づいて、チップの性能関数を構築する工程と、を含む性能計算方法を提供する。

【0005】

本開示書類は、電子装置と、前記電子装置に結合されるチップであって、複数の発振信号を生成し、且つチップの動作状態を検知して複数の発振信号の周期を調整するための複数の発振器回路システムと、複数の発振器回路システムに結合され、複数の発振信号を電子装置に伝送するための制御回路と、を含むチップと、を備える性能計算システムであって、電子装置は、チップが第１の動作状態にある時、複数の発振信号の周期に基づいて、且つチップの第１の性能値又は第１の性能値の近似値に基づいて、第１の関数を構築する工程と、チップが第２の動作状態にある時、複数の発振信号の周期に基づいて、且つチップの第２の性能値又は第２の性能値の近似値に基づいて、第２の関数を構築する工程と、第１の関数のグラフ及び第２の関数のグラフの傾向に基づいて、第１の関数の係数又は第２の関数の係数を調整して、第１の関数のグラフと第２の関数のグラフとを座標点で交差させる工程と、第１の関数及び第２の関数に基づいて、チップの性能関数を構築する工程と、を実行するように設けられる性能計算システムを提供する。

【0006】

本開示書類は、複数の発振信号を生成し、且つ前記チップの動作状態を検知して前記複数の発振信号の周期を調整するための複数の発振器回路システムと、複数の発振器回路システムに結合され、複数の発振信号を電子装置に伝送するための制御回路と、を含むチップに結合するための電子装置であって、チップが第１の動作状態にある時、複数の発振信号の周期に基づいて、且つチップの第１の性能値又は第１の性能値の近似値に基づいて、第１の関数を構築する工程と、チップが第２の動作状態にある時、複数の発振信号の周期に基づいて、且つチップの第２の性能値又は第２の性能値の近似値に基づいて、第２の関数を構築する工程と、第１の関数のグラフ及び第２の関数のグラフの傾向に基づいて、第１の関数の係数又は第２の関数の係数を調整して、第１の関数のグラフと第２の関数のグラフとを座標点で交差させる工程と、第１の関数及び第２の関数に基づいて、チップの性能関数を構築する工程と、を実行するように設けられる電子装置を提供する。

【発明の効果】

【0007】

上記複数の実施例の利点の１つは、チップの性能を正確に推定することができることである。

【0008】

上記複数の実施例の別の利点は、計算過程が簡単であり、時系列分析の時間を短縮するとともに関連するハードウェアに対する要求を低下させることに寄与することである。

【図面の簡単な説明】

【0009】

【図1】本開示書類の一実施例による性能計算システムの簡略化された機能ブロック図である。

【図2】本開示書類の一実施例による発振器回路システムの簡略化された機能ブロック図である。

【図3A】本開示書類の一実施例による性能計算方法の一部のフローチャートである。

【図3B】本開示書類の一実施例による性能計算方法の別の一部のフローチャートである。

【図4】本開示書類の一実施例による第１の関数及び第２の関数のグラフ模式図である。

【図5】本開示書類の一実施例による複数の第１の重み値の調整過程の模式図である。

【図6】本開示書類の一実施例による複数の第２の重み値の調整過程の模式図である。

【図7】本開示書類の一実施例による性能関数のグラフ模式図である。

【図8A】本開示書類の一実施例による性能計算方法の一部のフローチャートである。

【図8B】本開示書類の一実施例による性能計算方法の別の一部のフローチャートである。

【図9】本開示書類の一実施例による第１の関数及び第２の関数のグラフ模式図である。

【図10】本開示書類の一実施例による性能関数のグラフ模式図である。

【発明を実施するための形態】

【0010】

以下、関連図面に合わせて本開示書類の実施例を説明する。図面において、同じ符号は、同じ又は類似する素子又は方法のフローを示す。

【0011】

図１は、本開示書類の一実施例による性能計算システム１００の簡略化された機能ブロック図である。性能計算システム１００は、チップ１１０と、電子装置１２０と、を備える。チップ１１０は、複数の発振器回路システム１１２－１～１１２－ｎと、制御回路１１４と、を含む。発振器回路システム１１２－１～１１２－ｎは、チップ１１０の異なる位置に設けられる。発振器回路システム１１２－１～１１２－ｎの各々は、所在位置のプロセスの変化、電圧の変化、寄生素子の変化及び温度の変化等の因子に基づいて対応する周期を有する複数の発振信号ＯＳ－１～ＯＳ－ｎを生成する。制御回路１１４は、発振器回路システム１１２－１～１１２－ｎに結合され、発振信号ＯＳ－１～ＯＳ－ｎを受信するために用いられる。制御回路１１４は、更に電子装置１２０に結合され、発振信号ＯＳ－１～ＯＳ－ｎを電子装置１２０に伝達するために用いられる。

【0012】

チップ１１０は、動作電圧ＶＤＤを受信するための入出力（ｉｎｐｕｔ／ｏｕｐｕｔ；Ｉ／Ｏ）端１１６を更に含む。動作電圧ＶＤＤは、チップ１１０を駆動するために用いられ、即ち、発振器回路システム１１２－１～１１２－ｎを駆動するために使用される。図面を簡潔にして説明しやすくするために、チップ１１０における他の素子及び接続関係については、図１に図示されていない。

【0013】

いくつかの実施例において、制御回路１１４は、高速周辺機器相互接続（ＰＣＩｅ）インタフェース回路又はユニバーサルシリアルバス（ＵＳＢ）インタフェース回路等の各種の適切な信号伝送インタフェース回路によって達成されてよい。

【0014】

電子装置１２０は、発振信号ＯＳ－１～ＯＳ－ｎに基づいてチップ１１０が異なる大きさの動作電圧ＶＤＤで作動する時の性能を計算するために用いられる。いくつかの実施例において、電子装置１２０は、試験機、コンピュータ又は論理演算能力を有する他の装置によって達成されてよい。

【0015】

図２は、本開示書類の一実施例による発振器回路システム２００の簡略化された機能ブロック図である。図１の発振器回路システム１１２－１～１１２－ｎの各々は、図２の発振器回路システム２００によって達成されてよく、即ち、発振信号ＯＳ－１～ＯＳ－ｎの各々は、図２の複数の検知信号Ｓａ、Ｓｂ及びＳｃの集合であってよい。

【0016】

発振器回路システム２００は、複数の発振器回路２１０、２２０、２３０を含む。発振器回路２１０、２２０、２３０は、それぞれチップ１１０のプロセスの変化、寄生素子の変化及び電圧の変化を検知するために用いられる。

【0017】

詳細には、発振器回路２１０は、複数のリング発振器１０ａ～１０ｃ、２０ａ～２０ｃ、３０ａ～３０ｃを含む。リング発振器１０ａ～１０ｃ、２０ａ～２０ｃ、３０ａ～３０ｃの各々は、直列に結合される複数のインバータＩＮＶによって達成されてよい。インバータＩＮＶは、直列に接続されるＰ型トランジスタＭＰ及びＮ型トランジスタＭＮを含み、Ｐ型トランジスタＭＰは、動作電圧ＶＤＤを受信するために用いられる。

【0018】

本実施例において、リング発振器１０ａ～１０ｃ同士のＰ型トランジスタＭＰは、異なる限界電圧を有する。例えば、リング発振器１０ａ～１０ｃにおけるＰ型トランジスタＭＰは、それぞれ低限界電圧、標準限界電圧及び高限界電圧を有する。

【0019】

また、リング発振器２０ａ～２０ｃ同士のＮ型トランジスタＭＮは、異なる限界電圧を有する。例えば、リング発振器２０ａ～２０ｃにおけるＮ型トランジスタＭＮは、それぞれ低限界電圧、標準限界電圧及び高限界電圧を有する。

【0020】

更に、リング発振器３０ａ～３０ｃの何れか１つのＮ型トランジスタＭＮ及びＰ型トランジスタＭＰの限界電圧は、リング発振器３０ａ～３０ｃにおける他のもののＮ型トランジスタＭＮ及びＰ型トランジスタＭＰの限界電圧とは異なる。例えば、リング発振器３０ａのＮ型トランジスタＭＮ及びＰ型トランジスタＭＰは、低限界電圧を有し、リング発振器３０ｂのＮ型トランジスタＭＮ及びＰ型トランジスタＭＰは、標準限界電圧を有し、リング発振器３０ｃのＮ型トランジスタＭＮ及びＰ型トランジスタＭＰは、高限界電圧を有する。

【0021】

このように、発振器回路２１０がプロセスの変化に敏感であるため、複数の検知信号Ｓａの周期は、チップ１１０のプロセスの変化を反映するために使用される。

【0022】

発振器回路２２０は、リング発振器４０ａ～４０ｆを含み、リング発振器４０ａ～４０ｆの各々は、直列に結合される複数のインバータＩＮＶによって達成されてよい。リング発振器４０ａ～４０ｆの内部ワイヤＷＲ（即ち、隣接する２つのインバータＩＮＶの間の接続線）は、異なる金属層によって達成される。例えば、リング発振器４０ａの内部ワイヤＷＲは、第１の金属層Ｍ１によって達成される。また、例えば、リング発振器４０ｂの内部ワイヤＷＲは、第２の金属層Ｍ２によって達成され、その他についてはこのように類推すればよい。

【0023】

このように、リング発振器４０ａ～４０ｆが寄生素子の変化（例えば、金属配線による寄生容量又は寄生抵抗の変化）に敏感であるため、複数の検知信号Ｓｂの周期は、チップ１１０の寄生素子の変化を反映するために使用される。

【0024】

発振器回路２３０は、リング発振器５０を含み、リング発振器５０は、直列に結合される複数のインバータＩＮＶによって達成されてよく、且つ隣接する２つのインバータＩＮＶの間に電圧制御素子３２が結合されている。即ち、電圧制御素子３２は、インバータＩＮＶの負荷として見されてよい。動作電圧ＶＤＤは、インバータＩＮＶを駆動するために用いられるほか、電圧制御素子３２のインピーダンスを設定するためにも用いられる。例えば、電圧制御素子３２は、容量値が動作電圧ＶＤＤに伴って変化する電圧制御容量によって達成されてよい。

【0025】

このように、リング発振器５０が動作電圧ＶＤＤの変化に敏感であるため、検知信号Ｓｃの周期は、動作電圧ＶＤＤの変化を反映するために使用される。

【0026】

以上から分かるように、図１における発振信号ＯＳ－１～ＯＳ－ｎの各々が図２における複数の検知信号Ｓａ、Ｓｂ、Ｓｃの集合であってよいため、発振信号ＯＳ－１～ＯＳ－ｎの各々の周期は、それに対応する位置のプロセスの変化、寄生素子の変化及び動作電圧ＶＤＤの変化を反映するために使用される。また、図２における発振器回路２１０、２２０、２３０の各々に含まれるリング発振器の数は、例示的な実施例に過ぎず、リング発振器の数は、実際の設計要求に応じて調整される。

【0027】

図３Ａ及び図３Ｂは、本開示書類の一実施例による性能計算方法３００のフローチャートである。図１の性能計算システム１００は、チップ１１０の性能を推定するように性能計算方法３００を実行するために用いられる。理解しやすくするために、図１、図３Ａ及び図３Ｂを同時に参照されたい。

【0028】

工程Ｓ３０２において、電子装置１２０は、動作電圧ＶＤＤを第１の電圧値Ｖ１に設定して、発振器システム１１２－１～１１２－ｎを駆動する。従って、電子装置１２０は、発振信号ＯＳ－１～ＯＳ－ｎを受信し、発振信号ＯＳ－１～ＯＳ－ｎに基づいて第１の電圧値Ｖ１に対応する周期を取得する。

【0029】

工程Ｓ３０４において、電子装置１２０は、チップ１１０のパス（図示せず）を測定し、チップ１１０が第１の電圧値Ｖ１で作動する時の第１の性能値Ｔ１を取得する。前記パスは、チップ１１０のクリティカルパス（ｃｒｉｔｉｃａｌ ｐａｔｈ）であってよい。

【0030】

工程Ｓ３０６において、電子装置１２０は、第１の性能値Ｔ１及び発振信号ＯＳ－１～ＯＳ－ｎの周期に基づいて、下記『式１』に示す第１の関数を構築する。第１の関数は、後続の工程においてチップ１１０の性能関数を推定するために用いられる。

【0031】

『式１』において、符号「ｆｕｎａ」は、第１の関数を表し、符号「Ｔｏ」は、発振信号ＯＳ－１～ＯＳ－ｎの周期を表し、符号「Ｋａ」は、発振信号ＯＳ－１～ＯＳ－ｎの周期に対応する複数の第１の重み値を表す。前述したように、発振信号ＯＳ－１～ＯＳ－ｎの周期は、動作電圧ＶＤＤに伴って変化するため、第１の電圧値Ｖ１を入力とする関数として表されてよい。

【0032】

第１の関数「ｆｕｎａ」を構築するために、電子装置１２０は、複数の第１の重み値を第１の関数「ｆｕｎａ」の係数としてそれぞれ発振信号ＯＳ－１～ＯＳ－ｎの周期に割り当て、既知の第１の電圧値Ｖ１及び第１の性能値Ｔ１（又は第１の性能値Ｔ１の近似値）をそれぞれ第１の関数「ｆｕｎａ」の入力及び出力とし、複数の第１の重み値を求める。即ち、第１の電圧値Ｖ１を第１の関数「ｆｕｎａ」の入力とする場合、複数の第１の重み値により、第１の性能値Ｔ１（又は第１の性能値Ｔ１の近似値）が第１の関数「ｆｕｎａ」の出力となる。いくつかの実施例において、図４における曲線４１０（実線で示される）は、第１の関数「ｆｕｎａ」のグラフである。

【0033】

工程Ｓ３０８において、電子装置１２０は、動作電圧ＶＤＤを第２の電圧値Ｖ２に設定して、発振器システム１１２－１～１１２－ｎを駆動する。従って、電子装置１２０は、発振信号ＯＳ－１～ＯＳ－ｎを受信し、発振信号ＯＳ－１～ＯＳ－ｎに基づいて第２の電圧値Ｖ２に対応する周期を取得する。

【0034】

工程Ｓ３１０において、電子装置１２０は、チップ１１０のパス（図示せず、例えばクリティカルパス）を測定し、チップ１１０が第２の電圧値Ｖ２で作動する時の第２の性能値Ｔ２を取得する。

【0035】

工程Ｓ３１２において、電子装置１２０は、第２の性能値Ｔ２及び発振信号ＯＳ－１～ＯＳ－ｎの周期に基づいて、下記『式２』に示す第２の関数を構築する。第２の関数は、後続の工程においてチップ１１０の性能関数を推定するために用いられる。

【0036】

『式２』において、符号「ｆｕｎｂ」は、第２の関数を表し、符号「Ｔｏ」は、発振信号ＯＳ－１～ＯＳ－ｎの周期を表し、符号「Ｋｂ」は、発振信号ＯＳ－１～ＯＳ－ｎの周期に対応する複数の第２の重み値を表す。同様に、発振信号ＯＳ－１～ＯＳ－ｎの周期は、第２の電圧値Ｖ２を入力とする関数として表されてよく、ここで繰り返して説明しない。

【0037】

第２の関数「ｆｕｎｂ」を構築するために、電子装置１２０は、複数の第２の重み値を第２の関数「ｆｕｎｂ」の係数としてそれぞれ発振信号ＯＳ－１～ＯＳ－ｎの周期に割り当て、既知の第２の電圧値Ｖ２及び第２の性能値Ｔ２（又は第２の性能値Ｔ２の近似値）をそれぞれ第２の関数「ｆｕｎｂ」の入力及び出力とし、複数の第２の重み値を求める。即ち、第２の電圧値Ｖ２を第２の関数「ｆｕｎｂ」の入力とする場合、複数の第２の重み値により、第２の性能値Ｔ２（又は第２の性能値Ｔ２の近似値）が第２の関数「ｆｕｎｂ」の出力となる。いくつかの実施例において、図４における曲線４２０（破線で示される）は、第２の関数「ｆｕｎｂ」のグラフである。

【0038】

いくつかの実施例において、上記第１の性能値Ｔ１の近似値と第１の性能値Ｔ１との間の差分は、第１の性能値Ｔ１の０．１～１％である。第２の性能値Ｔ２の近似値と第２の性能値Ｔ２との間の差分は、第２の性能値Ｔ２の０．１～１％である。

【0039】

いくつかの実施例において、電子装置１２０は、工程Ｓ３０２～Ｓ３０４において、チップ１１０を第１の温度で作動させ、チップ１１０の第１の温度に対応する第１の性能値Ｔ１を取得し、工程Ｓ３０６において、既知の第１の温度及び第１の性能値Ｔ１（又は第１の性能値Ｔ１の近似値）をそれぞれ第１の関数「ｆｕｎａ」の入力及び出力とし、複数の第１の重み値を求める。続いて、電子装置１２０は、工程Ｓ３０８～Ｓ３１０において、チップ１１０を第２の温度で作動させ、チップ１１０の第２の温度に対応する第２の性能値Ｔ２を取得し、工程Ｓ３１２において、既知の第２の温度及び第２の性能値Ｔ２（又は第２の性能値Ｔ２の近似値）をそれぞれ第２の関数「ｆｕｎｂ」の入力及び出力とし、複数の第２の重み値を求める。要するに、本開示書類の第１の性能値Ｔ１及び第２の性能値Ｔ２は、チップ１１０が異なる動作状態で作動する時に測定されたものであり、前述した異なる動作状態は、動作電圧ＶＤＤの違い及び／又はチップ１１０の温度の違いを含んでよい。

【0040】

続いて、工程Ｓ３１４及び工程Ｓ３１６において、電子装置１２０は、第１の関数「ｆｕｎａ」のグラフ（例えば曲線４１０）及び第２の関数「ｆｕｎｂ」のグラフ（例えば曲線４２０）の傾向が所定のルールを満たすか否かを判定する。この所定のルールにより、第１の関数「ｆｕｎａ」のグラフと第２の関数「ｆｕｎｂ」のグラフが座標点Ｎ１で交差するように設定し、座標点Ｎ１は、第３の性能値Ｔ３に対応する。電子装置１２０は、判定結果に基づいて第１の関数「ｆｕｎａ」における第１の重み値及び／又は第２の関数「ｆｕｎｂ」における第２の重み値を調整する。

【0041】

工程Ｓ３１４において、電子装置１２０は、第１の関数「ｆｕｎａ」が第２の電圧値Ｖ２を入力とする場合、第１の関数「ｆｕｎａ」の出力が第２の性能値Ｔ２以上であるか否かを判定する。そうであれば、電子装置１２０は、第１の関数「ｆｕｎａ」が第２の電圧値Ｖ２を入力とする場合にその出力が第２の性能値Ｔ２よりも小さいように、工程Ｓ３１６を実行して複数の第１の重み値を調整する。そうでなければ、電子装置１２０は、引き続き工程Ｓ３１８を実行する。

【0042】

例えば、図５を参照されたく、曲線５１０（一点鎖線で示される）は、電子装置１２０が工程Ｓ３０２～Ｓ３０６を実行した後に得られた第１の関数「ｆｕｎａ」のグラフである。この場合、第１の関数「ｆｕｎａ」が第２の電圧値Ｖ２を入力とする場合、その出力は第４の性能値Ｔ４である。第４の性能値Ｔ４が第２の性能値Ｔ２よりも大きいため、電子装置１２０は、第１の関数「ｆｕｎａ」のグラフが曲線４１０に変化するまで、即ち、第１の関数「ｆｕｎａ」が第２の電圧値Ｖ２を入力とする場合、その出力が第２の性能値Ｔ２よりも小さい第５の性能値Ｔ５となるまで、第１の関数「ｆｕｎａ」の複数の第１の重み値を１回又は複数回調整する。

【0043】

工程Ｓ３１８において、電子装置１２０は、第２の関数「ｆｕｎｂ」が第１の電圧値Ｖ１を入力とする場合、第２の関数「ｆｕｎｂ」の出力が第１の性能値Ｔ１以上であるか否かを判定する。そうであれば、電子装置１２０は、第２の関数「ｆｕｎｂ」が第１の電圧値Ｖ１を入力とする場合にその出力が第１の性能値Ｔ１よりも小さいように、工程Ｓ３２０を実行して複数の第２の重み値を調整する。そうでなければ、電子装置１２０は、引き続きＳ３２２を実行する。

【0044】

例えば、図６を参照されたく、曲線６１０（一点鎖線で示される）は、電子装置１２０が工程Ｓ３０８～Ｓ３１２を実行した後に得られた第２の関数「ｆｕｎｂ」のグラフである。この場合、第２の関数「ｆｕｎｂ」が第１の電圧値Ｖ１を入力とする場合、その出力は第６の性能値Ｔ６である。第６の性能値Ｔ６が第１の性能値Ｔ１よりも大きいため、電子装置１２０は、第２の関数「ｆｕｎｂ」のグラフが曲線４２０に変化するまで、即ち、第２の関数「ｆｕｎｂ」が第１の電圧値Ｖ１を入力とする場合、その出力が第１の性能値Ｔ１よりも小さい第７の性能値Ｔ７となるまで、第２の関数「ｆｕｎｂ」の複数の第２の重み値を１回又は複数回調整する。

【0045】

要するに、電子装置１２０は、上記の複数の第１の重み値「Ｋａ」及び複数の第２の重み値「Ｋｂ」を推定するために、チップ１１０の性能に基づいて補間又は多項式回帰等の演算を複数回実行することができる。続いて、電子装置１２０は、図３Ｂにおける工程Ｓ３２２～Ｓ３２６を実行し、第１の関数「ｆｕｎａ」及び第２の関数「ｆｕｎｂ」に基づいて、チップ１１０の性能関数を計算する。性能関数は、チップ１１０が異なる大きさの動作電圧ＶＤＤを受信した場合の対応する性能を推定するために使用される。理解しやすくするために、図３Ｂ、図４及び図７を同時に参照する。

【0046】

図４に示すように、曲線４１０は、それぞれ座標点Ｎ１の左側及び右側に位置する第１の線分Ｌａ及び第２の線分Ｌｂを含み、曲線４２０は、それぞれ座標点Ｎ１の左側及び右側に位置する第３の線分Ｌｃ及び第４の線分Ｌｄを含む。

【0047】

工程Ｓ３２２において、電子装置１２０は、第１の線分Ｌａ及び第３の線分Ｌｃのうち動作電圧ＶＤＤをチップ１１０のより高い性能値にマッピングするためのものを選択し、選択結果を性能関数のグラフの第１の部分Ｇａとする。本実施例において、図７に示すように、電子装置１２０は、第１の線分Ｌａを性能関数のグラフの第１の部分Ｇａとして選択する。

【0048】

工程Ｓ３２４において、電子装置１２０は、第２の線分Ｌｂ及び第４の線分Ｌｄのうち動作電圧ＶＤＤをチップ１１０のより高い性能値にマッピングするためのものを選択し、選択結果を性能関数のグラフの第２の部分Ｇｂとする。本実施例において、図７に示すように、電子装置１２０は、第４の線分Ｌｄを性能関数のグラフの第２の部分Ｇｂとして選択する。このように、電子装置１２０は、工程Ｓ３２０において、性能関数のグラフである、図７における前述した第１の部分Ｇａ、第２の部分Ｇｂ及び座標点Ｎ１を含む曲線７００を得る。

【0049】

工程Ｓ３２６において、電子装置１２０は、曲線７００に基づいて性能関数を算出する。いくつかの実施例において、チップ１１０の性能は、下記『式３』によって表されてよく、符号「ｆｕｎｔ」は、チップ１１０の性能関数を表す。

【0050】

図７から分かるように、いくつかの実施例において、性能関数の複数の出力（即ち、値域）は、第１の性能値Ｔ１又は第１の性能値Ｔ１の近似値、第２の性能値Ｔ２又は第２の性能値Ｔ２の近似値、及び座標点Ｎ１に対応する第３の性能値Ｔ３を含む。

【0051】

図８Ａ及び図８Ｂは、本開示書類の一実施例による性能計算方法８００のフローチャートである。図１の性能計算システム１００は、チップ１１０の性能を推定するように性能計算方法８００を実行するために用いられる。性能計算方法８００における工程Ｓ８０２～Ｓ８１２は、それぞれ性能計算方法３００の工程Ｓ３０２～Ｓ３１２と類似する。

【0052】

例えば、図９を参照されたく、本実施例において、第１の関数「ｆｕｎａ」を構築するために、電子装置１２０は、複数の第１の重み値を第１の関数「ｆｕｎａ」の係数としてそれぞれ発振信号ＯＳ－１～ＯＳ－ｎの周期に割り当て、既知の第１の電圧値Ｖ１’及び第１の性能値Ｔ１’（又は第１の性能値Ｔ１’の近似値）をそれぞれ第１の関数「ｆｕｎａ」の入力及び出力とし、複数の第１の重み値を求める。いくつかの実施例において、図９における曲線９１０（実線で示される）は、第１の関数「ｆｕｎａ」のグラフである。

【0053】

また、例えば、本実施例において、第２の関数「ｆｕｎｂ」を構築するために、電子装置１２０は、複数の第２の重み値を第２の関数「ｆｕｎｂ」の係数としてそれぞれ発振信号ＯＳ－１～ＯＳ－ｎの周期に割り当て、既知の第２の電圧値Ｖ２’及び第２の性能値Ｔ２’（又は第２の性能値Ｔ２’の近似値）をそれぞれ第２の関数「ｆｕｎｂ」の入力及び出力とし、複数の第２の重み値を求める。いくつかの実施例において、図９における曲線９２０（破線で示される）は、第２の関数「ｆｕｎｂ」のグラフである。簡潔にするために、工程Ｓ８０２～Ｓ８１２における前文と類似する他の内容について、ここで繰り返して説明しない。以下、工程Ｓ８１４から性能計算方法８００を説明する。

【0054】

工程Ｓ８１４において、電子装置１２０は、第１の関数「ｆｕｎａ」が第２の電圧値Ｖ２’を入力とする場合、第１の関数「ｆｕｎａ」の出力が第２の性能値Ｔ２’以下であるか否かを判定する。そうであれば、電子装置１２０は、第１の関数「ｆｕｎａ」が第２の電圧値Ｖ２’を入力とする場合にその出力が第２の性能値Ｔ２’よりも大きいように、工程Ｓ８１６を実行して複数の第１の重み値を調整する。そうでなければ、電子装置１２０は、引き続き工程Ｓ８１８を実行する。

【0055】

工程Ｓ８１８において、電子装置１２０は、第２の関数「ｆｕｎｂ」が第１の電圧値Ｖ１’を入力とする場合、第２の関数「ｆｕｎｂ」の出力が第１の性能値Ｔ１’以下であるか否かを判定する。そうであれば、電子装置１２０は、第２の関数「ｆｕｎｂ」が第１の電圧値Ｖ１’を入力とする場合にその出力が第１の性能値Ｔ１’よりも大きいように、工程Ｓ８２０を実行して複数の第２の重み値を調整する。そうでなければ、電子装置１２０は、引き続き工程Ｓ８２２を実行する。

【0056】

換言すれば、第１の関数「ｆｕｎａ」のグラフ及び第２の関数「ｆｕｎｂ」のグラフの傾向に対して、性能計算方法３００及び８００は、異なる所定のルールを有する。従って、第１の関数「ｆｕｎａ」のグラフ及び第２の関数「ｆｕｎｂ」のグラフは、図４及び図９において異なる傾向を有する。

【0057】

図９に示すように、曲線９１０は、それぞれ座標点Ｎ１’の左側及び右側に位置する第１の線分Ｌａ’及び第２の線分Ｌｂ’を含み、曲線９２０は、それぞれ座標点Ｎ１’の左側及び右側に位置する第３の線分Ｌｃ’及び第４の線分Ｌｄ’を含む。

【0058】

工程Ｓ８２２において、電子装置１２０は、第１の線分Ｌａ’及び第３の線分Ｌｃ’のうち動作電圧ＶＤＤをチップ１１０のより低い性能値にマッピングするためのものを選択し、選択結果を性能関数のグラフの第１の部分Ｇａ’とする。本実施例において、図１０に示すように、電子装置１２０は、第１の線分Ｌａ’を性能関数のグラフの第１の部分Ｇａ’として選択する。

【0059】

工程Ｓ８２４において、電子装置１２０は、第２の線分Ｌｂ’及び第４の線分Ｌｄ’のうち動作電圧ＶＤＤをチップ１１０のより低い性能値にマッピングするためのものを選択し、選択結果を性能関数のグラフの第２の部分Ｇｂ’とする。本実施例において、図１０に示すように、電子装置１２０は、第４の線分Ｌｄ’を性能関数のグラフの第２の部分Ｇｂ’として選択する。このように、電子装置１２０は、工程Ｓ８２０において、性能関数のグラフである、図１０における前述した第１の部分Ｇａ’、第２の部分Ｇｂ’及び座標点Ｎ１’を含む曲線１０００を得る。

【0060】

工程Ｓ８２６において、電子装置１２０は、曲線１０００に基づいて性能関数を算出する。性能関数の表現方法は、前述した『式３』と類似し、ここで繰り返して説明しない。図１０から分かるように、いくつかの実施例において、性能関数の複数の出力（即ち、値域）は、第１の性能値Ｔ１’又は第１の性能値Ｔ１’の近似値、第２の性能値Ｔ２’又は第２の性能値Ｔ２’の近似値、及び座標点Ｎ１’に対応する第３の性能値Ｔ３’を含む。

【0061】

以上を纏めると、本開示書類により提供される性能計算システム１００並びに性能計算方法３００及び８００は、チップ１１０における各種の変化因子を把握し、チップ１１０の性能（例えば、クリティカルパス上の信号遅延時間）を精確に推定することができる。

【0062】

また、性能計算方法３００及び８００の計算過程が簡便であり、時系列分析の時間を短縮するとともに関連するハードウェアに対する要求を低下させることに寄与する。

【0063】

明細書及び特許請求の範囲においていくつかの語彙を用いて特定の素子を指す。しかしながら、当業者であれば、同様の素子は、異なる名詞を使用して呼ばれる可能性があることを理解できるはずである。明細書及び特許請求の範囲は、名称の差異によって素子を区別するわけではなく、素子の機能上の差異を区別の基準とする。明細書及び特許請求の範囲において言及される「含む」は、開放的な用語であるため、「～を含むが、これに限定されない」と解釈すべきである。また、「結合」は、ここで如何なる直接接続手段及び間接接続手段も含む。従って、本文において第１の素子が第２の素子に結合されることが記述されている場合、第１の素子は、電気的接続又は無線伝送、光伝送等の信号接続形態によって第２の素子に直接接続されてもよく、或いは、他の素子又は接続手段によって前記第２の素子に間接的に電気的に接続されるか又は信号接続されてもよいことを表す。

【0064】

ここで使用される「及び／又は」の記述方式は、列挙されたもののうちの１つ又は複数の項目の任意の組み合わせを含む。なお、明細書において特に明示されていない限り、全ての単数形の用語は、同時に複数形の意味を含む。

【0065】

以上は、本開示書類の好ましい実施例に過ぎず、本開示書類の請求項に基づいてなされた等価の変化及び修飾は、いずれも本開示書類の範囲に属すべきである。

【符号の説明】

【0066】

１０ａ～１０ｃ、２０ａ～２０ｃ、３０ａ～３０ｃ、４０ａ～４０ｆ、５０ リング発振器
３２ 電圧制御素子
１００ 性能計算システム
１１０ チップ
１１２－１～１１２－ｎ、２００ 発振器回路システム
１１４ 制御回路
１１６ 入出力端
１２０ 電子装置
２１０～２３０ 発振器回路
３００、８００ 性能計算方法
４１０、４２０、５１０、６１０、７００、９１０、９２０、１０００ 曲線
Ｇａ、Ｇａ’ 性能関数のグラフの第１の部分
Ｇｂ、Ｇｂ’ 性能関数のグラフの第２の部分
ＩＮＶ インバータ
Ｌａ、Ｌａ’ 第１の線分
Ｌｂ、Ｌｂ’ 第２の線分
Ｌｃ、Ｌｃ’ 第３の線分
Ｌｄ、Ｌｄ’ 第４の線分
Ｍ１ 第１の金属層
Ｍ２ 第２の金属層
ＭＮ、ＭＰ トランジスタ
Ｎ１、Ｎ１’ 座標点
ＯＳ－１～ＯＳ－ｎ 発振信号
Ｓ３０２～Ｓ３２６、Ｓ８０２～Ｓ８２６ 工程
Ｓａ、Ｓｂ、Ｓｃ 検知信号
Ｔ１ 第１の性能値
Ｔ２ 第２の性能値
Ｔ３ 第３の性能値
Ｔ４ 第４の性能値
Ｔ５ 第５の性能値
Ｔ６ 第６の性能値
Ｔ７ 第７の性能値
Ｖ１、Ｖ１’ 第１の電圧値
Ｖ２、Ｖ２’ 第２の電圧値
ＶＤＤ 動作電圧
ＷＲ 内部ワイヤ

【図1】

【図2】

【図3A】

【図3B】

【図4】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図9】

【図10】