▶ アプライド マテリアルズ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-07-28
(45)【発行日】2023-08-07
(54)【発明の名称】ＭＲＡＭ用途のための構造を形成する方法
(51)【国際特許分類】
H10N 50/01 20230101AFI20230731BHJP
H10B 61/00 20230101ALI20230731BHJP
H01L 29/82 20060101ALI20230731BHJP
H10N 50/10 20230101ALI20230731BHJP
【ＦＩ】
H10N50/01
H10B61/00
H01L29/82 Z
H10N50/10 Z
【請求項の数】
16
(21)【出願番号】P 2021534956
(86)(22)【出願日】2019-10-18
(65)【公表番号】
(43)【公表日】2022-02-09
(86)【国際出願番号】 US2019057031
(87)【国際公開番号】W WO2020131206
(87)【国際公開日】2020-06-25
【審査請求日】2021-08-19
(31)【優先権主張番号】16/230,563
(32)【優先日】2018-12-21
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390040660
【氏名又は名称】アプライド マテリアルズ インコーポレイテッド
【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】アン， ジェス
(72)【発明者】
【氏名】ツェン， シンウェイ
(72)【発明者】
【氏名】シュエ， リン
(72)【発明者】
【氏名】パカラ， マヘンドラ
【審査官】殿川 雅也
(56)【参考文献】
【文献】特許第６４３４１０３（ＪＰ，Ｂ１）
【文献】特開２０１６－２０８０３１（ＪＰ，Ａ）
【文献】特開２００６－２９５１９８（ＪＰ，Ａ）
【文献】特開２０１３－１９７３９７（ＪＰ，Ａ）
【文献】米国特許第１００６９０６４（ＵＳ，Ｂ１）
【文献】米国特許出願公開第２０１６／０１４９１２３（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１５／０２３６２５１（ＵＳ，Ａ１）
【文献】韓国公開特許第１０－２０１５－０１１０６９１（ＫＲ，Ａ）
【文献】韓国公開特許第１０－２０１８－０００８４２９（ＫＲ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ１０Ｎ ５０／００ － ５０／８５
Ｈ１０Ｂ ６１／００
Ｈ０１Ｌ ２９／００ － ２９／９６
(57)【特許請求の範囲】
【請求項1】
磁気トンネル接合（ＭＴＪ：ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎ）素子構造であって、基板上に配置された磁気トンネル接合（ＭＴＪ）ピラー構造であって、膜積層体を含み、前記膜積層体が、フリー層上に形成されたトンネルバリア層上に配置された参照層を有する、ＭＴＪピラー構造と、
前記ＭＴＪピラー構造を取り囲む間隙であって、前記磁気トンネル接合（ＭＴＪ）ピラー構造内に形成された前記フリー層を途切れさせる間隙と、
を含み、前記膜積層体が、
前記参照層上に配置された合成反強磁性フリー（ＳＡＦ：ｓｙｎｔｈｅｔｉｃ ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃ ｆｒｅｅ）層と、
前記合成反強磁性フリー（ＳＡＦ）層上に配置されたハードマスク層と
をさらに含む、
磁気トンネル接合（ＭＴＪ）素子構造。
【請求項2】
前記間隙はさらに、前記フリー層上に配置されたパッシベーション層を途切れさせる、請求項１に記載の磁気トンネル接合（ＭＴＪ）素子構造。
【請求項3】
前記パッシベーション層の一部が、前記磁気トンネル接合（ＭＴＪ）ピラー構造の上部を覆う、請求項２に記載の磁気トンネル接合（ＭＴＪ）素子構造。
【請求項4】
前記磁気トンネル接合（ＭＴＪ）ピラー構造が、前記膜積層体を取り囲むスペーサ層を含む、請求項１に記載の磁気トンネル接合（ＭＴＪ）素子構造。
【請求項5】
前記磁気トンネル接合（ＭＴＪ）ピラー構造内に形成された前記フリー層の幅が、前記膜積層体の幅より大きい、請求項１に記載の磁気トンネル接合（ＭＴＪ）素子構造。
【請求項6】
前記スペーサ層が、窒化ケイ素層又は炭窒化ケイ素層である、請求項４に記載の磁気トンネル接合（ＭＴＪ）素子構造。
【請求項7】
前記間隙の幅が、約１０ｎｍと約５０ｎｍとの間である、請求項１に記載の磁気トンネル接合（ＭＴＪ）素子構造。
【請求項8】
前記間隙はさらに、スペーサ層及び前記フリー層の上に配置された前記パッシベーション層を途切れさせる、請求項２に記載の磁気トンネル接合（ＭＴＪ）素子構造。
【請求項9】
前記スペーサ層の一部が、前記磁気トンネル接合（ＭＴＪ）ピラー構造の上部を覆う、請求項８に記載の磁気トンネル接合（ＭＴＪ）素子構造。
【請求項10】
磁気トンネル接合（ＭＴＪ：ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎ）素子構造を形成する方法であって、参照層、トンネルバリア層、前記トンネルバリア層の下に配置されたフリー層、前記参照層上に配置された合成反強磁性フリー（ＳＡＦ：ｓｙｎｔｈｅｔｉｃ ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃ ｆｒｅｅ）層、及び前記合成反強磁性フリー（ＳＡＦ）層上に配置されたハードマスク層を含む膜積層体をパターニングすることと、
前記フリー層が露出するまで、前記参照層及び前記トンネルバリア層をパターニングすることと、
パターニングされた前記参照層及びパターニングされた前記トンネルバリア層の側壁を覆うスペーサ層を形成することと、
前記スペーサ層上に当該スペーサ層を覆う誘電体層を形成することと、
前記誘電体層を覆うパッシベーション層を形成することと、
前記パッシベーション層の一部及び前記誘電体層を選択的にエッチングして、前記膜積層体を取り囲む間隙を形成することと、
を含む、方法。
【請求項11】
前記膜積層体内の前記フリー層まで前記間隙を延長するためにパターニングプロセスを実施することをさらに含む、請求項１０に記載の方法。
【請求項12】
前記フリー層上に配置された前記スペーサ層の一部まで前記間隙を延長するためにパターニングプロセスを実施することをさらに含む、請求項１０に記載の方法。
【請求項13】
前記スペーサ層が、パターニングされた前記参照層及びパターニングされた前記トンネルバリア層を取り囲み、前記間隙との境目となる、請求項１０に記載の方法。
【請求項14】
前記スペーサ層は、前記誘電体層とは異なる材料で作製される。請求項１０に記載の方法。
【請求項15】
前記誘電体層は、前記パッシベーション層とは異なる材料で作製される。請求項１０に記載の方法。
【請求項16】
前記間隙が、パターニングされた前記参照層及びパターニングされた前記トンネルバリア層の下方の前記フリー層の一部を画定する、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の実施形態は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ：ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）の用途で使用される構造を作製する方法に関する。より具体的には、本開示の実施形態は、ＭＲＡＭの用途のための磁気トンネル接合構造を作製する方法に関する。
【背景技術】
【0002】
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）は、ＭＲＡＭセルのアレイを含む一種のメモリデバイスであり、電荷の代わりに自身の抵抗値を用いてデータを記憶する。概して、各ＭＲＡＭセルは、磁気トンネル接合（ＭＴＪ：ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎ）構造を含む。ＭＴＪ構造は、論理状態「０」又は「１」を表すために調整可能な抵抗を有しうる。ＭＴＪ構造は典型的に、磁気層のスタックを含んでおり、この磁気層のスタックは、２つの強磁性層が、薄い非磁性の誘電体、例えば絶縁トンネル層によって分離された構成を有する。最上部の電極、及び底部の電極を利用して、ＭＴＪ構造を挟んでおり、従って、電流が、最上部の電極と底部の電極との間を流れることができる。
【0003】
一方の強磁性層、例えば参照層は、向きが固定された磁化を特徴としている。他方の強磁性層、例えば記憶層は、例えば磁場の印加等により、素子への書き込み後に向きが変化する磁化を特徴としている。ある素子では、誘電体酸化物層といった絶縁体材料が、強磁性層の間に挟まれた薄いトンネルバリア層として形成されうる。上記層は典型的に、上層のブランケット膜として連続的に堆積させられる。続いて、強磁性層及び絶縁体材料が、様々なエッチングプロセスによってパターニングされ、上記エッチングプロセスでは、１つ以上の層が部分的又は全体的に除去されて、デバイスのフィーチャ（特徴）が形成される。
【0004】
参照層と記憶層のそれぞれの磁化が、反平行であるときに、磁気トンネル接合の抵抗は高く、高い論理状態「１」に対応する抵抗値Ｒｍａｘを有する。その一方、それぞれの磁化が平行であるときには、磁気トンネル接合の抵抗は低く、すなわち、低い論理状態「０」に対応する抵抗値Ｒｍｉｎを有する。ＭＲＡＭセルの論理状態は、その抵抗値を基準抵抗値Ｒｒｅｆと比較することで読み取られ、基準抵抗値Ｒｒｅｆは、基準セル又は基準セルの一群から導出され、高い論理状態「１」の抵抗値と、低い論理状態「０」の抵抗値と、の間の中間抵抗値を表す。
【0005】
スピントルク磁気ランダムアクセスメモリ（ＳＴＴ ＭＲＡＭ：Ｓｐｉｎ－ｔｒａｎｓｆｅｒ－ｔｏｒｑｕｅ ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）と、スピン軌道トルク磁気ランダムアクセスメモリ（ＳＯＴ ＭＲＡＭ：ｓｐｉｎ－ｏｒｂｉｔ－ｔｏｒｑｕｅ ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）とは、異なったチップ構造をしており、それぞれのチップ構造は、独自の電気的性能及びエネルギー効率を有する。スピン軌道トルク磁気ランダムアクセスメモリ（ＳＯＴ ＭＲＡＭ）は、ＭＲＡＭの用途のために広く研究されてきた。しかしながら、スピン軌道トルク磁気ランダムアクセスメモリ（ＳＯＴ ＭＲＡＭ）を作動させるときには、外部又は内部で生成された磁場も必要となる。しかしながら、このような要件によって、製造プロセスが複雑になり、製造コストが増大することが多い。従って、比較的シンプルな構造をしたスピン軌道トルク磁気ランダムアクセスメモリ（ＳＯＴ ＭＲＡＭ）をどのように作製するかということが、低い製造コストと共に課題として残っている。
【0006】
したがって、当該技術分野では、ＭＲＡＭ用途のＭＴＪ構造を作製するための改善された方法及び装置が必要とされている。
【発明の概要】
【0007】
本開示の実施形態は、ＭＲＡＭの用途、特にスピン軌道トルク磁気ランダムアクセスメモリ（ＳＯＴ ＭＲＡＭ）の用途のために、基板上に磁気トンネル接合（ＭＴＪ）構造を作製するための方法及び装置を提供する。一実施形態において、磁気トンネル接合（ＭＴＪ）素子構造は、基板上に配置された磁気トンネル接合（ＭＴＪ）ピラー構造と、ＭＴＪピラー構造を取り囲む間隙と、を含む。
【0008】
他の実施形態において、磁気トンネル接合（ＭＴＪ）素子構造を形成する方法は、
参照層、トンネルバリア層、及びトンネルバリア層の下に配置されたフリー層を含む膜積層体をパターニングすることと、
フリー層が露出するまで、参照層及びトンネルバリア層をパターニングすることと、
パターニングされた参照層及びパターニングされたトンネルバリア層の側壁を覆うスペーサ層を形成することと、
スペーサ層上に当該スペーサ層を覆う誘電体層を形成することと、
誘電体層を覆うパッシベーション層を形成することと、
パッシベーション層の一部及び誘電体層を選択的にエッチングして、膜積層体を取り囲む間隙を形成すること
を含む。
参照層、トンネルバリア層、及びトンネルバリア層の下に配置されたフリー層を含む膜積層体をパターニングすることと、
フリー層が露出するまで、参照層及びトンネルバリア層をパターニングすることと、
パターニングされた参照層及びパターニングされたトンネルバリア層の側壁を覆うスペーサ層を形成することと、
スペーサ層上に当該スペーサ層を覆う誘電体層を形成することと、
誘電体層を覆うパッシベーション層を形成することと、
パッシベーション層の一部及び誘電体層を選択的にエッチングして、膜積層体を取り囲む間隙を形成すること
を含む。
【0009】
さらに別の実施形態において、磁気トンネル接合（ＭＴＪ）素子構造は、パターニングされた参照層と、パターニングされたフリー層上に配置されたトンネルバリア層とを取り囲むスペーサ層、及び、パターニングされたフリー層を取り囲む間隙を含む。
【0010】
本開示の上述の特徴を詳細に理解できるように、上記で簡単に要約されている本開示のより詳細な説明が、実施形態を参照することによって得られ、それらの実施形態の一部が添付図面に示される。
【図面の簡単な説明】
【0011】
【図1】本開示の一実施形態を実施するための、一実施形態による処理チャンバを示す。
【図2】本開示の一実施形態を実施するための、他の実施形態によるクラスタ処理システムを示す。
【図3】本開示の一実施形態に係る、磁気トンネル接合（ＭＴＪ）構造をバックエンド相互接続構造と共に作製する方法を説明するフロー図を示す。
【図5】
本開示の一実施形態に係る、MRAMの用途のための基板上にMTJ構造を作製するためのプロセスを示すフロー図の他の例を示す。
【図7】一実施形態による磁気トンネル接合（ＭＴＪ）構造の上面図を示す。
【発明を実施するための形態】
【0012】
理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を指し示すために同一の参照番号を使用している。１つの実施形態で開示されている要素は、具体的な記述がなくとも、他の実施形態で有益に利用されうると想定される。
【0013】
しかしながら、本開示は他の等しく有効な実施形態も許容しうることから、添付の図面は本開示の典型的な実施形態を示しているにすぎず、したがって、本開示の範囲を限定すると見做すべきではないことに注意されたい。
【0014】
本開示の実施形態は、概して、ＭＲＡＭの用途のための基板上に配置されたＭＴＪ構造を形成するための装置及び方法を提供する。本開示の実施形態は、適切なＭＲＡＭの用途、特にスピン軌道トルク磁気ランダムアクセスメモリ（ＳＯＴ ＭＲＡＭ）の用途において利用されうる。一実施形態において、本明細書に記載のＭＴＪ構造では、間隙（例えば、不連続なフリー層又は空隙）が、近傍の膜層に対してＭＴＪ構造に近接して画定され、これにより、浮遊磁界が、隔離されたＭＴＪピラー構造に供給されうる。こうすることによって、固有の磁場が、膜構造内に配置された不連続なフリー層によって生成されうる。したがって、外部での磁場の生成を無くすことができ、よって、製造コスト及び複雑さを低減することができる。
【0015】
図１は、基板上に配置された膜積層体をエッチングするためにパターニングプロセスを実施するのに適した処理チャンバ１００の一例の断面図である。本明細書で開示される教示と共に利用するために適合されうる適切な処理チャンバには、例えば、カリフォルニア州サンタクララのアプライドマテリアルズ社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）から入手可能なＥＮＡＢＬＥＲ（登録商標）、Ｃ３（登録商標）、又はＡｄｖａｎｔＥｄｇｅ Ｍｅｓａ（登録商標）処理チャンバが含まれる。処理チャンバ１００は、優れたエッチング性能を可能とする複数の特徴を含んで示されるが、他の処理チャンバが、本明細書で開示される本発明の特徴の１つ以上から恩恵を受けるよう適合されうると考えられる。
【0016】
処理チャンバ１００は、チャンバ本体１０２及びリッド１０４を含み、チャンバ本体１０２及びリッド１０４が、内部容積室１０６を包囲している。チャンバ本体１０２は、典型的に、アルミニウム、ステンレス鋼又は他の適切な材料から作製される。チャンバ本体１０２は通常、側壁１０８及び底部１１０を含む。基板支持ペデスタルアクセスポート（図示せず）が、通常、側壁１０８において画定され、スリット弁によって選択的にシールされて、処理チャンバ１００からの基板１０３の出入れを容易にする。排気ポート１２６がチャンバ本体１０２において画定されており、内部容積室１０６をポンプシステム１２８に接続する。ポンプシステム１２８は通常、処理チャンバ１００の内部容積室１０６を真空にし、かつ処理チャンバ１００の内部容積室１０６の圧力を調整するために利用される１つ以上のポンプ及びスロットルバルブを含む。一実施形態において、ポンプシステム１２８は、内部容積室１０６の内部の圧力を、典型的に約１０ｍＴｏｒｒと約５００Ｔｏｒｒとの間の動作圧力に維持する。
【0017】
リッド１０４は、チャンバ本体１０２の側壁１０８上に密に支持される。リッド１０４を開けて、処理チャンバ１００の内部容積１０６より容積を大きくすることができる。リッド１０４は、光学プロセスの監視を容易にする窓１４２を含む。一実施形態において、窓１４２は、処理チャンバ１００の外部に取り付けられた光学モニタシステム１４０によって利用される信号を透過させる石英又は他の適切な材料で構成される。
【0018】
光学モニタシステム１４０は、チャンバ本体１０２内部容積室１０６、及び／又は基板支持ペデスタルアセンブリ１４８上に配置された基板１０３の少なくとも１つを、窓１４２を介して見るよう配置されている。一実施形態において、光学モニタシステム１４０は、リッド１０４に接続されており、光学的計測法を利用する統合された堆積プロセスを円滑化し、飛び込んでくる基板パターンフィーチャの不統一（例えば、厚さ等）を補正するためのプロセス調整を可能とする情報を提供し、必要に応じて、プロセス状態の監視（例えば、プラズマ監視、及び温度監視等）を提供する。本開示から利益を得るよう適合されうる１つの光学モニタシステムは、カリフォルニア州サンタクララのアプライドマテリアルズ社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）から入手可能なＥｙｅＤ（登録商標）フルスペクトル干渉計測モジュールである。
【0019】
ガスパネル１５８が、内部容積室１０６に処理ガス及び／又は洗浄ガスを供給するために、処理チャンバ１００に接続されている。図１に示す例では、入口ポート１３２’、１３２’’がリッド１０４に設けられており、ガスパネル１５８から、処理チャンバ１００の内部容積室１０６へとガスが伝達されることを可能とする。一実施形態において、ガスパネル１５８は、入口ポート１３２’、１３２’’を介して処理チャンバ１００の内部容積室１０６の中へとフッ素化された処理ガスを供給するよう適合される。一実施形態において、ガスパネル１５８から供給される処理ガスは、少なくとも、フッ素化ガス、塩素、及び炭素含有ガス、酸素ガス、窒素含有ガス、及び塩素含有ガスを含む。フッ素化ガス及び炭素含有ガスの例には、ＣＨＦ３、ＣＨ２Ｆ２、及びＣＦ４が含まれる。他のフッ素化ガスが、Ｃ２Ｆ、Ｃ４Ｆ６、Ｃ３Ｆ８、及びＣ５Ｆ８のうちの１つ以上を含みうる。酸素含有ガスの例には、Ｏ２、ＣＯ２、ＣＯ、Ｎ２Ｏ、ＮＯ２、Ｏ３、Ｈ２Ｏ等が含まれる。窒素含有ガスの例には、Ｎ２、ＮＨ３、Ｎ２Ｏ、ＮＯ２等が含まれる。塩素含有ガスの例には、ＨＣｌ、Ｃｌ２、ＣＣｌ４、ＣＨＣｌ３、ＣＨ２Ｃｌ２、ＣＨ３Ｃｌ等が含まれる。炭素含有ガスの好適な例には、メタン（ＣＨ４）、エタン（Ｃ２Ｈ６）、エチレン（Ｃ２Ｈ４）等が含まれる。
【0020】
シャワーヘッドアセンブリ１３０が、リッド１０４の内側表面１１４に結合されている。シャワーヘッドアセンブリ１３０は複数の開孔を含み、この複数の開孔によって、ガスが、シャワーヘッドアセンブリ１３０を介して、入口ポート１３２’、１３２’’から処理チャンバ１００の内部容積室１０６の中に流れ、処理チャンバ１００内で処理されている基板１０３の表面全体に、所定のように分散されることが可能となる。
【0021】
遠隔プラズマ源１７７が、任意選択的にガスパネル１５８に接続され、遠隔プラズマ源からの混合ガスを、処理のために内部容積室１０６に進入する前に解離させることが促進されうる。ＲＦ電源１４３が、整合ネットワーク１４１を介してシャワーヘッドアセンブリ１３０に接続されている。ＲＦ電源１４３は、典型的に、約５０ｋＨｚから約２００ＭＨｚまでの範囲の調整可能な周波数で、最大約３０００Ｗ生成することができる。
【0022】
シャワーヘッドアセンブリ１３０は、加えて、光学的計測信号を透過させる領域を含む。光学的に透過性の領域又は通路１３８は、光学モニタシステム１４０が、内部容積室１０６、及び／又は基板支持ペデスタルアセンブリ１４８上に配置された基板１０３を見ることを可能にするために適している。通路１３８は、シャワーヘッドアセンブリ１３０内に形成若しくは配置された材料、又は１つ若しくは複数の開口とすることができ、光学モニタシステム１４０によって生成され、かつ反射されて戻ってきたエネルギーの波長に対して実質的に透過性である。一実施形態において、通路１３８は窓１４２を含み、通路１３８を介したガス漏れを防止する。窓１４２は、サファイアプレート、石英プレート、又は他の適切な材料でありうる。代替的に、窓１４２は、リッド１０４内に配置されうる。
【0023】
一実施形態において、シャワーヘッドアセンブリ１３０は、処理チャンバ１００の内部容積室１０６に流入するガスを別々に制御することを可能とする複数のゾーンを備えて構成される。図１に示した例において、シャワーヘッドアセンブリ１３０は、内部ゾーン１３４及び外部ゾーン１３６として、別々の入口ポート１３２’、１３２’’を介してガスパネル１５８に別々に接続されている。
【0024】
基板支持ペデスタルアセンブリ１４８は、ガス分配（シャワーヘッド）アセンブリ１３０の下方の処理チャンバ１００の内部容積室１０６内に配置されている。基板支持ペデスタルアセンブリ１４８は、処理中に基板１０３を保持する。基板支持ペデスタルアセンブリ１４８は、通常、基板支持ペデスタルアセンブリ１４８を貫通して配置される複数のリフトピン（図示せず）を含み、この複数のリフトピンは、基板１０３を基板支持ペデスタルアセンブリ１４８から上昇させ、従来のやり方でのロボット（図示せず）による基板１０３の交換を促進するよう構成されている。内側ライナ１１８が、基板支持ペデスタルアセンブリ１４８の外周を密に囲みうる。
【0025】
一実施形態において、基板支持ペデスタルアセンブリ１４８は、取付板１６２と、基部１６４と、静電チャック１６６と、を含む。取付板１６２は、チャンバ本体１０２の底部１１０に結合されており、ユーティリティ、例えば、とりわけ、流体、電力線、及びセンサリード等を、基部１６４及び静電チャック１６６までルーティングするための通路を含む。静電チャック１６６は、基板１０３をシャワーヘッドアセンブリ１３０の下で保持するために少なくとも１つのクランプ電極１８０を備える。静電チャック１６６は、従来知られるように、チャック電源１８２によって駆動され、基板１０３をチャック面に保持する静電力を発生させる。代替的に、基板１０３は、クランプ、真空又は重力によって基板支持ペデスタルアセンブリ１４８に保持されうる。
【0026】
基部１６４と静電チャック１６６の少なくとも一方が、基板支持ペデスタルアセンブリ１４８の横方向温度プロファイルを制御するために、少なくとも１つのオプションの埋設ヒータ１７６、少なくとも１つのオプションの埋設アイソレータ１７４、及び、複数の導管１６８、１７０を含みうる。導管１６８、１７０は、当該導管を通して温度調節流体を循環させる流体源１７２に流体接続している。ヒータ１７６は、電源１７８によって調節される。導管１６８、１７０及びヒータ１７６は、基部１６４の温度を制御し、これにより静電チャック１６６を加熱及び／又は冷却し、最終的には、そこに載置される基板１０３の温度プロファイルを制御するために利用される。静電チャック１６６及び基部１６４の温度は、複数の温度センサ１９０、１９２を使用して監視されうる。静電チャック１６６は、当該静電チャック１６６の基板支持ペデスタル支持面に形成された、溝といった複数のガス通路（図示せず）であって、Ｈｅといった熱伝達（又は裏面）ガス源に流体接続された上記複数のガス通路をさらに含みうる。稼働時に、背面ガスは、制御された圧力でガス通路内に供給され、静電チャック１６６と基板１０３との間の熱伝達を強化する。
【0027】
一実施形態において、基板支持ペデスタルアセンブリ１４８は、カソードとして構成されており、複数のＲＦバイアス電源１８４、１８６に接続された電極１８０を含む。ＲＦバイアス電源１８４、１８６は、基板支持ペデスタルアセンブリ１４８内に配置された電極１８０と、他の電極、例えば、シャワーヘッドアセンブリ１３０又はチャンバ本体１０２の天井（リッド１０４）等と、の間に接続されている。ＲＦバイアス電力が、チャンバ本体１０２の処理領域内に配置されたガスを励起して、当該ガスから形成されたプラズマ放電を維持する。
【0028】
図１に示す実施例では、デュアルＲＦバイアス電源１８４，１８６が、整合回路１８８を介して、基板支持ペデスタルアセンブリ１４８内に配置された電極１８０に接続されている。ＲＦバイアス電源１８４、１８６によって生成された信号が、単一の供給線を通じて、整合回路１８８を介して基板支持ペデスタルアセンブリ１４８に届けられ、プラズマ処理チャンバ１００内で、供給された混合ガスがイオン化され、これにより、堆積又は他のプラズマ強化プロセスを実施するために必要なイオンエネルギーが供給される。ＲＦバイアス電源１８４、１８６は一般に、約５０ｋＨｚと約２００ＭＨｚの間の周波数と、約０ワットと約５０００ワットの間の電力と、を有するＲＦ信号を生成することができる。追加のバイアス電源１８９が、プラズマの特性を制御するために電極１８０に接続されうる。
【0029】
一動作モードにおいて、基板１０３は、プラズマ処理チャンバ１００内の基板ペデスタルアセンブリ１４８上に配置される。処理ガス及び／又は混合ガスが、ガスパネル１５８からシャワーヘッドアセンブリ１３０を介してチャンバ本体１０２に導入される。真空ポンプシステム１２８が、チャンバ本体１０２の内側の圧力を維持しながら、堆積副産物を除去する
【0030】
コントローラ１５０が、処理チャンバ１００の動作を制御するために処理チャンバ１００に接続されている。コントローラ１５０は、中央処理装置（ＣＰＵ：ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）１５２と、メモリ１５４と、プロセスシーケンスを制御し、ガスパネル１５８からのガス流を調節するために利用されるサポート回路１５６と、を含む。ＣＰＵ１５２は、工業環境で使用されうる任意の形態の汎用コンピュータプロセッサでありうる。ソフトウェアルーチンが、ランダムアクセスメモリ、読み出し専用メモリ、フロッピー若しくはハードディスクドライブ、又は他の形態のデジタルストレージといったメモリ１５４に格納されうる。サポート回路１５６は、従来ＣＰＵ１５２に接続されており、キャッシュ、クロック回路、入出力システム、電源等を含みうる。コントローラ１５０と処理チャンバ１００の様々な構成要素との間の双方向通信は、数多くの信号ケーブルを介して処理される。
【0031】
図２は、例示的なクラスタ処理システム２００の概略的な上面図であり、クラスタ処理システム２００には、１つ以上の処理チャンバ２１１、２２１、２３２、２２８、２２０が組み込まれ、一体化されている。一実施形態において、クラスタ処理システム２００は、カリフォルニア州サンタクララにあるアプライドマテリアルズ社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）から入手可能なＣｅｎｔｕｒａ（登録商標）又はＥｎｄｕｒａ（登録商標）統合処理システムでありうる。他の処理システム（他の製造業者のものを含む）が、本開示から利益を得るよう適合されうると考えられる。
【0032】
クラスタ処理システム２００は、真空気密処理プラットフォーム２０４と、ファクトリインタフェース２０２と、システムコントローラ２４４と、を含む。プラットフォーム２０４は、複数の処理チャンバ２１１、２２１、２３２、２２８、２２０と、真空基板移送チャンバ２３６に結合された少なくとも１つのロードロックチャンバ２２２と、を含む。２つのロードロックチャンバ２２２が、図２では示されている。ファクトリインタフェース２０２が、ロードロックチャンバ２２２によって移送チャンバ２３６に接続される。
【0033】
一実施形態において、ファクトリインタフェース２０２が、少なくとも１つのドッキングステーション２０８と、基板の移送を促進する少なくとも１つのファクトリインタフェースロボット２１４と、を含む。ドッキングステーション２０８は、１つ以上の前方開口型統一ポッド（ＦＯＵＰ：ｆｒｏｎｔ ｏｐｅｎｉｎｇ ｕｎｉｆｉｅｄ ｐｏｄ）を収容するよう構成されている。２つのＦＯＵＰ２０６Ａ～２０６Ｂが、図２の実施形態では示されている。ファクトリインタフェースロボット２１４は、当該ロボット２１４の一端に配置されたブレード２１６を有しており、ロードロックチャンバ２２２を介した処理のために、ファクトリインタフェース２０２から処理プラットフォーム２０４へと基板を移送するよう構成されている。任意選択的に、１つ以上の計測ステーション２１８を、ファクトリインタフェース２０２の末端２２６に接続して、ＦＯＵＰ２０６Ａ～２０６Ｂからの基板の測定を円滑にすることができる。
【0034】
ロードロックチャンバ２２２のそれぞれは、ファクトリインタフェース２０２に接続された第１のポートと、移送チャンバ２３６に接続された第２のポートと、を有する。ロードロックチャンバ２２２は、圧力制御システム（図示せず）に接続されており、この圧力制御システムは、ロードロックチャンバ２２２をポンプダウンしてベントし、移送チャンバ２３６の真空環境と、ファクトリインタフェース２０２の実質的な周囲（例えば、大気）環境と、の間の基板の通過を促進する。
【0035】
移送チャンバ２３６の中には、真空ロボット２３０が配置されている。真空ロボット２３０は、ロードロックチャンバ２２２と、計測ステーション２１８と、処理チャンバ２１１、２２１、２３２、２２８、２２０との間で基板２２４を移送することが可能なブレード２３４を有する。
【0036】
クラスタ処理システム２００の一実施形態において、クラスタ処理システム２００は、１つ以上の処理チャンバ２１１、２２１、２３２、２２８、２２０を含むことができ、当該１つ以上の処理チャンバは、堆積チャンバ（例えば、物理気相堆積チャンバ、化学気相堆積、若しくは他の堆積チャンバ）、アニーリングチャンバ（例えば、高圧アニーリングチャンバ、ＲＴＰチャンバ、レーザアニールチャンバ）、エッチングチャンバ、洗浄チャンバ、硬化チャンバ、リソグラフィ露光チャンバ、又は、他の同様のタイプの半導体処理チャンバでありうる。クラスタ処理システム２００の幾つかの実施形態において、クラスタ処理システム２００は、１つ以上の処理チャンバ２１１、２２１、２３２、２２８、２２０、移送チャンバ２３６、ファクトリインタフェース２０２、及び／又は、少なくとも１つのドロックチャンバ２２２を含むことができる。
【0037】
システムコントローラ２４４が、クラスタ処理システム２００に接続されている。計算装置２０１を含んでよく又は計算装置２０１に含まれてよいシステムコントローラ２４４が、クラスタ処理システム２００の処理チャンバ２２１、２３２、２２８、１００の直接的な制御を利用して、クラスタ処理システム２００の動作を制御する。代替的に、システムコントローラ２４４は、処理チャンバ２１１、２２１、２３２、２２８、２２０及びクラスタ処理システム２００と関連付けられたコンピュータ（又はコントローラ）を制御してよい。動作時に、システムコントローラ２４４はまた、それぞれのチャンバからのデータ収集及びフィードバックを可能にし、クラスタ処理システム２００の性能を最適化する。
【0038】
上述の計算装置２０１と同様に、システムコントローラ２４４は通常、中央処理ユニット（ＣＰＵ）２３８と、メモリ２４０と、サポート回路２４２と、を含む。ＣＰＵ２３８は、工業環境で利用することが可能な任意の形態の汎用コンピュータプロセッサの１つでありうる。サポート回路２４２は、従来ではＣＰＵ２３８に接続されており、キャッシュ、クロック回路、入出力サブシステム、電源等を含みうる。ソフトウェアルーチンによって、ＣＰＵ２３８が、特定目的のコンピュータ（コントローラ）２４４に変換される。ソフトウェアルーチンはまた、クラスタ処理システム２００から離れて配置された第２のコントローラ（図示されず）によって格納及び／又は実行されてよい。
【0039】
図３は、本開示の一実施形態に係る、ＭＲＡＭの用途のために基板上にＭＴＪ構造を作製するためのプロセス３００を説明するフロー図を示している。ＭＴＪ構造を作製するためのプロセス３００は、スピン軌道トルク磁気ランダムアクセスメモリ（ＳＯＴ ＭＲＡＭ）、スピントルク磁気ランダムアクセスメモリ（ＳＴＴ ＭＲＡＭ）、及び／又は、ハイブリッド（又は集積）スピン軌道トルク磁気スピントルク磁気ランダムアクセスメモリ（ＳＯＴ－ＳＴＴ ＭＲＡＭ）の用途、特に、スピン軌道トルク磁気ランダムアクセスメモリ（ＳＯＴ ＭＲＡＭ）で利用できることに注意されたい。図４Ａ～図４Ｊは、図３のプロセスの様々な段階で基板４０２上に形成されるＭＴＪ構造の概略的な断面図である。プロセス３００は、図１で示したプラズマ処理チャンバ１００といった適切な処理チャンバ内、又は、堆積チャンバ、パターニングチャンバ、若しくは図２で示したクラスタ処理システム２００に組み込まれた他の適切な処理チャンバを含む他の適切な処理チャンバ内で実施されうると考えられる。プロセス３００が、他の製造業者のものを含む適切な処理チャンバ内で実施されうることにも注意されたい。
【0040】
プロセス３００は、工程３０２において、図４Ａに示すように、絶縁構造４０５内に形成された、４０４ａ、４０４ｂとして示される相互接続構造を有する基板４０２といった基板を供給することによって開始される。相互接続構造４０４ａ、４０４ｂ及び絶縁構造４０５は、図２に示したクラスタ処理システム２００に組み込まれた１つ以上の処理チャンバ内で形成されうる。一実施形態において、相互接続構造４０４ａ、４０４ｂ及び絶縁構造４０５は、金属又はガラス、ケイ素、誘電体バルク材料及び金属合金又はガラス複合材を含むベース（図示せず）にさらに形成することができ、このベースは例えば、結晶シリコン（例えば、Ｓｉ＜１００＞又はＳｉ＜１１１＞）、酸化ケイ素、歪みシリコン、シリコンゲルマニウム、ゲルマニウム、ドープされた又はドープされていないポリシリコン、ドープされた又はドープされていないシリコンウエハ、並びに、パターニングされた又はパターニングされていないウエハシリコンオンインシュレータ（ＳＯＩ：ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、又はサファイアである。ベースは、２００ｍｍ、３００ｍｍ、４５０ｍｍ、又は他の直径といった様々な寸法を有してよく、また、矩形又は方形のパネルであってよい。特に断らない限り、本明細書に記載の実施例は、直径２００ｍｍ、直径３００ｍｍ、又は直径４５０ｍｍのベース基板を有する基板上で実行される。
【0041】
絶縁構造４０５は誘電材料を含んでよく、例えば、ＳｉＮ、ＳｉＣＮ、ＳｉＯ２、ＳｉＯＮ、ＳｉＣ、アモルファスカーボン、ＳｉＯＣ又は他の適切な低誘電率材料等を含んでよい。相互接続構造４０４ａ、４０４ｂは、金属含有材料を含み、例えば、アルミニウム、タングステン、銅、ニッケル、タンタル、チタン等を含む。一例において、絶縁構造４０５が、ＳｉＯＣといった低誘電率誘電材料を含み、相互接続構造４０４ａ、４０４ｂが銅を含む。
【0042】
工程３０４では、図４Ｂに示すように、膜積層体４５０が基板４０２上に配置される。膜積層体４５０は、図２に示すクラスタ処理システム２００に組み込まれた１つ以上の処理チャンバ内で形成されうる。膜積層体４５０は、スピン軌道トルク（ＳＯＴ：ｓｐｉｎ－ｏｒｂｉｔ－ｔｏｒｑｕｅ）層４０６と、フリー層４０８と、トンネルバリア層４１０を間に挟んで参照層４１２と、をさらに含み、これらの層は、基板４０２上に順次形成される。次いて、合成反強磁性フリー（ＳＡＦ）層４１４が、参照層４１２上に形成され、その後にハードマスク層４１６が形成される。図４Ｂ～図４Ｊで説明する膜積層体４５０は、６つの層のみを含んでいるが、必要に応じて、追加の又は複数の膜層が膜積層体４５０内にさらに形成されうることに注意されたい。トンネルバリア層４１０は、トンネル接合磁気抵抗（ＴＭＲ：ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）センサの場合は酸化物バリア層であってよく、又は、巨大磁気抵抗（ＧＭＲ：ｇｉａｎｔ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）センサの場合は導電層であってよい。膜積層体４５０がＴＭＲセンサを形成するよう構成されたときには、トンネルバリア層４１０は、ＭｇＯ、ＨｆＯ２、ＴｉＯ２、ＴａＯｘ、Ａｌ２Ｏ３、又は他の適切な材料を含みうる。図４Ｂ～図４Ｊに示す実施形態では、トンネルバリア層４１０は、厚さが約１～約２５オングストローム、例えば約１０オングストロームのＭｇＯを含みうる。
【0043】
フリー層４０８及び参照層４１２は、金属含有材料又は磁性材料であってよく、例えば、Ｍｏ、Ｉｒ、Ｒｕ、Ｔａ、ＭｇＯ、Ｈｆ、Ｆｅ、ＣｏＦｅ、ＣｏＦｅＢ等であってよい。フリー層４０８及び参照層４１２は、必要に応じて、同じ又は異なる材料で作製できることに注意されたい。ＳＯＴ層４０６、合成反強磁性フリー（ＳＡＦ）層４１４、及びハードマスク層４１６は、ＣｏＦｅＢ、ＭｇＯ、Ｔａ、Ｗ、Ｐｔ、ＣｕＢｉ、Ｍｏ、Ｒｕ、Ｉｒ、これらの合金、又はこれらの組合せから作製される。ハードマスク層４１６が、膜積層体４５０内に配置されており、後に、後続のパターニング及び／又はエッチングプロセスの間、エッチングマスク層として利用される。
【0044】
工程３０４では、最初に、第１のパターニングプロセス、例えばエッチングプロセスを行って、ハードマスク層４１６をパターニングし、次いで、第２のパターニングプロセスを行って、ハードマスク層４１６へのパターニングによって露出した膜積層体４５０を、フリー層４０８の表面が露出するまでパターニング（例えば、エッチング）して、図４Ｃに示すような磁気トンネル接合（ＭＴＪ）構造４５５の一部を形成する。第１及び第２のパターニングプロセスは、図２に示したクラスタ処理システム２００に組み込まれた、図１で示した処理チャンバ１００内で実施することができ、又は、クラスタ処理システム２００に組み込まれた１つ以上の処理チャンバ内で実施することができる。パターニングされたハードマスク層４１６が膜積層体４５０上に残存しており、工程３０４で実施されたパターニングプロセスの後で、磁気トンネル接合（ＭＴＪ）構造４５５の一部を形成することが意図されることに注意されたい。膜積層体４５０をパターニングするための第１及び第２のパターニングプロセスは、様々な混合ガス又はエッチャントを供給して、各層に含まれる材料に従って様々な層をエッチングするよう構成された幾つかのステップ又は様々なレシピを含みうる。
【0045】
パターニング中に、エッチング混合ガス、又は様々なエッチング種を含む幾つかの混合ガスが、基板表面に連続的に供給されて、フリー層４０８まで膜積層体４５０の部分を除去する。
【0046】
工程３０４におけるパターニングプロセスの終点は、時間又は他の適切な方法によって制御されうる。例えば、パターニングプロセスは、図４Ｃに示すようにフリー層４０８が露出するまで約２００秒～約１０分間実施された後に終了しうる。パターニングプロセスは、必要に応じて、ＯＥＳ検出器、又は他の好適な検出器といった終点検出器からの判定によって終了しうる。
【0047】
膜積層体４５０をパターニングした後に形成されたような、部分的に形成された磁気トンネル接合（ＭＴＪ）構造４５５のプロファイルは、垂直な側壁を有するが、磁気トンネル接合（ＭＴＪ）構造４５５が、必要に応じて他のプロファイルを有し、例えば、テーパ状プロファイル、又は所望の傾斜が付いた任意の適切な側壁プロファイルを有しうることに注意されたい。
【0048】
工程３０６では、堆積プロセスが行われ、図４Ｄに示すように、部分的に形成された磁気トンネル接合（ＭＴＪ）構造４５５を覆うスペーサ層４１８が形成される。スペーサ層４１８は、図２に示すクラスタ処理システム２００に組み込まれた１つ以上の処理チャンバ内で形成されうる。スペーサ層４１８は、誘電体層であってよく、例えば、ＳｉＮ、ＳｉＯＣ、ＳｉＯＮ、ＳｉＯＣ、ＳｉＯ２、ＳｉＣ、アモルファスカーボン、又は必要に応じて、他の適切な絶縁材料であってよい。一例において、スペーサ層４１８は、窒化ケイ素又は炭窒化ケイ素層である。
【0049】
スペーサ層４１８は、磁気トンネル接合（ＭＴＪ）構造４５５及び露出したフリー層４０８を覆いながら、基板４０２上にコンフォーマル（共形）に形成される。スペーサ層４１８は厚さが、約３ｎｍと約３０ｎｍとの間である。
【0050】
工程３０８では、パターニングプロセスが、図４Ｅに示すように、スペーサ層４１８をパターニングするために実施される。スペーサ層４１８は、ハードマスク層４１６の上面及びフリー層４０８の上面からスペーサ層４１８が除去するように、パターニングされる。したがって、工程３０８でのパターニングプロセスの後で、スペーサ層４１８が、磁気トンネル接合（ＭＴＪ）構造４５５の側壁上に選択的に形成される。スペーサ層４１８は、磁気トンネル接合（ＭＴＪ）構造４５５の作製プロセスが完了しているときには、後に側壁保護構造として形成されうる。
【0051】
工程３１０では、次いで、図４Ｆに示すように、誘電体層４２０が、スペーサ層４１８上、並びに、ハードマスク層４１６及びフリー層４０８の露出表面上にコンフォーマルに形成される。誘電体層４２０は、酸化ケイ素層とすることができ、この酸化ケイ素層は、次のパターニングプロセスの間、磁気トンネル接合（ＭＴＪ）構造４５５の側壁に対して強化された保護を提供するために利用されうる。一例において、誘電体層４２０は、絶縁材料であってよく、例えば、ＳｉＮ、ＳｉＯＣ、ＳｉＯＮ、ＳｉＯＣ、ＳｉＯ２、ＳｉＣアモルファスカーボン、又は必要に応じて、他の適切な絶縁材料であってよい。一例において、誘電体層４２０は、スペーサ層４１８とは異なる材料で作製される。一例において、誘電体層４２０は酸化ケイ素層であり、スペーサ層４１８は窒化ケイ素層である。
【0052】
工程３１２では、パターニングプロセスが、図４Ｇに示すように、磁気トンネル接合（ＭＴＪ）構造４５５から誘電体層４２０の一部を除去するために実行される。パターニングプロセスは、フリー層４０８の上面及びハードマスク層４１６の上面が露出するまで、連続的に実施される。パターニングプロセスによって、誘電体層４２０が選択的にエッチングされ、誘電体層４２０は、主に磁気トンネル接合（ＭＴＪ）構造４５５の側壁上に残され、スペーサ層４１８が形成されている位置を主に覆っている。そうすることによって、誘電体層４２０は、スペーサ層４１８に対して強化された保護を提供するとともに、フリー層４０８との接触表面領域４３５を生成することができる。このような接触表面領域４３５が後に、磁気トンネル接合（ＭＴＪ）構造４５５が基板４０２上に完全に形成されたときには、間隙（例えば、空隙）を画定することになる。
【0053】
次いで、工程３１４において、図４Ｈに示すように、パッシベーション層４２２が基板４０２上に形成される。パッシベーション層４２２は、上部４２２ｂと、側壁部４２２ａと、底部４２２ｃと、を有しうる。上部４２２ｂは、ハードマスク層４１６の上面上に形成されている。図４Ｈに示すように、側壁部４２２ａは、誘電体層４２０に対するライニングとなって形成され、底部４２２ｃは、フリー層４０８の上面上に形成される。パッシベーション層４２２は、基板４０２上に非コンフォーマルに形成され、パッシベーション層４２２の上部４２２ｂ上及び底部４２２ｃでの厚さは、側壁部４２２ａの厚さと比べて比較的大きい。パッシベーション層４２２の様々な位置での厚さの変動によって、後続のエッチング又はパターニングプロセスの間に、基板４０２の様々な位置に対して様々な度合いの保護を提供することが可能である。したがって、パッシベーション層４２２を非コンフォーマルに形成することによって、パッシベーション層４２２の側壁部４２２ａを、比較的薄い厚さで意図的に形成し、これにより、パッシベーション層４２２の上部４２２ｂ及び底部４２２ｃを過度に痛めることなく、主に誘電体層４２０を選択的に除去することができる。
【0054】
一例において、パッシベーション層４２２はまた、誘電体層４２０とは異なる絶縁材料で作製される。パッシベーション層４２２及び誘電体層４２０を形成するために利用される様々な材料によって、後続のパターニングプロセス中のエッチング選択度が支援されうる。一例において、パッシベーション層４２２は絶縁材料であってよく、例えば、ＳｉＮ、ＳｉＯＣ、ＳｉＯＮ、ＳｉＯＣ、ＳｉＯ２、ＳｉＣアモルファスカーボン、又は必要に応じて、他の適切な絶縁材料であってよい。１つの特定の例において、パッシベーション層４２２は、窒化ケイ素（ＳｉＮ）層であり、誘電体層４２０は、酸化ケイ素（ＳｉＯ２）層である。
【0055】
工程３１６では、図４Ｉに示すように、横方向エッチングプロセスが実施され、パッシベーション層４２２の側壁部４２２ａ、及び、磁気トンネル接合（ＭＴＪ）構造４５５の側壁に対するライニングとなる誘電体層４２０が主にエッチングされる。横方向エッチングプロセスによって、主に、パッシベーション層４２２の側壁部４２２ａ、及び誘電体層４２０除去され、ハードマスク層４１６上のパッシベーション層４２２の上部４２２ｂ、及びフリー層上のパッシベーション層４２２の底部４２２ｃは残される。パッシベーション層４２２の残存する部分（例えば、上部４２２ｂ及び底部４２２ｃ）は、後に、磁気トンネル接合（ＭＴＪ）構造４５５の形成を完了するための次のパターニングプロセスにおいて、エッチングマスク層として利用することができる。パッシベーション層４２２の上部４２２ｂ及び底部４２２ｃが、基板４０２上に残されており、後続のパターニングプロセスでフィーチャをフリー層４０８内に転写するのを支援するため、追加のリソグラフィプロセスを無くし、よって、リソグラフィプロセスからのミスアライメントの可能性を低減することができる。
【0056】
工程３１６におけるパターニングプロセスによって、図４Ｉに示すように、パッシベーション層４２２の側壁部４２２ａ及び誘電体層４２０が除去され、パッシベーション層４２２の側壁部４２２ａ及び誘電体層４２０が位置決めに利用された位置に、間隙４３０（例えば、空隙）が形成される。誘電体層４２０が除去されると、次いで、誘電体層４２０がフリー層４０８に接触していた接触表面領域４３５が露出して、間隙４３０が形成される。間隙４３０の寸法は、誘電体層４２０の厚さと、パッシベーション層４２２の側壁部４２２ａの厚さと、の組み合わせと実質的に同様である。一例において、間隙４３０の幅は、約１０ｎｍと約５０ｎｍとの間でありうる。間隙が、磁気トンネル接合（ＭＴＪ）構造４５５を取り囲む環状構造（例えば、リング）をしていることに注意されたい。
【0057】
工程３１８では、図４Ｊに示すように、パターニングプロセスがさらに実施され、パッシベーション層４２２の底部４２２ｃをパターニングすることで露出したフリー層４０８がエッチングされる。パターニングプロセスによって、フリー層４０８がエッチングされ、従って、パッシベーション層４２２の底部４２２ｃに形成された間隙が、フリー層４０８の中へと延長される。パターニングプロセスは、ＳＯＴ層４０６の上面４３４が露出するまで連続的に実施される。したがって、工程３１８でのパターニングプロセス後に、磁気トンネル接合（ＭＴＪ）構造４５５が完成し、間隙４３０が、パッシベーション層４２２の底部４２２ｃ及びフリー層４０８において形成されている。図４Ｊの最終的な構造を示す、図７に示される上面図において、間隙４３０は、磁気トンネル接合（ＭＴＪ）構造４５５を取り囲む環状構造として形成される。パッシベーション層４２２の上部４２２ｂが、磁気トンネル接合（ＭＴＪ）構造４５５上に残されており、パッシベーション層４２２の底部４２２ｃが、相互接続構造４０４ａ、４０４ｂの間の基板４０２上に残されている。間隙４３０によって、特に、パッシベーション層４２２及びフリー層４０８が途中で途切れ、これにより、不連続のフリー層４０８が、磁化されたときに磁気トンネル接合（ＭＴＪ）構造４５５に浮遊磁界を提供することができる。そうすることによって、追加のフリー層といった外部の磁場を生成する従来の構造、又は、異なる方向に（例えば、磁気トンネル接合（ＭＴＪ）構造４５５に対して直交して）磁場を生成する磁気層を無くすことができ、これにより、製造コスト、複雑さを低減すると共に、所望のデバイス性能を維持することができ又は向上させることすらできる。
【0058】
スペーサ層４１８が、磁気トンネル接合（ＭＴＪ）構造４５５の側壁、及びフリー層４０８に接しているため、磁気トンネル接合（ＭＴＪ）構造４５５内で画定されるフリー層４０８の幅４６５は、パターニングされたトンネルバリア層４１０、パターニングされた参照層４１２、パターニングされた合成反強磁性フリー（ＳＡＦ）層４１４、及びハードマスク層４１６を含むパターニングされた磁気トンネル接合（ＭＴＪ）構造４５５の幅４６７よりも大きい。したがって、得られる磁気トンネル接合（ＭＴＪ）構造４５５は、底部不連続フリー層４０８を含み、この底部不連続フリー層４０８の幅４６５は、磁気トンネル接合（ＭＴＪ）構造４５５内で画定される他の層（例えば、トンネルバリア層４１０、参照層４１２、合成反強磁性フリー（ＳＡＦ）層４１４、及びハードマスク層４１６）の幅４６７よりも大きい。
【0059】
図５は、本開示の一実施形態に係る、ＭＲＡＭの用途のために基板上にＭＴＪ構造を作製するためのプロセス５００を説明するフロー図の他の例を示す。プロセス５００は、図３の工程３０６の後に、図４Ｄの構造を用いて実行が続けられる。図６Ａ～図６Ｆは、図５のプロセスの様々な段階で基板４０２上に形成されるＭＴＪ構造の概略的な断面図である。
【0060】
したがって、プロセス３００は、図４Ｄの構造が設けられる図３の工程３０６の後で、工程３０８で続行され、図４Ｅ～図４Ｊに示す構造が設けられる。これに対して、代替的に、図４Ｄの構造が設けられる図３の工程３０６の後で、図５のプロセス５００が、図４ＤのＭＴＪ構造の作製を続行するために実施されうる。
【0061】
プロセス５００は、工程５０２において、図６Ａに示すように、スペーサ層４１８を予めパターニングすることなく、スペーサ層４１８上に誘電体層６０２を形成することによって開始される。誘電体層６０２は、基板上に形成されたスペーサ層４１８のプロファイルに従って、基板４０２全体にコンフォーマルに形成される。同様に、先の誘電体層４２０と同じように、ここで形成される誘電体層６０２は、スペーサ層４１８とは異なる材料で作製される。一例において、スペーサ層４１８は、ＳｉＮ層又は炭窒化ケイ素であり、誘電体層６０２は、ＳｉＯ２層である。
【0062】
誘電体層６０２は、上部６０２ｂと、側壁部６０２ｃと、底部６０２ａとを含む。同様に、上部６０２ｂが、ハードマスク層４１６の上面及びスペーサ層４１８を覆う。側壁部６０２ｃが、ＭＴＪ構造４５５の側壁及びスペーサ層４１８を覆う。底部６０２ａが、スペーサ層４１８及びフリー層４０８の表面の上に形成される。
【0063】
工程５０４では、図６Ｂに示すように、誘電体層６０２をパターニングするためにパターニングプロセスが実行され、磁気トンネル接合（ＭＴＪ）構造４５５から、誘電体層６０２の上部６０２ｂ及び底部６０２ａが除去される。パターニングプロセスは、スペーサ層４１８の上面６０４及び底部上面６０６が露出するまで、連続的に行われる。パターニングプロセスによって、誘電体層６０２が選択的にエッチングされて、主にスペーサ層４１８の側壁６０８上及び磁気トンネル接合（ＭＴＪ）構造４５５の側壁上に、誘電体層６０２の側壁部６０２ｃが残される。そうすることによって、誘電体層６０２の側壁部６０２ｃが、スペーサ層４１８の側壁６０８に対して強化された保護を提供するとともに、スペーサ層４１８の底部上面６０６に対する接触表面領域６１５を生成しうる。このような接触表面領域６１５が後に、磁気トンネル接合（ＭＴＪ）構造４５５が基板４０２上に完全に形成されたときに、間隙（例えば、空隙）を画定することになる。
【0064】
工程５０６において、図６Ｃに示すように、パッシベーション層６１０が基板４０２上に形成される。パッシベーション層６１０は、上部６１０ａと、側壁部６１０ｃと、底部６１０ｂとを有しうる。上部６１０ａが、スペーサ層４１８の上面６０４上に形成される。図６Ｃに示すように、側壁部６１０ｃが、誘電体層６０２の側壁部６０２ｃに対するライニングとなって形成され、底部６１０ｂが、スペーサ層４１８の底部上面６０６上に形成される。先に記載したパッシベーション層４２２と同様に、パッシベーション層６１０は、基板４０２上に非コンフォーマルに形成され、パッシベーション層６１０の上部６１０ａ及び底部６１０ｂでの厚さは、側壁部６１０ｃの厚さと比べて、比較的大きい。パッシベーション層６１０の様々な位置での厚さの変動によって、後続のエッチング又はパターニングプロセスの間に、基板４０２の様々な位置に対する様々な度合いの保護が提供されうる。したがって、パッシベーション層６１０を非コンフォーマルに形成することによって、パッシベーション層６１０の側壁部６１０ｃが、意図的に比較的薄い厚さで形成され、これにより、パッシベーション層６１０の上部６１０ａ及び底部６１０ｂを過度に傷つけることなく、誘電体層６０２の側壁部６０２ｃが選択的に除去されうる。
【0065】
同様に、パッシベーション層６１０はまた、誘電体層６０２とは異なる絶縁材料から作製される。一例において、パッシベーション層６１０は絶縁材料であってよく、例えば、ＳｉＮ、ＳｉＯＣ、ＳｉＯＮ、ＳｉＯＣ、ＳｉＯ２、ＳｉＣアモルファスカーボン、又は必要に応じて、他の適切な絶縁材料であってよい。１つの特定の例において、パッシベーション層６１０は、窒化ケイ素（ＳｉＮ）層であり、誘電体層６０２は、酸化ケイ素（ＳｉＯ２）層である。
【0066】
工程５０８では、図６Ｄに示すように、主に、パシベーション層６１０の側壁部６１０ｃと、磁気トンネル接合（ＭＴＪ）構造４５５の側壁に対するライニングとなる誘電体層６０２の側壁部６０２ｃとに対して、横方向エッチングプロセスが実施される。横方向エッチングプロセスでは、パッシベーション層６１０の側壁部６１０ｃ、及び誘電体層６０２の側壁部６０２ｃが主に除去され、スペーサ層４１８上のパッシベーション層６１０の上部６１０ａ及び底部６１０ｂが残される。パッシベーション層６１０の残されている部分（例えば、上部６１０ａ及び底部６１０ｂ）は、後に、磁気トンネル接合（ＭＴＪ）構造４５５の形成を完了するための次のパターニングプロセスにおいて、エッチングマスク層として利用されうる。パッシベーション層６１０の上部６１０ａ及び底部６１０ｂが基板４０２上に残されて、後続のパターニングプロセスでスペーサ層４１８及びフリー層４０８へのフィーチャの転写を支援するため、追加的なリソグラフィプロセスを無くし、したがって、リソグラフィプロセスからのミスアライメントの可能性を低減することができる。
【0067】
工程５０８でのパターニングプロセスによって、図６Ｄに示すように、パッシベーション層６１０の側壁部６１０ｃ、及び誘電体層６０２の側壁部６０２ｃが除去され、誘電体層６０２の側壁部６０２ｃが位置決めに使用された位置に、間隙６３０（例えば、空隙）が形成される。誘電体層６０２が除去されると、次いで、接触表面領域６１５（ここで、誘電体層６０２がスペーサ層４１８に接触していた）が露出し、間隙６３０が形成される。間隙６３０の寸法（例えば、幅）は、パッシベーション層６１０の側壁部６１０ｃの厚さと、誘電体層６０２の側壁部６０２ｃの厚さと、の組み合わせと実質的に同様である。一例において、間隙６３０の幅は、約１０ｎｍと約５０ｎｍとの間でありうる。間隙は、上述のように、図７で示した上面図と同様に、磁気トンネル接合（ＭＴＪ）構造４５５を取り囲む環状構造（例えば、リング）でありうることに注意されたい。
【0068】
工程５１０において、図６Ｅに示すように、パターニングプロセスが、パシベーション層６１０の底部６１０ｂをエッチングマスクとして用いて、スペーサ層４１８をエッチングするためにさらに行われ、したがって、間隙６３０がスペーサ層４１８内に存在するよう延長される。続いて、工程５１２において、図６Ｆに示すように、スペーサ層４１８がパターニングされたことで露出したフリー層４０８をエッチングするために、パターニングプロセスがさらに行われ、したがって、間隙６３０がフリー層４０８の中にあるよう延長される。パターニングプロセスによって、フリー層４０８がエッチングされ、したがって、空隙６３０がフリー層４０８の中へと延長される。ＳＯＴ層４０６の上面６２８が露出するまで、パターニングプロセスが連続的に実施される。したがって、工程５１２におけるパターニングプロセスの後に磁気トンネル接合（ＭＴＪ）構造４５５が完成し、間隙６３０が、パッシベーション層６１０の底部６１０ｂ、スペーサ層４１８、及びフリー層４０８において形成されている。間隙６３０によって、特に、パッシベーション層６１０、スペーサ層４１８、及びフリー層４０８が途中で途切れ、これにより、不連続のフリー層４０８が、磁化されると、磁気トンネル接合（ＭＴＪ）構造４５５に浮遊磁界を提供することができる。そうすることによって、追加のフリー層といった外部の磁場を生成する従来の構造、又は、異なる方向に（例えば、磁気トンネル接合（ＭＴＪ）構造４５５に対して直交して）磁場を生成する磁気層を無くすことができ、これにより、製造コスト、複雑さを低減すると共に、所望のデバイス性能を維持することができ又は向上させることすらできる。
【0069】
従って、ＭＲＡＭのため、特にスピン軌道トルク（ＳＯＴ）磁気ランダムアクセスメモリ（ＳＯＴ ＭＲＡＭ）の用途のために、ＭＴＪ素子構造を形成するプロセス及び装置が提供される。一実施形態において、ＭＴＪ構造を形成するための膜積層体がパターニングされる間に、間隙（例えば、空隙）が、ＭＴＪ構造の周囲に形成する。間隙（例えば、不連続フリー層）が、近傍の膜層に対してＭＴＪ構造に近接して画定され、これにより、浮遊磁界が、隔離されたＭＴＪピラー構造に提供されうる。そうすることによって、固有の磁場が、膜構造内に配置された不連続なフリー層によって生成されうる。したがって、外部での磁場の生成を無くすことができ、よって、製造コスト及び複雑さを低減することができる。さらに、間隙が、ＭＴＪピラー構造から、パターニングされた膜層を利用して形成されるため、パターニングプロセス中に追加の現像プロセスが必要とならず、これにより、リソグラフィプロセス中に生じたミスアライメントの可能性を低減又は排除することができる。
【0070】
上記は本開示の実施形態を対象とするが、本開示の基本的な範囲から逸脱することなく、開示の他の実施形態及び更なる実施形態が考案されうる。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図4I】
【図4J】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図7】