特許 7367506 半導体モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-10-16

(45)【発行日】2023-10-24

(54)【発明の名称】半導体モジュール

(51)【国際特許分類】

   H01L 25/07 20060101AFI20231017BHJP

   H01L 25/18 20230101ALI20231017BHJP

   H01L 23/48 20060101ALI20231017BHJP

【ＦＩ】

H01L25/04 C

H01L23/48 G

【請求項の数】 10

(21)【出願番号】P 2019224457

(22)【出願日】2019-12-12

(65)【公開番号】P2021093484

(43)【公開日】2021-06-17

【審査請求日】2022-12-08

(73)【特許権者】

【識別番号】000005083

【氏名又は名称】株式会社プロテリアル

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール弁理士法人

(72)【発明者】

【氏名】妹尾 政宏

(72)【発明者】

【氏名】難波 明博

【審査官】庄司 一隆

(56)【参考文献】

【文献】国際公開第２０１９／０６４７７５（ＷＯ，Ａ１）

【文献】特開２０１９－１６９６６６（ＪＰ，Ａ）

【文献】特開２０１７－０５４８７７（ＪＰ，Ａ）

【文献】特開２０１８－１６３９１２（ＪＰ，Ａ）

【文献】特開２０１８－０９３１６３（ＪＰ，Ａ）

【文献】特開２０１９－１４０２５０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２１／００７４６４７（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２０／０２０３２４１（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２３／４８

(57)【特許請求の範囲】

【請求項1】

パワー半導体素子と、
前記パワー半導体素子のドレイン端子に接続されるドレイン導体と、
前記パワー半導体素子のソース端子に接続され、前記パワー半導体素子を挟んで前記ドレイン導体に対向して配置されるソース導体と、
前記ドレイン導体と前記ソース導体の間に配置される絶縁基板と、
前記絶縁基板上に配置される実装部品と、を備え、
前記実装部品は、前記ソース導体から間隔を有して、前記絶縁基板の前記ソース導体側に配置されることを特徴とする半導体モジュール。

【請求項2】

請求項１に記載の半導体モジュールであって、
前記ソース導体は、前記ドレイン導体と対向する側に凸部を有し、
前記凸部を介して前記ソース端子に接続されることを特徴とする半導体モジュール。

【請求項3】

請求項２に記載の半導体モジュールであって、
前記凸部の厚さに応じて、前記実装部品と前記ソース導体間の間隔の大きさが決定することを特徴とする半導体モジュール。

【請求項4】

請求項１に記載の半導体モジュールであって、
前記ソース導体は、少なくとも前記実装部品と対向する面に凹部を有し、
前記実装部品は、前記凹部により前記ソース導体から間隔を有して配置されることを特徴とする半導体モジュール。

【請求項5】

請求項１に記載の半導体モジュールであって、
前記ソース導体に切り欠きを有し、
前記切り欠き部分を介して前記絶縁基板の表面に配置されている信号配線が、ボンディングワイヤにより外部の信号端子に接続されることを特徴とする半導体モジュール。

【請求項6】

請求項１に記載の半導体モジュールであって、
前記実装部品は、抵抗素子、コンデンサ、スナバコンデンサ、ダイオード、バイポーラトランジスタの少なくとも一種を含むことを特徴とする半導体モジュール。

【請求項7】

請求項１に記載の半導体モジュールであって、
前記絶縁基板は、低温同時焼成セラミックス基板であることを特徴とする半導体モジュール。

【請求項8】

請求項１に記載の半導体モジュールであって、
前記ソース導体から間隔を有して、前記絶縁基板の前記ソース導体側表面に配置される信号配線を有することを特徴とする半導体モジュール。

【請求項9】

請求項８に記載の半導体モジュールであって、
前記絶縁基板内部に信号配線を有し、当該絶縁基板内部の信号配線は、前記絶縁基板の前記ソース導体側表面に配置される信号配線と接続されることを特徴とする半導体モジュール。

【請求項10】

請求項１から９のいずれか１項に記載の半導体モジュールを複数接続して構成される半導体モジュールであって、
ソース導体が延在する方向において、前記ソース導体の一部がドレイン導体よりも突出した第１の半導体モジュールと、
ドレイン導体が延在する方向において、前記ドレイン導体の一部がソース導体よりも突出した第２の半導体モジュールと、
前記第１の半導体モジュールにおける前記ソース導体の突出部と第２の半導体モジュールにおける前記ドレイン導体の突出部と前記ソース導体の突出部と前記ドレイン導体の突出部を接続する導体とで形成された中間導体と、を備えることを特徴とする半導体モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体モジュールの構造に係り、特に、絶縁基板を内蔵した半導体モジュールの実装構造に関する。

【背景技術】

【0002】

電気自動車などに搭載される電力変換装置は、電池から供給される直流電力をスイッチングにより交流電力に変換することで、電気自動車を動かすための交流モータを回転させている。

【0003】

図１に代表的な電力変換装置の回路構成を示す。図１は、電力変換装置を介してモータと電池を接続した直流／交流変換回路である。電池１は電力変換装置３を介してモータ４に接続する。電力変換装置３で直流の電力を交流に変換する間、コンデンサ２は電力を平滑する。

【0004】

電力変換装置３内には複数の半導体モジュール５が配置されており、半導体モジュール５は制御回路６よりゲート抵抗７を介して接続される信号配線を通じて入力される制御信号によってON・OFFを切り替えることで電流の流れを制御する。

【0005】

ゲート抵抗７は制御回路６の電流の大きさを制限する。半導体モジュール５を２つ直列接続し、その中間点をモータ４のステータ巻線と接続する。２直列の半導体モジュール５を３並列に接続し制御することで、モータ４へ三相交流電力を出力する。

【0006】

以上のように半導体モジュール５には電池１やコンデンサ２、モータ４と接続する高電圧部と、制御回路６やゲート抵抗７と繋がる信号配線部（低電圧部）がある。

【0007】

一方、次世代半導体モジュールでは、更なる高効率化と小型軽量化が求められている。半導体モジュールの高効率化と小型軽量化には、半導体モジュールを構成するパワー半導体素子の高速スイッチング動作や高周波動作が有効である。

【0008】

高速スイッチングはスイッチング損失を低減し、変換効率を改善する。また、高周波スイッチングはシステムに搭載されるトランスやリアクトル、コンデンサ等の電気的フィルタの容量を減らし、これらの電気回路部品を大幅に小型化することができる。

【0009】

しかしながら、半導体を高速で制御するために配線や素子を微細化していくと半導体モジュール内の高電圧部と信号配線部（低電圧部）の距離が小さくなっていき、高電圧部と信号配線部（低電圧部）の間の絶縁性能の確保が課題となる。また、高周波動作において安定した出力を得るにはゲート・ソース電極間の寄生容量Ｃｇｓやドレイン・ゲート電極間の寄生容量Ｃｄｇの増加を抑制する必要があり、ゲート・ソース電極間の距離やドレイン・ゲート電極間の距離を適切に設ける必要がある。

【0010】

これらの解決策の一つとして、信号配線をセラミック基板上に配置することで、セラミックを高電圧部と信号配線（低電圧部）の間に挟んで絶縁する手法がある。

【0011】

半導体モジュールの小型化や高周波化の技術について、例えば、以下のような文献がある。

【0012】

特許文献１には、半導体について広周波数帯域にわたって安定した利得を有するための間隙を設けた半導体装置が開示されている。

【0013】

また、特許文献２には、樹脂封入のために回路基板とMOSFETが載る実装基板との間にスペーサを設けた回路装置が開示されている。

【0014】

また、特許文献３には、電磁シールド性を有するキャビティ構造を構成した高周波モジュールが開示されている。

【0015】

また、特許文献４には、信号配線を絶縁基板と一体で形成する絶縁基板が開示されている。

【先行技術文献】

【特許文献】

【0016】

【文献】特開２０１５－０１２１８３号公報

【文献】特開２０１２－１７８４０４号公報

【文献】特開２０１０－２１９１３１号公報

【文献】国際公開第２０１８／０４３０７６号

【発明の概要】

【発明が解決しようとする課題】

【0017】

ところで、半導体モジュール内部の絶縁性能の確保には、絶縁基板による高電圧部と信号配線部（低電圧部）の間の絶縁に加え、モジュール内部の導電部間の絶縁距離を考慮する必要がある。特に、抵抗素子やスナバコンデンサ、ダイオードと言った実装部品を絶縁基板に配置する場合、それらの実装部品と高電圧部側の電極（例えばドレイン導体）との絶縁距離が、モジュール内部の絶縁耐性の維持とモジュールの小型化の両立には重要な要素となる。

【0018】

なお、絶縁距離とは、電気的な製品の中で短絡がおこる危険性のある導電部から別の導電部までの最短距離を表しており、例えば、ＪＩＳ規格Ｃ０７０４－１９９５には「制御機器の絶縁距離・絶縁抵抗及び耐電圧」の基準値が決められている。

【0019】

しかしながら、上記特許文献１，２，３には、高い電位差がある導体に挟まれた信号配線や回路の素子と高電圧部分との絶縁距離については検討がない。

【0020】

一方、特許文献４では、高電圧での基板の使用を検討しているが、特許文献４の図３の様にドレイン導体側の基板の面に配線をすると、ソース端子と信号電圧ほどの差である配線部分とソース端子と電位差が大きいドレイン導体との絶縁距離が小さくなる。

【0021】

また、別体の実装部品を配線上にはんだなどで接合すると、実装部品とドレイン面の絶縁距離はより小さくなってしまい絶縁破壊を起こしてしまう可能性がある。

【0022】

そこで、本発明の目的は、電源配線などの高電圧部と信号配線などの低電圧部とを絶縁する絶縁基板を内蔵した半導体モジュールにおいて、モジュール内部の絶縁耐性を維持しつつ、小型化が可能な半導体モジュールを提供することにある。

【課題を解決するための手段】

【0023】

上記課題を解決するために、本発明は、パワー半導体素子と、前記パワー半導体素子のドレイン端子に接続されるドレイン導体と、前記パワー半導体素子のソース端子に接続され、前記パワー半導体素子を挟んで前記ドレイン導体に対向して配置されるソース導体と、前記ドレイン導体と前記ソース導体の間に配置される絶縁基板と、前記絶縁基板上に配置される実装部品と、を備え、前記実装部品は、前記ソース導体から間隔を有して、前記絶縁基板の前記ソース導体側に配置されることを特徴とする。

【発明の効果】

【0024】

本発明によれば、電源配線などの高電圧部と信号配線などの低電圧部とを絶縁する絶縁基板を内蔵した半導体モジュールにおいて、モジュール内部の絶縁耐性を維持しつつ、小型化が可能な半導体モジュールを実現することができる。

【0025】

上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

【図面の簡単な説明】

【0026】

【図1】電力変換装置の一例を示す回路図である。

【図2】従来の半導体モジュールの一部を示す断面図である。

【図3】実施例１に係る半導体モジュールの一部を示す断面図である。

【図4A】実施例１に係る半導体モジュールの一部を示す斜視図である。

【図4B】図４ＡのＡ－Ａ’部の断面図である。

【図4C】図４ＡのＢ－Ｂ’部の断面図である。

【図5】実施例１に係る半導体モジュールの一部を示す斜視図である。

【図6】実施例１に係る半導体モジュールの変形例を示す斜視図である。

【図7】実施例１に係る半導体モジュールの変形例の一部を示す上面図である。

【図8】実施例１に係る半導体モジュールの変形例の外観を示す斜視図である。

【図9】実施例２に係る半導体モジュールの一部を示す断面図である。

【図10】実施例３に係る半導体モジュールの一部を示す断面図である。

【図11】実施例３に係る半導体モジュールの変形例を示す斜視図である。

【図12】実施例３に係る半導体モジュールの変形例の外観を示す斜視図である。

【図13】実施例４に係るモータ一体型インバータの一部を示す斜視図である。

【発明を実施するための形態】

【0027】

以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。

【0028】

＜従来の絶縁基板について＞
以下では本発明の理解を容易にするために、先ず従来のセラミック基板を使った絶縁基板の構成とその課題について説明する。その後、本発明に係る絶縁基板の構成について説明する。

【0029】

図２は、絶縁基板としてセラミック基板を用いた場合の半導体素子との従来の接続構造を示す断面図である。ドレイン導体９と２つのパワー半導体素子（MOSFET）１０がそれぞれ接続導体であるはんだ１２ａを介して接続されている。さらに、パワー半導体素子（MOSFET）１０のそれぞれのゲート信号端子１１が接続導体であるはんだ１２ｂを介してセラミック基板８のゲート信号配線１６に接続している。

【0030】

ゲート信号配線１６は一部分離しており、ゲート信号配線１６の間をゲート抵抗７ａで接続している。そのため、ゲート信号配線１６とパワー半導体素子であるMOSFET１０のゲート信号端子１１とを直接はんだ１２ｂで接続すると、ゲート抵抗７ａをはじめとした信号用の配線や素子を電位の高い金属性のドレイン導体９側に近い面に実装することになる。

【0031】

ゲート抵抗７ａとドレイン導体９の距離が近いと、ゲートとドレインとの間の絶縁距離は小さくなってしまい、高い電圧を加えた時にゲート－ドレイン間の絶縁が破壊され、リーク電流が流れる可能性がある。絶縁破壊が起こり難くするためにはゲートとドレインの距離を大きくすることが必要だがこれはモジュールが大きくなる原因となる。

【実施例1】

【0032】

次に、図３から図８を参照して、本発明の実施例１に係る半導体モジュールについて説明する。

【0033】

図３は、本実施例の半導体モジュールの一部を示す断面図である。図４Ａは、本実施例の半導体モジュールの一部を示す斜視図であり、モジュール内部の構造が分かり易くなるように、図３の構成から凸部１８ａを含むソース導体１８、はんだ１２ｃ、ゲート抵抗７ａを除いて示している。図４Ｂ，図４Ｃは、それぞれ図４ＡのＡ－Ａ’部断面図、Ｂ－Ｂ’部断面図である。

【0034】

なお、図３ではゲート信号配線１６（１６ｂ）は一部分離しており、ゲート信号配線１６（１６ｂ）の間をゲート抵抗７ａで接続している形態で示しているが、図４Ａから図４Ｃではゲート信号配線１６（１６ｂ）が一体で形成されている形態で示している。図３のように、ゲート信号配線１６（１６ｂ）の一部を分離し、ゲート信号配線１６（１６ｂ）の間をゲート抵抗７ａで接続した場合、図５に示すような形態となる。

【0035】

また、図６は、本実施例の半導体モジュールの変形例を示す斜視図であり、図７は、その上面図である。図８は図６の半導体モジュールを封止樹脂２３で封止した状態の外観を示す斜視図である。

【0036】

本実施例の半導体モジュールは、図３に示すように、はんだ１２ｃを介してパワー半導体素子（MOSFET）１０のソース端子１４に接続されるソース導体（電極）１８が、はんだ１２ａを介してパワー半導体素子（MOSFET）１０のドレイン端子に接続されるドレイン導体（電極）９と対向して配置されている。また、ソース導体（電極）１８は、絶縁基板である低温同時焼成セラミックス基板（LTCC）１３のゲート抵抗７ａが接合された配線の面にも対向している。

【0037】

ソース導体（電極）１８は、板状の表面に凸部１８ａを持ち、凸部１８ａがパワー半導体素子（MOSFET）１０のソース端子１４の上に接合したはんだ１２ｃと接合することで、パワー半導体素子（MOSFET）１０との間に回路を形成する。

【0038】

凸部１８ａは、例えば、銅（Ｃｕ）ブロックの削り出しにより、ソース導体（電極）１８と一体物として形成してもよく、ソース導体（電極）１８と凸部１８ａをそれぞれ別個に成形した後に接合することで形成しても良い。なお、ソース導体（電極）１８と凸部１８ａの材質は銅（Ｃｕ）に限定されず、アルミニウム（Ａｌ）であっても良く、ソース導体（電極）１８をアルミニウム（Ａｌ）で形成し、凸部１８ａを銅（Ｃｕ）で形成しても良い。

【0039】

ソース導体（電極）１８の凸部１８ａの厚さを調整することで、ゲート信号端子１１、はんだ１２ｂ、ゲート信号配線１６ａ，１６ｂ、LTCC１３、ゲート抵抗７ａの合計の厚さである矢印１００の長さに対して、ソース端子１４、はんだ１２ｃ、凸部１８ａを含むソース導体（電極）１８の合計の厚さである矢印１０１の長さを大きくしている。（１０１＞１００）
矢印１００に対して矢印１０１が長い分、ゲート抵抗７ａとソース導体（電極）１８との間を確実に絶縁することができる。

【0040】

なお、矢印１００は、必ずしも上記の全ての構成の合計の厚さに限るものではなく、例えば、ゲート信号配線１６ａが無いような場合であっても、矢印１００の長さに対して矢印１０１の長さが大きくなるように構成する。

【0041】

つまり、矢印１００は、パワー半導体素子（MOSFET）１０の上面からゲート抵抗７ａの上面までの距離であり、矢印１０１は、パワー半導体素子（MOSFET）１０の上面からソース導体（電極）１８の下面までの距離であると言い換えることができる。

【0042】

ソース導体（電極）１８とゲート抵抗７ａの電位差は、ソース導体（電極）１８とドレイン導体（電極）９の電位差あるいはゲート抵抗７ａとドレイン導体（電極）９の電位差よりも非常に小さく、ソース導体（電極）１８とゲート抵抗７ａが近くに配置されても絶縁破壊が起こりにくい。

【0043】

そのため、図２に示す従来構造の様にドレイン導体９側の面にゲート抵抗７ａがある場合と比べて、本実施例（図３）の様にソース導体（電極）１８側にゲート抵抗７ａがある場合はモジュールの積層配置方向（ドレイン導体９とソース導体１８の対向方向，つまり矢印１００や矢印１０１の方向）に絶縁距離を大きくする必要がなく、その分モジュールの大きさを小さくすることができる。

【0044】

図４Ａから図４Ｃは、本実施例の半導体モジュールの内部のパワー半導体素子（MOSFET）１０に備わる信号端子と絶縁基板に設けられた配線の接続関係を示す斜視図および断面図である。

【0045】

図４Ａは、信号配線（ゲート信号配線１６ｂ，ソース信号配線１７ｂ）を有するLTCC１３とドレイン導体（電極）９とパワー半導体素子（MOSFET）１０の位置関係を示した斜視図である。ドレイン導体（電極）９の上に接続導体であるはんだ１２ａを介してパワー半導体素子（MOSFET）１０があり、さらにその上にゲート信号配線１６ｂやソース信号配線１７ｂが表面に設けられたLTCC１３がある。以下に、断面図を使いそれぞれの接続の関係を説明する。

【0046】

図４Ｂは、ゲート信号配線１６（１６ａ，１６ｂ）およびソース信号配線１７ａとパワー半導体素子（MOSFET）１０のゲート信号端子１１、ソース信号端子１５との接続やLTCC１３内部のゲート信号配線１６ｃとソース信号配線１７ｃとの接続を示す図４ＡのＡ－Ａ’部断面図である。

【0047】

LTCC１３のドレイン導体（電極）９側の面上にあるゲート信号配線１６ａとパワー半導体素子（MOSFET）１０に備わるゲート信号端子１１は、はんだ１２ｂにより電気的に接続されている。さらにゲート信号配線１６ａ，１６ｂは、はんだ１２ｂの上で交差するように配置されている。LTCC１３の両面のゲート信号配線が交差している位置でLTCC１３の内部にあるゲート信号配線１６ｃがゲート信号配線１６ａ，１６ｂを電気的に接続している。

【0048】

また、ソース信号配線１７ａは、ソース信号端子１５とはんだ１２ｂで電気的に接続されており、ソース信号配線１７ａ，１７ｃは、はんだ１２ｂの上で交差し接続されている。

【0049】

上記のように、両面の信号配線が交差した状態でLTCC１３内部の配線で接続しても良いし、内部の信号配線と片面の信号配線のみ交差した状態でLTCC１３内部の配線と接続しても良い。

【0050】

図４Ｃは、ゲート信号配線１６ａとドレイン導体（電極）９の位置関係を示す図４ＡのＢ－Ｂ’部断面図である。

【0051】

ゲート信号配線１６ａは、LTCC１３のドレイン導体（電極）９に対向する面にあり、ゲート信号配線１６ｂは、LTCC１３を挟んで反対の面にある。ゲート信号配線１６ｂは、LTCC１３の中央近傍まで伸びている。ソース信号配線１７ｃもLTCC１３内部にあり、LTCC１３の中央近傍まで伸びており、LTCC１３の中央近傍に存在するソース信号配線１７ｂと接続している。

【0052】

上記のように、LTCC１３内部の導体であるゲート信号配線１６ｃやソース信号配線１７ｃがLTCC１３両面の導体であるゲート信号配線１６ａ，１６ｂおよびソース信号配線１７ａ，１７ｂと繋がることにより、パワー半導体素子（MOSFET）１０のゲート信号端子１１やソース信号端子１５をドレイン導体（電極）９側の面で電気的に接続しつつ、ドレイン導体（電極）９から遠い面のゲート信号配線１６ｂやソース信号配線１７ｂにON・OFFの信号を入力できるため、LTCC１３により信号配線（ゲート信号配線１６，ソース信号配線１７）をドレイン導体（電極）９から絶縁した上で、パワー半導体素子（MOSFET）１０の導通・遮断が可能である。

【0053】

また、LTCC１３は、多層構造をとることができ、ゲート信号配線１６ｂが無い場合でも、内部（内層）のゲート信号配線１６ｃがゲート信号配線１６ａと電気的に繋がり、ゲート信号配線１６ｃがLTCC１３の内部でLTCC１３と接続する別の基板の配線に接続するようにゲート信号配線１６ｃとLTCC１３の基板を伸ばすことで、LTCC１３の基板内の配線を絶縁しつつ別の絶縁基板の配線やパワー半導体素子（MOSFET）１０以外の制御用半導体素子が実装された別の制御基板の配線と接続することもできる。

【0054】

図５は、図４Ａに示す半導体モジュールのゲート信号配線１６（１６ｂ）の一部を分離し、ゲート信号配線１６（１６ｂ）の間をゲート抵抗７ａで接続した本実施例の半導体モジュールの斜視図である。ゲート信号配線１６ｂは途中で切れており、切れた部分を繋ぐようにゲート抵抗７ａを接続する。ゲート抵抗７ａによりパワー半導体素子（MOSFET）１０のゲート充放電が抑制される。

【0055】

図６は、本実施例の半導体モジュールの変形例を示す斜視図である。図６に示す半導体モジュールは、ソース導体（電極）１８の一部に切り欠き２９が設けられており、ソース導体（電極）１８を平面視した際に、その切り欠き部分からLTCC１３の上面が一部露出している。なお、ここで言う「露出」とは、後述する封止樹脂２３で半導体モジュールを封止する前の状態において、LTCC１３の上面がソース導体（電極）１８から露出して見える状態を指している。従って、図８に示すように、半導体モジュールを封止樹脂２３で封止した後は、切り欠き部２９も封止樹脂２３により被覆される。

【0056】

そして、LTCC１３の表面に配置されているゲート信号配線１６ｂとソース信号配線１７は、切り欠き部分を介してボンディングワイヤ１９により外部の信号端子２０に接続されている。

【0057】

また、ドレイン導体（電極）９の入力端子P（２１）とソース導体（電極）１８の入力端子N（２２）と外部導体を接続することで、パワー半導体素子（MOSFET）１０に対し信号端子２０から電源電圧よりも低い小電圧の信号（ゲート駆動信号やソース信号）を入力してパワー半導体素子（MOSFET）１０の導通及び遮断を操作することができ、入力端子P（２１）、入力端子N（２２）を流れる電力の制御ができるようになる。

【0058】

なお、図６に示した切り欠き２９は、ソース導体（電極）１８の長方形の面の一部が台形状に切り取られている例で示したが、切り欠き２９の形状はこれに限定されるものではなく、矩形や円弧状の切り欠きであっても良い。

【0059】

図７は、図６に示す半導体モジュールの上面図である。ソース導体（電極）１８の一部に切り欠き２９が設けられているため、LTCC１３上に配置されたゲート信号配線１６ｂやソース信号配線１７にボンディングワイヤ１９を接続する際、ソース導体（電極）１８とボンディングワイヤ１９は接触しない。

【0060】

ソース導体（電極）１８の切り欠き部分は、パワー半導体素子（MOSFET）１０に紙面上で重なっており、なおかつ、ドレイン導体（電極）９の一部と紙面上で重なっている。そのため、ドレイン導体（電極）９側ではソース導体（電極）１８側のような切り欠きを設けることはできない。

【0061】

そこで、LTCC１３を使うことで、図６や図７に示す様に、信号配線（ゲート信号配線１６ｂ，ソース信号配線１７）をソース導体（電極）１８側に実装し、ソース導体（電極）１８の一部に切り欠き２９を設けることで、ボンディングワイヤ１９を取り付けるスペースを作ることができる。

【0062】

図８は、図６の半導体モジュールを封止樹脂２３で封止した状態の外観を示す斜視図である。図６の半導体モジュールに封止樹脂２３を注入し封止することで、導体間やLTCC１３と導体の間に異物が入るのを防ぐことができる。

【0063】

以上説明した本実施例の半導体モジュールは、言い換えると、パワー半導体素子（MOSFET）１０と、パワー半導体素子（MOSFET）１０のドレイン端子に接続されるドレイン導体（電極）９と、パワー半導体素子（MOSFET）１０のソース端子１４に接続され、パワー半導体素子（MOSFET）１０を挟んでドレイン導体（電極）９に対向して配置されるソース導体（電極）１８と、ドレイン導体（電極）９とソース導体（電極）１８の間に配置される絶縁基板１３と、絶縁基板１３上に配置される実装部品（ゲート抵抗７ａ）を備えており、実装部品（ゲート抵抗７ａ）は、ソース導体（電極）１８から間隔を有して、絶縁基板１３のソース導体（電極）１８側に配置される。

【0064】

また、ソース導体（電極）１８は、ドレイン導体（電極）９と対向する側に凸部１８ａを有し、凸部１８ａを介してソース端子１４に接続される。

【0065】

また、凸部１８ａの厚さに応じて、実装部品（ゲート抵抗７ａ）とソース導体（電極）１８間の間隔の大きさが決定する。

【0066】

また、ソース導体（電極）１８に絶縁基板１３を露出する切り欠き２９を有しており、切り欠き部分から露出した絶縁基板１３の表面に配置されている信号配線（ゲート信号配線１６ｂ，ソース信号配線１７）が、ボンディングワイヤ１９を介して外部の信号端子２０に接続される。

【0067】

また、実装部品は、抵抗素子、コンデンサ、スナバコンデンサ、ダイオードのいずれかである。

【0068】

これにより、モジュール内部の絶縁耐性を維持しつつ、半導体モジュールの小型化を図ることができる。

【実施例2】

【0069】

図９を参照して、本発明の実施例２に係る半導体モジュールについて説明する。図９は、本実施例の半導体モジュールの一部を示す断面図であり、実施例１の図３に対応する図である。

【0070】

本実施例の半導体モジュールは、図９に示すように、ソース導体（電極）１８の位置は図３と同様であるが、ゲート抵抗７ａやLTCC１３のゲート信号配線１６ｂの周辺に凹部１８ｂが形成されている点において、実施例１（図３）の半導体モジュールと異なっている。ソース導体に凹部を形成することによっても、実装部品の周縁の間隔の調整が可能となる旨を説明する。

【0071】

図９に示す本実施例の半導体モジュールでは、ソース導体（電極）１８の凸部１８ａの厚さが図３よりも小さいために、ソース端子１４、はんだ１２ｃ、ソース導体（電極）１８の凸部１８ａの合計の厚さを示す矢印１０２の長さは、ゲート信号端子１１、はんだ１２ｂ、ゲート信号配線１６ａ、LTCC１３の合計の厚さに等しい。

【0072】

そのため、ゲート信号配線１６ｂとゲート抵抗７ａの厚さを加えた矢印１０３の長さがドレイン導体（電極）９の上面からソース導体（電極）１８の下面までの距離（長さ）より大きくなってしまい、ソース導体（電極）１８とゲート抵抗７ａが接触してしまう。

【0073】

そこで、図９に示すように、ゲート抵抗７ａやゲート信号配線１６ｂの上に凹部１８ｂを設けることで、矢印１０３の長さ（厚さ）よりも矢印１０３の長さに凹部１８ｂの長さを加えた矢印１０４の長さ（厚さ）が大きくなる。

【0074】

なお、ゲート抵抗７ａやゲート信号配線１６ｂの厚さに合わせて凹部１８ｂの高さを変えても良い。

【0075】

本実施例の半導体モジュールは、言い換えると、ソース導体（電極）１８は、少なくとも実装部品（ゲート抵抗７ａ）と対向する面に凹部１８ｂを有しており、実装部品（ゲート抵抗７ａ）は、凹部１８ｂによりソース導体（電極）１８から間隔を有して配置される。

【0076】

本実施例のように、凹部１８ｂを設けることでゲート信号配線１６ｂやゲート抵抗７ａにソース導体（電極）１８が接触することなく、絶縁距離を持つことでリーク電流の発生を防止することができる。

【実施例3】

【0077】

図１０から図１２を参照して、本発明の実施例３に係る半導体モジュールについて説明する。図１０は、本実施例の半導体モジュールの一部を示す断面図である。図１１は、本実施例の半導体モジュールの変形例を示す斜視図であり、図１２は、図１１の半導体モジュールを封止樹脂２３で封止した状態の外観を示す斜視図である。

【0078】

本実施例の半導体モジュールは、図１０に示すように、ドレイン導体（電極）９に平行な面とソース導体（電極）１８に平行な面とが半導体モジュールの積層配置方向（ドレイン導体９とソース導体１８の対向方向）に柱状の導体で接続する中間導体２５を介して、２つの半導体モジュールが繋がって構成されている。

【0079】

ドレイン導体（電極）９を電源の高圧側、ソース導体（電極）１８を電源の低圧側、中間導体２５を出力に繋ぐことで、ハーフブリッジ回路を作ることができる。

【0080】

LTCC１３を使いゲート抵抗７ａをソース導体（電極）１８側に配置し、ゲート抵抗７ａ表面からパワー半導体素子（MOSFET）１０表面までの厚さよりもソース導体（電極）１８表面からパワー半導体素子（MOSFET）１０表面までの厚さ（距離）を大きくすることで、中間導体２５の積層配置方向（ドレイン導体９とソース導体１８の対向方向）の長さが小さくなるため、高圧側と低圧側のパワー半導体素子（MOSFET）１０の間のインダクタンスが小さくなる。

【0081】

図１１に、本実施例の半導体モジュールの変形例を示す。図１１の半導体モジュールの作製中におけるLTCC１３を使用する利点は、外部の導体との接続面を、ドレイン導体（電極）９およびソース導体（電極）１８のどちらにも作ることができる点である。

【0082】

図１１に示すように、ボンディングワイヤ１９とLTCC１３上の配線との接続面を中間導体２５とソース導体（電極）１８側に設けることができるため、パワー半導体素子（MOSFET）１０の端子で最も広い面積を持つドレイン端子と接続するドレイン導体（電極）９を削ることなく、信号配線と入力用の信号端子をボンディングワイヤ１９で接続できるスペースを確保できる。

【0083】

また、ドレイン導体（電極）９側からLTCC１３の接続面を露出する必要がないことでドレイン導体（電極）９の面積を広くする必要がないためモジュールの小型化ができる。

【0084】

図１２に、図１１の半導体モジュールを封止樹脂２３で封止した状態の外観を示す。封止樹脂２３で高圧側と低圧側の導体を絶縁したハーフブリッジモジュールとして外部電源や負荷と接続することができる。

【0085】

以上説明した本実施例の半導体モジュールは、言い換えると、ソース導体（電極）１８が延在する方向において、ソース導体（電極）１８の一部がドレイン導体（電極）９よりも突出した第１の半導体モジュールと、ドレイン導体（電極）９が延在する方向において、ドレイン導体（電極）９の一部がソース導体（電極）１８よりも突出した第２の半導体モジュールと、第１の半導体モジュールにおけるソース導体（電極）１８の突出部と第２の半導体モジュールにおけるドレイン導体（電極）９の突出部と前記ソース導体（電極）１８の突出部と前記ドレイン導体（電極）９の突出部を接続する導体とで形成する中間導体２５を備えており、第１の半導体モジュールおよび第２の半導体モジュールは、上記実施例１または２のいずれかの半導体モジュールである。

【実施例4】

【0086】

図１３を参照して、本発明の実施例４に係るモータ一体型インバータについて説明する。図１３は、本実施例のモータ一体型インバータの一部を示す斜視図である。

【0087】

モータ４ａ内部の巻線と接続されたACバスバー２７と中間導体２５に接続された出力端子２６が接続し、ドレイン導体（電極）９先端の入力端子P（２１）とソース導体（電極）１８先端の入力端子N（２２）がDCバスバー２８を通り、コンデンサ２４と図示しないDC電源に接続している。

【0088】

ハーフブリッジモジュールは、図示していない他の２つのモジュールと合わせて３つのAC出力で三相交流を出力する三相インバータとなる。インバータのACバスバー２７は図示しないモータの三相巻線の入力端子にそれぞれ接続される。

【0089】

＜本発明の変形例について＞
上記した各実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。LTCC１３上で信号配線と接続する素子は受動素子に限らず、バイポーラトランジスタやICなどでも良い。

【0090】

また、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

【符号の説明】

【0091】

１…電池
２…コンデンサ
３…電力変換装置
４，４ａ…モータ
５…半導体モジュール
６…制御回路
７，７ａ…ゲート抵抗
８…セラミック基板
９…ドレイン導体（電極）
１０…パワー半導体素子（MOSFET）
１１…ゲート信号端子
１２ａ，１２ｂ，１２ｃ…はんだ（接続導体）
１３…低温同時焼成セラミックス基板（LTCC）（絶縁基板）
１４…ソース端子
１５…ソース信号端子
１６，１６ａ，１６ｂ，１６ｃ…ゲート信号配線
１７，１７ａ，１７ｂ，１７ｃ…ソース信号配線
１８…ソース導体（電極）
１８ａ…（ソース導体１８の）凸部
１８ｂ…（ソース導体１８の）凹部
１９…ボンディングワイヤ
２０…信号端子
２１…入力端子P
２２…入力端子N
２３…封止樹脂
２４…コンデンサ
２５…中間導体
２６…出力端子
２７…ACバスバー
２８…DCバスバー
２９…切り欠き（部）
１００…ゲート信号端子１１、はんだ１２ｂ、ゲート信号配線１６ａ，１６ｂ、LTCC１３、ゲート抵抗７ａの合計の厚さ
１０１…ソース端子１４、はんだ１２ｃ、凸部１８ａを含むソース導体（電極）１８の合計の厚さ
１０２…ソース端子１４、はんだ１２ｃ、ソース導体（電極）１８の凸部１８ａの合計の厚さ
１０３…ゲート信号端子１１、はんだ１２ｂ、ゲート信号配線１６ａ、LTCC１３，ゲート信号配線１６ｂ、ゲート抵抗７ａの合計の厚さ
１０４…矢印１０３の長さ（厚さ）に凹部１８ｂの長さを加えた長さ（厚さ）

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】