(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-10-20
(45)【発行日】2023-10-30
(54)【発明の名称】画定された亀裂防止縁延長部を有する圧縮性の中間層
(51)【国際特許分類】
H01L 29/41 20060101AFI20231023BHJP
H01L 21/28 20060101ALI20231023BHJP
H01L 29/78 20060101ALI20231023BHJP
【ＦＩ】
H01L29/44 L
H01L21/28 301R
H01L29/44 S
H01L29/78 652M
H01L29/78 652Q
【請求項の数】
26
(21)【出願番号】P 2020509455
(86)(22)【出願日】2018-08-23
(65)【公表番号】
(43)【公表日】2020-11-05
(86)【国際出願番号】 EP2018072712
(87)【国際公開番号】W WO2019038352
(87)【国際公開日】2019-02-28
【審査請求日】2021-06-11
(31)【優先権主張番号】15/686,576
(32)【優先日】2017-08-25
(33)【優先権主張国・地域又は機関】US
【前置審査】
(73)【特許権者】
【識別番号】501209070
【氏名又は名称】インフィネオン テクノロジーズ アーゲー
【氏名又は名称原語表記】ＩＮＦＩＮＥＯＮ ＴＥＣＨＮＯＬＯＧＩＥＳ ＡＧ
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】マタラン， マリアンネ
(72)【発明者】
【氏名】ネルヒーベル， ミヒャエル
(72)【発明者】
【氏名】ペルツァー， ライナー
(72)【発明者】
【氏名】ヴァイドガンズ， ベルンハルト
【審査官】早川 朋一
(56)【参考文献】
【文献】特開２０１６－２１９７４９（ＪＰ，Ａ）
【文献】特開平０３－１６０７２１（ＪＰ，Ａ）
【文献】特開平０３－２２７０２２（ＪＰ，Ａ）
【文献】国際公開第２０１６／０２４９４６（ＷＯ，Ａ１）
【文献】特開２００３－０３１５７６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３２０５－２１／３２１５
Ｈ０１Ｌ ２１／７６８
Ｈ０１Ｌ ２３／５２
Ｈ０１Ｌ ２３／５２２－２３／５３２
Ｈ０１Ｌ ２１／２８－２１／２８８
Ｈ０１Ｌ ２１／４４－２１／４４５
Ｈ０１Ｌ ２９／４０－２９／５１
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２９／７８
(57)【特許請求の範囲】
【請求項1】
半導体デバイスであって、基板と、
前記基板上の構造化された中間層であって、画定された縁部を有する、構造化された中間層と、
前記構造化された中間層上の構造化されたメタライゼーションであって、画定された縁部を有する、構造化されたメタライゼーションと、を含み、
前記基板は盛り上がった特徴部を有する非平面状の表面を有し、前記構造化された中間層は前記非平面状の表面上に形成され、
前記構造化された中間層の各画定された縁部は、前記構造化されたメタライゼーションの前記画定された縁部のうちの１つのすぐ近くに隣接し、前記半導体デバイスの平面視において、前記構造化されたメタライゼーションの前記すぐ近くに隣接する画定された縁部と同じ方向に延び、
前記構造化されたメタライゼーションの各画定された縁部が、前記構造化された中間層の前記隣接する画定された縁部に達する前に終端するように、前記構造化された中間層の各画定された縁部は、前記構造化されたメタライゼーションの前記隣接する画定された縁部を少なくとも０．５ミクロンだけ越えて延在し、
前記構造化された中間層は室温で圧縮残留応力を有し、前記構造化されたメタライゼーションは、前記構造化された中間層の前記圧縮残留応力によって少なくとも部分的に打ち消される引張応力を室温で生成し、
前記構造化されたメタライゼーションの前記画定された縁部のうちの幾つかは、前記盛り上がった特徴部の間又は上で終端し、前記盛り上がった特徴部の間又は上で終端する前記構造化されたメタライゼーションの画定された縁部に隣接する、前記構造化された中間層の各画定された縁部は、前記構造化されたメタライゼーションのその隣接する画定された縁部を少なくとも３ミクロンだけ越えて延在する、半導体デバイス。
【請求項2】
半導体デバイスであって、
基板と、
前記基板上の構造化された中間層であって、画定された縁部を有する、構造化された中間層と、
前記構造化された中間層上の構造化されたメタライゼーションであって、画定された縁部を有する、構造化されたメタライゼーションと、を含み、
前記基板は盛り上がった特徴部を有する非平面状の表面を有し、前記構造化された中間層は前記非平面状の表面上に形成され、
前記構造化された中間層の各画定された縁部は、前記構造化されたメタライゼーションの前記画定された縁部のうちの１つのすぐ近くに隣接し、前記半導体デバイスの平面視において、前記構造化されたメタライゼーションの前記すぐ近くに隣接する画定された縁部と同じ方向に延び、
前記構造化されたメタライゼーションの各画定された縁部が、前記構造化された中間層の前記隣接する画定された縁部に達する前に終端するように、前記構造化された中間層の各画定された縁部は、前記構造化されたメタライゼーションの前記隣接する画定された縁部を少なくとも０．５ミクロンだけ越えて延在し、
前記構造化された中間層は室温で圧縮残留応力を有し、前記構造化されたメタライゼーションは、前記構造化された中間層の前記圧縮残留応力によって少なくとも部分的に打ち消される引張応力を室温で生成し、
前記構造化されたメタライゼーションの前記画定された縁部のうちの幾つかは、前記盛り上がった特徴部の上で終端し、前記盛り上がった特徴部の上で終端する前記構造化されたメタライゼーションの画定された縁部に隣接する前記構造化された中間層の各画定された縁部は、前記盛り上がった特徴部を越えて延在する、半導体デバイス。
【請求項3】
前記基板はレベル間誘電体である、請求項１又は２に記載の半導体デバイス。
【請求項4】
前記基板は半導体基板である、請求項１又は２に記載の半導体デバイス。
【請求項5】
前記半導体基板はＳｉ、ＧａＮ－ｏｎ－Ｓｉ、ＧａＮ－ｏｎ－ＳｉＣ、ＧａＮ－ｏｎ－サファイア、及びＳｉＣのうちの１つを含む、請求項４に記載の半導体デバイス。
【請求項6】
前記構造化された中間層の各画定された縁部は、前記構造化されたメタライゼーションの前記隣接する画定された縁部を少なくとも１ミクロンだけ越えて延在する、請求項１又は２に記載の半導体デバイス。
【請求項7】
前記構造化された中間層及び前記構造化されたメタライゼーションは、前記基板の前面に適用され、前記構造化された中間層の各画定された縁部は、前記構造化されたメタライゼーションの前記隣接する画定された縁部を、０．５ミクロン超で且つ３０ミクロン未満だけ越えて延在する、請求項１又は２に記載の半導体デバイス。
【請求項8】
前記構造化された中間層の各画定された縁部は、前記構造化されたメタライゼーションの前記隣接する画定された縁部を、少なくとも２ミクロンで且つ３０ミクロン未満だけ越えて延在する、請求項１又は２に記載の半導体デバイス。
【請求項9】
前記構造化された中間層の各画定された縁部は、前記構造化されたメタライゼーションの前記隣接する画定された縁部を少なくとも４ミクロンで且つ１５ミクロン未満だけ越えて延在する、請求項８に記載の半導体デバイス。
【請求項10】
前記盛り上がった特徴部の間又は上で終端する前記構造化されたメタライゼーションの画定された縁部に隣接する、前記構造化された中間層の各画定された縁部は、前記構造化されたメタライゼーションのその隣接する画定された縁部を、少なくとも４ミクロンだけ越えて延在する、請求項１又は２に記載の半導体デバイス。
【請求項11】
前記構造化された中間層の各画定された縁部は、前記構造化されたメタライゼーションの前記隣接する画定された縁部を、少なくとも０．５ミクロンで且つ１０ミクロン未満だけ越えて延在する、請求項１又は２に記載の半導体デバイス。
【請求項12】
前記構造化されたメタライゼーションは複数の金属層を含む、請求項１又は２に記載の半導体デバイス。
【請求項13】
前記構造化されたメタライゼーションはＣｕを含み、前記構造化された中間層はＴｉＷ及びＷのうちの少なくとも１つを含む、請求項１又は２に記載の半導体デバイス。
【請求項14】
前記構造化されたメタライゼーションはＡｌを含み、前記構造化された中間層はＴｉＮ及びＷのうちの少なくとも１つを含む、請求項１又は２に記載の半導体デバイス。
【請求項15】
前記構造化されたメタライゼーションはＡｕを含む、請求項１又は２に記載の半導体デバイス。
【請求項16】
前記構造化された中間層は複数の層を含み、前記層のうちの少なくとも１つは室温で圧縮残留応力を有し、前記層のうちの少なくとも１つは室温で引張残留応力を有し、前記構造化された中間層は室温で全体として圧縮残留応力を有する、請求項１又は２に記載の半導体デバイス。
【請求項17】
前記構造化された中間層及び前記構造化されたメタライゼーションは、前記基板の背面に適用され、前記構造化された中間層の各画定された縁部は、前記構造化されたメタライゼーションの前記隣接する画定された縁部を、２ミクロン～１００ミクロンの間だけ、又は前記構造化されたメタライゼーションの前記画定された縁部に垂直な方向の前記構造化されたメタライゼーションの横方向寸法の最大１０％までだけ越えて延在する、請求項１又は２に記載の半導体デバイス。
【請求項18】
半導体デバイスを製造する方法であって、基板上に構造化された中間層を形成するステップであって、前記構造化された中間層は画定された縁部を有する、ステップと、
前記構造化された中間層上に構造化されたメタライゼーションを形成するステップであって、前記構造化されたメタライゼーションは画定された縁部を有する、ステップと、を含み、
前記基板は盛り上がった特徴部を有する非平面状の表面を有し、前記構造化された中間層は前記非平面状の表面上に形成され、
前記構造化された中間層は、前記構造化された中間層の各画定された縁部が、前記構造化されたメタライゼーションの前記画定された縁部のうちの１つのすぐ近くに隣接し、前記半導体デバイスの平面視において、前記構造化されたメタライゼーションの前記すぐ近くに隣接する画定された縁部と同じ方向に延びるように、形成され、
前記構造化された中間層は、前記構造化された中間層の各画定された縁部が、前記構造化されたメタライゼーションの前記隣接する画定された縁部を少なくとも０．５ミクロンだけ越えて延在し、前記構造化されたメタライゼーションの各画定された縁部が、前記構造化された中間層の前記隣接する画定された縁部に達する前に終端するように、形成され、
前記構造化された中間層は、室温で圧縮残留応力を有し、
前記構造化されたメタライゼーションは、前記構造化された中間層の前記圧縮残留応力によって少なくとも部分的に打ち消される引張応力を室温で生成し、
前記構造化されたメタライゼーションの前記画定された縁部のうちの幾つかは、前記盛り上がった特徴部の間又は上で終端し、前記盛り上がった特徴部の間又は上で終端する前記構造化されたメタライゼーションの画定された縁部に隣接する、前記構造化された中間層の各画定された縁部は、前記構造化されたメタライゼーションのその隣接する画定された縁部を少なくとも３ミクロンだけ越えて延在する、方法。
【請求項19】
半導体デバイスを製造する方法であって、
基板上に構造化された中間層を形成するステップであって、前記構造化された中間層は画定された縁部を有する、ステップと、
前記構造化された中間層上に構造化されたメタライゼーションを形成するステップであって、前記構造化されたメタライゼーションは画定された縁部を有する、ステップと、を含み、
前記基板は盛り上がった特徴部を有する非平面状の表面を有し、前記構造化された中間層は前記非平面状の表面上に形成され、
前記構造化された中間層は、前記構造化された中間層の各画定された縁部が、前記構造化されたメタライゼーションの前記画定された縁部のうちの１つのすぐ近くに隣接し、前記半導体デバイスの平面視において、前記構造化されたメタライゼーションの前記すぐ近くに隣接する画定された縁部と同じ方向に延びるように、形成され、
前記構造化された中間層は、前記構造化された中間層の各画定された縁部が、前記構造化されたメタライゼーションの前記隣接する画定された縁部を少なくとも０．５ミクロンだけ越えて延在し、前記構造化されたメタライゼーションの各画定された縁部が、前記構造化された中間層の前記隣接する画定された縁部に達する前に終端するように、形成され、
前記構造化された中間層は、室温で圧縮残留応力を有し、
前記構造化されたメタライゼーションは、前記構造化された中間層の前記圧縮残留応力によって少なくとも部分的に打ち消される引張応力を室温で生成し、
前記構造化されたメタライゼーションの前記画定された縁部のうちの幾つかは、前記盛り上がった特徴部の上で終端し、前記盛り上がった特徴部の上で終端する前記構造化されたメタライゼーションの画定された縁部に隣接する前記構造化された中間層の各画定された縁部は、前記盛り上がった特徴部を越えて延在する、方法。
【請求項20】
前記構造化された中間層を形成するステップ、及び前記構造化されたメタライゼーションを形成するステップは、前記基板上に中間層材料系を堆積させるステップであって、前記中間層材料系は、室温で全体として圧縮残留応力を有するステップと、
前記中間層材料系上に金属を堆積させパターン形成するステップと、
前記堆積され構造化された金属をマスクとして使用して、前記堆積され構造化された金属によって保護されていない前記中間層材料系の部分を除去するステップと、
前記中間層材料系の各画定された縁部が、前記堆積され構造化された金属の前記隣接する画定された縁部を少なくとも０．５ミクロンだけ越えて延在するように、前記堆積され構造化された金属を、前記中間層材料系に対して選択的に横方向にエッチングするステップと、を含む、請求項１８又は１９に記載の方法。
【請求項21】
前記構造化された中間層を形成するステップは、前記基板上に中間層材料系を堆積させるステップであって、前記中間層材料系は、室温で全体として圧縮残留応力を有するステップと、
前記構造化されたメタライゼーションの任意の金属を堆積させる前に、前記中間層材料系をパターン形成して、前記構造化された中間層を形成するステップと、を含む、請求項１８又は１９に記載の方法。
【請求項22】
前記構造化されたメタライゼーションを形成するステップは、前記構造化された中間層上にマスクを形成するステップであって、前記マスクは、前記構造化された中間層の外周部の周りの少なくとも０．５ミクロンの周縁部を覆い、前記周縁部から内方の前記構造化された中間層を露出させる開口部を有する、ステップと、
前記マスクの前記開口部内に金属を堆積させて前記構造化されたメタライゼーションを形成するステップであって、前記マスクは、前記金属が前記構造化された中間層の前記周縁部上に堆積するのを防止する、ステップと、を含む、請求項２１に記載の方法。
【請求項23】
前記構造化された中間層を形成するステップ、及び前記構造化されたメタライゼーションを形成するステップは、前記基板上に第１の中間層材料を堆積させ、前記第１の中間層材料上に第２の中間層材料を堆積させるステップであって、前記第１及び前記第２の中間層材料は、室温で全体として圧縮残留応力を有する二層中間層を形成する、ステップと、
前記構造化されたメタライゼーションの任意の金属を堆積させる前に、前記第２の中間層材料の露出した部分を、前記第１の中間層材料に対して選択的にエッチングするステップと、
前記エッチングされた第２の中間層材料上にマスクを形成するステップであって、前記マスクは、前記エッチングされた第２の中間層材料の外周部の周りの少なくとも０．５ミクロンの周縁部を覆い、前記周縁部から内方の前記エッチングされた第２の中間層材料を露出させる開口部を有する、ステップと、
前記マスクの前記開口部内に金属を堆積させて前記構造化されたメタライゼーションを形成するステップであって、前記マスクは、前記金属が前記エッチングされた第２の中間層材料の前記周縁部上に堆積するのを防止する、ステップと、
前記金属を堆積させた後に、前記第１の中間層材料の露出した部分を、前記第２の中間層材料に対して選択的にエッチングして、前記構造化された中間層を形成するステップと、を含む、請求項１８又は１９に記載の方法。
【請求項24】
前記構造化された中間層を形成するステップは、前記基板上に中間層材料系を堆積させるステップであって、前記中間層材料系は、室温で全体として圧縮残留応力を有するステップと、
前記中間層材料系上に前記構造化されたメタライゼーションを形成するステップと、
前記構造化されたメタライゼーションをマスクで覆うステップであって、前記マスクは、前記構造化されたメタライゼーションの外周部を少なくとも０．５ミクロンだけ越えて前記中間層材料系上に延在するように、前記マスクは前記構造化されたメタライゼーションよりも広くなっている、ステップと、
前記マスクによって保護されていない前記中間層材料系の部分を除去するステップと、を含む、請求項１８又は１９に記載の方法。
【請求項25】
前記構造化されたメタライゼーションは、前記構造化された中間層上に直接的に配置される、請求項１又は２に記載の半導体デバイス。
【請求項26】
前記構造化されたメタライゼーションは、前記構造化された中間層上に直接的に形成される、請求項１８又は１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、半導体デバイスに関し、特に、半導体デバイスのメタライゼーション縁部からの亀裂の伝搬を防止することに関する。
【背景技術】
【0002】
厚いＣｕ、Ａｌ、及びＡｕパワー金属などの厚く（例えば、＞５μｍ）且つ堅い（高いＥ係数／高い降伏応力）メタライゼーション積層体を半導体デバイスに導入して、例えば、特定の相互接続ソリューションを可能にしたり、又は温度性能を改善させたりする場合、十分に大きな温度変化の結果として、金属層の膜終端の自由縁部の付近で高い応力が発生する。そのような応力は、金属膜とその下にある基板（例えば、半導体材料又はレベル間誘電体）との間の熱膨張係数（ＣＴＥ）の不整合に起因して発生する。温度変化は、デバイスの処理中（例えば、アニーリングステップの後で室温まで冷却している間）、又は最終のデバイスを使用している間（例えば、過負荷状態下でのスイッチング動作中の電力消費）に発生することがある。自由縁部は、限定されたサイズの画定された線及びプレートを有するパターン形成されたパワーメタライゼーションの要件によって、生成される。
【0003】
金属縁部の下、従って基板（例えば、ＳｉＯ２若しくはＳｉ３Ｎ４ベースのレベル間誘電体、又は半導体基板自体）の中で引張応力が発生すると必ず、下にある割れやすい層に亀裂が発生する可能性がある。一般的に、これは、膜のＣＴＥが基板のＣＴＥよりも大きい場合に（実際には常にその場合に該当する）、例えば、通常４００℃でのアニーリングから室温まで下げる冷却段階中に、当てはまる状況である。
【発明の概要】
【発明が解決しようとする課題】
【0004】
製造中の亀裂を回避するために、温度バジェットを（例えば、３００℃のアニールまで）金属の堆積後に低減するか、又は、剛性の低い金属（例えば、より堅い銅の代わりに降伏応力がより低いアルミニウム）を利用する。どちらの方法も技術を著しく制限し、また、有害な副作用をもたらすことがある。従って、改善された亀裂防止方法が望まれる。
【課題を解決するための手段】
【0005】
半導体デバイスの一実施形態によれば、半導体デバイスは、基板と、この基板上の構造化された中間層と、この構造化された中間層上の構造化されたメタライゼーションと、を含む。構造化された中間層は画定された縁部を有し、構造化されたメタライゼーションも同様である。構造化された中間層の画定された縁部の各々は、構造化されたメタライゼーションの画定された縁部のうちの１つと隣接し、構造化されたメタライゼーションの隣接する画定された縁部と同じ方向に延びる。構造化された中間層の画定された縁部の各々は、構造化されたメタライゼーションの隣接する画定された縁部を少なくとも０．５ミクロンだけ越えて延在し、その結果、構造化されたメタライゼーションの画定された縁部の各々は、構造化された中間層の隣接する画定された縁部に達する前に終端する。構造化された中間層は、室温で圧縮残留応力を有する。
【0006】
半導体デバイスの製造方法の一実施形態によれば、この方法は、基板上に構造化された中間層を形成するステップであって、構造化された中間層は画定された縁部を有する、ステップと、構造化された中間層上に構造化されたメタライゼーションを形成するステップであって、構造化されたメタライゼーションは画定された縁部を有するステップと、を含み、構造化された中間層は、構造化された中間層の各画定された縁部が構造化されたメタライゼーションの画定された縁部のうちの１つと隣接し、且つ構造化されたメタライゼーションの隣接する画定された縁部と同じ方向に延びるように形成され、構造化された中間層は、構造化された中間層の各画定された縁部が構造化されたメタライゼーションの隣接する画定された縁部を少なくとも０．５ミクロンだけ越えて延在し、且つ構造化されたメタライゼーションの各画定された縁部が構造化された中間層の隣接する画定された縁部に達する前に終端するように形成され、構造化された中間層は、室温で圧縮残留応力を有する。
【0007】
当業者であれば、以下の詳細な説明を読み、添付の図面を見れば、更なる特徴及び利点を認識するであろう。
【0008】
図面の要素は、必ずしも互いに対して正確な縮尺ではない。同様の参照番号は、対応する同様の部品を示す。例示されている様々な実施形態の特徴は、互いに排除しない限り、組み合わせることができる。実施形態は、図面において示され、以下の説明において詳述される。
【図面の簡単な説明】
【0009】
【図1】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスの一実施形態の部分断面図を示す。
【図3】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスの別の実施形態の部分断面図を示す。
【図4】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスの更に別の実施形態の部分断面図を示す。
【図5A】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の一実施形態を示す。
【図5B】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の一実施形態を示す。
【図5C】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の一実施形態を示す。
【図5D】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の一実施形態を示す。
【図6A】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の別の実施形態を示す。
【図6B】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の別の実施形態を示す。
【図6C】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の別の実施形態を示す。
【図6D】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の別の実施形態を示す。
【図6E】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の別の実施形態を示す。
【図7A】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の更に別の実施形態を示す。
【図7B】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の更に別の実施形態を示す。
【図7C】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の更に別の実施形態を示す。
【図7D】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の更に別の実施形態を示す。
【図7E】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の更に別の実施形態を示す。
【図8A】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の更に別の実施形態を示す。
【図8B】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の更に別の実施形態を示す。
【図8C】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の更に別の実施形態を示す。
【図8D】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の更に別の実施形態を示す。
【図8E】画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の更に別の実施形態を示す。
【発明を実施するための形態】
【0010】
本明細書に記載する実施形態は、画定された亀裂防止縁延長部を有する構造化された圧縮性の中間層を提供する。この構造化された中間層は、デバイス製造工程の温度プロファイル、上になるメタライゼーションの特性、又は下にある基板のトポロジーの変更を必要とすることなく、亀裂の可能性を低減する。これは、上になる金属と下になる割れやすい層との間に、適切な厚さ及び室温での適切な圧縮残留応力を持つ、強固で高い破壊強度の構造化された中間層を配置することにより、達成される。構造化された中間層は、本明細書ではオーバーラップとも呼ばれる規定された量だけ、上になる金属の画定された縁部を越えて、延在する。構造化された中間層は、メタライゼーションの画定された縁部から発生する引張応力を分散させ、それによって、下にある基板におけるピーク応力を低減する。構造化された中間層の圧縮残留応力は、冷却によって引き起こされる引張応力の効果を打ち消し、従って、亀裂に抵抗するように作用する（割れやすい材料の破壊強度は、一般的に引張力下よりも圧縮下での方がはるかに大きい）。構造化された中間層は、固定された延長部（オーバーラップ）によって、基板及び基板トポロジーからメタライゼーションの縁部を効果的に分離する。従って、亀裂に対して脆弱なトポロジー（例えば、溝を備える基板表面）は、応力分散層によって覆われ従って保護されるか、又は覆われていない場合には、自由金属縁部からの安全なオーバーラップ距離を提供される。
【0011】
図１は、画定された亀裂防止縁延長部１０２を備えた構造化された圧縮性の中間層１００を有する半導体デバイスの部分断面図を示す。
【0012】
【0013】
構造化された中間層１００は、基板１０４上に形成され、画定された縁部１０６を有する。一実施形態では、下にある基板１０４は、Ｓｉ、ＧａＮ－ｏｎ－Ｓｉ、ＧａＮ－ｏｎ－ＳｉＣ、ＧａＮ－ｏｎ－サファイア、ＳｉＣなどの半導体基板である。別の実施形態では、下にある基板１０４は、ＳｉＯ２ベースのレベル間誘電体、Ｓｉ３Ｎ４ベースのレベル間誘電体、などのレベル間誘電体である。いずれにしても、半導体デバイスは、構造化された中間層１００の上に構造化されたメタライゼーション１０８を有する。メタライゼーション１０８は、望む通りに構造化する（パターン形成する）ことができ、画定された縁部１１０を有する。構造化されたメタライゼーション１０８は、構造化された中間層１００と共に、基板１０４の前面又は背面に適用することができる。構造化されたメタライゼーション１０８は、単一の金属層又は複数の（２つ以上の）金属層を含むことがある。場合によっては、構造化されたメタライゼーション１０８は、パワー半導体デバイス用の厚いＣｕ、Ａｌ、又はＡｕパワー金属などの、厚くて（例えば、＞５μｍ）堅い（高いＥ係数／高い降伏応力）メタライゼーションである。しかしながら、構造化されたメタライゼーション１０８は、パワー半導体デバイスのパワーメタライゼーション層である必要はなく、その代わりに、例えば高度なＣＭＯＳ設計の場合には、より薄くてもよい。
【0014】
様々なメタライゼーション／中間層の組み合わせが企図されている。例えば、構造化されたメタライゼーション１０８は、Ｃｕを含むことがあり、構造化された中間層１００は、Ｔｉ、ＴｉＷ、Ｗ、及びＴａのうちの少なくとも１つを含むことがある。別の実施形態では、構造化されたメタライゼーション１０８は、Ａｌ又はＡｌ合金を含み、構造化された中間層１００は、Ｔｉ、ＴｉＮ、及びＷのうちの少なくとも１つを含む。更に別の実施形態では、構造化されたメタライゼーション１０８はＡｕを含み、構造化された中間層１００は、Ａｕと適合した任意の適切なバリア層及び／又は接着促進層を含む。少なくともＣｕ及びＡｌの金属システムに対する一般的なバリア層はＴｉＷであり、これは、堆積パラメータの選択に応じて、圧縮性であることも又は引張力を伴うこともある。従って、構造化された中間層１００がＴｉＷの単一の層を含む場合、ＴｉＷ層は、室温で圧縮残留応力を有するように堆積されるべきである。更に他のメタライゼーション／中間層の組み合わせが可能である。
【0015】
どの場合でも、構造化された中間層１００は、室温で全体として圧縮残留応力を有する。例えば、構造化された中間層１００は、室温で圧縮残留応力を有する単一の層を含むことがある。別の実施形態では、構造化された中間層１００は、引張力のある層と圧縮性の層との組み合わせを含むことがあるが、トータルでは、室温で全体として圧縮残留応力を有する。例えば、少なくとも１つの層が室温で圧縮残留応力を有することがあり、また、少なくとも１つの他の層が室温で引張残留応力を有することがある。しかしながら、そのような複合構造化中間層１００の全体としての残留応力は、１つ又は複数の引張層の存在にも関わらず、室温で依然として圧縮性である。
【0016】
メタライゼーション／中間層の組み合わせ、及び半導体デバイスのタイプ（パワーデバイス、ロジックデバイス、など）に関わらず、構造化された中間層１００の画定された縁部１０６の各々は、構造化されたメタライゼーション１０８の画定された縁部１１０のうちの１つと隣接し、構造化されたメタライゼーション１０８の隣接する画定された縁部１１０と同じ方向に延びる。構造化された中間層１００の画定された縁部１０６の各々は、構造化されたメタライゼーション１０８の隣接する画定された縁部１１０を少なくとも０．５ミクロンだけ越えて延在し、その結果、構造化されたメタライゼーション１０８の画定された縁部１１０の各々は、構造化された中間層１００の隣接する画定された縁部１０６に達する前に終端する。従って、構造化された中間層１００は、構造化されたメタライゼーション１０８よりも横方向に更に外側に突き出ており、構造化されたメタライゼーション１０８の各画定された縁部１１０は、構造化された中間層１００の隣接する縁部１０６に達する前に終端する、という点で、構造化された中間層１００は、図２の平面図では、つばのように見える。
【0017】
構造化された中間層１００の各画定された縁部１０６が構造化されたメタライゼーション１０８の隣接する画定された縁部１１０を越えて延在する量は、構造化されたメタライゼーション１０８の厚さ及び降伏応力の関数になる。一実施形態では、構造化された中間層１００の各画定された縁部１０６は、構造化されたメタライゼーション１０８の隣接する画定された縁部１１０を、０．５ミクロン超で１５ミクロン未満だけ越えて延在する。例えば、構造化された中間層１００の各画定された縁部１０６は、構造化されたメタライゼーション１０８の隣接する画定された縁部１１０を、少なくとも１ミクロンだけ越えて延在することがある。構造化された中間層１００が上に形成される基板の表面１０１が平面状である場合、構造化された中間層１００の各画定された縁部１０６は、構造化されたメタライゼーション１０８の隣接する画定された縁部１１０を、少なくとも０．５ミクロンで且つ５ミクロン未満だけ、又は少なくとも０．５ミクロンで且つ１０ミクロン未満だけ、以下同様に、越えて延在することがある。構造化された中間層１００が上に形成される基板の表面１０１が平面状ではない場合、構造化された中間層１００の各画定された縁部１０６は、構造化されたメタライゼーション１０８の隣接する画定された縁部１１０を、少なくとも２ミクロンで且つ１５ミクロン未満だけ、又は少なくとも２ミクロンで且つ３０ミクロン未満だけ、以下同様に、越えて延在することがある。例えば、構造化された中間層１００の各画定された縁部１０６は、構造化されたメタライゼーション１０８の隣接する画定された縁部１１０を、少なくとも４ミクロンで且つ１５ミクロン未満だけ越えて延在することがある。平面状の及び非平面状の基板表面に対して更に大きな延長部が企図されている。
【0018】
構造化された中間層１００の画定された亀裂防止縁延長部１０２の長さは、構造化されたメタライゼーション１０８と組み合わせた構造化された中間層１００が、基板１０８の前面に適用されるか又は背面に適用されるかに応じて、異なることがある。本明細書で後述する図３及び図４は、基板１０８の前面に適用された構造化されたメタライゼーション１０８と組み合わせた構造化された中間層１００を示す。基板１０４の背面に適用される場合、構造化されたメタライゼーション１０８は、基板の背面上に銅プレートなどの金属プレートを備えることがある。そのような金属プレートの位置合わせ精度は低くなる、というのも、背面リソグラフィは一般的に、前面の構造に対して位置合わせされるからであり、結果として、例えば１０ミクロンから３０ミクロンの範囲などの、大きな公差につながる。構造化された中間層１００の各画定された縁部１０６は、十分に大きな量だけ基板背面上の構造化されたメタライゼーション１０８の縁部１１０を越えて延在して、亀裂を軽減することがある。例えば、構造化された中間層１００の各画定された縁部１０６は、構造化されたメタライゼーション１０８の画定された縁部１１０に垂直な方向に、２ミクロン～１５ミクロン、１０ミクロン～１００ミクロン、又は構造化されたメタライゼーション１０８の横方向の寸法の最大１０％までだけ、延在することがある。比較的に大きな金属プレート、例えば、通常５００×１０００ｕｍ２の金属プレートの場合、構造化された中間層１００は、約５０ミクロン～１００ミクロンだけオーバーラップできる。
【0019】
構造化されたメタライゼーション１０８及び構造化された中間層１００は、図２の平面図では、例示を簡単にするために単純な矩形形状で示されている。一般的に、構造化されたメタライゼーション１０８及び構造化された中間層１００は、正方形、長方形、直線、直線で構成された形状、曲線、蛇行、などを含むがこれらには限定されない任意の形状を有することができる。また図２では、構造化された中間層１００の画定された亀裂防止縁延長部１０２は、構造化されたメタライゼーション１０８の全ての画定された縁部１１０に沿って大きさが等しい必要はなく、従って、あまり重要ではない場所では面積最適化（より小さな延長部）を、より重要な場所では最大の亀裂危険性防止（より大きな延長部）を可能にする。例えば、構造化された中間層１００の画定された亀裂防止縁延長部１０２は、亀裂を引き起こす可能性が低い構造化されたメタライゼーション１０８の縁部１１０に沿ってはより小さく（オーバーラップがより少なく）、亀裂を引き起こす可能性が高い構造化されたメタライゼーション１０８の縁部１１０に沿ってはより大きく（オーバーラップがより多く）することができる。構造化されたメタライゼーション１０８の画定された縁部１１０に沿った画定された亀裂防止縁延長部１０２の大きさは、基板１０４のトポロジーに依存することもある。例えば、構造化された中間層１００の画定された亀裂防止縁延長部１０２は、基板表面の平面部分の上ではより小さく（オーバーラップがより少なく）、表面の非平面部分の上ではより大きく（オーバーラップがより多く）することができる。
【0020】
構造化された中間層１００、及び構造化されたメタライゼーション１０８の画定された縁部１１０を越えた０．５ミクロン以上の横方向の延長部１０２の圧縮性のおかげで、中間層１００は、下にある基板１０４における亀裂の可能性を低減する。構造化されたメタライゼーション１０８の冷却中、メタライゼーション１０８は引張性になり、引き戻し、応力を与える。最大の応力は、図１で破線の曲線で示される、構造化された中間層１００との縁部の界面に沿って発生する。しかしながら、室温で、中間層１００の圧縮性と組み合わされた、構造化された中間層１００の画定された亀裂防止縁延長部１０２は、逆の応力を生み出す。その結果、メタライゼーション－中間層の終端縁部の下の引張応力は、大幅に低減される。大幅な応力低減は、平面状及び非平面状の基板表面の両方について、実現される。
【0021】
図３は、画定された亀裂防止縁延長部２０２を備えた構造化された圧縮性の中間層２００を有する別の半導体デバイスの部分断面図を示す。この実施形態によれば、基板２０４は、構造化された中間層２００が上に形成される非平面状の表面２０５を有し、構造化されたメタライゼーション２０８の画定された縁部２０６のうちの幾つかは、非平面状の表面２０５の盛り上がった特徴部２１０同士の間で終端する。非平面状の表面２０５の盛り上がった特徴部２１０の間で終端する構造化されたメタライゼーション２０８の画定された縁部２０６に隣接する、構造化された中間層２００の各画定された縁部２１２は、構造化されたメタライゼーション２０８のその隣接する画定された縁部２０６を、少なくとも３ミクロンだけ、例えば、少なくとも４ミクロンだけ越えて延在する。
【0022】
図４は、画定された亀裂防止縁延長部３０２を備えた構造化された圧縮性の中間層３００を有する更に別の半導体デバイスの部分断面図を示す。この実施形態によれば、基板３０４は、構造化された中間層３００が上に形成される非平面状の表面を有し、構造化されたメタライゼーション３０８の画定された縁部３０６のうちの幾つかは、盛り上がった特徴部３１０同士の間の代わりに、非平面状の表面の盛り上がった特徴部３１０の上で終端する。非平面状の表面の盛り上がった特徴部３１０の上で終端する構造化されたメタライゼーション３０８の画定された縁部３０６に隣接する、構造化された中間層３００の各画定された縁部３１２は、構造化されたメタライゼーション３０８のその隣接する画定された縁部３０６を、少なくとも３ミクロンだけ、例えば、少なくとも４ミクロンだけ越えて延在する。場合によっては、非平面状の表面の盛り上がった特徴部３１０の上で終端する構造化されたメタライゼーション３０８の画定された縁部３０６に隣接する、構造化された中間層３００の各画定された縁部３１２は、図４で、参照番号３１４で示されるように、非平面状の表面の盛り上がった特徴部３１０を越えて延在する。
【0023】
図５Ａから図５Ｄは、画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の一実施形態を示す。この実施形態によれば、圧縮性の中間層は、金属の堆積及びパターン形成後の選択的な金属エッチングによって構造化される。図５Ａでは、中間層材料系４００は、基板４０２上に堆積される。中間層材料系４００は、１つ又は複数の材料層を含み、室温で全体として圧縮残留応力を有する。図５Ｂでは、Ｃｕ、Ａｌ、Ａｕ等の金属４０４が、中間層材料系４００の上に堆積され、（例えば、標準的なリソグラフィによって）パターン形成される。図５Ｃでは、堆積され構造化された金属４０４をマスクとして使用して、堆積され構造化された金属４０４によって保護されていない中間層材料系４００の部分を除去する。任意の標準的な選択的エッチングプロセスを使用して、中間層材料系４００の露出した部分を除去することができる。図５Ｄでは、堆積され構造化された金属４０４は、内方を向いた破線によって示されるように、中間層材料系４００に対して横方向に選択的にエッチングされ、その結果、中間層材料系４００の各画定された縁部４０６は、堆積され構造化された金属４０４の隣接する画定された縁部４０８を少なくとも０．５ミクロンだけ越えて延在する。ここで、堆積され構造化された金属４０４の横方向のエッチバックの程度により、図５Ｄに示すように亀裂防止縁延長部４１０の長さが決まる。任意の標準的な選択的メタライゼーションエッチングプロセスを使用して、構造化された中間層４０２の亀裂防止縁延長部４１０を形成することができる。
【0024】
図６Ａから図６Ｅは、画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の別の実施形態を示す。この実施形態によれば、圧縮性の中間層は、金属の堆積の前に専用の中間層－リソグラフィによって構造化される。図６Ａでは、中間層材料系５００は、基板５０２上に堆積される。中間層材料系５００は、１つ又は複数の材料層を含み、室温で全体として圧縮残留応力を有する。図６Ｂでは、フォトレジストマスクなどのマスク５０４が、中間層材料系５００の上に形成される。図６Ｃでは、構造化されたメタライゼーションの任意の金属を堆積させる前に、中間層材料系５００の露出した部分をマスク５０４に対して選択的にエッチングして、構造化された中間層を形成する。その後、マスク５０４が除去される。図６Ｄでは、フォトレジストマスクなどの第２のマスク５０６が、構造化された中間層５００の上に形成される。第２のマスク５０６は、構造化された中間層５００の外周部の周りの少なくとも０．５ミクロンの周縁部５０８を覆い、周縁部５０８から内方の構造化された中間層５００を露出させる開口部５１０を有する。ここで、図６Ｄに示すように、構造化された中間層５００の周縁部５０８上のマスクカバレッジ量により、亀裂防止縁延長部の長さが決まる。その後、金属５１２を第２のマスク５０６の開口部５１０内に堆積させて、構造化されたメタライゼーション５１８を形成する。マスク５０６は、構造化された中間層５００の周縁部５０８上に金属５１２が堆積するのを防止する。図６Ｅは、構造メタライゼーションの形成後の結果として得られるデバイスを示す。
【0025】
図７Ａから図７Ｅは、画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の更に別の実施形態を示す。この実施形態によれば、圧縮性の中間層は、金属の堆積の後で専用の中間層－リソグラフィによって構造化される。図７Ａでは、中間層材料系６００は、基板６０２上に堆積される。中間層材料系６００は、１つ又は複数の材料層を含み、室温で全体として圧縮残留応力を有する。図７Ｂでは、構造化されたメタライゼーション６０４は、例えば、金属の標準的な堆積及びリソグラフィパターン形成により、中間層材料系６００上に形成される。図７Ｃでは、構造化されたメタライゼーション６０４は、フォトレジストマスクなどのマスク６０６で覆われる。この中間層－リソグラフィは、構造化されたメタライゼーション６０４に対して位置合わせされる。マスク６０６は、構造化されたメタライゼーション６０４よりも広く、その結果、マスク６０６は、図７Ｃで、参照番号６０８で示すように、中間層材料系６００上に、構造化されたメタライゼーション６０４の外周部を少なくとも０．５ミクロンだけ越えて延在する。図７Ｄでは、マスク６０６によって保護されていない中間層材料系６００の部分が、例えば、標準的な選択的エッチングによって除去される。図７Ｅは、中間層材料系のエッチング後のデバイスを示す。ここで、画定された亀裂防止縁延長部の長さは、図７Ｃ及び図７Ｄに示すように、マスク６０６が中間層材料系６００上に延びる量６０８の関数である。
【0026】
図８Ａから図８Ｅは、画定された亀裂防止縁延長部を備えた構造化された圧縮性の中間層を有する半導体デバイスを製造する方法の更に別の実施形態を示す。この実施形態によれば、圧縮性の中間層は、異なる材料の２つの層を含む。図８Ａでは、バリア層などの第１の中間層材料７００が、基板７０２上に堆積され、シード層などの第２の中間層材料７０４が、第１の中間層材料７００上に形成されて、室温で全体として圧縮残留応力を有する二層中間層７０６がもたらされる。図８Ｂでは、フォトレジストマスクなどのマスク７０８が、圧縮性の二層中間層７０６上に形成される。図８Ｃでは、任意の構造化されたメタライゼーションの金属を堆積させる前に、第２の中間層材料７０４の露出した部分を、マスク７０８及び第１の中間層材料７００に対して選択的にエッチングする。その後、マスク７０８が除去される。図８Ｄでは、フォトレジストマスクなどの第２のマスク７１０が、エッチングされた第２の中間層材料７０４上に形成される。第２のマスク７１０は、エッチングされた第２の中間層材料７０４の外周部の周りの少なくとも０．５ミクロンの周縁部７１２を覆い、周縁部７１２から内方のエッチングされた第２の中間層材料７０４を露出させる開口部７１４を有する。ここで、エッチングされた第２の中間層材料７０４の周縁部７１２上のマスクカバレッジ量により、亀裂防止縁延長部の長さが決まる。その後、金属７１６を第２のマスク７１０の開口部７１４内に堆積させて、構造化されたメタライゼーションを形成する。マスク７１０は、エッチングされた第２の中間層材料７０４の周縁部７１２上に金属７１６が堆積するのを防止する。図８Ｅでは、第２のマスク７１０を除去し、第１の（底部の）中間層材料７００を、第２の（上部の）中間層材料７０４に対して、且つ金属７１６に対して選択的にエッチングして、構造化された中間層を形成する。
【0027】
「第１」「第２」などの用語は、様々な要素、領域、セクションなどを説明するために使用されるものであり、限定することを意図してはいない。説明全体を通じて、同様の用語は同様の要素を指す。
【0028】
本明細書で使用される場合、「有する（ｈａｖｉｎｇ）」、「含む（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」などの用語は、記載された要素又は特徴の存在を示すが、追加の要素又は特徴を排除しない、オープンエンドの用語である。冠詞「ａ」、「ａｎ」、及び「ｔｈｅ」は、特に断りの無い限り、単数形に加えて複数形を含むことが意図されている。
【0029】
特にそうではないと明記しない限り、本明細書で説明した様々な実施形態の特徴は、互いに組み合わせることができることを、理解されたい。
【0030】
本明細書では特定の実施形態について図示し説明したが、当業者であれば、本発明の範囲から逸脱することなく、図示され説明された特定の実施形態の代わりに、様々な代替の及び／又は等価な実施態様を代用できることを、理解するであろう。本出願は、本明細書で考察した特定の実施形態のあらゆる改変例及び変形例も含むことが意図されている。従って、本発明は、特許請求の範囲及びその均等物によってのみ限定されることが意図されている。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図7A】
【図7B】
【図7C】
【図7D】
【図7E】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】