特許 7378270 デバイスおよびシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-02

(45)【発行日】2023-11-13

(54)【発明の名称】デバイスおよびシステム

(51)【国際特許分類】

   H04L 25/02 20060101AFI20231106BHJP

   G05F 1/56 20060101ALI20231106BHJP

   H02M 3/07 20060101ALI20231106BHJP

【ＦＩ】

H04L25/02 S

G05F1/56 310D

H02M3/07

【請求項の数】 14

(21)【出願番号】P 2019199146

(22)【出願日】2019-10-31

(65)【公開番号】P2021072574

(43)【公開日】2021-05-06

【審査請求日】2022-08-19

(73)【特許権者】

【識別番号】303046277

【氏名又は名称】旭化成エレクトロニクス株式会社

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】海保 敏夫

【審査官】阿部 弘

(56)【参考文献】

【文献】特開２０１０－２４４６７１（ＪＰ，Ａ）

【文献】特開２００１－３１９４７３（ＪＰ，Ａ）

【文献】特開平１１－０７３１６５（ＪＰ，Ａ）

【文献】特開平６－３５０４３２（ＪＰ，Ａ）

【文献】米国特許出願公開第２００８／０２１１５４１（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ ２５／０２

Ｇ０５Ｆ １／５６

Ｈ０２Ｍ ３／０７

(57)【特許請求の範囲】

【請求項1】

通信線を有するインターフェイスに接続され、入力信号のハイレベルに応じたレベルである目標レベルの出力電圧を生成するデバイスであって、
前記入力信号が入力され、第１基準電圧を生成する電圧入力部と、
予め定められた入力電圧が入力され、第２基準電圧を生成する基準電圧生成部と、
前記第２基準電圧を用いて、前記第１基準電圧のレベルを変換することにより調整電圧を生成する電圧調整部と、
前記調整電圧を降圧して、前記出力電圧を生成する駆動部と、
を備えるデバイス。

【請求項2】

前記基準電圧生成部は、前記入力電圧を予め定められた大きさで降圧する降圧素子を有する
請求項１に記載のデバイス。

【請求項3】

前記降圧素子における電圧降下は、前記駆動部における電圧降下と等しい
請求項２に記載のデバイス。

【請求項4】

前記電圧入力部は、前記ハイレベルに応じたレベルの電圧を予め定められた大きさで降圧して前記第１基準電圧を生成する
請求項１から３のいずれか一項に記載のデバイス。

【請求項5】

前記電圧調整部は、前記第２基準電圧を用いて、前記駆動部における電圧降下の大きさで昇圧する昇圧部を有する
請求項１から４のいずれか一項に記載のデバイス。

【請求項6】

前記電圧調整部は、前記第２基準電圧を用いて、前記電圧入力部における電圧降下の大きさに、前記駆動部における電圧降下の大きさを加えた大きさで昇圧する昇圧部を有する
請求項１から４のいずれか一項に記載のデバイス。

【請求項7】

前記基準電圧生成部の前記入力電圧は、前記デバイスの電源電圧である
請求項１から６のいずれか一項に記載のデバイス。

【請求項8】

前記電圧調整部は、
前記目標レベルと、前記出力電圧との差に応じた補償電圧を生成する補償電圧生成部と、
前記補償電圧を用いて前記調整電圧のレベルを変換する補償部と
を有する請求項１から７のいずれか一項に記載のデバイス。

【請求項9】

前記補償電圧生成部は、前記電圧入力部における電圧降下と、前記基準電圧生成部における電圧降下との差に基づいて前記補償電圧を生成する
請求項８に記載のデバイス。

【請求項10】

前記補償電圧生成部は、前記調整電圧と前記目標レベルとの差または前記出力電圧と前記目標レベルとの差に基づいて前記補償電圧を生成する
請求項８または９に記載のデバイス。

【請求項11】

制御部と、
前記制御部、前記駆動部、および前記通信線と接続され、前記制御部から入力された信号のハイレベルを前記出力電圧に変換して前記通信線に出力する出力部と
を備える請求項１から１０のいずれか一項に記載のデバイス。

【請求項12】

制御部と、
前記制御部の電源と、
前記制御部、前記駆動部、および前記通信線と接続され、前記通信線から入力された信号のハイレベルを前記電源の電圧に変換して前記制御部に出力する入力部と
を備える請求項１から１０のいずれか一項に記載のデバイス。

【請求項13】

前記通信線は、クロック信号線およびデータ信号線を含み
前記電圧入力部が前記クロック信号線に接続されている
請求項１から１２のいずれか一項に記載のデバイス。

【請求項14】

クロック信号線およびデータ信号線を有するインターフェイスと、
前記インターフェイスに接続された、請求項１から１３のいずれか一項に記載のデバイスと
を備えるシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、デバイスおよびシステムに関する。

【背景技術】

【0002】

従来、クロック信号線およびデータ信号線を有する通信バスに接続されるデバイスが知られていた（例えば、特許文献１参照）。
特許文献１ 米国特許第８，６９８，５４３号

【発明の概要】

【発明が解決しようとする課題】

【0003】

デバイスの電源電位が通信バスの電源電位と異なる場合、デバイスの出力電位を、通信バスの電源電位に合わせる必要がある。

【課題を解決するための手段】

【0004】

本発明の第１の態様においては、通信線を有するインターフェイスに接続され、入力信号のハイレベルに応じたレベルである目標レベルの出力電圧を生成するデバイスであって、入力信号が入力され、第１基準電圧を生成する電圧入力部と、予め定められた入力電圧が入力され、第２基準電圧を生成する基準電圧生成部と、第２基準電圧を用いて、第１基準電圧のレベルを変換することにより調整電圧を生成する電圧調整部と、調整電圧を降圧して、出力電圧を生成する駆動部と、を備えるデバイスを提供する。

【0005】

本発明の第２の態様においては、クロック信号線およびデータ信号線を有するインターフェイスと、インターフェイスに接続された、第１の態様に係るデバイスとを備えるシステムを提供する。

【0006】

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0007】

【図1】本発明のひとつの実施形態に係るシステム５００の構成例を示すブロック図である。

【図2A】デバイス１００の概要を示す図である。

【図2B】デバイス１００の一例を示すブロック図である。

【図3A】デバイス１００の一例を示すブロック図である。

【図3B】図３Ａのデバイス１００の具体的な回路構成の一例を示す。

【図4A】デバイス１００の一例を示すブロック図である。

【図4B】図４Ａのデバイス１００のより具体的な回路構成の一例を示す。

【図5A】デバイス１００の一例を示すブロック図である。

【図5B】図５Ａのデバイス１００のより具体的な回路構成の一例を示す。

【図5C】図５Ａのデバイス１００のより具体的な回路構成の一例を示す。

【図6】デバイス１００の一例を示すブロック図である。

【発明を実施するための形態】

【0008】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0009】

図１は、本発明のひとつの実施形態に係るシステム５００の構成例を示すブロック図である。システム５００は、インターフェイス４００と、複数のデバイス１００とを備える。システム５００は、インターフェイス４００および複数のデバイス１００の間でデータを送受信する。

【0010】

なお「間」とは、空間的な位置関係を限定していない。本明細書においては、回路上の位置関係を「間」と称する場合がある。例えば入力端子１０５および出力端子１０６の間に内部電源生成部１１０が設けられているとは、内部電源生成部１１０が、入力端子１０５から直接または間接に信号が入力され、且つ、出力端子１０６に直接または間接に信号を出力するように配置されていることを指す。間接に信号を入出力するとは、他の部材を中継して、信号を入出力することを指す。なお、入力端子１０５、出力端子１０６および内部電源生成部１１０については後述する。

【0011】

インターフェイス４００は、管理デバイス４１０と、電源部４２０と、クロック信号線４３２と、データ信号線４３４と、プルアップ抵抗４４２と、プルアップ抵抗４４４と、を有する。管理デバイス４１０は、クロック信号を発生させるクロック信号発生装置およびデータ信号を発生させるデータ信号発生装置を含んでよい。これに加えて、管理デバイス４１０は、データ信号を受信するデータ信号受信装置を含んでよい。

【0012】

管理デバイス４１０は、クロック信号線４３２を介して、クロック信号を送信する。また、管理デバイス４１０は、データ信号線４３４を介して、データ信号を送受信する。クロック信号線４３２およびデータ信号線４３４は、インターフェイス４００において信号を通信するための信号線の一例である。管理デバイス４１０は、クロック信号線４３２およびデータ信号線４３４を介して、規格化された通信方式によるデータ信号およびクロック信号をそれぞれ送信してよい。

【0013】

電源部４２０は、プルアップ抵抗４４２およびプルアップ抵抗４４４に、電源電位Ｖｄｄをそれぞれ与える。電源電位Ｖｄｄは、通信バスの電源電位である。

【0014】

プルアップ抵抗４４２は、電源部４２０およびクロック信号線４３２の間に接続され、クロック信号線４３２が伝送するクロック信号のハイレベルを設定する。プルアップ抵抗４４４は、電源部４２０およびデータ信号線４３４の間に接続され、データ信号線４３４が伝送するデータ信号のハイレベルを設定する。

【0015】

複数のデバイス１００は、インターフェイス４００にそれぞれ接続される。本例において、管理デバイス４１０は、マスターデバイスとして動作し、複数のデバイス１００はスレーブデバイスとして動作する。本例の複数のデバイス１００は、管理デバイス４１０が出力したデータ信号およびクロック信号に応じて動作する。複数のデバイス１００のそれぞれは、クロック端子１０１およびデータ端子１０２を備える。

【0016】

クロック端子１０１およびデータ端子１０２のそれぞれは、デバイス１００に信号を入力する入力端子、または、デバイス１００から信号を出力する出力端子として機能する。ひとつの端子が、入力端子および出力端子の両方として機能してもよい。クロック端子１０１およびデータ端子１０２のそれぞれは、信号を入出力する入出力端子として機能してもよい。

【0017】

本例のクロック端子１０１は、クロック信号線４３２に接続され、クロック信号が入力される。つまり本例のクロック端子１０１は入力端子として機能する。本例のデータ端子１０２は、データ信号線４３４に接続され、データ信号線４３４からデータ信号が入力され、データ信号線４３４にデータ信号を出力する。つまりデータ端子１０２は、入力端子および出力端子の両方として機能している。

【0018】

一例において、デバイス１００は、入力されたデータ信号のデータ値を、入力されたクロック信号に応じてサンプリングする。デバイス１００は、データ信号のデータ値に基づいて動作してよい。デバイス１００は、動作結果に応じた出力データを、クロック信号に同期して出力してよい。

【0019】

図２Ａは、デバイス１００の概要を示す図である。本例のデバイス１００は、クロック端子１０１およびデータ端子１０２に加えて、電源端子１０３および電源端子１０４を有する。本例の電源端子１０３には電源電圧Ｖｃｃが印加され、電源端子１０４には基準電位が印加されている。基準電位は例えば接地電位である。

【0020】

クロック端子１０１およびデータ端子１０２には、クロック信号およびデータ信号が入力される。本例のクロック信号およびデータ信号は、それぞれ２値（例えば、論理値ＬおよびＨ）の信号である。図２Ａにおいては、論理値がＨのときの信号電位をＶＨ、論理値がＬのときの信号電位をＶＬとする。信号電位ＶＨは、電源部４２０が印加する電源電位Ｖｄｄに応じた電位であり、目標レベルの一例である。信号電位ＶＨは、クロック信号線４３２の信号電位ＳＣＬ＿Ｈであっても、データ信号線４３４の信号電位ＳＤＡ＿Ｈであってもよい。信号電位ＶＬは、接地電位であってよい。

【0021】

デバイス１００の電源電圧Ｖｃｃは、信号電位ＶＨと異なっている。このため、デバイス１００から信号電位ＶＨのデータ信号を出力する場合、信号電位ＶＨの電源が必要となる場合がある。本例のデバイス１００は、インターフェイス４００の信号電位ＶＨを取り込んでおり、信号電位ＶＨの電源と接続される必要がない。

【0022】

本例のデバイス１００は、電源電圧Ｖｃｃと異なる信号電位ＶＨを認識して送受信を実現する。即ち、デバイス１００は、インターフェイス４００のハイレベルと送受信するためのインターフェイス用の電源が不要である。よって、本例のデバイス１００は、インターフェイス用の電源のために新たな端子を設ける必要がなく、４つの端子を備えている。

【0023】

図２Ｂは、デバイス１００の一例を示すブロック図である。デバイス１００は、通信線を有するインターフェイス４００に接続され、入力信号Ｓｉｎのハイレベルに応じたレベルである目標レベルの出力信号Ｓｏｕｔを生成する。本例のデバイス１００は、内部電源生成部１１０と、入出力部１２０と、制御部１３０とを備える。デバイス１００は、入力端子１０５および出力端子１０６を備える。

【0024】

入力端子１０５は、インターフェイス４００から信号が入力される端子である。入力端子１０５は、図２Ａにおいて説明したクロック端子１０１およびデータ端子１０２のいずれかであってよい。入力端子１０５は、インターフェイス４００における信号電位ＶＨを検出するために、クロック信号またはデータ信号を受け取る。本例の入力端子１０５は、内部電源生成部１１０に接続されている。

【0025】

出力端子１０６は、インターフェイス４００に信号を出力する端子である。出力端子１０６は、図２Ａにおいて説明したデータ端子１０２であってよい。本例の出力端子１０６は、データ信号線４３４に接続されている。入力端子１０５および出力端子１０６は、同一の端子であってもよい。一例としてデータ端子１０２が、入力端子１０５および出力端子１０６の両方として機能してもよい。

【0026】

内部電源生成部１１０は、デバイス１００の内部電源を生成する。例えば、内部電源生成部１１０は、ハイレベルＶＨを生成する。内部電源生成部１１０は、入力端子１０５と出力端子１０６との間において、入出力部１２０と直列に接続されている。本例の内部電源生成部１１０は、ハイレベルＶＨを生成して、入出力部１２０に供給する。

【0027】

入出力部１２０は、ハイレベルＶＨに応じて、ハイレベルＶＨまたは電源電圧Ｖｃｃの信号を出力する。例えば、入出力部１２０は、ハイレベルＶＨの出力信号Ｓｏｕｔを出力端子１０６に出力する。また、入出力部１２０は、電源電圧Ｖｃｃの信号を制御部１３０に入力してもよい。入出力部１２０は、入力端子１０５と接続され、入力信号Ｓｉｎが入力されてよい。

【0028】

制御部１３０は、電源電圧Ｖｃｃで動作して、入出力部１２０の動作を制御する。制御部１３０は、電源電圧Ｖｃｃの制御信号ＰＥＮを入出力部１２０に出力する。また、制御部１３０は、入出力部１２０から電源電圧Ｖｃｃの入力信号Ｓｉｎが入力されてよい。さらに、制御部１３０は、内部電源生成部１１０を起動させるためのトリガ信号ＴＲＧを出力してよい。

【0029】

例えば、制御部１３０は、デバイス１００が出力すべき出力信号Ｓｏｕｔのデータパターンに基づいて入出力部１２０を制御して、当該データパターンを有する出力信号Ｓｏｕｔを出力させる。出力信号Ｓｏｕｔのデータパターンは、制御部１３０が予め記憶していてよく、インターフェイス４００から入力されるデータ信号に基づいて制御部１３０が生成してもよい。データパターンとは、出力信号Ｓｏｕｔの論理値が時系列に変化する態様を示すパターンである。

【0030】

このように、デバイス１００は、出力端子１０６から出力する信号の電位を、インターフェイス４００における信号電位に合わせることができる。また、デバイス１００は、入力端子１０５から入出力部１２０までの間には、ＭＯＳＦＥＴ等の電圧降下が生じる降圧素子が含まれている場合であっても、デバイス１００の内部において電圧を昇圧することで、当該電圧降下を相殺することができる。

【0031】

図３Ａは、デバイス１００の一例を示すブロック図である。本例の内部電源生成部１１０は、電圧入力部１０と、基準電圧生成部２０と、電圧調整部３０と、駆動部４０とを備える。入出力部１２０は、出力部１２４を有する。

【0032】

電圧入力部１０は、入力信号Ｓｉｎが入力され、第１基準電圧Ｖ１を生成する。本例の電圧入力部１０は、ハイレベルＶＨに応じたレベルの信号を予め定められた大きさで降圧して第１基準電圧Ｖ１を生成する。本例の電圧入力部１０は、ハイレベルＶＨの入力信号ＳｉｎをＶｔｈで降圧して第１基準電圧（ＶＨ－Ｖｔｈ）を生成する。第１基準電圧Ｖ１は、電圧調整部３０で昇圧するための基準となる昇圧用基準電圧の一例である。

【0033】

基準電圧生成部２０は、予め定められた入力電圧が入力され、第２基準電圧Ｖ２を生成する。本例の基準電圧生成部２０は、予め定められた入力電圧を降圧して第２基準電圧Ｖ２を生成する。基準電圧生成部２０の入力電圧は、デバイス１００の電源電圧Ｖｃｃである。本例の基準電圧生成部２０は、入力電圧ＶｃｃをＶｔｈで降圧して第２基準電圧（Ｖｃｃ－Ｖｔｈ）を生成する。第２基準電圧Ｖ２は、電圧調整部３０の容量を充電するために用いられる充電用基準電圧の一例である。

【0034】

電圧調整部３０は、第２基準電圧Ｖ２を用いて、第１基準電圧Ｖ１のレベルを変換することにより調整電圧Ｖａを生成する。電圧調整部３０は、昇圧部３１０を有する。

【0035】

昇圧部３１０は、第１基準電圧Ｖ１を、駆動部４０における電圧降下の大きさで昇圧する。一例において、昇圧部３１０は、第２基準電圧Ｖ２を用いて、電圧入力部１０における電圧降下の大きさに、駆動部４０における電圧降下の大きさを加えた大きさで昇圧する。例えば、昇圧部３１０は、電圧入力部１０の電圧降下Ｖｔｈに、駆動部４０における電圧降下Ｖｔｈを加えた２Ｖｔｈで昇圧する。本例の電圧調整部３０は、第１基準電圧（ＶＨ－Ｖｔｈ）を２Ｖｔｈで昇圧した調整電圧（ＶＨ＋Ｖｔｈ）を生成する。

【0036】

駆動部４０は、調整電圧Ｖａを降圧して、出力電圧Ｖｏｕｔを生成する。本例の駆動部４０は、電圧調整部３０の調整電圧（ＶＨ＋Ｖｔｈ）をＶｔｈで降圧することにより出力電圧ＶＨを生成する。駆動部４０は、さらに駆動電流を入出力部１２０に供給する。

【0037】

出力部１２４は、制御部１３０、駆動部４０、および通信線と接続される。出力部１２４は、制御部１３０からハイレベルが入力されると出力電圧ＶＨに変換し、ローレベルが入力されるとＶＬを通信線に出力する。本例の出力部１２４は、ハイレベルとして出力電圧ＶＨの出力信号Ｓｏｕｔを出力端子１０６に出力する。出力電圧ＶＨは、目標レベルである信号電位ＶＨに対応するように調整されている。

【0038】

制御部１３０は、トリガ信号ＴＲＧによって内部電源生成部１１０を起動する。例えば、制御部１３０は、デバイス１００にアクセスがあることを示すチップセレクトまたはスタートコンディションなどを検出して、トリガ信号ＴＲＧを生成する。また、制御部１３０は、出力データとしてハイレベルが電源電圧Ｖｃｃの制御信号ＰＥＮを出力部１２４に出力する。

【0039】

図３Ｂは、図３Ａのデバイス１００の具体的な回路構成の一例を示す。本例のデバイス１００の回路構成は一例であり、これに限定されない。

【0040】

電圧入力部１０は、降圧素子１１と、トランジスタ１２と、電流源１３と、容量１４とを有する。電圧入力部１０は、ピークホールド回路を有する電圧入力部の一例である。本例の電圧入力部１０は、ハイレベルＶＨをＶｔｈで降圧して、第１基準電圧Ｖ１を生成する。

【0041】

降圧素子１１は、ハイレベルＶＨをＶｔｈで降圧する。降圧素子１１のドレイン端子は、電源端子１０３と接続されている。降圧素子１１のゲート端子は、入力端子１０５と接続されている。降圧素子１１のソース端子は、トランジスタ１２のドレイン端子と接続されている。

【0042】

トランジスタ１２は、降圧素子１１と直列に接続されている。トランジスタ１２のゲート端子は、入力端子１０５と接続されている。トランジスタ１２のソース端子は、電流源１３と接続されている。降圧素子１１およびトランジスタ１２の接続点は、容量１４の高圧側端子と接続されている。

【0043】

容量１４は、第１基準電圧Ｖ１に応じた電荷を蓄積する。本例の容量１４の端子間電圧は、ＶＨ－Ｖｔｈである。容量１４の高圧側端子は、昇圧部３１０と接続されている。

【0044】

基準電圧生成部２０は、降圧素子２１と、容量２２と、電流源２３とを有する。本例の基準電圧生成部２０は、入力電圧ＶｉｎをＶｔｈで降圧して、第２基準電圧Ｖ２を生成する。

【0045】

降圧素子２１は、入力電圧Ｖｉｎである電源電圧Ｖｃｃを予め定められた大きさの電圧Ｖｔｈで降圧する。本例において、降圧素子２１による電圧降下は、駆動部４０における電圧降下と等しい。降圧素子２１のドレイン端子およびゲート端子は、電源端子１０３に接続されている。降圧素子２１のソース端子は、電流源２３と接続される。降圧素子２１は、ソースフォロワ回路として機能する。降圧素子２１は、Ｖｔｈで電圧降下した第２基準電圧（Ｖｃｃ－Ｖｔｈ）を生成する。

【0046】

本明細書において、降圧素子は、例えばＭＯＳ構造を有する素子を指す。ＭＯＳ構造とは、半導体基板と金属電極との間に絶縁膜が設けられた構造である。ＭＯＳ構造を有する素子とは、ＭＯＳＦＥＴであってよい。この場合、電圧降下とは、ＭＯＳＦＥＴのゲート－ソース間における電位差を指す。

【0047】

降圧素子における電圧降下量は同一であることが好ましい。本明細書において「同一」と称した場合、１０％以内の誤差を許容してもよい。降圧素子は、同一の半導体基板に形成された同一構造のＭＯＳＦＥＴであることが好ましい。同一構造とは、チャネル幅およびチャネル長が同一であり、チャネルの導電型が同一であり、チャネルの不純物濃度が同一であり、ゲート絶縁膜の材料および厚みが同一である構造を指してよい。降圧素子は、共通のプロセスで並行して形成されることが好ましい。

【0048】

容量２２は、降圧素子２１のソース端子と接地との間に設けられる。容量２２は、第２基準電圧Ｖ２に応じた電荷を蓄積する。これにより、容量２２の端子間電圧は、第２基準電圧Ｖ２に設定される。容量２２の高圧側端子は、昇圧部３１０と接続されている。

【0049】

昇圧部３１０は、容量３１１および容量３１２を有する。昇圧部３１０は、容量の充放電を切り替えるためのスイッチＳＷ１～ＳＷ７を有する。

【0050】

容量３１１および容量３１２は、基準電圧生成部２０と接続され、昇圧用の電荷を蓄積する。本例の容量３１１および容量３１２は、電源端子１０３と容量２２の高圧側端子との間に接続される。

【0051】

充電時において、昇圧部３１０は、容量３１１および容量３１２をそれぞれＶｔｈで充電する。例えば、容量３１１は、スイッチＳＷ１およびスイッチＳＷ２をオンして、スイッチＳＷ３およびスイッチＳＷ４をオフすることにより充電される。これにより、容量３１１の端子間電圧は、Ｖｔｈとなる。同様に、容量３１２は、スイッチＳＷ５およびスイッチＳＷ６をオンして、スイッチＳＷ４およびＳＷ７をオフすることにより充電される。これにより、容量３１２の端子間電圧は、Ｖｔｈとなる。

【0052】

昇圧時において、昇圧部３１０は、容量３１１および容量３１２を直列に接続して、２Ｖｔｈで昇圧する。例えば、昇圧部３１０は、スイッチＳＷ１、スイッチＳＷ２およびスイッチＳＷ５およびＳＷ６をオフして、スイッチＳＷ３、ＳＷ４およびスイッチＳＷ７をオンすることにより、第１基準電圧Ｖ１を２Ｖｔｈで昇圧して、調整電圧（ＶＨ＋Ｖｔｈ）を生成する。

【0053】

駆動部４０は、降圧素子４１および電流源４２を有する。降圧素子４１および電流源４２は、電源端子１０３と電源端子１０４との間で直列に接続されている。電流源４２は、降圧素子４１のソース端子と電源端子１０４との間に設けられ、降圧素子４１に流れる電流を規定する。

【0054】

降圧素子４１は、調整電圧Ｖａを降圧してハイレベルＶＨを生成する。降圧素子４１のゲート端子は、昇圧部３１０と接続されている。降圧素子４１のドレイン端子は、電源端子１０３に接続されている。降圧素子４１のソース端子は、出力部１２４と接続されている。降圧素子４１は、ソースフォロワ回路として機能する。

【0055】

出力部１２４は、駆動部４０から駆動電流を受け取り、制御部１３０からの制御信号ＰＥＮに応じて、ハイレベルまたはローレベルの出力信号Ｓｏｕｔを出力する。出力部１２４は、ハイサイドドライバ１２５から、ハイレベルとしてＶＨの出力信号Ｓｏｕｔを出力する。また、出力部１２４は、ローサイドドライバ１２６からローレベルとして接地電位の出力信号Ｓｏｕｔを出力する。

【0056】

本例のデバイス１００は、電圧降下の生じる降圧素子を有する場合であっても、インターフェイス４００の信号電位ＶＨの出力信号Ｓｏｕｔを出力することができる。即ち、本例のデバイス１００は、電圧降下の生じないネイティブＭＯＳＦＥＴを設ける必要がない。これにより、製造プロセスを簡略化できるのでコストが低減する。

【0057】

なお、ネイティブＭＯＳＦＥＴとは、例えば自然酸化膜をゲート絶縁膜として用いたＭＯＳＦＥＴである。ネイティブＭＯＳＦＥＴのチャネルは、半導体基板のバルク部分であってよい。ネイティブＭＯＳＦＥＴは、閾値電圧がほぼ０Ｖであってよい。

【0058】

本例のデバイス１００によれば、昇圧部３１０において昇圧することにより、駆動部４０における降圧を相殺できる。また、駆動部４０の電圧降下量が変動した場合、降圧素子の電圧降下量も同様に変動するので、電圧降下量の変動による影響も抑制できる。したがって、デバイス１００は、出力端子１０６から出力する出力信号Ｓｏｕｔの電位を、インターフェイス４００における信号電位ＶＨに精度よく合わせることができる。

【0059】

図４Ａは、デバイス１００の一例を示すブロック図である。本例では、図３Ａと相違する点について特に説明する。本例の電圧調整部３０は、昇圧部３１０に加えて、補償電圧生成部３２０および補償部３３０を備える。

【0060】

補償電圧生成部３２０は、補償部３３０に供給するための補償電圧を生成する。例えば、補償電圧は、電圧の変動の影響を抑制するための電圧である。一例において、補償電圧生成部３２０は、目標レベルと、出力電圧Ｖｏｕｔとの差に応じた補償電圧を生成する。また、補償電圧生成部３２０は、電圧入力部１０における電圧降下と、基準電圧生成部２０における電圧降下との差に基づいて補償電圧を生成する。

【0061】

補償部３３０は、補償電圧を用いて調整電圧Ｖａのレベルを変換する。本例の補償部３３０は、補償電圧で昇圧または降圧することにより、電圧補償した調整電圧Ｖａを生成する。これにより、補償部３３０は、デバイス１００の内部回路で生じる電圧の変化を補償できる。つまり、補償部３３０は、出力電圧Ｖｏｕｔを目標レベルに近づけることができる。本例の補償部３３０は、昇圧部３１０の後段に設けられるが、昇圧部３１０の前段に設けられてもよい。

【0062】

例えば、補償部３３０は、基準電圧生成部２０で生じたオフセット電圧Ｖｏｆで降圧する。これにより、電圧調整部３０は、基準電圧生成部２０のオフセット電圧Ｖｏｆを補償した調整電圧Ｖａを生成する。

【0063】

なお、補償電圧生成部３２０は、調整電圧Ｖａと目標レベルとの差または出力電圧Ｖｏｕｔと目標レベルとの差の少なくとも１つに基づいて補償電圧を生成してよい。これにより、補償電圧生成部３２０は、デバイス１００の外部の負荷によって生じる電圧変動が調整電圧Ｖａまたは出力電圧Ｖｏｕｔに影響した場合の補償電圧を生成できる。

【0064】

図４Ｂは、図４Ａのデバイス１００のより具体的な回路構成の一例を示す。本例では、図３Ｂと相違する点について特に説明する。

【0065】

基準電圧生成部２０の回路構成は、図３Ｂの実施例における基準電圧生成部２０と同じである。本例の基準電圧生成部２０では、降圧素子２１においてＶｔｈに加えてオフセット電圧Ｖｏｆの降圧が生じている。よって、本例の第２基準電圧Ｖ２は、Ｖｃｃ－Ｖｔｈ－Ｖｏｆである。

【0066】

昇圧部３１０の回路構成は、図３Ｂの実施例における昇圧部３１０と同じである。但し、第２基準電圧Ｖ２がＶｃｃ－Ｖｔｈ－Ｖｏｆであるので、容量３１１および容量３１２の端子間電圧は、それぞれＶｔｈ＋Ｖｏｆとなる。

【0067】

本例の補償電圧生成部３２０は、降圧素子３２１と、電流源３２２と、容量３２３とスイッチＳＷ７とを有する。補償部３３０は、容量３３１およびスイッチＳＷ８～スイッチＳＷ１１を有する。

【0068】

降圧素子３２１ａは、昇圧部３１０の電圧（ＶＨ＋Ｖｔｈ＋２Ｖｏｆ）をＶｔｈ降圧して、電圧（ＶＨ＋２Ｖｏｆ）を生成する。降圧素子３２１ａのソース端子は、電流源３２２ａと接続されている。降圧素子３２１ａのソース端子は、スイッチＳＷ７を介して、容量３２３ａの高圧側端子と接続されている。

【0069】

容量３２３ａは、スイッチＳＷ３，ＳＷ４，ＳＷ７，ＳＷ１０，およびＳＷ１１がオンされ、スイッチＳＷ１，ＳＷ２，ＳＷ５，ＳＷ６，ＳＷ８，ＳＷ９がオフされた場合に充電される。これにより、容量３２３ａの端子間電圧は、ＶＨ＋２Ｖｏｆとなる。

【0070】

降圧素子３２１ｂは、電圧ＶＨ＋２ＶｏｆをさらにＶｔｈ降圧して、電圧（ＶＨ－Ｖｔｈ＋２Ｖｏｆ）を生成する。降圧素子３２１ｂのソース端子は、電流源３２２ｂおよび容量３２３ｂの高圧側端子と接続されている。容量３２３ｂの端子間電圧は、ＶＨ－Ｖｔｈ＋２Ｖｏｆとなる。

【0071】

容量３３１は、スイッチＳＷ１０を介して昇圧部３１０と接続される第一補償端子と、スイッチＳＷ１１を介して駆動部４１と接続されている第二補償端子とを有する。さらに、第一補償端子がスイッチＳＷ８を介して容量３２３ｂに接続されており、第二補償端子がスイッチＳＷ９を介して電圧入力部１０に接続されている。したがって、スイッチＳＷ８およびスイッチＳＷ９をオンして、スイッチＳＷ１０およびスイッチＳＷ１１をオフすることにより、オフセット電圧Ｖｏｆに応じた電荷を蓄積する。その結果、容量３３１の端子間電圧は、容量３２３ｂに蓄積された電荷に応じた電位と、第１基準電圧Ｖ１との差である２Ｖｏｆとなる。その後、スイッチＳＷ８およびスイッチＳＷ９をオフして、スイッチＳＷ１０およびスイッチＳＷ１１をオンすることにより、第一補償端子に対する第二補償端子の電位差が－２Ｖｏｆとなる。その結果、補償部３３０は、昇圧部３１０で生成された電位に対して－２Ｖｏｆだけレベル変動させることにより、調整電圧（ＶＨ＋Ｖｔｈ）を生成する。これにより、基準電圧生成部２０のオフセット電圧Ｖｏｆが補償される。

【0072】

図５Ａは、デバイス１００の一例を示すブロック図である。本例の補償電圧生成部３２０は、出力信号Ｓｏｕｔの電圧に基づいて補償電圧を生成する点で図４Ａの実施例と相違する。本例では、図４Ａと相違する点について特に説明する。

【0073】

補償電圧生成部３２０は、出力信号Ｓｏｕｔの電圧を検出して補償電圧を生成する。本例の補償電圧生成部３２０は、出力部１２４における電圧降下Ｖｄｒｐに応じた補償電圧を生成する。例えば、電圧降下Ｖｄｒｐは、出力部１２４のドライバのオン抵抗によって生じる。なお、補償電圧生成部３２０は、電圧降下Ｖｄｒｐに応じた補償電圧を記憶しておき、記憶した補償電圧を繰り返し使用してもよい。

【0074】

補償部３３０は、出力部１２４における電圧降下Ｖｄｒｐを補償する。本例の補償部３３０は、調整電圧Ｖａを電圧Ｖｄｒｐだけ昇圧しておくことにより、出力部１２４における電圧降下分を補償する。

【0075】

図５Ｂは、図５Ａのデバイス１００のより具体的な回路構成の一例を示す。本例のデバイス１００は、電圧入力部１０にサンプルホールド回路を用いる場合の一例である。

【0076】

電圧入力部１０は、入力信号Ｓｉｎが入力され、第１基準電圧Ｖ１を生成する。電圧入力部１０は、容量１５と、スイッチＳＷ１ａと、スイッチＳＷ２ａとを有する。本例の電圧入力部１０では、降圧素子が設けられていないので、電圧降下Ｖｔｈが生じない。よって、電圧入力部１０は、ハイレベルＶＨの第１基準電圧Ｖ１を生成する。

【0077】

容量１５は、スイッチＳＷ１ａをオンして、スイッチＳＷ２ａをオフすることにより充電される。スイッチＳＷ１ａおよびスイッチＳＷ２ａのオンオフは、入力信号Ｓｉｎのハイレベルに応じて切り替えられる。これにより、容量１５の端子間電圧は、ＶＨとなる。このように、電圧入力部１０は、入力信号Ｓｉｎの電圧ＶＨに応じた電圧を生成できる。

【0078】

基準電圧生成部２０は、入力信号Ｓｉｎが入力され、第２基準電圧Ｖ２を生成する。よって、本例の基準電圧生成部２０の入力電圧Ｖｉｎは、ＶＨとなる。基準電圧生成部２０は、降圧素子２１と、容量２２と、電流源２３と、トランジスタ２４とを有する。本例の基準電圧生成部２０は、電圧ＶＨをＶｔｈで降圧して第２基準電圧（ＶＨ－Ｖｔｈ）を生成する。

【0079】

降圧素子２１は、電流源２３およびトランジスタ２４と直列に接続される。降圧素子２１およびトランジスタ２４のゲート端子は、入力端子１０５と接続されている。降圧素子２１のドレイン端子は、電源端子１０３と接続されている。降圧素子２１のソース端子は、トランジスタ２４のドレイン端子と接続されている。降圧素子２１およびトランジスタ２４の接続点は、容量２２の高圧側端子と接続されている。

【0080】

容量２２は、第２基準電圧Ｖ２に応じた電荷を蓄積する。本例の容量２２の端子間電圧は、ＶＨ－Ｖｔｈである。容量２２の高圧側端子は、昇圧部３１０と接続されている。

【0081】

昇圧部３１０は、第２基準電圧Ｖ２を用いて、駆動部４０における電圧降下の大きさで昇圧する。昇圧部３１０は、容量３１１およびスイッチＳＷ３ａ～スイッチＳＷ５ａを有する。

【0082】

容量３１１は、スイッチＳＷ３ａおよびスイッチＳＷ４ａをオンして、スイッチＳＷ２ａおよびスイッチＳＷ５ａをオフすることにより充電される。充電時において、容量３１１は、入力端子１０５と容量２２の高圧側端子との間に接続される。容量３１１の端子間電圧は、電圧ＶＨと、第２基準電圧Ｖ２の電圧（ＶＨ－Ｖｔｈ）との差分によりＶｔｈとなる。

【0083】

補償電圧生成部３２０は、容量３２４と、スイッチＳＷ６ａと、スイッチＳＷ７ａとを有する。スイッチＳＷ６ａのオンオフは、制御部１３０によって制御されている。

【0084】

容量３２４は、スイッチＳＷ６ａを介して、ハイサイドドライバ１２５とローサイドドライバ１２６との間の接続ノードに接続される。容量３２４の高圧側端子の電圧ＶＣＢは、出力部１２４で電圧降下Ｖｄｒｐが生じている場合、電圧（ＶＨ－Ｖｄｒｐ）となる。

【0085】

補償部３３０は、容量３３１と、スイッチＳＷ８ａと、スイッチＳＷ９ａとを有する。補償部３３０は、補償電圧生成部３２０の補償電圧に基づいて、出力部１２４における電圧降下を補償する。

【0086】

容量３３１は、スイッチＳＷ７ａを介して、容量３２４の高圧側端子と接続されている。例えば、容量３３１は、スイッチＳＷ７ａおよびスイッチＳＷ８ａをオンして、スイッチＳＷ５ａおよびスイッチＳＷ９ａをオフすることにより、電圧降下Ｖｄｒｐに応じた電荷を蓄積する。容量３３１の端子間電圧は、電圧ＶＨと、容量３２４の端子間電圧（ＶＨ－Ｖｄｒｐ）との差分により、Ｖｄｒｐとなる。

【0087】

電圧調整部３０は、第１基準電圧Ｖ１の電圧ＶＨを、昇圧部３１０においてＶｔｈで昇圧して、補償部３３０においてＶｄｒｐで補償する。よって、電圧調整部３０は、調整電圧（ＶＨ＋Ｖｔｈ＋Ｖｄｒｐ）を生成することができる。これにより、デバイス１００は、出力部１２４の電圧降下を補償することができる。

【0088】

図５Ｃは、図５Ａのデバイス１００のより具体的な回路構成の一例を示す。本例のデバイス１００は、電圧入力部１０にピークホールド回路を用いる場合の一例である。本例では、図５Ｂと相違する点について特に説明する。

【0089】

電圧入力部１０および基準電圧生成部２０の回路構成は、図３Ｂの回路構成と同一である。本例の電圧入力部１０は、ピークホールド回路を有し、降圧素子１１によって電圧降下Ｖｔｈが生じる点で図５Ｂと相違する。

【0090】

昇圧部３１０の回路構成は、図３Ｂの回路構成と同一である。

【0091】

補償電圧生成部３２０は、容量３２５と、トランジスタ３２６と、電流源３２７と、スイッチＳＷ７とを有する。スイッチＳＷ７のオンオフは、制御部１３０によって制御されている。

【0092】

容量３２５は、スイッチＳＷ７を介して、ハイサイドドライバ１２５とローサイドドライバ１２６との間の接続ノードに接続される。容量３２５の端子間電圧は、出力部１２４で電圧降下Ｖｄｒｐが生じている場合、電圧（ＶＨ－Ｖｄｒｐ）となる。

【0093】

トランジスタ３２６は、電流源３２７と直列に接続されている。トランジスタ３２６のゲート端子は、容量３２５の高圧側端子に接続されている。トランジスタ３２６のソース端子は、電流源３２７と接続されている。電流源３２７のソース端子の電圧ＶＣＢは、電圧（ＶＨ－Ｖｔｈ－Ｖｄｒｐ）となる。

【0094】

補償部３３０は、容量３３１およびスイッチＳＷ８～スイッチＳＷ１１を有する。補償部３３０は、補償電圧生成部３２０の補償電圧に基づいて、出力部１２４における電圧降下を補償する。

【0095】

容量３３１は、スイッチＳＷ８を介して、トランジスタ３２６のソース端子と接続されている。例えば、容量３３１は、スイッチＳＷ８およびスイッチＳＷ９をオンして、スイッチＳＷ１０およびスイッチＳＷ１１をオフすることにより、電圧降下Ｖｄｒｐに応じた電荷を蓄積する。容量３３１の端子間電圧は、第１基準電圧Ｖ１の電圧（ＶＨ－Ｖｔｈ）と、トランジスタ３２６のソース端子の電圧（ＶＨ－Ｖｔｈ－Ｖｄｒｐ）との差分により、Ｖｄｒｐとなる。

【0096】

よって、電圧調整部３０は、第１基準電圧Ｖ１の電圧（ＶＨ－Ｖｔｈ）に、２ＶｔｈおよびＶｄｒｐを加えた調整電圧（ＶＨ＋Ｖｔｈ＋Ｖｄｒｐ）を生成することができる。これにより、デバイス１００は、出力部１２４の電圧降下を補償することができる。

【0097】

図６は、デバイス１００の一例を示すブロック図である。本例の入出力部１２０は、入力部１２２を有する。入出力部１２０は、入力部１２２と出力部１２４の両方を有してよい。本例のデバイス１００は、内部電源生成部１１０によって、入力信号ＳｉｎのハイレベルＶＨに応じた信号を入力部１２２に入力する。制御部１３０は、電源電圧Ｖｃｃの電源端子１０３に接続されている。

【0098】

入力部１２２は、制御部１３０、駆動部４０および通信線と接続される。本例の入力部１２２は、入力端子１０５と接続されている。入力部１２２は、入力信号Ｓｉｎおよび出力電圧Ｖｏｕｔが供給される。入力部１２２は、電源電圧Ｖｃｃの電源端子１０３に接続されている。これにより、入力部１２２は、入力端子１０５から入力された信号のハイレベルＶＨを電源電圧Ｖｃｃに変換して制御部１３０に出力することができる。なお、入力部１２２は、出力端子１０６と接続されてもよい。

【0099】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【0100】

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

【符号の説明】

【0101】

１０・・・電圧入力部、１１・・・降圧素子、１２・・・トランジスタ、１３・・・電流源、１４・・・容量、１５・・・容量、２０・・・基準電圧生成部、２１・・・降圧素子、・・・２２・・・容量、２３・・・電流源、２４・・・トランジスタ、３０・・・電圧調整部、４０・・・駆動部、４１・・・降圧素子、４２・・・電流源、１００・・・デバイス、１０１・・・クロック端子、１０２・・・データ端子、１０３・・・電源端子、１０４・・・電源端子、１０５・・・入力端子、１０６・・・出力端子、１１０・・・内部電源生成部、・・・１２０・・・入出力部、１２２・・・入力部、１２４・・・出力部、１２５・・・ハイサイドドライバ、１２６・・・ローサイドドライバ、１３０・・・制御部、３１０・・・昇圧部、３１１・・・容量、・・・３１２・・・容量、３２０・・・補償電圧生成部、３２１・・・降圧素子、３２２・・・電流源、３２３・・・容量、３２４・・・容量、３２５・・・容量、３２６・・・トランジスタ、３２７・・・電流源、３３０・・・補償部、３３１・・・容量、４００・・・インターフェイス、４１０・・・管理デバイス、４２０・・・電源部、４３２・・・クロック信号線、４３４・・・データ信号線、４４２・・・抵抗、４４４・・・抵抗、５００・・・システム

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図5A】

【図5B】

【図5C】

【図6】