IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 長江存儲科技有限責任公司の特許一覧

特許7378548集積回路静電気放電バス構造および関連方法
<>
  • 特許-集積回路静電気放電バス構造および関連方法 図1
  • 特許-集積回路静電気放電バス構造および関連方法 図2
  • 特許-集積回路静電気放電バス構造および関連方法 図3
  • 特許-集積回路静電気放電バス構造および関連方法 図4
  • 特許-集積回路静電気放電バス構造および関連方法 図5
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-11-02
(45)【発行日】2023-11-13
(54)【発明の名称】集積回路静電気放電バス構造および関連方法
(51)【国際特許分類】
   H01L 21/822 20060101AFI20231106BHJP
   H01L 27/04 20060101ALI20231106BHJP
   H01L 21/82 20060101ALI20231106BHJP
   H01L 21/60 20060101ALI20231106BHJP
【FI】
H01L27/04 H
H01L21/82 P
H01L21/60 301A
【請求項の数】 13
【外国語出願】
(21)【出願番号】P 2022123390
(22)【出願日】2022-08-02
(62)【分割の表示】P 2021532504の分割
【原出願日】2018-11-01
(65)【公開番号】P2022159354
(43)【公開日】2022-10-17
【審査請求日】2022-08-09
(73)【特許権者】
【識別番号】519237948
【氏名又は名称】長江存儲科技有限責任公司
【氏名又は名称原語表記】Yangtze Memory Technologies Co.,Ltd.
【住所又は居所原語表記】No.88 Weilai 3rd Road,East Lake High-tech Development Zone,Wuhan,Hubei,China
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】ジグオ・リ
【審査官】岩本 勉
(56)【参考文献】
【文献】特開昭63-052465(JP,A)
【文献】国際公開第2015/083289(WO,A1)
【文献】米国特許出願公開第2016/0276265(US,A1)
【文献】特開2018-101736(JP,A)
【文献】米国特許第06078068(US,A)
【文献】特開2003-347499(JP,A)
【文献】米国特許出願公開第2003/0218233(US,A1)
【文献】特開2003-309130(JP,A)
【文献】韓国公開特許第10-2003-0082456(KR,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 27/04
H01L 21/822
H01L 21/82
H01L 21/60
(57)【特許請求の範囲】
【請求項1】
回路領域と、
複数のESDバスと、
前記複数のESDバスに隣接して接続される複数のパッド群と、
前記複数のパッド群に隣接する共通ESDバスと、
前記共通ESDバスに前記複数のパッド群を接続するように構成される複数のボンディングワイヤと
備え、
前記回路領域が少なくとも1つの第1の領域を備え、
前記少なくとも1つの第1の領域のそれぞれが、前記複数のESDバスのうち2つのESDバスのそれぞれ及び前記複数のパッド群の2つのパッド群のそれぞれのパッドのそれぞれと隣接し、
前記少なくとも1つの第1の領域がチップ端まで延在し、前記共通ESDバスと隣接する、集積回路構造。
【請求項2】
前記複数のパッド群の各々が少なくとも1つのパッドを含み、前記複数のボンディングワイヤが、前記少なくとも1つのパッドを前記共通ESDバスに接続するように構成される、請求項1に記載の集積回路構造。
【請求項3】
前記共通ESDバスが複数の不連続ESDバス群を含む、請求項1に記載の集積回路構造。
【請求項4】
前記共通ESDバスが複数のチップ端外にまたは複数のチップ端内に形成される、請求項1に記載の集積回路構造。
【請求項5】
前記共通ESDバスが前記複数のESDバスと平行である、請求項1に記載の集積回路構造。
【請求項6】
回路領域と、
複数のESDバスと、
前記複数のESDバスに隣接して接続される複数のパッド群と、
前記複数のパッド群の1つを別の1つに接続するように構成される複数のボンディングワイヤと
備え、
前記回路領域が少なくとも1つの第1の領域を備え、
前記少なくとも1つの第1の領域のそれぞれが、前記複数のESDバスのうち2つのESDバスのそれぞれ及び前記複数のパッド群の2つのパッド群のそれぞれのパッドのそれぞれと隣接し、
前記少なくとも1つの第1の領域がチップ端まで延在する、集積回路構造。
【請求項7】
前記複数のパッド群の各々が接続パッドを含み、前記複数のボンディングワイヤが、前記複数のパッド群の1つの前記接続パッドを前記複数のパッド群の別の1つの前記接続パッドに接続するように構成される、請求項6に記載の集積回路構造。
【請求項8】
回路領域を形成するステップと、
前記回路領域の複数の不連続境界に対応する複数のパッド群を形成するステップと、
前記複数のパッド群に隣接する共通ESDバスを形成するステップと、
複数のボンディングワイヤによって前記共通ESDバスに前記複数のパッド群に対応する複数のパッドを接続するステップと
含み、
前記回路領域が少なくとも1つの第1の領域を備え、
前記少なくとも1つの第1の領域のそれぞれが、複数のESDバスのうち2つのESDバスのそれぞれ及び前記複数のパッド群の2つのパッド群のそれぞれのパッドのそれぞれと隣接し、
前記少なくとも1つの第1の領域がチップ端まで延在し、前記共通ESDバスと隣接する、集積回路構造の方法。
【請求項9】
前記複数のパッド群の各々が少なくとも1つのパッドを含み、前記複数のボンディングワイヤが、前記少なくとも1つのパッドを前記共通ESDバスに接続するように構成される、請求項8に記載の集積回路構造の方法。
【請求項10】
前記共通ESDバスを複数のチップ端外にまたは複数のチップ端内に形成するステップ
を更に含む、請求項8に記載の集積回路構造の方法。
【請求項11】
前記共通ESDバスが複数のESDバスと平行である、請求項8に記載の集積回路構造の方法。
【請求項12】
回路領域を形成するステップと、
前記回路領域の複数の不連続境界に対応する複数のパッド群を形成するステップと、
前記回路領域を横切る複数のボンディングワイヤの1つによって前記複数のパッド群の1つを前記複数のパッド群の別の1つに接続するステップと
含み、
前記回路領域が少なくとも1つの第1の領域を備え、
前記少なくとも1つの第1の領域のそれぞれが、複数のESDバスのうち2つのESDバスのそれぞれ及び前記複数のパッド群の2つのパッド群のそれぞれのパッドのそれぞれと隣接し、
前記少なくとも1つの第1の領域がチップ端まで延在する、集積回路構造の方法。
【請求項13】
前記複数のパッド群の各々が接続パッドを含み、前記複数のボンディングワイヤが、前記複数のパッド群の1つの前記接続パッドを前記複数のパッド群の別の1つの前記接続パッドに接続するように構成される、請求項12に記載の集積回路構造の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積回路構造および関連方法に関し、より詳細には、集積回路静電気放電バス構造および関連方法に関する。
【背景技術】
【0002】
図1に示されるような集積回路静電気放電(以降ESDと略記)構造1のために、I/O(入出力)パッド12が特定の配列および位置に基づいて複数のチップ端13内の回路領域10の周りに配置されており、I/Oパッド12の配置は一定の範囲内で調節可能である。
【0003】
一般に、I/Oパッド12間の空きスペースにフィラーセルF1およびF2を配置し、フィラーセルF1およびF2を静電気放電(ESD)バス11(例えば、グランドまたは系統電圧に接続されるレイアウトトレース)に接続することが普通であり、これが回路領域10の各部分を作成し、フィラーセルF1およびF2が連続ESDバスに接続されて、集積回路ESDバス構造1にESD保護を提供する。
【0004】
しかしながら、フィラーセルF1およびF2は、回路領域10の一部分を集積回路ESDバス構造1にとって無駄であるとする。更に、矩形形状を有する集積回路ESDバス構造1の厳しい要件下では、それは、内部回路レイアウト設計に対する柔軟性の欠如をもたらす。
【0005】
更に、不規則形状および種々の面積の回路があるとき、回路領域10は、不規則形状および種々の面積の回路を含むために増加されなければならず、これは生産費を増加させる。
【0006】
したがって、回路領域を十分に使用する集積回路ESDバス構造および関連方法を提供することが望ましい。
【発明の概要】
【発明が解決しようとする課題】
【0007】
それゆえに、本発明の目的は、集積回路静電気放電バス構造および関連方法を提供することである。
【課題を解決するための手段】
【0008】
上記技術的目的を達成するために、本発明によれば、集積回路静電気放電(ESD)構造が提供され、回路領域と、複数の静電気放電バスと、複数のESDバスに隣接して接続される複数のパッド群と、共通ESDバスと、共通ESDバスに複数のパッド群を接続するように構成される複数のボンディングワイヤとを含む。
【0009】
上記技術的目的を達成するために、本発明によれば、集積回路静電気放電(ESD)構造が提供され、回路領域と、複数の静電気放電(ESD)バスと、複数のパッド群と、複数のパッド群の1つを別の1つに接続するように構成される複数のボンディングワイヤとを含む。
【0010】
上記技術的目的を達成するために、本発明によれば、集積回路ESDバス構造の方法が提供され、回路領域を形成するステップと、回路領域の複数の不連続境界に対応する複数のパッド群を形成するステップと、共通ESDバスを形成するステップと、複数のチップ端の1つを横切る複数のボンディングワイヤによって共通ESDバスに複数のパッド群に対応する複数のパッドを接続するステップとを含む。
【0011】
上記技術的目的を達成するために、本発明によれば、集積回路ESDバス構造の方法が提供され、回路領域を形成するステップと、回路領域の複数の不連続境界に対応する複数のパッド群を形成するステップと、回路領域を横切る複数のボンディングワイヤの1つによって複数のパッド群の1つを複数のパッド群の別の1つに接続するステップとを含む。
【0012】
本発明のこれらおよび他の目的は、当業者にとっては、様々な図および図面に示される好ましい実施形態の以下の詳細な説明を読んだ後におそらく明らかになるであろう。
【図面の簡単な説明】
【0013】
図1】先行技術に係る集積回路ESDバス構造の概要図である。
図2】本発明の一実施形態に係る集積回路ESDバス構造の概要図である。
図3】本発明の一実施形態に係る集積回路ESDバス構造の概要図である。
図4】本発明の一実施形態に係る集積回路パッケージング工程のフローチャートである。
図5】本発明の一実施形態に係る集積回路パッケージング工程のフローチャートである。
【発明を実施するための形態】
【0014】
図2は、本発明の一実施形態に係る集積回路静電気放電(ESD)構造2の概要図である。集積回路ESDバス構造2は、回路領域20、複数のESDバスE1、E2およびE3、複数のパッド群G1、G2およびG3、共通ESDバス24、ならびに複数のボンディングワイヤ25を含む。
【0015】
回路領域20は複数のチップ端23によって形成され、例えば、4つのチップ端23が、回路領域20を含むように構成される矩形領域を形成する。回路領域20は複数の不連続境界B1、B2およびB3を含む。複数のESDバスE1、E2およびE3は、複数の不連続境界B1、B2およびB3に対応および隣接して、チップ端23内に形成される。
【0016】
複数のパッド群G1、G2およびG3は、複数のESDバスE1、E2およびE3に隣接および接続して、チップ端23内に形成される。共通ESDバス24はチップ端23外に形成されるが、これに限定されない。共通ESDバス24は、一体に形成されずに、複数の不連続ESDバス群を含んでよい。複数のボンディングワイヤ25は、チップ端23を横切って形成され、共通ESDバス24に複数のパッド群G1、G2およびG3を接続するように構成される。1つの実施形態において、共通ESDバス24は、複数のESDバスE1、E2およびE3ならびに複数のパッド群G1、G2およびG3と平行である。
【0017】
複数のパッド群G1、G2およびG3の各々は少なくとも1つのパッド22を含んでおり、パッド22は、グランドまたは系統低電圧に接続される入出力パッドである。複数のボンディングワイヤ25の少なくとも1つが、少なくとも1つのパッド22を共通ESDバス24に接続するように構成される。1つの実施形態において、複数ボンディングワイヤ25が、共通ESDバス24にパッド群G1の複数パッド22を接続するように構成されてよく、これにより、パッド群G1と共通ESDバス24との間の伝導性を強化する多重接続を提供して、ESD保護を改善する。
【0018】
そのような構造では、ボンディングワイヤ25を通じて共通ESDバス24にパッド群G1、G2およびG3のパッド22を接続することによって、不連続ESDバスE1、E2およびE3は互いに接続されてよく、これは、集積回路ESDバス構造2のために連続ESDバスを形成するのと等価である。結果として、本発明は、先行技術のフィラーセルを排除し得る。加えて、不連続ESDバスE1およびE2(または、E2およびE3)間のスペースが回路素子で構成されて、集積回路ESDバス構造2を十分に使用し得る。
【0019】
例えば、図1に示されるESDバス11ならびにフィラーセルF1およびF2は、図2において救済領域SA1およびSA2と置き換えられる。救済領域SA1は、ESDバスE1およびE2ならびにパッド群G1およびG2のパッド22に隣接する。救済領域SA2は、ESDバスE2およびE3ならびにパッド群G2およびG3のパッド22に隣接する。1つの実施形態において、共通ESDバス24は、チップ端23内に、かつ複数のパッド群G1、G2およびG3ならびに救済領域SA1およびSA2に隣接して形成される。
【0020】
図3は、本発明の一実施形態に係る集積回路ESDバス構造3の概要図である。集積回路ESDバス構造3は、回路領域30、複数のESDバスE1、E2およびE3、複数のパッド群G1、G2およびG3、ならびに複数のボンディングワイヤ35を含む。
【0021】
回路領域30は複数のチップ端33によって形成され、例えば、4つのチップ端33が、回路領域30を含む矩形領域を形成する。回路領域30は複数の不連続境界B1、B2およびB3を含む。複数のESDバスE1、E2およびE3は、複数の不連続境界B1、B2およびB3に対応および隣接して、チップ端33内に形成される。
【0022】
複数の不連続ESDバスE1、E2およびE3は、チップ端33内に、かつ複数の不連続境界B1、B2およびB3に隣接して形成される。複数のパッド群G1、G2およびG3は、複数のESDバスE1、E2およびE3に隣接および接続して、チップ端33内に形成される。複数のボンディングワイヤ35は、回路領域30を横切って形成され、複数のパッド群G1、G2およびG3を1つの群から別の群に接続するように構成され、例えば、1つのボンディングワイヤ35がパッド群G1をパッド群G2に接続してよく、そして別のボンディングワイヤ35がパッド群G2をパッド群G3に接続してよい。
【0023】
複数のパッド群G1、G2およびG3の各々は複数のパッド32を含んでおり、パッド32は、グランドまたは系統低電圧に接続される入出力パッドである。複数のボンディングワイヤ35は、1つの群のパッド32を別の群に接続するように構成される。複数のパッド群G1、G2およびG3の各々は接続パッド(例えば、パッド群G1の右端のパッド、パッド群G2の左右端のパッド、およびパッド群G3の左端のパッド)を含み、複数のボンディングワイヤ35は、複数のパッド群の1つの接続パッドを複数のパッド群の別の1つの接続パッドに接続するように構成される。例えば、ボンディングワイヤ35の1つがパッド群G1の右端のパッド32をパッド群G2の左端のパッド32に接続するように構成され、ボンディングワイヤ35の1つがパッド群G2の右端のパッド32をパッド群G3の左端のパッド32に接続するように構成されるが、これに限定されない。
【0024】
そのような構造では、パッド群G1、G2およびG3のパッド32を1つの群から別の群に接続することによって、不連続ESDバスE1、E2およびE3は互いに接続されてよく、これは、集積回路ESDバス構造3のために連続ESDバスを形成するのと等価である。結果として、本発明は、先行技術のフィラーセルを排除し得る。加えて、不連続ESDバスE1およびE2(または、E2およびE3)間のスペースが回路素子で構成されて、集積回路ESDバス構造3を十分に使用し得る。例えば、図1に示されるESDバス11ならびにフィラーセルF1およびF2は、図2において救済領域SA1およびSA2と置き換えられ、したがって回路領域20は、その面積を増加させることなく不規則形状および種々の面積の回路を含み得、これが生産費を節約する。
【0025】
図4は、本発明の一実施形態に係る集積回路ESDバス構造工程4のフローチャートである。
【0026】
ステップ40:回路領域を形成する。
【0027】
ステップ41:複数のチップ端内の回路領域の複数の不連続境界に対応する複数のパッド群を形成する。
【0028】
ステップ42:複数のチップ端外の共通ESDバスを形成する。
【0029】
ステップ43:複数のチップ端を横切る複数のボンディングワイヤによって共通ESDバスに複数のパッド群に対応する複数のパッドを接続する。
【0030】
ステップ40で、回路領域が形成され、ステップ41で、複数のチップ端内の回路領域の複数の不連続境界に対応する複数のパッド群が形成され、ステップ42で、複数のチップ端外の共通ESDバスが形成され、そしてステップ43で、複数のパッド群に対応する複数のパッドが複数のチップ端を横切る複数のボンディングワイヤによって共通ESDバスに接続される。集積回路ESDバス構造工程4によって、連続ESDバスが等価に形成され得、そして先行技術のフィラーセルが省略され得る。
【0031】
図5は、本発明の一実施形態に係る集積回路ESDバス構造工程5のフローチャートである。
【0032】
ステップ50:回路領域を形成する。
【0033】
ステップ51:複数のチップ端内の回路領域の複数の不連続境界に対応する複数のパッド群を形成する。
【0034】
ステップ52:複数のチップ端内の回路領域を横切る複数のボンディングワイヤによって複数のパッド群の1つおよび別の1つを接続する。
【0035】
ステップ50で、回路領域が形成され、ステップ51で、複数のチップ端内の回路領域の複数の不連続境界に対応する複数のパッド群が形成され、そしてステップ52で、複数のパッド群の1つおよび別の1つが複数のチップ端内の回路領域を横切る複数のボンディングワイヤによって互いに接続される。集積回路ESDバス構造工程5によって、連続ESDバスが等価に形成され得、そして先行技術のフィラーセルが省略され得る。
【0036】
要約すれば、本発明は、連続ESDバスを等価に形成するように、ボンディングワイヤを活用して複数のパッド群の複数のパッドを接続する。結果として、本発明は、先行技術のフィラーセルを排除し得る。加えて、不連続ESDバス間のスペースが回路素子で構成されて、集積回路ESDバス構造を十分に使用し得る。
【0037】
当業者は、本発明の教示を維持しつつ本装置および方法の多数の変更および修正がなされ得ることを直ちに認めるであろう。したがって、上記開示は、添付の特許請求の範囲によってのみ限定されると解釈されるべきである。
【符号の説明】
【0038】
2 集積回路ESDバス構造
3 集積回路ESDバス構造
20 回路領域
22 パッド
23 チップ端
24 共通ESDバス
25 ボンディングワイヤ
30 回路領域
32 パッド
33 チップ端
35 ボンディングワイヤ
B1、B2、B3 不連続境界
E1、E2、E3 ESDバス
G1、G2、G3 パッド群
SA1、SA2 救済領域
図1
図2
図3
図4
図5