知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-11-07
(45)【発行日】2023-11-15
(54)【発明の名称】多層ＳＯＩウェーハ及びその製造方法並びにＸ線検出センサ
(51)【国際特許分類】
H01L 21/02 20060101AFI20231108BHJP
H01L 27/12 20060101ALI20231108BHJP
H01L 23/52 20060101ALI20231108BHJP
H01L 29/786 20060101ALI20231108BHJP
C30B 29/06 20060101ALI20231108BHJP
C30B 33/06 20060101ALI20231108BHJP
H01L 31/08 20060101ALI20231108BHJP
H01L 31/10 20060101ALI20231108BHJP
G01T 1/24 20060101ALI20231108BHJP
【ＦＩ】
H01L27/12 B
H01L21/02 B
H01L27/12 C
H01L29/78 613Z
C30B29/06 B
C30B33/06
H01L31/00 A
H01L31/10 A
G01T1/24
【請求項の数】
5
(21)【出願番号】P 2019229696
(22)【出願日】2019-12-19
(65)【公開番号】P2021100013
(43)【公開日】2021-07-01
【審査請求日】2021-12-20
(73)【特許権者】
【識別番号】302006854
【氏名又は名称】株式会社ＳＵＭＣＯ
(74)【代理人】
【識別番号】100147485
【弁理士】
【氏名又は名称】杉村 憲司
(74)【代理人】
【識別番号】230118913
【弁護士】
【氏名又は名称】杉村 光嗣
(74)【代理人】
【識別番号】100165696
【弁理士】
【氏名又は名称】川原 敬祐
(74)【代理人】
【識別番号】100179903
【弁理士】
【氏名又は名称】福井 敏夫
(72)【発明者】
【氏名】古賀 祥泰
【審査官】桑原 清
(56)【参考文献】
【文献】特開２０１９－１５３７９７（ＪＰ，Ａ）
【文献】特表２０１４－５０９０８７（ＪＰ，Ａ）
【文献】特開２０１６－１６４９５１（ＪＰ，Ａ）
【文献】特開平１０－１８９４０４（ＪＰ，Ａ）
【文献】特開２００９－２７２６１９（ＪＰ，Ａ）
【文献】特開２０１４－２０４００９（ＪＰ，Ａ）
【文献】特開平０８－１３０３１５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／０２
Ｈ０１Ｌ ２３／５２
Ｈ０１Ｌ ２９／７８６
Ｃ３０Ｂ ２９／０６
Ｃ３０Ｂ ３３／０６
Ｈ０１Ｌ ３１／０８
Ｈ０１Ｌ ３１／１０
Ｇ０１Ｔ １／２４
(57)【特許請求の範囲】
【請求項1】
シリコンウェーハと、前記シリコンウェーハの表面に設けられた第１の絶縁層と、
前記第１の絶縁層の表面に設けられた多結晶シリコン層と、
前記多結晶シリコン層の表面に設けられた第２の絶縁層と、
前記第２の絶縁層の表面に設けられた単結晶シリコンからなる活性層と、を備え、
前記第１の絶縁層の厚みは１００ｎｍ以上であり、
前記第２の絶縁層は酸化シリコンであり、
前記第２の絶縁層の厚みは５００ｎｍ以上であり、
前記シリコンウェーハの導電型がｐ型で抵抗率が１００Ω・ｃｍ以上であり、かつ、厚さが１００μｍ以上であって、酸素濃度が５．０×１０１７ａｔｏｍｓ／ｃｍ３以下であることを特徴とする多層ＳＯＩウェーハ。
【請求項2】
前記多結晶シリコン層の抵抗率は０．０００１Ωｃｍ以上０．００１Ωｃｍ以下である、請求項１に記載の多層ＳＯＩウェーハ。
【請求項3】
前記請求項１又は２に記載の多層ＳＯＩウェーハの製造方法であって、シリコンウェーハの表面に第１の絶縁層を形成する第１の絶縁層形成工程と、
前記第１の絶縁層の表面に多結晶シリコン層を形成する多結晶シリコン層形成工程と、
前記多結晶シリコン層の表面に第２の絶縁層を形成する第２の絶縁層形成工程と、
前記第２の絶縁層の表面と、活性層用シリコンウェーハの表面に、真空常温下で活性化処理を施して前記両方の表面を活性化面とする活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で前記両方の活性化面を接触させることで、前記両方の活性化面同士を接合する接合工程と、
前記接合工程の後、前記活性層用シリコンウェーハを薄膜化して活性層を得る薄膜化工程と、
を含むことを特徴とする多層ＳＯＩウェーハの製造方法。
【請求項4】
前記請求項１又は２に記載の多層ＳＯＩウェーハの製造方法であって、シリコンウェーハの表面に第１の絶縁層を形成する第１の絶縁層形成工程と、
活性層用シリコンウェーハの表面に第２の絶縁層を形成する第２の絶縁層形成工程と、
前記第１の絶縁層の表面に多結晶シリコン層を形成する多結晶シリコン層形成工程と、
前記多結晶シリコン層の表面と、前記第２の絶縁層の表面に、真空常温下で活性化処理を施して前記両方の表面を活性化面とする活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で前記両方の活性化面を接触させることで、前記両方の活性化面同士を接合する接合工程と、
前記接合工程の後、前記活性層用シリコンウェーハを薄膜化して活性層を得る薄膜化工程と、
を含むことを特徴とする多層ＳＯＩウェーハの製造方法。
【請求項5】
前記請求項１又は２に記載の多層ＳＯＩウェーハを用いて形成されたＸ線検出センサであって、前記シリコンウェーハにＸ線検出部が設けられ、
前記多結晶シリコン層に電気的に接続して接地電位が供給される接地電極部が設けられ、
前記活性層にＭＯＳ型トランジスタ部が設けられることを特徴とするＸ線検出センサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、多層ＳＯＩウェーハ及びその製造方法並びにＸ線検出センサに関する。
【背景技術】
【0002】
Ｘ線は手荷物検査、食品異物検査、医療、天体観測などの種々の分野で利用されている。感光性フィルムを用いてＸ線を検出することがかつては一般的であったものの、その利用拡大に伴い、Ｘ線を高速かつ高感度に測定するために、シリコンなどの半導体ウェーハを用いて作製した光電変換素子から構成されるＸ線検出センサが近年では着目されている。
【0003】
例えば特許文献１に開示されるＸ線検出センサでは、支持基板を兼ねるシリコン単結晶からなるｎ型半導体層上に、シリコン酸化膜からなる埋め込み酸化層及びｐ型半導体層が積層されたＳＯＩ（Silicon on Insulator）ウェーハが利用されている。例えば、このＳＯＩウェーハを用いて作製されたＸ線検出センサでは、支持基板がＸ線センサ部（Ｘ線受光部）に使用される。これは、シリコン単結晶によるＸ線の吸収率を考慮すると、Ｘ線センサ部には十分な厚さが必要となるからである。また、ｐ型半導体層にはＸ線検出センサ部から伝達される信号を処理するＣＭＯＳ回路などのデバイスが形成される。
【0004】
なお、ＳＯＩウェーハでは、一般的にはＢＯＸ層が１層設けられる。しかしながら、ＢＯＸ層を複数設け、これらＢＯＸ層間に単結晶シリコンからなるＳＯＩ層を設けた多層ＳＯＩウェーハも知られる。
【先行技術文献】
【特許文献】
【0005】
【文献】国際公開第２０１１／１１１７５４号
【文献】特開２００７－１０９９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、ＳＯＩウェーハを用いて半導体デバイスを作製する場合、活性層をプラズマエッチングなどするとＢＯＸ層が帯電（チャージアップ）してしまうことによりゲート膜等のデバイス素子構造への影響が危惧される。また、Ｘ線検出センサの用途にＳＯＩウェーハを用いると高エネルギーであるＸ線の照射を受けるため、Ｘ線検出センサの使用中においてもＢＯＸ層のチャージアップが危惧される。
【0007】
そこで本発明者はＢＯＸ層のチャージアップを防止するため、特許文献２等により知られる多層ＳＯＩウェーハを用いつつ、ＢＯＸ層間の単結晶シリコン層に接地電位を供給することを検討した。しかしながら、単結晶シリコン層では導電性を高めるのに限界があり、十分にチャージアップを防止することはできない。そこで本発明は、Ｘ線検出センサに供して好適な、多層ＳＯＩウェーハ及びその製造方法を提供することを目的とする。さらに本発明は、この多層ＳＯＩウェーハを用いたＸ線検出センサを提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明者は、上記課題を解決すべく鋭意検討し、多層ＳＯＩウェーハにおける絶縁層間のＳＯＩ層として多結晶シリコン層を用いることを着想し、本発明を完成するに至った。すなわち本発明の要旨構成は以下のとおりである。
【0009】
（１）シリコンウェーハと、
前記シリコンウェーハの表面に設けられた第１の絶縁層と、
前記第１の絶縁層の表面に設けられた多結晶シリコン層と、
前記多結晶シリコン層の表面に設けられた第２の絶縁層と、
前記第２の絶縁層の表面に設けられた単結晶シリコンからなる活性層と、
を備えることを特徴とする多層ＳＯＩウェーハ。
前記シリコンウェーハの表面に設けられた第１の絶縁層と、
前記第１の絶縁層の表面に設けられた多結晶シリコン層と、
前記多結晶シリコン層の表面に設けられた第２の絶縁層と、
前記第２の絶縁層の表面に設けられた単結晶シリコンからなる活性層と、
を備えることを特徴とする多層ＳＯＩウェーハ。
【0010】
（２）前記シリコンウェーハの導電型がｐ型で抵抗率が１００Ω・ｃｍ以上であり、かつ、厚さが１００μｍ以上であって、酸素濃度が５．０×１０１７ａｔｏｍｓ／ｃｍ３以下である、前記（１）に記載の多層ＳＯＩウェーハ。
【0011】
（３）シリコンウェーハの表面に第１の絶縁層を形成する第１の絶縁層形成工程と、
前記第１の絶縁層の表面に多結晶シリコン層を形成する多結晶シリコン層形成工程と、
前記多結晶シリコン層の表面に第２の絶縁層を形成する第２の絶縁層形成工程と、
前記第２の絶縁層の表面と、活性層用シリコンウェーハの表面に、真空常温下で活性化処理を施して前記両方の表面を活性化面とする活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で前記両方の活性化面を接触させることで、前記両方の活性化面同士を接合する接合工程と、
前記接合工程の後、前記活性層用シリコンウェーハを薄膜化して活性層を得る薄膜化工程と、
を含むことを特徴とする多層ＳＯＩウェーハの製造方法。
前記第１の絶縁層の表面に多結晶シリコン層を形成する多結晶シリコン層形成工程と、
前記多結晶シリコン層の表面に第２の絶縁層を形成する第２の絶縁層形成工程と、
前記第２の絶縁層の表面と、活性層用シリコンウェーハの表面に、真空常温下で活性化処理を施して前記両方の表面を活性化面とする活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で前記両方の活性化面を接触させることで、前記両方の活性化面同士を接合する接合工程と、
前記接合工程の後、前記活性層用シリコンウェーハを薄膜化して活性層を得る薄膜化工程と、
を含むことを特徴とする多層ＳＯＩウェーハの製造方法。
【0012】
（４）シリコンウェーハの表面に第１の絶縁層を形成する第１の絶縁層形成工程と、
活性層用シリコンウェーハの表面に第２の絶縁層を形成する第２の絶縁層形成工程と、
前記第１の絶縁層の表面に多結晶シリコン層を形成する多結晶シリコン層形成工程と、
前記多結晶シリコン層の表面と、前記第２の絶縁層の表面に、真空常温下で活性化処理を施して前記両方の表面を活性化面とする活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で前記両方の活性化面を接触させることで、前記両方の活性化面同士を接合する接合工程と、
前記接合工程の後、前記活性層用シリコンウェーハを薄膜化して活性層を得る薄膜化工程と、
を含むことを特徴とする多層ＳＯＩウェーハの製造方法。
活性層用シリコンウェーハの表面に第２の絶縁層を形成する第２の絶縁層形成工程と、
前記第１の絶縁層の表面に多結晶シリコン層を形成する多結晶シリコン層形成工程と、
前記多結晶シリコン層の表面と、前記第２の絶縁層の表面に、真空常温下で活性化処理を施して前記両方の表面を活性化面とする活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で前記両方の活性化面を接触させることで、前記両方の活性化面同士を接合する接合工程と、
前記接合工程の後、前記活性層用シリコンウェーハを薄膜化して活性層を得る薄膜化工程と、
を含むことを特徴とする多層ＳＯＩウェーハの製造方法。
【0013】
（５）前記（１）又は（２）に記載の多層ＳＯＩウェーハを用いて形成されたＸ線検出センサであって、
前記シリコンウェーハにＸ線検出部が設けられ、
前記多結晶シリコン層に電気的に接続して接地電位が供給される接地電極部が設けられ、
前記活性層にＭＯＳ型トランジスタ部が設けられることを特徴とするＸ線検出センサ。
前記シリコンウェーハにＸ線検出部が設けられ、
前記多結晶シリコン層に電気的に接続して接地電位が供給される接地電極部が設けられ、
前記活性層にＭＯＳ型トランジスタ部が設けられることを特徴とするＸ線検出センサ。
【発明の効果】
【0014】
本発明によれば、Ｘ線検出センサに供して好適な多層ＳＯＩウェーハ及びその製造方法を提供することができる。さらに本発明によれば、この多層ＳＯＩウェーハを用いたＸ線検出センサを提供することができる。
【図面の簡単な説明】
【0015】
【図1】本発明の一実施形態による多層ＳＯＩウェーハを説明する模式断面図である。
【図2-1】本発明による多層ＳＯＩウェーハの製造方法の第１実施形態の説明において、第１の絶縁層形成工程から活性化処理工程までを示した模式断面図である。
【図2-2】本発明による多層ＳＯＩウェーハの製造方法の第１実施形態の説明において、接合工程から薄膜化工程までを示した模式断面図である。
【図3-1】本発明による多層ＳＯＩウェーハの製造方法の第２実施形態の説明において、第１の絶縁層形成工程から活性化処理工程までを示した模式断面図である。
【図3-2】本発明による多層ＳＯＩウェーハの製造方法の第２実施形態の説明において、接合工程から薄膜化工程までを示した模式断面図である。
【図4】本発明による多層ＳＯＩウェーハの製造方法の一実施形態において、真空常温接合を行う際に用いる装置の模式断面図である。
【図5】本発明の一実施形態によるＸ線検出センサを説明する模式断面図である。
【図6】実施例において多層ＳＯＩウェーハに形成した円柱状電極を説明する平面図である。
【発明を実施するための形態】
【0016】
以下、図面を参照しつつ、本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として数字下二桁で同一の参照番号を付して、重複する説明を省略する。また、図１～図５では図面の簡略化のため、各構成の厚さについて、実際の厚さの割合と異なり誇張して示す。なお、説明の便宜上、図２－１及び図２－２を併せて図２、図３－１及び図３－２を併せて図３と称する。
【0017】
（多層ＳＯＩウェーハ）
図１を参照する。本発明の一実施形態に従う多層ＳＯＩウェーハ１００は、シリコンウェーハ１１０と、シリコンウェーハ１１０の表面に設けられた第１の絶縁層１２０と、第１の絶縁層１２０の表面に設けられた多結晶シリコン層１３０と、多結晶シリコン層１３０の表面に設けられた第２の絶縁層１４０と、第２の絶縁層１４０の表面に設けられた単結晶シリコンからなる活性層１５０と、を備える。以下、各構成の詳細を順次説明する。
図１を参照する。本発明の一実施形態に従う多層ＳＯＩウェーハ１００は、シリコンウェーハ１１０と、シリコンウェーハ１１０の表面に設けられた第１の絶縁層１２０と、第１の絶縁層１２０の表面に設けられた多結晶シリコン層１３０と、多結晶シリコン層１３０の表面に設けられた第２の絶縁層１４０と、第２の絶縁層１４０の表面に設けられた単結晶シリコンからなる活性層１５０と、を備える。以下、各構成の詳細を順次説明する。
【0018】
＜シリコンウェーハ＞
シリコンウェーハ１１０は、第１の絶縁層１２０を成膜するための支持基板であり、かつ、その上方の構成を支持する。シリコンウェーハ１１０は、チョクラルスキ法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。多層ＳＯＩウェーハ１００を用いてＸ線検出センサを作製する場合、シリコンウェーハ１１０にセンサ部が形成されることになる。なお図示しないが、ゲッタリング能力を得るためにシリコンウェーハ１１０の裏面側（絶縁層を形成しない側）に多結晶シリコン層を形成（ＰＢＳ）してもよい。
シリコンウェーハ１１０は、第１の絶縁層１２０を成膜するための支持基板であり、かつ、その上方の構成を支持する。シリコンウェーハ１１０は、チョクラルスキ法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。多層ＳＯＩウェーハ１００を用いてＸ線検出センサを作製する場合、シリコンウェーハ１１０にセンサ部が形成されることになる。なお図示しないが、ゲッタリング能力を得るためにシリコンウェーハ１１０の裏面側（絶縁層を形成しない側）に多結晶シリコン層を形成（ＰＢＳ）してもよい。
【0019】
＜第１の絶縁層＞
第１の絶縁層１２０はシリコンウェーハ１１０の表面に設けられ、酸化シリコンを用いることが一般的である。また、電気絶縁性が確保できれば酸化シリコンに限られず、ダイヤモンド（多結晶、単結晶）、ダイヤモンドライクカーボン（ＤＬＣ;Diamond Like Carbon）などを用いてもよい。
第１の絶縁層１２０はシリコンウェーハ１１０の表面に設けられ、酸化シリコンを用いることが一般的である。また、電気絶縁性が確保できれば酸化シリコンに限られず、ダイヤモンド（多結晶、単結晶）、ダイヤモンドライクカーボン（ＤＬＣ;Diamond Like Carbon）などを用いてもよい。
【0020】
＜多結晶シリコン層＞
多結晶シリコン層１３０は第１の絶縁層１２０の表面に設けられ、ＣＶＤ法等により形成することができる。多結晶シリコンは粒界を含むため、この粒界で低抵抗化できて電流が流れ易くなる。そのため、多結晶シリコンは単結晶シリコンに比べて低抵抗である。多結晶シリコン層１３０は、抵抗率を０．０００１Ω・ｃｍ以上０．００１Ω・ｃｍ以下とすることが好ましい。導電型はｐ型でもｎ型でも、いずれでもよい。また、多結晶シリコンの結晶粒径を１μｍ以下とすることが好ましい。
多結晶シリコン層１３０は第１の絶縁層１２０の表面に設けられ、ＣＶＤ法等により形成することができる。多結晶シリコンは粒界を含むため、この粒界で低抵抗化できて電流が流れ易くなる。そのため、多結晶シリコンは単結晶シリコンに比べて低抵抗である。多結晶シリコン層１３０は、抵抗率を０．０００１Ω・ｃｍ以上０．００１Ω・ｃｍ以下とすることが好ましい。導電型はｐ型でもｎ型でも、いずれでもよい。また、多結晶シリコンの結晶粒径を１μｍ以下とすることが好ましい。
【0021】
＜第２の絶縁層＞
第２の絶縁層１４０は多結晶シリコン層１３０の表面に設けられ、第１の絶縁層１２０と同様に酸化シリコンなどを用いることができる。第２の絶縁層１４０を構成する材料は第１の絶縁層１２０と同じであってもよいし、異なっていてもよい。
第２の絶縁層１４０は多結晶シリコン層１３０の表面に設けられ、第１の絶縁層１２０と同様に酸化シリコンなどを用いることができる。第２の絶縁層１４０を構成する材料は第１の絶縁層１２０と同じであってもよいし、異なっていてもよい。
【0022】
＜活性層＞
活性層１５０は第２の絶縁層１４０の表面に設けられ、単結晶シリコンからなる。活性層１５０を、シリコンウェーハ１１０と同様にバルクのシリコンウェーハから得てもよいし、バルクのシリコンウェーハの表面に形成したシリコンエピタキシャル層から得てもよい。
活性層１５０は第２の絶縁層１４０の表面に設けられ、単結晶シリコンからなる。活性層１５０を、シリコンウェーハ１１０と同様にバルクのシリコンウェーハから得てもよいし、バルクのシリコンウェーハの表面に形成したシリコンエピタキシャル層から得てもよい。
【0023】
以上のとおり、本発明の一実施形態に従う多層ＳＯＩウェーハ１００は、多結晶シリコン層１３０を備えるため、これを低抵抗の導電層として利用することができる。したがって、多層ＳＯＩウェーハ１００を用いた半導体デバイスを形成するときに、多結晶シリコン層１３０に電気的に接続して接地電位を供給する配線部の形成に利用することができ、半導体デバイス作製時等において第１及び第２の絶縁層１２０、１４０がチャージアップすることを防止することができる。
【0024】
また、多層ＳＯＩウェーハ１００では第１及び第２の絶縁層１２０、１４０のチャージアップを有効に防止できるため、この多層ＳＯＩウェーハ１００を、Ｘ線検出センサの用途に供することが特に好ましい。この場合、シリコンウェーハ１１０にＸ線検出センサのセンサ部を設けることができる。なお、シリコンウェーハ１１０がｐ型の高抵抗基板（具体的には抵抗率が１００Ω・ｃｍ以上）である場合、シリコン単結晶インゴットの育成時に必然的に混入する酸素の影響によって、センサ部及びＭＯＳ型トランジスタ部などのデバイス素子構造部を作製する際の熱処理に伴う抵抗変動が懸念される。そこで、シリコンウェーハ１１０の酸素濃度を５．０×１０１７ａｔｏｍｓ／ｃｍ３以下に制限することが好ましく酸素濃度が３．０×１０１７ａｔｏｍｓ／ｃｍ３以下であることが好ましく、２．０×１０１７ａｔｏｍｓ／ｃｍ３以下であることがより好ましい。酸素濃度の下限は限定されないが、工業的生産性を考慮すると下限の一例は１．０×１０１５ａｔｏｍｓ／ｃｍ３である。こうした酸素濃度の条件を満たすシリコンウェーハ１１０は、ＭＣＺ（Magnetic field applied Czochralski）法で育成された単結晶シリコンインゴットから得られるＭＣＺウェーハであることが好ましい。酸素濃度に関して同様の理由により、シリコンウェーハ１１０は、ＦＺ（Floating Zone）法で育成された単結晶シリコンインゴットから得られるＦＺウェーハであることも好ましい。なお、シリコンウェーハの酸素濃度はＡＳＴＭ Ｆ１２１－１９７９に準拠し、フーリエ変換赤外分光光度計（ＦＴＩＲ：Fourier Transform Infrared Spectrometer）を用いて測定した値を採用する。
【0025】
さらに、多層ＳＯＩウェーハ１００をＸ線検出センサのセンサ部に適用可能とするために、シリコンウェーハ１１０は、ＣＯＰを含まないシリコンウェーハを採用することも好ましい。なお、本明細書における「ＣＯＰを含まないシリコンウェーハ」とは、以下に説明する観察評価によってＣＯＰが検出されないシリコンウェーハを意味する。すなわち、まず、ＣＺ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、ＳＣ－１洗浄（すなわち、アンモニア水と過酸化水素水と超純水とを１：１：１５で混合した混合液による洗浄）を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてＫＬＡ－Ｔｅｎｃｈｏｒ社製：Ｓｕｒｆｓｃａｎ ＳＰ－２を用いて観察評価し、表面ピットと推定される輝点欠陥（ＬＰＤ：Light Point Defect）を特定する。その際、観察モードはObliqueモード（斜め入射モード）とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたＬＰＤに対して、原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）を用いて、ＣＯＰか否かを評価する。なお、ＦＺ法により育成された場合は、シリコンウェーハ１１０にＣＯＰは形成されない。
【0026】
上述したとおり、多層ＳＯＩウェーハ１００をＸ線検出センサの作製用途に用いることが特に好ましいものの、多結晶シリコン層１３０を低抵抗の導電層として利用するものであれば、その用途が制限されることはない。
【0027】
以下、本発明に適用して好適な多層ＳＯＩウェーハ１００の具体的態様を説明する。
【0028】
シリコンウェーハ１１０の導電型は任意であり、ｐ型にするためには例えばボロン（Ｂ）をドーパントに用いればよいし、ｎ型にするためには例えばリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等を用いればよい。また、Ｘ線検出センサのセンサ部に用いる場合、用途に応じてシリコンウェーハ１１０の厚さを研削及び研磨等により薄くしてもよい。その場合、シリコンウェーハ１１０の厚さは２００μｍ以上であることがより好ましく、３００μｍ以上であることがさらに好ましい。シリコンウェーハ１１０の厚さの上限は特に制限されないが、例えば直径３００ｍｍのウェーハであればその厚さ７７５μｍ±２５μｍが上限の一例となる。
【0029】
第１の絶縁層１２０及び第２の絶縁層１４０の膜厚は、絶縁性が確保される限りは特に制限されないが、多層ＳＯＩウェーハとしての耐圧性を確保するため１００ｎｍ以上とすることが好ましく、５００ｎｍ以上とすることが好ましい。膜厚の上限は特に制限されないが、工業的な生産性を考慮すれば膜厚の上限は５０μｍ程度である。なお、両者の厚さは同じでもよいし、異なっていてもよい。
【0030】
また、多結晶シリコン層１３０の厚さも特に制限されないが、例えば１００ｎｍ以上１０μｍ以下であることが好ましい。
【0031】
活性層１５０の厚さは特に制限されず、作製するデバイスの用途に応じて適宜設定すればよく、例えば１μｍ以上１０μｍ以下であればよい。また、活性層１５０の導電型は任意であり、抵抗率も特に制限されず例えば０．１Ω・ｃｍ以上１０Ω・ｃｍ以下であればよい。これらは活性層１５０を得るための活性層用シリコンウェーハに応じて定まる。
【0032】
上述した多層ＳＯＩウェーハ１００ではいわゆるＢＯＸ層と称される絶縁層が２層設けられているが、さらなる絶縁層と、単結晶シリコン層又は多結晶シリコン層が設けられていても構わない。
【0033】
（多層ＳＯＩウェーハの製造方法）
次に、これまで説明してきた本発明に従う多層ＳＯＩウェーハ１００を製造する方法の実施形態について、図２～図４を参照して、本発明による多層ＳＯＩウェーハ１００を製造するための実施形態を説明する。先に述べたとおり、同一の構成要素には原則として数字下二桁で同一の参照番号を付して、重複する説明を省略する。図２を参照する製造方法の第１実施形態では、支持基板となるシリコンウェーハ２１０の上に設けられた第２の絶縁層２４０と、活性層用シリコンウェーハ２５５とを真空常温下で接合する。図３を参照する製造方法の第２実施形態は、支持基板となるシリコンウェーハ３１０の上に設けられた多結晶シリコン層３３０と、活性層用シリコンウェーハ３５５の表面に形成された第２の絶縁層３４０とを真空常温下で接合する。
次に、これまで説明してきた本発明に従う多層ＳＯＩウェーハ１００を製造する方法の実施形態について、図２～図４を参照して、本発明による多層ＳＯＩウェーハ１００を製造するための実施形態を説明する。先に述べたとおり、同一の構成要素には原則として数字下二桁で同一の参照番号を付して、重複する説明を省略する。図２を参照する製造方法の第１実施形態では、支持基板となるシリコンウェーハ２１０の上に設けられた第２の絶縁層２４０と、活性層用シリコンウェーハ２５５とを真空常温下で接合する。図３を参照する製造方法の第２実施形態は、支持基板となるシリコンウェーハ３１０の上に設けられた多結晶シリコン層３３０と、活性層用シリコンウェーハ３５５の表面に形成された第２の絶縁層３４０とを真空常温下で接合する。
【0034】
（第１実施形態）
図２を参照する。多層ＳＯＩウェーハ２００の製造方法の実施形態は、第１の絶縁層形成工程と、多結晶シリコン層形成工程と、第２の絶縁層形成工程と、活性化処理工程と、接合工程と、薄膜化工程と、を少なくとも含む。これら、各工程を少なくとも行うことにより、多層ＳＯＩウェーハ２００を得ることができる。以下では、活性化処理工程及び接合工程による接合手法を「真空常温接合法」と称し、第２実施形態においても同様である。以下、第１実施形態における各工程の詳細を順次説明する。
図２を参照する。多層ＳＯＩウェーハ２００の製造方法の実施形態は、第１の絶縁層形成工程と、多結晶シリコン層形成工程と、第２の絶縁層形成工程と、活性化処理工程と、接合工程と、薄膜化工程と、を少なくとも含む。これら、各工程を少なくとも行うことにより、多層ＳＯＩウェーハ２００を得ることができる。以下では、活性化処理工程及び接合工程による接合手法を「真空常温接合法」と称し、第２実施形態においても同様である。以下、第１実施形態における各工程の詳細を順次説明する。
【0035】
＜第１の絶縁層の形成工程＞
この第１実施形態において、第１の絶縁層形成工程では、シリコンウェーハ２１０の表面に第１の絶縁層２２０を形成する。酸化シリコンからなる第１の絶縁層２２０を形成する場合、シリコンウェーハ２１０及び活性層用シリコンウェーハ２５５のそれぞれに対して熱酸化法、プラズマＣＶＤ法等の一般的な手法を適用すればよい。
この第１実施形態において、第１の絶縁層形成工程では、シリコンウェーハ２１０の表面に第１の絶縁層２２０を形成する。酸化シリコンからなる第１の絶縁層２２０を形成する場合、シリコンウェーハ２１０及び活性層用シリコンウェーハ２５５のそれぞれに対して熱酸化法、プラズマＣＶＤ法等の一般的な手法を適用すればよい。
【0036】
＜多結晶シリコン層の形成工程＞
第１の絶縁層２２０を形成した後、多結晶シリコン層形成工程では、第１の絶縁層２２０の表面に多結晶シリコン層２３０を形成する。例えばキャリアガスとしての水素ガスと、シリコンソースとしてのトリクロロシランを導入することにより、多結晶シリコン層２３０を第１の絶縁層２２０上に堆積して成膜することができる。なお、多結晶シリコン層２３０を形成するときには、成膜温度を９００℃以下にすることが好ましい。
第１の絶縁層２２０を形成した後、多結晶シリコン層形成工程では、第１の絶縁層２２０の表面に多結晶シリコン層２３０を形成する。例えばキャリアガスとしての水素ガスと、シリコンソースとしてのトリクロロシランを導入することにより、多結晶シリコン層２３０を第１の絶縁層２２０上に堆積して成膜することができる。なお、多結晶シリコン層２３０を形成するときには、成膜温度を９００℃以下にすることが好ましい。
【0037】
次に、第２の絶縁層形成工程では、多結晶シリコン層２３０の表面に第２の絶縁層２４０を形成する。第２の絶縁層２４０の成膜手法は、上述した第１の絶縁層２２０の形成手法と同じでもよいし、異なっていてもよい。
【0038】
＜活性化処理工程＞
次に、活性化処理工程では、第２の絶縁層２４０の表面及び活性層用シリコンウェーハ２５５の表面に、真空常温下で活性化処理を施して両方の表面を活性化面２４０Ａ、２５５Ａとする。この真空常温下での活性化処理は、例えばイオンビーム又は中性原子ビームを各表面に照射すればよい。ビーム照射に伴う活性化作用により、第２の絶縁層２４０の表面と、活性層用シリコンウェーハ２５５の表面のそれぞれが活性化面２４０Ａ、２５５Ａとなる。これらの活性化面２４０Ａ、２５５Ａにはシリコン原子同士が結合するためのダングリングボンド（結合の手）が現れる。
次に、活性化処理工程では、第２の絶縁層２４０の表面及び活性層用シリコンウェーハ２５５の表面に、真空常温下で活性化処理を施して両方の表面を活性化面２４０Ａ、２５５Ａとする。この真空常温下での活性化処理は、例えばイオンビーム又は中性原子ビームを各表面に照射すればよい。ビーム照射に伴う活性化作用により、第２の絶縁層２４０の表面と、活性層用シリコンウェーハ２５５の表面のそれぞれが活性化面２４０Ａ、２５５Ａとなる。これらの活性化面２４０Ａ、２５５Ａにはシリコン原子同士が結合するためのダングリングボンド（結合の手）が現れる。
【0039】
活性化処理の手法としては、プラズマ雰囲気でイオン化した元素を基板表面へ加速させる方法と、イオンビーム装置から加速したイオン化した元素を基板表面へ加速させる方法が挙げられる。この方法を実現する装置の一形態を、図４を参照して説明する。真空常温接合装置７０は、プラズマチャンバ７１と、ガス導入口７２と、真空ポンプ７３と、パルス電圧印加装置７４と、ウェーハ固定台７５Ａ、７５Ｂと、を有する。なお、図４の真空常温接合装置７０では各ウェーハを鉛直方向に支持しているが、各ウェーハを水平方向に支持することも好ましい。この場合、活性化のためのイオンビームスパッタリングにより活性化用ウェーハ２５５由来のシリコン原子が、対向配置された第２の絶縁層２４０に付着して、シリコンダングリングボンドを形成しやすくなる点で有利である。もっとも、酸化シリコンであっても、接合に必要な程度のシリコンダングリングボンドを十分に形成することは可能である。
【0040】
まず、プラズマチャンバ７１内のウェーハ固定台７５Ａ、７５Ｂに、第２の絶縁層２４０が形成されたシリコンウェーハ２１０と、活性層用シリコンウェーハ２５５とをそれぞれ載置して固定する。次に、真空ポンプ７３によりプラズマチャンバ７１内を減圧し、ついで、ガス導入口７２からプラズマチャンバ７１内に原料ガスを導入する。続いて、パルス電圧印加装置７４によりウェーハ固定台７５Ａ、７５Ｂ（並びに、シリコンウェーハ２１０及び活性層用シリコンウェーハ２５５）に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンをシリコンウェーハ２１０及び活性層用シリコンウェーハ２５５のそれぞれに向けて加速して、各表面にイオンを照射することができる。照射する元素は、Ａｒ、Ｎｅ、Ｘｅ、Ｈ、ＨｅおよびＳｉから選択される少なくとも一種とすることが好ましい。
【0041】
＜＜活性化処理条件＞＞
以下では、チャンバ圧力、パルス電圧及び基板温度の具体的条件についてそれぞれ詳細に説明するが、これらは一例にすぎない。
以下では、チャンバ圧力、パルス電圧及び基板温度の具体的条件についてそれぞれ詳細に説明するが、これらは一例にすぎない。
【0042】
プラズマチャンバ７１内のチャンバ圧力は５．０×１０－５Ｐａ以下とすることが好ましい。活性化対象の表面へスパッタされた元素が再付着し、ダングリングボンドの形成率の低下を防止することができる。
【0043】
シリコンウェーハ２１０及び活性層用シリコンウェーハ２５５に印加するパルス電圧は、それぞれの被照射面に対する照射元素の加速エネルギーが１００ｅＶ以上１０ｋｅＶ以下となるように設定すればよい。加速エネルギーが１００ｅＶ以上であれば、照射した元素が基板表面へ堆積するのを抑制することができ、効率よく基板表面にダングリングボンドを形成することができる。加速エネルギーが１０ｋｅＶ以下であれば、照射した元素が基板内部に注入されるのを防ぐことができるので、効率よく基板表面にダングリングボンドを形成することができる。
【0044】
パルス電圧の周波数は、シリコンウェーハ２１０及び活性層用シリコンウェーハ２５５のそれぞれの被照射面にイオンが照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすることが好ましい。１０Ｈｚ以上であれば、イオン照射ばらつきを吸収することができるので、イオン照射量が安定する。１０ｋＨｚ以下であれば、グロー放電によるプラズマ形成が安定する。
【0045】
パルス電圧のパルス幅は、シリコンウェーハ２１０及び活性層用シリコンウェーハ２５５のそれぞれの被照射面にイオンが照射される時間を決定する。パルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。１μ秒以上であれば、シリコンウェーハ２１０及び活性層用シリコンウェーハ２５５にイオンを安定して照射することができる。１０ｍ秒以下であれば、グロー放電によるプラズマ形成が安定する。
【0046】
この活性化処理工程において、シリコンウェーハ２１０及び活性層用シリコンウェーハ２５５は加熱されず、その温度は常温（通常、３０℃～９０℃）となり、続く接合工程においても常温が維持される。
【0047】
＜接合工程＞
上述した活性化処理工程に引き続き、真空常温下で両方の活性化面２４０Ａ、２５５Ａを接触させる。こうした接触により、上記両方の活性化面２４０Ａ、２５５Ａに対して瞬時に接合力が働き、上記両方の活性化面２４０Ａ、２５５Ａを貼合せ面としてシリコンウェーハ２１０及び活性層用シリコンウェーハ２５５が強固に接合されて一体化する。このように、上述した活性化処理工程及び接合工程を含む真空常温接合法では、両ウェーハの接合が常温下で瞬時かつ強固に行われる。
上述した活性化処理工程に引き続き、真空常温下で両方の活性化面２４０Ａ、２５５Ａを接触させる。こうした接触により、上記両方の活性化面２４０Ａ、２５５Ａに対して瞬時に接合力が働き、上記両方の活性化面２４０Ａ、２５５Ａを貼合せ面としてシリコンウェーハ２１０及び活性層用シリコンウェーハ２５５が強固に接合されて一体化する。このように、上述した活性化処理工程及び接合工程を含む真空常温接合法では、両ウェーハの接合が常温下で瞬時かつ強固に行われる。
【0048】
＜活性層用シリコンウェーハの薄膜化工程＞
上記両方の活性化面２４０Ａ、２５５Ａを貼合せ面としてシリコンウェーハ２１０及び活性層用シリコンウェーハ２５５を接合した後、薄膜化工程では、活性層用シリコンウェーハ２５５を薄膜化して活性層２５０を得る。こうして、多層ＳＯＩウェーハ２００を得ることができる。なお、薄膜化工程において公知または任意の化学エッチング、研削及び研磨法を好適に用いることができ、具体的には平面研削および鏡面研磨法が挙げられる。また、接合工程前に活性層用シリコンウェーハ２５５に剥離目的で水素イオンなどを注入しておけば、本薄膜化工程において公知のスマートカット法を適用することもできる。
上記両方の活性化面２４０Ａ、２５５Ａを貼合せ面としてシリコンウェーハ２１０及び活性層用シリコンウェーハ２５５を接合した後、薄膜化工程では、活性層用シリコンウェーハ２５５を薄膜化して活性層２５０を得る。こうして、多層ＳＯＩウェーハ２００を得ることができる。なお、薄膜化工程において公知または任意の化学エッチング、研削及び研磨法を好適に用いることができ、具体的には平面研削および鏡面研磨法が挙げられる。また、接合工程前に活性層用シリコンウェーハ２５５に剥離目的で水素イオンなどを注入しておけば、本薄膜化工程において公知のスマートカット法を適用することもできる。
【0049】
こうして得られる多層ＳＯＩウェーハ２００は、シリコンウェーハ２１０と、シリコンウェーハ２１０表面に設けられた第１の絶縁層２２０と、第１の絶縁層２２０表面に設けられた多結晶シリコン層２３０と、多結晶シリコン層２３０の表面に設けられた第２の絶縁層２４０と第２の絶縁層２４０の表面に設けられた活性層２５０と、を有する。
【0050】
なお、本実施形態において、真空常温接合に先立ち、活性化面２４０Ａを形成するための第２の絶縁層２４０の表面を研磨しておくことも好ましい。
【0051】
（第２実施形態）
図３に戻り、第２実施形態による多層ＳＯＩウェーハ３００の製造方法を説明する。第１実施形態では、多結晶シリコン層２３０の表面に形成した第２の絶縁層２４０と、活性層用シリコンウェーハ２５５との表面同士で真空常温接合を行う。これに対して、この第２実施形態では、多結晶シリコン層３３０と、活性層用シリコンウェーハ３５５の表面に形成した第２の絶縁層３４０との表面同士で真空常温接合を行う。その他の構成及び工程は、第１実施形態と同様である。すなわち、本実施形態による多層ＳＯＩウェーハ３００の製造方法は、シリコンウェーハ３１０の表面に第１の絶縁層３２０を形成する第１の絶縁層形成工程と、活性層用シリコンウェーハ３５５の表面に第２の絶縁層３４０を形成する第２の絶縁層形成工程と、第１の絶縁層３２０の表面に多結晶シリコン層３３０を形成する多結晶シリコン層形成工程と、多結晶シリコン層３３０の表面と、第２の絶縁層３４０の表面に、真空常温下で活性化処理を施して両方の表面を活性化面３３０Ａ、３４０Ａとする活性化処理工程と、活性化処理工程に引き続き、真空常温下で両方の活性化面３３０Ａ、３４０Ａを接触させることで、両方の活性化面３３０Ａ、３４０Ａ同士を接合する接合工程と、接合工程の後、活性層用シリコンウェーハ３５５を薄膜化して活性層３５０を得る薄膜化工程と、を含む。上述のとおり、第１実施形態と同一の構成要素には原則として数字下二桁で同一の参照番号を付して、重複する説明を省略する。
図３に戻り、第２実施形態による多層ＳＯＩウェーハ３００の製造方法を説明する。第１実施形態では、多結晶シリコン層２３０の表面に形成した第２の絶縁層２４０と、活性層用シリコンウェーハ２５５との表面同士で真空常温接合を行う。これに対して、この第２実施形態では、多結晶シリコン層３３０と、活性層用シリコンウェーハ３５５の表面に形成した第２の絶縁層３４０との表面同士で真空常温接合を行う。その他の構成及び工程は、第１実施形態と同様である。すなわち、本実施形態による多層ＳＯＩウェーハ３００の製造方法は、シリコンウェーハ３１０の表面に第１の絶縁層３２０を形成する第１の絶縁層形成工程と、活性層用シリコンウェーハ３５５の表面に第２の絶縁層３４０を形成する第２の絶縁層形成工程と、第１の絶縁層３２０の表面に多結晶シリコン層３３０を形成する多結晶シリコン層形成工程と、多結晶シリコン層３３０の表面と、第２の絶縁層３４０の表面に、真空常温下で活性化処理を施して両方の表面を活性化面３３０Ａ、３４０Ａとする活性化処理工程と、活性化処理工程に引き続き、真空常温下で両方の活性化面３３０Ａ、３４０Ａを接触させることで、両方の活性化面３３０Ａ、３４０Ａ同士を接合する接合工程と、接合工程の後、活性層用シリコンウェーハ３５５を薄膜化して活性層３５０を得る薄膜化工程と、を含む。上述のとおり、第１実施形態と同一の構成要素には原則として数字下二桁で同一の参照番号を付して、重複する説明を省略する。
【0052】
本実施形態では、活性層用シリコンウェーハ３５５の表面に第２の絶縁層３４０を形成する。形成手法は第１の絶縁層３２０と同様にして行うことができ、第１の絶縁層３２０及び第２の絶縁層３４０を同時に形成してもよいし、第１の絶縁層形成工程とは別に第２の絶縁層３４０を形成してもよい。
【0053】
本実施形態では、真空常温接合法を行うときに、多結晶シリコン層３３０と、活性層用シリコンウェーハ３５５の表面に形成した第２の絶縁層３４０との両表面に活性化面３３０Ａ、３４０Ａを形成する。多結晶シリコン層３３０と第２の絶縁層３４０とが対向配置されるように真空常温接合装置７０に各ウェーハを配置すれば、第１実施形態と同様にして真空常温接合法を用いることにより、両方の活性化面３３０Ａ、３４０Ａ同士を接合することができる。
【0054】
こうして得られる多層ＳＯＩウェーハ３００は、シリコンウェーハ３１０と、シリコンウェーハ３１０表面に設けられた第１の絶縁層３２０と、第１の絶縁層３２０表面に設けられた多結晶シリコン層３３０と、多結晶シリコン層３３０の表面に設けられた第２の絶縁層３４０と、第２の絶縁層３４０の表面に設けられた活性層３５０と、を有する。
【0055】
上述した製造方法の第１実施形態及び第２実施形態のいずれであっても、本発明に従う多層ＳＯＩウェーハを製造することが可能である。ただし、活性層用シリコンウェーハと、多結晶シリコン層上に形成した第２の絶縁層とを真空常温接合で接合する第１実施形態よりも、活性層用シリコンウェーハに第２の絶縁層を形成した後、これと多結晶シリコン層とを真空常温接合法で接合する第２実施形態の方が、第２の絶縁層の膜質が緻密になる点で有利である。
【0056】
（Ｘ線検出センサ）
これまで説明してきた多層ＳＯＩウェーハ１００を用いてＸ線検出センサを形成することができる。このＸ線検出センサは、シリコンウェーハ１１０にＸ線検出部が設けられ、活性層１５０にＭＯＳ型トランジスタ部が設けられる。そして、多結晶シリコン層１３０に電気的に接続して接地電位が供給される接地電極部が設けられることで接地できる。したがって、デバイス形成時等において、各絶縁層へのチャージアップを防止することができる。
これまで説明してきた多層ＳＯＩウェーハ１００を用いてＸ線検出センサを形成することができる。このＸ線検出センサは、シリコンウェーハ１１０にＸ線検出部が設けられ、活性層１５０にＭＯＳ型トランジスタ部が設けられる。そして、多結晶シリコン層１３０に電気的に接続して接地電位が供給される接地電極部が設けられることで接地できる。したがって、デバイス形成時等において、各絶縁層へのチャージアップを防止することができる。
【0057】
多層ＳＯＩウェーハ１００を用いて形成されるＸ線検出センサの一具体例を、図５を参照して説明する。図５に記載のＸ線検出センサ４００は、シリコンウェーハ１１０由来で、高濃度ｎ型拡散領域４１４がその表層部に設けられたｐ型シリコン層４１０と、第１の絶縁層１２０由来の第１ＢＯＸ層４２０と、多結晶シリコン層１３０由来の導電層４３０と、第２の絶縁層由来の第２ＢＯＸ層４４０と、活性層１５０由来のｎ型拡散領域４５４及びｐ型拡散領域４５５が設けられたｐ型シリコン層４５０とをこの順に備える。さらに、Ｘ線検出センサ４００には、素子表面から第１ＢＯＸ層表面にまで到達するよう貫通する酸化シリコンからなる素子分離溝４７０が設けられ、導電層４３０表面にまで到達するよう貫通するＣｕ、Ａｌ等からなる接地電極部４８０が設けられる。さらに、Ｃｕ、Ａｌ等からなる導電体４６０でｐ型シリコン層４１０の裏面並びに高濃度ｎ型拡散領域４１４、ｎ型拡散領域４５４及びｐ型拡散領域４５５が接続される。ｐ型シリコン層４１０がＸ線検出部に相当し、ｐ型シリコン層４５０がＭＯＳ型トランジスタ部に相当する。なお、このＸ線検出センサ４００はｐ型シリコン層４１０の裏面（導電体４６０が設けられた側）をＸ線の入射面とする。貫通溝を設けるための手法は公知のフォトリソグラフィ処理及びエッチング処理を適用することができる。なお、Ｘ線検出効率を上げるため、図５に示すように、高濃度ｎ型拡散領域４１４の下方ではｐ型シリコン層４１０の裏面が露出するよう、導電体４６０に開口部４９０を設けることも好ましい。
【実施例】
【0058】
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
【0059】
［実験例１］
（発明例１）
支持基板としてＦＺ単結晶から得たｐ型シリコンウェーハ（厚さ：７５０μｍ、ドーパント種類：ボロン、抵抗率：１００Ω・ｃｍ、酸素濃度：２×１０１６ａｔｏｍｓ／ｃｍ３）を用意した。また、活性層用基板として、ＣＺ単結晶から得たＣＯＰフリーのｐ型シリコンウェーハ（厚さ：７５０μｍ、ドーパント；ボロン、抵抗率、１Ω・ｃｍ）を用意した。
（発明例１）
支持基板としてＦＺ単結晶から得たｐ型シリコンウェーハ（厚さ：７５０μｍ、ドーパント種類：ボロン、抵抗率：１００Ω・ｃｍ、酸素濃度：２×１０１６ａｔｏｍｓ／ｃｍ３）を用意した。また、活性層用基板として、ＣＺ単結晶から得たＣＯＰフリーのｐ型シリコンウェーハ（厚さ：７５０μｍ、ドーパント；ボロン、抵抗率、１Ω・ｃｍ）を用意した。
【0060】
次いで、酸素雰囲気下における熱酸化法により、支持基板及び活性層用基板のそれぞれの表面に、厚さ５００ｎｍの酸化シリコン膜を形成した。活性層用基板の酸化シリコン膜を便宜状ＢＯＸ層と称する。支持基板に対しては、酸化シリコン膜上に、さらに水素をキャリアガス、トリクロロシランをソースガスとして４００℃でのＣＶＤ法により厚さ１．０μｍの多結晶シリコン層を成膜した。
【0061】
続いて、図３に示す方法に従って、真空常温接合法により、多結晶シリコン層と、活性層用基板のＢＯＸ層とを貼合せ面として接合した。具体的にはまず、２５℃、５．０×１０－５Ｐａ未満の真空チャンバ内にＡｒを流してプラズマを発生させ、上記支持基板層及び活性層用基板の各被照射面に加速電圧：１．０ｋｅＶ、周波数：１４０Ｈｚ、パルス幅：５５μ秒にてＡｒイオンを照射して、各面を活性化処理した。その後、引き続き真空常温下で両活性化面を接触させることで、多結晶シリコン層と、ＢＯＸ層とを貼合せた。その後、活性層用基板を研削及び研磨し、厚さ５．０μｍの活性層を得て、発明例１に係る多層ＳＯＩウェーハを得た。
【0062】
（従来例１）
発明例１と同様の支持基板及び活性層用基板を用意した。次に、支持基板の表面に厚さ５００ｎｍの酸化シリコン膜を形成した。続けて、この酸化シリコン膜と、活性層用基板とを発明例１の真空常温接合法と同様にして貼合せて、従来例１に係るＳＯＩウェーハを作製した。なお、発明例１と異なり、従来例１では酸化シリコン膜上へ多結晶シリコン層を成膜しなかった。従来例１に係るＳＯＩウェーハの酸化シリコン膜についても説明の便宜状、以下ではＢＯＸ層と称する。
発明例１と同様の支持基板及び活性層用基板を用意した。次に、支持基板の表面に厚さ５００ｎｍの酸化シリコン膜を形成した。続けて、この酸化シリコン膜と、活性層用基板とを発明例１の真空常温接合法と同様にして貼合せて、従来例１に係るＳＯＩウェーハを作製した。なお、発明例１と異なり、従来例１では酸化シリコン膜上へ多結晶シリコン層を成膜しなかった。従来例１に係るＳＯＩウェーハの酸化シリコン膜についても説明の便宜状、以下ではＢＯＸ層と称する。
【0063】
（比較例１）
まず、発明例１と同様の支持基板及び活性層用基板を２枚ずつ用意した。次いで、酸素雰囲気下における熱酸化法により、各ウェーハのそれぞれの表面に厚さ５００ｎｍの酸化シリコン膜を形成し、さらに支持基板と活性層用基板とを酸化シリコン膜を介して大気雰囲気下で貼合せ、次いで接合強化熱処理を行った。そして、活性層用基板を研削研磨して、活性層の厚さが５００ｎｍであるＳＯＩウェーハを２枚作製した。その後、両ＳＯＩウェーハの活性層同士を真空常温接合法により貼合せ、ＢＯＸ層間のシリコン単結晶層の厚さを１μｍにした。さらに、片方の支持基板を研削研磨して、厚さ５μｍの活性層を形成し、比較例１に係る多層ＳＯＩウェーハを作製した。
まず、発明例１と同様の支持基板及び活性層用基板を２枚ずつ用意した。次いで、酸素雰囲気下における熱酸化法により、各ウェーハのそれぞれの表面に厚さ５００ｎｍの酸化シリコン膜を形成し、さらに支持基板と活性層用基板とを酸化シリコン膜を介して大気雰囲気下で貼合せ、次いで接合強化熱処理を行った。そして、活性層用基板を研削研磨して、活性層の厚さが５００ｎｍであるＳＯＩウェーハを２枚作製した。その後、両ＳＯＩウェーハの活性層同士を真空常温接合法により貼合せ、ＢＯＸ層間のシリコン単結晶層の厚さを１μｍにした。さらに、片方の支持基板を研削研磨して、厚さ５μｍの活性層を形成し、比較例１に係る多層ＳＯＩウェーハを作製した。
【0064】
（評価１：ＴＺＤＢ評価）
発明例１、従来例１及び比較例１のそれぞれのＢＯＸ層（発明例１及び比較例１については活性層側に形成した酸化シリコン膜）に対してＧＯＩ（Gate Oxide Integrity）特性評価を実施するため、各ＢＯＸ層上に図６の平面図に模式的に示す円柱状電極を形成した。具体的な円柱状電極の作成手順は下記のとおりである。
発明例１、従来例１及び比較例１のそれぞれのＢＯＸ層（発明例１及び比較例１については活性層側に形成した酸化シリコン膜）に対してＧＯＩ（Gate Oxide Integrity）特性評価を実施するため、各ＢＯＸ層上に図６の平面図に模式的に示す円柱状電極を形成した。具体的な円柱状電極の作成手順は下記のとおりである。
【0065】
（ｉ）Ａｌをスパッタリングして活性層表面に膜厚３００ｎｍのＡｌ膜を成膜した後、フォトリソグラフィ処理及びプラズマエッチング処理を順次行った。さらに、Ａｌ膜と活性層をエッチングし、円柱状電極形成用の１ｃｍφの貫通溝を形成した。
（ｉｉ）１ｃｍφの貫通溝の形成後、膜厚５００ｎｍでＴＥＯＳ（テトラエトキシシラン）膜を成膜し、上記貫通溝中心へ５ｍｍφのコンタクトビアを、フォトリソグラフィ処理及びプラズマエッチング処理を順次行って形成した。また、発明例１及び比較例１では、当該１ｃｍφの円柱状電極の５ｍｍ外側に、ＢＯＸ層直下のシリコン層まで貫通する３ｍｍφのコンタクトビアを同時形成した。
（ｉｉｉ）次に、Ａｌをスパッタリングして上記コンタクトビアを埋め込んだ後、フォトリソグラフィ処理及びプラズマエッチング処理を順次行って、活性層へ導通する５ｍｍφの円柱状電極と、シリコン層へ導通する円柱状電極を形成した。
（ｉｉ）１ｃｍφの貫通溝の形成後、膜厚５００ｎｍでＴＥＯＳ（テトラエトキシシラン）膜を成膜し、上記貫通溝中心へ５ｍｍφのコンタクトビアを、フォトリソグラフィ処理及びプラズマエッチング処理を順次行って形成した。また、発明例１及び比較例１では、当該１ｃｍφの円柱状電極の５ｍｍ外側に、ＢＯＸ層直下のシリコン層まで貫通する３ｍｍφのコンタクトビアを同時形成した。
（ｉｉｉ）次に、Ａｌをスパッタリングして上記コンタクトビアを埋め込んだ後、フォトリソグラフィ処理及びプラズマエッチング処理を順次行って、活性層へ導通する５ｍｍφの円柱状電極と、シリコン層へ導通する円柱状電極を形成した。
【0066】
デバイスプロセスにおけるプラズマエッチング処理時に発生するダメージを想定し、上記コンタクトエッチング処理を３回繰り返した後、判定電流を１×１０－４Ａ／ｃｍ２として、ＴＺＤＢ（Time Zero Dielectric Breakdown）評価を実施した。ＴＺＤＢ評価では、支持基板の裏面を０（ゼロ）Ｖにした状態で、電極へ電圧を０Ｖから０．１Ｖステップで印加していき、測定した電流値をＢＯＸ層膜厚で割った値（ＭＶ／ｃｍ）を求めた。発明例１では、９．１ＭＶ／ｃｍであった、一方、従来例１では６．３ＭＶ／ｃｍであり、比較例１では７．１ＭＶ／ｃｍであった。したがって、発明例１では、プラズマエッチングに伴うダメージの影響を低減でき、ＢＯＸ層のチャージアップを抑制できたことが確認された。
【0067】
［実験例２］
（発明例２－１）
実験例１における発明例１－１と同様にして、発明例２－１に係る多層ＳＯＩウェーハを作製した。
（発明例２－１）
実験例１における発明例１－１と同様にして、発明例２－１に係る多層ＳＯＩウェーハを作製した。
【0068】
（発明例２－２）
発明例２－１ではＦＺウェーハを用いていたところ、これをＭＣＺ単結晶から得たｐ型シリコンウェーハ（厚さ：７５０μｍ、ドーパント種類：ボロン、抵抗率：１００Ω・ｃｍ、酸素濃度：３．０×１０１７ａｔｏｍｓ／ｃｍ３）に変えた以外は発明例２－１と同じ条件で、発明例２－２に係る多層ＳＯＩウェーハを作製した。
発明例２－１ではＦＺウェーハを用いていたところ、これをＭＣＺ単結晶から得たｐ型シリコンウェーハ（厚さ：７５０μｍ、ドーパント種類：ボロン、抵抗率：１００Ω・ｃｍ、酸素濃度：３．０×１０１７ａｔｏｍｓ／ｃｍ３）に変えた以外は発明例２－１と同じ条件で、発明例２－２に係る多層ＳＯＩウェーハを作製した。
【0069】
（発明例２－３）
発明例２－２のｐ型シリコンウェーハの酸素濃度は３．０×１０１７ａｔｏｍｓ／ｃｍ３であったところ、これを５．０×１０１７ａｔｏｍｓ／ｃｍ３に変えた以外は発明例２－２と同じ条件で、発明例２－３に係る多層ＳＯＩウェーハを作製した。
発明例２－２のｐ型シリコンウェーハの酸素濃度は３．０×１０１７ａｔｏｍｓ／ｃｍ３であったところ、これを５．０×１０１７ａｔｏｍｓ／ｃｍ３に変えた以外は発明例２－２と同じ条件で、発明例２－３に係る多層ＳＯＩウェーハを作製した。
【0070】
（比較例２）
発明例２－２のｐ型シリコンウェーハの酸素濃度は３．０×１０１７ａｔｏｍｓ／ｃｍ３であったところ、これを７．０×１０１７ａｔｏｍｓ／ｃｍ３に変えた以外は発明例２－２と同じ条件で、比較例２に係る多層ＳＯＩウェーハを作製した。
発明例２－２のｐ型シリコンウェーハの酸素濃度は３．０×１０１７ａｔｏｍｓ／ｃｍ３であったところ、これを７．０×１０１７ａｔｏｍｓ／ｃｍ３に変えた以外は発明例２－２と同じ条件で、比較例２に係る多層ＳＯＩウェーハを作製した。
【0071】
（評価２：抵抗変動評価）
発明例２－１、２－２、２－３及び比較例２に係るそれぞれの多層ＳＯＩウェーハに対し、さらにデバイス作製プロセスを想定して、４５０℃、１０時間の熱処理を窒素雰囲気下で行った。熱処理前後でのシリコンウェーハの裏面側の抵抗率を、４短針法により評価した。結果を表１に記載する。
発明例２－１、２－２、２－３及び比較例２に係るそれぞれの多層ＳＯＩウェーハに対し、さらにデバイス作製プロセスを想定して、４５０℃、１０時間の熱処理を窒素雰囲気下で行った。熱処理前後でのシリコンウェーハの裏面側の抵抗率を、４短針法により評価した。結果を表１に記載する。
【0072】
【表1】
【0073】
評価２により、発明例２－１、２－２、２－３に係る多層ＳＯＩウェーハは、いずれも熱処理による抵抗変動が十分に小さいことが確認された。しかしながら、酸素濃度が高い比較例２では、熱処理に伴い抵抗変動することが確認された。
【0074】
以上の実験例１、２より、本発明条件を満たす多層ＳＯＩウェーハでは多結晶シリコン層がＢＯＸ層のチャージアップを防止でき、また、支持基板をセンサ部として利用する場合でも、デバイス作製プロセスに伴う熱処理を経ても抵抗変動することがないことが確認された。したがって、本発明に従う多層ＳＯＩウェーハは、Ｘ線検出センサに供して好適である。
【0075】
本発明によれば、Ｘ線検出センサに供して好適な多層ＳＯＩウェーハ及びその製造方法を提供することができる。さらに本発明によれば、この多層ＳＯＩウェーハを用いたＸ線検出センサを提供することができる。
【符号の説明】
【0076】
１００ 多層ＳＯＩウェーハ
１１０ シリコンウェーハ
１２０ 第１の絶縁層
１３０ 多結晶シリコン層
１４０ 第２の絶縁層
１５０ 活性層
１１０ シリコンウェーハ
１２０ 第１の絶縁層
１３０ 多結晶シリコン層
１４０ 第２の絶縁層
１５０ 活性層
【図1】
【図2-1】
【図2-2】
【図3-1】
【図3-2】
【図4】
【図5】
【図6】