特許 7385653 ディスプレイ駆動装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-14

(45)【発行日】2023-11-22

(54)【発明の名称】ディスプレイ駆動装置

(51)【国際特許分類】

   G09G 3/3208 20160101AFI20231115BHJP

   G09G 3/20 20060101ALI20231115BHJP

   H10K 50/10 20230101ALI20231115BHJP

   H10K 59/12 20230101ALI20231115BHJP

【ＦＩ】

G09G3/3208

G09G3/20 611A

G09G3/20 612D

G09G3/20 612E

G09G3/20 621G

G09G3/20 621L

G09G3/20 623R

H05B33/14 A

H10K59/12

【請求項の数】 7

(21)【出願番号】P 2021512118

(86)(22)【出願日】2020-03-30

(86)【国際出願番号】 JP2020014570

(87)【国際公開番号】W WO2020203974

(87)【国際公開日】2020-10-08

【審査請求日】2022-05-24

(31)【優先権主張番号】P 2019066090

(32)【優先日】2019-03-29

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】一倉 宏嘉

【審査官】村上 遼太

(56)【参考文献】

【文献】韓国登録特許第１０－１９１８２１２（ＫＲ，Ｂ１）

【文献】米国特許出願公開第２０１４／０１１１４９７（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１５／０３２５２００（ＵＳ，Ａ１）

【文献】国際公開第２０１２／０８１２２２（ＷＯ，Ａ１）

【文献】米国特許出願公開第２００８／０２９０９０９（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００９／０３０２６８３（ＵＳ，Ａ１）

【文献】特開２０１９－１３２９１８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ３／００－３／０８

３／１２－３／１６

３／１９－３／２６

３／３０－３／３４

３／３８

(57)【特許請求の範囲】

【請求項1】

ディスプレイパネルを駆動する駆動装置であって、
前記ディスプレイパネルに駆動電圧を供給する出力回路を含み、高電源電圧が印加される第１の電圧印加ラインに接続され、前記第１の電圧印加ラインからの前記高電源電圧の印加に応じて動作電流を得る高電圧動作部と、
前記高電源電圧より低い低電源電圧の印加に応じて動作し、前記高電圧動作部を制御する低電圧動作部と、
前記動作電流を前記高電圧動作部との間に設けられた接続ラインである中継接続ラインを介して前記高電圧動作部から受け入れ、当該受け入れた前記動作電流を前記低電圧動作部を介して基準電位ラインに供給しつつ前記低電圧動作部に前記低電源電圧を印加する再利用回路と、
前記低電圧動作部へ印加される前記低電源電圧の電圧上昇に応じて前記高電圧動作部から前記中継接続ラインに流れる前記動作電流の一部を前記再利用回路に供給することなく前記基準電位ラインに流し込む電流迂回回路と、を含むことを特徴とするディスプレイ駆動装置。

【請求項2】

前記電流迂回回路は、前記中継接続ラインの前記出力回路との接続点近傍と前記基準電位ラインとの間に接続されていることを特徴とする請求項１記載のディスプレイ駆動装置。

【請求項3】

前記電流迂回回路は、
前記低電圧動作部へ前記低電源電圧として印加される電圧をゲートに受ける電界効果トランジスタと、
一端が前記電界効果トランジスタのドレインに接続された抵抗と、
一端が前記電界効果トランジスタのソースと共に前記中継接続ラインに接続され、他端が前記抵抗の他端と共に前記基準電位ラインに接続されたバイパスコンデンサと、を含むクランプ回路からなることを特徴とする請求項１又は２記載のディスプレイ駆動装置。

【請求項4】

前記高電源電圧より低くかつ前記低電源電圧より高い中電源電圧が印加される第２の電圧印加ラインと、
前記低電圧動作部に前記低電源電圧を印加するために前記再利用回路と前記低電圧動作部との間を接続する第３の電圧印加ラインと、
前記再利用回路は、前記低電源電圧の基準電圧を生成する基準電圧生成部と、
ソースが前記第２の電圧印加ラインに接続され、ドレインが前記第３の電圧印加ラインに接続された第１の電界効果トランジスタと、
ソースが前記中継接続ラインに接続され、ドレインが前記第３の電圧印加ラインに接続された第２の電界効果トランジスタと、
前記第３の電圧印加ラインの電圧が前記基準電圧に等しくなるように前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタの各々のゲート電圧を制御する駆動手段と、を含むことを特徴とする請求項１記載のディスプレイ駆動装置。

【請求項5】

前記ディスプレイパネルは有機ＥＬディスプレイパネルであることを特徴とする請求項１乃至４のいずれか１記載のディスプレイ駆動装置。

【請求項6】

前記駆動電圧の変動範囲は前記高電源電圧より低くかつ前記低電源電圧より高い電圧であることを特徴とする請求項１乃至５のいずれか１記載のディスプレイ駆動装置。

【請求項7】

前記出力回路を除いた前記高電圧動作部の一部は前記動作電流を前記低電圧動作部を介すことなく前記基準電位ライン側に供給することを特徴とする請求項１乃至６のいずれか１記載のディスプレイ駆動装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数の異なる電圧レベルの電源電圧が印加されることにより動作するディスプレイ駆動装置に関する。

【背景技術】

【0002】

一般に、半導体装置では内部回路の微細化に従って動作電圧が例えば、１．２Ｖのように低電圧化し、これにより消費電力の低減が図られている。ディスプレイ駆動装置においても、回路部分は半導体装置として構成されているので、制御回路等の論理回路は低電圧での動作が行われる。一方、ディスプレイパネルに駆動電圧を出力する出力回路を含む出力段では例えば、各画素の輝度レベルに対応した駆動電圧を生成するために７Ｖのような高電圧の動作電圧を必要としている。また、映像信号の入力インターフェース部などの前段回路は例えば、１．８Ｖのような中電圧の動作電圧で動作している。従って、ディスプレイ駆動装置では全てを単一の低電圧での動作とすることができない故に、電力消費の低減が進んでいなかった。

【0003】

しかしながら、近時のスマートフォン等のモバイル機器に使用されるディスプレイ駆動装置では、高精細化表示のため、また主電源であるバッテリーの頻繁な充電を避けるためにも電力消費の低減が特に要求されている。

【0004】

特許文献１には、高電圧から１つ以上の任意の電圧を生成することができるボルテージレギュレータが開示されている。そのボルテージレギュレータでは、外部電源電圧を第１レギュレータ回路で降圧して第１の電源電圧を生成する他、第２レギュレータ回路及び第３レギュレータ回路が設けられ、第２レギュレータ回路及び第３レギュレータ回路は、第１の電源電圧を電源にして各々作動し、外部電源電圧を電圧降下素子を用いて降圧し、該降圧した電圧を入力電圧とする電圧制御用ドライバ素子を用いて第２の電源電圧及び第３の電源電圧を各々生成して個別の負荷に対して出力し得るようにしている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００７－１２２１５６号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、従来のディスプレイ駆動装置においては、低電力消費化のために電源電圧や動作電流を下げると、所望の特性を得ることができなくなったり、動作条件を変更する必要があったり、場合によっては所望の特性を得るために回路変更を行うと製造コストを上昇させてしまうという問題が生じ、消費電力の低減を容易に行うことは困難であった。

【0007】

そこで、本発明の目的は、消費電力の低減を比較的に容易にかつ効果的に図ることができるディスプレイ駆動装置を提供することである。

【課題を解決するための手段】

【0008】

本発明のディスプレイ駆動装置は、ディスプレイパネルを駆動する駆動装置であって、前記ディスプレイパネルに駆動電圧を供給する出力回路を含み、高電源電圧が印加される第１の電圧印加ラインに接続され、前記第１の電圧印加ラインからの前記高電源電圧の印加に応じて動作電流を得る高電圧動作部と、前記高電源電圧より低い低電源電圧の印加に応じて動作し、前記高電圧動作部を制御する低電圧動作部と、前記動作電流を前記高電圧動作部との間に設けられた接続ラインである中継接続ラインを介して前記高電圧動作部から受け入れ、当該受け入れた前記動作電流を前記低電圧動作部を介して基準電位ラインに供給しつつ前記低電圧動作部に前記低電源電圧を印加する再利用回路と、前記低電圧動作部へ印加される前記低電源電圧の電圧上昇に応じて前記高電圧動作部から前記中継接続ラインに流れる前記動作電流の一部を前記再利用回路に供給することなく前記基準電位ラインに流し込む電流迂回回路と、を含むことを特徴としている。

【発明の効果】

【0009】

本発明のディスプレイ駆動装置によれば、高電圧動作部を流れる動作電流を再利用回路によって低電圧動作部を介して基準電位ラインに供給しつつ低電圧動作部に低電源電圧を印加し、高電圧動作部の動作電流を有効に利用するので、電力消費量を低減させることができる。また、低電圧動作部へ印加される低電源電圧の電圧上昇に応じて中継接続ラインを流れる動作電流の一部を再利用回路に供給することなく基準電位ラインに流し込むので、駆動電圧の変動を抑制することができると共に低電圧動作部への印加電圧の過上昇を防止することができる。

【図面の簡単な説明】

【0010】

【図1】本発明の実施例として有機ＥＬディスプレイ駆動装置の構成を示すブロック図である。

【図2】図１の装置中のクランプ回路の具体的構成を示す回路図である。

【図3】図１の装置の駆動電圧の電圧範囲を示す図である。

【図4】図１の装置中の再利用回路の具体的構成を示す回路図である。

【図5】図１の装置の回路をＩＣ化した際の配置及び配線例を示している。

【図6】図１の装置と消費電力を比較するための駆動装置例を示すブロック図である。

【図7】図１の装置に接続される有機ＥＬディスプレイパネルの等価回路を示す図である。

【図8】図６の駆動装置の駆動電圧が低下した場合のグランドラインの電圧変化を示すシミュレーション図である。

【図9】図１の駆動装置のＨＶ出力回路近傍にクランプ回路を備えない構成で駆動電圧が低下した場合のグランドラインの電圧変化を示すシミュレーション図である。

【図10】図１の駆動装置のようにＨＶ出力回路近傍にクランプ回路を備えた構成で駆動電圧が低下した場合のグランドラインの電圧変化を示すシミュレーション図である。

【発明を実施するための形態】

【0011】

以下、本発明の実施例を、図面を参照しつつ詳細に説明する。

【0012】

図１は本発明の実施例としてディスプレイ駆動装置の構成を示している。なお、図１においては回路の配線として電源ライン及び駆動出力ラインだけを示しており、回路間の制御ラインや信号供給ラインは省略されている。

【0013】

この駆動装置は、有機ＥＬディスプレイパネル１１を駆動するドライバ部１２と、ドライバ部１２に電源電圧を供給する中電圧電源部１３及び高電圧電源部１４を備えている。

【0014】

有機ＥＬディスプレイパネル１１は例えば、複数の有機ＥＬ素子を各々画素としてマトリックス状に配置して表示パネルを構成したものである。中電圧電源部１３は電源電圧として中電圧ＭＶ（中電源電圧）を生成し、高電圧電源部１４は中電圧ＭＶより高い電源電圧である高電圧ＨＶ（高電源電圧）を生成する。

【0015】

ドライバ部１２は、中電圧ＭＶが電源電圧として印加されるＭＶ回路２１と、中電圧ＭＶより低い電源電圧である低電圧ＬＶ（低電源電圧）が印加されるＬＶ回路２２（低電圧動作部）と、高電圧ＨＶが電源電圧として印加される高電圧動作部であるＨＶ回路２３Ａ、ＨＶ回路２３Ｂ及びＨＶ出力回路２４と、ＬＶ回路２２に低電圧ＬＶを供給するために再利用回路２５とを備えている。なお、ＬＶ回路２２、ＨＶ回路２３Ａ、ＨＶ回路２３Ｂ及びＨＶ出力回路２４は駆動装置をＩＣ化した場合には図５に示すように複数のチャンネル（複数のソースライン）分設けられているが、図１では各々１つとして示している。

【0016】

ＭＶ回路２１は例えば、入力画像信号を受けて入力画像信号に応じて有機ＥＬディスプレイパネル１１のソースライン毎の各画素の輝度データを生成する部分である。ＬＶ回路２２はドライバ部１２の出力段より前段を担う、論理回路からなる制御回路であり、ＭＶ回路２１から入力される入力画像信号を受けて、同期信号に基づいてＨＶ回路２３Ａ、２３Ｂ及びＨＶ出力回路２４を制御する。

【0017】

ＭＶ回路２１及び再利用回路２５の各々には電圧印加ライン３１とグランドライン３２（基準電位ライン）とが個別に接続されている。電圧印加ライン３１は中電圧電源部１３の出力端に接続された中電圧ＭＶの印加ラインである。グランドライン３２は接地ラインであり、中電圧電源部１３の接地ラインである。ＭＶ回路２１及び再利用回路２５には電圧印加ライン３１を介して供給される中電圧ＭＶによる電流ＩＭＶが動作電流として流れ込み、そして、その電流ＩＭＶはそれらの回路からグランドライン３２に流れ出るようになっている。

【0018】

ＨＶ回路２３ＡはＨＶ回路制御用の論理回路やレベルシフターであり、電圧範囲として接地レベルからの高電圧ＨＶまでを必要とする回路である。ＨＶ回路２３Ａには電圧印加ライン３３（第１の電圧印加ライン）とグランドライン３６（基準電位ライン）とが各々接続されている。グランドライン３６はグランドライン３２に接続されていても良い。ＨＶ回路２３Ａには電圧印加ライン３３を介して供給される高電圧ＨＶによる電流ＩＨＶＡが動作電流として流れ込み、そして、その電流ＩＨＶＡはＨＶ回路２３Ａからグランドライン３６に流れ出るようになっている。

【0019】

ＨＶ回路２３Ｂは例えば、バイアス回路であり、ＨＶ出力回路２４は例えば、出力アンプ回路である。ＨＶ回路２３Ｂ及びＨＶ出力回路２４は接地側の電位が低電圧ＬＶ以上でも動作し、高電圧ＨＶの正電位の印加が必要な又は望ましい回路である。

【0020】

ＨＶ回路２３Ｂ及びＨＶ出力回路２４には電圧印加ライン３３と中継接続ライン３４とが個別に接続されている。中継接続ライン３４は中継接続ライン３４１を介してＨＶ回路２３Ｂに接続され、同様に中継接続ライン３４２を介してＨＶ出力回路２４に接続されている。中継接続ライン３４１は複数チャンネルのＨＶ回路２３Ｂを共通接続するためのラインであり、中継接続ライン３４２は複数チャンネルのＨＶ出力回路２４を共通接続するためのラインである。

【0021】

ＨＶ回路２３Ｂには電圧印加ライン３３を介して供給される高電圧ＨＶによる電流ＩＨＶ２が動作電流として流れ込み、ＨＶ出力回路２４には電圧印加ライン３３を介して供給される高電圧ＨＶによる電流ＩＨＶ３が動作電流として流れ込み、そして、その電流ＩＨＶ２及びＩＨＶ３はＨＶ回路２３Ｂ及びＨＶ出力回路２４から中継接続ライン３４１、３４２を介して中継接続ライン３４に合成電流ＩＨＶＢとして流れ出るようになっている。更に、中継接続ライン３４とグランドライン３６との間にはパスコン２６が接続されている。

【0022】

また、中継接続ライン３４は再利用回路２５に接続されている。再利用回路２５には更に電圧印加ライン３５（第３の電圧印加ライン）が接続されている。再利用回路２５は中継接続ライン３４から供給される電流ＩＨＶＢを受け入れ、後述するように電圧印加ライン３５の電圧が基準電圧に等しい低電圧ＬＶになるように制御する。ＬＶ回路２２には電圧印加ライン３５とグランドライン３２とが接続されている。ＬＶ回路２２には再利用回路２５から中継接続ライン３５を介して電流ＩＬＶが動作電流として流れ込み、そして、その電流ＩＬＶはＬＶ回路２２からグランドライン３２に流れ出るようになっている。

【0023】

また、中継接続ライン３４の中継接続ライン３４２とグランドライン３６との間にはクランプ回路２７が接続されている。クランプ回路２７はＬＶ回路２２へ印加される低電圧ＬＶの電圧上昇に応じて中継接続ライン３４２を流れる電流ＩＨＶ３の一部を再利用回路２５に供給することなくグランドライン３６に流し込む電流迂回回路である。クランプ回路２７はチャンネル毎に設けられており、クランプ回路２７の中継接続ライン３４２への接続位置はＨＶ出力回路２４からの電流ＩＨＶ３出力位置の近傍である。

【0024】

クランプ回路２７は、図２に示すように、パスコン２８、電界効果トランジスタ（ＰＭＯＳ ＦＥＴ）２９、及び抵抗３０を有している。パスコン２８は中継接続ライン３４２とグランドライン３６との間に接続され、トランジスタ２９のソースは中継接続ライン３４２に接続され、ドレインは抵抗３０を介してグランドライン３６に接続されている。トランジスタ２９のゲートは再利用回路２５からＬＶ回路２２への電圧印加ライン３５に接続されている。

【0025】

高電圧ＨＶ、中電圧ＭＶ及び低電圧ＬＶ（基準電圧）はいずれも正の電圧であり、上述したようにＨＶ＞ＭＶ＞ＬＶの関係がある。この実施例では、ＨＶ＝７［Ｖ］、ＭＶ＝１．８［Ｖ］、ＬＶ＝１．２［Ｖ］である。

【0026】

ＨＶ出力回路２４が有機ＥＬディスプレイパネル１１に対して出力する駆動電圧ＶＯＵＴはいわゆるソースドライバ出力であり、図３に示すように低電圧ＬＶより十分に高い電圧ＶＯＵＴ_L、例えば、３［Ｖ］以上で、高電圧ＨＶより低い電圧ＶＯＵＴ_H、例えば、５［Ｖ］以下の電圧範囲である。

【0027】

なお、ドライバ部１２は図１に示したように、外部接続端子１６～２０を有し、上記した有機ＥＬディスプレイパネル１１、電源部１３、１４及び外部接地との接続は外部接続端子１６～１９を介して行われている。

【0028】

再利用回路２５は、具体的には図４に示すように、基準電圧生成回路４１、オペアンプ４２と、第１及び第２の電界効果トランジスタ（ＰＭＯＳ ＦＥＴ）４３、４４と、スタートアップ回路４５、４６と、クランプ回路４７と、パスコン（バイパスコンデンサ）４８とを備えている。

【0029】

基準電圧生成回路４１及びオペアンプ４２の各々には電圧印加ライン３１（第２の電圧印加ライン）とグランドライン３２とが個別に接続されており、中電圧ＭＶが電源電圧として印加される。基準電圧生成回路４１は、中電圧ＭＶに基づいて低電圧ＬＶを基準電圧として生成する基準電圧生成部である。基準電圧生成回路４１は、中電圧ＭＶから低電圧ＬＶを得るために例えば、ツェナーダイオードと抵抗とを用いた簡単な定電圧回路、或いは直列接続の２つの抵抗による分圧回路と、ボルテージフォロワとを備えている。基準電圧生成回路４１のボルテージフォロワは上記した定電圧回路又は分圧回路から供給される低電圧ＬＶを入力電圧とし、低インピーダンスで低電圧ＬＶを出力する。

【0030】

オペアンプ４２は電界効果トランジスタ４３、４４各々のゲート電圧を制御する駆動手段である。オペアンプ４２の正入力端は基準電圧生成回路４１の出力端に接続され、負入力端は電界効果トランジスタ４３、４４各々のドレインに接続されている。オペアンプ４２の出力端は電界効果トランジスタ４３、４４各々のゲートに接続されている。電界効果トランジスタ４３のソースは電圧印加ライン３１に接続されている。電界効果トランジスタ４４のソースは中継接続ライン３４に接続されている。また、電界効果トランジスタ４３、４４各々のドレインは電圧印加ライン３５に接続されている。

【0031】

スタートアップ回路４５は電圧印加ライン３５とグランドライン３２とに接続され、電源投入時に電圧印加ライン３５に一時的に低電圧ＬＶの基準電圧にほぼ等しいスタートアップ電圧ＳＶ１を印加する。スタートアップ回路４５は図示しないが、電圧印加ライン３１に接続されており、例えば、中電圧ＭＶに基づいてスタートアップ電圧ＳＶ１を生成する。スタートアップ電圧ＳＶ１は電源投入後、ＬＶ回路２２の動作が安定するまでの時間だけ生成される。

【0032】

スタートアップ回路４６は中継接続ライン３４とグランドライン３２とに接続され、電源投入時に中継接続ライン３４に一時的に中電圧ＭＶより若干高いスタートアップ電圧ＳＶ２、例えば、２．０～２．５［Ｖ］を印加する。スタートアップ回路４６は図示しないが、電圧印加ライン３３に接続されており、例えば、高電圧ＨＶに基づいてスタートアップ電圧ＳＶ２を降圧生成する。スタートアップ電圧ＳＶ２は電源投入後、ＨＶ回路２３の動作が安定するまでの時間だけ生成される。

【0033】

クランプ回路４７は、中継接続ライン３４とグランドライン３２との間に設けられ、中継接続ライン３４の電圧が、例えば、３［Ｖ］以上に過上昇することを防止するためのものである。パスコン４８は中継接続ライン３４とグランドライン３２との間に設けられたキャパシタであり、中継接続ライン３４の電圧のリップルを防止するためのものである。

【0034】

図５は、図１に示した駆動装置の回路（ＭＶ回路２１を除く）をＩＣ化した際の配置及び配線例を示している。図５に示したように、ＩＣ７０内ではＬＶ回路２２、ＨＶ回路２３Ａ、２３Ｂ及びＨＶ出力回路２４の各々は複数チャンネルで分散されて配置されている。分散配置されたＬＶ回路２２と再利用回路２５とは電圧印加ライン３５で互いに接続されている。各チャンネルのＨＶ回路２３Ａはグランドライン３６で互いに接続されている。グランドライン３６はパッド７１～７３、７６、７７を介してＩＣ７０の外部にも配線されている。各チャンネルのＨＶ回路２３Ｂは中継接続ライン３４１で互いに接続され、更に再利用回路２５及びパッド７５にも接続されている。各チャンネルのＨＶ出力回路２４は中継接続ライン３４２で互いに接続され、更にパッド７４にも接続されている。パッド７４と７５とは中継接続ライン３４で接続されている。パスコン２６はパッド７３と７４との間に外部接続されている。

【0035】

このような構成を備えた実施例の駆動装置においては、電源部１３、１４が共に動作を開始して電源電圧が投入されると、先ず、スタートアップ回路４５、４６が直ちに動作する。これにより、電圧印加ライン３５のレベルがスタートアップ電圧ＳＶ１まで上昇し、また中継接続ライン３４のレベルがスタートアップ電圧ＳＶ２まで上昇する。

【0036】

基準電圧生成回路４１が低電圧ＬＶの基準電圧を生成する。その基準電圧はオペアンプ４２の正入力端に供給され、オペアンプ４２はその負入力端の電圧と比較する。オペアンプ４２と電界効果トランジスタ４３とは電圧レギュレータとして動作する。すなわち、電界効果トランジスタ４３は正入力端の電圧と負入力端の電圧とが等しくなるように電圧印加ライン３１から電界効果トランジスタ４３のソース・ドレイン間を介して電圧印加ライン３５へ電流が流れ込むので、この結果、電圧印加ライン３５の電圧は基準電圧に等しい低電圧ＬＶに安定化され、ＬＶ回路２２に印加される。

【0037】

高電圧電源部１４の出力電圧である高電圧ＨＶが電圧印加ライン３３を介してＨＶ回路２３Ａ、２３Ｂ及びＨＶ出力回路２４に印加されると、ＨＶ回路２３Ａ、２３Ｂ及びＨＶ出力回路２４は各々動作する。ＨＶ回路２３Ａの動作電流ＩＨＶＡはグランドライン３６に流れ出る。一方、ＨＶ回路２３Ｂ及びＨＶ出力回路２４の動作電流ＩＨＶ２及びＩＨＶ３は各々中継接続ライン３４１、３４２を流れて中継接続ライン３４で合流して電流ＩＨＶＢとなり、そして電流ＩＨＶＢは再利用回路２５に流れ入る。電流ＩＨＶＢは再利用回路２５では電界効果トランジスタ４４のソース・ドレイン間を介して電圧印加ライン３５へ流れ出る。電圧印加ライン３５の電圧は基準電圧に等しい低電圧ＬＶに安定化され、ＬＶ回路２２に印加される。よって、ＬＶ回路２２には電流ＩＭＶの一部と電流ＩＨＶＢの合成電流が電流ＩＬＶとして流れる。ＩＨＶＢ＝ＩＨＶ－ＩＨＶＡである。

【0038】

電界効果トランジスタ４４は電界効果トランジスタ４３と共にオペアンプ４２の出力電圧に応じてオンオフ動作するので、ＨＶ回路２３Ｂ及びＨＶ出力回路２４の動作電流ＩＨＶＢの電圧印加ライン３５へ流れ込みは、電圧印加ライン３５の電圧が基準電圧に等しい低電圧ＬＶに安定化するように電界効果トランジスタ４４のソース・ドレイン間によって制御される。電界効果トランジスタ４４のソース・ドレイン間を流れる電流と電界効果トランジスタ４４のゲート電位とによって電界効果トランジスタ４４のソース・ドレイン間の電圧Ｖｄｓが決まるので、その電圧によって中継接続ライン３４の電位も決まる。

【0039】

なお、電流ＩＨＶＢと電流ＩＬＶとのバランスによっては、電圧印加ライン３１と中継接続ライン３４との間で電界効果トランジスタ４３、４４を介して双方向に電流が流れる可能性があるため、それを防止するように電界効果トランジスタ４３、４４のサイズ比が設定され、電界効果トランジスタ４３、４４それぞれに流れる電流の最適化が図られている。

【0040】

図１に示した実施例の駆動装置の消費電力Ａは、次のように計算することができる。

【0041】

消費電力Ａ＝中電圧ＭＶ×（電流ＩＭＶ－電流ＩＨＶＢ）＋高電圧ＨＶ×電流ＩＨＶＡ
＋高電圧ＨＶ×電流ＩＨＶＢ ・・・（１）
この消費電力Ａと比較するために、かかる実施例に備えられたような再利用回路２５を用いないで、上記した特許文献１に示されたようにレギュレータで降下生成された低電圧を使用する駆動装置の例を図６に示す。この図６に示した駆動装置では、中電圧電源部１３の出力電圧である中電圧ＭＶを低電圧ＬＶに変換するレギュレータ５１が備えられ、レギュレータ５１の出力電圧である低電圧ＬＶがＬＶ回路２２に印加される一方、高電圧電源部１４の出力電圧である高電圧ＨＶはそのままＨＶ回路２３に印加され、その動作電流ＩＨＶはＨＶ回路２３からグランドライン３６を介して流れ出るようになっている。ＨＶ回路２３は上記したＨＶ回路２３Ａ、２３Ｂ及びＨＶ出力回路２４を含む回路である。グランドライン３６は接地された外部接続端子２０に接続されている。

【0042】

図６に示した駆動装置の消費電力Ｂは、次のように計算することができる。

【0043】

消費電力Ｂ＝中電圧ＭＶ×電流ＩＭＶ＋高電圧ＨＶ×電流ＩＨＶ ・・・（２）
電流ＩＭＶを４０［ｍＡ］とし、電流ＩＨＶを３５［ｍＡ］とすると、上述したようにＨＶ＝７［Ｖ］、ＭＶ＝１．８［Ｖ］、ＬＶ＝１．２［Ｖ］であるので、消費電力Ｂは式（２）から、
消費電力Ｂ＝１．８［Ｖ］×４０［ｍＡ］＋７［Ｖ］×３５［ｍＡ］＝３１７［ｍＷ］となる。

【0044】

一方、ＨＶ回路２３Ａを流れる電流ＩＨＶＡが５［ｍＡ］、ＨＶ回路２３Ｂ及びＨＶ出力回路２４を流れる電流ＩＨＶ２及びＩＨＶ３の合成電流ＩＨＶＢが３０［ｍＡ］であるとし、上述したようにＨＶ＝７［Ｖ］、ＭＶ＝１．８［Ｖ］であるので、その他の電圧値及び電流値は上記した消費電力Ｂの計算の際の値と等しいとすると、式（１）から消費電力Ａを計算すると、
消費電力Ａ＝１．８［Ｖ］×（４０［ｍＡ］－３０［ｍＡ］）＋７［Ｖ］×５［ｍＡ］
＋７［Ｖ］×３０［ｍＡ］＝２６３［ｍＷ］
となる。図１に示した実施例の駆動装置では、消費電力Ａは、図６の駆動装置例の消費電力Ｂより１７％ほど低下していることが分かる。このように、ＨＶ回路２３Ａには高電圧ＨＶを０［Ｖ］のレベルからの電圧レベル範囲が得られるようにその動作電流ＩＨＶＡをグランドライン３６に流し、０［Ｖ］のレベルを必要としないＨＶ回路２３Ｂ及びＨＶ出力回路２４を流れる電流ＩＨＶＢをＬＶ回路２２で再利用するので、駆動装置の消費電力を削減することができる。

【0045】

ＨＶ回路２３Ｂ及びＨＶ出力回路２４の動作により電流ＩＨＶＢが変化した場合には、中継接続ライン３４の電圧も変動する。このような中継接続ライン３４の電圧変動に対してクランプ回路４７がその変動を抑制する。また、パスコン４８は中継接続ライン３４のリップル電圧を抑える。

【0046】

ＨＶ出力回路２４の出力が特に大きく変動する場合には、有機ＥＬディスプレイパネル１１は等価的に図７に示すように抵抗１１ａとキャパシタ１１ｂとを有しているので、ＨＶ出力回路２４では抵抗１１ａ及びキャパシタ１１ｂによって大きなピークを持つ充放電電流が流れる。この電流と中継接続ライン３４２の寄生抵抗により、中継接続ライン３４２の電位が一時的に上昇する。この電位上昇は電流ＩＨＶ３の一部としてパスコン４８を流れ、パスコン４８を充電させる一方、パスコン４８の充電電荷はＬＶ回路２２の消費電流ＩＬＶにより放電される。しかしながら、当該充放電電流に起因してＬＶ回路２２の消費電流ＩＬＶが過剰に大きくなると、中継接続ライン３４２の電圧が過上昇し、その電圧が電界効果トランジスタ２９のソースに印加される。これにより電界効果トランジスタ２９のゲート・ソース間の電圧Ｖｇｓが上昇して電界効果トランジスタ２９はオンする。よって、電流ＩＨＶ３の一部が電界効果トランジスタ２９のソース・ドレイン間、そして抵抗３０を介してグランドライン３６に流れ込む。すなわち、電流ＩＨＶ３の過剰電流分がグランドライン３６に逃がされる。この結果、中継接続ライン３４２の電圧の過上昇が抑制される。

【0047】

電界効果トランジスタ２９のゲート電圧及びそのトランジスタサイズは中継接続ライン３４２の電位上昇をどの程度に抑えるかによって決定される。実施例では、例えば、低電圧ＬＶより電界効果トランジスタ２９のゲート閾値電圧Ｖｔ分だけ高い電圧に設定されている。

【0048】

なお、抵抗３０は、上記した中継接続ライン３４２の電位上昇やＥＳＤサージ等の際に電界効果トランジスタ２９を流れる電流を制限して電界効果トランジスタ２９の破壊を防止している。

【0049】

図８は、図６に示した駆動装置の駆動電圧ＶＯＵＴが時点Ｔ１で階調電圧の変化により大きく低下した場合のグランドライン３６の電圧変化を示している。再利用回路２５を備えていない図６の駆動装置では、時点Ｔ１でグランドライン３６を流れる電流の増大によりグランドライン３６の電圧レベルは上昇し、その後、徐々に低下している。

【0050】

図９は、図１に示した駆動装置においてクランプ回路２７を設けないで再利用回路２５のクランプ回路４７だけが作用する場合の駆動電圧ＶＯＵＴの電圧変化に対する中継接続ライン３４２の電圧変化を示している。駆動電圧ＶＯＵＴが時点Ｔ１で階調電圧の変化により大きく低下した場合に、中継接続ライン３４２の電圧が大きく上昇し、その電圧上昇が駆動電圧ＶＯＵＴの電圧低下直後において駆動電圧ＶＯＵＴを不安定にする結果となっている。

【0051】

図１０は、図１に示した駆動装置において、図５に示したようにクランプ回路２７をＨＶ出力回路２４毎に設けた場合の駆動電圧ＶＯＵＴの電圧変化に対する中継接続ライン３４２の電圧変化を示している。駆動電圧ＶＯＵＴが時点Ｔ１で階調電圧の変化により大きく低下した場合に、クランプ回路２７が電流ＩＨＶ３のうちの余剰な電流分をグランドライン３６に直接流し出して中継接続ライン３４２の電圧上昇を抑えるので、その中継接続ライン３４２の電圧上昇は図９の電圧上昇に比べて低く、駆動電圧ＶＯＵＴの電圧低下直後において駆動電圧ＶＯＵＴを早急に安定させることができる。この結果、低電圧ＬＶの過上昇も防止することができるのである。

【0052】

なお、上記した各実施例においては、ディスプレイパネルとして有機ＥＬディスプレイパネルを駆動する駆動装置の例を示したが、本発明はこれに限定されず、他のディスプレイパネルを駆動し、その際に複数の異なる電圧レベルの電源電圧が印加されることにより動作するディスプレイ駆動装置にも適用することができる。

【符号の説明】

【0053】

１１ 有機ＥＬディスプレイパネル
１２ ドライブ部
１３、１４ 電源部
１６～２０ 外部接続端子
２１ ＭＶ回路
２２ ＬＶ回路
２３、２３Ａ、２３Ｂ ＨＶ回路
２４ ＨＶ出力回路
２５ 再利用回路
２６、２８、４８ パスコン
２７、４７ クランプ回路
２９、４３、４４ 電界効果トランジスタ
３０ 抵抗
４１ 基準電圧生成回路
４２ オペアンプ
４５、４６ スタートアップ回路
５１ レギュレータ
７０ ＩＣ
７１～７７ パッド

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】