(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-11-20
(45)【発行日】2023-11-29
(54)【発明の名称】シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
(51)【国際特許分類】
H01L 21/322 20060101AFI20231121BHJP
H01L 21/324 20060101ALI20231121BHJP
C30B 29/06 20060101ALI20231121BHJP
C30B 33/02 20060101ALI20231121BHJP
【FI】
H01L21/322 Y
H01L21/324 X
C30B29/06 B
C30B33/02
(21)【出願番号】P 2021514801
(86)(22)【出願日】2020-02-05
(86)【国際出願番号】 JP2020004397
(87)【国際公開番号】W WO2020213230
(87)【国際公開日】2020-10-22
【審査請求日】2021-09-24
(31)【優先権主張番号】P 2019077651
(32)【優先日】2019-04-16
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000190149
【氏名又は名称】信越半導体株式会社
(74)【代理人】
【識別番号】100102532
【氏名又は名称】好宮 幹夫
(74)【代理人】
【識別番号】100194881
【氏名又は名称】小林 俊弘
(74)【代理人】
【識別番号】100215142
【氏名又は名称】大塚 徹
(72)【発明者】
【氏名】曲 偉峰
(72)【発明者】
【氏名】井川 静男
【審査官】桑原 清
(56)【参考文献】
【文献】特表2016-504759(JP,A)
【文献】国際公開第2018/037755(WO,A1)
【文献】国際公開第2016/084287(WO,A1)
【文献】特開2014-034513(JP,A)
【文献】特開2005-311200(JP,A)
【文献】国際公開第2008/105136(WO,A1)
【文献】国際公開第2019/159539(WO,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/322
H01L 21/324
C30B 29/06
C30B 33/02
(57)【特許請求の範囲】
【請求項1】
多層構造デバイス向けのシリコン単結晶ウェーハの製造方法であって、
酸素濃度が12ppma(JEITA)以上、N
V領域のシリコン単結晶ウェーハを用い、
窒素含有雰囲気かつ温度1225℃以上でのRTA処理、鏡面研磨加工処理、及び、BMD形成熱処理を行うことにより、シリコン単結晶ウェーハの表面から順に、厚さが5~12.5μmであるDZ層、及び、該DZ層の直下に位置しBMD密度が1×10
11/cm
3以上、1×10
12/cm
3以下であるBMD層を少なくとも有するシリコン単結晶ウェーハを製造することを特徴とするシリコン単結晶ウェーハの製造方法。
【請求項2】
前記RTA処理を、10秒未満、降温速度30℃/秒以上の熱処理条件で行うことを特徴とする請求項1に記載のシリコン単結晶ウェーハの製造方法。
【請求項3】
前記BMD形成熱処理を、アルゴン雰囲気、温度870~950℃、2時間以上の熱処理条件で行うことを特徴とする請求項1又は請求項2に記載のシリコン単結晶ウェーハの製造方法。
【請求項4】
多層構造デバイス向けのシリコン単結晶ウェーハであって、
該シリコン単結晶ウェーハはN
V領域のものであり、
シリコン単結晶ウェーハの表面から順に、DZ層と、該DZ層の直下に位置するBMD層を少なくとも有し、
前記DZ層の厚さが5~12.5μmであり、前記BMD層のBMD密度が1×10
11/cm
3以上、1×10
12/cm
3以下であ
り、
前記シリコン単結晶ウェーハは、
Depth=3×Fz
0.6
(但し、Depthは打痕深さ(単位:μm)、Fzは押し込み圧力(単位:N)であり、Depth=0.01μm以上、5.00μm未満とする)
の関係式を満足するように、前記押し込み圧力Fzを加えて、前記シリコン単結晶ウェーハの表面に打痕深さDepthの打痕を形成したときに、前記表面から順に、歪層、DZ層、BMD層を含む、少なくとも3層の積層構造となるものであり、
前記打痕を形成した前記シリコン単結晶ウェーハに対し、温度900℃、1時間の熱処理を行ったときに、前記熱処理後の前記DZ層の転位のローゼット長さが、前記熱処理前の前記DZ層の転位のローゼット長さより短くなるものであることを特徴とするシリコン単結晶ウェーハ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、多層構造デバイス向けのシリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハに関する。
【背景技術】
【0002】
最新メモリー(3D Xpoint)では、デバイス領域(表面から深さ約0.5μmの範囲)におけるシリコン基板の高強度化、3D NANDの積層化による基板表層部強度の向上が要求されている。
【0003】
一般的にゲッタリング能力の付与とバルク部の強度向上を目的として、シリコン単結晶に窒素、炭素、ボロンをドープすることが行われている。しかし、窒素、炭素、ボロンを高濃度でドープすると、表層に酸素析出物が形成され、電気特性が悪化してしまうという問題がある。このような問題点に対して、熱処理により不純物を外方拡散させる対策が採られている。このとき、表層にDZ層が形成される。このDZ層では、酸素の外方拡散により低酸素となっており、デバイス形成時に受ける応力によりスリップが発生し易い。
【0004】
また、特許文献1、特許文献2、特許文献3には、過度に酸素析出物が形成されないようにBMD密度を制御する技術が、特許文献4には、無欠陥領域に隣接して近接ゲッタリング能力を有する単結晶ウェーハが開示されている。
【先行技術文献】
【特許文献】
【0005】
【文献】特開2016-100542号公報
【文献】特許第4055343号公報
【文献】特許第4794137号公報
【文献】特開2015-216375号公報
【文献】特開2016-111044号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかし、特許文献1-4に記載されるような単結晶ウェーハであっても、単結晶ウェーハ上に多層構造のデバイスを形成した場合は、デバイス形成領域にスリップが発生してしまうという問題があり、多層構造のデバイスを形成した場合であってもデバイス形成領域にスリップが発生しないシリコン単結晶ウェーハが求められていた。
【0007】
本発明は、上記問題を解決するためになされたものであり、デバイス形成時にシリコンウェーハ表面が受けた応力による歪み起因の欠陥を表層部直下のBMD層に吸収することができ、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハを提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明は、上記目的を達成するためになされたものであり、多層構造デバイス向けのシリコン単結晶ウェーハの製造方法であって、酸素濃度が12ppma(JEITA)以上、NV領域のシリコン単結晶ウェーハを用い、窒素含有雰囲気かつ温度1225℃以上でのRTA処理、鏡面研磨加工処理、及び、BMD形成熱処理を行うことにより、シリコン単結晶ウェーハの表面から順に、厚さが5~12.5μmであるDZ層、及び、該DZ層の直下に位置しBMD密度が1×1011/cm3以上であるBMD層を少なくとも有するシリコン単結晶ウェーハの製造方法を提供する。
【0009】
このようなシリコン単結晶ウェーハの製造方法によれば、デバイス形成領域の強度向上及び表層における転位発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハを得ることができる。
【0010】
このとき、前記RTA処理を、10秒未満、降温速度30℃/秒以上の熱処理条件で行うことができる。
【0011】
これにより、空孔の外方拡散を抑制する効果がより高く、深さ方向の空孔分布をより急峻なものとすることができ、より急峻なBMD密度分布のものを得ることができる。
【0012】
このとき、前記BMD形成熱処理を、アルゴン雰囲気、温度870~950℃、2時間以上の熱処理条件で行うことができる。
【0013】
これにより、析出核サイズがある程度大きいもののみ成長させることができるため、BMD分布をより急峻にすることができる。
【0014】
本発明は、上記目的を達成するためになされたものであり、多層構造デバイス向けのシリコン単結晶ウェーハであって、該シリコン単結晶ウェーハはNV領域のものであり、シリコン単結晶ウェーハの表面から順に、DZ層と、該DZ層の直下に位置するBMD層を少なくとも有し、前記DZ層の厚さが5~12.5μmであり、前記BMD層のBMD密度が1×1011/cm3以上であるシリコン単結晶ウェーハを提供する。
【0015】
このようなシリコン単結晶ウェーハによれば、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハとなる。
【0016】
このとき、前記シリコン単結晶ウェーハは、
Depth=3×Fz0.6
(但し、Depthは打痕深さ(単位:μm)、Fzは押し込み圧力(単位:N)であり、Depth=0.01μm以上、5.00μm未満とする)
の関係式を満足するように、前記押し込み圧力Fzを加えて、前記シリコン単結晶ウェーハの表面に打痕深さDepthの打痕を形成したときに、前記表面から順に、歪層、DZ層、BMD層を含む、少なくとも3層の積層構造となるものであり、前記打痕を形成した前記シリコン単結晶ウェーハに対し、温度900℃、1時間の熱処理を行ったときに、前記熱処理後の前記DZ層の転位のローゼット長さが、前記熱処理前の前記DZ層の転位のローゼット長さより短くなるものとすることができる。
【0017】
これにより、転位の伸長を抑制する能力がより高いものとなる。
【発明の効果】
【0018】
以上のように、本発明のシリコン単結晶ウェーハの製造方法によれば、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハを製造することが可能となる。また、本発明のシリコン単結晶ウェーハによれば、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハとなる。
【図面の簡単な説明】
【0019】
【
図1】本発明に係るシリコン単結晶ウェーハを示す。
【
図3】DZ層厚、BMD密度、ローゼット長差分値の関係を示す。
【
図4】本発明に係るシリコン単結晶ウェーハの断面観察写真を示す。
【
図5】実施例2及び比較例2の、DZ層厚、BMD密度、ローゼット差分値の関係を示す。
【
図6】比較例3の、DZ層厚、BMD密度、ローゼット長差分値の関係を示す。
【発明を実施するための形態】
【0020】
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
【0021】
上述のように、デバイス形成時にシリコンウェーハ表面が受けた応力による歪み起因の欠陥を表層部直下のBMD層に吸収することができ、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハが求められていた。
【0022】
本発明者らは、上記課題について鋭意検討を重ねた結果、多層構造デバイス向けのシリコン単結晶ウェーハの製造方法であって、酸素濃度が12ppma(JEITA)以上、NV領域のシリコン単結晶ウェーハを用い、窒素含有雰囲気かつ温度1225℃以上でのRTA処理、鏡面研磨加工処理、及び、BMD形成熱処理を行うことにより、シリコン単結晶ウェーハの表面から順に、厚さが5~12.5μmであるDZ層、及び、該DZ層の直下に位置しBMD密度が1×1011/cm3以上であるBMD層を少なくとも有するシリコン単結晶ウェーハを製造するシリコン単結晶ウェーハの製造方法により、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能な多層構造デバイス向けのシリコン単結晶ウェーハを製造できることを見出し、本発明を完成した。
【0023】
また、多層構造デバイス向けのシリコン単結晶ウェーハであって、該シリコン単結晶ウェーハはNV領域のものであり、シリコン単結晶ウェーハの表面から順に、DZ層と、該DZ層の直下に位置するBMD層を少なくとも有し、前記DZ層の厚さが5~12.5μmであり、前記BMD層のBMD密度が1×1011/cm3以上であるシリコン単結晶ウェーハにより、デバイス形成領域の強度向上及びウェーハ表層における転位の発生、伸長を抑制可能な、多層構造デバイス向けのシリコン単結晶ウェーハとなることを見出し、本発明を完成した。
【0024】
以下、図面を参照して説明する。
【0025】
本発明者は、
図1に示すような、DZ層1と、該DZ層1の直下に位置するBMD層2を少なくとも有するシリコン単結晶ウェーハ100の、DZ層1の厚さ、BMD層2のBMD密度に注目し、調査を行ったところ、DZ層1の厚さとBMD層2のBMD密度とが一定の関係を満たすときに、デバイス形成領域の強度向上及び表層における転位の発生、伸長を抑制可能なものとなることを見出した。
【0026】
まず、欠陥領域が全面NV領域であり酸素濃度が異なるシリコン単結晶CW(Chemical etched wafer)ウェーハを準備し、RTA処理及びBMD形成熱処理の条件を変えて、様々なDZ層厚さ、BMD層のBMD密度を有するシリコン単結晶PW(Polished wafer)ウェーハを作製し、転位の発生、伸長の抑制効果(転位の吸収効果)を調査した。以下、調査の内容と結果について述べる。
【0027】
直径300mm、<100>、P型、10Ωcm、酸素濃度14ppma(JEITA)、欠陥領域が全面NV領域(無欠陥ではあるが、飽和濃度以下の空孔が優勢な領域)の、シリコン単結晶CWウェーハを準備した。このCWウェーハに対し、RTA処理として、温度1150~1300℃、時間9秒、NH3+Ar雰囲気での熱処理を行った。その後、狙い取り代を6μmとしてPW加工を行った。これによりRTA処理で形成された窒化膜が除去された。最後に、BMD形成熱処理として、温度1200℃、時間2時間、Ar雰囲気での熱処理を行った。得られたシリコン単結晶PWウェーハについて、DZ層厚、BMD密度の測定を行ったところ、DZ層の厚さが0.5~19.4μm、BMD密度が3.5×109/cm3~4.9×1011/cm3のサンプルを得た。
【0028】
転位の発生、伸長の抑制効果は、ローゼット試験(ローゼット長さの測定、比較)により評価した。具体的には、上記のようにして作製したDZ層、BMD層を有するシリコン単結晶PWウェーハに対し、0.24~2.9Nの打痕圧力で、深さが0.01μm以上、5.00μm未満の打痕を形成し、ローゼット長さを測定した。また、打痕を形成した後、さらに、900℃、1時間の熱処理を行った後についても、ローゼット長さを測定した。そして、これら熱処理前後のローゼット長さを比較した。
【0029】
ここで、ローゼット試験について説明する。本発明に係るシリコン単結晶ウェーハの転位抑制効果は、転位の長さ(ローゼット長)により評価できる。ローゼット試験は、特許文献5に記載された評価方法である。この評価方法は、評価対象であるウェーハの表面に打痕を形成することで、ウェーハの表層に歪を加える。その後熱処理を行い、転位を伸長させ、転位の長さ(ローゼット長)を測定する。転位の長さが短いほど、転位の発生、伸長を抑制する能力が高いものと判断できる。
【0030】
以下に、具体的な評価方法を、
図2のローゼット試験の説明図を参照しながら説明する。まず、用意したシリコン単結晶ウェーハ100の表層に対して、例えばビッカース硬度試験機などを用い、押し込み圧力を加えて打痕3を形成する。なお、ウェーハの表層に押し込み圧力を加えて打痕を形成できるものであればよく、使用する機械等は特に限定されない。
【0031】
打痕の形成においては、Depth=3×Fz0.6(但し、Depthは打痕深さ(単位:μm)、Fzは押し込み圧力(単位:N)であり、Depth=0.01μm以上、5.00μm未満)の関係式を満足するように、押し込み圧力Fzを加えて、ウェーハの表面に打痕深さDepthの打痕3を形成することが好ましい。このようにして打痕を形成すると、前記表面から順に、歪層4、DZ層1、BMD層2を含む、少なくとも3層の積層構造となる。このような条件で打痕3を形成すれば、転位の発生、伸長抑制効果を精度高く評価できる。
【0032】
打痕を形成した後、ローゼット長さを十分に伸長させるために、シリコンウェーハに熱処理を行うことが好ましい。熱処理を行うことで、転位伸展領域5が形成される(
図2)。ここでの熱処理としては、例えば、熱処理温度を850℃以上1200℃以下とすることができる。このように850℃以上とすればシリコンの脆性-延性
遷移温度以上であり、評価するにあたって十分な転位を伸長させることができる。また、1200℃以下とすれば、縦型熱処理炉で処理が可能である。
【0033】
熱処理時間は、例えば30分以上1時間以下とすることができる。このような範囲の時間であれば転位を伸長させるのに十分である。さらに、Ar雰囲気とすることができる。Arは転位の運動を阻害する効果がないため、ウェーハ自体の強度をより正確に評価することができるからである。特に、熱処理条件を900℃、1時間とすると、DZ層中の転位を効率よく伸長させることができ、熱処理後のBMD層への転位の吸収効果を、より正確に確認できる。その結果、転位の発生、伸長を抑制する能力がより高いものを得ることができる。
【0034】
次に、転位の長さを計測するために、選択エッチングを行い、転位を顕在化させる。選択エッチングは転位を顕在化させることができれば良く、その方法は特に限定されない。例えば、フッ化水素酸と硝酸と酢酸と水を混合したエッチング液(JISH0609-199中のC液)を用いたウェットエッチングを行うことができる。また、反応性イオンエッチング(RIE:Reactive Ion Etching)のようなドライエッチングを行っても良い。
【0035】
このようにして打痕から伸びる転位を顕在化させた後、その転位の長さ(ローゼット長さ)を測定する。
【0036】
上記目的を達成するために本発明者が行った調査結果を
図3に示す。
図3は、ローゼット長さと、DZ層厚、BMD密度の関係を示したものである。
図3に示すグラフの横軸は、前記温度900℃、1時間の熱処理を行う前のシリコン単結晶PWウェーハのローゼット長をレファレンスの基準値としたときの、基準値(レファレンス)と、各サンプルの前記温度900℃、1時間の熱処理を行った後のローゼット長の差である(以下、「ローゼット長差分値」という)。つまり、
図3の横軸のローゼット長差分値が正の値の範囲は、前記温度900℃、1時間の熱処理を行う前のシリコン単結晶PWウェーハよりも、前記温度900℃、1時間の熱処理を行った後のローゼット長が短くなったことを意味し、転位の発生、伸長の抑制効果が高いことを意味する。逆に、
図3の横軸のローゼット長差分値が負の値の範囲は、前記温度900℃、1時間の熱処理を行う前のシリコン単結晶PWウェーハよりも、前記温度900℃、1時間の熱処理を行った後のローゼット長が長くなったことを意味し、転位の発生、伸長の抑制効果がないことを意味する。
【0037】
また、
図3の縦軸の第1軸(左の縦軸)は、RTA処理及びBMD形成熱処理を行ったシリコン単結晶ウェーハのDZ層厚さを、縦軸の第2軸(右の縦軸)は、RTA処理及びBMD形成熱処理を行ったシリコン単結晶ウェーハのBMD層のBMD密度を示している。
【0038】
図3に示されるように、DZ層の厚さが12.5μm以下かつ、BMD層のBMD密度が1×10
11/cm
3以上の範囲では、ローゼット長差分値が正の値の領域の範囲となること、すなわち、転位の発生、伸長の抑制効果が高くなり、多層構造デバイス用に好適なウェーハとなることを見出した。DZ層の厚さが10μm以下であれば、より安定して上記効果を得ることができる。なお、後述の実施例1、比較例1の対比で詳しく説明するが、ローゼット長差分値が正の値の範囲となる条件は、RTA処理温度が1225℃以上の範囲である。また、DZ層の厚さを5μm以上としたのは、デバイス作製領域を確保するためである。
【0039】
本発明に係るシリコン単結晶ウェーハ100は、N
V領域のものである。そして、
図1に示すように、ウェーハの表面から順に、DZ層1と、該DZ層1の直下に位置するBMD層2を少なくとも有している。ここで、「直下に位置する」とは、「隣接する」と同じ意味である。また、BMD層2は、シリコン単結晶ウェーハ100のうちDZ層1を除く部分すべてがBMD層2であってもよいし、シリコン単結晶ウェーハ100のうちDZ層1以外の部分のさらに一部のみがBMD層2であってもよい。
【0040】
また、本発明に係るシリコン単結晶ウェーハは、特に、DZ層の厚さが5~12.5μm、好ましくは5~10μmであり、BMD層のBMD密度が1×1011/cm3以上である点に特徴を有している。DZ層の厚さとBMD層のBMD密度が、上記の範囲内にあることで、転位を吸収する効果が極めて高いシリコン単結晶ウェーハとなる。このようなシリコン単結晶ウェーハを用いて、多層構造デバイスを形成すると、デバイス形成領域に発生した転位の発生、伸長を抑制でき、スリップなどの欠陥の発生を抑制できる。
【0041】
また、本発明に係るシリコン単結晶ウェーハは、上記のようにして打痕を形成し、温度900℃、1時間の熱処理を行ったときに、熱処理後のDZ層の転位のローゼット長さが、BMD層を形成していないシリコン単結晶ウェーハ(PW)のDZ層の転位のローゼット長さより短くなるものである。このようなシリコン単結晶ウェーハは、転位の発生、伸長を抑制する能力がより高いものである。
【0042】
次に、本発明に係るシリコン単結晶ウェーハの製造方法について詳述する。
【0043】
厚さが5~12.5μmであるDZ層、及び、該DZ層の直下に位置しBMD密度が1×1011/cm3以上であるBMD層を少なくとも有するシリコン単結晶ウェーハを製造するためには、酸素濃度が12ppma(JEITA)以上、NV領域のシリコン単結晶ウェーハを用いる。酸素濃度の上限は特に限定されないが、例えば、17ppma(JEITA)以下とすることができる。このような仕様を満たすCWウェーハを準備し、まず、窒素含有雰囲気かつ温度1225℃以上でのRTA処理を行う。このRTA処理の熱処理条件は、10秒未満、降温速度30℃/秒以上とすることが好ましい。RTA処理の熱処理時間の下限は特に限定されず、例えば、1秒以上とすることができる。降温速度の上限も特に限定されないが、例えば、100℃/秒以下とすることができる。このように高温の熱処理温度から急速に降温させると、空孔の外方拡散を抑制する効果がより高く、深さ方向の空孔分布をより急峻なものとすることができ、その結果、BMD密度分布をより急峻なものとすることができる。なお、BMD密度の上限は特に限定されないが、例えば、1×1012/cm3以下とすることができる。
【0044】
RTA処理を行った後、鏡面研磨加工を行う。鏡面研磨加工条件は特に限定されず、通常の仕様を満たす鏡面研磨を行えばよい。
【0045】
鏡面研磨加工処理を行ったシリコン単結晶ウェーハに対して、BMD形成熱処理を行うことで、BMD密度が1×1011/cm3以上であるBMD層を形成する。このときのBMD形成のための熱処理条件は、アルゴン雰囲気、870~950℃、2時間以上とすることが好ましい。このような熱処理条件であれば、析出核サイズがある程度大きいもののみ成長するため、BMD分布をより急峻にすることができる。なお、熱処理の時間については、過度に長時間としてもBMD密度分布の変化は見られなくなるので、例えば8時間以下とすると効率的であり好ましい。
【実施例】
【0046】
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
【0047】
(実施例1)
まず、直径300mm、<100>、P型、10Ωcm、酸素濃度14ppma(JEITA)、欠陥領域が全面Nv領域の、シリコン単結晶CWウェーハを準備した。このCWウェーハに対し、RTA処理として、温度1225~1300℃、時間9秒、NH
3+Ar雰囲気での熱処理を行った。その後、狙い取り代を6μmとしてPW加工を行った。これによりRTA処理で形成された窒化膜が除去された。最後に、BMD形成熱処理として、温度1200℃、時間2時間、Ar雰囲気での熱処理を行った。得られたシリコン単結晶ウェーハについて、DZ層厚、BMD密度の測定を行った。DZ層厚は6.7~10.5μm、BMD密度は1.8×10
11~4.9×10
11/cm
3であった。また、
図4に、RTA処理温度1300℃、DZ層厚さ6.7μm、BMD密度4.9×10
11/cm
3のときの、断面TEM画像を示す。
【0048】
また、同様のCWを使用し、RTA処理及びBMD形成熱処理を行った後のウェーハ表面に、0.24~2.9Nの押し込み圧力で、1~5μmの深さの打痕を形成した後、900℃、1時間の熱処理を行う前後でローゼット試験によりローゼット長の測定を行った。これにより得られたローゼット長の差をローゼット長差分値として算出した。
【0049】
(比較例1)
RTA処理温度を1150℃~1200℃とした点以外は実施例1と同様にして処理、評価を行った。DZ層厚は14.7~19.4μm、BMD密度は3.5×109~6.6×1010/cm3であった。
【0050】
実施例1のローゼット長差分値は、2~13μmであった。一方、比較例1のローゼット長差分値は、-3~-12μmであった。このように、実施例のシリコン単結晶ウェーハでは、転位の発生、伸長を効果的に抑制できることがわかる。転位を伸長(成長)させる熱処理後の転位のローゼット長さが短い場合は、DZ層の直下に高密度のBMD層を形成したことによって、転位を吸収する効果が得られたことを示している。
【0051】
(実施例2)
酸素濃度12ppma(JEITA)のシリコン単結晶CWウェーハを用い、RTA処理温度を1225~1250℃としたこと以外は実施例1と同じ条件でサンプルの作製を行った。得られたシリコン単結晶ウェーハのDZ層厚は10.3~12.3μm、BMD密度は1.3×1011~1.7×1011/cm3であった。ローゼット長差分値は、0.5~6.0μmだった。
【0052】
(比較例2)
酸素濃度12ppma(JEITA)のシリコン単結晶CWウェーハを用い、RTA処理温度を1175~1200℃としたこと以外は実施例1と同じ条件でサンプルの作製を行った。得られたシリコン単結晶ウェーハのDZ層厚は15.7~18.7μm、BMD密度は5.4×109~7.1×1010/cm3であった。ローゼット長差分値は、-2.0~-5.5μmだった。
【0053】
実施例2及び比較例2の結果を、
図5に示す。実施例2では、ローゼット長差分値が正の範囲となるシリコン単結晶ウェーハを得ることができた。
【0054】
(比較例3)
酸素濃度11ppma(JEITA)のシリコン単結晶CWウェーハを用い、RTA処理温度を1225~1300℃としたこと以外は実施例1と同じ条件でサンプルの作製を行った。得られたシリコン単結晶ウェーハのDZ層厚は21.5~33.0μm、BMD密度は1.0×109~4.6×109/cm3であった。ローゼット長差分値は、-5.0~-12.0μmだった。
【0055】
比較例3の結果を、
図6に示す。酸素濃度が12ppma(JEITA)未満の場合、RTA処理温度を高くしても、ローゼット長差分値が正となるシリコン単結晶ウェーハを得ることができなかった。
【0056】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。