ホーム > 特許ランキング > 日本電信電話株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-11-28
(45)【発行日】2023-12-06
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
H01L 21/338 20060101AFI20231129BHJP
H01L 29/812 20060101ALI20231129BHJP
H01L 29/778 20060101ALI20231129BHJP
H01L 21/336 20060101ALI20231129BHJP
H01L 29/78 20060101ALI20231129BHJP
H01L 21/28 20060101ALI20231129BHJP
H01L 29/423 20060101ALI20231129BHJP
H01L 29/49 20060101ALI20231129BHJP
H01L 29/41 20060101ALI20231129BHJP
【ＦＩ】
H01L29/80 B
H01L29/80 H
H01L29/78 301B
H01L29/78 301Y
H01L29/80 F
H01L21/28 301B
H01L29/58 G
H01L29/44 S
【請求項の数】
7
(21)【出願番号】P 2022522090
(86)(22)【出願日】2020-05-11
(86)【国際出願番号】 JP2020018776
(87)【国際公開番号】W WO2021229629
(87)【国際公開日】2021-11-18
【審査請求日】2022-08-26
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３１年度、総務省「テラヘルツセンシングシステム基盤技術の研究開発」委託事業、産業技術力強化法第１７条の適用を受ける特許出願
(73)【特許権者】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
(74)【代理人】
【識別番号】100098394
【弁理士】
【氏名又は名称】山川 茂樹
(74)【代理人】
【識別番号】100153006
【弁理士】
【氏名又は名称】小池 勇三
(74)【代理人】
【識別番号】100064621
【弁理士】
【氏名又は名称】山川 政樹
(74)【代理人】
【識別番号】100121669
【弁理士】
【氏名又は名称】本山 泰
(72)【発明者】
【氏名】堤 卓也
(72)【発明者】
【氏名】松崎 秀昭
【審査官】杉山 芳弘
(56)【参考文献】
【文献】特開平０９－０９２６６０（ＪＰ，Ａ）
【文献】特開２００４－３１１８６９（ＪＰ，Ａ）
【文献】特開２０１３－２２９４９９（ＪＰ，Ａ）
【文献】特開２００５－２６０１７２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７７８
Ｈ０１Ｌ ２９／８１２
Ｈ０１Ｌ ２１／３３８
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２１／２８
Ｈ０１Ｌ ２９／４２３
Ｈ０１Ｌ ２９／４１
(57)【特許請求の範囲】
【請求項1】
半導体基板の上に形成された、バッファ層、チャネル層、障壁層、キャリア供給層と、前記障壁層に、厚さ方向の途中まで形成された凹部と、
前記凹部に一部が貫入して前記障壁層の上に形成されたゲート電極と、
前記ゲート電極を挟んで前記障壁層の上に形成されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極と前記障壁層との間に形成されたキャップ層と、
前記凹部の底部および側面と前記ゲート電極との間に形成され、前記障壁層を構成する物質の酸化物から構成されたゲート絶縁層と
を備え、
前記障壁層は、ＩｎＡｌＡｓから構成されている半導体装置。
【請求項2】
請求項１記載の半導体装置において、ゲート絶縁層は、Ｉｎ酸化物の層およびＡｌ酸化物の層から構成されていることを特徴とする半導体装置。
【請求項3】
半導体基板の上に、バッファ層、チャネル層、障壁層、キャリア供給層、キャップ層が形成された状態とする第１工程と、前記キャップ層の上に、互いに離間してソース電極およびドレイン電極を形成する第２工程と、
前記ソース電極と前記ドレイン電極との間のゲート形成領域の前記キャップ層に、前記キャップ層を貫通する開口を形成する第３工程と、
前記開口の領域内の前記障壁層に、厚さ方向の途中まで凹部を形成する第４工程と、
前記凹部の底部および側面の前記障壁層を酸化することで、前記障壁層を構成する物質の酸化物から構成されたゲート絶縁層を形成する第５工程と、
前記ゲート絶縁層が形成された前記凹部に、一部が貫入して前記障壁層の上に配置されたゲート電極を形成する第６工程と
を備え、
前記障壁層は、ＩｎＡｌＡｓから構成されている半導体装置の製造方法。
【請求項4】
請求項３記載の半導体装置の製造方法において、前記第５工程は、酸化剤を含む溶液を用いたウエット処理により前記ゲート絶縁層を形成する
ことを特徴とする半導体装置の製造方法。
【請求項5】
請求項４記載の半導体装置の製造方法において、前記第４工程は、ウエットエッチングにより前記凹部を形成し、
前記第５工程は、前記第４工程におけるウエットエッチングの後で、処理対象箇所を乾燥させることなく前記ゲート絶縁層を形成する
ことを特徴とする半導体装置の製造方法。
【請求項6】
請求項３記載の半導体装置の製造方法において、前記第５工程は、酸素を含むガスによるプラズマを用いたドライ処理により前記ゲート絶縁層を形成する
ことを特徴とする半導体装置の製造方法。
【請求項7】
請求項４記載の半導体装置の製造方法において、前記第４工程は、密閉されて減圧された処理雰囲気における原子層エッチングにより前記凹部を形成し、
前記第５工程は、前記原子層エッチングに引き続き、処理雰囲気を大気解放することなく、前記ゲート絶縁層を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、化合物半導体から構成された半導体装置およびその製造方法に関する。
【背景技術】
【0002】
０．３～３．０ＴＨｚの電磁波周波数帯であるテラヘルツ波の性質には、数１０Ｇｂ／ｓを超える高速無線通信や、３次元イメージングによる非破壊内部検査、電磁波吸収を利用した成分分析など、これまでにはない新たなアプリケーション創出の可能性が秘められている。
【0003】
テラヘルツ波によるアプリケーションを実現する場合には、これを構成する電子デバイスにもより良好な高周波特性が必要とされる。一般的に、良好な高周波特性を有する電子デバイスとして、物性的に特に高い電子移動度を有する化合物半導体を材料とした電界効果型トランジスタが用いられる。
【0004】
上述した電界効果型トランジスタは、半導体基板と、半導体基板の上に形成される半導体積層構造と、半導体積層構造の表面に形成されるゲート電極、およびゲート電極の両脇に形成されるソース電極、ドレイン電極から構成される。特に、高周波特性に優れる高電子移動度トランジスタは、半導体基板の側から、バッファ層、チャネル層、障壁層、ストッパ層、キャップ層、パッシベーション層が順次に積層されて構成されている。また、キャリア供給層が、チャネル層に対して障壁層側もしくはチャネル層に対してバッファ層側に形成される。この構成において、素子特性の設計に応じて、キャリア供給層の位置や不純物のドープ量が設計される。
【0005】
この種の電界効果型トランジスタでは、ゲート電極に対して電位を印加すると、印加した電位の強度に応じ、キャリア供給層からチャネル層に対してキャリアが供給されて形成される２次元電子ガスの濃度が変調され、ソース電極、ドレイン電極間に形成された伝導チャネルを通じて電子が移動する。この電子（キャリア）が移動（走行）する伝導チャネルが形成されるチャネル層とキャリア供給層とは、空間的に分離され、キャリア供給層における不純物による散乱が抑制される。このため、上述した電界効果型トランジスタでは、電子移動度を向上させることができ、高周波動作を実現することができる。
【0006】
電界効果型トランジスタの高周波特性を向上させるためには，短チャネル効果の抑制が重要であり、ゲート電極とチャネルとの間の距離を短縮することが有効である。しかしゲート電極とチャネルとの間の距離を単純に短縮するだけでは、ゲート電極の電子からみた障壁の厚さが薄くなり、電子のトンネリングが生じてゲート電極からの漏れ電流が増加する。
【0007】
この問題に対処するため、ゲート電極と障壁層との間に高い障壁高さを有するゲート酸化層を形成し、ＭＯＳ型の電界効果型トランジスタとする方法が一般的である。ゲート絶縁層を、障壁層に比べ高誘電率の材料から構成し、実効的なゲート絶縁層の厚さを薄くしている。非特許文献１に記載された技術では、ウエット処理によって障壁層のエッチングを高い精度で実施し、ゲート電極と障壁層との間の距離を短縮している。この技術では、障壁層のエッチング処理に引き続いて、原子層堆積法により高い誘電率を有する材料を堆積してゲート絶縁層を形成している。非特許文献１に記載された技術では、上述したことにより、良好な特性を有するＭＯＳ型電界効果型トランジスタを実現している。
【先行技術文献】
【非特許文献】
【0008】
【文献】J. Lin et al., "A Novel Digital Etch Technique for Deeply Scaled III-V MOSFETs", IEEE Electron Device Letters, vol. 35, no. 4, pp. 440-442, 2014.
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、上述した技術では、ゲート絶縁層の形成に原子層堆積法を適用していることから、製造工程のスループットが低下する。原子層堆積法では，堆積対象表面の水和化と、プリカーサ導入による酸化とを交互に繰り返し、原子層単位で酸化層を形成する技術である。このため、目的の膜厚を有するゲート絶縁層を形成するためには、上記のサイクルを相当数繰り返す必要があり、製造にかかるスループットが低下する。このように、従来の技術では、良好な特性を有するＭＯＳ型電界効果型トランジスタが、高いスループットで製造することができないという問題があった。
【0010】
本発明は、以上のような問題点を解消するためになされたものであり、良好な特性を有するＭＯＳ型電界効果型トランジスタが、高いスループットで製造できるようにすることを目的とする。
【課題を解決するための手段】
【0011】
本発明に係る半導体装置は、半導体基板の上に形成された、バッファ層、チャネル層、障壁層、キャリア供給層と、障壁層に、厚さ方向の途中まで形成された凹部と、凹部に一部が貫入して障壁層の上に形成されたゲート電極と、ゲート電極を挟んで障壁層の上に形成されたソース電極およびドレイン電極と、ソース電極およびドレイン電極と障壁層との間に形成されたキャップ層と、凹部の底部および側面とゲート電極との間に形成され、障壁層を構成する物質の酸化物から構成されたゲート絶縁層とを備える。
【0012】
また、本発明に係る半導体装置の製造方法は、半導体基板の上に、バッファ層、チャネル層、障壁層、キャリア供給層、キャップ層が形成された状態とする第１工程と、キャップ層の上に、互いに離間してソース電極およびドレイン電極を形成する第２工程と、ソース電極とドレイン電極との間のゲート形成領域のキャップ層に、キャップ層を貫通する開口を形成する第３工程と、開口の領域内の障壁層に、厚さ方向の途中まで凹部を形成する第４工程と、凹部の底部および側面の障壁層を酸化することで、障壁層を構成する物質の酸化物から構成されたゲート絶縁層を形成する第５工程と、ゲート絶縁層が形成された凹部に、一部が貫入して障壁層の上に配置されたゲート電極を形成する第６工程とを備える。
【発明の効果】
【0013】
以上説明したように、本発明によれば、障壁層を構成する物質の酸化物から構成されたゲート絶縁層を用いるので、良好な特性を有するＭＯＳ型電界効果型トランジスタが、高いスループットで製造できるようになる。
【図面の簡単な説明】
【0014】
【発明を実施するための形態】
【0015】
以下、本発明の実施の形態に係る半導体装置について図１を参照して説明する。なお、図１は、ゲート長方向に平行な断面を示している。この半導体装置は、電界効果型トランジスタであり、半導体基板１０１の上に形成された、バッファ層１０２、チャネル層１０３、障壁層１０４、キャリア供給層１０５、ゲート電極１０８、ソース電極１１０、およびドレイン電極１１１を備える。なお、実施の形態では、半導体基板１０１の上に、バッファ層１０２、チャネル層１０３、障壁層１０４が、これらの順に積層されている。なお、チャネル層１０３、障壁層１０４の積層順は、上述した構成に限るものではない。
【0016】
半導体基板１０１は、例えば半絶縁性のＩｎＰから構成されている。バッファ層１０２は、例えば、ＩｎＡｌＡｓから構成され、層厚１００～３００ｎｍとされている。チャネル層１０３は、例えば、ＩｎＧａＡｓから構成され、層厚５～２０ｎｍとされている。障壁層１０４は、例えば、ＩｎＡｌＡｓから構成され、層厚５～２０ｎｍとされている。キャリア供給層１０５は、例えば、よく知られたシートドープにより、障壁層１０４に形成され、不純物としてＳｉが１×１０19ｃｍ-3ドープされている。実施の形態では、障壁層１０４の上に、ストッパ層１０６を備える。ストッパ層１０６は、例えば、ＩｎＰから構成され、層厚２～５ｎｍとされている。これらは、例えば、有機金属気相成長法や分子線エピタキシー法などにより結晶成長することで形成できる。
【0017】
この半導体装置は、障壁層１０４に、厚さ方向の途中まで形成された凹部１０４ａを備える。凹部１０４ａは、ゲート幅方向に延在する溝である。ゲート電極１０８は、凹部１０４ａに、一部が貫入して障壁層１０４の上に形成されている。ゲート電極１０８は、断面視Ｔ字型とされ、凹部１０４ａに貫入した貫入部１０８ａ、貫入部１０８ａの上に連続して形成され、ゲート長方向の長さが短い脚部１０８ｂ、脚部１０８ｂの上に連続して形成され、ゲート長方向の長さが脚部１０８ｂより長い頭部１０８ｃを備える。ゲート電極１０８は、例えば、白金や金から構成することができる。
【0018】
ソース電極１１０およびドレイン電極１１１は、ゲート電極１０８を挟んで障壁層１０４の上に形成されている。ソース電極１１０およびドレイン電極１１１は、例えば、Ｔｉ／Ｐｔ／Ａｕから構成することができる。また、ソース電極１１０およびドレイン電極１１１と障壁層１０４との間には、キャップ層１０７が形成されている。キャップ層１０７は、例えば、Ｓｉが１×１０19～２×１０19ｃｍ-3にドープされたＩｎＧａＡｓから構成されている。キャップ層１０７には、開口１０７ａが形成されている。開口１０７ａに、ゲート電極１０８が配置されている。
【0019】
また、実施の形態に係る半導体装置（電界効果型トランジスタ）は、凹部１０４ａの底部および側面とゲート電極１０８（貫入部１０８ａ）との間に、ゲート絶縁層１０９を備える。ゲート絶縁層１０９は、障壁層１０４を構成する物質の酸化物から構成されたている。ゲート絶縁層１０９は、例えば、Ｉｎ酸化物の層およびＡｌ酸化物の層から構成されている。
【0020】
ゲート電極１０８とチャネルとの間隔を単純に短縮した状態では，ゲート電極１０８の電子からみた障壁層１０４の厚さが薄くなり，電子のトンネリングが生じてゲート電極１０８からの漏れ電流が増加する。この問題を回避するために，ゲート絶縁層１０９を用いる。
【0021】
【0022】
まず、図２Ａに示すように、半導体基板１０１の上に、バッファ層１０２、チャネル層１０３、障壁層１０４、キャリア供給層１０５、キャップ層１０７を形成する（第１工程）。
【0023】
例えば、半導体基板１０１の上に、バッファ層１０２，チャネル層１０３，障壁層１０４，キャップ層１０７を有機金属気相成長法や分子線エピタキシー法などにより結晶成長することで順次積層する。また、障壁層１０４には、シートドープによりキャリア供給層１０５を形成する。また、実施の形態では、キャリア供給層１０５とキャップ層１０７との間にストッパ層１０６を形成する。また、素子間分離のために、ウエットエッチングまたはドライエッチングによるパターニングで、メサ領域を形成する。
【0024】
次に、図２Ｂに示すように、キャップ層１０７の上に、互いに離間してソース電極１１０およびドレイン電極１１１を形成する（第２工程）。ソース電極１１０およびドレイン電極１１１は、ゲート電極１０８を形成する領域を挟んで形成する。例えば、キャップ層１０７上に、Ｔｉ／Ｐｔ／Ａｕを堆積して金属膜を形成し、この金属膜を公知のフォトリソグラフィ技術とエッチング技術とによりパターニングすることで、ソース電極１１０およびドレイン電極１１１を形成する。また、公知のリフトオフ法により、ソース電極１１０およびドレイン電極１１１を形成することも可能である。ソース電極１１０，ドレイン電極１１１は、キャップ層１０７にオーミック接合する。
【0025】
次に、図２Ｃに示すように、キャップ層１０７に、キャップ層１０７を貫通する開口１０７ａを形成する（第３工程）。公知のリソグラフィ技術とエッチング技術とによりキャップ層１０７をパターニングすることで、開口１０７ａを形成する。
【0026】
例えば、絶縁材料やレジストなどによるマスクパターン（不図示）を用い、クエン酸やリン酸などによるエッチング液をエッチャントとして用いたウエットエッチングにより、キャップ層１０７を選択的にエッチングすることで、開口１０７ａが形成できる。このエッチングにおいて、ＩｎＰからなるストッパ層１０６は、上述したエッチング液ではほとんどエッチングされず、エッチングの停止層（ストッパ層）となり、障壁層１０４がエッチングされることを防ぐことができる。このようにストッパ層１０６を用いることで、深さ（厚さ）方向に対して制御性のよいエッチングができる。なお、ソース電極１１０およびドレイン電極１１１は、開口１０７ａを形成した後に形成してもよく、これらの作製の順序は、トランジスタ作製工程検討の範囲内である。
【0027】
次に、図２Ｄに示すように、開口１０７ａの領域内の障壁層１０４に、厚さ方向の途中まで凹部１０４ａを形成する（第４工程）。実施の形態では、ストッパ層１０６を形成しているので、ストッパ層１０６を貫通し、障壁層１０４の厚さ方向の途中まで、凹部１０４ａを形成する。凹部１０４ａの深さは，ストッパ層１０６の厚さを超え、ストッパ層１０６と障壁層１０４との厚さの和を超えない範囲で設定される。例えば、典型的には、ストッパ層１０６の厚さが５ｎｍ，ストッパ層１０６と障壁層１０４の厚さの和が２０ｎｍの場合，凹部１０４ａの深さは５ｎｍ～２０ｎｍの範囲で設定される。
【0028】
凹部１０４ａは、例えば、表面側からの酸化による酸化層の形成と酸化層の除去とによるエッチング処理で形成することができる。例えば、凹部１０４ａを形成する領域に開口を有するマスクパターン（不図示）を用い、ストッパ層１０６および障壁層１０４を表面側から選択的に酸化し、この酸化により形成された酸化層をウエットエッチングにより選択的に除去する。
【0029】
例えば、過酸化水素系の溶液（酸化プロセス）と、クエン酸やリン酸系のエッチャント（エッチングプロセス）とに、交互に浸漬させることで、上述した酸化層の形成と酸化層の除去とが実施できる。酸化プロセスでは、エッチング対象の層の露出している表面に、サブナノメートルの厚さのごく薄い酸化層を形成し、エッチングプロセスでは、ごく薄い酸化層を除去するものであり、浸漬（処理）時間ではなく、２つのプロセスの繰り返し回数でエッチング量を精密に制御することが可能である。
【0030】
また、凹部１０４ａは、よく知られた原子層エッチングにより形成することもできる。原子層エッチングでは、例えば、所定のプラズマ処理装置を用い、塩素ガスのプラズマを用いた原子層最表面に対する化学修飾プロセスと、アルゴンガスのプラズマを用いた、化学修飾層のエッチングプロセスとを交互に行う。このエッチング処理方法においても、２つのプロセスの繰り返し回数でエッチング量を精密に制御することが可能である。
【0031】
次に、図２Ｅに示すように、凹部１０４ａの底部および側面の障壁層１０４を酸化することで、障壁層１０４を構成する物質の酸化物から構成されたゲート絶縁層１０９を形成する（第５工程）。
【0032】
障壁層１０４の酸化によるゲート絶縁層１０９の形成は、例えば、酸化剤を含む溶液を用いたウエット処理により実施できる。ウエット処理では，例えば過酸化水素などの酸化剤により，ＩｎやＡｌなどの構成物質を局所的に酸化する。このウエット処理（第５工程）は、前述した凹部１０４ａの形成（第４工程）に連続して実施し、凹部１０４ａにおけるウエットエッチングの後で、処理対象箇所を乾燥させることなくゲート絶縁層１０９を形成することができる。
【0033】
前述したように、凹部１０４ａの形成において、過酸化水素の溶液による酸化プロセスと、クエン酸やリン酸系のエッチャントによるエッチングプロセスとを交互に実施して凹部１０４ａを形成し、これに続いて、過酸化水素の溶液による酸化プロセスで酸化を実施する。この処理では、凹部１０４ａの形成と、ゲート絶縁層１０９の形成とを、連続して実施でき、処理対象箇所を乾燥させることがないので、界面欠陥の少ない、良好な半導体と酸化層との界面を形成することができる。
【0034】
ここで、障壁層１０４を構成するＩｎＡｌＡｓを酸化することで、Ｉｎ、Ａｌ、Ａｓの各々の酸化物が形成される。酸化インジウム（Ｉｎ2Ｏ3）は、誘電率が１０～２０と比較的高くそのバンドギャップも２．５～３．５ｅＶと比較的高い。また酸化アルミニウム（Ａｌ2Ｏ3）は、誘電率が１０程度ではあるが、バンドギャップは６～９ｅＶと非常に高い。従って、障壁層１０４を酸化することで形成され、上述した酸化物から構成されるゲート絶縁層１０９は、高い誘電率およびバンドギャップを有するものとなり、電子にとって障壁の高い層となる。この結果、ゲート絶縁層１０９を用いることで、良好なＭＯＳ構造を形成することができる。
【0035】
上述したウエット処理により形成されるゲート絶縁層１０９は、Ｉｎ酸化物の層およびＡｌ酸化物の層から構成されるものとなる。例えば、クエン酸によってＩｎＡｌＡｓをエッチングすると、この条件により、Ｉｎ2Ｏ3が表面側（ゲート電極側）に偏析し，Ａｌ2Ｏ3やインジウム・Ａｌ酸化物が、内側（チャネル層側）に形成されるようになる。この場合、半導体との界面で高いバンドギャップを有し、かつゲート電極側には電界を集中させ短チャネル効果抑制に有効な高誘電率を有する２層以上の構成成分からなるゲート絶縁層１０９を形成することができるようになる。このように、ゲート絶縁層１０９は、Ｉｎ酸化物の層とＡｌ酸化物の層との２層構造以上から構成することができ、各層の構成成分はＩｎ酸化物またはＡｌ酸化物、もしくはこれらが混合した酸化物から構成されたものとなる。
【0036】
上述したウエット処理により形成するゲート絶縁層１０９の厚さは、処理液に対する浸漬時間や、処理液の温度によって、「Luke's model」に従った正確な制御が可能であり、０．５～５ｎｍの範囲のいずれかの厚さに、制御性よく形成することができる。
【0037】
ゲート絶縁層１０９の厚さは、ストッパ層１０６と障壁層１０４との厚さの和の１／２を超えない範囲で形成する。例えば、ストッパ層１０６と障壁層１０４の厚さの和が２０ｎｍの場合、ゲート絶縁層１０９の厚さは１０ｎｍ以下，典型的には１／１０の厚さとなる２ｎｍ程度とすることができる。
【0038】
また、障壁層１０４の酸化によるゲート絶縁層１０９の形成（第５工程）は、例えば、酸素を含むガスによるプラズマを用いたドライ処理により実施することもできる。この場合、凹部１０４ａの形成（第４工程）を、原子層エッチングにより実施することで、この処理時引き続き、処理雰囲気を大気解放することなく、ゲート絶縁層１０９を形成することができ、特に品質の良い半導体と絶縁層の界面を得ることができる。
【0039】
まず、よく知られた原子層エッチングを実施する処理装置を用い、密閉されて減圧された処理雰囲気における原子層エッチングにより凹部１０４ａを形成する（第４工程）。例えば、所定の処理装置を用い、塩素ガスのプラズマを用いた原子層最表面に対する化学修飾プロセスと、アルゴンガスのプラズマを用いた、化学修飾層のエッチングプロセスとを交互に行い、凹部１０４ａを形成する。この原子層エッチングに引き続き、処理雰囲気（処理室）を大気解放することなく、処理室に酸素ガスを導入し、導入した酸素ガスのプラズマを生成する。生成した酸素ガスのプラズマを作用させることで、凹部１０４ａの側面および底面に露出している部分の障壁層１０４を酸化し、ゲート絶縁層１０９を形成する。
【0040】
なお、処理室内に酸素ガスを導入する前に、低真空下で処置対象を加熱し、他の構成元素に対して蒸気圧の高いＡｓを昇華させることで選択に除去してから、上述した酸素プラズマを用いてＩｎおよびＡｌを酸化させることで、ゲート絶縁層１０９を形成することもできる。このドライ処理によるゲート絶縁層１０９の形成においても、前述したウエット処理の場合と同様に、酸素プラズマのパワーや試料温度によって、厚さを正確に制御することができる。
【0041】
以上のようにしてゲート絶縁層１０９を形成した後、ゲート絶縁層１０９が形成された凹部１０４ａに、一部が貫入して障壁層１０４の上に配置されたゲート電極１０８を形成する（第６工程）。これにより、図１に示す電界効果型トランジスタが得られる。例えば、凹部１０４ａの形成において、ゲート電極１０８を形成する箇所に開口を有するマスクパターンを用い、このマスクパターンを除去することなくゲート絶縁層１０９を形成する。ゲート絶縁層１０９を形成した後、上記マスクパターンが形成されている状態で、ゲート電極材料を、例えば、スパッタ法などにより堆積する。この後、マスクパターンを除去（リフトオフ）すれば、ゲート電極１０８を形成することができる。
【0042】
例えば、ドライ処理によりゲート絶縁層１０９を形成する場合、ゲート絶縁層１０９を形成した処理室の真空状態を維持しながら、上述したゲート電極材料の体積を実施することができる。このようにしてゲート電極１０８を形成することで、ゲート絶縁層１０９の表面が、大気に触れることが無い。この結果、大気に触れることなどによる、ゲート絶縁層１０９の表面に対するコンタミネーションの付着などが防止できる。この結果、ゲート電極１０８とゲート絶縁層１０９との界面の欠陥を低減することができ，特性改善に有利に作用する。
【0043】
以上に説明したように、本発明によれば、障壁層を構成する物質の酸化物から構成されたゲート絶縁層を用いるので、良好な特性を有するＭＯＳ型電界効果型トランジスタが、高いスループットで製造できるようになる。
【0044】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【符号の説明】
【0045】
１０１…半導体基板、１０２…バッファ層、１０３…チャネル層、１０４…障壁層、１０４ａ…凹部、１０５…キャリア供給層、１０６…ストッパ層、１０７…キャップ層、１０８…ゲート電極、１０８ａ…貫入部、１０８ｂ…脚部、１０８ｃ…頭部、１０９…ゲート絶縁層、１１０…ソース電極、１１１…ドレイン電極。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】