特許 7394655 撮像装置及び放射線撮像装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-11-30

(45)【発行日】2023-12-08

(54)【発明の名称】撮像装置及び放射線撮像装置

(51)【国際特許分類】

   H04N 25/76 20230101AFI20231201BHJP

   H04N 25/70 20230101ALI20231201BHJP

   H04N 25/30 20230101ALI20231201BHJP

   H01L 27/146 20060101ALI20231201BHJP

   H01L 27/144 20060101ALI20231201BHJP

   H01L 29/786 20060101ALI20231201BHJP

【ＦＩ】

H04N25/76

H04N25/70

H04N25/30

H01L27/146 A

H01L27/146 C

H01L27/144 K

H01L29/78 613Z

H01L29/78 614

【請求項の数】 6

(21)【出願番号】P 2020030559

(22)【出願日】2020-02-26

(65)【公開番号】P2021136538

(43)【公開日】2021-09-13

【審査請求日】2023-01-26

(73)【特許権者】

【識別番号】000004352

【氏名又は名称】日本放送協会

(74)【代理人】

【識別番号】100106002

【弁理士】

【氏名又は名称】正林 真之

(74)【代理人】

【識別番号】100120891

【弁理士】

【氏名又は名称】林 一好

(72)【発明者】

【氏名】堺 俊克

(72)【発明者】

【氏名】佐藤 弘人

(72)【発明者】

【氏名】相原 聡

(72)【発明者】

【氏名】高木 友望

(72)【発明者】

【氏名】今村 弘毅

【審査官】鈴木 明

(56)【参考文献】

【文献】特開２００７－０６０３５０（ＪＰ，Ａ）

【文献】特開２０１１－２１１１７１（ＪＰ，Ａ）

【文献】特開平１０－１０８０７５（ＪＰ，Ａ）

【文献】特開２０１８－００７２１３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ２５／００－２５／７９

Ｈ０１Ｌ ２７／１４－２７／１４８

Ｈ０１Ｌ ２９／７８６

(57)【特許請求の範囲】

【請求項1】

複数の行及び複数の列を構成する複数の画素が配置された画素アレイと、前記複数の列に対応して設けられた複数の信号線と、を備えた撮像装置であって、
各画素は、光電変換素子と、前記光電変換素子から出力される電気信号を増幅する増幅トランジスタと、増幅された電気信号を前記信号線に出力する選択トランジスタとを有し、
前記増幅トランジスタは薄膜トランジスタであって、該薄膜トランジスタは第１の制御電極と第２の制御電極とを有し、
前記第１の制御電極と前記第２の制御電極との一方に、前記薄膜トランジスタのしきい値を調整する調整電圧を画素ごとに生成して印加する調整電圧生成部を備える撮像装置。

【請求項2】

前記複数の信号線はそれぞれ薄膜トランジスタで構成される負荷トランジスタを備えている、請求項１に記載の撮像装置。

【請求項3】

前記負荷トランジスタは、第３の制御電極と第４の制御電極とを有し、
前記調整電圧を第１調整電圧としたとき、前記第３の制御電極と前記第４の制御電極との一方に、前記負荷トランジスタのしきい値を調整する第２調整電圧を前記信号線ごとに印加する調整電圧印加部を備える請求項２に記載の撮像装置。

【請求項4】

前記画素アレイの複数の画素行を順次選択して前記画素アレイから前記複数の信号線に信号を出力する走査回路部を備え、
前記調整電圧生成部は、前記走査回路部が前記画素アレイの一画素行を選択する行選択期間と同時のタイミングで、前記一画素行の各増幅トランジスタに前記調整電圧を印加する請求項１から３のいずれか１項に記載の撮像装置。

【請求項5】

前記画素アレイの複数の画素行を順次選択して前記画素アレイから前記複数の信号線に信号を出力する走査回路部を備え、
前記調整電圧印加部は、前記走査回路部が前記画素アレイの一画素行を選択する行選択期間と同時のタイミングで、前記信号線の前記負荷トランジスタに前記第２調整電圧を印加する請求項３に記載の撮像装置。

【請求項6】

請求項１から５のいずれか1項に記載の撮像装置と、少なくとも前記光電変換素子上に設けられた、放射線を光に変換するシンチレータとを備える放射線撮像装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、撮像装置及び放射線撮像装置に係り、特に画素内に増幅トランジスタを備えた撮像装置及び当該撮像装置を用いた放射線撮像装置に関する。

【背景技術】

【0002】

従来から、各画素に増幅トランジスタを設けた、いわゆるＡＰＳ（アクティブピクセルセンサ）撮像素子において、信号を増幅する増幅トランジスタとして多結晶ＳｉＴＦＴを用いた例（特許文献１）、ａ－ＳｉＴＦＴを用いた例（特許文献２）、及びアモルファス酸化物半導体ＴＦＴを用いた例（特許文献３）が知られている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開昭５８－０６８９６８号公報

【文献】特開昭６０－０９１６６６号公報

【文献】特開２０１６－２５５７２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

画素内に増幅トランジスタを設けたＡＰＳ撮像素子では、薄膜トランジスタ（ＴＦＴ）の製造上のばらつきに起因するしきい値電圧のばらつきの影響が大きく、これがソースフォロワ回路の動作不良につながり、素子の歩留まりが低下するという課題があった。

【0005】

本発明は、画素内に増幅トランジスタを備えた撮像装置において、ＴＦＴの製造上のばらつきに起因するしきい値電圧のばらつきによる素子の歩留まり低下を防ぐことが可能な撮像装置及び当該撮像装置を用いた放射線撮像装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

（１）本発明の第１の態様は、複数の行及び複数の列を構成する複数の画素が配置された画素アレイと、前記複数の列に対応して設けられた複数の信号線と、を備えた撮像装置であって、
各画素は、光電変換素子と、前記光電変換素子から出力される電気信号を増幅する増幅トランジスタと、増幅された電気信号を前記信号線に出力する選択トランジスタとを有し、
前記増幅トランジスタは薄膜トランジスタであって、該薄膜トランジスタは第１の制御電極と第２の制御電極とを有し、
前記第１の制御電極と前記第２の制御電極との一方に、前記薄膜トランジスタのしきい値を調整する調整電圧を画素ごとに生成して印加する調整電圧生成部を備える撮像装置である。

【0007】

（２）上記（１）の撮像装置において、前記複数の信号線はそれぞれ薄膜トランジスタで構成される負荷トランジスタを備えていてもよい。

【0008】

（３）上記（２）の撮像装置において、前記負荷トランジスタは、第３の制御電極と第４の制御電極とを有し、
前記調整電圧を第１調整電圧としたとき、前記第３の制御電極と前記第４の制御電極との一方に、前記負荷トランジスタのしきい値を調整する第２調整電圧を前記信号線ごとに印加する調整電圧印加部を備えていてもよい。

【0009】

（４）上記（１）から（３）のいずれかの撮像装置において、前記画素アレイの複数の画素行を順次選択して前記画素アレイから前記複数の信号線に信号を出力する走査回路部を備え、
前記調整電圧生成部は、前記走査回路部が前記画素アレイの一画素行を選択する行選択期間と同時のタイミングで、前記一画素行の各増幅トランジスタに前記調整電圧を印加してもよい。

【0010】

（５）上記（３）の撮像装置において、前記画素アレイの複数の画素行を順次選択して前記画素アレイから前記複数の信号線に信号を出力する走査回路部を備え、
前記調整電圧印加部は、前記走査回路部が前記画素アレイの一画素行を選択する行選択期間と同時のタイミングで、前記信号線の前記負荷トランジスタに前記第２調整電圧を印加してもよい。

【0011】

（６）本発明の第２の態様は、上記（１）から（５）のいずれかの撮像装置と、少なくとも前記光電変換素子上に設けられた、放射線を光に変換するシンチレータとを備える放射線撮像装置である。

【発明の効果】

【0012】

本発明によれば、撮像装置の画素アレイのＴＦＴの製造上のばらつきに起因するしきい値電圧を画素単位で調整することが可能となり、しきい値電圧のばらつきによる素子の歩留まりを向上させることができる。

【図面の簡単な説明】

【0013】

【図1】本発明の第１実施形態の撮像装置の構成を示すブロック図である。

【図2】撮像素子部の一画素の回路構成を示す回路図である。

【図3】増幅トランジスタの構造を示す断面図である。

【図4】撮像素子部の一画素行の画素の各トランジスタへの入力信号及び出力信号の動作を示すタイミングチャートである。

【図5】撮像素子部の複数の画素行の画素の各トランジスタへの入力信号及び出力信号の動作を示すタイミングチャートである。

【図6】本発明の第２実施形態の撮像装置の撮像素子部の一画素の回路構成を示す回路図である。

【図7】本発明の第２実施形態の撮像装置の構成を示すブロック図である。

【図8】放射線撮像装置を含む放射線撮像システムを示す図である。

【発明を実施するための形態】

【0014】

以下、本発明の実施形態について図面を用いて詳細に説明する。
（第１実施形態）
図１は、本発明の一実施形態の撮像装置の構成を示すブロック図である。図２は撮像素子部の一画素の回路構成を示す回路図である。

【0015】

図１に示すように、撮像装置１０は、撮像素子部１００と、撮像素子部１００の画素の走査を行う走査回路部１１０と、撮像素子部１００から信号を読みだす読み出し回路部１２０と、走査回路部１１０、読み出し回路部１２０及び調整電圧生成部１４０を制御するとともに、調整電圧値を出力する制御部１３０と、制御部１３０から調整電圧値を受け、調整電圧値に基づいて調整電圧を生成して撮像素子部１００に出力する調整電圧生成部１４０とを備えている。

【0016】

撮像素子部１００は、ｊ行及びｋ列（ｊ及びｋは２以上の自然数）を構成する複数の画素が配置された画素アレイ、ｊ行に対応して設けられたｊ本の行選択線Ｒｓとｊ本の行リセット線Ｒｒ、及びｋ列に対応して設けられたｋ本の列信号線Ｃｓ（信号線となる）とｋ本の列配線Ｃｖを備えている。図２に示すように、撮像素子部１００の一画素は、光電変換素子ＰＤ、選択トランジスタＴｒ１、リセットトランジスタＴｒ２、及び増幅トランジスタＴｒ３を備えている。選択トランジスタＴｒ１、リセットトランジスタＴｒ２、及び増幅トランジスタＴｒ３は、多結晶Ｓｉ、アモルファスＳｉ、又はアモルファス酸化物半導体等を用いた薄膜トランジスタ（ＴＦＴ）で構成される。

【0017】

光電変換素子ＰＤは光電変換膜を有し、光電変換膜はトランジスタ回路上に蒸着やＣＶＤ（Chemical Vapor Deposition）、スパッタ等の成膜法で形成される。光電変換膜の光電変換材料としては、例えば有機光導電膜やＳｉ等の無機材料がある。光電変換膜上に電極を形成し、この電極にバイアス電圧Ｖｆを印加することで、光により発生した電荷がトランジスタ回路側の増幅トランジスタＴｒ３のゲート電極に読み出される。

【0018】

選択トランジスタＴｒ１は、行選択線Ｒｓにゲート電極が接続され、光電変換素子ＰＤで発生した電荷により変動したゲート電位（電気信号）に基づき、増幅トランジスタＴｒ３で増幅された電気信号（以下、信号という）を、列信号線Ｃｓに転送する。
リセットトランジスタＴｒ２は、行リセット線Ｒｒにゲート電極が接続され、光電変換素子ＰＤ及び増幅トランジスタＴＲ３のゲート電極に残留した電荷をリセットして、光電変換素子ＰＤ及び増幅トランジスタＴＲ３のゲート電極のゲート電位をリセット電圧Ｖｒｓｔにする。
増幅トランジスタＴｒ３は、光電変換素子ＰＤで発生した電荷により変動したゲート電位（電気信号となる）を増幅して、増幅された信号を出力する。

【0019】

撮像素子部１００の行方向に配列された画素において、各画素の選択トランジスタＴｒ１のゲート電極は共通の行選択線Ｒｓに接続され、各画素のリセットトランジスタＴｒ２のゲート電極は共通の行リセット線Ｒｒに接続される。撮像素子部１００の列方向に配列された各画素から転送された信号は共有の列信号線Ｃｓから行ごとに出力される。列信号線Ｃｓには列ごとに負荷トランジスタＴｒ４が設けられ、増幅トランジスタＴｒ３と負荷トランジスタＴｒ４はソースフォロワ回路として働き、増幅した信号を画素外で読み出すことで高いＳ／Ｎ比で信号を読み出すことができる。

【0020】

走査回路部１１０は、撮像素子部１００の画素アレイの画素行ごとに行選択信号を行選択線Ｒｓに加え、行選択線Ｒｓにゲート電極が接続された選択トランジスタＴｒ１をオンさせる。選択トランジスタＴｒ１がオンすることで、上述したように、増幅トランジスタＴｒ３で増幅された信号が、列信号線Ｃｓに転送される。
また、走査回路部１１０は、選択トランジスタＴｒ１をオンすることで、増幅トランジスタＴｒ３で増幅された信号を読み出した後に、撮像素子部１００の行ごとに行リセット信号を行リセット線Ｒｒに加え、行リセット線Ｒｒにゲート電極が接続されたリセットトランジスタＴｒ２をオンさせる。リセットトランジスタＴｒ２がオンすることで、上述したように、光電変換素子ＰＤ及び増幅トランジスタＴＲ３に残留した電荷がリセットされる。
以上の動作で、走査回路部１１０は画素アレイの複数の画素行を順次選択して画素アレイからｋ本の列信号線Ｃｓに信号を出力する。

【0021】

読み出し回路部１２０は、各列信号線Ｃｓに現れた信号に対して所定の信号処理、例えば、増幅処理やＡ／Ｄ変換処理等の信号処理を実施し、信号処理された信号を列ごとに順次出力する。読み出し回路部１２０は、行選択期間中にリセットトランジスタＴｒ２をオンすることで、光電変換素子ＰＤで発生した電荷による蓄積電圧をリセットし、リセット前後の電圧差から信号出力を検出することができる。

【0022】

制御部１３０は、走査回路部１１０及び読み出し回路部１２０が上述した動作を行うようにタイミングを制御する制御信号を走査回路部１１０及び読み出し回路部１２０に送る。また制御部１３０は、行選択信号が行選択線Ｒｓに加えられるタイミングと同じタイミングで調整電圧生成部１４０が調整電圧を撮像素子部１００に出力できるように、制御信号を調整電圧生成部１４０に送る。さらに制御部１３０は調整電圧を生成するための調整電圧値を調整電圧生成部１４０に出力する。制御部１３０は各画素の調整電圧値を各画素と対応づけた補正テーブル１３１を備えている。
補正テーブル１３１には、あらかじめ均一光下で撮像した際の撮像素子部１００から出力される信号が均一となるような調整電圧値を求めて記録されている。

【0023】

調整電圧生成部１４０は、制御部１３０から調整電圧値を受けて調整電圧を生成し、選択信号が行選択線Ｒｓに加えられるタイミングと同じタイミングで、撮像素子部１００の増幅トランジスタＴｒ３のしきい値調整のための電極に、列配線Ｃｖを介して調整電圧を印加する。列状に配列された複数の画素における増幅トランジスタＴｒ３のしきい値調整のための電極は共通の列配線Ｃｖに接続され、調整電圧は列配線Ｃｖごとに印加される。列配線Ｃｖに印加される調整電圧は、行選択信号により選択される画素の増幅トランジスタＴｒ３のしきい値を調整するように、各画素ごとに設定される。
調整電圧生成部１４０は、例えば特開２０１１－１０２８７６号公報に記載のような既知の電圧生成部を用いることで、各画素の調整電圧を設定することができる。調整電圧生成部１４０は、調節電圧値に基づいて調整電圧を生成する電源であってもよいし、他の電源から供給された電圧を調節電圧値に基づいて調整電圧に変換する回路であってもよい。

【0024】

以下、しきい値調整のための電極を有する増幅トランジスタＴｒ３について説明する。
図３は、増幅トランジスタＴｒ３の構造を示す断面図である。図３において、基板２０１上に、第１の制御電極となる第１ゲート電極２０２が設けられ、第１ゲート電極２０２上に第１絶縁膜２０３が設けられ、第１絶縁膜２０３上に半導体層２０４、一方の主電極となるソース電極２０５、他方の主電極となるドレイン電極２０６が設けられる。半導体層２０４、ソース電極２０５、ドレイン電極２０６上に第２絶縁膜２０７が設けられ、半導体層２０４に対向するように第２の制御電極となる第２ゲート電極２０８が設けられる。第２ゲート電極２０８と第２絶縁膜２０７上には第３絶縁膜２０９が設けられる。第３絶縁膜２０９中には、ソース電極２０５とビアホール２１１を介して接続される配線層２１０、第２ゲート電極２０８とビアホール２１３を介して接続される配線層２１２、及びドレイン電極２０６とビアホール２１５を介して接続される配線層２１４が設けられる。第３絶縁膜２０９上には第４絶縁膜２１６が設けられる。

【0025】

増幅トランジスタＴｒ３のしきい値電圧が各画素でばらついた場合、画素ごとの入力に対する増幅の特性がばらつくこととなり、これがソースフォロワ回路の動作不良につながり、素子の歩留まりが低下する。
このようなしきい値電圧のばらつきを補正する手段として、図３に示すように、増幅トランジスタＴｒ３の半導体層２０４の上下両側に絶縁層を介した第２ゲート電極２０８、第１ゲート電極２０２をそれぞれ設ける。本実施形態では、これらの第１ゲート電極２０２及び第２ゲート電極２０８のうち、一方をしきい値調整のためのしきい値調整電極とする。
その他の選択トランジスタＴｒ１、リセットトランジスタＴｒ２及び負荷トランジスタＴｒ４は、しきい値調整電極を備えなくて良い。ただし、後述する第２実施形態で説明するように、補正の精度を上げるため、負荷トランジスタＴｒ４も増幅トランジスタＴｒ３と同様の構造であることが望ましい。

【0026】

次に、しきい値調整電極を有する増幅トランジスタＴｒ３のＴＦＴの作製方法について図３を用いて説明する。

【0027】

まず、ガラス又はＳｉ等の基板２０１上にＣｕ，Ａｌ，Ｍｏ，Ｃｒ，Ａｕ，Ｎｉ，Ｔｉ，Ｗ等の金属、又はＩＴＯ、有機材料等の導電性材料からなる第１ゲート電極２０２を形成する。この第１ゲート電極２０２はスパッタ・蒸着等の薄膜形成手法とフォトリソグラフィ・エッチング等によるパターニングにて形成する。第１ゲート電極２０２の厚みは１０～１０００ｎｍ程度が望ましい。

【0028】

次に、第１ゲート電極２０２を形成した基板上にＳｉＯ_２，ＳｉＮ，Ａｌ_２Ｏ_２等の酸化物、窒化物、又は有機材料等からなる第１絶縁膜２０３を形成する。この第１絶縁膜２０３はスパッタ、ＣＶＤ等の薄膜形成手法とフォトリソグラフィ・エッチング等によるパターニングにて形成する。第１絶縁膜２０３の形成後、平坦化のために表面を研磨することが望ましく、研磨後の厚みとしては５００ｎｍ以下が望ましい。

【0029】

次に、第１絶縁膜２０３上にＩＧＺＯ （インジウム（Ｉｎｄｉｕｍ）、ガリウム（Ｇａｌｌｉｕｍ）、亜鉛（Ｚｉｎｃ）、酸素（Ｏｘｙｇｅｎ）から構成される物質）等の酸化物半導体、Ｓｉ、有機材料等からなる半導体層２０４を形成する。この半導体層２０４はスパッタ、ＣＶＤ等の薄膜形成手法とフォトリソグラフィ・エッチング等によるパターニングにて形成する。半導体層２０４の厚みは５ｎｍ～１００ｎｍ程度が望ましい。半導体層２０４を形成後、活性化のために基板加熱や光照射によるアニール処理を施しても良い。

【0030】

次に、半導体層２０４上にＣｕ，Ａｌ，Ｍｏ，Ｃｒ，Ａｕ，Ｎｉ，Ｔｉ，Ｗ等の金属、又はＩＴＯ（Indium Tin Oxide）、有機材料等の導電性材料からなるソース電極２０５及びドレイン電極２０６を形成する。これらのソース電極２０５及びドレイン電極２０６はスパッタ・蒸着等の薄膜形成手法とフォトリソグラフィ・エッチング等によるパターニングにて形成する。ソース電極２０５及びドレイン電極２０６の厚みは１０ｎｍ～５００ｎｍ程度が望ましい。ソース電極２０５及びドレイン電極２０６は後述の配線層２１０、２１４へのコンタクトのため、半導体層２０４だけでなく第１絶縁膜２０３上にも形成されても良い。

【0031】

次に、ソース電極２０５及びドレイン電極２０６を形成した基板上にＳｉＯ_２，ＳｉＮ，Ａｌ_２Ｏ_２等の酸化物、窒化物、又は有機材料等からなる第２絶縁膜２０７を形成する。この第２絶縁膜２０７はスパッタ、ＣＶＤ等の薄膜形成手法とフォトリソグラフィ・エッチング等によるパターニングにて形成する。第２絶縁膜２０７の形成後、平坦化のために表面を研磨することが望ましく、研磨後の厚みとしては５００ｎｍ以下が望ましい。

【0032】

次に、第２絶縁膜２０７を形成した基板上にＣｕ，Ａｌ，Ｍｏ，Ｃｒ，Ａｕ，Ｎｉ，Ｔｉ，Ｗ等の金属、又はＩＴＯ、有機材料等の導電性材料からなる第２ゲート電極２０８を形成する。この第２ゲート電極２０８はスパッタ・蒸着等の薄膜形成手法とフォトリソグラフィ・エッチング等によるパターニングにて形成する。第２ゲート電極２０８の厚みは１０～１０００ｎｍ程度が望ましい。

【0033】

次に、第２ゲート電極２０８を形成した基板上にＳｉＯ_２，ＳｉＮ，Ａｌ_２Ｏ_２等の酸化物、窒化物、又は有機材料等からなる第３絶縁膜２０９を形成する。この第３絶縁膜２０９はスパッタ、ＣＶＤ等の薄膜形成手法とフォトリソグラフィ・エッチング等によるパターニングにて形成する。第３絶縁膜２０９の形成後、平坦化のために表面を研磨することが望ましく、研磨後の厚みとしては５００ｎｍ以下が望ましい。

【0034】

次に、第３絶縁膜２０９及び第２絶縁膜２０７にフォトリソグラフィ・エッチング等でビアホール２１１、２１３、２１５を形成した後、Ｃｕ，Ａｌ，Ｍｏ，Ｃｒ，Ａｕ，Ｎｉ，Ｔｉ，Ｗ等の金属、又はＩＴＯ、有機材料等の導電性材料からなる配線層２１０、２１２、２１４を形成する。ビアホール２１１、２１３、２１５内及び配線層２１０、２１２、２１４は平坦化に適したダマシン法により形成することが望ましい。配線層２１０はビアホール２１１を介してソース電極２０５と接続され、配線層２１２はビアホール２１３を介して第２ゲート電極に接続され、配線層２１４はビアホール２１５を介してドレイン電極２０６と接続される。続いて、必要であれば表面保護のために第４絶縁膜２１６を形成しても良い。

【0035】

増幅トランジスタＴｒ３の第１ゲート電極２０２と第２ゲート電極２０８は、例えばそれぞれ選択のための通常のゲート電極、しきい値調整電極とする。第１絶縁膜２０３の厚み＞第２絶縁膜２０７の厚みの場合、しきい値の調整電圧に対する感度が高くなり、第１ゲート電極２０２に対して比較的低電圧でのしきい値調整が可能になる。一方、第１絶縁膜２０３の厚み＜第２絶縁膜２０７の厚みの場合、しきい値の調整電圧は上昇するが、調整電圧の変動に対するマージンが大きくなるため、ノイズに強くなる。なお、第１ゲート電極２０２と第２ゲート電極２０８の役割が逆になっても良く、その場合は厚みに対する効果も逆になる。

【0036】

次に、撮像素子部１００の一画素行の画素の各トランジスタへの入力信号及び出力信号の動作を図４のタイミングチャートに示す。また、撮像素子部１００の複数の画素行の画素の各トランジスタへの入力信号及び出力信号の動作を図５のタイミングチャートに示す。
撮像素子部１００の各画素の光電変換素子ＰＤに光が照射され、光電変換素子ＰＤで発生した電荷は光電変換信号Ｖｉｎとして増幅トランジスタＴｒ３のゲート電極に蓄積される。

【0037】

次に、走査回路部１１０は、撮像素子部１００の画素アレイの行に順次、行選択信号を送る。例えば、図４に示すように、ある画素行の行選択線Ｒｓに行選択信号が送られる場合について説明する。ある画素行の行選択期間において行選択信号がオンレベルＶｏｎとなると、その画素行の画素の選択トランジスタＴｒ１がオンする。増幅トランジスタＴｒ３のゲート電極に蓄積された電荷により変動したゲート電位（光電変換信号Ｖｉｎ）に基づいて、増幅トランジスタＴｒ３で増幅された信号はＶｓｉｇとして選択トランジスタＴｒ１を介して列信号線Ｃｓに読み出される。この行選択期間と同時のタイミングで、その画素行の各画素の増幅トランジスタＴｒ３の第２ゲート電極２０８には列配線Ｃｖを介して、しきい値の調整電圧Ｖａｄ１が印加される。この調整電圧Ｖａｄ１の値は画素行の画素ごとに増幅トランジスタＴｒ３のしきい値のバラツキに合わせて設定される。

【0038】

ある行の行選択期間において、信号出力が終わると、走査回路部１１０は撮像素子部１００の画素アレイの当該行に行リセット信号を送る。例えば、図４に示すように、ある行目の選択期間において行リセット信号がオンレベルＶｏｎとなると、当該行の画素のリセットトランジスタＴｒ２がオンする。リセットトランジスタＴｒ２がオンすると、光電変換素子ＰＤ及び増幅トランジスタＴＲ３に残留した電荷がリセットされる。行選択期間中にリセットトランジスタＴｒ２をオンすることで、光電変換素子ＰＤで発生した電荷による蓄積電圧をリセットし、リセット前後の電圧差から信号出力を検出することができる。
行選択期間が終了すると、走査回路部１１０は行選択信号及び行リセット信号をオフレベルＶｏｆｆとする。
ある行の行選択期間が終了すると、次の行の行選択期間が開始され、ある行の行選択期間と同様な動作が、次の行の画素について行われる。

【0039】

図５では、ｎ行目の行選択期間（ｎは１≦ｎ＜ｊの自然数）と（ｎ＋１）行目の行選択期間の画素行の動作が示されている。
図５に示すように、ｎ行目の行選択期間において行選択信号がオンレベルＶｏｎとなると、ｎ行目の画素行のｋ個の選択トランジスタＴｒ１Ｘｎがオンし、図４に示した動作と同様な動作で、ｋ個の画素の信号がそれぞれｋ本の列信号線Ｃｓに転送される。図５に示す光電変換信号ＶｉｎＸｎＹｍは、ｎ行の画素行のｍ列（ｍは１≦ｍ＜ｋの自然数）の画素の増幅トランジスタＴｒ３のゲート電極に蓄積された電荷により変動したゲート電位を示し、信号がＶｓｉｇＸｎＹｍは、光電変換信号ＶｉｎＸｎＹｍが増幅トランジスタＴｒ３で増幅され、選択トランジスタＴｒ１を介して列信号線Ｃｓに読み出された信号を示している。
この行選択期間と同時のタイミングで、その画素行の増幅トランジスタＴｒ３Ｘｎ（不図示）の第２ゲート電極２０８にはしきい値の調整電圧Ｖａｄ１が印加される。図５に示される調整電圧Ｖａｄ１（ｎ，ｍ）はｎ行の画素行のｍ列の画素の増幅トランジスタの第２ゲート電極２０８に加えられる電圧である。

【0040】

ｎ行目の行選択期間において、信号出力が終わると、走査回路部１１０は行リセット信号を送り、行リセット信号がオンレベルＶｏｎとなると、当該行の画素のｋ個のリセットトランジスタＴｒ２Ｘｎがオンし、各画素の光電変換素子ＰＤ及び増幅トランジスタＴｒ３Ｘｎに残留した電荷がリセットされる。

【0041】

ｎ行目の選択期間が終了すると、（ｎ＋１）行目の選択期間が開始され、ｎ行目の選択期間と同様な動作が、（ｎ＋１）行目の画素について行われる。図５に示される調整電圧Ｖａｄ１（ｎ＋１，ｍ）は（ｎ＋１）行の画素行のｍ列の画素の増幅トランジスタＴｒ３Ｘｎ＋１の第２ゲート電極２０８に加えられる電圧である。

【0042】

最終行の画素列の行選択期間が終了すると、読み出し回路部１２０から信号処理された信号を列ごとに順次出力される。こうして、撮像動作が行われる。

【0043】

本実施形態によれば、しきい値の調整電圧で増幅トランジスタのしきい値を調整することによって、信号の画素ごとのばらつきを低減しているため、画像の歪みを修正するために行う後段での信号処理の負荷を減らすことができる。また、製造上のばらつきを補正することが出来るため、製造歩留りの向上に寄与する。

【0044】

（第２実施形態）
第１実施形態では、負荷トランジスタＴｒ４にしきい値調整電極を設けない例について説明したが、補正の精度を上げるため、負荷トランジスタＴｒ４も増幅トランジスタＴｒ３と同様にしきい値調整電極を設けてしきい値の調整を行うことが望ましい。第２実施形態では、負荷トランジスタＴｒ４を、しきい値調整電極を有する負荷トランジスタＴｒ５に置き換えて増幅トランジスタＴｒ３と同様にしきい値調整電極を設けた例について説明する。

【0045】

図６は本発明の第２実施形態の撮像装置の撮像素子部の一画素の回路構成を示す回路図である。図６の回路図において図２の回路図と異なるのは、図６に示す負荷トランジスタＴｒ５は、負荷トランジスタＴｒ４にしきい値調整電極が加えられ、配線Ｗを介してしきい値調整電極に調整電圧Ｖａｄ２が印加されることである。

【0046】

図７は本発明の第２実施形態の撮像装置の構成を示すブロック図である。図７のブロック図において図１のブロック図と異なるのは、図７に示す撮像装置１１は図１の撮像装置１０に調整電圧印加部１５０が加えられていることである。調整電圧印加部１５０は、ｋ本の列信号線Ｃｓに接続されるｋ個の負荷トランジスタＴｒ５のしきい値調整電極に、負荷トランジスタＴｒ５ごとに設定された調整電圧Ｖａｄ２を印加する。

【0047】

しきい値調整電極を有する負荷トランジスタＴｒ５の構造及び作成方法は図３を用いて説明した、増幅トランジスタＴｒ３の構造及び作製方法と同じである。
負荷トランジスタＴｒ５は、図３に示した増幅トランジスタＴｒ３と同様に、負荷トランジスタＴｒ５の半導体層２０４の上下両側に絶縁層を介した第４の制御電極となる第２ゲート電極２０８、第３の制御電極となる第１ゲート電極２０２をそれぞれ備える。そして、これらの第１ゲート電極２０２及び第２ゲート電極２０８のうち、一方をしきい値調整のためのしきい値調整電極とする。
また、増幅トランジスタＴｒ３における第１ゲート電極２０２と第２ゲート電極２０８の機能、及び第１絶縁膜２０３と第２絶縁膜２０７との厚さの関係は、負荷トランジスタＴｒ５についても同様である。

【0048】

負荷トランジスタＴｒ５はｋ本の列信号線Ｃｓに対してそれぞれ設けられ、１本の列信号線Ｃｓに対して１つの負荷トランジスタＴｒ５が接続される。そして、負荷トランジスタＴｒ５のしきい値の調整電圧Ｖａｄ２は画素アレイの行走査に関係なく列ごとに決められる。
調整電圧Ｖａｄ２は、あらかじめ均一光下で撮像した際の画素データが均一となるように、増幅トランジスタＴｒ３の調整電圧と負荷トランジスタＴｒ５の調整電圧との組み合わせを求めて決められる。
調整電圧Ｖａｄ２は画素アレイの行走査に関係なく列ごとに決めることができるので固定することができ、調整電圧印加部１５０では、ｋ本の列信号線Ｃｓに対応するｋ個の負荷トランジスタＴｒ５のしきい値の調整電圧Ｖａｄ２がそれぞれ固定されている。

【0049】

調整電圧印加部１５０は、制御部１３０から出力される制御信号に基づいて、各画素行の行選択期間と同時のタイミングで負荷トランジスタＴｒ５に調整電圧Ｖａｄ２を入力する。１本の列信号線Ｃｓに接続される負荷トランジスタＴｒ５に印加される調整電圧Ｖａｄ２の電圧レベルは、１行目の画素行からｊ行目の画素行までの各行選択期間で同じである。

【0050】

上述した、撮像装置の用途は特に限定されないが、上述した撮像装置の撮像素子部の上部にシンチレータを配置し、放射線を検出する放射線撮像装置を構成することができる。放射線撮像装置は、放射線を用いた医療用画像診断装置、非破壊検査装置、分析装置等に用いることができる。放射線とは、Ｘ線、放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線等の他に、同程度以上のエネルギーを有するビーム、例えば粒子線、宇宙線等も含まれる。

【0051】

図８は、放射線撮像装置を含む放射線撮像システムを示す図である。図８では放射線としてＸ線を用いた例について説明する。放射線撮像システムは放射線撮像装置２０及びＸ線源３０から構成される。図８に示すように、放射線撮像装置２０は、撮像装置１０の撮像素子部１００の上部にシンチレータ１０１を配置して構成される。図８では撮像装置１０の走査回路部１１０、読み出し回路部１２０、制御部１３０及び調整電圧生成部１４０は省略されている。

【0052】

Ｘ線源３０から放射されるＸ線は被写体を通して放射線撮像装置２０に入射する。Ｘ線はシンチレータ１０１で光に変換され、撮像素子部１００の光電変換素子ＰＤでその光を電荷に変換し、既に説明した動作で、撮像が行われる。
シンチレータ１０１はＸ線等の放射線を吸収し可視光を発生し、少なくとも光電変換素子ＰＤ上に設けられる。シンチレータ１０１の材料は、放射線の種類、用途等によって適宜決められるが、Ｘ線を検出する場合、例えば、ヨウ化セシウム（ＣｓＩ）を用いることができる。
上述した説明では、放射線撮像装置２０は撮像装置１０を用いているが、撮像装置１１を用いてもよい。

【0053】

上述した実施形態は、本発明の好適な実施形態ではあるが、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
例えば、撮像素子部１００の画素構成は図２に示した構成に特に限定されず他の構成であってもよい。具体的には、選択トランジスタＴｒ１は、増幅トランジスタＴｒ３と列信号線Ｃｓとの間でなく、増幅トランジスタＴｒ３の電圧Ｖｄｄの印加側のドレイン電極に接続されてもよい。

【符号の説明】

【0054】

１０、１１ 撮像装置
２０ 放射線撮像装置
３０ Ｘ線源
１００ 撮像素子部
１０１ シンチレータ
１１０ 走査回路部
１２０ 読み出し回路部
１３０ 制御部
１３１ 補正テーブル
１４０ 調整電圧生成部
１５０ 調整電圧印加部
Ｔｒ１ 選択トランジスタ
Ｔｒ２ リセットトランジスタ
Ｔｒ３ 増幅トランジスタ
Ｔｒ４、Ｔｒ５ 負荷トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】