特許 7403541 メモリ順序付け違反チェックバッファの排出遅延を許容するための投機的命令ウェイクアップ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-14

(45)【発行日】2023-12-22

(54)【発明の名称】メモリ順序付け違反チェックバッファの排出遅延を許容するための投機的命令ウェイクアップ

(51)【国際特許分類】

   G06F 9/38 20180101AFI20231215BHJP

【ＦＩ】

G06F9/38 310F

G06F9/38 350A

【請求項の数】 20

(21)【出願番号】P 2021531323

(86)(22)【出願日】2020-03-27

(65)【公表番号】

(43)【公表日】2022-05-23

(86)【国際出願番号】 US2020025357

(87)【国際公開番号】W WO2020205570

(87)【国際公開日】2020-10-08

【審査請求日】2023-03-16

(31)【優先権主張番号】62/828,861

(32)【優先日】2019-04-03

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】16/671,097

(32)【優先日】2019-10-31

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】591016172

【氏名又は名称】アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】ジョン カラマティアノス

(72)【発明者】

【氏名】眞下 達

(72)【発明者】

【氏名】クリシュナン ヴィー． ラマニ

(72)【発明者】

【氏名】スコット トーマス ビンガム

【審査官】坂東 博司

(56)【参考文献】

【文献】特表２００１－５２０４１５（ＪＰ，Ａ）

【文献】特表２００２－５０８５６８（ＪＰ，Ａ）

【文献】特開平１０－３２０１９８（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０１００７６６（ＵＳ，Ａ１）

【文献】特開２００６－０４８６９６（ＪＰ，Ａ）

【文献】米国特許第７５２９９１１（ＵＳ，Ｂ１）

【文献】米国特許第７２９３１６１（ＵＳ，Ｂ１）

【文献】米国特許出願公開第２０１２／０２２１８３５（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１２／０３０３９３４（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ９／３８

(57)【特許請求の範囲】

【請求項1】

ロード依存命令を投機的に実行するための方法であって、
完了したロード命令についてメモリ順序付け整合性キューが満杯であることを検出することと、
前記完了したロード命令によってロードされたデータを、前記メモリ順序付け整合性キューが満杯である場合にデータを記憶するための記憶位置に記憶することと、
前記完了したロード命令に依存する命令を投機的に実行することと、
前記メモリ順序付け整合性キューにおいてスロットが使用可能になったことに応じて、前記ロード命令を再実行することと、
前記再実行されたロード命令についてロードされたデータを受信したことに応じて、前記再実行されたロード命令についてロードされたデータを、前記記憶位置に記憶されている、前記完了したロード命令によってロードされたデータと比較することによって、データの誤推測をテストすることと、を含む、
方法。

【請求項2】

前記再実行されたロード命令についてロードされたデータが、前記完了したロード命令によってロードされたデータと同じであると判別したことに応じて、前記メモリ順序付けルールに対する違反が発生していないと判別することをさらに含む、
請求項１の方法。

【請求項3】

ロードキューから前記ロード命令を削除することと、
前記ロード命令を前記メモリ順序付け整合性キューに記憶することと、
前記メモリ順序付け整合性キュー内の前記ロード命令について前記メモリ順序付け整合性ルールの違反をテストすることと、をさらに含む、
請求項２の方法。

【請求項4】

前記再実行されたロード命令についてロードされたデータが、前記完了したロード命令によってロードされたデータと同じでないと判別したことに応じて、前記メモリ順序付けセマンティックに対する違反が発生していると判別することをさらに含む、
請求項１の方法。

【請求項5】

前記違反の発生に応じて、前記ロード命令をフラッシュして再実行することをさらに含む、
請求項４の方法。

【請求項6】

前記完了したロード命令に依存する命令は、前記完了したロード命令によってロードされたデータを消費する命令を含む、
請求項１の方法。

【請求項7】

前記メモリ順序付けルールは、ロードからロードへの順序付けルールを含む、
請求項１の方法。

【請求項8】

前記メモリ順序付けルールは、ストアからロードへの順序付けルールを含む、
請求項１の方法。

【請求項9】

前記記憶位置は、レジスタファイル内の１つのレジスタであって、前記完了したロード命令の宛先レジスタであるレジスタと、ロード依存命令のメモリ順序付け整合性セマンティクスの違反をテストするためにロードされたデータを記憶するための専用のメモリと、を含む、
請求項１の方法。

【請求項10】

ロード依存命令を投機的に実行するためのプロセッササブシステムであって、
メモリ順序付け整合性キューと、
ロード／ストアユニットと、を備え
前記ロード／ストアユニットは、
完了したロード命令についてメモリ順序付け整合性キューが満杯であることを検出することと、
前記完了したロード命令によってロードされたデータを、前記メモリ順序付け整合性キューが満杯である場合にデータを記憶するための記憶位置に記憶することと、
前記完了したロード命令に依存する命令を投機的に実行するのを可能にすることと、
前記メモリ順序付け整合性キューにおいてスロットが使用可能になったことに応じて、前記ロード命令を再実行することと、
前記再実行されたロード命令についてロードされたデータを受信したことに応じて、前記再実行されたロード命令についてロードされたデータを、前記記憶位置に記憶されている、前記完了したロード命令によってロードされたデータと比較することによって、データの誤推測をテストすることと、
を行うように構成されている、
前記プロセッササブシステム。

【請求項11】

前記ロード／ストアユニットは、
前記再実行されたロード命令についてロードされたデータが、前記完了したロード命令によってロードされたデータと同じであると判別したことに応じて、前記メモリ順序付けルールに対する違反が発生していないと判別するように構成されている、
請求項１０のプロセッササブシステム。

【請求項12】

前記ロード／ストアユニットは、
ロードキューから前記ロード命令を削除することと、
前記ロード命令を前記メモリ順序付け整合性キューに記憶することと、
前記メモリ順序付け整合性キュー内の前記ロード命令について前記メモリ順序付け整合性ルールの違反をテストすることと、
を行うように構成されている、
請求項１１のプロセッササブシステム。

【請求項13】

前記ロード／ストアユニットは、
前記再実行されたロード命令についてロードされたデータが、前記完了したロード命令によってロードされたデータと同じでないと判別したことに応じて、前記メモリ順序付けセマンティックに対する違反が発生していると判別するように構成されている、
請求項１０のプロセッササブシステム。

【請求項14】

前記ロード／ストアユニットは、
前記違反の発生に応じて、前記ロード命令をフラッシュして再実行するように構成されている、
請求項１３のプロセッササブシステム。

【請求項15】

前記完了したロード命令に依存する命令は、前記完了したロード命令によってロードされたデータを消費する命令を含む、
請求項１０のプロセッササブシステム。

【請求項16】

前記メモリ順序付けルールは、ロードからロードへの順序付けルールを含む、
請求項１０のプロセッササブシステム。

【請求項17】

前記メモリ順序付けルールは、ストアからロードへの順序付けルールを含む、
請求項１０のプロセッササブシステム。

【請求項18】

前記記憶位置は、レジスタファイル内の１つレジスタであって、前記完了したロード命令の宛先レジスタであるレジスタと、ロード依存命令のメモリ順序付け整合性セマンティクスの違反をテストするためにロードされたデータを記憶するための専用のメモリと、を含む、
請求項１０のプロセッササブシステム。

【請求項19】

ロード依存命令を投機的に実行するためのプロセッサであって、
メモリ順序付け整合性キューと、
ロード／ストアユニットと、
１つ以上の機能ユニットと、を備え、
前記ロード／ストアユニットは、
完了したロード命令についてメモリ順序付け整合性キューが満杯であることを検出することと、
前記完了したロード命令によってロードされたデータを、前記メモリ順序付け整合性キューが満杯である場合にデータを記憶するための記憶位置に記憶することと、
前記完了したロード命令に依存する命令を投機的に実行するのを可能にすることと、
前記メモリ順序付け整合性キューにおいてスロットが使用可能になったことに応じて、前記ロード命令を再実行することと、
前記再実行されたロード命令についてロードされたデータを受信したことに応じて、前記再実行されたロード命令についてロードされたデータを、前記記憶位置に記憶されている、前記完了したロード命令によってロードされたデータと比較することによって、データの誤推測をテストすることと、
を行うように構成されており、
前記機能ユニットは、
前記完了したロード命令に依存する命令を投機的に実行するように構成されている、
プロセッサ。

【請求項20】

前記メモリ順序付けルールは、ロードからロードへの順序付けルール、及び、ストアからロードへの順序付けルールのうち何れかを含む、
請求項１９のプロセッサ。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本願は、２０１９年１０月３１日に出願された米国特許出願第１６／６７１，０９７号、及び、２０１９年４月３日に出願された米国仮特許出願第６２／８２８，８６１号の利益を主張し、これらの内容が言及することによって本明細書に組み込まれる。

【0002】

（政府権益に関する記述）
本発明は、米国エネルギー省（ＤＯＥ）から授与されたローレンスリバモアナショナルセキュリティ（主契約番号：ＤＥ－ＡＣ５２－０７ＮＡ２７３４４、下請契約番号：Ｂ６２０７１７）のＰａｔｈＦｏｒｗａｒｄプロジェクトの下で、政府の支援を受けてなされたものである。米国政府は、本発明において一定の権利を有する。

【背景技術】

【0003】

アウトオブオーダープロセッサは、命令を順不同で実行するが、プログラムで指定されたとおりに実行されるように、特定の制約に従う。制約の１つのクラスは、特定のメモリ順序付けセマンティクス（memory ordering semantics）に従うことを保証することを含む。メモリ順序付けのセマンティクスに関連する制約は、性能を向上させるために緩和される場合があるが、実行の正確性を保証するために追加のステップを実行する必要がある。

【0004】

添付図面と併せて例として与えられる以下の説明から、より詳細な理解を得ることができる。

【図面の簡単な説明】

【0005】

【図1】１つ以上の開示された実施形態を実施し得る例示的なデバイスのブロック図である。

【図2】一例による、図１のプロセッサ内に配置された命令実行パイプラインのブロック図である。

【図3A】満杯のメモリ順序付け整合性キューに配置するのに適格なロード命令に依存する命令の投機的実行をトリガーするための動作例を示す図である。

【図3B】メモリ順序付け整合性キューにおいて、そのキューがロード命令に対して以前に満杯であったスロットが空きになったことに応じた例示的な動作を示す図である。

【図4】一例による、メモリ順序付け整合性キューが満杯の場合に、ロード命令に依存する命令を投機的に実行する方法のフロー図である。

【発明を実施するための形態】

【0006】

ロード依存命令を投機的に実行するための技法が提供される。この技術は、完了したロード命令に対してメモリ順序付け整合性キューが満杯であることを検出することを含む。また、この技術は、完了したロード命令によってロードされたデータを、メモリ順序付け整合性キューが満杯である場合にデータを記憶するための記憶位置に記憶することを含む。この技術は、完了したロード命令に依存する命令を投機的に実行することをさらに含む。この技術は、メモリ順序付け整合性キューにおいてスロットが使用可能になったことに応じて、ロード命令を再実行することも含む。さらに、この技術は、再実行されたロード命令についてロードされたデータを受信したことに応じて、再実行されたロード命令についてロードされたデータを、記憶位置に記憶されている、完了したロード命令によってロードされたデータと比較することによって、データの誤推測をテストすることを含む。

【0007】

ロード依存命令を投機的に実行するためのプロセッササブシステムが提供される。プロセッササブシステムは、メモリ順序付け整合性キューと、ロード/ストアユニットと、を含む。ロード／ストアユニットは、完了したロード命令についてメモリ順序付け整合性キューが満杯であることを検出し、完了したロード命令によってロードされたデータを、メモリ順序付け整合性キューが満杯になった場合にデータを記憶するための記憶位置に書き込み、メモリ順序付け整合性キューにおいてスロットが使用可能になったことに応じて、完了したロード命令に依存する命令が投機的に実行されるのを可能にし、ロード命令を再実行し、再実行されたロード命令についてロードされたデータを受信したことに応じて、再実行されたロード命令についてロードされたデータを、記憶位置に記憶されている、完了したロード命令によってロードされたデータと比較することによって、データの誤推測をテストする。

【0008】

ロードに依存する命令を投機的に実行するためのプロセッサが提供される。プロセッサは、メモリ順序付け整合性キューと、ロード/ストアユニットと、１つ以上の機能ユニットと、を含む。ロード／ストアユニットは、完了したロード命令についてメモリ順序付け整合性キューが満杯であることを検出し、完了したロード命令によってロードされたデータを、メモリ順序付け整合性キューが満杯になった場合にデータを記憶するための記憶位置に書き込み、メモリ順序付け整合性キューにおいてスロットが使用可能になったことに応じて、完了したロード命令に依存する命令が投機的に実行されるのを可能にし、ロード命令を再実行し、再実行されたロード命令についてロードされたデータを受信したことに応じて、再実行されたロード命令についてロードされたデータを、記憶位置に記憶されている、完了したロード命令によってロードされたデータと比較することによって、データの誤推測をテストする。１つ以上の機能ユニットは、完了したロード命令に依存する命令を投機的に実行する。

【0009】

図１は、本開示の態様が実施される例示的なデバイス１００のブロック図である。デバイス１００は、例えば、コンピュータ、ゲーミングデバイス、ハンドヘルドデバイス、セットトップボックス、テレビ、携帯電話、又は、タブレットコンピュータを含む。デバイス１００は、プロセッサ１０２と、メモリ１０４と、ストレージ１０６と、１つ以上の入力デバイス１０８と、１つ以上の出力デバイス１１０と、を含む。デバイス１００は、オプションとして、入力ドライバ１１２及び出力ドライバ１１４を含んでもよい。デバイス１００が、図１に示されていない追加の構成要素を含んでもよいことを理解されたい。

【0010】

プロセッサ１０２は、中央処理装置（ＣＰＵ）、グラフィックスプロセッシングユニット（ＧＰＵ）、同一のダイ上に配置されたＣＰＵ及びＧＰＵ、又は、１つ以上のプロセッサコアを含み、各プロセッサコアは、ＣＰＵ又はＧＰＵである。メモリ１０４は、プロセッサ１０２と同一のダイ上に配置されてもよいし、プロセッサ１０２とは別に配置されてもよい。メモリ１０４は、例えば、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックＲＡＭ、キャッシュ等の揮発性又は不揮発性メモリを含む。

【0011】

ストレージ１０６は、固定ストレージ又はリムーバブルストレージ（例えば、ハードディスクドライブ、ソリッドステートドライブ、光学ディスク、フラッシュドライブ等）を含む。入力デバイス１０８は、キーボード、キーパッド、タッチスクリーン、タッチパッド、検出器、マイク、加速度計、ジャイロスコープ、生体スキャナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２信号の送信及び／若しくは受信のための無線ローカルエリアネットワークカード）を含む。出力デバイス１１０は、ディスプレイ、スピーカ、プリンタ、触覚フィードバックデバイス、１つ以上のライト、アンテナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２信号の送信及び／若しくは受信のための無線ローカルエリアネットワークカード）を含む。

【0012】

入力ドライバ１１２は、プロセッサ１０２及び入力デバイス１０８と通信し、プロセッサ１０２が入力デバイス１０８から入力を受信することを可能にする。出力ドライバ１１４は、プロセッサ１０２及び出力デバイス１１０と通信し、プロセッサ１０２が出力デバイス１１０に出力を送信することを可能にする。入力ドライバ１１２及び出力ドライバ１１４は、オプションの構成要素であり、入力ドライバ１１２及び出力ドライバ１１４が存在しない場合には、デバイス１００が同様に動作することに留意されたい。

【0013】

図２は、一例による、図１のプロセッサ１０２内に配置される命令実行パイプライン２００のブロック図である。命令実行パイプライン２００は、メモリから命令を取り出して実行し、メモリにデータを出力し、命令実行パイプライン２００内の要素（例えば、レジスタファイル２１８内のレジスタ等）の状態を変更する。

【0014】

命令実行パイプライン２００は、命令キャッシュ２０２を介してシステムメモリ（メモリ１０４等）から命令をフェッチする命令フェッチユニット２０４と、フェッチされた命令を復号するデコーダ２０８と、計算を実行して命令を処理するように構成された機能ユニット２１６と、データキャッシュ２２０を介してシステムメモリからデータをロードし、システムメモリにデータを記憶するロード／ストアユニット２１４と、命令についての作業データを記憶するレジスタを含むレジスタファイル２１８と、を含む。再順序付けバッファ２１０は、現在実行中（in-flight）の命令を追跡し、実行中の順序が正しくない実行を可能にするにも関わらず、命令の順序通りのリタイアを保証する。「実行中の」命令は、再順序付けバッファ２１０によって受信されているが、結果をプロセッサの構造上の状態（例えば、レジスタファイルに書き込まれた非投機的な結果等）にコミットさせていない命令を指す。予約ステーション２１２は、機能ユニット２１６上で実行されるのを待機中の命令を維持し、命令オペランドを追跡する。全てのオペランドが特定の命令の実行のために準備されている場合、予約ステーション２１２は、実行のために機能ユニット２１６又はロード／ストアユニット２１４に命令を送信する。完了した命令は、再順序付けバッファ２１０へのリタイアのためにマーク付けされ、再順序付けバッファキュー２１０の先頭でリタイアされる。リタイアとは、プロセッサの構造上の状態に命令の結果をコミットする動作を指す。例えば、加算命令によって、アーキテクチャレジスタの最も新しい非投機的コピーに加算結果を書き込むこと、ロード命令によって、アーキテクチャレジスタの最も新しい非投機的コピーにロードされた値を書き込むこと、又は、分岐命令によって、新たな位置にジャンプする命令フローを非投機的に生じさせることは、全て命令のリタイアの例である。

【0015】

命令実行パイプライン２００の様々な要素は、共通データバス２２２を介して通信する。例えば、機能ユニット２１６及びロード／ストアユニット２１４は、結果を共通データバス２２２に書き込み、これは、依存命令の実行のために予約ステーション２１２によって読み込むことができ、また、実行を終了させた実行中命令（in-flight instruction）の最終的な処理結果として再順序付けバッファ２１０によって読み込むことができる。ロード／ストアユニット２１４は、共通データバス２２２からデータを読み込む。例えば、ロード／ストアユニット２１４は、共通データバス２２２から、完了した命令の結果を読み込み、命令を記憶するためにデータキャッシュ２２０を介してメモリに結果を書き込む。

【0016】

命令実行パイプライン２００は、（他の命令の中で）ロード命令及びストア命令を実行することができる。ロード命令は、メモリからデータをロードし、そのデータを、レジスタファイル２１８内のレジスタに配置する命令である。ストア命令は、レジスタからメモリ位置にデータを記憶する命令である。ストア又はロードの何れの場合も、指定されたアドレスは、１つ以上のレジスタの内容及び／又は命令自体で指定された１つ以上の値に基づいて計算される。さらに、仮想メモリアドレスを指定するロード又はストアの場合、これらのアドレスは物理アドレスに変換される。

【0017】

ロード/ストアユニット２１４は、ソフトウェアがロード及びストアの実行を監視する相対的な順序を指定するメモリ整合性モデルをサポートする。一例では、ロード／ストアユニット２１４は、ロード命令が他のスレッドのロード命令に対して順番に実行されるようにソフトウェアに見えるロード順序付け整合性モデルを実装する。詳細には、このロード順序付けメモリ整合性モデルは、次のように動作する。予約ステーション２１２は、仮想アドレスを生成するために、機能ユニット２１６にロード命令を発行する（例えば、ロード命令によって指定された方法で仮想アドレスを計算する）。次に、機能ユニット２１６は、ロード命令をロード／ストアユニット２１４に送信し、ロード／ストアユニット２１４は、ロード命令を実行し、データ変換ルックアサイドバッファ（ＴＬＢ）２２６から物理アドレスへの変換をフェッチし、データキャッシュ２２０からの物理アドレスに基づいてデータをフェッチする。いくつかの実装形態では、ロード／ストアユニット２１４は、ロード命令がデコーダ２０８からリオーダーバッファ２１０にディスパッチされるのに応じて、ロードキュー２２４にロードを記憶する。他の実装形態では、ロードは、他の技術的に実行可能な任意の時間にロードキュー２２４に配置される。

【0018】

ロード命令によって要求されたデータが戻されると、ロード命令は、完了したと見なされる。しかしながら、リオーダーバッファ２１０は、メモリ整合性違反がチェックされるまで、ロード命令をリタイアに適格であるとマークしない。ロード命令についてメモリ整合性モデルへの違反が発生した場合、ロード／ストアユニット２１４は、ロード命令（及び、様々な状況において、そのロード命令よりも新しい命令）を命令パイプライン２００からフラッシュさせ、ロード命令を再実行させる。いくつかの実装では、ロードからロードへの順序付けへの違反と、ストアからロードへの順序付けへの違反と、の２種類の違反が発生する可能性がある。

【0019】

ロードからロードへの順序付けの定義は、メモリ整合性モデルによって適用される順序付けルールに依存する。いくつかの実装では、メモリの順序付けでは、ロードが同じアドレスにアクセスするかどうかに関係なく、全てのロードがプログラムの順序で実行されているように見える必要がある。ロードからロードへの順序付けは、ロードがプログラムの順序でリタイアするのに適格となった場合に、ロードが互いに同じ値を観察するかどうかをチェックすることによって実行される。このような実行は、データキャッシュ２２０への外部プローブ及びデータキャッシュ２２０の削除を監視することによって達成される。アドレス（Ａ）への外部プローブがデータキャッシュ２２０に到着し、アドレスＡから読み取る命令がロード順序付けキュー２２８にある場合、ロード順序付けキュー２２８内の最も古い命令がロードからロードへの順序付け違反を経験したと判別される。アドレスＡのロード命令がリオーダーバッファ２１０内の最も古いロードになる前に、アドレスＡのデータがデータキャッシュ２２０から削除される場合、その命令は、ロードからロードへの順序付け違反を経験している。ロード命令のロードからロードへの順序付け違反の場合、ロード／ストアユニット２１４は、そのロード命令を命令実行パイプライン２００からフラッシュして、再実行させる。

【0020】

ストアからロードへの順序付けは、プログラムの順序（つまり、命令を実行するソフトウェアの制御フローに従って命令が実行されると想定されている順序）で定義されているとおりに、全てのロードがストア動作からデータを受信することを要求するメモリ順序付けルールである。命令実行パイプライン２００は、ロード命令及びストア命令を含む命令を順不同で実行することができるので、ロード命令が古いデータを消費するのを防ぐために、同じスレッドの命令間でストアからロードへの順序付けが実施される。

【0021】

アウトオブオーダープロセッサ（例えば、プロセッサ１０２）においてメモリ順序付けルールを実施するために、命令パイプライン２００は、ロード及びストア命令を順不同で実行することが可能にされ、場合によっては実行する。ロード命令が完了したが、リタイアする準備ができていない場合、命令パイプライン２００は、そのロード命令を監視して、１つ以上のメモリ順序付けルールに違反していないかどうかを確認する。ロード命令は、そのロード命令でメモリ順序付けルールの違反が発生する可能性がない場合に、リタイアする準備ができている。ロード命令の完了とリタイアの準備が同時に行われる可能性があり、その場合、そのロード命令のメモリ順序付けルールの違反のチェックは行われない。違反が発生した場合、ロード命令はパイプライン２００からフラッシュされ、再実行される。再実行メカニズムによっては、ロード命令よりも新しい命令等のような他の命令もフラッシュされる。違反が発生しない場合、ロード命令はリタイアすることが可能にされ、これは、ロード命令の結果が命令パイプライン２００のアーキテクチャ状態にコミットされることを意味する。違反をチェックするためのいくつかの例示的な技術を以下に説明する。

【0022】

いくつかの例では、ロードからロードへの順序付けの違反は次の方法でチェックされる。ロード命令が完了し、そのロード命令が、ロード順序付けキュー２２８内の最も古いロード命令ではないことに応じて、ロード／ストアユニット２１４は、その命令をロードキュー２２４から削除し、その命令をロード順序付けキュー２２８に配置する。ロード命令が、そのロード命令が完了したときにロード順序付けキュー２２８内の最も古いロード命令である場合、ロード／ストアユニット２１４は、その命令をロードキュー２２４から削除し、その命令をロード順序付けキュー２２８に配置しない。

【0023】

ロード命令がロード順序付けキュー２２８にある間、ロード／ストアユニット２１４は、ロードされたデータを記憶する最下位レベルのキャッシュ（例えば、Ｌ１キャッシュ）内のキャッシュラインを監視する。次の何れかの場合、つまり、キャッシュラインが（例えば、別のキャッシュラインに置き換えられるため）キャッシュから削除された場合、又は、ロード命令を実行したスレッドとは異なるスレッドによってキャッシュラインがアクセスされた場合（アクセスは、キャッシュで受信されたプローブによって識別される）、ロード／ストアユニット２１４は、ロードからロードへの順序付け違反が発生したと判別する。ロード命令がロード順序付けキュー２２８で監視されなくなるまでに違反が発生しなかった場合、ロード／ストアユニット２１４は、ロード命令をロード順序付けキュー２２８から削除する。ロード命令が、ロード順序付けキュー２２８及びロードキュー２２４内のそのスレッドの最も古いロード命令である状況では、ロード命令は、ロード順序付けキュー２２８において監視されなくなる。

【0024】

いくつかの例では、ストアからロードへの順序付けの違反は次の方法でチェックされる。ロード命令が完了し、そのロード命令がアウトオブオーダーバッファ２３０への配置に適格であることに応じて、ロード／ストアユニット２１４は、ロード命令をアウトオブオーダーバッファ２３０に配置する。ロード命令は、ロード命令がストアからロードへの順序付けルールの違反をコミットする可能性がある状況において、アウトオブオーダーバッファ２３０に配置するのに適格である。ロード命令よりも古いストア命令が少なくとも１つあり、ロード／ストアユニット２１４がより古いストア命令の物理アドレスを未だ決定していない場合、このような違反の可能性がある。ロード命令がアウトオブオーダーバッファ２３０に配置するのに適格でない場合、ロード／ストアユニット２１４は、ロード命令をアウトオブオーダーバッファ２３０に配置しない。

【0025】

アウトオブオーダーバッファ２３０内にある間、ロード／ストアユニット２１４は、以下の方法でストアからロードへの順序付けルールの違反をチェックする。ロード命令よりも古いストア命令の物理アドレスを決定すると、ロード／ストアユニット２１４は、その物理アドレスをロード命令の物理アドレスと比較する。一致する場合、ロード/ストアユニット２１４は、違反が発生したと判別し、一致がない場合、ロード/ストアユニット２１４は、そのストア命令に対して違反が発生していないと判別する。ロード命令よりも古く、物理アドレスが未だ決定されていないストア命令がこれ以上ないことに応じて、ロード／ストアユニット２１４は、ロード命令の違反がもはや不可能であると判別し、ロード命令をアウトオブオーダーバッファ２３０から削除する。

【0026】

ロードからロードへの順序付けとストアからロードへの順序付けの両方を実施する場合に、ロード命令がロード順序付けキュー２２８又はアウトオブオーダーバッファ２３０の何れかに未だある場合には、ロード命令がこれらのキューの何れかから削除されたとしても、ロード命令はリタイアされない。この状況では、ロード命令が何れのキューにも存在しない状況で、ロード命令はリタイアされる。それぞれがそれぞれのキューを持つ、代替又は追加のメモリ順序付けルールを使用することもできる。このような状況では、ロード命令がこのような全てのキューに存在しないことに応じて、ロード命令はリタイアされる。ロード順序付けキュー、アウトオブオーダーバッファ、及び／又は、メモリ整合性モデルの検証に使用される他の任意のキューを、本明細書ではメモリ順序付け整合性キュー２３２と呼ぶ。

【0027】

状況によっては、メモリ順序付け整合性キュー２３２の１つ以上が満杯になる。ロード命令が完了し、メモリ順序付け整合性キュー２３２に配置するのに適格であるが、そのキューが満杯である場合、ロード命令は、そのメモリ順序付け整合性キュー２３２に配置されない。その状況では、ロード命令は、満杯であるメモリ順序付け整合性キュー２３２内でスロットが空きになるまで、ロードキュー２２４に留まる。このようなロード命令は、本明細書では、メモリ順序付け整合性キュー２３２内のスロットが空きになるのを待機しているロード命令と呼ぶことがある。

【0028】

１つの技術では、ロード命令がメモリ順序付け整合性キュー内のスロットが空きになるのを待っている間、ロード命令に依存する命令は、実行のために発行されない。命令が、ロード命令によってロードされたデータをオペランドとして消費する場合、その命令は、ロード命令に依存する。この技術は、ロード命令に依存する命令に対してメモリ順序付けルールの違反が発生したかどうかを識別するための特別なステップを必要としないという点で「単純」である。より具体的には、このような命令は単に実行されないので、このような違反検出は必要ない。しかしながら、このような依存命令を投機的に実行し、メモリ順序付けルールの違反を検出するメカニズムを使用することで、性能を向上させることができる。

【0029】

図３Ａは、満杯のメモリ順序付け整合性キュー２３２に配置するのに適格なロード命令に依存する命令の投機的実行をトリガーするための動作例を示す図である。ロード／ストアユニット２１４は、実行のためにロード命令３０１を受け取り、ロード命令３０１をロードキュー２２４に配置する。ロード／ストアユニット２１４は、ロード命令３０１によって指定されるように、アドレス計算３０２を実行する。アドレス計算３０２は、ロード命令３０１によって明示的又は暗黙的に指定された演算及びオペランドに基づいて、データがロードされるアドレスを計算することを含む。ロード命令３０１がアドレス変換を必要とする場合（例えば、ロード命令３０１が仮想アドレスを指定するため）、ロード/ストアユニット２１４は、動作３０４でデータＴＬＢ２２６からアドレス変換を要求し、データＴＬＢ２２６は、動作３０６において変換されたアドレスを戻す。動作３０８において、ロード／ストアユニット２１４は、データキャッシュ２２０からそのアドレスでデータを要求し、データキャッシュ２２０は、動作３１０において要求されたデータを戻す。この時点で、ロード命令は完了したと見なされる。しかしながら、ロード／ストアユニット２１４は、メモリ命令を順不同で実行するので、ロード／ストアユニット２１４は、メモリ順序付けルールの違反をチェックする。本明細書の他の箇所で説明するように、ロード命令が少なくとも１つのメモリ順序付け整合性キュー２３２に配置されるのに適格である場合、ロード／ストアユニット２１４は、ロード命令をそのようなキューに配置しようとする。

【0030】

しかしながら、図３Ａの動作では、キュー２３２が満杯である。したがって、動作３１２で、ロード／ストアユニット２１４は、ロード命令が配置されるメモリ順序付け整合性キュー２３２の少なくとも１つが満杯であることを検出する。本明細書の他の箇所で説明するように、全てのロード命令が全てのメモリ順序付け整合性キュー２３２に配置されるわけではない。ロード命令がメモリ順序付け整合性キュー２３２に配置されるかされないかについての議論は、本明細書の他の箇所で提供される。一般に、ロード命令は、メモリ順序付け整合性キュー２３２に関連するタイプの違反が発生する可能性がある場合に、メモリ順序付け整合性キュー２３２に配置される。ロード命令は、そのタイプの違反が発生することがもはや不可能である場合、メモリ順序付け整合性キュー２３２に配置されない。動作３１２は、ロード／ストアユニット２１４が、ロード命令が配置されるメモリ順序付け整合性キュー２３２の少なくとも１つが満杯であることを検出することを含む。

【0031】

検出３１２に応じて、ロード／ストアユニット２１４は、ロードキュー２２４にロード命令３０１を保持し、動作３１４において、データキャッシュ２２０から取得されたデータを、取得されたデータの記憶位置に記憶する。一例では、記憶位置は、レジスタファイル２１８である。別の例では、記憶位置は、そのようなロードデータを一時的に記憶するためのメモリ３２０である。ロード／ストアユニット２１４は、その後、取得されたデータの記憶位置に記憶されたデータを使用して、投機的に実行されたロード依存命令のデータ推測の違反をチェックする。レジスタファイル２１８を記憶位置として使用することにより、データ推測の違反をチェックするために（チップ面積に関して）追加のコストがかからないという利点があり、さらに、メモリ順序付け整合性キュー２３２に配置されるロード命令に割り当てられたレジスタファイル２１８ポートが読み取り／書き込みである場合、そのポートは、違反をチェックするために「フリー」に使用することができる。

【0032】

図３Ｂは、メモリ順序付け整合性キュー２３２内のスロットが、そのキュー２３２がロード命令に対して以前に満杯であったスロットが空きになったことに応じた動作例を示している。いくつかの実装形態では、図３Ｂの動作は、ロード命令が待機している全てのメモリ順序付け整合性キュー２３２においてスロットが空きになることに応じて発生する。他の実装形態では、図３Ｂの動作は、ロード命令が待機しているメモリ順序付け整合性キュー２３２の１つでスロットが空きになる毎に発生する。一般に、図３Ｂの動作は、メモリ順序付け整合性キュー２３２が満杯であるためにロードキュー２２４に保持されるロード依存命令のデータ誤推測のチェックを示している。

【0033】

動作３３０において、ロード／ストアユニット２１４は、ロード命令３０１を再実行する。この再実行は、データキャッシュ２２０からデータをフェッチすることを含む。動作３３２において、ロード／ストアユニット２１４は、再実行されたロード命令のために取得されたデータを、元のロード命令から取得されたデータのために記憶位置に記憶されたデータと比較する。データが同じである場合、ロード命令に依存する命令についてデータの誤推測は発生しておらず、ロード／ストアユニット２１４は、パイプラインをフラッシュしたり、ロード命令を再実行したりしない。データが同じでない場合、データの誤推測が発生しており、ロード／ストアユニット２１４は、少なくともロード命令及びロード依存命令の命令パイプライン２００をフラッシュし、ロード命令を再実行させる。

【0034】

動作３３２においてデータが同じであり、ロード命令が依然としてメモリ順序付けルールの違反についてチェックされるべきである場合、ロード／ストアユニット２１４は、ロード命令を、メモリ順序付け整合性キュー２３２の現在空いているスロットに記憶する。ロード/ストアユニット２１４は、このスロットを使用して、本明細書の他の箇所で説明するように、後でそのような違反をチェックする。チェックされる違反は、空きになったキュー２３２に関連するタイプのロード命令の違反である。例えば、ロード命令がロード順序付けキュー２２８内のスロットを待機していた場合、チェックされる違反は、ロードからロードへの順序付けの違反である。

【0035】

比較３３２が完了した場合に、スロットが空きになったキュー２３２のメモリ順序付けルールの違反についてロード命令をチェックする必要がない可能性がある（例えば、ロード命令がそのキュー２３２内の最も古いロード命令であるか、全ての古いストア命令が既に物理アドレスを計算しており、ロード命令と競合するものがないからである）。その場合、ロード命令は、そのキュー２３２に配置されない。この時点で、ロード命令がロードキュー２２４又はメモリ順序付け整合性キュー２３２に存在しない場合、ロード命令は、リタイアする準備ができている。

【0036】

図４は、一例による、メモリ順序付け整合性キューが満杯の場合に、ロード命令に依存する命令を投機的に実行する方法４００のフロー図である。図１～図３Ｂのシステムに関して説明するが、当業者は、任意の技術的に実現可能な順序で法４００のステップを実行するように構成された任意のシステムが本開示の範囲内に含まれることを理解するであろう。

【0037】

方法４００は、ステップ４０２で始開始し、ここで、ロード命令が完了し、ロード命令が配置されるのに適格なメモリ順序付け整合性キュー２３２が満杯になる。ロード命令によって要求されたデータがロード／ストアユニット２１４に戻されると、ロード命令が完了する。既にロードキュー２２４にあるロード命令は、そこに残る。ステップ４０４において、ロード／ストアユニット２１４は、ロードされたデータを、メモリ順序付け整合性キュー２３２が満杯になったときにロードされるデータの記憶位置に配置する。本明細書の他の箇所で説明するように、一例では、その記憶位置はレジスタファイル２１８であり、別の例では、その記憶位置は一時的ロードデータ記憶メモリ３２０である。

【0038】

ステップ４０６において、命令パイプライン２００は、ステップ４０２に関して説明したロード命令に依存するロード依存命令を投機的に実行する。ロード依存命令は、ロード命令によってロードされた値をオペランドとして消費する命令、又は、他のロード依存命令に依存する命令である。これらの命令は、ロード命令がメモリ順序付けルールに違反していると判別される可能性があるため、消費する値が正しいかどうかわからないので、投機的に実行される。

【0039】

ステップ４０８において、スロットが、満杯のメモリ順序付け整合性キュー２３２で利用可能になることに応じて、ロード／ストアユニット２１４は、データを再びフェッチするためにロード命令を再実行する。ステップ４１０において、ロード／ストアユニット２１４は、再実行されたロード命令によってロードされたデータを、メモリ順序付け整合性キュー２３２が満杯になったときにロードされたデータの記憶位置に記憶された、最初に実行されたロード命令のデータと比較することによって、投機的に実行されたロード依存命令のデータ誤推測をテストする。テストには、再実行されたロードの値を記憶位置の値と比較することが含まれる。値が同じでない場合、誤推測が発生し、ロード命令とロード依存命令とがフラッシュされ、ロード命令が再実行される。値が同じである場合、誤推測は発生していない。

【0040】

データの誤推測が発生しなかった場合、ロード／ストアユニット２１４は、ロード命令を、満杯だったが現在利用可能であるメモリ順序付け整合性キュー２３２に移動する。このメモリ順序付け整合性キュー２３２において、ロード／ストアユニット２１４は、そのキュー２３２に関連するメモリ順序付けルールの違反についてロード命令を監視する。このような違反をテストするためのいくつかの例示的な技術が本明細書に記載されている。ロード命令がキュー２３２内にある間に違反が発生せず、違反が発生し得ないことが確実になった場合（例えば、ロード命令がキュー２３２内で最も古いロード命令になるか、ロード命令よりも古く、物理アドレスが未だ決定されていないストア命令がそれ以上ない場合）、ロード命令はキューを離れる。ロード命令がメモリ順序付け整合性キュー２３２にもはや存在しない場合、ロード命令はリタイアする準備ができている。

【0041】

本明細書で使用される「命令」という用語は、デコーダステージ２０８又は命令パイプライン２００の他のステージによって生成されるアーキテクチャ命令又はマイクロオペレーションの何れかを指すことができる。一般的に知られているように、命令セットアーキテクチャによって指定されたアーキテクチャ命令は、命令パイプラインによって複数の個別のマイクロオペレーションとして実行されることがある。

【0042】

データがキャッシュからフェッチされると述べられている場合、データは、要求に応じてキャッシュに存在しない可能性があり、そのような要求に応じて、キャッシュは、階層の上位レベルからデータを要求し、最終的にそのデータを元のキャッシュに提供してもよいことを理解されたい。

【0043】

本明細書の開示に基づいて、多くの変形が可能であることを理解されたい。特徴及び要素が特定の組み合わせで上述されているが、各特徴又は要素は、他の特徴及び要素なしに単独で、又は、他の特徴及び要素を伴う若しくは伴わない様々な組み合わせで使用されてもよい。

【0044】

本明細書に記載の様々な要素は、本明細書に記載の機能を実行する回路として、プロセッサ上で実行されるソフトウェアとして、又は、これらの組み合わせとして実装される。図１において、プロセッサ１０２は、本明細書で説明する動作を実行するコンピュータプロセッサである。入力ドライバ１１２、出力ドライバ１１４、入力デバイス１０８及び出力デバイス１１０は、１つ以上のプロセッサ、ハードウェア、又は、これらの組み合わせで実行されるソフトウェアである。命令パイプライン２００の様々な要素は、ハードウェア回路である。

【0045】

提供される方法は、汎用コンピュータ、プロセッサ又はプロセッサコアにおいて実施されてもよい。適切なプロセッサは、例として、汎用プロセッサ、専用プロセッサ、従来のプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、複数のマイクロプロセッサ、ＤＳＰコアに関連する１つ以上のマイクロプロセッサ、コントローラ、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）回路、任意の他のタイプの集積回路（ＩＣ）、及び／又は、状態機械を含む。このようなプロセッサは、処理されるハードウェア記述言語（ＨＤＬ）命令及びネットリストを含む他の中間データ（コンピュータ可読記憶媒体に記憶することが可能な命令）の結果を用いて製造プロセスを構成することによって製造されてもよい。このような処理の結果は、実施形態の態様を実施するプロセッサを製造する半導体製造プロセスにおいてその後用いられるマスクワークであってもよい。

【0046】

本明細書で提供される方法又はフローチャートは、汎用コンピュータ又はプロセッサによる実行のために非一時的なコンピュータ可読記憶媒体に組み込まれたコンピュータプログラム、ソフトウェア又はファームウェアにおいて実施されてもよい。非一時的なコンピュータ可読記憶媒体の例としては、リードオンリーメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、レジスタ、キャッシュメモリ、半導体メモリデバイス、内蔵ハードディスク及び可搬型ディスク等の磁気媒体、光磁気媒体、ＣＤ－ＲＯＭディスク及びデジタル多用途ディスク（ＤＶＤ）等の光学媒体が挙げられる。

【図1】

【図2】

【図3A】

【図3B】

【図4】