(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-19
(45)【発行日】2023-12-27
(54)【発明の名称】半導体素子
(51)【国際特許分類】
H01L 21/66 20060101AFI20231220BHJP
H01L 21/338 20060101ALI20231220BHJP
H01L 29/778 20060101ALI20231220BHJP
H01L 29/812 20060101ALI20231220BHJP
【FI】
H01L21/66 V
H01L21/66 H
H01L29/80 H
(21)【出願番号】P 2022114014
(22)【出願日】2022-07-15
(62)【分割の表示】P 2017161603の分割
【原出願日】2017-08-24
【審査請求日】2022-07-22
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成26年度、国立研究開発法人新エネルギー・産業技術総合開発機構、「戦略的省エネルギー技術革新プログラム/実用化開発/次世代省エネパワーデバイス用大口径高耐圧・低欠陥GaNエピタキシャルウエハの開発」に係る委託研究、産業技術力強化法第19条の適用を受ける特許出願
(73)【特許権者】
【識別番号】000002093
【氏名又は名称】住友化学株式会社
(74)【代理人】
【識別番号】110002583
【氏名又は名称】弁理士法人平田国際特許事務所
(72)【発明者】
【氏名】角嶋 邦之
(72)【発明者】
【氏名】星井 拓也
(72)【発明者】
【氏名】若林 整
(72)【発明者】
【氏名】筒井 一生
(72)【発明者】
【氏名】岩井 洋
(72)【発明者】
【氏名】山本 大貴
【審査官】平野 崇
(56)【参考文献】
【文献】特開2007-273640(JP,A)
【文献】特開2012-248753(JP,A)
【文献】国際公開第2014/108946(WO,A1)
【文献】特開2013-179376(JP,A)
【文献】特開2014-086491(JP,A)
【文献】米国特許出願公開第2006/0281238(US,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/66
H01L 21/338
H01L 29/78
G01R 31/26
(57)【特許請求の範囲】
【請求項1】
基板と、前記基板上の半導体層と、前記半導体層に接続されたソース電極及びドレイン電極を備えた、横型構造を有する半導体素子であって、
前記基板の裏面に接続された電極を備え、
前記半導体層のバンドギャップが2.5eV以上であり、
前記ソース電極と前記ドレイン電極間に電圧を印加し、かつ前記ソース電極及び前記ドレイン電極と前記基板との間に閾値電圧以上の電圧を印加することにより、前記半導体層中の二次元電子ガスを通して前記ソース電極と前記ドレイン電極の間にチャネル電流を流すことができ、
前記ソース電極及び前記ドレイン電極と前記基板との間に、前記閾値電圧と同符号かつ前記閾値電圧以上の大きさの電圧を印加することにより、トラップされた電荷をトラップ準位から追い出してトラップ状態を初期化することのできる、
半導体素子。
【請求項2】
基板と、前記基板上の半導体層と、前記半導体層に接続されたソース電極及びドレイン電極を備えた、横型構造を有する半導体素子であって、
前記基板の裏面に接続された電極を備え、
前記半導体層のバンドギャップが2.5eV以上であり、
前記ソース電極と前記ドレイン電極間に電圧を印加し、かつ前記ソース電極及び前記ドレイン電極と前記基板との間に閾値電圧以上の電圧を印加することにより、前記半導体層中の二次元電子ガスを通して前記ソース電極と前記ドレイン電極の間にチャネル電流を流すことができ、
前記ソース電極及び前記ドレイン電極と前記基板との間に印加された電圧と前記ソース電極と前記ドレイン電極の間に流れる電流の関係を示す曲線において、ヒステリシスが観測される範囲の電圧をストレス電圧として前記基板に印加したときに、前記ストレス電圧を開放したときの前記電流の値の時間変化率が10%以下である半導体素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子に関する。
【背景技術】
【0002】
いわゆるパワー半導体デバイス、特に、HEMT(High Electron Mobility Transistor)について解決すべき課題として、電流コラプスと呼ばれるオン抵抗が増加する現象がある。電流コラプスが発生すると、オン損失の増加、スイッチング不良等が生じ、パワー半導体デバイスの特性劣化を引き起こす場合がある。電流コラプスは、HEMTのオフ状態にかかる電圧ストレスによって、電荷が半導体層中等のトラップ準位にトラップされることにより発生すると考えられている。なお、ここで、「電荷のトラップ」とは、電子に限らず、正孔も含めた電荷がトラップされることを意味する。電子の他に正孔のトラップもオン抵抗に影響を与えると考えられるからである。
【0003】
従来の電流コラプスの評価方法として、GaN-HEMTの表面の2つのオーミック電極と基板との間に電流コラプスが生じ得る100~200Vの電圧を印加し、電圧印加の前後の2つのオーミック電極間の抵抗値の比を評価する方法が知られている(例えば、非特許文献1参照)。
【0004】
非特許文献1の方法によれば、電流コラプスを発生させるためにHEMTに縦方向の電圧を印加するため、縦方向電界によるコラプスを評価することができる。
【先行技術文献】
【非特許文献】
【0005】
【文献】吉岡啓、外4名、「導電性基板上GaN HEMTの縦方向電界による電流コラプス現象」、電気学会研究会資料. EFM、電子材料研究会、2007年11 月 30 日、EFM-07-18、p. 15-19
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、非特許文献1の方法には、深いトラップ準位を有するワイドバンドギャップ半導体を用いた半導体素子が試料として用いられた場合に、測定再現性が低いという問題があった。例えば、全く同一の試料であっても、測定を行う度に測定値にばらつきが発生していた。
【0007】
本発明の目的は、深いトラップ準位を有するワイドバンドギャップ半導体が用いられた半導体素子に対しても測定再現性を確保し、再現性よく電流コラプスの評価を行うことができる電子および正孔を含む電荷トラップ評価方法により再現性よく評価することのできる半導体素子を提供することにある。
【課題を解決するための手段】
【0008】
本発明の一態様は、上記目的を達成するために、以下の[1]、[2]の半導体素子を提供する。
【0009】
[1]基板と、前記基板上の半導体層と、前記半導体層に接続されたソース電極及びドレイン電極を備えた、横型構造を有する半導体素子であって、前記基板の裏面に接続された電極を備え、前記半導体層のバンドギャップが2.5eV以上であり、前記ソース電極と前記ドレイン電極間に電圧を印加し、かつ前記ソース電極及び前記ドレイン電極と前記基板との間に閾値電圧以上の電圧を印加することにより、前記半導体層中の二次元電子ガスを通して前記ソース電極と前記ドレイン電極の間にチャネル電流を流すことができ、前記ソース電極及び前記ドレイン電極と前記基板との間に、前記閾値電圧と同符号かつ前記閾値電圧以上の大きさの電圧を印加することにより、トラップされた電荷をトラップ準位から追い出してトラップ状態を初期化することのできる、半導体素子。
[2]基板と、前記基板上の半導体層と、前記半導体層に接続されたソース電極及びドレイン電極を備えた、横型構造を有する半導体素子であって、前記基板の裏面に接続された電極を備え、前記半導体層のバンドギャップが2.5eV以上であり、前記ソース電極と前記ドレイン電極間に電圧を印加し、かつ前記ソース電極及び前記ドレイン電極と前記基板との間に閾値電圧以上の電圧を印加することにより、前記半導体層中の二次元電子ガスを通して前記ソース電極と前記ドレイン電極の間にチャネル電流を流すことができ、前記ソース電極及び前記ドレイン電極と前記基板との間に印加された電圧と前記ソース電極と前記ドレイン電極の間に流れる電流の関係を示す曲線において、ヒステリシスが観測される範囲の電圧をストレス電圧として前記基板に印加したときに、前記ストレス電圧を開放したときの前記電流の値の時間変化率が10%以下である半導体素子。
【発明の効果】
【0010】
本発明によれば、深いトラップ準位を有するワイドバンドギャップ半導体が用いられた半導体素子に対しても測定再現性を確保し、再現性よく電流コラプスの評価を行うことができる電荷トラップ評価方法により再現性よく評価することのできる半導体素子を提供することができる。
【図面の簡単な説明】
【0011】
【
図1】
図1は、本実施の形態に係る電荷トラップ評価方法による評価に適した構造を有する半導体素子の一例の垂直断面図である。
【
図2】
図2は、本実施の形態に係る電荷トラップ評価方法の流れを示すフローチャートである。
【
図3】
図3は、本発明の実施例において、ソース電極及びドレイン電極と基板との間に印加される電圧と、ソース電極及びドレイン電極の間を流れるチャネル電流との関係を示すグラフである。
【
図4】
図4(a)は、本発明の実施例において、ステップS2~S5の間にソース電極とドレイン電極の間に流れたチャネル電流を示すグラフである。
図4(b)、(c)は、それぞれ、
図4(a)の一部を拡大したグラフである。
【発明を実施するための形態】
【0012】
発明者は、HEMTに代表されるワイドバンドギャップ半導体を用いた半導体素子の電流コラプス評価における測定再現性が低いという課題について、測定の初期状態に何らかの擾乱要因があるものと考えた。鋭意検討の結果、ワイドバンドギャップ半導体は深いトラップ準位を有するため、完全な熱平衡状態に至りにくく、測定時の電荷のトラップ状態にばらつきがあることに原因があるものと考えた。そこで、測定前に電荷のトラップ状態を初期化する方法を検討した。
【0013】
従来、半導体素子の試料に光の照射や加熱を行うことにより、トラップ状態を初期化する方法が知られている。また、トラップ状態測定後にトラップ状態を初期化する方法も知られている。しかしながら、これらの方法ではワイドバンドギャップ半導体を含む半導体素子のトラップ状態を、トラップ状態の測定前に初期化することは困難である。また、電圧を印加する工程と別に、光照射または加熱工程及び設備が必要になるため、工程数及び装置数が増加するという問題があった。
【0014】
そこで、発明者は、電圧印加によるトラップ状態測定の前工程において、閾値電圧と同符号かつ前記閾値電圧以上の大きさの電圧を印加し、トラップされた電荷をトラップ準位から追い出してトラップ状態を初期化する(理想的には、トラップされた全ての電荷をトラップ準位から放出する)工程を備えることにより、上記課題の解決を可能にしたものである。
また、上記の工程を備えたトラップ電荷評価方法を用いた評価に最適な半導体素子によれば、品質のばらつきを少なくすることができるので、良品率を上げ、最終的に製造歩留りを向上させることができる。
また、上記のトラップ電荷評価方法を用いて、ソース電極及び前記ドレイン電極と前記基板との間に電圧を印加した際に、ソース電極とドレイン電極の間を流れる電流の値の時間変化率を特定の範囲に設定した半導体素子を提供することで、上記の半導体素子と同様の効果を上げることができる。
【0015】
(半導体素子1)
図1は、本実施の形態に係る電荷トラップ評価方法による評価に適した構造を有する半導体素子の一例である半導体素子1の垂直断面図である。
【0016】
半導体素子1は、Si等の半導体からなる基板10と、基板10上に順に積層されたAlN,AlGaN等の複数の半導体層からなるバッファ層11、不純物が添加されたGaN等の窒化物半導体からなる第1の窒化物半導体層12、不純物が添加されていない第2の窒化物半導体層13、及びAlGaN等からなる第3の窒化物半導体層14と、第3の窒化物半導体層14の表面(第2の窒化物半導体層13の反対側の面)に接続されたソース電極15及びドレイン電極16と、基板10の裏面(バッファ層11の反対側の面)に接続された電極17と、を有する。
【0017】
第1の窒化物半導体層12は、不純物として、例えば、C(炭素)が添加されたGaN膜からなる層であり、第2の窒化物半導体層12bは、例えば、不純物が添加されていない(アンドープの)GaN膜からなる層である。第3の窒化物半導体層14は、例えば、AlGaNからなる層である。
【0018】
ソース電極15及びドレイン電極16は、例えば、約数十μm~数百μmの幅Wmesを有する例えば線状の電極であり、ソース電極15とドレイン電極16の間隔Lgapは約数十μm~数百μmである。電極17は、例えば、基板10の裏面の全面に形成されていてもよい。一例として、ソース電極15及びドレイン電極16は、Ti/Al/Ni/Au等の複数の金属からなる積層構造を有し、電極17は、Ni/Au等の複数の金属からなる積層構造を有する。
【0019】
ソース電極15とドレイン電極16の間には、直流電源18により電圧を印加することができる。これにより、第2の窒化物半導体層13中の第2の窒化物半導体層13と第3の窒化物半導体層14の界面近傍の二次元電子ガスを通してソース電極15とドレイン電極16の間にチャネル電流を流すことができる。
チャネル電流Ichは、直流電源18によりソース電極15及びドレイン電極16との間に一定の(例えば1V)の電圧を印加したときに、ソース電極15とドレイン電極16との間に流れる電流である。
【0020】
ソース電極15及びドレイン電極16と基板10との間には、直流電源19により電圧を印加することができる。
基板電圧VBは、直流電源19によりソース電極15及びドレイン電極16と基板10との間に印加される電圧であり、ソース電極15及びドレイン電極16が低電位、基板10が高電位となるとなるときに正の値をとる。
【0021】
本実施の形態において、半導体素子1は、HEMT構造を有するが、試料として用いる際には、通常の三端子のHEMTから、電荷トラップ評価に不要なソース電極とドレイン電極の間のゲート電極を省略し、基板の裏面にさらに電極を設けた構造を有する。なお、半導体素子1はゲート電極を有していてもよい。
【0022】
(電荷トラップ評価方法)
図2は、本実施の形態に係る電荷トラップ評価方法の流れを示すフローチャートである。以下、
図2のフローチャートに沿って電荷トラップ評価方法の説明を行う。なお、本実施の形態では、測定値の擾乱要因を減らすために、下記の各ステップを一定の温度条件下(例えば100℃)で実施する。
【0023】
まず、直流電源18によりソース電極15とドレイン電極16の間に一定の電圧を印加し、ソース電極15とドレイン電極16の間に流れる電流Ichをモニタする(ステップS1)。
【0024】
次に、直流電源19により、ソース電極15及びドレイン電極16と基板10との間に、閾値電圧Vthと同符号かつ閾値電圧Vth以上の大きさの電圧(初期化電圧Viとする)を印加し、バッファ層11、第1の窒化物半導体層12、及び第2の窒化物半導体層13のトラップ準位にトラップされた電荷を追い出してトラップ状態を初期化する(ステップS2)。
【0025】
初期化電圧Viの値は後述するが、電圧印加時間は、装置の全体構造、閾値電圧、各層の組成等に基づき任意に設定することができる。一例として、初期化電圧を1分間印加するように設定してもよいが、これに限定されない。例えば、1秒~60分間の範囲で電圧を印加してもよい。
【0026】
閾値電圧Vthは、ソース電極15及びドレイン電極16と基板10との間に印加される電圧であって、ソース電極15とドレイン電極16の間に電圧が印加されているときにソース電極15とドレイン電極16の間のチャネル電流Ichのオン・オフが切り替わる電圧である。
【0027】
次に、直流電源19により、ソース電極15及びドレイン電極16と基板10との間に、閾値電圧Vthと同符号かつ閾値電圧Vth以下の大きさの電圧(ストレス電圧Vsとする)を印加し、電圧ストレスを加える(ステップS3)。
半導体素子1において、閾値電圧Vthが、例えば、-700Vであるときには、ストレス電圧Vsは-700V以上、典型的には-600~-100Vに設定することができる。ただし、ストレス電圧Vsは負の電圧に限定されず、正の電圧もとることができる。
また、ストレス電圧Vsの数値範囲は、後述する基板電圧VB-チャネル電流Ich曲線において、ヒステリシスが観測される電圧領域に基づいて設定することもできる。
【0028】
ストレス電圧Vsを印加することにより、ストレス電圧Vsが印加された状態における準平衡状態に至るように、電荷がトラップされる。このときのソース電極15とドレイン電極16の間に流れる電流の変化から、電荷トラップをモニタすることができる。
【0029】
なお、トラップ状態の初期化後、ステップS2に移る前に電荷が再度トラップされることを防ぐために、ステップS1とステップS2を連続的に実施すること、すなわち基板電圧VBを初期化電圧Viからストレス電圧Vsに直接切り替えることが好ましい。
【0030】
次に、基板電圧VBを0Vにして、基板電圧VBが0Vになった直後の電流値と、一定時間経過した後の飽和した電流値の比を求めることにより、電荷トラップの評価を行う(ステップS4)。
【0031】
次に、再度、直流電源19により、ソース電極15及びドレイン電極16と基板10との間にストレス電圧Vsを印加、すなわち基板電圧VBをストレス電圧Vsとして、電圧ストレスを加える(ステップS5)。
【0032】
このとき、電圧VBを0Vにしたときに捕獲された電荷が放出されるため、ソース電極15とドレイン電極16の間に流れる電流Ichの変化から、電荷放出をモニタすることができる。
【0033】
本実施の形態によれば、ステップS3においてストレス電圧を印加する際の電荷トラップを評価し、ステップS4においてストレス電圧印加後のストレス電圧が印加されていない状態(電圧VBが0V)での電荷トラップを評価し(すなわち、電流コラプスの評価を行い)、ステップS5においてストレス電圧を印加する際の電荷放出を評価することができる。
【0034】
なお、本実施の形態のトラップ状態の初期化ステップ(ステップS2)を含まない従来の電荷トラップ評価方法では、測定の初期状態のばらつきが大きいため、電流コラプス評価における測定再現性が低く、また、電荷放出の評価の正確性や安定性が劣るものと考えられる。これは、ワイドバンドギャップ半導体は深いトラップ準位を有するため、完全な熱平衡状態に至りにくく、素子ごとに測定時の電荷トラップの状態にばらつきがあるためと思われる。
【0035】
したがって、本実施の形態の電荷トラップ評価方法に適した半導体素子1は、基板10と、基板10上の半導体層11~14と、半導体層11~14に接続されたソース電極15及びドレイン電極16を備え、ソース電極15及びドレイン電極16と基板10との間に、閾値電圧Vthと同符号かつ閾値電圧Vth以上の大きさのストレス電圧Vsを印加することにより、トラップされた電荷をトラップ準位から追い出してトラップ状態を初期化することのできる、横型構造の半導体素子であるということができる。
あるいは、半導体素子1は、基板10と、基板10上の半導体層11~14と、半導体層11~14に接続されたソース電極15及びドレイン電極16を備え、ソース電極15及びドレイン電極16と基板19との間に印加された基板電圧VBとソース電極15とドレイン電極16の間に流れる電流Ichの関係を示す曲線において、ヒステリシスが観測される範囲の電圧をストレス電圧Vsとして基板10に印加したときに、ストレス電圧Vsを開放したときの電流Ichの値の時間変化率が、例えば10%以下、好ましくは5%以下、より好ましくは2%以下、更に好ましくは1%である、半導体素子であってもよい。
【実施例】
【0036】
図3は、本発明の実施例における、ソース電極15及びドレイン電極16と基板10との間に印加される基板電圧V
Bと、ソース電極15及びドレイン電極16の間を流れるチャネル電流I
chとの関係を示すグラフである。
【0037】
実施例において、
図1に示された構造を有する半導体素子1を、電荷トラップ評価方法の試料として用いた。具体的には、半導体素子1は、Si基板10と、基板10上に順に積層されたAlN層、AlGaN層からなるバッファ層11、CドープGaN層12、アンドープGaN層13、及びAlGaN層14と、AlGaN層14の表面(アンドープGaN層13の反対側の面)に接続されたTi/Al/Ni/Au積層構造を有するソース電極15及びTi/Al/Ni/Au積層構造を有するドレイン電極16と、基板10の裏面(バッファ層11の反対側の面)に接続されたNi/Au積層構造を有する電極17と、を有する。ソース電極15及びドレイン電極16は、幅W
mesaが100μmの線状の電極であり、ソース電極15とドレイン電極16の間隔L
gapは120μmであった。電極17は、基板10の裏面の全面に形成された。
なお、本実施例では、電荷トラップ評価方法のステップS1~S5を100℃の温度条件下で実施した。
【0038】
図3は、実施例の半導体素子1において基板電圧V
Bがおよそ-700Vのときにチャネル電流I
chが流れ始め、閾値電圧V
thが-700(閾値電圧V
thの大きさは700V)であることを示している。このため、初期化電圧V
iは-700V以下であり、言い換えると、閾値電圧V
thと同符号かつ大きさが700V以上である。
【0039】
また、
図3において、矢印Aは0Vからマイナス方向へ基板電圧V
Bを変化させるときの曲線を示し、矢印Bは閾値電圧V
thからプラス方向へ基板電圧V
Bを変化させるときの曲線を示し、これらの曲線は形状が異なる。矢印Aに示すように、0Vからマイナス方向へ基板電圧V
Bを変化させるときには、GaN層中の欠陥準位からトラップ電荷が放出されるまでに時間が掛かり、電荷が放出されるまでの間、二次元電子ガスの電流値が減少する。
一方で、基板電圧V
Bが閾値電圧V
thに至った時点でトラップ電荷は放出されているため、矢印Bに示すように、閾値電圧V
thからプラス方向へ基板電圧V
Bを変化させるときには、トラップ電荷が二次元電子ガスの電流値に影響を与えることがなく、曲線はヒステリシス曲線となる。また、矢印Bに示す曲線では、範囲(a)ではアンドープGaN層13は空乏化し、範囲(b)ではアンドープGaN層13に中性領域が存在するものと考えられる。
【0040】
本実施例の半導体素子1においては、閾値電圧V
thが-700Vであるため、ストレス電圧V
sは-700V以上、典型的には-600~-100Vに設定される。ただし、ストレス電圧V
sは負の電圧に限定されず、正の電圧もとり得る。また、ストレス電圧V
sの数値範囲は、
図3の基板電圧V
B-チャネル電流I
ch曲線において、ヒステリシスが観察される電圧領域(矢印Bで示される曲線のヒステリシス領域)に基づいて設定することもできる。
【0041】
ソース電極15とドレイン電極16の間に流れる電流Ichの変化に基づき、電荷トラップ及び電荷放出をモニタしたところ、本実施例の電荷捕獲の時定数τfillは1.3秒であり、電荷放出の時定数τreleaseは2.0秒であった。
【0042】
図4(a)は、実施例の上記のステップS1でモニタが開始された、ステップS2~S5の間にソース電極15とドレイン電極16の間に流れた電流を示すグラフである。
図4(b)、(c)は、それぞれ、
図4(a)の一部を拡大したグラフである。ここで、ストレス電圧V
sは、
図3の基板電圧V
B-チャネル電流I
ch曲線において、ヒステリシスが観察される電圧領域に基づき、-400Vに設定した。
【0043】
図4(a)から明らかなように、電圧値を-800Vから-400Vに切り替えた直後の電流値は4.09e
-4Aであり、切り替えてから100秒後は3.17e
-4Aとなる。したがって、安定時からの電流値の時間変化率は29%となる。
次に、電圧値を-400Vから0Vに切り替えた直後の電流値は5.84e
-4Aであり、切り替えてから50秒後は5.79e
-4Aとなる。したがって、電流値の時間変化率は1%となる。
さらに、電圧値を0Vから-400Vに再度切り替えた直後の電流値は2.85e
-4Aであり、切り替えてから100秒後は3.18e
-4Aとなる。したがって、電流値の時間変化率は10%となる。電流値の時間変化率は、少ない方が好ましく、例えば10%以下、好ましくは5%以下、より好ましくは2%以下、更に好ましくは1%である。
【0044】
(実施の形態の効果)
上記実施の形態の電荷トラップ評価方法によれば、高電圧の印加によるトラップ状態を初期化した状態をトラップ評価の初期状態とするため、測定ごとのソース電極-ドレイン電極間の電気抵抗値のばらつきが小さく、再現性よくトラップ評価を行うことができる。
【0045】
上記実施の形態の電荷トラップ評価方法は、深いトラップ準位を有するために完全な熱平衡状態に至りにくいワイドバンドギャップ半導体を含む半導体素子に適用した場合であっても、再現性よくトラップ評価を行うことができる。
【0046】
また、トラップ状態の初期化工程において、光照射や加熱等の特別の工程及び設備を要しないため、工程数及び装置数を削減することができる。
【0047】
このため、上記実施の形態の電荷トラップ評価方法を適用する半導体素子としては、深いトラップ準位を有するワイドバンドギャップ半導体、例えばバンドギャップが2.5eV以上の半導体層を含むHEMTが好適であり、最も高い効果が得られると考えられる。しかしながら、本発明は必ずしもHEMTに限定されない。
【0048】
また、上記実施の形態の電荷トラップ評価方法を適用する半導体素子としては、基板からの電圧印加(バックゲート)によりドレイン電流が変わるデバイスに対して用いることができるため、HEMT以外の横型構造を有する半導体素子(横方向を導通方向とする電子デバイス)も好適に実施することができる。
【0049】
また、例えば、半導体層の層構成や組成は特に限定されない。また、ソース電極及びドレイン電極の材料は、オーミック電極となる材料であれば特に限定されない。基板裏面の電極の材料も特に限定されず、また、基板を電極として用いる場合には基板裏面の電極は不要である。
【0050】
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
【0051】
また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【符号の説明】
【0052】
1 半導体素子
10 基板
11 バッファ層
12 C-GaN層
13 アンドープGaN層
14 AlGaN層
15 ソース電極
16 ドレイン電極
17 電極