特許 7417405 ランプ信号生成器及びこれを含むイメージセンサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-10

(45)【発行日】2024-01-18

(54)【発明の名称】ランプ信号生成器及びこれを含むイメージセンサ

(51)【国際特許分類】

   H04N 25/78 20230101AFI20240111BHJP

   H03K 4/02 20060101ALI20240111BHJP

   H03M 1/10 20060101ALI20240111BHJP

   H03M 1/56 20060101ALI20240111BHJP

   H03M 1/74 20060101ALI20240111BHJP

【ＦＩ】

H04N25/78

H03K4/02 A

H03M1/10 A

H03M1/56

H03M1/74

【請求項の数】 20

(21)【出願番号】P 2019208577

(22)【出願日】2019-11-19

(65)【公開番号】P2020109942

(43)【公開日】2020-07-16

【審査請求日】2022-11-15

(31)【優先権主張番号】10-2018-0171453

(32)【優先日】2018-12-28

(33)【優先権主張国・地域又は機関】KR

(73)【特許権者】

【識別番号】310024033

【氏名又は名称】エスケーハイニックス株式会社

【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．

【住所又は居所原語表記】２０９１， Ｇｙｅｏｎｇｃｈｕｎｇ－ｄａｅｒｏ，Ｂｕｂａｌ－ｅｕｂ，Ｉｃｈｅｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｋｏｒｅａ

(74)【代理人】

【識別番号】110000796

【氏名又は名称】弁理士法人三枝国際特許事務所

(72)【発明者】

【氏名】キム ジンソン

(72)【発明者】

【氏名】シン ミンソク

【審査官】鈴木 明

(56)【参考文献】

【文献】特開２００７－０５９９９１（ＪＰ，Ａ）

【文献】特開２００９－０３８７７２（ＪＰ，Ａ）

【文献】特開２０１７－０４６２５９（ＪＰ，Ａ）

【文献】特開２０１１－２５９４０７（ＪＰ，Ａ）

【文献】特開２０１１－１０９６１２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ２５／００－２５／７９

Ｈ０３Ｋ ４／０２

Ｈ０３Ｍ １／１０

Ｈ０３Ｍ １／５６

Ｈ０３Ｍ １／７４

(57)【特許請求の範囲】

【請求項1】

基準電圧を生成する基準電圧生成部と、
前記基準電圧の利得を制御する利得制御部と、
前記利得制御部の出力に対応してランプ信号を生成するランプ信号制御部と、
前記利得制御部の出力端に電流ミラー構造で連結され、制御信号に対応して前記ランプ信号のオフセットを制御するオフセット制御部とを含む、ランプ信号生成器。

【請求項2】

前記ランプ信号制御部は、
前記制御信号に対応して前記利得制御部の出力電圧レベルを制御することで前記ランプ信号を生成するランプセルと、
前記ランプセルと接地電圧端との間に連結された抵抗とを含む、請求項１に記載のランプ信号生成器。

【請求項3】

前記ランプセルは、
前記制御信号に応じて連結されるトランジスタの数を調節することで前記ランプ信号を生成する、請求項２に記載のランプ信号生成器。

【請求項4】

前記ランプセルは、
電源電圧の印加端に並列連結され、前記利得制御部の出力に応じて選択的にターンオンされる複数のトランジスタと、
前記複数のトランジスタと前記ランプ信号の出力端との間に連結され、前記制御信号に応じて選択的にスイッチングされる複数のスイッチング素子とを含む、請求項２に記載のランプ信号生成器。

【請求項5】

前記複数のトランジスタは、ＰＭＯＳトランジスタを含む、請求項４に記載のランプ信号生成器。

【請求項6】

前記複数のトランジスタは、同一のチャンネルサイズを有する、請求項４に記載のランプ信号生成器。

【請求項7】

前記オフセット制御部は、
前記ランプ信号の直流レベルを制御する、請求項１に記載のランプ信号生成器。

【請求項8】

前記オフセット制御部は、
電源電圧の印加端と前記ランプ信号の出力端との間に並列連結され、前記制御信号に対応して選択的にターンオンされる複数のオフセットセルを含む、請求項１に記載のランプ信号生成器。

【請求項9】

前記複数のオフセットセルは、順次にターンオンされる、請求項８に記載のランプ信号生成器。

【請求項10】

前記複数のオフセットセルのそれぞれは、
前記電源電圧の印加端に連結され、ゲート端子が前記利得制御部の出力に連結されているトランジスタと、
前記トランジスタと前記ランプ信号の出力端との間に連結され、前記制御信号に応じてスイッチング動作が制御されるスイッチング素子とを含む、請求項８に記載のランプ信号生成器。

【請求項11】

前記複数のオフセットセルにそれぞれ含まれているトランジスタは、同一のチャンネルサイズを有する、請求項１０に記載のランプ信号生成器。

【請求項12】

前記複数のオフセットセルにそれぞれ含まれているトランジスタは、
前記ランプ信号制御部に含まれているトランジスタよりチャンネルサイズが小さく設けられる、請求項１０に記載のランプ信号生成器。

【請求項13】

前記複数のオフセットセルにそれぞれ含まれているトランジスタは、
前記ランプ信号制御部に含まれているトランジスタより半分のチャンネルサイズを有する、請求項１０に記載のランプ信号生成器。

【請求項14】

入射光に相応する複数のピクセル信号を出力するピクセルアレイと、
ランプ信号を生成するランプ信号生成器と、
前記ランプ信号に対応して前記複数のピクセル信号をデジタル信号に変換するアナログ－デジタル変換回路とを含んでなり、
前記ランプ信号生成器は、
基準電圧を生成する基準電圧生成部と、
前記基準電圧の利得を制御する利得制御部と、
前記利得制御部の出力に対応して前記ランプ信号を生成するランプ信号制御部と、
前記利得制御部の出力端に電流ミラー構造で連結され、制御信号に対応して前記ランプ信号のオフセットを制御するオフセット制御部とを含むイメージセンサ。

【請求項15】

前記ランプ信号制御部は、
前記制御信号に対応して前記利得制御部の出力電圧レベルを制御することで前記ランプ信号を生成するランプセルと、
前記ランプセルと接地電圧端との間に連結された抵抗とを含む、請求項１４に記載のイメージセンサ。

【請求項16】

前記オフセット制御部は、
電源電圧の印加端と前記ランプ信号の出力端との間に並列連結され、前記制御信号に対応して選択的にターンオンされる複数のオフセットセルを含む、請求項１４に記載のイメージセンサ。

【請求項17】

前記複数のオフセットセルのそれぞれは、
前記電源電圧の印加端に連結され、ゲート端子が前記利得制御部の出力に連結されているトランジスタと、
前記トランジスタと前記ランプ信号の出力端との間に連結され、前記制御信号に応じてスイッチング動作が制御されるスイッチング素子とを含む、請求項１６に記載のイメージセンサ。

【請求項18】

前記複数のオフセットセルにそれぞれ含まれているトランジスタは、同一のチャンネルサイズを有する、請求項１７に記載のイメージセンサ。

【請求項19】

前記複数のオフセットセルにそれぞれ含まれているトランジスタは、
前記ランプ信号制御部に含まれているトランジスタよりチャンネルサイズが小さく設けられる、請求項１７に記載のイメージセンサ。

【請求項20】

前記アナログ－デジタル変換回路から出力される平均コード値を用いて前記制御信号を生成する制御部をさらに含む、請求項１４に記載のイメージセンサ。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
本発明は、ランプ信号生成器及びこれを含むイメージセンサに関し、ランプ信号生成器においてノイズを減少できるようにする技術である。

【背景技術】

【0002】

一般に、シーモス（ＣＭＯＳ）工程で具現されるＣＭＯＳイメージセンサ（ＣＩＳ；ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ）は、その他の競争製品に比べ低電力消耗、低廉な価格及び小型サイズの長所によって速やかに市場を広げている。特に、ＣＭＯＳイメージセンサは、競争製品に比べ相対的に不足していた画質の改善を介し、高解像度及び高速のフレームレート（Ｆｒａｍｅ Ｒａｔｅ）を求めるビデオの領域まで次第にその応用範囲を拡張している。

【0003】

このようなＣＭＯＳイメージセンサは、固体撮像素子と異なり、ピクセルアレイから出力されるアナログ形態の信号（ピクセル信号）をデジタル形態の信号に変換する動作が必要である。ＣＭＯＳイメージセンサは、アナログ信号からデジタル信号への変換のために、内部に高解像度のアナログ－デジタル変換装置（ＡＤＣ：Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）を用いる。

【0004】

アナログ－デジタル変換装置は、ピクセルアレイの出力信号であるアナログ出力電圧に対して相互連関の二重サンプリングを行い、その結果電圧を格納する。また、ランプ信号生成器で生成されたランプ信号に応答し、相互連関の二重サンプリング動作で格納された電圧を所定の基準電圧（ランプ信号）と比較することで、デジタルコード生成のための比較信号を提供する。

【0005】

ところが、ランプ信号生成器で発生するノイズが、アナログ－デジタル変換装置へ伝達される場合、相互連関の二重サンプリング動作の特性が変化し、これによってイメージセンサの画質が劣化され得る。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の実施形態は、ランプ信号生成器でオフセットを微細に調節することで、ノイズを減少できるようにするランプ生成器及びこれを含むイメージセンサを提供する。

【課題を解決するための手段】

【0007】

本発明の実施形態によるランプ信号生成器は、基準電圧を生成する基準電圧生成部と、基準電圧の利得を制御する利得制御部と、利得制御部の出力に対応してランプ信号を生成するランプ信号制御部と、利得制御部の出力端に電流ミラー構造で連結され、制御信号に対応してランプ信号のオフセットを制御するオフセット制御部とを含む。

【0008】

本発明の他の実施形態によるイメージセンサは、入射光に相応する複数のピクセル信号を出力するピクセルアレイと、ランプ信号を生成するランプ信号生成器と、ランプ信号に対応して複数のピクセル信号をデジタル信号に変換するアナログ－デジタル変換回路とを含んでなり、ランプ信号生成器は、基準電圧を生成する基準電圧生成部と、基準電圧の利得を制御する利得制御部と、利得制御部の出力に対応してランプ信号を生成するランプ信号制御部と、利得制御部の出力端に連結され、制御信号に対応してランプ信号のオフセットを制御するオフセット制御部とを含む。

【発明の効果】

【0009】

本発明の実施形態は、低い利得区間においてノイズを減少させることができるようにするという効果を提供する。

【0010】

併せて、本発明の実施形態は例示のためのものであって、当業者であれば、特許請求の範囲の技術的思想と範囲を介して多様な修正、変更、代替及び付加が可能なはずであり、このような修正、変更等は以下の特許請求の範囲に属するものとみなければならない。

【図面の簡単な説明】

【0011】

【図1】本発明の実施形態によるランプ信号生成器を含むイメージセンサに関する構成を示す図である。

【図2】図１のランプ信号生成器に関する詳細な構成を示す図である。

【図3】図２のランプ信号生成器に関する詳細な回路を示す図である。

【図4】図３のランプ信号生成器においてオフセット変化を説明するための図である。

【発明を実施するための形態】

【0012】

以下、図を参照しつつ、本発明の実施形態に対して詳しく説明する。

【0013】

図１は、本発明の実施形態によるイメージセンサに関する構成を示す図である。

【0014】

本発明の実施形態によるイメージセンサ１０は、ピクセルアレイ１００、光学ブラックピクセル（ＯＢＰ；Ｏｐｔｉｃａｌ Ｂａｃｋ Ｐｉｘｅｌ）１１０、ロウデコーディング回路２００、ランプ信号生成器３００、アナログ－デジタル変換回路（ＡＤＣ；Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）４００、出力バッファー５００及び制御部６００を含む。

【0015】

ピクセルアレイ１００は、入射される光信号を電気的信号に変換し、ピクセル信号ＯＵＴをアナログ－デジタル変換回路４００に出力する。ここで、ピクセルアレイ１００は、ロウデコーディング回路２００から印加されるリセット信号ＲＸ、伝送信号ＴＸ及び選択信号ＳＸのような駆動信号によって駆動されてよい。

【0016】

そして、光学ブラックピクセル１１０は、ピクセルアレイ１００の一側外縁に隣接して配置されてよい。光学ブラックピクセル１１０は、暗黒（ｄａｒｋ）状態でピクセルアレイ１００のオフセット値（Ｏｆｆｓｅｔ Ｖａｌｕｅ）を補償できる。

【0017】

例えば、光学ブラックピクセル１１０は、遮光幕によって入射光が遮断されたピクセルを用いてブラックレベルを維持する。このような光学ブラックピクセル１１０は、ブラックレベルを補正するために選択的に駆動され、ピクセル出力を調節するブラックピクセルを含む。

【0018】

光学ブラックピクセル１１０は、ピクセルアレイ１００に備えられたアクティブピクセルと同一の構造を有する。そして、光学ブラックピクセル１１０は、メタル層によって入射光が遮断された構造を有する複数の単位ピクセルＲ、Ｇ、Ｂを用いて、当該アクティブピクセルのオフセット値を決定する方式でノイズを低減できる。

【0019】

すなわち、光学ブラックピクセル１１０は、周辺の温度変化に応じて映像信号のレベルが変動されることを防止する。このような光学ブラックピクセル１１０は、遮光された単位ピクセル（Ｒ、Ｇ、Ｂの画素）を備えて入射光に係わりなく一定の基準信号を出力する。

【0020】

そして、ロウデコーディング回路２００は、制御部６００から印加される制御信号ＣＯＮに応じてピクセルアレイ１００内のピクセルをロウライン別にそれぞれ選択し、その動作を制御する。

【0021】

また、ランプ信号生成器３００は、制御部６００から印加される制御信号 ＣＯＮに応じてランプ信号ＲＡＭＰを生成し、アナログ－デジタル変換回路４００に出力する。本発明の実施形態において、ランプ信号生成器３００は、ランプ信号ＲＡＭＰの生成時にランプ信号ＲＡＭＰのオフセット値を微細に調節することでノイズを減少できるようにする。

【0022】

アナログ－デジタル変換回路４００は、ピクセルアレイ１００から出力されるアナログピクセル信号ＯＵＴをデジタル信号に変換する。このようなアナログ－デジタル変換回路４００は、ピクセルアレイ１００から出力されるピクセル信号ＯＵＴと、ランプ信号生成器３００から印加されるランプ信号ＲＡＭＰとの値を比較する。そして、アナログ－デジタル変換回路４００は、ピクセル信号ＯＵＴとランプ信号ＲＡＭＰの比較値に対応し、制御部６００から印加されるクロックＣＬＫをカウンティングしてカラム単位のカウンティング信号ＣＮＴを出力する。

【0023】

また、出力バッファー５００は、アナログ－デジタル変換回路４００から印加されるカウンティング信号ＣＮＴをラッチする。そして、出力バッファー５００は、カウンティング情報をラッチし、出力制御信号ＯＣＯＮに対応して順次にピクセルデータを出力する。

【0024】

そして、制御部６００は、ロウデコーディング回路２００、ランプ信号生成器３００、アナログ－デジタル変換回路４００及び出力バッファー５００の動作を制御する。ここで、制御部６００は、タイミングジェネレーター（Ｔｉｍｉｎｇ ｇｅｎｅｒａｔｏｒ）を含んでよい。すなわち、制御部６００は、イメージのセンシングからセンシングされたイメージデータを出力するための諸手続きを時間情報に応じて制御できる。

【0025】

図２は、図１のランプ信号生成器３００に関する詳細な構成を示す図である。

【0026】

ランプ信号生成器３００は、基準電圧生成部３１０、利得制御部３２０、ランプ信号制御部３３０及びオフセット制御部３４０を含む。

【0027】

ここで、基準電圧生成部３１０は、基準電圧ＶＲＥＦを生成する。このような基準電圧生成部３１０は、電流源ＩＲＥＦ、トランジスタＭ１～Ｍ３を含む。

【0028】

電流源ＩＲＥＦは、基準電流を供給する。トランジスタＭ１、Ｍ２は、電源電圧ＶＤＤの印加端に並列連結されゲート端子が共通に連結される。トランジスタＭ１、Ｍ２は、カレントミラー構造で連結され、電流源ＩＲＥＦから供給される基準電流の印加を受けて利得制御部３２０に基準電圧ＶＲＥＦを供給する。そして、トランジスタＭ３は、トランジスタＭ２と接地電圧端との間に連結され、ゲート端子とドレーン端子を介して基準電圧ＶＲＥＦが印加される。

【0029】

利得制御部３２０は、基準電圧生成部３１０から提供された基準電圧ＶＲＥＦの利得を制御する。このような利得制御部３２０は、トランジスタＭ５と利得調節回路３２１を含む。

【0030】

トランジスタＭ５は、電源電圧ＶＤＤの印加端と利得調節回路３２１との間に連結され、ゲートとドレーンの端子が共通に連結される。トランジスタＭ５は、利得調節回路３２１で調節された利得に対応し、ランプ信号制御部３３０にランプバイアス電圧を供給する。

【0031】

そして、利得調節回路３２１は、トランジスタＭ５と接地電圧端との間に連結され、基準電圧ＶＲＥＦの利得を調節する。このような利得調節回路３２１は、トランジスタＭ３とカレントミラー構造で連結される。例えば、利得調節回路３２１は、トランジスタの大きさを流動的にして利得を調節する方式で具現することができる。利得調節回路３２１は、利得に応じて変わるランプバイアス電圧を生成し、ランプ信号制御部３３０に供給する。

【0032】

そして、ランプ信号制御部３３０は、利得制御部３２０の出力に対応してランプ信号ＲＡＭＰを生成する。このようなランプ信号制御部３３０は、ランプセル３３１と抵抗Ｒを含む。

【0033】

ここで、ランプセル３３１は、電源電圧ＶＤＤの印加端と抵抗Ｒとの間に連結される。ランプセル３３１は、制御信号ＣＯＮに対応して利得制御部３２０から印加されるランプバイアス電圧のレベルを制御し、ランプ信号ＲＡＭＰを生成する。ここで、制御信号ＣＯＮは、制御部６００から生成されてよい。

【0034】

例えば、ランプセル３３１は、制御信号ＣＯＮに応じて連結されるトランジスタの数を調節することでランプ信号ＲＡＭＰを生成することができる。そして、ランプセル３３１は、利得制御部３２０とカレントミラー方式で連動されてよい。そして、抵抗Ｒは、ランプ信号ＲＡＭＰの出力端と接地電圧端との間に連結される。抵抗Ｒは、ランプセル３３１で発生したランプ信号ＲＡＭＰを出力する。

【0035】

そして、オフセット制御部３４０は、利得制御部３２０の出力に対応してランプ信号ＲＡＭＰのオフセットを制御する。ここで、オフセット制御部３４０は、電源電圧ＶＤＤの印加端とランプ信号ＲＡＭＰの出力端との間に連結され、利得制御部３２０の出力に応じてオフセット値を制御する。

【0036】

図２に示されたランプ信号生成器３００の各回路から発生するランプノイズは、抵抗Ｒを介してランプ信号ＲＡＭＰに含まれ、アナログ－デジタル変換回路４００側へ伝達される。基準電圧生成部３１０から発生した基準電流によるノイズは、利得制御部３２０を通過しながらカレント伝達の割合によって増幅され、出力に伝達される。同一の方式で、それぞれの回路から発生するノイズは、いずれもランプ信号ＲＡＭＰに含まれてアナログ－デジタル変換回路４００側に伝達される。

【0037】

特に、アナログ－デジタル変換回路４００は、利得が低い区間で量子化（Ｑｕａｎｔｉｚａｔｉｏｎ）ノイズによってダークコードヒストグラム（Ｄａｒｋ Ｃｏｄｅ Ｈｉｓｔｏｇｒａｍ）の歪曲が表われノイズが劣化し得る。よって、本発明の実施形態は、オフセット制御部３４０でランプ信号ＲＡＭＰのオフセットを微細に調節することでノイズの劣化を減少させることができるようにする。

【0038】

図３は、図２のランプ信号生成器３００に関する詳細な回路を示す図である。

【0039】

基準電圧生成部３１０と利得制御部３２０の詳細な回路に対しては、上記図２で既に説明したので、図３では、ランプ信号制御部３３０とオフセット制御部３４０の詳細な回路に対して説明する。

【0040】

先ず、ランプ信号制御部３３０のランプセル３３１は、複数のトランジスタＭ１０～Ｍ１２と複数のスイッチング素子ＳＷ１０～ＳＷ１２を含む。複数のトランジスタＭ１０～Ｍ１２は、電源電圧ＶＤＤの印加端に並列連結されてよい。ここで、複数のトランジスタＭ１０～Ｍ１２は、ＰＭＯＳトランジスタからなってよい。そして、複数のトランジスタＭ１０～Ｍ１２は、同一のサイズ（例えば、チャンネルサイズ）に設けられてよい。

【0041】

本発明の実施形態では、ランプセル３３１に３つのトランジスタＭ１０～Ｍ１２と３つのスイッチング素子ＳＷ１０～ＳＷ１２が備えられることを一例として説明したが、ランプセル３３１に含まれるトランジスタとスイッチング素子の数は、十分に変更が可能である。

【0042】

トランジスタＭ１０は、電源電圧ＶＤＤの印加端とスイッチング素子ＳＷ１０との間に連結され、ゲート端子がトランジスタＭ５のゲート端子と共通に連結される。そして、トランジスタＭ１１は、電源電圧ＶＤＤの印加端とスイッチング素子ＳＷ１１との間に連結され、ゲート端子を介して利得制御部３２０の出力が印加される。また、トランジスタＭ１２は、電源電圧ＶＤＤの印加端とスイッチング素子ＳＷ１２との間に連結され、ゲート端子を介して利得制御部３２０の出力が印加される。

【0043】

また、スイッチング素子ＳＷ１０は、トランジスタＭ１０とランプ信号出力端ＲＯＵＴとの間に連結され、制御信号ＣＯＮに応じてスイッチング動作が制御される。そして、スイッチング素子ＳＷ１１は、トランジスタＭ１１とランプ信号出力端ＲＯＵＴとの間に連結され、制御信号ＣＯＮに応じてスイッチング動作が制御される。また、スイッチング素子ＳＷ１２は、トランジスタＭ１２とランプ信号出力端ＲＯＵＴとの間に連結され、制御信号ＣＯＮに応じてスイッチング動作が制御される。

【0044】

一方、オフセット制御部３４０は、電源電圧ＶＤＤの印加端に並列連結された複数のオフセットセル３４１～３４５を含む。複数のオフセットセル３４１～３４５は、ランプセル３３１とそれぞれのセル構造が同一に具現されてよい。

【0045】

ここで、オフセット制御部３４０は、利得制御部３２０の出力端に連結される。オフセット制御部３４０は、制御信号ＣＯＮに対応して複数のオフセットセル３４１～３４５が選択的にターンオンされる数を調整することで、ランプ信号ＲＡＭＰのオフセットを微細に制御できる。ここで、制御信号ＣＯＮは、制御部６００から生成されてよい。例えば、オフセット制御部３４０は、ランプ信号ＲＡＭＰの直流（ＤＣ；Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）レベルを制御することができる。ここで、制御信号ＣＯＮは、制御部６００から生成されてよい。

【0046】

本発明の実施形態では、ランプ信号ＲＡＭＰのオフセットを調整するため、オフセットセル３４１からオフセットセル３４５まで順次にターンオンされることを一例として説明する。また、オフセットセル３４１からオフセットセル３４５までターンオンされる数が漸次増加することを一例として説明する。しかし、これは一例に過ぎず、複数のオフセットセル３４１～３４５がターンオンされる方向及び数は限定されない。

【0047】

このようなオフセットセル３４１は、トランジスタＭ２０とスイッチング素子ＳＷ２０を含む。ここで、トランジスタＭ２０は、電源電圧ＶＤＤの印加端とスイッチング素子ＳＷ２０との間に連結され、ゲート端子を介して利得制御部３２０の出力が印加される。トランジスタＭ２０は、ＰＭＯＳトランジスタからなってよい。そして、スイッチング素子ＳＷ２０は、トランジスタＭ２０とランプ信号出力端ＲＯＵＴとの間に連結され、制御信号ＣＯＮに応じてスイッチング動作が制御される。

【0048】

そして、オフセットセル３４２は、トランジスタＭ２１とスイッチング素子ＳＷ２１を含む。ここで、トランジスタＭ２１は、電源電圧ＶＤＤの印加端とスイッチング素子ＳＷ２１との間に連結され、ゲート端子を介して利得制御部３２０の出力が印加される。トランジスタＭ２１は、ＰＭＯＳトランジスタからなってよい。そして、スイッチング素子ＳＷ２１は、トランジスタＭ２１とランプ信号出力端ＲＯＵＴとの間に連結され、制御信号ＣＯＮに応じてスイッチング動作が制御される。

【0049】

そして、オフセットセル３４３は、トランジスタＭ２２とスイッチング素子ＳＷ２２を含む。ここで、トランジスタＭ２２は、電源電圧ＶＤＤの印加端とスイッチング素子ＳＷ２２との間に連結され、ゲート端子を介して利得制御部３２０の出力が印加される。トランジスタＭ２２は、ＰＭＯＳトランジスタからなってよい。そして、スイッチング素子ＳＷ２２は、トランジスタＭ２２とランプ信号出力端ＲＯＵＴとの間に連結され、制御信号ＣＯＮに応じてスイッチング動作が制御される。

【0050】

そして、オフセットセル３４４は、トランジスタＭ２３とスイッチング素子ＳＷ２３を含む。ここで、トランジスタＭ２３は、電源電圧ＶＤＤの印加端とスイッチング素子ＳＷ２３との間に連結され、ゲート端子を介して利得制御部３２０の出力が印加される。トランジスタＭ２３は、ＰＭＯＳトランジスタからなってよい。そして、スイッチング素子ＳＷ２３は、トランジスタＭ２３とランプ信号出力端ＲＯＵＴとの間に連結され、制御信号ＣＯＮに応じてスイッチング動作が制御される。

【0051】

そして、オフセットセル３４５は、トランジスタＭ２４とスイッチング素子ＳＷ２４を含む。ここで、トランジスタＭ２４は、電源電圧ＶＤＤの印加端とスイッチング素子ＳＷ２４との間に連結され、ゲート端子を介して利得制御部３２０の出力が印加される。トランジスタＭ２４は、ＰＭＯＳトランジスタからなってよい。そして、スイッチング素子ＳＷ２４は、トランジスタＭ２４とランプ信号出力端ＲＯＵＴとの間に連結され、制御信号ＣＯＮに応じてスイッチング動作が制御される。

【0052】

複数のオフセットセル３４１～３４５に含まれている複数のトランジスタＭ２０～Ｍ２４は、互いに同一のサイズ（例えば、チャンネルサイズ）に設けられてよい。そして、ランプ信号ＲＡＭＰのオフセットを微細に調整するため、複数のトランジスタＭ２０～Ｍ２４のサイズは、ランプセル３３１に含まれているトランジスタＭ１０～Ｍ１２のサイズより小さく設けられてよい。

【0053】

例えば、複数のトランジスタＭ２０～Ｍ２４のチャンネルサイズ（チャンネル幅とチャンネル長さ）は、ランプセル３３１に含まれているトランジスタＭ１０～Ｍ１２より小さく設けられてよい。実施形態によって、複数のトランジスタＭ２０～Ｍ２４のチャンネルサイズ（チャンネル幅とチャンネル長さ）は、ランプセル３３１に含まれているトランジスタＭ１０～Ｍ１２の半分値に設けられてよい。

【0054】

図４は、図３のランプ信号生成器３００においてオフセット変化を説明するための図である。

【0055】

図４において、（Ａ）は、リセット区間（Ｔ１）でのランプ信号ＲＡＭＰの波形を示す。本発明の実施形態によるオフセット制御部３４０は、リセット区間（Ｔ１）で制御信号ＣＯＮに応じてオフセットセル３４１～３４５がターンオンされる数を制御する。これにより、（Ａ）でのように、リセット区間（Ｔ１）のオフセット値（Ｏｆｆｓｅｔ＿ｒｅｓｅｔ）を微細に調整することで、リセット出力のコード分布をターゲットコードにマッチングできるように制御する。すなわち、リセット区間（Ｔ１）の（Ａ）を検討してみれば、オフセット値（Ｏｆｆｓｅｔ＿ｒｅｓｅｔ）を微細に調整し、リセット出力値を第二の値に設定することで、ターゲットコードにマッチングできるようにする。

【0056】

そして、図４において、（Ｂ）は、信号区間（Ｔ２）でのランプ信号ＲＡＭＰの波形を示す。本発明の実施形態によるオフセット制御部３４０は、信号区間（Ｔ２）で制御信号ＣＯＮに応じてオフセットセル３４１～３４５がターンオンされる数を制御する。これにより、（Ｂ）でのように、信号区間（Ｔ２）のオフセット値（Ｏｆｆｓｅｔ＿ｓｉｇｎａｌ）を微細に調整することで、信号出力のコード分布をターゲットコードにマッチングできるように制御する。すなわち、信号区間（Ｔ２）の（Ｂ）を検討してみれば、オフセット値（Ｏｆｆｓｅｔ＿ｓｉｇｎａｌ）を微細に調整し、信号出力値を第三の値に設定することで、ターゲットコードにマッチングできるようにする。

【0057】

すなわち、本発明の実施形態は、利得が低い区間でオフセット制御部３４０に応じてランプ信号ＲＡＭＰの電流値を補償することで、電流値がターゲットコードに近接にできるようにする。

【0058】

本発明の実施形態は、リセット区間（Ｔ１）と信号区間（Ｔ２）において、オフセット値を互いに異なるように調整することができる。すなわち、リセット区間（Ｔ１）では、（Ａ）のように、オフセット値（Ｏｆｆｓｅｔ＿ｒｅｓｅｔ）を第二の値に調整し、信号区間（Ｔ２）では、（Ｂ）のように、オフセット値（Ｏｆｆｓｅｔ＿ｓｉｇｎａｌ）を第三の値に調整することができる。

【0059】

リセット区間（Ｔ１）と信号区間（Ｔ２）において、光学ブラックピクセル１１０の出力値をフレーム毎に平均化してオフセット値を調整することができる。そして、平均された光学ブラックピクセル１１０の値をアナログ－デジタル変換回路４００でモニタリングし、オフセット値を次のフレームに適用することができる。

【0060】

実施形態によって、リセット区間（Ｔ１）と信号区間（Ｔ２）の光学ブラックピクセル１１０の値をそれぞれモニタリングできない場合を仮定する。このような場合、アナログ－デジタル変換回路４００で最終的に出力される平均のコード値をモニタリングすることで、リセット区間（Ｔ１）、信号区間（Ｔ２）の何れか一つのオフセットだけ制御することもできる。

【0061】

本発明の属する技術分野の当業者は、本発明がその技術的思想や必須の特徴を変更せずとも他の具体的な形態に実施され得るため、以上で記述した実施形態は全ての面において例示的なものであり、限定的ではないものとして理解しなければならない。本発明の範囲は、詳細な説明よりは後述する特許請求の範囲によって表され、特許請求の範囲の意味及び範囲、そしてその等価の概念から導出される全ての変更又は変形された形態が、本発明の範囲に含まれるものとして解釈されなければならない。

【図1】

【図2】

【図3】

【図4】