特許7430843酸化物半導体薄膜、半導体デバイス及びその製造方法、並びにスパッタリングターゲット及びスパッタリングターゲットの製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】
(24)【登録日】2024-02-02
(45)【発行日】2024-02-13
(54)【発明の名称】酸化物半導体薄膜、半導体デバイス及びその製造方法、並びにスパッタリングターゲット及びスパッタリングターゲットの製造方法
(51)【国際特許分類】
H01L 29/786 20060101AFI20240205BHJP
H01L 21/336 20060101ALI20240205BHJP
H01L 21/363 20060101ALI20240205BHJP
C23C 14/08 20060101ALI20240205BHJP
C23C 14/34 20060101ALI20240205BHJP
C04B 35/01 20060101ALI20240205BHJP
【ＦＩ】
H01L29/78 618B
H01L29/78 618Z
H01L21/363
C23C14/08 K
C23C14/34 A
C04B35/01
【請求項の数】
11
(21)【出願番号】P 2023149622
(22)【出願日】2023-09-14
【審査請求日】2023-09-14
【早期審査対象出願】
(73)【特許権者】
【識別番号】000231464
【氏名又は名称】株式会社アルバック
(74)【代理人】
【識別番号】100101236
【弁理士】
【氏名又は名称】栗原 浩之
(74)【代理人】
【識別番号】100166914
【弁理士】
【氏名又は名称】山▲崎▼ 雄一郎
(72)【発明者】
【氏名】早坂 遼一路
(72)【発明者】
【氏名】上野 充
(72)【発明者】
【氏名】半那 拓
(72)【発明者】
【氏名】谷野 健太
【審査官】山口 祐一郎
(56)【参考文献】
【文献】国際公開第２０１６／０８４６３６（ＷＯ，Ａ１）
【文献】国際公開第２０２０／０２７２４４（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８６
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２１／３６３
Ｃ２３Ｃ １４／０８
Ｃ２３Ｃ １４／３４
Ｃ０４Ｂ ３５／０１
(57)【特許請求の範囲】
【請求項1】
インジウム、ガリウム、及びアルミニウムを下記組成で含む酸化物を主成分とする酸化物半導体で構成され、前記酸化物のＸ、Ｙ及びＺの組成比は、Ｉｎ、Ｇａ及びＡｌの３成分系相図の下記Ａ点とＢ点を結ぶ線分、下記Ｂ点とＥ点とを結ぶ線分、下記Ｅ点とＤ点とを結ぶ線分、及び下記Ｄ点と下記Ａ点とを結ぶ線分とで囲まれる領域の組成比である
酸化物半導体薄膜。
組成：ＩｎＸＧａＹＡｌＺ
Ａ点：Ｉｎ１０Ｇａ９0Ａｌ０
Ｂ点：Ｉｎ３０Ｇａ３０Ａｌ４０
Ｅ点：Ｉｎ ４０ Ｇａ ４５ Ａｌ １５
Ｄ点：Ｉｎ４５Ｇａ５５Ａｌ０
【請求項2】
３００℃以上の高温処理後のキャリア濃度が１×１０１８ｃｍ－３以下である請求項１記載の酸化物半導体薄膜。
【請求項3】
３００℃以上の高温処理後の移動度が、１ｃｍ２／Ｖｓ以上である請求項１記載の酸化物半導体薄膜。
【請求項4】
リン酸系エッチャントでエッチングした際のエッチングレートが１ｎｍ／ｓｅｃ以上である請求項１記載の酸化物半導体薄膜。
【請求項5】
請求項１～４のいずれか一項に記載の酸化物半導体薄膜を具備する半導体デバイス。
【請求項6】
ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する半導体デバイスであり、前記酸化物半導体薄膜が前記活性層である請求項５記載の半導体デバイス。
【請求項7】
酸化物半導体薄膜を具備する半導体デバイスの製造方法であって、前記酸化物半導体薄膜の少なくとも一部として、請求項１～４のいずれか一項に記載の酸化物半導体薄膜を成膜する工程と、
前記酸化物半導体薄膜の酸化物半導体の還元処理を含む工程と、を具備する
半導体デバイスの製造方法。
【請求項8】
インジウム、ガリウム、及びアルミニウムを下記組成で含む酸化物を主成分とする酸化物焼結体で構成され、前記酸化物のＸ、Ｙ及びＺの組成比は、Ｉｎ、Ｇａ及びＡｌの３成分系相図の下記Ａ点とＢ点を結ぶ線分、下記Ｂ点とＥ点とを結ぶ線分、下記Ｅ点とＤ点とを結ぶ線分、及び下記Ｄ点と下記Ａ点とを結ぶ線分とで囲まれる領域の組成比である
スパッタリングターゲット。
組成：ＩｎＸＧａＹＡｌＺ
Ａ点：Ｉｎ１０Ｇａ９０Ａｌ０
Ｂ点：Ｉｎ３０Ｇａ３０Ａｌ４０
Ｅ点：Ｉｎ ４０ Ｇａ ４５ Ａｌ １５
Ｄ点：Ｉｎ４５Ｇａ５５Ａｌ０
【請求項9】
スパッタリングターゲットにおいて、相対密度が９０％以上である
請求項８に記載のスパッタリングターゲット。
【請求項10】
酸化インジウム粉末、酸化ガリウム粉末、及び酸化アルミニウム粉末を混合して成形体を形成し、１１００℃以上１６５０℃以下で前記成形体を焼成して、請求項８又は９に記載の酸化物焼結体を有するスパッタリングターゲットを製造するスパッタリングターゲットの製造方法。
【請求項11】
インジウム、ガリウム、及びアルミニウムの酸化物、水酸化物または炭酸塩を混合して１０００℃～１５００℃で仮焼成した前駆体粉末を成形して成形体とし、１１００℃以上１６５０℃以下で前記成形体を焼成して、請求項８又は９に記載の酸化物焼結体を有するスパッタリングターゲットを製造するスパッタリングターゲットの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、酸化物半導体薄膜、半導体デバイス及びその製造方法、並びにスパッタリングターゲット及びスパッタリングターゲットの製造方法に関する。
【背景技術】
【0002】
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体膜（ＩＧＺＯ）を活性層に用いた薄膜トランジスタ（ＴＦＴ：Thin-Film Transistor）は、従来のアモルファスシリコン膜を活性層に用いたＴＦＴと比較して、高移動度を得ることができることから、近年、種々のディスプレイに幅広く適用されている（例えば、特許文献１参照）。
【0003】
また、ディスプレイ以外の半導体デバイスにＩＧＺＯを適用する研究が、近年活発化している。しかしながら、デバイスの信頼性試験において閾値電圧がネガティブシフト（Negative Shift）することが問題になっている（非特許文献１、２参照）。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２００９－３１７５０号公報
【非特許文献】
【0005】
【文献】A. Chasin et al., “Understanding and modelling the PBTI reliability of thin-film IGZO transistors,” vol. 1, pp. 31.1.1-31.1.4, 2022
【文献】J. Guo et al., “Compact Modeling of IGZO-based CAA-FETs with Time-zero-instability and BTI Impact on Device and Capacitor-less DRAM Retention Reliability,” Dig. Tech. Pap. - Symp. VLSI Technol., vol. 2022-June, pp. 300-301, 2022
【発明の概要】
【発明が解決しようとする課題】
【0006】
半導体デバイスでは、ディスプレイデバイスよりもプロセス温度が高く、酸化物半導体が還元され易いことや、ディスプレイデバイスより高い信頼性が要求されるため、高温でも閾値電圧がネガティブシフト（Negative Shift）しない酸化物半導体材料が必要となる。
【0007】
以上のような事情に鑑み、本発明の目的は、キャリア濃度が低く、ホール移動度が高い酸化物半導体薄膜であり、これを活性層とした薄膜半導体デバイスは、高温でも閾値電圧がネガティブシフトしない、酸化物半導体薄膜及びそれを用いた半導体デバイス、このような酸化物半導体薄膜を形成できるスパッタリングターゲット及びその製造方法を実現することにある。
【課題を解決するための手段】
【0008】
前記目的を達成するために種々研究を重ねた結果、所定の組成比を有するインジウム、ガリウム、及びアルミニウムを含む酸化物半導体薄膜が高温プロセス後も低いキャリア濃度を維持し、閾値電圧がネガティブシフトしないことを知見し、本発明を完成させた。
かかる本発明は、以下のとおりである。
かかる本発明は、以下のとおりである。
【0009】
本発明の第１の態様は、インジウム、ガリウム、及びアルミニウを下記組成で含む酸化物を主成分とする酸化物半導体で構成され、前記酸化物半導体が、Ｉｎ、Ｇａ及びＡｌの３成分系相図の下記Ａ点とＢ点を結ぶ線分、下記Ｂ点とＣ点とを結ぶ線分、下記Ｃ点とＤ点とを結ぶ線分、及び下記Ｄと下記Ａ点とを結ぶ線分とで囲まれる領域の組成比である酸化物半導体薄膜である。
組成：ＩｎＸＧａＹＡｌＺ
Ａ点：Ｉｎ１０Ｇａ９０Ａｌ０
Ｂ点：Ｉｎ３０Ｇａ３０Ａｌ４０
Ｃ点：Ｉｎ４５Ｇａ１５Ａｌ４０
Ｄ点：Ｉｎ４５Ｇａ５５Ａｌ０
本発明の第２の態様は、キャリア濃度が１×１０１８ｃｍ－３以下である第１の態様に記載の酸化物半導体薄膜である。
本発明の第３の態様は、ホール移動度が、１ｃｍ２／Ｖｓ以上である第１の態様に記載の酸化物半導体薄膜である。
本発明の第４の態様は、リン酸系エッチャントでエッチングした際のエッチングレートが１ｎｍ／ｓｅｃ以上である第１の態様に記載の酸化物半導体薄膜である。
本発明の第５の態様は、酸化物半導体薄膜を具備する半導体デバイスであって、前記酸化物半導体薄膜の少なくとも一部が、第１～４のいずれかの態様に記載の酸化物半導体薄膜である半導体デバイスである。
本発明の第６の態様は、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する半導体デバイスであり、前記酸化物半導体薄膜が前記活性層である第５の態様に記載の半導体デバイスである。
本発明の第７の態様は、酸化物半導体薄膜を具備する半導体デバイスの製造方法であって、前記酸化物半導体薄膜の少なくとも一部として、第１～４のいずれかの態様に記載の酸化物半導体薄膜を成膜する工程と、前記酸化物半導体薄膜の酸化物半導体の還元処理を含む工程と、を具備する半導体デバイスの製造方法である。
本発明の第８の態様は、インジウム、ガリウム、及びアルミニウムを下記組成で含む酸化物を主成分とする酸化物焼結体で構成され、前記酸化物半導体が、Ｉｎ、Ｇａ及びＡｌの３成分系相図の下記Ａ点とＢ点を結ぶ線分、下記Ｂ点とＣ点とを結ぶ線分、下記Ｃ点とＤ点とを結ぶ線分、及び下記Ｄと下記Ａ点とを結ぶ線分とで囲まれる領域の組成比であるスパッタリングターゲットである。
組成：ＩｎＸＧａＹＡｌＺ
Ａ点：Ｉｎ１０Ｇａ９０Ａｌ０
Ｂ点：Ｉｎ３０Ｇａ３０Ａｌ４０
Ｃ点：Ｉｎ４５Ｇａ１５Ａｌ４０
Ｄ点：Ｉｎ４５Ｇａ５５Ａｌ０
本発明の第９の態様は、スパッタリングターゲットにおいて、相対密度が９０％以上である第８の態様に記載のスパッタリングターゲットである。
本発明の第１０の態様は、酸化インジウム粉末、酸化ガリウム粉末、及び酸化アルミニウム粉末を混合して成形体を形成し、１１００℃以上１６５０℃以下で前記成形体を焼成して、第８又は９の態様に記載の酸化物焼結体を有するスパッタリングターゲットを製造するスパッタリングターゲットの製造方法である。
本発明の第１１の態様は、インジウム、ガリウム、及びアルミニウムの酸化物、水酸化物または炭酸塩を混合して１０００℃～１５００℃で仮焼成した前駆体粉末を成形して成形体とし、１１００℃以上１６５０℃以下で前記成形体を焼成して、第８又は９の態様に記載の酸化物焼結体を有するスパッタリングターゲットを製造するスパッタリングターゲットの製造方法である。
組成：ＩｎＸＧａＹＡｌＺ
Ａ点：Ｉｎ１０Ｇａ９０Ａｌ０
Ｂ点：Ｉｎ３０Ｇａ３０Ａｌ４０
Ｃ点：Ｉｎ４５Ｇａ１５Ａｌ４０
Ｄ点：Ｉｎ４５Ｇａ５５Ａｌ０
本発明の第２の態様は、キャリア濃度が１×１０１８ｃｍ－３以下である第１の態様に記載の酸化物半導体薄膜である。
本発明の第３の態様は、ホール移動度が、１ｃｍ２／Ｖｓ以上である第１の態様に記載の酸化物半導体薄膜である。
本発明の第４の態様は、リン酸系エッチャントでエッチングした際のエッチングレートが１ｎｍ／ｓｅｃ以上である第１の態様に記載の酸化物半導体薄膜である。
本発明の第５の態様は、酸化物半導体薄膜を具備する半導体デバイスであって、前記酸化物半導体薄膜の少なくとも一部が、第１～４のいずれかの態様に記載の酸化物半導体薄膜である半導体デバイスである。
本発明の第６の態様は、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する半導体デバイスであり、前記酸化物半導体薄膜が前記活性層である第５の態様に記載の半導体デバイスである。
本発明の第７の態様は、酸化物半導体薄膜を具備する半導体デバイスの製造方法であって、前記酸化物半導体薄膜の少なくとも一部として、第１～４のいずれかの態様に記載の酸化物半導体薄膜を成膜する工程と、前記酸化物半導体薄膜の酸化物半導体の還元処理を含む工程と、を具備する半導体デバイスの製造方法である。
本発明の第８の態様は、インジウム、ガリウム、及びアルミニウムを下記組成で含む酸化物を主成分とする酸化物焼結体で構成され、前記酸化物半導体が、Ｉｎ、Ｇａ及びＡｌの３成分系相図の下記Ａ点とＢ点を結ぶ線分、下記Ｂ点とＣ点とを結ぶ線分、下記Ｃ点とＤ点とを結ぶ線分、及び下記Ｄと下記Ａ点とを結ぶ線分とで囲まれる領域の組成比であるスパッタリングターゲットである。
組成：ＩｎＸＧａＹＡｌＺ
Ａ点：Ｉｎ１０Ｇａ９０Ａｌ０
Ｂ点：Ｉｎ３０Ｇａ３０Ａｌ４０
Ｃ点：Ｉｎ４５Ｇａ１５Ａｌ４０
Ｄ点：Ｉｎ４５Ｇａ５５Ａｌ０
本発明の第９の態様は、スパッタリングターゲットにおいて、相対密度が９０％以上である第８の態様に記載のスパッタリングターゲットである。
本発明の第１０の態様は、酸化インジウム粉末、酸化ガリウム粉末、及び酸化アルミニウム粉末を混合して成形体を形成し、１１００℃以上１６５０℃以下で前記成形体を焼成して、第８又は９の態様に記載の酸化物焼結体を有するスパッタリングターゲットを製造するスパッタリングターゲットの製造方法である。
本発明の第１１の態様は、インジウム、ガリウム、及びアルミニウムの酸化物、水酸化物または炭酸塩を混合して１０００℃～１５００℃で仮焼成した前駆体粉末を成形して成形体とし、１１００℃以上１６５０℃以下で前記成形体を焼成して、第８又は９の態様に記載の酸化物焼結体を有するスパッタリングターゲットを製造するスパッタリングターゲットの製造方法である。
【発明の効果】
【0010】
かかる本発明は、インジウム、ガリウム、及びアルミニウムからなる所定の組成を有する酸化物焼結体は、キャリア濃度が１×１０１８ｃｍ－３以下と低く、ホール移動度が１ｃｍ２／Ｖｓ以上の酸化物半導体薄膜となり、これを半導体デバイスの活性層とすると、高温でも閾値電圧がネガティブシフトしない半導体デバイスが実現できる。
【図面の簡単な説明】
【0011】
【図1】本発明の酸化物半導体の組成を示す三元系図を示す図である。
【図2】本発明の半導体デバイスの構造の一例を示す断面図である。
【図3】本発明の半導体デバイスの構造の一例を示す断面図である。
【図4】本発明の半導体デバイスの構造の一例を示す断面図である。
【図5】本発明の半導体デバイスの構造の一例を示す断面図である。
【図6】本発明の半導体デバイスの構造の一例を示す断面図である。
【図7】半導体デバイス８の伝達特性を示す図である。
【図8】比較半導体デバイスの閾値電圧を示す図である。
【発明を実施するための形態】
【0012】
以下、図面を参照しながら、本発明の実施形態を説明する。
【0013】
［酸化物半導体薄膜］
本発明の酸化物半導体薄膜は、インジウム、ガリウム、及びアルミニウムを下記組成で含む酸化物を主成分とする酸化物半導体で構成され、前記酸化物半導体が、Ｉｎ、Ｇａ及びＡｌの３成分系相図の下記Ａ点とＢ点を結ぶ線分、下記Ｂ点とＣ点とを結ぶ線分、下記Ｃ点とＤ点とを結ぶ線分、及び下記Ｄと下記Ａ点とを結ぶ線分とで囲まれる領域の組成比であるものである。
組成：ＩｎＸＧａＹＡｌＺ
Ａ点：Ｉｎ１０Ｇａ９０Ａｌ０
Ｂ点：Ｉｎ３０Ｇａ３０Ａｌ４０
Ｃ点：Ｉｎ４５Ｇａ１５Ａｌ４０
Ｄ点：Ｉｎ４５Ｇａ５５Ａｌ０
本発明の酸化物半導体薄膜は、インジウム、ガリウム、及びアルミニウムを下記組成で含む酸化物を主成分とする酸化物半導体で構成され、前記酸化物半導体が、Ｉｎ、Ｇａ及びＡｌの３成分系相図の下記Ａ点とＢ点を結ぶ線分、下記Ｂ点とＣ点とを結ぶ線分、下記Ｃ点とＤ点とを結ぶ線分、及び下記Ｄと下記Ａ点とを結ぶ線分とで囲まれる領域の組成比であるものである。
組成：ＩｎＸＧａＹＡｌＺ
Ａ点：Ｉｎ１０Ｇａ９０Ａｌ０
Ｂ点：Ｉｎ３０Ｇａ３０Ａｌ４０
Ｃ点：Ｉｎ４５Ｇａ１５Ａｌ４０
Ｄ点：Ｉｎ４５Ｇａ５５Ａｌ０
【0014】
この組成範囲を図１に示す。
Ｉｎ含有酸化物は酸素欠損を生じやすく、Ｉｎが４５％を超えると、高温でキャリア濃度が高くなりすぎるため使用不可となる。一方、Ｇａ、Ａｌは、酸素欠損の発生を抑制するが、Ａｌが４０％を超えると、キャリア濃度が低すぎ、導電性が得られないため使用不可となる。また、Ｇａ及びＡｌの両方が多い領域では、導電性が得られ難くなるので使用不可となる。
Ｉｎ含有酸化物は酸素欠損を生じやすく、Ｉｎが４５％を超えると、高温でキャリア濃度が高くなりすぎるため使用不可となる。一方、Ｇａ、Ａｌは、酸素欠損の発生を抑制するが、Ａｌが４０％を超えると、キャリア濃度が低すぎ、導電性が得られないため使用不可となる。また、Ｇａ及びＡｌの両方が多い領域では、導電性が得られ難くなるので使用不可となる。
【0015】
そして、上述したＡ点、Ｂ点、Ｃ点およびＤ点をそれぞれ結ぶ線分で囲まれた範囲の組成では、キャリア濃度が１×１０１８ｃｍ－３以下と低く、ホール移動度が１ｃｍ２／Ｖｓ以上の酸化物半導体薄膜となることがわかった。
【0016】
かかる酸化物半導体を用いて形成した酸化物半導体薄膜は、上述したキャリア濃度とホール移動度とを有するので、本発明の酸化物半導体薄膜を活性層とした半導体デバイス、すなわち、ＴＦＴなどのゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する半導体デバイスでは、キャリア濃度をあげるために還元処理が必要となるが、還元処理を施した後でも、キャリア濃度が１×１０１８ｃｍ－３以下を維持できることもわかった。
【0017】
かかる還元処理は、還元するために特別に行う必要はなく、酸化物半導体薄膜形成後、３００℃程度又は３００℃を超えるようなプロセス、例えば、ＣＶＤでのＳｉＯ成膜処理プロセスなどにより、同時に酸化物半導体薄膜の還元処理を行うことができる。
【0018】
また、本発明の酸化物半導体薄膜は、ウェットエッチングでパターニングでき、例えば、リン酸系エッチャントでエッチングした際のエッチングレートが１ｎｍ／ｓｅｃ以上である。ここで、リン酸系エッチャントとしては、リン酸７０～８０％、硝酸１～９％、および酢酸１～１０％の成分を有するＰＡＮ系エッチング液を挙げることができる。
【0019】
ここで、本発明の酸化物半導体の好ましい範囲を図１の三元系図に示す。
この三元系図に示す通り、下記Ｐ点、Ｑ点、Ｒ点およびＳ点で囲まれる範囲の酸化物半導体は、ホール移動度が２ｃｍ２／Ｖｓ以上であり、キャリア濃度が５×１０１６ｃｍ－３以下であり、比較的高移動度を維持することができ、より好ましい組成範囲となる。
Ｐ点：Ｉｎ１５Ｇａ８５Ａｌ０
Ｑ点：Ｉｎ３０Ｇａ４５Ａｌ２５
Ｒ点：Ｉｎ４５Ｇａ３５Ａｌ２５
Ｓ点：Ｉｎ４０Ｇａ６０Ａｌ０
この三元系図に示す通り、下記Ｐ点、Ｑ点、Ｒ点およびＳ点で囲まれる範囲の酸化物半導体は、ホール移動度が２ｃｍ２／Ｖｓ以上であり、キャリア濃度が５×１０１６ｃｍ－３以下であり、比較的高移動度を維持することができ、より好ましい組成範囲となる。
Ｐ点：Ｉｎ１５Ｇａ８５Ａｌ０
Ｑ点：Ｉｎ３０Ｇａ４５Ａｌ２５
Ｒ点：Ｉｎ４５Ｇａ３５Ａｌ２５
Ｓ点：Ｉｎ４０Ｇａ６０Ａｌ０
【0020】
本発明の酸化物半導体薄膜の成膜方法は、特に限定されない。例えば、成膜する組成と同じ組成のスパッタリングターゲットを用いたスパッタリングにより成膜してもよいし、原子層堆積（ＡＬＤ）法や真空蒸着法などによって成膜してもよく、アモルファスな酸化物半導体薄膜が成膜できれば成膜方法は特に限定されない。
【0021】
また、本発明の酸化物半導体薄膜は、ＴＦＴなどの薄膜半導体トランジスタである薄膜半導体デバイス（単に、半導体デバイスともいう）の活性層として用いることができる。
【0022】
本発明の酸化物半導体薄膜を備える薄膜半導体デバイスは、アモルファス酸化物半導体薄膜からなる活性層と、前記活性層の一方の面にゲート絶縁膜を介して設けられたゲート電極と、前記活性層に接続するソース電極及びドレイン電極と、を具備する薄膜半導体装置であって、前記活性層が上述した本発明の酸化物半導体薄膜からなるものである。
【0023】
具体的な半導体デバイスは、前記ゲート絶縁膜及び前記ゲート電極は、前記活性層の上面に設けられ、前記ソース電極及び前記ドレイン電極は、前記活性層の上面側に設けられている構造を挙げることができる。
かかる薄膜半導体装置の一例の構造を図３に示す。
かかる薄膜半導体装置の一例の構造を図３に示す。
【0024】
図２に本発明に係る薄膜トランジスタの一例の概略構成を示す。
本実施形態の薄膜トランジスタ１１０は、基板１０上に、活性層１１と、ゲート絶縁膜１２と、ゲート電極１３と、保護膜（パッシベーション）１４とを具備し、活性層１１から保護膜１４を介して引き出されたソース電極１５Ｓ及びドレイン電極１５Ｄを有する。
本実施形態の薄膜トランジスタ１１０は、基板１０上に、活性層１１と、ゲート絶縁膜１２と、ゲート電極１３と、保護膜（パッシベーション）１４とを具備し、活性層１１から保護膜１４を介して引き出されたソース電極１５Ｓ及びドレイン電極１５Ｄを有する。
【0025】
基板１０は、典型的には、Ｓｉ基板やガラス基板である。ゲート電極１３は、典型的には、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）などの金属単層膜あるいは多層膜、またはＴｉＮ、Ｗ、ＷＳｉなど半導体デバイスに使用される一般的なゲート電極材料で構成され、例えばスパッタリング法によって形成される。本実施形態では、ゲート電極１３は、モリブデンで構成される。ゲート電極１３の厚さは特に限定されず、例えば、２００ｎｍである。ゲート電極１３は、例えば、スパッタリング法、ＡＬＤ法、真空蒸着法等で成膜される。
【0026】
活性層１１は、薄膜トランジスタ１１０のチャネル層として機能する。活性層１１の膜厚は、例えば５ｎｍ～２００ｎｍである。活性層１１は、上述した本発明の酸化物半導体薄膜で構成される。活性層１１は、例えば、スパッタリング法、ＡＬＤ法、真空蒸着法等で成膜される。
【0027】
ゲート絶縁膜１２は、ゲート電極１３と活性層１１との間に形成される。ゲート絶縁膜１２は、例えば、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）又はこれらの積層膜で構成される。成膜方法は特に限定されず、ＣＶＤ法でもよいし、スパッタリング法、蒸着法等であってもよい。ゲート絶縁膜１２の膜厚は特に限定されず、例えば、２００ｎｍ～４００ｎｍである。
【0028】
ソース電極１５Ｓ及びドレイン電極１５Ｄは、保護膜１４及びキャップ層１３の上に相互に離間して形成される。ソース電極１５Ｓ及びドレイン電極１５Ｄは、例えば、アルミニウム、モリブデン、銅、チタンなどの金属単層膜あるいはこれら金属の多層膜で構成することができる。後述するように、ソース電極１５Ｓ及びドレイン電極１５Ｄは、金属膜をパターニングすることで同時に形成することができる。当該金属膜の厚さは、例えば、１００ｎｍ～２００ｎｍである。ソース電極１５Ｓ及びドレイン電極１５Ｄは、例えば、スパッタリング法、真空蒸着法等で成膜される。
【0029】
薄膜トランジスタ１１０の活性層１１の上面及び下面の少なくとも一方に、活性層１１よりもキャリア密度が小さい半導体薄膜を具備するようにしてもよい。
【0030】
このような薄膜トランジスタの一例を図３に示す。
図３の薄膜トランジスタ１１０Ａは、活性層１１の下面及び上面の両方にキャリア密度が小さい半導体薄膜１１Ａ及び１１Ｂを有するものである。
半導体薄膜１１Ａ及び１１Ｂとしては、例えば、ＩｎＧａＡｌ酸化物（ＩＧＡ）でキャリア濃度の大きな膜を挙げることができる。また、半導体薄膜１１Ａ及び１１Ｂは、活性層１１と同様に、例えば、スパッタリング法、ＡＬＤ法、真空蒸着法等で成膜される。
図３の薄膜トランジスタ１１０Ａは、活性層１１の下面及び上面の両方にキャリア密度が小さい半導体薄膜１１Ａ及び１１Ｂを有するものである。
半導体薄膜１１Ａ及び１１Ｂとしては、例えば、ＩｎＧａＡｌ酸化物（ＩＧＡ）でキャリア濃度の大きな膜を挙げることができる。また、半導体薄膜１１Ａ及び１１Ｂは、活性層１１と同様に、例えば、スパッタリング法、ＡＬＤ法、真空蒸着法等で成膜される。
【0031】
【0032】
図４の薄膜トランジスタ１１０Ｂは、活性層１１の下面にゲート電極１３が設けられた構造であり、基板１０上にゲート電極１３、ゲート絶縁膜１２及び活性層１１と積層された構造を有し、ソース電極１５Ｓ及びドレイン電極１５Ｄは、ゲート絶縁膜１２及び活性層１１上から引き出されている。
【0033】
【0034】
図６の薄膜トランジスタ１１０Ｄは、デュアルゲートタイプＴＦＴであり、活性層１１の下面側にゲート絶縁層１２Ａを介してボトムゲート電極１３Ａを有し、上面側にゲート絶縁層１２Ｂを介してトップゲート電極１３Ｂを具備するものであり、ソース電極１５Ｓ及びドレイン電極１５Ｄは、活性層１１に連続して設けられたｎ-層１１Ａ、すなわち、Ｎ型不純物濃度の薄いＮ型層を介して引き出されている。
【0035】
なお、以上説明した具体例は横型トランジスタを例示したいが、これらに限定されず、縦型トランジスタであってもよいことは言うまでもない。
【0036】
［半導体デバイス１－１６］
下記表に示す組成の各種酸化物半導体薄膜を用いて、図６に示すエッチングストップ層（ＥＳＬ）を有するＥＳＬタイプの薄膜トランジスタを製造した。酸化膜半導体薄膜は、活性層として利用した。
下記表に示す組成の各種酸化物半導体薄膜を用いて、図６に示すエッチングストップ層（ＥＳＬ）を有するＥＳＬタイプの薄膜トランジスタを製造した。酸化膜半導体薄膜は、活性層として利用した。
【0037】
下記表に示す組成の酸化物半導体薄膜は、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、およびＡｌ２Ｏ３のスパッタリングターゲットを用い、マルチカソードで各種組成のＩｎ-Ｇａ-Ａｌ-Ｏ薄膜を成膜した。
【0038】
図５のＥＳＬタイプの半導体デバイスは、以下の手順で製造した。
まず、基板１０上にゲート電極用金属としてＭｏ層を成膜し、パターニングしてゲート電極１３を形成した。
まず、基板１０上にゲート電極用金属としてＭｏ層を成膜し、パターニングしてゲート電極１３を形成した。
【0039】
次いで、ゲート絶縁膜１３として、ＳｉＯ（上）／ＳｉＮ（下）の積層膜を成膜した。
【0040】
次いで、上述したとおり、各種組成の酸化物半導体薄膜（表1のサンプル１－１６）からなる活性層１１を成膜し、４００℃でアニールして、リン酸系エッチャントを用いてウェットエッチングによりパターニングした。
【0041】
次に、ＥＳＬとして、ＣＶＤによりＳｉＯｘを成膜し、エッチングストップ層１６とした。このＣＶＤ成膜プロセスでは３００℃程度の加熱状態となり、この工程により、活性層１１を形成する酸化物半導体は還元処理される。
【0042】
この後、エッチングストップ層１６をパターニングし、ソースドレイン用金属膜としてＴｉを成膜し、パターニングし、次いで、保護膜（パッシベーション）１４を成膜し、アニールした後、保護膜１４をパターニングし、最後にソース電極１５Ｓ、ドレイン電極１５Ｄを形成した。
【0043】
（サンプル１－１７）
表１の組成を有するサンプル１－１７について、ＣＶＤによるＳｉＯｘ成膜後のホール移動度とキャリア濃度を測定した。
表１の組成を有するサンプル１－１７について、ＣＶＤによるＳｉＯｘ成膜後のホール移動度とキャリア濃度を測定した。
【0044】
具体的には、ガラス基板に成膜した酸化物半導体膜５０ｎｍ上にＳｉＯ１００ｎｍをＣＶＤで成膜した後、７ｍｍ角にカットして、４隅をドライエッチング装置にてエッチングし、ホール効果測定用サンプルとした。
【0045】
ホール効果測定用サンプルを比抵抗/ホール測定システム(ResiTest8400AC；東陽テクニカ社製）にセットし、室温においてホール効果を評価し、キャリア密度及び移動度を測定した。
結果は表１に示す。
結果は表１に示す。
【0046】
この結果、サンプル１、２、５～１１及び１５の酸化物半導体薄膜は、キャリア濃度が１×１０１８ｃｍ－３以下と低く、ホール移動度が１ｃｍ２／Ｖｓ以上となることがわかった。
また、特に、サンプル１、５、７～１１酸化物半導体薄膜は、特に好ましいことがわかった。
一方、サンプル３、４は絶縁体となり、サンプル１２、１４は、ホール移動度が１ｃｍ２／Ｖｓより小さくなり、サンプル１３は、キャリア濃度が１×１０１８ｃｍ－３より大きく、それぞれ好ましくなかった。
また、特に、サンプル１、５、７～１１酸化物半導体薄膜は、特に好ましいことがわかった。
一方、サンプル３、４は絶縁体となり、サンプル１２、１４は、ホール移動度が１ｃｍ２／Ｖｓより小さくなり、サンプル１３は、キャリア濃度が１×１０１８ｃｍ－３より大きく、それぞれ好ましくなかった。
【0047】
【表1】
【0048】
（半導体デバイス８）
サンプル８の酸化物半導体薄膜を活性層とする図６の構造の半導体デバイス８について、ゲート電圧とドレイン電流との関係を示す伝達特性を測定した
活性層１１の上にＣＶＤにより設けたＳｉＯからなるゲート絶縁層１２Ｂの成膜温度は３００℃とした。
閾値電圧（ドレイン電流が１ｎＡとなるときのゲート電圧）はＡ～Ｄの４箇所で測定した。結果は図７に示すとおり、何れも閾値電圧は－０．５～３Ｖであり、ネガティブシフトしていないことが確認された。
サンプル８の酸化物半導体薄膜を活性層とする図６の構造の半導体デバイス８について、ゲート電圧とドレイン電流との関係を示す伝達特性を測定した
活性層１１の上にＣＶＤにより設けたＳｉＯからなるゲート絶縁層１２Ｂの成膜温度は３００℃とした。
閾値電圧（ドレイン電流が１ｎＡとなるときのゲート電圧）はＡ～Ｄの４箇所で測定した。結果は図７に示すとおり、何れも閾値電圧は－０．５～３Ｖであり、ネガティブシフトしていないことが確認された。
【0049】
（比較半導体デバイス）
活性層をＩＧＺＯ１１１（Ｉｎ：Ｇａ：Ｚｎ＝33.3：33.3：33.3）と、ＣＶＤの成膜温度を２７０℃と低くした以外は、同様にしたデバイスを作成し、閾値電圧を測定した。結果は図８に示すとおり、スイッチング動作しないノーマリーオン状態となり、閾値電圧が測定できなかった。
活性層をＩＧＺＯ１１１（Ｉｎ：Ｇａ：Ｚｎ＝33.3：33.3：33.3）と、ＣＶＤの成膜温度を２７０℃と低くした以外は、同様にしたデバイスを作成し、閾値電圧を測定した。結果は図８に示すとおり、スイッチング動作しないノーマリーオン状態となり、閾値電圧が測定できなかった。
【0050】
【0051】
（スパッタリングターゲット）
上記表１のサンプル８の組成となるように、酸化インジウム、酸化ガリウム、酸化アルミニウムを秤量し、ボールミルを用いて混合した。混合された粒末を、大気下で、１０００℃で１０時間保持することにより焼結し、焼結体を得た。
上記表１のサンプル８の組成となるように、酸化インジウム、酸化ガリウム、酸化アルミニウムを秤量し、ボールミルを用いて混合した。混合された粒末を、大気下で、１０００℃で１０時間保持することにより焼結し、焼結体を得た。
【0052】
実施例において酸化インジウム、酸化ガリウム、酸化アルミニウムを原料とし、大気中で焼結することで、９６．４％の相対密度を持った焼結体が得られた。この焼結体は絶縁体であるが、ＲＦスパッタリングによって本発明の酸化物半導体薄膜の成膜が可能である。
【符号の説明】
【0053】
１０ 基板
１１ 活性層
１１Ａ，Ｂ 半導体薄膜
１２ ゲート絶縁膜
１２Ａ ゲート絶縁層
１２Ｂ ゲート絶縁層
１３ ゲート電極
１３Ａ ボトムゲート電極
１３Ｂ トップゲート電極
１４ 保護膜
１５Ｄ ドレイン電極
１５Ｓ ソース電極
１６ エッチングストップ層
１１０ 薄膜トランジスタ
１１ 活性層
１１Ａ，Ｂ 半導体薄膜
１２ ゲート絶縁膜
１２Ａ ゲート絶縁層
１２Ｂ ゲート絶縁層
１３ ゲート電極
１３Ａ ボトムゲート電極
１３Ｂ トップゲート電極
１４ 保護膜
１５Ｄ ドレイン電極
１５Ｓ ソース電極
１６ エッチングストップ層
１１０ 薄膜トランジスタ
【要約】
【課題】キャリア濃度が低く、ホール移動度が高い酸化物半導体薄膜であり、これを活性層とした薄膜半導体デバイスは、高温でも閾値電圧がネガティブシフトしない、酸化物半導体薄膜及びそれを用いた半導体デバイス、このような酸化物半導体薄膜を形成できるスパッタリングターゲット及びその製造方法を実現する。
【解決手段】 インジウム、ガリウム、及びアルミニウムを下記組成で含む酸化物を主成分とする酸化物半導体で構成され、前記酸化物半導体のＸ、Ｙ及びＺの組成比は、Ｉｎ、Ｇａ及びＡｌの３成分系相図の下記Ａ点とＢ点を結ぶ線分、下記Ｂ点とＣ点とを結ぶ線分、下記Ｃ点とＤ点とを結ぶ線分、及び下記Ｄと下記Ａ点とを結ぶ線分とで囲まれる領域の組成比である酸化物半導体薄膜。
組成：ＩｎＸＧａＹＡｌＺ
Ａ点：Ｉｎ１０Ｇａ９0Ａｌ０
Ｂ点：Ｉｎ３０Ｇａ３０Ａｌ４０
Ｃ点：Ｉｎ４５Ｇａ１５Ａｌ４０
Ｄ点：Ｉｎ４５Ｇａ５５Ａｌ０
【選択図】 図１
【解決手段】 インジウム、ガリウム、及びアルミニウムを下記組成で含む酸化物を主成分とする酸化物半導体で構成され、前記酸化物半導体のＸ、Ｙ及びＺの組成比は、Ｉｎ、Ｇａ及びＡｌの３成分系相図の下記Ａ点とＢ点を結ぶ線分、下記Ｂ点とＣ点とを結ぶ線分、下記Ｃ点とＤ点とを結ぶ線分、及び下記Ｄと下記Ａ点とを結ぶ線分とで囲まれる領域の組成比である酸化物半導体薄膜。
組成：ＩｎＸＧａＹＡｌＺ
Ａ点：Ｉｎ１０Ｇａ９0Ａｌ０
Ｂ点：Ｉｎ３０Ｇａ３０Ａｌ４０
Ｃ点：Ｉｎ４５Ｇａ１５Ａｌ４０
Ｄ点：Ｉｎ４５Ｇａ５５Ａｌ０
【選択図】 図１
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
