特許7438105デバイス製造方法の制御パラメータを決定する方法、コンピュータプログラム、および、基板にデバイスを製造するためのシステム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-02-15
(45)【発行日】2024-02-26
(54)【発明の名称】デバイス製造方法の制御パラメータを決定する方法、コンピュータプログラム、および、基板にデバイスを製造するためのシステム
(51)【国際特許分類】
G03F 7/20 20060101AFI20240216BHJP
【ＦＩ】
G03F7/20 501
G03F7/20 521
【請求項の数】
13
(21)【出願番号】P 2020517590
(86)(22)【出願日】2018-08-22
(65)【公表番号】
(43)【公表日】2020-12-03
(86)【国際出願番号】 EP2018072605
(87)【国際公開番号】W WO2019063206
(87)【国際公開日】2019-04-04
【審査請求日】2020-05-14
【審判番号】
【審判請求日】2022-07-07
(31)【優先権主張番号】17193430.0
(32)【優先日】2017-09-27
(33)【優先権主張国・地域又は機関】EP
(31)【優先権主張番号】17200255.2
(32)【優先日】2017-11-07
(33)【優先権主張国・地域又は機関】EP
(31)【優先権主張番号】18155070.8
(32)【優先日】2018-02-05
(33)【優先権主張国・地域又は機関】EP
(73)【特許権者】
【識別番号】504151804
【氏名又は名称】エーエスエムエル ネザーランズ ビー．ブイ．
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100134256
【弁理士】
【氏名又は名称】青木 武司
(72)【発明者】
【氏名】テル、ヴィム、ティボー
(72)【発明者】
【氏名】マズロー、マーク、ジョン
(72)【発明者】
【氏名】ファン インゲン、シェーナウ、クンラート
(72)【発明者】
【氏名】ワーナー、パトリック
(72)【発明者】
【氏名】スラヒター、アブラハム
(72)【発明者】
【氏名】アヌンシアド、ロイ
(72)【発明者】
【氏名】ファン ゴルプ、シモン、ヘンドリック、セリーヌ
(72)【発明者】
【氏名】スタールズ、フランク
(72)【発明者】
【氏名】ヨヘムセン、マリヌス
【合議体】
【審判長】山村 浩
【審判官】松川 直樹
【審判官】野村 伸雄
(56)【参考文献】
【文献】特開２０１２－２２０９５５（ＪＰ，Ａ）
【文献】特開２００６－５８４５２（ＪＰ，Ａ）
【文献】特開２０１４－８１２２０（ＪＰ，Ａ）
【文献】特開２０１４－４９５７３（ＪＰ，Ａ）
【文献】特表２０１７－５０５４６２（ＪＰ，Ａ）
【文献】特開２０１２－１０９５６８（ＪＰ，Ａ）
【文献】特開２０１３－１６５２７１（ＪＰ，Ａ）
【文献】米国特許第６９７８４３８（ＵＳ，Ｂ１）
【文献】Ｓｈｉｎｏｄａ， Ｓｈｉｎｉｃｈｉ， ａｔ．ａｌ．，Ｆｏｃｕｓ ｍｅａｓｕｒｅｍｅｎｔ ｕｓｉｎｇ ＳＥＭ ｉｍａｇｅ ａｎａｌｙｓｉｓ ｏｆ ｃｉｒｃｕｉｔ ｐａｔｔｅｒｎ，ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＳＰＩＥ，米国，ＳＰＩＥ，２０１６年 ３月２５日，Ｖｏｌ．９７７８，ｐ．ｐ．９７７８３Ｋ－１～９７７８３Ｋ－６
(58)【調査した分野】(Int.Cl.，ＤＢ名)
H01L21/027
H01L21/30
H01L21/64-21/66
G03F7/20-7/24
G03F9/00-9/02
(57)【特許請求の範囲】
【請求項1】
リソグラフィプロセスを備える半導体製造プロセスによって得られる基板上の各フィーチャについての制御パラメータを決定するための方法であって、前記基板の少なくとも一部の像であって少なくとも前記各フィーチャを備える像を取得することと、
前記像から前記各フィーチャのコンターを決定することと、
前記コンターの複数のセグメントを決定することと、
前記複数のセグメントの各々についてそれぞれ重みを決定することと、
前記セグメントの各々について、前記フィーチャの像関連メトリックを計算することと、
前記フィーチャの像関連メトリックを、前記セグメントの各々の重みおよび計算された像関連メトリックに基づいて計算して、前記基板上のフィーチャの像関連メトリックを決定することと、
前記基板上のフィーチャの像関連メトリックを最小化することによって前記基板上の前記各フィーチャについての前記制御パラメータを決定することと、を備える、方法。
【請求項2】
前記セグメントの各々の像関連メトリックは、エッジ配置誤差（ＥＰＥ）を備える、請求項１に記載の方法。
【請求項3】
前記リソグラフィプロセス及び／または１つ又は複数の更なるプロセスの１つ又は複数の前記制御パラメータを前記エッジ配置誤差に基づいて決定することをさらに備える、請求項２に記載の方法。
【請求項4】
決定された１つ又は複数の前記制御パラメータに基づいて、前記リソグラフィプロセスにおいて使用されるリソグラフィ装置を構成することをさらに備える、請求項３に記載の方法。
【請求項5】
決定された１つ又は複数の前記制御パラメータに基づいて、前記１つ又は複数の更なるプロセスにおいて使用されるエッチング装置を制御することをさらに備える、請求項３に記載の方法。
【請求項6】
前記像関連メトリックは、前記コンターの前記セグメントと目標コンターの比較に基づいて計算される、請求項１に記載の方法。
【請求項7】
各セグメントの重みは、当該セグメントの像関連メトリックの公差値に基づく、請求項１に記載の方法。
【請求項8】
前記セグメントの各々の重みは、前記セグメントの各々の像関連メトリックの感度に基づいて決定される、請求項３に記載の方法。
【請求項9】
複数の前記制御パラメータが決定され、前記制御パラメータの少なくとも２つが共決定される、請求項３に記載の方法。
【請求項10】
前記制御パラメータの少なくとも２つの共決定は、前記少なくとも２つの制御パラメータの複合効果、及び／または、
前記少なくとも２つの制御パラメータの相互依存、
に基づく、請求項９に記載の方法。
【請求項11】
共決定される前記制御パラメータは、ローカルなＣＤ変動に基づいて、または、ローカルなＣＤ変動とグローバルなＣＤ変動の両方に基づいて決定される、請求項９に記載の方法。
【請求項12】
請求項１に記載の方法をコンピュータに実行させるコンピュータ可読命令を備えるコンピュータプログラム。
【請求項13】
基板にデバイスを製造するためのシステムであって、請求項１に記載の方法を実行するように構成されているシステム。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本出願は、２０１７年９月２７日に出願された欧州出願第１７１９３４３０．０号、２０１７年１１月７日に出願された欧州出願第１７２００２５５．２号および２０１８年２月５日に出願された欧州出願第１８１５５０７０．８号の優先権を主張し、それらの全体が本明細書に援用される。
本出願は、２０１７年９月２７日に出願された欧州出願第１７１９３４３０．０号、２０１７年１１月７日に出願された欧州出願第１７２００２５５．２号および２０１８年２月５日に出願された欧州出願第１８１５５０７０．８号の優先権を主張し、それらの全体が本明細書に援用される。
【0002】
本説明は、半導体デバイスの製造におけるプロセスに関し、より具体的には、製造されるデバイスのフィーチャの像に基づいていずれかのプロセスを改善するための方法、非一時的コンピュータ可読媒体およびシステムに関する。
【背景技術】
【0003】
リソグラフィ投影装置は、例えば集積回路（ＩＣ）の製造に使用可能である。この場合、パターニングデバイス（例えばマスク）が、ＩＣの個別の層に対応する回路パターン（「設計レイアウト」）を含み、またはこれを提供しうる。また、この回路パターンは、放射感応性材料（「レジスト」）層により被覆された基板（例えばシリコンウェーハ）上の目標部分（例えば１つ又は複数のダイを含む）へと、例えばパターニングデバイス上の回路パターンで目標部分を照射することによって転写されうる。一般に一枚の基板には、隣接する複数の目標部分が含まれ、回路パターンがリソグラフィ投影装置によって目標部分に連続的に１つずつ転写される。ある形式のリソグラフィ投影装置においては、パターニングデバイス全体の回路パターンが一つの目標部分に一度に転写され、こうした装置はステッパと称される。ステップアンドスキャン装置と称される別の装置においては、投影ビームがパターニングデバイスを所与の基準方向（「走査」方向）に走査するとともに基板がこの基準方向と平行または逆平行に同期して移動される。パターニングデバイス上の回路パターンの異なる複数の部分が一つの目標部分へと漸進的に転写される。一般にリソグラフィ投影装置は拡大係数Ｍ（一般に１より小さい）を有するので、基板を移動させる速さＦは投影ビームがパターニングデバイスを走査する速さのに比べてＭ倍となる。本書に説明されるリソグラフィデバイスに関する更なる情報は、本書に援用される例えばUS6,046,792から集めることができる。
【0004】
回路パターンをパターニングデバイスから基板に転写する前に、基板には、プライミング、レジストコーティング、ソフトベークなど様々な工程が行われうる。露光後の基板には、露光後ベーク（ＰＥＢ）、現像、ハードベーク、転写された回路パターンの測定・検査など他の工程が行われうる。この一連の工程は、例えばＩＣなどデバイスの個別の層を作るための基礎として用いられる。そして基板には、エッチング、イオン注入（ドーピング）、メタライゼーション、酸化、化学機械研磨など、デバイスの個別層を完成させるために様々な工程が行われうる。デバイスに複数の層が必要とされる場合には、全工程またはその変形例が層ごとに繰り返される。最終的に、デバイスが基板上の各目標部分に存在することになる。そして、これらデバイスは、ダイシングまたはソーイングなどの技術によって１つずつに分割され、個別のデバイスがキャリアにマウントされ、ピンに接続されることなどができる。
【0005】
上述のように、リソグラフィはＩＣの製造における中心的な工程であり、基板に形成されるパターンがマイクロプロセッサやメモリチップなどのＩＣの機能素子を定める。類似のリソグラフィ技術は、フラットパネルディスプレイ、微小電気機械システム（ＭＥＭＳ）、および他のデバイスの形成にも使用される。
【0006】
半導体製造プロセスが進化し続けるなか、「ムーアの法則」と通例称される傾向に従って数十年にわたり、機能素子の寸法は継続的に低減されるとともに、デバイスあたりのトランジスタなど機能素子の量は着実に増加している。現状の技術では、デバイスの層は、深紫外照明源からの照明を使用して基板に設計レイアウトを投影するリソグラフィ投影装置を使用して製造され、１００ｎｍをかなり下回る寸法（すなわち照明源（例えば１９３ｎｍの照明源）からの放射の波長の半分より小さい）をもつ個別の機能素子が生成される。
【0007】
リソグラフィ投影装置の古典的な解像度限界よりも小さい寸法をもつフィーチャが印刷されるこのプロセスは、低ｋ１リソグラフィとも称され、解像度の公式であるＣＤ＝ｋ１×λ／ＮＡに従う。ここで、λは用いられる放射の波長であり（現在ではほとんどの場合、２４８ｎｍまたは１９３ｎｍ）、ＮＡはリソグラフィ投影装置における投影光学系の開口数であり、ＣＤは「クリティカルディメンション（一般に、印刷される最小のフィーチャサイズ）」であり、ｋ１は経験的な解像度係数である。一般に、ｋ１が小さいほど、特定の電気的な機能および性能を実現すべく回路設計者によって設計された形状および寸法に近似するパターンを基板に再現することが困難になる。このような困難を克服するために、デバイスの製造におけるあらゆるプロセスの制御パラメータを正確に決定することが必要になる。
【発明の概要】
【0008】
本発明の第１の態様によると、リソグラフィプロセスと１つ又は複数の更なるプロセスとを備える製造プロセスの１つ又は複数の制御パラメータを決定するための方法であって、基板の少なくとも一部の像であって製造プロセスによって基板に製造される少なくとも１つのフィーチャを備える像を取得することと、像から決定されるコンターに基づいて１つ又は複数の像関連メトリックを計算することと、を備え、像関連メトリックの１つは、少なくとも１つのフィーチャのエッジ配置誤差（ＥＰＥ）であり、さらに、リソグラフィプロセス及び／または１つ又は複数の更なるプロセスの１つ又は複数の制御パラメータをエッジ配置誤差に基づいて決定することを備え、少なくとも１つの制御パラメータが、少なくとも１つのフィーチャのエッジ配置誤差を最小化するように決定される、方法が提供される。
【0009】
好ましくは、方法は、決定された１つ又は複数の制御パラメータに基づいて、デバイスの製造プロセスにおいてリソグラフィ装置および１つ又は複数の更なるプロセスのうち少なくとも１つを制御することをさらに備える。
【0010】
好ましくは、デバイスの製造プロセスにおける更なるプロセスは、リソグラフィプロセス、プライミングプロセス、レジストコーティングプロセス、ソフトベーキングプロセス、露光後ベーキングプロセス、現像プロセス、ハードベーキングプロセス、測定・検査プロセス、エッチングプロセス、イオン注入プロセス、メタライゼーションプロセス、酸化プロセス、および化学機械研磨プロセスのうち１つ又は複数を含む。
【0011】
好ましくは、像関連メトリックは、フィーチャのエッジ配置誤差（ＥＰＥ）である。
【0012】
好ましくは、像関連メトリックは、コンターと目標コンターの比較に基づいて計算される。
【0013】
好ましくは、像関連メトリックは、フィーチャの複数の像に基づいて生成される。
【0014】
好ましくは、フィーチャの複数の像は、基板の複数の層それぞれにある。
【0015】
好ましくは、方法は、フィーチャのコンターの複数のセグメントを決定することと、複数のセグメントの各々について重みを決定することと、セグメントの各々について、当該セグメントの像関連メトリックを計算することと、セグメントの各々の重みおよび像関連メトリックに基づいてフィーチャの像関連メトリックを計算することと、をさらに備える。
【0016】
好ましくは、各セグメントの重みは、当該セグメントの像関連メトリックの公差値に基づく。
【0017】
好ましくは、１つ又は複数の制御パラメータは、セグメントの各々の感度に基づいて決定される。
【0018】
好ましくは、１つ又は複数の制御パラメータは、フィーチャのＥＰＥを最小化するように決定される。
【0019】
好ましくは、方法は、像における複数のフィーチャの各々について像関連メトリックを生成することを備え、フィーチャの像関連メトリックの各々が請求項８またはこれを引用するいずれかの請求項に記載の方法を実行することによって生成される。
【0020】
好ましくは、方法は、像における複数のフィーチャの各々について重みを決定することと、各フィーチャの像関連メトリックおよび各フィーチャの重みに基づいて像の像関連メトリックを計算することと、をさらに備える。
【0021】
好ましくは、像の像関連メトリックは、像のＥＰＥであり、１つ又は複数の制御パラメータは、像のＥＰＥを最小化するように決定される。
【0022】
好ましくは、方法は、基板の同じ層の異なる複数の部分について像を取得することと、各像の像関連メトリックを計算することと、をさらに備え、１つ又は複数の制御パラメータは、各像の像関連メトリックに基づいて決定される。
【0023】
好ましくは、各像は、１０μｍ四方の視野である。
【0024】
好ましくは、方法は、基板の層の１つ又は複数の像における複数のフィーチャの各々の像関連メトリックを計算することをさらに備え、１つ又は複数の制御パラメータは、複数の像関連メトリックの各々に基づいて決定される。
【0025】
好ましくは、１つ又は複数の制御パラメータは、デバイスの製造プロセスに適用されるドーズプロファイルを定める。
【0026】
好ましくは、方法は、グローバルな像関連メトリックを計算することをさらに備え、１つ又は複数の制御パラメータは、グローバルな像関連メトリックに基づいて追加的に決定される。
【0027】
好ましくは、方法は、ＥＰＥを計算することをさらに備え、１つ又は複数の制御パラメータは、ＥＰＥを最小化するように決定される。
【0028】
好ましくは、ＥＰＥは、グローバルなクリティカルディメンションの均一性、ライン幅ラフネス、局所的なクリティカルディメンションの均一性、およびクリティカルディメンションの大きさのうち１つ又は複数に基づいて決定される。
【0029】
好ましくは、ＥＰＥは、グローバルなクリティカルディメンションの均一性と局所的なクリティカルディメンションの均一性の重み付け結合として計算される。
【0030】
好ましくは、方法は、基板の複数の像を取得することと、各像における複数のフィーチャの像関連メトリックを決定することと、を備え、１つ又は複数の制御パラメータは、各像の像関連メトリックに基づいて、および、決定された像関連メトリックの、１つ又は複数の制御パラメータの変化による依存性から決定される。
【0031】
好ましくは、像関連メトリックは、複数の像におけるブロックパターンのサイズ、複数の像におけるブロックパターンのサイズの差異、複数の像における格子のピッチの差異、格子層に対するブロック層の全体的シフト、および２つのＬＥＬＥ層間のシフトのうち１つ又は複数を含む。
【0032】
好ましくは、複数の像は、基板の同じ層の異なる複数の部分のものである。
【0033】
好ましくは、複数の像は、基板の同じ部分のものであり、複数の像は、基板の層の異なる複数の製造プロセスで取得される。
【0034】
好ましくは、方法は、複数の像の差異に基づいて近接効果を制御することをさらに備える。
【0035】
好ましくは、像関連メトリックは、測定された像を参照像にマッピングすることによって、及び／または、像を横切るラインから導出されるパラメータを平均化することによって取得される。
【0036】
本発明の第２の態様によると、実行されるとき第１の態様の方法に従って基板上でのデバイスの製造プロセスを制御する命令を備える非一時的コンピュータ可読媒体が提供される。
【0037】
本発明の第３の態様によると、基板にデバイスを製造するためのシステムであって、第１の態様の方法を実行するように構成されているシステムが提供される。
【図面の簡単な説明】
【0038】
【図1】リソグラフィシステムの様々なサブシステムのブロック図である。
【0039】
【0040】
【図3A】ＬＥＲを概略的に示す。
【0041】
【図3B】ＬＷＲを概略的に示す。
【0042】
【図3C】確率的な変動がどのようにリソグラフィに影響しうるかを概略的に示す。
【0043】
【0044】
【0045】
【図6】確率的変動を計算して図示するための例示的なフローチャートを示す。
【0046】
【図7】確率的変動を使用して特定されるホットスポットを示す。
【0047】
【図8】複数の条件での、および設計変数の複数の値での確率的変動の値を含む非一時的コンピュータ可読媒体を示す。
【0048】
【0049】
【図10】ＥＰＥＩＬＳ項の曲線を概略的に示す。
【0050】
【図11】共同最適化・共最適化の例示的なメトロロジの態様を示すフロー図である。
【0051】
【図12】更なる最適化方法の例を示す。
【0052】
【0053】
【図15A】特性の確率的変動（例えばＬＥＲ）またはその関数（例えば、ｂｌ＿ＩＬＳ、ＩＬＳ、またはＮＩＬＳ）に基づく空間像またはレジスト像のホットスポットを特定する方法についてのフローチャートを示す。
【0054】
【図15B】空間像またはレジスト像の特性（例えばエッジ位置）の確率的変動（例えばＬＥＲ）またはその関数（例えば、ｂｌ＿ＩＬＳ、ＩＬＳ、またはＮＩＬＳ）に基づく空間像またはレジスト像のホットスポットを特定する更なる方法についてのフローチャートを示す。
【0055】
【図16】空間像またはレジスト像の１つ又は複数の特性（例えばエッジ位置）の確率的変動（例えばＬＥＲ）を低減する方法についてのフローチャートを示す。
【0056】
【図17】例示的なコンピュータシステムのブロック図である。
【0057】
【図18】リソグラフィ投影装置の概略図である。
【0058】
【図19】他のリソグラフィ投影装置の概略図である。
【0059】
【0060】
【0061】
【図22】スループットと確率的変動の尺度との関係をいくつか示す。
【0062】
【図23】ユーザーが望む特性に基づいてユーザーが１つ又は複数の設計変数の値のセットを選択することができるように、１つ又は複数の設計変数の値のセットについての最適化を実行して、プロセス、空間像、及び／またはレジスト像の様々な特性をユーザーに提示する方法のフローチャートを概略的に示す。
【0063】
【0064】
【図25】基板上の複数のフィーチャの像を示す。
【0065】
【図26】一つの層にあるビアであって隣接層のフィーチャの上に位置すべきものを示す。
【0066】
【0067】
【図28】基板上のパターン形成された領域の像を示す。
【0068】
【図29】ある実施の形態に係る方法のフローチャートである。
【発明を実施するための形態】
【0069】
本明細書ではＩＣの製造に具体的に言及しているかもしれないが、本書の説明は、ありうる他の多くの用途を有するものと明示的に理解されるべきである。例えば、集積光学システム、磁区メモリ用案内パターンおよび検出パターン、液晶ディスプレイパネル、薄膜磁気ヘッド等に用いられうる。当業者であればこうした代替的な用途の文脈において、本書における「レチクル」、「ウェーハ」あるいは「ダイ」という用語の使用は、それぞれ「マスク」、「基板」あるいは「目標部分」という、より一般的な用語と置換可能であるとみなされるものと理解するであろう。
【0070】
本文書においては、「放射」および「ビーム」という用語は、紫外放射（例えば約３６５ｎｍ、２４８ｎｍ、１９３ｎｍ、１５７ｎｍ、または１２６ｎｍの波長を有する）及びＥＵＶ（極紫外放射、例えば５から２０ｎｍの範囲の波長を有する）を含むあらゆる種類の電磁放射を包含するよう用いられる。
【0071】
本書に使用される「最適化する」および「最適化」という用語は、リソグラフィのプロセスが例えば、基板上の設計レイアウトの投影をより正確にする、プロセスウインドウをより大きくする等、より望まれる特性を有するように、リソグラフィ投影装置、リソグラフィプロセス等を調整することを指し、またはこれを意味する。よって、本書に使用される「最適化する」および「最適化」という用語は、１つ又は複数のパラメータについての１つ又は複数の値の初期セットに比べて、少なくとも１つの関連するメトリックにおける改善たとえば局所最適を与えるそれら１つ又は複数のパラメータについての１つ又は複数の値を特定するプロセスを指し、またはこれを意味する。「最適」および他の関連する用語はそのように解釈されるべきである。ある実施の形態においては、最適化ステップは、１つ又は複数のメトリックにおける更なる改善を与えるよう反復して適用されることができる。
【0072】
また、リソグラフィ投影装置は、２つ又はそれより多くのテーブル（例えば、２以上の基板テーブル、基板テーブルと計測テーブル、２以上のパターニングデバイステーブル等）を有する形式のものであってもよい。このような「多重ステージ」の装置においては、複数の多重テーブルが並行して使用されてもよく、または、１以上のテーブルが露光のために使用されている間に１以上の他のテーブルで準備工程が実行されてもよい。ツインステージのリソグラフィ投影装置は、本書に援用される例えばUS5,969,441に説明されている。
【0073】
上述のパターニングデバイスは、１つ又は複数の設計レイアウトを備え、またはこれを形成することができる。設計レイアウトは、ＣＡＤ（コンピュータ設計支援）プログラムを利用して生成されることができ、このプロセスはしばしばＥＤＡ（電子設計自動化）と称される。たいていのＣＡＤプログラムは、機能的な設計レイアウト／パターニングデバイスを生成するための予め定められた設計ルールのセットに従う。これらのルールは、処理と設計の限界によって設定される。例えば、設計ルールは、回路デバイス（例えばゲート、キャパシタ等）または相互接続配線どうしの空間的許容範囲を定め、それにより回路デバイスまたは配線が望まれない形で互いに相互作用をしないことが保証される。１つ又は複数の設計ルールの制限は、「クリティカルディメンション（ＣＤ）」とも称される。回路のクリティカルディメンションは、線または穴の最小幅、または２本の線または２つの穴の最小間隔として定められることができる。よって、ＣＤは、設計される回路の全体的なサイズと密度を決定する。もちろん、集積回路製造の１つの目標は、オリジナルの回路デザインを基板上に（パターニングデバイスを介して）忠実に再現することにある。
【0074】
本書に使用される「マスク」または「パターニングデバイス」という用語は、基板の目標部分に生成されるべきパターンに相当するパターン形成された断面を入射放射ビームに与えるために使用可能な一般的なパターニングデバイスを指し示すよう広く解釈されうる。本書では「ライトバルブ」という用語も使用されうる。古典的なマスク（透過性または反射性、バイナリ、位相シフト、ハイブリッド等）のほかに、こうしたパターニングデバイスの他の例には以下のものが含まれる。
－ プログラマブルミラーアレイ。こうしたデバイスの例は、粘弾性制御層と反射層をもつマトリックス状のアドレス指定可能な表面である。この装置の背後にある基本原理は（例えば）、反射表面のアドレス指定された領域が入射放射を回折放射として反射し、アドレス指定されていない領域が入射放射を非回折放射として反射するというものである。適当なフィルタを使用することにより、反射ビームから前記の非回折放射が除去され、回折放射のみが残される。このようにして、マトリックス状のアドレス指定可能な表面のアドレス指定によるパターンに従って、ビームにパターンが形成される。必要とされるマトリックス状のアドレス指定は、適当な電子的手段を使用して実行されることができる。こうしたミラーアレイの更なる情報は、本書に援用される例えば米国特許5,296,891号および5,523,193号から得られる。
－ プログラマブルＬＣＤアレイ。こうした構成の例は、本書に援用される米国特許5,229,872号に与えられる。
－ プログラマブルミラーアレイ。こうしたデバイスの例は、粘弾性制御層と反射層をもつマトリックス状のアドレス指定可能な表面である。この装置の背後にある基本原理は（例えば）、反射表面のアドレス指定された領域が入射放射を回折放射として反射し、アドレス指定されていない領域が入射放射を非回折放射として反射するというものである。適当なフィルタを使用することにより、反射ビームから前記の非回折放射が除去され、回折放射のみが残される。このようにして、マトリックス状のアドレス指定可能な表面のアドレス指定によるパターンに従って、ビームにパターンが形成される。必要とされるマトリックス状のアドレス指定は、適当な電子的手段を使用して実行されることができる。こうしたミラーアレイの更なる情報は、本書に援用される例えば米国特許5,296,891号および5,523,193号から得られる。
－ プログラマブルＬＣＤアレイ。こうした構成の例は、本書に援用される米国特許5,229,872号に与えられる。
【0075】
簡単な導入として、図１は、例示的なリソグラフィ投影装置１０Ａを示す。主要な構成要素は、放射ソース１２Ａ（深紫外のエキシマレーザー、または極紫外（ＥＵＶ）ソースを含む他の種類のソースでありうる（上述のように、リソグラフィ投影装置それ自体が放射ソースを有する必要は無い））と、部分コヒーレンス（シグマと表される）を定め、ソース１２Ａからの放射を成形する光学系１４Ａ、１６Ａａ、１６Ａｂを含みうる照明光学系と、パターニングデバイス１８Ａと、パターニングデバイスのパターンの像を基板面２２Ａに投影する透過光学系１６Ａｃである。投影光学系の瞳面にある調整可能フィルタまたはアパチャー２０Ａは、基板面２２Ａに当たるビーム角度の範囲を制限しうる。とりうる最大の角度が投影光学系の開口数ＮＡ＝ｎ・ｓｉｎ（Θｍａｘ）を定める。ｎは投影光学系の最終素子と基板との間の媒体の屈折率である。
【0076】
システムの最適化プロセスにおいては、システムの性能指数をコスト関数で表すことができる。最適化プロセスとは要するに、コスト関数を最適化（例えば最小化または最大化）するシステムのパラメータ（設計変数）のセットを見出すプロセスである。コスト関数は、最適化の目標に基づいてどのような適切な形を有してもよい。例えば、コスト関数は、システムのいくつかの特性（評価項目）の、これら特性の意図される値（例えば理想値）に対する偏差の重み付き二乗平均平方根（ＲＭＳ）であってもよい。また、コスト関数は、これら偏差の最大値（すなわち最悪の偏差）であってもよい。本書での「評価項目」という用語は、システムのいかなる特性も含むように広く解釈されるべきである。システムの設計変数は、システムの実装の実用性に起因して、有限範囲に限定され、及び／または、相互依存しうる。リソグラフィ投影装置の場合においては、制約は多くの場合、調整可能範囲などハードウェアの物理的な性質と特性、及び／またはパターニングデバイス製造可能性設計ルールに関連づけられ、評価項目は、基板上のレジスト像上の物質的な項目だけでなく、ドーズ、フォーカスなど非物質的な特性も含みうる。
【0077】
リソグラフィ投影装置においては、ソースが照明（すなわち放射）をパターニングデバイスに提供し、投影光学系がパターニングデバイスを介した照明を基板へと方向付けるとともに成形する。ここで「投影光学系」という用語は、放射ビームの波面を変化させうるいかなる光学構成要素も含むよう広く定義される。例えば、投影光学系は、構成要素１４Ａ、１６Ａａ、１６Ａｂ、１６Ａｃの少なくともいずれかを含みうる。空間像（ＡＩ）とは、基板レベルでの放射強度分布である。基板上のレジスト層は露光され、空間像がレジスト層に潜在的な「レジスト像」（ＲＩ）として転写される。レジスト像（ＲＩ）は、レジスト層におけるレジストの溶解度の空間的な分布として定められうる。レジストモデルが空間像からレジスト像を計算するために使用されうる。その一例は、本書に援用される米国特許出願公開第2009-0157360号に見られる。レジストモデルは、レジスト層の性質（例えば、露光、ＰＥＢ、および現像中に起こる化学プロセスの効果）にのみ関連づけられている。リソグラフィ投影装置の光学的性質（例えば、ソース、パターニングデバイス、および投影光学系の性質）は、空間像を決定づける。リソグラフィ投影装置において使用されるパターニングデバイスは交換されうるので、パターニングデバイスの光学的性質は、少なくともソースと投影光学系を含む残りのリソグラフィ投影装置の光学的性質から分離されることが望ましい。
【0078】
図２には、リソグラフィ投影装置におけるリソグラフィをシミュレートするための例示的なフローチャートが示される。ソースモデル３１は、ソースの光学特性（放射強度分布及び／または位相分布を含む）を示す。投影光学系モデル３２は、投影光学系の光学特性（投影光学系によって生じる放射強度分布及び／または位相分布への変化を含む）を示す。設計レイアウトモデル３５は、パターニングデバイス上の又はパターニングデバイスによって形成されるフィーチャの配置を示すものである設計レイアウトの光学特性（所与の設計レイアウト３３によって生じる放射強度分布及び／または位相分布への変化を含む）を示す。空間像３６は、ソースモデル３１、投影光学系モデル３２、および設計レイアウトモデル３５からシミュレートされることができる。レジスト像３８は、レジストモデル３７を使用して空間像３６からシミュレートされることができる。リソグラフィのシミュレーションは例えば、レジスト像におけるコンターとＣＤを予測することができる。
【0079】
より具体的には、ソースモデル３１は、ＮＡ設定、シグマ（σ）設定、いずれかの具体的な照明形状（例えば、環状、四極、双極などオフアクシスの放射ソース）を含むがこれらに限定されないソースの光学特性を表すことができる。投影光学系モデル３２は、収差、ディストーション、１つ又は複数の屈折率、１つ又は複数の物理的サイズ、１つ又は複数の物理的寸法などを含む投影光学系の光学特性を表すことができる。設計レイアウトモデル３５は、本書に援用される例えば米国特許第7,587,704号に記述されるように、物理的なパターニングデバイスの１つ又は複数の物理的性質を表すことができる。シミュレーションの目的は、例えばエッジ配置、空間像強度勾配、及び／またはＣＤを正確に予測し、意図されるデザインと比較することにある。意図されるデザインは一般に、プレＯＰＣ設計レイアウトとして定められ、これはＧＤＳＩＩまたはＯＡＳＩＳなど標準化されたデジタルファイル形式または他のファイル形式で与えられうる。
【0080】
この設計レイアウトから、１つ又は複数の部分が特定され、これらは「クリップ」と称される。一例として、クリップのセットが抽出され、これにより設計レイアウトにおける複雑なパターンが表される（通例、およそ５０から１００のクリップであるが、いくつのクリップが使用されてもよい）。これらパターンまたはクリップは、デザインの小部分（すなわち回路、セル、またはパターン）を表し、より具体的には、クリップは典型的に、とくに注意及び／または検証が必要とされる小部分を表す。言い換えれば、クリップは、設計レイアウトのそうした部分であってもよく、または、類似しまたは類似の挙動を有する設計レイアウトの部分であってもよく、１つ又は複数のクリティカルフィーチャが、実験により（顧客から提供されるチップを含む）、または試行錯誤により、またはフルチップのシミュレーションを走らせることによって特定される。チップは、１つ又は複数のテストパターンまたはゲージパターンを含みうる。
【0081】
より大規模なクリップの初期セットが、とくに像の最適化を要する設計レイアウトの１つ又は複数の既知のクリティカルフィーチャ領域に基づいて、顧客から事前に提供されてもよい。あるいは、他の例においては、より大規模なクリップの初期セットが、１つ又は複数のクリティカルフィーチャ領域を特定する何らかの自動化され（マシンビジョンなど）または手動のアルゴリズムを使用することによって、設計レイアウト全体から抽出されてもよい。
【0082】
例えばＥＵＶソース（極紫外放射、例えば５から２０ｎｍの範囲の波長をもつ）または非ＥＵＶソースを使用するリソグラフィ投影装置においては、放射強度の低減は、穴などの小さい二次元フィーチャにおける顕著なライン幅ラフネス及び／または局所ＣＤ変動などの確率的な変動を強める結果をもたらしうる。ＥＵＶソースを使用するリソグラフィ投影装置においては、放射強度の低減は、ソースからの総放射出力が低いこと、ソースからの放射を成形する光学系での放射の損失、投影光学系での伝達の損失、フォトンの高エネルギーが一定のドーズのもとでより少数のフォトンをもたらすこと等に起因しうる。確率的変動は、フォトンショットノイズ、フォトンが発生させる二次電子、フォトン吸収の変動、及び／またはフォトンがレジストに発生させる酸などの要因に起因しうる。フィーチャのサイズが小さければ、この確率的変動はさらに悪化する。より小さいフィーチャにおける確率的変動は、製造歩留まりにおける顕著な因子であり、リソグラフィプロセス及び／またはリソグラフィ投影装置のさまざまな最適化プロセスを含むことを正当化する。
【0083】
同じ放射強度のもとでは、各基板の露光時間が短いほど、リソグラフィ投影装置のスループットは高まるが、確率的変動は強くなる。所与のフィーチャにおける所与の放射強度のもとでのフォトンショットノイズは、露光時間の平方根に比例する。スループットを増加するために露光時間を短くするという望みは、ＥＵＶおよび他の放射ソースを使用するリソグラフィに存在する。したがって、本書に説明される、最適化プロセスにおいて確率的変動を考慮する方法および装置は、ＥＵＶリソグラフィには限定されない。
【0084】
スループットは、基板に向かう放射の総量にも影響されうる。いくつかのリソグラフィ投影装置においては、ソースからの放射の一部が照明の所望の形状を実現するために捨てられている。
【0085】
図３Ａは、ラインエッジラフネス（ＬＥＲ）を概略的に示す。ある設計レイアウト上のあるフィーチャのエッジ９０３の３通りの露光または露光シミュレーションですべての条件が同じであると仮定しても、エッジ９０３のレジスト像９０３Ａ、９０３Ｂ、９０３Ｃは、わずかに異なる形状と位置を有しうる。レジスト像９０３Ａ、９０３Ｂ、９０３Ｃの位置９０４Ａ、９０４Ｂ、９０４Ｃは、レジスト像９０３Ａ、９０３Ｂ、９０３Ｃをそれぞれ平均化することによって測定されてもよい。ラインエッジラフネスなどの確率的変動はたいてい、根底にある特性の分布のパラメータによって表される。この例では、エッジ９０３のＬＥＲは、エッジ９０３の空間的な分布の３σによって表されうる。ただし、分布が正規分布であると仮定している。３σは、エッジ９０３の多数回の露光またはシミュレーションにおけるエッジ９０３の位置（例えば位置９０４Ａ、９０４Ｂ、９０４Ｃ）から導出されうる。ＬＥＲは、確率的効果に起因してエッジ９０３がおそらく収まるであろう範囲を表す。このため、ＬＥＲは、確率的エッジ配置誤差（ＳＥＰＥ）とも呼ばれる。ＬＥＲは、非確率的効果によって生じるエッジ９０３の位置の変化よりも大きくなりうる。
【0086】
図３Ｂは、ライン幅ラフネス（ＬＷＲ）を概略的に示す。ある設計レイアウト上で幅９１１をもつ長い矩形フィーチャ９１０の３通りの露光または露光シミュレーションですべての条件が同じであると仮定しても、矩形フィーチャ９１０のレジスト像９１０Ａ、９１０Ｂ、９１０Ｃはそれぞれ、わずかに異なる幅９１１Ａ、９１１Ｂ、９１１Ｃを有しうる。矩形フィーチャ９１０のＬＷＲは、幅９１１Ａ、９１１Ｂ、９１１Ｃの分布の尺度でありうる。例えば、ＬＷＲは、幅９１１の分布の３σでありうる。ただし、分布が正規分布であると仮定している。ＬＷＲは、矩形フィーチャ９１０の幅９１１（例えば、幅９１１Ａ、９１１Ｂ、９１１Ｃ）の多数回の露光またはシミュレーションから導出されうる。短いフィーチャ（例えば、コンタクトホール）の場合には、その像の幅がうまく定義されない。なぜなら、位置を平均化するために利用可能な長いエッジがないからである。類似の量であるＬＣＤＵが確率的変動を特徴づけるために使用されてもよい。ＬＣＤＵは、短いフィーチャの像の測定されたＣＤの分布の３σである（分布が正規分布であると仮定している）。
【0087】
図３Ｃは、確率的変動がどのようにリソグラフィに影響しうるかを概略的に示す。図３Ｃの例では、ある空間像またはレジスト像におけるフィーチャのエッジの意図される位置が破線９８２で示されている。実際のエッジは曲線９９５で示され、これは確率的変動（この例ではＬＥＲ）と確率的変動に関係しない誤差（例えば、ドーズ変動、フォーカス変動、ソース形状、パターニングデバイス（例えばマスク）の誤差など他の要因によって引き起こされる）の両方を備える。実際のエッジの平均位置が実線９８１で示されている。平均位置（実線９８１）と意図される位置（破線９８２）との間の差異９８０が確率的効果に関係しない誤差であり、エッジ配置誤差（ＥＰＥ）と称されうる。平均位置に対する実際のエッジの変動が確率的変動である。確率的変動を包含する平均位置（実線９８１）まわりの帯９９０は、確率的変動帯とも呼ばれ、実際の局所的なエッジ配置が確率的変動によって達しうる範囲を表す。確率的変動帯の幅は、ＥＰＥより大きくなりうる。したがって、意図される位置（破線９８２）からのエッジのトータルの確率的な偏差は、ＥＰＥと確率的変動帯の合計となりうる。仮に確率的変動がなかったとすれば、エッジの実際の位置は、この例では実線９８１によって示される位置となるであろう。この場合、隣のフィーチャ９８３と結合しないから、欠陥を発生させない。しかし、確率的変動が存在し、確率的変動帯が十分に大きい場合には（例えば帯９９０）、実際のエッジが隣のフィーチャ９８３と結合され（破線の円を付してある）、欠陥を生成する。したがって、確率的変動を評価し、シミュレートし、または低減することが望まれる。
【0088】
図４Ａのフローチャートと図４Ｂの模式図には、空間像またはレジスト像の特性の確率的変動と１つ又は複数の設計変数との間の関係を決定する方法が示される。ステップ１３０１では、１つ又は複数の設計変数の値の複数のセット１５０１の各々について（実際の露光またはシミュレーションによって）形成される複数の空間像またはレジスト像１５０２から、特性の値１５０３が測定される。ステップ１３０２では、１つ又は複数の設計変数の値の各セット１５０１について形成される空間像またはレジスト像から測定される特性の値１５０３の分布１５０４から、１つ又は複数の設計変数の値の当該セット１５０１について、確率的変動の値１５０５が決定される。ステップ１３０３では、確率的変動の値１５０５と１つ又は複数の設計変数の値のセット１５０１から、モデルの１つ又は複数のパラメータをフィッティングすることによって、関係１５０６が決定される。
【0089】
一例として、確率的変動はＬＥＲであり、１つ又は複数の設計変数は、ぼやけた像のＩＬＳ（ｂｌ＿ＩＬＳ）、ドーズ、および像強度である。モデルは、
ＬＥＲ＝ａ×ｂｌ＿ＩＬＳｂ×（ドーズ×像強度）ｃ （式３０）
であってもよい。パラメータａ、ｂ、ｃは、フィッティングによって決定されうる。ぼやけた像のＩＬＳ（ｂｌ＿ＩＬＳ）は、空間的なぼけを適用したイメージログスロープＩＬＳである。空間的なぼけは、放射での露光によってレジスト層に生成される化学種の拡散に起因するレジスト像のぼけを表しうる。
ＬＥＲ＝ａ×ｂｌ＿ＩＬＳｂ×（ドーズ×像強度）ｃ （式３０）
であってもよい。パラメータａ、ｂ、ｃは、フィッティングによって決定されうる。ぼやけた像のＩＬＳ（ｂｌ＿ＩＬＳ）は、空間的なぼけを適用したイメージログスロープＩＬＳである。空間的なぼけは、放射での露光によってレジスト層に生成される化学種の拡散に起因するレジスト像のぼけを表しうる。
【0090】
図５Ａは、式３０のモデルを使用したフィッティングの結果を示す。一定の像強度および一定のドーズでの、長いトレンチ１４０１、長いライン１４０２、短いライン１４０３、短いトレンチ１４０４、短いライン端１４０５、短いトレンチ端１４０６を含む９００を超える異なるフィーチャの（確率的変動の例としての）ＬＥＲ１４００の値が、図４Ａおよび図４Ｂの方法に従って決定される。式３０のパラメータａ、ｂ（パラメータｃは、ぼやけた像の強度を重み付けられたドーズが一定であるので、パラメータａにまとめられる）は、ＬＥＲの値を設計変数であるｂｌ＿ＩＬＳとフィッティングすることによって決定される。フィッティングの結果は、曲線１４１０に示される。
【0091】
図５Ｂは、式３０のモデルを使用したフィッティングの結果１５１０を示す。様々なドーズおよび様々な像強度での２０ｎｍ×４０ｎｍのトレンチ１５０５の幅方向のＣＤと長さ方向のＣＤの（確率的変動の例としての）ＬＣＤＵの値１５００が、図４Ａおよび図４Ｂの方法を使用して決定される。式３０のパラメータａ、ｂ、ｃは、ＬＷＲの値を設計変数であるｂｌ＿ＩＬＳ、ドーズ、像強度とフィッティングすることによって決定される。
【0092】
空間像またはレジスト像の特性の確率的変動と１つ又は複数の設計変数との間の関係が図４Ａおよび図４Ｂの方法によって一度決定されると、この関係を使用して当該特性について確率的変動の値が計算されてもよい。図６は、この計算のための例示的なフローチャートを示す。ステップ１６１０では、条件のセット（例えば、ＮＡ、σ、ドーズ、フォーカス、レジストの化学構造、１つ又は複数の投影光学系パラメータ、１つ又は複数の照明パラメータなど）が選択される。ステップ１６２０では、１つ又は複数の設計変数の値がこれら条件のもとで計算される。例えば、レジスト像のエッジ配置とエッジに沿うｂｌ＿ＩＬＳの値がある。ステップ１６３０では、確率的変動と１つ又は複数の設計変数との間の関係から、確率的変動の値が計算される。例えば、一例として、確率的変動は、エッジのＬＥＲである。任意選択的なステップ１６４０では、真の基板計測に概ね整合する周波数分布をもつノイズベクトルが定義されてもよい。任意選択的なステップ１６５０では、ノイズベクトルが結果（例えば空間像またはレジスト像の確率的なエッジ）に重ね合わされる。
【0093】
空間像またはレジスト像の特性の確率的変動と１つ又は複数の設計変数との間の関係は、図７に示されるように、空間像またはレジスト像の１つ又は複数の「ホットスポット」を特定するために使用されてもよい。「ホットスポット」は、像のなかで確率的変動がある大きさを超える場所として定義されることができる。例えば、２つの近接するエッジ上の２つの位置が大きなＬＥＲの値を有する場合、これら２つの位置は互いに結合される可能性が高い。
【0094】
一例として、複数の条件での、および１つ又は複数の設計変数の複数の値での確率的変動（及び／またはその関数）の値は、図８に示されるように、例えばハードドライブに記憶されるデータベースなど非一時的コンピュータ可読媒体１８００で計算され適合する。コンピュータは、媒体１８００にクエリを実行し、媒体１８００のコンテンツから確率的変動の値を計算してもよい。
【0095】
空間像またはレジスト像の特性の確率的変動の決定は、リソグラフィプロセスにおいて様々な形で有用でありうる。一例として、確率的変動が光近接効果補正（ＯＰＣ）において考慮されてもよい。
【0096】
一例として、ＯＰＣは、基板に投影される設計レイアウトの像の最終的なサイズおよび配置がパターニングデバイス上の設計レイアウトと同じではなく、または設計レイアウトのサイズおよび配置に単に依存するという事実に対処する。本書では「マスク」、「レチクル」、「パターニングデバイス」という用語は置換可能に使用される。また、当業者であれば、リソグラフィシミュレーション／最適化の文脈ではとくに、「マスク」／「パターニングデバイス」、および「設計レイアウト」という用語は置換可能に使用できることは認識されよう。なぜなら、リソグラフィシミュレーション／最適化では、物質的なパターニングデバイスが必ずしも使用されずに、設計レイアウトが物質的なパターニングデバイスを表すものとして使用されることができるからである。フィーチャサイズが小さくフィーチャ密度が高い設計レイアウトでは、あるフィーチャの特定のエッジの位置が他の隣接のフィーチャの存否によってある程度影響されることがある。こうした近接効果は、あるフィーチャと他のフィーチャで結合される微小量の放射、及び／または、回折や干渉など非幾何学的な光学効果によって生じる。同様に、近接効果は、一般にリソグラフィに続いて行われる例えば露光後ベーク（ＰＥＢ）、レジスト現像、エッチングの間の拡散および他の化学効果によって生じうる。
【0097】
投影される設計レイアウトの像が所与の目標回路デザインに従うことを確実にすることに役立つように、近接効果は、設計レイアウトを補正しまたは予め歪ませるために、洗練された数値モデルを使用して予測され補償されるべきである。「フルチップリソグラフィシミュレーションおよびデザインアナリシス－ＯＰＣはどのようにＩＣデザインを変えていくか」（Ｃ．スペンス、ＳＰＩＥ会報、第５７５１巻、第１～１４頁、２００５年）という文献は、「モデルベース」の光近接効果補正のプロセスの概要を与える。典型的なハイエンドの設計では、投影される像を目標設計に対し高い忠実度で実現するために設計レイアウトのほぼすべてのフィーチャについて何らかの修正がなされる。こうした修正は、エッジ位置またはライン幅のシフトまたはバイアスだけでなく、他のフィーチャの投影を支援するよう意図される「アシスト」フィーチャの適用も含みうる。
【0098】
モデルベースのＯＰＣの目標デザインへの適用には、典型的に何百万ものフィーチャがチップデザインに存在するならば、良好なプロセスモデルとかなりの計算資源が関わる。しかし、ＯＰＣの適用は、一般に「精密科学」ではなく、ありうるすべての近接効果を常には補償しない実験的で反復的なプロセスである。したがって、ＯＰＣの効果、例えばＯＰＣ及び／または何らかの他のＲＥＴの適用後の設計レイアウトは、パターニングデバイスのパターンに設計欠陥が構築される可能性を低減しまたは最小化するために、設計検査すなわち較正された数値プロセスモデルを使用した集中的なフルチップのシミュレーションによって検証されるべきである。これは、ハイエンドのパターニングデバイスの制作に数百万ドルにもなる巨大なコストを生じさせるだけでなく、実際にパターニングデバイスを一度製造した後に再び作業しまたは修理する所要時間にも影響する。
【0099】
ＯＰＣとフルチップのＲＥＴの検証は、例えば米国特許出願公開第2005-0076322号と「高速フルチップシミュレーションのための最適化されたハードウェアおよびソフトウェア」と題する文献（Ｙ．カオ、ＳＰＩＥ会報、第５７５４巻、第４０５頁、２００５年）に記載された数値モデルシステムおよび方法に基づいてもよい。
【0100】
一つのＲＥＴは、設計レイアウトのグローバルバイアス（マスクバイアスとも称される）の調整に関連する。グローバルバイアスは、設計レイアウトのパターンと基板に印刷されることが意図されるパターンとの間の差異である。例えば、投影光学系の拡大（縮小）を無視しても、２５ｎｍ直径の円形パターンは、設計レイアウトでの５０ｎｍ直径のパターンによって、または高ドーズで設計レイアウトでの２０ｎｍ直径のパターンによって、基板上に印刷されうる。
【0101】
設計レイアウトまたはパターニングデバイスの最適化（例えばＯＰＣ）に加えて、全体的なリソグラフィの忠実性を改善することを目指して、パターニングデバイスの最適化とともに、またはこれとは別に、照明を最適化することもできる。本文書において「照明ソース」および「ソース」という用語は置換可能に使用される。環状、四極、双極など多くのオフアクシス照明が導入され、ＯＰＣ設計により多くの自由度を与えており、それにより、結像の結果が改善されている。オフアクシス照明は、パターニングデバイスに含まれる微細な構造（すなわち目標フィーチャ）を解像する方法である。しかし、従来の照明と比較すると、オフアクシス照明はたいてい、空間像（ＡＩ）の放射の強度を小さくする。よって、解像度の微細化と放射強度の低下の最適なバランスを実現する照明の最適化を試みることが望まれる。
【0102】
数多くの照明最適化の手法が例えば、ローゼンブルース他による「所与形状を印刷する最適マスクとソースパターン」（ジャーナル・オブ・マイクロリソグラフィ，マイクロファブリケーション，マイクロサブシステム、１（１）、第１３～２０頁、２００２年）と題する文献に見られる。各々が瞳スペクトルのある領域に対応する複数の領域にソースが分割される。そして、ソース分布は各ソース領域で均一であると仮定され、各領域の明るさがプロセスウインドウについて最適化される。しかし、ソース分布が各ソース領域で均一であるという仮定は常に有効であるとは限らず、その結果、この手法の有効性は劣る。グラニクによる「像の忠実性とスループットのためのソース最適化」（ジャーナル・オブ・マイクロリソグラフィ，マイクロファブリケーション，マイクロサブシステム、３（４）、第５０９～５２２頁、２００４年）と題する文献に説明される他の例では、いくつかの既存のソース最適化の手法が概観され、イルミネータのピクセルに基づいてソース最適化問題を一連の非負の最小二乗最適化に変換する方法が提案されている。こうした方法はある程度の成功を示すが、典型的には収束に多数回の複雑な反復を必要とする。加えて、いくつかの追加のパラメータ、例えばグラニクの方法では基板像の忠実性のためのソースの最適化とソースの平滑性要件との間のトレードオフを定めるγ、について適切または最適な値を決定することが難しい場合がある。
【0103】
低ｋ１リソグラフィでは、ソースとパターニングデバイスの両方の最適化が、クリティカルな回路パターンの投影のための実行可能なプロセスウインドウを確実にすることを支援するのに有用である。いくつかのアルゴリズム（例えば、ソチャ他、ＳＰＩＥ会報、第５８５３巻、第１８０頁、２００５年）は、照明を独立なソースポイントに、パターニングデバイスを空間周波数領域での回折次数に離散化し、ソースポイントの強度とパターニングデバイスの回折次数からの光学結像モデルによって予測されうる露光寛容度などのプロセスウインドウ・メトリックに基づいて、別々にコスト関数を定式化する。
【0104】
本書で使用される「設計変数」という用語は、例えば、リソグラフィ投影装置のユーザーが調整できるパラメータ、またはユーザーがこれらパラメータを調整することによって調整できる像の特性など、リソグラフィ投影装置またはリソグラフィプロセスのパラメータのセットを備える。照明、パターニングデバイス、投影光学系、及び／またはレジストの１つ又は複数の特性を含むリソグラフィ投影装置の１つ又は複数の何らかの特性は、最適化において設計変数として表されることができる。コスト関数は多くの場合、設計変数の非線形関数である。そのため標準的な最適化技術がコスト関数の最適化に使用される。
【0105】
関連して、これまでの設計ルールを縮小させるという圧力によって、半導体チップメーカーは、より困難な低ｋ１リソグラフィを既存の１９３ｎｍＡｒＦリソグラフィを用いて行わざるを得なくなっている。より小さいｋ１でのリソグラフィはＲＥＴと露光ツールに困難な要求をもたらすので、リソフレンドリ設計が必要となる。１．３５ＡｒＦハイパー開口数（ＮＡ）の露光ツールが将来には使用されうる。回路デザインを基板上に実現可能なプロセスウインドウで生成できることを確実にすることを支援するために、照明・パターニングデバイス最適化（ソース・マスク最適化またはＳＭＯとも称される）が、２ｘｎｍノードでの重要なＲＥＴになりつつある。
【0106】
照明とパターニングデバイスの同時最適化を制約なく予測可能な時間の範囲でコスト関数を使用して可能にする照明とパターニングデバイス（設計レイアウト）の最適化方法およびシステムが、本書に援用される米国特許出願公開第2011-0230999号に説明されている。ソースのピクセルを調整することによってソースを最適化することに関する他のＳＭＯ方法およびシステムが、本書に援用される米国特許出願公開第2010/0315614号に説明されている。
【0107】
リソグラフィ投影装置においては一例として、コスト関数は、
と表記される。ここで、（ｚ１，ｚ２，・・・，ｚＮ）は、Ｎ個の設計変数またはその値であり、ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）は、設計変数（ｚ１，ｚ２，・・・，ｚＮ）の値のセットについてのある評価項目での特性の実際の値と意図される位置との差など、設計変数（ｚ１，ｚ２，・・・，ｚＮ）の関数でありうる。ｗｐは、ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）に関連づけられる重み定数である。他よりもクリティカルな評価項目またはパターンには、より大きいｗｐの値が割り当てられてもよい。また、多数回現れるパターン及び／または評価項目にも、より大きいｗｐの値が割り当てられてもよい。評価項目の例は、基板上の物質的な項目またはパターン、仮想的な設計レイアウト上またはレジスト像または空間像での位置、またはその組み合わせでありうる。また、ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）は、設計変数（ｚ１，ｚ２，・・・，ｚＮ）の関数であるＬＷＲ、ＬＥＲ、及び／またはＬＣＤＵなど１つ又は複数の確率的変動の関数であってもよい。ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）は、ｆｐ（ＬＥＲ）＝ＬＥＲ２（ｚ１，ｚ２，・・・，ｚＮ）など、確率的変動の陽の関数であってもよい。ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）は、ＬＥＲなど確率的変動の関数である変数の陽の関数であってもよい。例えば、ｂｌ＿ＩＬＳは式３０に示されるようにＬＥＲの関数でありうるので、
でもよい。ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）は、ＬＥＲなど確率的変動に影響する変数であってもよい。
【数1】
【数2】
【0108】
よって、確率的変動を表すｆｐ（ｚ１，ｚ２，・・・，ｚＮ）を含むコスト関数を使用する最適化は、確率的変動を低減しまたは最小化する１つ又は複数の設計変数の値を導きうる。コスト関数は、リソグラフィ投影装置、リソグラフィプロセス、または基板の１つ又は複数の適する特性、例えばフォーカス、ＣＤ、像シフト、像ディストーション、像回転、確率的変動、スループット、ＬＣＤＵ、またはその組み合わせを表しうる。ＬＣＤＵは、局所的なＣＤ変動（例えば、局所的なＣＤ分布の標準偏差の３倍）である。一例として、コスト関数は、ＬＣＤＵ、スループット、および確率的変動を表す（すなわち、それらの関数である）。一例として、コスト関数は、ＥＰＥ、スループット、および確率的変動を表す（すなわち、それらの関数である）。一例として、コスト関数は、ＥＰＥの関数であるｆｐ（ｚ１，ｚ２，・・・，ｚＮ）とＬＥＲなどの確率的変動の関数であるｆｐ（ｚ１，ｚ２，・・・，ｚＮ）とを含む。一例として、設計変数（ｚ１，ｚ２，・・・，ｚＮ）は、ドーズ、パターニングデバイスのグローバルバイアス、照明の形状、またはその組み合わせから選択される１つ又は複数を備える。レジスト像は多くの場合基板上のパターンを定めるから、コスト関数は、レジスト像の１つ又は複数の特性を表す関数を含んでもよい。例えば、こうした評価項目のｆｐ（ｚ１，ｚ２，・・・，ｚＮ）は単純に、レジスト像での位置と当該位置の意図される位置との間の距離（すなわち、エッジ配置誤差ＥＰＥｐ（ｚ１，ｚ２，・・・，ｚＮ））であってもよい。設計変数は、ソース、パターニングデバイス、投影光学系、ドーズ、フォーカス等の調整可能なパラメータなど、いかなる調整可能なパラメータを含んでもよい。
【0109】
リソグラフィ装置は、放射ビームの波面と強度の分布の形状及び／または位相シフトを調整するために使用することができる「波面マニピュレータ」と総称される構成要素を含みうる。一例として、リソグラフィ装置は、例えばパターニングデバイスの手前、瞳面の近傍、像面の近傍、及び／または焦点面の近傍など、リソグラフィ投影装置の光路に沿って任意の位置で波面と強度の分布を調整することができる。波面マニピュレータは、例えばソース、パターニングデバイス、リソグラフィ投影装置における温度変動、リソグラフィ投影装置の構成要素の熱膨張などによって生じる波面と強度の分布及び／または位相シフトのディストーションを補正または補償するために使用されることができる。波面と強度の分布及び／または位相シフトを調整することによって、評価項目とコスト関数の値が変化しうる。こうした変化は、モデルからシミュレートされ、または実際に測定されることができる。もちろん、ＣＦ（ｚ１，ｚ２，・・・，ｚＮ）は、式１の形式に限定されない。ＣＦ（ｚ１，ｚ２，・・・，ｚＮ）は、どのような他の適する形式であってもよい。
【0110】
一例によると、ＥＰＥとＬＥＲの両方を表すコスト関数は、
という形を有してもよい。なぜなら、ＥＰＥとＬＥＲはともに長さの次元をもつからである。したがって、これらは直接的に加算することができる。ＬＥＲがＥＰＥに含まれるコスト関数を含む代替的なコスト関数が使用されてもよい。
【数3】
【0111】
式３０はｂｌ＿ＩＬＳをＬＥＲに関連づける。したがって、ｂｌ＿ＩＬＳを表すコスト関数を使用する最適化は、ＬＥＲを表すコスト関数を使用する最適化に類似する。ｂｌ＿ＩＬＳが大きくなればＬＥＲは小さくなり、逆も同様である。一例によると、コスト関数は、ＥＰＥとｂｌ＿ＩＬＳ（または規格化像ログスロープ（ＮＩＬＳ））の両方を表してもよい。しかし、ＥＰＥとｂｌ＿ＩＬＳ（またはＮＩＬＳ）は直接加算されないかもしれない。なぜなら、ｂｌ＿ＩＬＳは長さを測定するものではないが、ＥＰＥはそうであり、あるいは、ＮＩＬＳは無次元でありＥＰＥは長さの次元をもつからである。したがって、長さを表す関数によってｂｌ＿ＩＬＳ（またはＮＩＬＳ）を表すことによってＥＰＥの表示と直接加算することが可能となる。
【0112】
ＩＬＳは、
と定義される。ｂｌ＿ＩＬＳは、空間的にぼやけたＩＬＳである。ＮＩＬＳは、ＣＤ×ＩＬＳと定義される。これらの定義は、ＩＬＳ、ｂｌ＿ＩＬＳまたはＮＩＬＳを表すことができ、長さを表す関数を示唆し、それによりＥＰＥに直接加算することが可能になる。図９Ａおよび図９Ｂはそれぞれ、あるパターンのエッジを当該エッジに垂直な方向（ｘ）に横切る（空間またはレジスト）像の強度を示す。ｘに関して強度の傾斜が大きいほど、ＩＬＳ、ｂｌ＿ＩＬＳおよびＮＩＬＳは大きくなる。よって、図９Ａの例は、図９Ｂの例に比べて、ＩＬＳ、ｂｌ＿ＩＬＳおよびＮＩＬＳが大きい。エッジ位置Ｘｅは、レジストを露光するのに十分な強度Ｉによりシフトする。レジストを露光するのに十分な強度Ｉは、露光時間が固定される場合、ドーズにより変化する。したがって、所与のドーズ量変化（例えば、公称ドーズに対し±δであり、ユーザーが選ぶパラメータでありうる）によって生じるエッジ位置Ｘｅのシフト量（以下、「ＥＰＥＩＬＳ」、例えば２９１１、２９１２）は、ＩＬＳ、ｂｌ＿ＩＬＳまたはＮＩＬＳによって決定される。図９Ａの例でのＥＰＥＩＬＳは、図９Ｂの例でのＥＰＥＩＬＳよりも小さい。なぜなら、図９Ａの例では、図９Ｂの例よりもＩＬＳ、ｂｌ＿ＩＬＳおよびＮＩＬＳが大きいからである。よって、ＥＰＥＩＬＳは、ＩＬＳ、ｂｌ＿ＩＬＳまたはＮＩＬＳを表すことができ、長さを表す関数の例であり、コスト関数においてＥＰＥに直接加算することが可能になる。ＥＰＥＩＬＳは、
と書くことができる。ここで、ＩＬＳ（ｘｅ（０））は、設計変数（ｚ１，ｚ２，・・・，ｚＮ）の関数である。一例によると、ＥＰＥとＩＬＳ、ｂｌ＿ＩＬＳまたはＮＩＬＳの両方を表すコスト関数は、
の形を有してもよい。ここで、ＥＰＥｐ（ｚ１，ｚ２，・・・，ｚＮ）｜δ＝０は、公称ドーズでのＥＰＥ値であり、ｐは、ｐ番目の評価項目であり、Ｓｐは、ＥＰＥＩＬＳ項の重みである。よって、例えば、このコスト関数を最小化することによる最適化は、ＩＬＳ（ｘｅ（０））を最大化し、よってＬＥＲを最小化する。
【数4】
【数5】
【数6】
【0113】
一例によると、ＥＰＥＩＬＳ項
の重みは、ＥＰＥ項が増加するときＥＰＥ項（例えば
）の重みに対して減少されてもよい。それにより、ＥＰＥＩＬＳ項
は、ＥＰＥ項
を凌駕しない。ＥＰＥＩＬＳ項が支配的となると、ＥＰＥ項が最適化によって十分に減少されない。例えば、｜ＥＰＥｐ｜がユーザーにより選択されたオフセットを超える場合、すなわち｜ＥＰＥｐ｜＞ＯＦの場合、ｓｐ＝０とし（それにより、最適化はＥＰＥＩＬＳ項を無視し、ＥＰＥ項のみを減少させる）、｜ＥＰＥｐ｜≦ＯＦの場合、ｓｐ≠０とする。ここでＯＦはオフセットである。例えば、
とする。ＥＰＥ項の重みが大きいほど、コスト関数を使用した最適化においてＥＰＥ項の良好な減少がもたらされる。
【数7】
【数8】
【数9】
【数10】
【数11】
【0114】
図１０は、ＥＰＥｐの関数としてのコスト関数の曲線を概略的に示す。ここで、重みは、
である。図１０が示すように、ＥＰＥ項がコスト関数の大部分を占めるのは、｜ＥＰＥｐ｜＞ＯＦの場合には重みｗｐの値が大きいからである。
【数12】
【0115】
設計変数は、（ｚ１，ｚ２，・・・，ｚＮ）∈Ｚと表記されうる制約を有しうる。ここで、Ｚは、設計変数のとりうる値のセットである。設計変数の一つのありうる制約は、リソグラフィ投影装置の所望のスループットにより課せられうる。所望のスループットの下限がドーズの上限を導き、よって確率的変動に影響する（例えば、確率的変動に下限を課す）。露光時間が短く、及び／またはドーズが低いほど、一般に、スループットは高くなり、確率的変動は大きくなる。基板のスループットを考慮して確率的変動を最小化することは、設計変数のとりうる値を制約しうる。なぜなら、確率的変動が設計変数の関数だからである。所望のスループットによって課されるこうした制約が無かったとしたら、最適化は非現実的な設計変数の値のセットを生み出しうる。例えば、ドーズが設計変数である場合、こうした制約が無かったとしたら、最適化は、経済的にあり得ないスループットにするドーズ値を生み出しうる。しかし、制約の有用性は必須であると解釈されるべきではない。例えば、スループットは、瞳充填率に影響されうる。照明の設計によっては、瞳充填率が低く、放射が捨てられうるので、スループットが低くなる。スループットは、レジスト化学構造にも影響されうる。遅いレジスト（例えば、適正に露光されるのに強い放射を必要とするレジスト）はスループットを小さくする。
【0116】
したがって、最適化プロセスは、コスト関数を最適化する１つ又は複数の設計変数の値のセットを制約（ｚ１，ｚ２，・・・，ｚＮ）∈Ｚのもとで見つけることであり、例えば、
を見つけることである。図１１には、一般的な最適化の方法が一例として示される。この方法は、複数の設計変数についての多変数コスト関数を定義するステップ３０２を備える。設計変数は、照明の１つ又は複数の特性（３００Ａ）（例えば、瞳充填率、すなわち瞳またはアパチャーを通過する照明の放射のパーセンテージ）、投影光学系の１つ又は複数の特性（３００Ｂ）、及び／または設計レイアウトの１つ又は複数の特性（３００Ｃ）を表す設計変数から選択される任意の適する組み合わせを備えうる。例えば、設計変数は、投影光学系（３００Ｂ）ではなく、照明（３００Ａ）と設計レイアウト（３００Ｃ）（例えばグローバルバイアス）の１つ又は複数の特性を表す設計変数を含んでもよく、これはＳＭＯを導く。あるいは、設計変数は、照明（３００Ａ）（任意選択的に偏光）、投影光学系（３００Ｂ）、および設計レイアウト（３００Ｃ）の１つ又は複数の特性を表す設計変数を含んでもよく、これは、照明・パターニングデバイス（例えばマスク）・投影（例えばレンズ）システム最適化（ＳＭＬＯ）を導く。ステップ３０４では、設計変数は、コスト関数が収束に向かうように同時に調整される。ステップ３０６では、予め定められた終了条件が満たされたか否かが判定される。予め定められた終了条件は、様々な選択肢を含みうる。例えば、コスト関数が最小化または最大化されたこと、数値手法により必要に応じて、コスト関数の値がしきい値に等しくなりまたはしきい値に達したこと、コスト関数の値が予め定めた誤差限界に達したこと、及び／または、予め定めた反復回数に達したこと、から１つ又は複数が選択されてもよい。ステップ３０６の条件が満たされた場合、方法は終了する。ステップ３０６の１つ又は複数の条件が満たされていない場合、ステップ３０４と３０６が所望の結果が得られるまで繰り返し反復される。瞳充填率、レジスト化学構造、スループット等の因子によって生じる物理的な制限があるので、最適化は必ずしも、１つ又は複数の設計変数について値の単一のセットを導くのではない。最適化は、性能上の特性（例えばスループット）に関連して１つ又は複数の設計変数について値の多数のセットを与えうる。リソグラフィ装置のユーザーは１つ又は複数のセットを選ぶことができる。図２２は、横軸のスループット（単位時間あたりの基板の枚数）と縦軸の確率的変動の尺度（例えば、最も悪いコーナーでのＣＤＵとＬＥＲ）との関係を、レジスト化学構造（レジストを露光するのに必要なドーズにより表されうる）、瞳充填率（瞳充填ファクタとしても知られる）、照明効率（例えば、放射をパターニングデバイスに向けるミラー数とイルミネータにおいて利用可能な全ミラー数の比）、およびマスクバイアスについて、いくつか示す。トレース１８１１は、１００％の瞳充填率と高速レジストによる関係を示す。トレース１８１２は、１００％の瞳充填率と低速レジストによる関係を示す。トレース１８２１は、６０％の瞳充填率と高速レジストによる関係を示す。トレース１８２２は、６０％の瞳充填率と低速レジストによる関係を示す。トレース１８３１は、２９％の瞳充填率と高速レジストによる関係を示す。トレース１８３２は、２９％の瞳充填率と低速レジストによる関係を示す。最適化は、あらゆるこうした可能性をユーザーに提示し、それによりユーザーは、自身の確率的変動及び／またはスループットについての具体的な要件に基づいて瞳ファクタ、レジスト化学構造を選ぶことができる。最適化は、スループットと瞳充填ファクタ、レジスト化学構造およびマスクバイアスとの間の関係を計算することをさらに含んでもよい。最適化は、確率的変動の尺度と瞳充填ファクタ、レジスト化学構造およびマスクバイアスとの間の関係を計算することをさらに含んでもよい。
【数13】
【0117】
一例によると、図２３のフローチャートに概略的に示されるように、最適化は、１つ又は複数の設計変数の値のセット（例えば、グローバルバイアスとマスクアンカーバイアスの値のアレイ、マトリックス、またはリスト）の各々のもとで実行されてもよい（ステップ１９１０）。一例として、最適化のコスト関数は、確率的変動の１つ又は複数の尺度（例えばＬＣＤＵ）の関数である。そして、ステップ１９２０では、プロセスの様々な特性、空間像、及び／またはレジスト像（例えば、クリティカルディメンション均一性（ＣＤＵ）、焦点深度（ＤＯＦ）、露光寛容度（ＥＬ）、マスクエラーエンハンスメントファクタ（ＭＥＥＦ）、ＬＣＤＵ、スループット等）が、１つ又は複数の設計変数の値の各セットについて、最適化のユーザーに（例えば３Ｄプロットで）提示されうる。任意選択的なステップ１９３０では、ユーザーは、自身が所望する１つ又は複数の特性に基づいて、１つ又は複数の設計変数の値のセットを選択する。フローはＸＭＬファイルまたは任意のスクリプト言語を介して実装されうる。
【0118】
照明、パターニングデバイス、および投影光学系は、代替的に最適化され(代替最適化と呼ばれる)、または、同時に最適化されうる(同時最適化と呼ばれる)。本書で使用される「同時」、「同時に」、「共同」、「共同で」という用語は、照明、パターニングデバイス、投影光学系及び／または他の設計変数の１つ又は複数の特性を表す１つ又は複数の設計変数を同時に変化させることを許容することを意味する。本書で使用される「代替」および「代替的」という用語は、すべての設計変数を同時に変化させることを許容するわけではないことを意味する。
【0119】
図１１では、すべての設計変数の最適化が同時に実行される。このようなフローは、同時フローまたは共最適化フローと呼ばれてもよい。あるいは、図１２に示されるように、すべての設計変数の最適化は代替的に実行されてもよい。このフローでは、各ステップで、一部の設計変数が固定され、他の設計変数はコスト関数を最適化するように最適化される。次のステップでは、変数の別のセットが固定され、他の変数はコスト関数を最小化または最大化するように最適化される。これらのステップは、収束または特定の終了条件が満たされるまで、代替的に実行される。図１２の非限定の例であるフローチャートに示すように、まず、設計レイアウト(ステップ４０２)が取得され、次にステップ４０４では照明最適化のステップが実行される。ここでは、照明の１つ又は複数の設計変数が、他の設計変数を固定した状態でコスト関数を最小化または最大化するように最適化される(ＳＯ)。次のステップ４０６では、パターニングデバイス(例えばマスク)最適化(ＭＯ)が行われ、パターニングデバイスの設計変数が、他の設計変数を固定した状態でコスト関数を最小化または最大化するように最適化される。これらの２つのステップは、ステップ４０８で特定の終了条件が満たされるまで、代替的に実行される。コスト関数の値がしきい値に等しくなる、コスト関数の値がしきい値を超える、コスト関数の値が予め定めた誤差限界に達する、予め定めた反復回数に達する等、１つ又は複数の様々な終了条件を使用することができる。ＳＯ・ＭＯ代替最適化は、代替フローの例として使用される。代替フローは、ＳＯ、ＬＯ(投影光学系最適化)が実行されＭＯが代替的かつ反復的に実行され、または最初にＳＭＯが一度実行されてからＬＯとＭＯが代替的かつ反復的に実行される等のＳＯ・ＬＯ・ＭＯ代替最適化など、さまざまな形式をとりうる。別の選択肢は、ＳＯ・ＰＯ・ＭＯ(照明最適化、偏光最適化、パターニングデバイス最適化)である。最後に、ステップ４１０では、最適化結果の出力が取得され、処理は終わる。
【0120】
パターン選択アルゴリズムは、前述のように、同時または代替の最適化と統合されてもよい。例えば、代替最適化が採用された場合、最初にフルチップＳＯが実行され、１つ又は複数の「ホットスポット」及び／または「ウォームスポット」が特定され、次にＭＯが実行される。本開示によれば、所望の最適化結果を実現するために、サブ最適化の多数の順列および組み合わせが可能である。
【0121】
図１３Ａは、コスト関数が最小化または最大化される１つの例示的な最適化方法を示す。ステップＳ５０２では、１つ又は複数の設計変数の初期値が、関連する１つ又は複数のチューニング範囲（もしあれば）を含んで取得される。ステップＳ５０４では、多変数コスト関数が設定される。ステップＳ５０６では、コスト関数は、最初の反復ステップ（ｉ＝０）のための１つ又は複数の設計変数の開始点の値を中心に十分小さい近傍内で展開される。ステップＳ５０８では、標準的な多変数最適化手法がコスト関数に適用される。Ｓ５０８の最適化プロセス中または最適化プロセスの後の段階で、最適化問題は１つ又は複数のチューニング範囲などの制約を適用できることに留意されたい。ステップＳ５２０は、各反復が、リソグラフィプロセスを最適化するよう選択された特定の評価項目についての所与の１つ又は複数のテストパターン(「ゲージ」とも呼ばれる)について行われていることを示す。ステップＳ５１０では、リソグラフィ応答が予測される。ステップＳ５１２では、ステップＳ５１０の結果がステップＳ５２２で取得される所望のまたは理想的なリソグラフィ応答値と比較される。ステップＳ５１４で終了条件が満たされる場合、すなわち最適化が所望の値に十分に近いリソグラフィ応答値を生成する場合、ステップＳ５１８で設計変数の最終値が出力される。出力ステップは、瞳面(または他の平面)での波面収差調整マップ、最適化された照明マップ、及び／または最適化された設計レイアウト等を出力するなど、設計変数の最終値を使用して１つ又は複数の他の関数を出力することも含みうる。終了条件が満たされない場合、ステップＳ５１６では、１つ又は複数の設計変数の値がｉ回目の反復の結果で更新され、プロセスはステップＳ５０６に戻る。図１３Ａのプロセスは以下に詳述される。
【0122】
例示的な最適化プロセスでは、設計変数（ｚ１，ｚ２，・・・，ｚＮ）とｆｐ（ｚ１，ｚ２，・・・，ｚＮ）の間の関係は、ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）が十分に滑らかである（例えば、一次導関数
が存在する）とすることを除いて、仮定または近似されない。これは、一般的にリソグラフィ投影装置で有効である。ガウス・ニュートン・アルゴリズム、レーベンバーグ・マーカート・アルゴリズム、ブロイデン・フレッチャー・ゴールドファーブ・シャンノ・アルゴリズム、勾配降下アルゴリズム、疑似アニーリングアルゴリズム、内点アルゴリズム、遺伝的アルゴリズムなどのアルゴリズムを適用して、
を求めることができる。
【数14】
【数15】
【0123】
ここでは、例としてガウス・ニュートン・アルゴリズムを使用する。ガウス・ニュートン・アルゴリズムは、一般的な非線形多変数最適化問題に適用可能な反復的方法である。設計変数（ｚ１，ｚ２，・・・，ｚＮ）が値（ｚ１ｉ，ｚ２ｉ，・・・，ｚＮｉ）をとるｉ回目の反復では、ガウス・ニュートン・アルゴリズムは、（ｚ１ｉ，ｚ２ｉ，・・・，ｚＮｉ）の近傍でｆｐ（ｚ１，ｚ２，・・・，ｚＮ）を線形化し、（ｚ１ｉ，ｚ２ｉ，・・・，ｚＮｉ）の近傍でＣＦ（ｚ１，ｚ２，・・・，ｚＮ）の最小値を与える値（ｚ１（ｉ＋１），ｚ２（ｉ＋１），・・・，ｚＮ（ｉ＋１））を計算する。設計変数（ｚ１，ｚ２，・・・，ｚＮ）は、（ｉ＋１）回目の反復では値（ｚ１（ｉ＋１），ｚ２（ｉ＋１），・・・，ｚＮ（ｉ＋１））をとる。この反復は、収束（すなわち、ＣＦ（ｚ１，ｚ２，・・・，ｚＮ）がそれ以上小さくならない）まで、または予め定めた反復回数に達するまで続く。
【0124】
具体的には、ｉ回目の反復では、（ｚ１ｉ，ｚ２ｉ，・・・，ｚＮｉ）の近傍で、
である。
【数16】
【0125】
式３の近似のもとで、コスト関数は、
となり、設計変数（ｚ１，ｚ２，・・・，ｚＮ）の二次関数である。設計変数（ｚ１，ｚ２，・・・，ｚＮ）を除いて、各項は一定である。
【数17】
【0126】
設計変数（ｚ１，ｚ２，・・・，ｚＮ）に何ら制約が無い場合、（ｚ１（ｉ＋１），ｚ２（ｉ＋１），・・・，ｚＮ（ｉ＋１））は、以下のＮ個の線形の等式を解くことによって導出されることができる。
ここで、ｎ＝１，２，・・・，Ｎである。
【数18】
【0127】
設計変数（ｚ１，ｚ２，・・・，ｚＮ）が、（例えば、（ｚ１，ｚ２，・・・，ｚＮ）のチューニング範囲である）Ｊ個の不等式、
（ただし、ｊ＝１，２，・・・，Ｊ）、および、（例えば、設計変数どうしの相互依存性である）Ｋ個の等式、
（ただし、ｋ＝１，２，・・・，Ｋ）の形の制約のもとにある場合、最適化プロセスは、古典的な二次計画問題となる。ここで、Ａｎｊ，Ｂｊ，Ｃｎｋ，Ｄｋは一定である。反復ごとに追加の制約が課されてもよい。例えば、「減衰ファクタ」ΔＤが（ｚ１（ｉ＋１），ｚ２（ｉ＋１），・・・，ｚＮ（ｉ＋１））と（ｚ１ｉ，ｚ２ｉ，・・・，ｚＮｉ）の差を制限するために導入されてもよい。それにより、式３の近似が保持される。こうした制約は、ｚｎｉ－ΔＤ≦ｚｎ≦Ｚｎｉ＋ΔＤと表記されうる。（ｚ１（ｉ＋１），ｚ２（ｉ＋１），・・・，ｚＮ（ｉ＋１））は、例えば、数値最適化（第２版、ジョルジ・ノセダル、スティーヴン・J・ライト著、ベルリン・ニューヨーク、ヴァンデンベルク、ケンブリッジ大学出版局)に説明される方法を使用して導出されてもよい。
【数19】
【数20】
【0128】
ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）のＲＭＳを最小化することに代えて、最適化プロセスは、評価項目とその意図される値との間の最大の偏差（最悪の欠陥）の大きさを最小化してもよい。この手法では、コスト関数は、代替的に、以下のように表記されうる。
ここで、ＣＬｐは、ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）に許容される最大の値である。このコスト関数は、評価項目間の最悪の欠陥を表す。このコスト関数を使用する最適化は、最悪の欠陥の大きさを最小化する。この最適化には反復貪欲アルゴリズムが使用されてもよい。
【数21】
【0129】
式５のコスト関数は、以下のように近似される。
ここで、ｑは、少なくとも４、または少なくとも１０などの正の偶数である。式６は、式５の挙動を模擬するとともに、最適化を解析的に実行可能とし、最急降下法、共役勾配法などの方法を使用することによって高速に行えるようにする。
【数22】
【0130】
最悪の欠陥のサイズを最小化することは、ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）の線形化と組み合わされてもよい。具体的には、ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）は、式３のように近似される。そして、最悪の欠陥のサイズに関する制約は、不等式ＥＬｐ≦ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）≦ＥＵｐと表記される。ここで、ＥＬｐとＥＵｐは、ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）について許容される最大、最小の偏差を指定する２つの定数である。式３を代入すると、これらの制約は、ｐ＝１，・・・，Ｐについて、以下のように変換される。
【数23】
【数24】
【0131】
式３は一般に（ｚ１，ｚ２，・・・，ｚＮ）の近傍でのみ有効であるので、所望される制約ＥＬｐ≦ｆｐ（ｚ１，ｚ２，・・・，ｚＮ）≦ＥＵｐがこの近傍で実現され得ない場合（これは不等式間の何らかの競合によって決定されうる）、定数ＥＬｐ、ＥＵｐは、当該制約が実現可能となるまで緩和されてもよい。この最適化プロセスは、（ｚ１，ｚ２，・・・，ｚＮ）の近傍での最悪の欠陥のサイズを最小化する。そして、各ステップは最悪の欠陥のサイズを徐々に低減し、各ステップは特定の終了条件が満たされるまで反復して実行される。こうして、最悪の欠陥のサイズの低減がもたらされる。
【0132】
最悪の欠陥を最小化する他の方法は、各反復において重みｗｐを調整することである。例えば、ｉ回目の反復の後、ｒ番目の評価項目が最悪の欠陥である場合、ｗｒが（ｉ＋１）回目の反復で、その評価項目の欠陥サイズの低減により高い優先度を与えるように増加されてもよい。
【0133】
加えて、式４および式５のコスト関数は、ラグランジュ乗数を導入することによって、欠陥サイズのＲＭＳの最適化と最悪の欠陥サイズの最適化との間の妥協を実現するよう修正されてもよい。すなわち、
であり、ここで、λは、欠陥サイズのＲＭＳの最適化と最悪の欠陥サイズの最適化との間のトレードオフを指定するプリセット定数である。特に、λ＝０の場合、これは式４になり、欠陥サイズのＲＭＳが最小化されるだけである。λ＝１の場合、これは式５になり、最悪の欠陥サイズが最小化されるだけである。０＜λ＜１の場合、両方が最適化で考慮される。このような最適化は、多数の方法で解くことができる。例えば、各反復における重み付けが、前述のものと同様に調整されてもよい。あるいは、不等式から最悪の欠陥サイズを最小化するのと同様に、式６'と６"の不等式は、二次計画問題を解く最中に設計変数の制約とみなされうる。そして、最悪の欠陥サイズの限界を徐々に緩和するか、または、最悪の欠陥サイズの重みを徐々に増加させ、実現されうる最悪の欠陥サイズごとにコスト関数値を計算し、次のステップの初期点として総コスト関数を最小化する設計変数値を選択する。これを反復的に行うことで、この新しいコスト関数の最小化を実現することができる。
【数25】
【0134】
リソグラフィ投影装置を最適化することによって、プロセスウィンドウを拡張することができる。プロセスウィンドウが大きいほど、プロセス設計とチップ設計の柔軟性が向上する。プロセスウィンドウは、フォーカスとドーズの値のセットとして定義することができる。レジスト像をその設計目標について特定の限界以内とするフォーカスとドーズの値のセットとして定義することができる。本書で説明するすべての方法は、露光ドーズとデフォーカスに加えて別のまたは追加の基本パラメータによって構築されうる一般化されたプロセスウィンドウ定義にも拡張しうる。限定するものでないが、基本パラメータには、ＮＡ、シグマ、収差、偏光、又はレジスト層の光学定数などの光学設定が含まれうる。例えば、前述のように、プロセスウィンドウ(ＰＷ)が異なるマスクバイアスも含む場合、最適化は、基板ＥＰＥと誘発されたマスクエッジバイアスの比率として定義されるＭＥＥＦの最小化も含む。フォーカスとドーズの値で定義されたプロセスウィンドウは、本開示における一例として与えるにすぎない。一例によるプロセスウィンドウを最大化する方法を以下に説明する。
【0135】
最初のステップでは、プロセスウインドウにおける既知の条件（ｆ０，ε０）から始まる。ここで、ｆ０は公称のフォーカスであり、ε０は公称のドーズであり、以下のコスト関数のうち１つが近傍（ｆ０±Δｆ，ε０±ε）で最小化される。
または、
または、
【数26】
【数27】
【数28】
【0136】
公称フォーカスｆ０と公称ドーズε０をシフトさせることが許容される場合、これらは設計変数（ｚ１，ｚ２，・・・，ｚＮ）と共同で最適化されてもよい。次のステップでは、コスト関数を予め定めた限界以内とする（ｚ１，ｚ２，・・・，ｚＮ，ｆ，ε）の値のセットを見つけられる場合、（ｆ０±Δｆ，ε０±ε）がプロセスウインドウの一部として受容される。
【0137】
フォーカスとドーズをシフトさせることが許容されない場合、設計変数（ｚ１，ｚ２，・・・，ｚＮ）は、フォーカスとドーズを公称フォーカスｆ０と公称ドーズε０に固定した状態で最適化される。代替例として、コスト関数を予め定めた限界以内とする（ｚ１，ｚ２，・・・，ｚＮ）の値のセットを見つけられる場合、（ｆ０±Δｆ，ε０±ε）がプロセスウインドウの一部として受容される。
【0138】
本開示で前述の方法は、式７、式７'、または式７"それぞれのコスト関数を最小化するよう使用されうる。設計変数が、ゼルニケ係数など投影光学系の１つ又は複数の特性を表す場合、式７、式７'、または式７"のコスト関数の最小化は、投影光学系最適化すなわちＬＯに基づくプロセスウィンドウの最大化を導く。設計変数が投影光学系の特性に加えて、照明およびパターニングデバイスの１つ又は複数の特性を表す場合、式７、式７'、または式７"のコスト関数の最小化は、図１１に示されるように、ＳＭＬＯに基づくプロセスウィンドウの最大化を導く。設計変数が、ソースおよびパターニングデバイスの１つ又は複数の特性を表す場合、式７、式７'、または式７"のコスト関数の最小化は、ＳＭＯに基づくプロセスウィンドウの最大化を導く。また、式７、式７'、または式７"のコスト関数は、本書で述べたように、ＬＷＲ、２Ｄフィーチャの局所ＣＤ変動、及び／またはスループットなど１つ又は複数の確率的変動の関数である少なくとも１つのｆｐ（ｚ１，ｚ２，・・・，ｚＮ）を含んでもよい。
【0139】
図１４は、同時ＳＭＬＯプロセスがどのようにガウスニュートンアルゴリズムを最適化に使用するかについての一つの具体例を示す。ステップＳ７０２では、１つ又は複数の設計変数の開始値が特定される。各変数のチューニング範囲も特定されてもよい。ステップＳ７０４では、コスト関数が１つ又は複数の設計変数を使用して定義される。ステップＳ７０６では、コスト関数が設計レイアウトのすべての評価項目について開始値のまわりで展開される。任意選択的なステップＳ７１０では、フルチップのシミュレーションがフルチップの設計レイアウトのすべてのクリティカルなパターンをカバーするよう実行される。ステップＳ７１４では、所望のリソグラフィ応答メトリック(ＣＤまたはＥＰＥなど)が取得され、ステップＳ７１２では、それらの量の予測値と比較される。ステップＳ７１６では、プロセスウィンドウが決定される。ステップＳ７１８、Ｓ７２０、およびＳ７２２は、図１３Ａに関して説明されたように、対応するステップＳ５１４、Ｓ５１６およびＳ５１８に類似している。前述したように、最終的な出力は、所望の結像性能を生じるように最適化されている、例えば、瞳面における波面収差マップであってもよい。最終的な出力は、例えば、最適化された照明マップ、及び／または最適化された設計レイアウトであってもよい。
【0140】
図１３Ｂは、設計変数（ｚ１，ｚ２，・・・，ｚＮ）が離散値を仮定しうる設計変数のみを含む場合にコスト関数を最適化する例示的な方法を示す。
【0141】
この方法は、照明のピクセルグループとパターニングデバイスのパターニングデバイス・タイルを定義することによって始まる(ステップ８０２)。一般に、ピクセルグループまたはパターニングデバイス・タイルは、リソグラフィプロセスコンポーネントの分割とも呼ばれる。一つの例示的な手法では、照明が１１７のピクセルグループに分割され、パターニングデバイスには９４のパターニングデバイス・タイルが定義され、実質的に上述したように、合計２１１個の分割がもたらされる。
【0142】
ステップ８０４では、リソグラフィモデルがリソグラフィシミュレーションの基礎として選択される。リソグラフィシミュレーションは、１つ又は複数のリソグラフィメトリックまたは応答の計算に使用される結果を生成する。ある特定のリソグラフィメトリックが、最適化されるべき性能メトリックとして定義される（ステップ８０６）。ステップ８０８では、照明およびパターニングデバイスについて初期（プレ最適化）条件が設定される。初期条件は、初期照明形状および初期パターニングデバイスパターンを参照することができるように、照明のピクセルグループおよびパターニングデバイスのパターニングデバイス・タイルの初期状態を含む。初期条件は、マスクバイアス、ＮＡ、及び／または、フォーカスランプ範囲を含んでもよい。ステップ８０２、８０４、８０６、および８０８は、逐次的なステップとして描かれているが、他の例では、これらのステップは他の順序で行われてもよい。
【0143】
ステップ８１０では、ピクセルグループとパターニングデバイス・タイルが順位付けられる。ピクセルグループとパターニングデバイス・タイルは、その順位表で交互配置されてもよい。順位付けの様々な方法が用いられてもよく、これには、順次（例えば、ピクセルグループ１からピクセルグループ１１７まで、およびパターニングデバイス・タイル１からパターニングデバイス・タイル９４まで）、ランダムに、ピクセルグループおよびパターンデバイス・タイルの物理的位置に従って（例えば、照明の中心に近いピクセルグループをより高く順位付ける）、及び／または、ピクセルグループまたはパターニングデバイス・タイルの変更がどのように性能メトリックに影響するかに従って、などが含まれる。
【0144】
ピクセルグループとパターニングデバイス・タイルが一度順位付けられると、照明およびパターニングデバイスが性能メトリックを向上させるように調整される（ステップ８１２）。ステップ８１２では、ピクセルグループとパターニングデバイス・タイルの各々が、ピクセルグループまたはパターニングデバイスタイルの変更によって性能メトリックの向上がもたらされるか否かを判定するよう順位表の順番で分析される。性能メトリックが向上されると判定された場合、ピクセルグループまたはパターニングデバイス・タイルはそのように変更され、その結果として向上された性能メトリックと修正された照明形状またはパターニングデバイスパターンは、下位に順序づけられたピクセルグループとパターニングデバイス・タイルの後続の分析での比較のためのベースラインを形成する。言い換えれば、性能メトリックを向上させる変更は保持される。ピクセルグループとパターニングデバイス・タイルの状態の変化が行われ保持されると、初期照明形状および初期パターニングデバイスパターンは、それに応じて変化し、修正された照明形状および修正されたパターニングデバイスパターンがステップ８１２の最適化プロセスからもたらされる。
【0145】
他の手法では、８１２の最適化プロセス内で、パターニングデバイスのポリゴン形状の調整およびこれとペアにしたピクセルグループ及び／またはパターニングデバイス・タイルのポーリングも実行される。
【0146】
一例として、交互配置の同時最適化手順は、照明のピクセルグループを変更することを含んでもよく、性能メトリックの向上が見られる場合、さらなる向上を探索するようドーズまたは強度が増大及び／または減少される。さらなる例では、ドーズまたは強度の増大及び／または減少は、同時最適化手順におけるさらなる向上を探索するためにパターニングデバイスパターンのバイアス変化に置き換えられてもよい。
【0147】
ステップ８１４では、性能メトリックが収束したか否かの判定が行われる。性能メトリックは、たとえば、ステップ８１０と８１２の最後の数回の反復で性能メトリックの向上がほとんどまたはまったく見られていない場合に、収束したとみなされてもよい。性能メトリックが収束していない場合、次の反復でステップ８１０と８１２が繰り返され、現在の反復から修正された照明形状と修正されたパターニングデバイスが、次の反復での初期照明形状および初期パターニングデバイスとして使用される（ステップ８１６）。
【0148】
上述の最適化方法は、リソグラフィ投影装置のスループットを高めるために用いてもよい。たとえば、コスト関数には、露光時間の関数であるｆｐ（ｚ１，ｚ２，・・・，ｚＮ）が含まれてもよい。一例では、このようなコスト関数の最適化は、確率的変動の尺度またはその他のメトリックによって制約または影響される。具体的には、リソグラフィプロセスのスループットを増大させるようコンピュータに実装される方法は、露光時間を短縮または最小化するために、リソグラフィプロセスの１つ又は複数の確率的変動の関数であり基板の露光時間の関数であるコスト関数を最適化することを備えてもよい。
【0149】
一例として、コスト関数は、１つ又は複数の確率的変動の関数である少なくとも１つのｆｐ（ｚ１，ｚ２，・・・，ｚＮ）を含む。１つ又は複数の確率的変動は、ＬＷＲ、及び／または２Ｄフィーチャの局所ＣＤ変動を含んでもよい。ある例では、１つ又は複数の確率的変動は、空間像またはレジスト像の１つ又は複数の特性の１つ又は複数の確率的変動を含む。例えば、このような確率的変動は、ラインエッジラフネス（ＬＥＲ）、ライン幅ラフネス（ＬＷＲ）、及び／または局所的なクリティカルディメンション均一性（ＬＣＤＵ）を含んでもよい。コスト関数に１つ又は複数の確率的変動を含めることで、当該１つ又は複数の確率的変動を最小化する１つ又は複数の設計変数の値を見つけることが可能になり、それにより確率的変動による欠陥のリスクを低減することができる。
【0150】
図１５Ａは、一例に係り、特性の確率的変動（例えば、ＬＥＲ）に基づいて、または確率的変動の関数でありまたはこれに影響する変数（例えば、ｂｌ＿ＩＬＳ、ＩＬＳ、またはＮＩＬＳ）に基づいて、空間像またはレジスト像のホットスポットを特定する方法のフローチャートを示す。任意選択的なステップ２５１０では、空間像またはレジスト像の特性（例えば、エッジ位置）についての確率的変動（例えば、ＬＥＲ）の関数でありまたはこれに影響する変数（例えば、ｂｌ＿ＩＬＳ、ＩＬＳ、またはＮＩＬＳ）の値が取得される。ステップ２５２０では、特性の確率的変動（例えば、ＬＥＲ）の値が（例えば、変数の値から）取得される。ステップ２５３０では、特性の範囲が取得される。範囲は、任意の適切な制限に起因しうる。例えば、確率的変化がＬＥＲの場合、範囲は設計レイアウトのパターンの配置によって決まりうる。例えば、ＬＥＲの最大値は、エッジから隣接エッジまでのギャップの幅を超えることはできない。ステップ２５４０では、確率的変動の値が範囲と比較される。確率的変動が範囲を超える場合、その特性は、ステップ２５５０においてホットスポットとして特定される。確率的変動を低減する最適化などの更なるプロセスは、ホットスポットとして特定された当該特性について実行されてもよい。
【0151】
図１５Ｂは、一例に係り、特性（例えば、エッジ位置）の確率的変動（例えば、ＬＥＲ）に基づいて、または確率的変動の関数でありまたはこれに影響する変数（例えば、ｂｌ＿ＩＬＳ、ＩＬＳ、またはＮＩＬＳ）に基づいて、空間像またはレジスト像のホットスポットを特定する方法のフローチャートを示す。ステップ２６１０では、特性の範囲が取得される。ステップ２６２０では、確率的変動（例えば、ＬＥＲ）の範囲または変数（例えば、ｂｌ＿ＩＬＳ、ＩＬＳ、またはＮＩＬＳ）の範囲が、特性の範囲に基づいて取得される。ステップ２６３０では、確率的変動の値または変数の値が取得される。ステップ２６４０では、確率的変動の値または変数の値が、それぞれの範囲と比較される。確率的変動の値または変数の値がそれぞれの範囲を超える場合、その特性はステップ２６５０においてホットスポットとして特定される。確率的変動を低減する最適化などの更なるプロセスは、ホットスポットとして特定された当該特性について実行されてもよい。
【0152】
図１６は、一例に係り、空間像またはレジスト像の１つ又は複数の特性（例えば、エッジ位置）の確率的変動（例えば、ＬＥＲ）を低減する方法のフローチャートを示す。ステップ２７１０では、１つ又は複数の特性が、例えば図１５Ａまたは図１５Ｂの方法を用いて設計レイアウトの一部からホットスポットとして特定することによって取得される。ステップ２７２０では、１つ又は複数の確率的変動が、例えば、確率的変動、または確率的変動の関数でありまたはこれに影響する変数（例えば、ｂｌ＿ＩＬＳ、ＩＬＳ、またはＮＩＬＳ）を少なくとも示すコスト関数を用いることによって低減される。ステップ２７３０では、設計レイアウトの一部からホットスポットが再特定される。ステップ２７４０では、ホットスポットが特定されているか否かが判定される。ホットスポットが特定された場合は、ステップ２７５０に進む。何も特定されない場合、方法は終了する。ステップ２７５０では、最適化の１つ又は複数のパラメータ（例えば、δ、及び／またはユーザが選択したオフセット）が変更され、方法はステップ２７２０へと反復され、変更された１つ又は複数のパラメータにより最適化が実行される。代替として、１つ又は複数のパラメータが設計レイアウトの一部であってもよく、ステップ２７４０と２７５０が削除されてもよい。
【0153】
図１７は、本書に開示される最適化方法およびフローの実装に役立ちうるコンピュータシステム１００を示すブロック図である。コンピュータシステム１００は、情報を通信するためのバス１０２または他の通信機構と、情報を処理するためのバス１０２と結合したプロセッサ１０４（または複数のプロセッサ１０４および１０５）とを含む。コンピュータシステム１００はまた、情報およびプロセッサ１０４によって実行される命令を記憶するためにバス１０２に結合される、ランダムアクセスメモリ（ＲＡＭ）または他の動的記憶装置などのメインメモリ１０６を含む。メインメモリ１０６は、プロセッサ１０４によって実行される命令の実行中に一時変数またはその他の中間的な情報を記憶するために使用することもできる。コンピュータシステム１００はさらに、プロセッサ１０４のための静的情報および命令を記憶するためにバス１０２に結合される、リードオンリーメモリ（ＲＯＭ）または他の静的記憶装置を含む。磁気ディスクや光ディスクなどの記憶装置１１０が提供され、情報および命令を記憶するためにバス１０２に結合される。
【0154】
コンピュータシステム１００は、コンピュータのユーザに情報を表示するためのブラウン管（ＣＲＴ）またはフラットパネルまたはタッチパネルディスプレイなどのディスプレイ１１２にバス１０２を介して連結されてもよい。英数字やその他のキーを含む入力装置１１４は、情報およびコマンド選択をプロセッサ１０４に通信するためにバス１０２に結合される。他の種類のユーザ入力装置は、方向情報およびコマンド選択をプロセッサ１０４に伝達し、ディスプレイ１１２でのカーソル移動を制御するためのマウス、トラックボール、またはカーソル方向キーなどのカーソル制御１１６である。この入力装置は通常、２つの軸、第１軸（例えば、ｘ）と第２軸（例えば、ｙ）に２つの自由度を有し、装置が平面内の位置を指定することを可能にする。タッチパネル（スクリーン）ディスプレイも入力装置として使用できる。
【0155】
一例によれば、最適化処理の一部は、メインメモリ１０６に含まれる１つ又は複数の命令の１つ又は複数のシーケンスを実行するプロセッサ１０４に応答してコンピュータシステム１００によって実行されてもよい。そのような命令は、記憶装置１１０など別のコンピュータ可読媒体からメインメモリ１０６に読み込むことができる。メインメモリ１０６に含まれる命令のシーケンスの実行は、本書に記載されたプロセスのステップをプロセッサ１０４に実行させる。マルチプロセッシング配置における１つ又は複数のプロセッサも、メインメモリ１０６に含まれる命令のシーケンスを実行するために採用されうる。別の例では、ハードワイヤード回路は、ソフトウェアの命令の代わりに、またはソフトウェアの命令と組み合わせて使用することができる。従って、本書における説明は、ハードウェア回路とソフトウェアの任意の特定の組み合わせに限定されない。
【0156】
本書に用いられる「コンピュータ可読媒体」という用語は、実行のためにプロセッサ１０４に命令を提供することに関与する任意の媒体を指す。このような媒体は、不揮発性媒体、揮発性媒体、および伝送媒体を含むがこれらに限定されない多くの形態をとり得る。不揮発性媒体としては、例えば、光ディスクや磁気ディスク、記憶装置１１０などが挙げられる。揮発性媒体は、メインメモリ１０６などの動的メモリを含む。伝送媒体は、バス１０２を備える配線を含む同軸ケーブル、銅線および光ファイバーを含む。伝送媒体は、無線周波数（ＲＦ）や赤外線（ＩＲ）データ通信中に発生するような音響波または光波の形態をとることができる。コンピュータ可読媒体の一般的な形式は、例えば、フロッピー（登録商標）ディスク、フレキシブルディスク、ハードディスク、磁気テープ、その他の磁気媒体、ＣＤ－ＲＯＭ、ＤＶＤ、その他の光媒体、パンチカード、紙テープ、穴のパターンを持つ他の物理媒体、ＲＡＭ、ＰＲＯＭ、ＥＰＲＯＭ、フラッシュＥＰＲＯＭ、その他のメモリチップまたはカートリッジ、以下に記載される搬送波、またはコンピュータが読み取ることができるその他の媒体を含む。
【0157】
コンピュータ可読媒体の様々な形態は、実行のためにプロセッサ１０４に１つ又は複数の命令の１つ又は複数のシーケンスを運ぶことに関与し得る。たとえば、命令は、最初にリモートコンピュータの磁気ディスクに入っている場合がある。リモートコンピュータは、命令を動的メモリに読み込み、モデムを使用して電話回線を介して命令を送信できる。コンピュータシステム１００にローカルのモデムは、電話回線上のデータを受信し、赤外線送信機を使用してデータを赤外線信号に変換することができる。バス１０２に結合された赤外線検出器は、赤外線信号で搬送されたデータを受信し、そのデータをバス１０２に配置することができる。バス１０２はメインメモリ１０６にデータを搬送し、そこからプロセッサ１０４が命令を取得して実行する。メインメモリ１０６が受け取った命令は、プロセッサ１０４によって実行される前または後のいずれかに記憶装置１１０に記憶されてもよい。
【0158】
コンピュータシステム１００は、バス１０２に結合された通信インターフェース１１８を含み得る。通信インターフェース１１８は、ローカルネットワーク１２２に接続されたネットワークリンク１２０に双方向データ通信結合を提供する。例えば、通信インターフェース１１８は、対応する種類の電話回線にデータ通信接続を提供する統合サービスデジタルネットワーク（ＩＳＤＮ）カードまたはモデムであってもよい。別の例として、通信インターフェース１１８は、対応するＬＡＮにデータ通信接続を提供するローカルエリアネットワーク（ＬＡＮ）カードであってもよい。ワイヤレスリンクも実装できる。そのような実装において、通信インターフェース１１８は、様々な種類の情報を表すデジタルデータストリームを伝送する電気的、電磁的または光学的信号を送受信する。
【0159】
ネットワークリンク１２０は通常、１つ又は複数のネットワークを介して他のデータデバイスへのデータ通信を提供する。例えば、ネットワークリンク１２０は、ホストコンピュータ１２４またはインターネットサービスプロバイダ（ＩＳＰ）１２６によって動作するデータ機器へのローカルネットワーク１２２を介した接続を提供することができる。ＩＳＰ１２６は、世界規模のパケットデータ通信ネットワークを通じてデータ通信サービスを提供し、現在では一般に「インターネット」１２８と呼ばれている。ローカルネットワーク１２２およびインターネット１２８は、どちらもデジタルデータストリームを伝送する電気的、電磁的または光学的信号を使用する。コンピュータシステム１００との間でデジタルデータを伝送する各種ネットワークを介した信号および通信インターフェース１１８を介したネットワークリンク１２０上の信号が、情報を輸送する搬送波の例示的な形態である。
【0160】
コンピュータシステム１００は、ネットワーク、ネットワークリンク１２０、および通信インターフェース１１８を介して、メッセージを送信しプログラムコードを含むデータを受信することができる。インターネットの例では、サーバー１３０は、インターネット１２８、ＩＳＰ１２６、ローカルネットワーク１２２および通信インターフェース１１８を介してアプリケーションプログラムに要求されるコードを送信しうる。このようなダウンロードされたアプリケーションの１つは、例えば、上記例の照明最適化を提供することができる。受信したコードは、受信時にプロセッサ１０４によって実行され、及び／または、後で実行するために記憶装置１１０または他の不揮発性記憶装置に記憶される。このようにして、コンピュータシステム１００は、搬送波の形でアプリケーションコードを取得してもよい。
【0161】
図１８は、本書に説明される方法を使用して照明が最適化されうる例示的なリソグラフィ投影装置を概略的に示す。本装置は、以下を備える。
－ 放射ビームＢを調整する照明システムＩＬ。この具体例では、照明システムは、放射ソースＳＯも備える。
－ パターニングデバイスＭＡ（例えばレチクル）を保持するパターニングデバイスホルダが設けられ、要素ＰＳに対してパターニングデバイスを正確に位置決めする第１位置決め部に接続されている第１物体テーブル（例えばパターニングデバイステーブル）ＭＴ。
－ 基板Ｗ（例えば、レジストで被覆されたシリコンウェーハ）を保持する基板ホルダが設けられ、要素ＰＳに対して基板を正確に位置決めする第２位置決め部に接続されている第２物体テーブル（基板テーブル）ＷＴ。
－ パターニングデバイスＭＡの被照射部分を基板Ｗの目標部分Ｃ（例えば１つ以上のダイを含む）に結像する投影システム（「レンズ」）ＰＳ（例えば、屈折、反射、または反射屈折光学系）。
－ 放射ビームＢを調整する照明システムＩＬ。この具体例では、照明システムは、放射ソースＳＯも備える。
－ パターニングデバイスＭＡ（例えばレチクル）を保持するパターニングデバイスホルダが設けられ、要素ＰＳに対してパターニングデバイスを正確に位置決めする第１位置決め部に接続されている第１物体テーブル（例えばパターニングデバイステーブル）ＭＴ。
－ 基板Ｗ（例えば、レジストで被覆されたシリコンウェーハ）を保持する基板ホルダが設けられ、要素ＰＳに対して基板を正確に位置決めする第２位置決め部に接続されている第２物体テーブル（基板テーブル）ＷＴ。
－ パターニングデバイスＭＡの被照射部分を基板Ｗの目標部分Ｃ（例えば１つ以上のダイを含む）に結像する投影システム（「レンズ」）ＰＳ（例えば、屈折、反射、または反射屈折光学系）。
【0162】
図示されるように、本装置は、（例えば透過型パターニングデバイスを有する）透過型である。しかし、一般には、例えば（反射型パターニングデバイス）反射型のものであってもよい。本装置は、プログラマブルミラーアレイまたはＬＣＤマトリックスを例えば含む古典的マスクとは異なる種類のパターニングデバイスを採用してもよい。
【0163】
ソースＳＯ（例えば、水銀灯またはエキシマレーザー、ＬＰＰ（レーザー生成プラズマ）ＥＵＶソース）は、放射ビームを生成する。このビームは、直接または例えばビームエキスパンダーＥｘなどの調整手段を通過した後、照明システム（イルミネータ）ＩＬに供給される。また、イルミネータＩＬは、ビームの強度分布の外側及び／又は内側半径範囲（通常それぞれ「シグマ－アウタ（σ-outer）」、「シグマ－インナ（σ-inner）」と呼ばれる）を調整するための調整手段ＡＤを備えてもよい。また、一般に、インテグレータＩＮやコンデンサＣＯなど、他のさまざまな構成要素を含む。このようにして、パターニング装置ＭＡに衝突するビームＢは、その断面において所望の均一性及び強度分布を有する。
【0164】
図１８に関しては、ソースＳＯがリソグラフィ投影装置のハウジング内にあってもよいが（例えばソースＳＯが水銀灯である場合にはたいていそうである）、リソグラフィ投影装置から遠隔にあってもよい。生成される放射ビームは（例えば、適切な方向変更ミラーにより）装置に導かれる。後者の場合たいてい、ソースＳＯはエキシマレーザー（例えば、ＫｒＦ、ＡｒＦまたはＦ２レーザー発振に基づく）である。
【0165】
次に、ビームＰＢは、パターニングデバイステーブルＭＴに保持されるパターニングデバイスＭＡをとらえる。パターニングデバイスＭＡを横切ったビームＢはレンズＰＬを通過し、レンズＰＬはビームＢを基板Ｗの目標部分Ｃに合焦させる。第２位置決め手段（および干渉計測定手段ＩＦ）により、例えばビームＰＢの経路に異なる目標部分Ｃを位置決めするように、基板テーブルＷＴを正確に移動させることができる。同様に、第１位置決め手段は、放射ビームＢの経路に対してパターニングデバイスＭＡを、例えばパターニングデバイスライブラリからの機械的な検索後または走査中に、正確に位置決めするために使用することができる。一般に物体テーブルＭＴ、ＷＴの移動は、図１８には明示されないが、ロングストロークモジュール（粗い位置決め）及びショートストロークモジュール（微細な位置決め）により実現される。ただし、ステッパの場合には（ステップアンドスキャン装置とは異なり）、パターニングデバイステーブルＭＴは、ショートストロークモジュールだけに接続されてもよく、または固定されていてもよい。
【0166】
図示されるツールは、下記の２つの異なるモードで使用することができる。
－ ステップモードでは、パターニングデバイステーブルＭＴは、実質的に静止状態に保たれ、パターニングデバイス全体の像が１回で（すなわち、１回の「フラッシュ」で）目標部分Ｃに投影される。次に、異なる目標部分ＣをビームＰＢで照射することができるように、基板テーブルＷＴがｘ及び／又はｙ方向に移動される。
－ スキャンモードでは、所与の目標部分Ｃが１回の「フラッシュ」で露光されないことを除いて、基本的には同じシナリオが適用される。代わりに、パターニングデバイステーブルＭＴは、投影ビームＢがパターニングデバイス像を走査するように、速度ｖで所与の方向（いわゆる「スキャン方向」であり、例えばｙ方向）に移動可能である。このとき基板テーブルＷＴは、速度Ｖ＝Ｍｖで同じ方向又は反対方向に同時に移動する。ＭはレンズＰＬの倍率（通例、Ｍ＝１／４又は１／５である）である。このようにして、解像度を妥協することなく比較的広い目標部分Ｃを露光することができる。
－ ステップモードでは、パターニングデバイステーブルＭＴは、実質的に静止状態に保たれ、パターニングデバイス全体の像が１回で（すなわち、１回の「フラッシュ」で）目標部分Ｃに投影される。次に、異なる目標部分ＣをビームＰＢで照射することができるように、基板テーブルＷＴがｘ及び／又はｙ方向に移動される。
－ スキャンモードでは、所与の目標部分Ｃが１回の「フラッシュ」で露光されないことを除いて、基本的には同じシナリオが適用される。代わりに、パターニングデバイステーブルＭＴは、投影ビームＢがパターニングデバイス像を走査するように、速度ｖで所与の方向（いわゆる「スキャン方向」であり、例えばｙ方向）に移動可能である。このとき基板テーブルＷＴは、速度Ｖ＝Ｍｖで同じ方向又は反対方向に同時に移動する。ＭはレンズＰＬの倍率（通例、Ｍ＝１／４又は１／５である）である。このようにして、解像度を妥協することなく比較的広い目標部分Ｃを露光することができる。
【0167】
図１９は、本書に述べる方法を利用して照明を最適化しうる他の例示的なリソグラフィ投影装置１０００を概略的に示す。
【0168】
リソグラフィ投影装置１０００は以下を備える。
【0169】
－ ソースコレクタモジュールＳＯ。
【0170】
－ 放射ビームＢ（例えばＥＵＶ放射）を調整するように構成される照明システム（イルミネータ）ＩＬ。
【0171】
－ パターニングデバイス（例えばマスク又はレチクル）ＭＡを支持するように構築され、パターニングデバイスを正確に位置決めするように構成される第１位置決め部ＰＭに接続される支持構造（例えばパターニングデバイステーブル）ＭＴ。
【0172】
－ 基板（例えばレジストで被覆されたウェーハ）Ｗを保持するように構築され、基板を正確に位置決めするように構成される第２位置決め部ＰＷに接続される基板テーブル（例えばウェーハテーブル）ＷＴ。
【0173】
－ パターニングデバイスＭＡにより放射ビームＢに与えられるパターンを基板Ｗの（例えば、１つ以上のダイを備える）目標部分Ｃに投影するように構成される投影システム（例えば反射型投影システム）ＰＳ。
【0174】
図示されるように、装置１０００は、（例えば、反射性パターニングデバイスを使用する）反射型の装置である。大半の材料がＥＵＶ波長範囲内で吸収性を有するので、パターニングデバイスは、多層積層のモリブデン及びシリコンを例えば備える多層リフレクタを有してもよい。一例では、多層積層リフレクタは、各層の厚さが波長の４分の１であるモリブデンとシリコンの４０個のペアの層を有する。さらに小さい波長がＸ線リソグラフィでは生成されうる。大半の材料がＥＵＶ及びｘ線波長で吸収性を有するから、パターニングデバイスのトポグラフィとしてパターン形成された吸収性材料の薄片（例えば、多層リフレクタの上面のＴａＮ光吸収体）によって、フィーチャが印刷されるであろう場所（ポジ型レジスト）、またはフィーチャが印刷されないであろう場所（ネガ型レジスト）が定義される。
【0175】
図１９を参照すると、イルミネータＩＬはソースコレクタモジュールＳＯから極紫外放射ビームを受光する。ＥＵＶ放射を生成する方法は、必ずしもそれに限定されないが、例えばキセノン、リチウム又はスズなどのＥＵＶ範囲内に１本以上の輝線を有する少なくとも１つの元素を有するプラズマ状態に材料を変換することを含んでいる。レーザー生成プラズマ（「ＬＰＰ」）としばしば呼ばれるこのような方法の１つでは、輝線発光元素を有する材料の滴、流れ又はクラスタなどの燃料にレーザービームを照射することによってプラズマを生成することができる。ソースコレクタモジュールＳＯは、燃料を励起するレーザービームを提供するためのレーザー（図１９には図示せず）を含むＥＵＶ放射システムの一部であってもよい。結果として生じるプラズマは、出力放射例えばＥＵＶ放射を発し、これはソースコレクタモジュール内に配置された放射コレクタを使用して集光される。レーザーとソースコレクタモジュールとは、例えばＣＯ２レーザーが燃料励起のためのレーザービームを提供するために使用される場合には、別体であってもよい。
【0176】
このような場合、レーザーはリソグラフィ装置の一部を形成するとは見なされず、放射ビームは、例えば適切な方向変更ミラー及び／又はビームエキスパンダを備えるビーム搬送システムを用いてレーザーからソースコレクタモジュールに送られる。ソースがＤＰＰソースと通例呼ばれる放電生成プラズマＥＵＶ生成器である場合など他の場合には、ソースがソースコレクタモジュールと一体の部分であってもよい。
【0177】
イルミネータＩＬは、放射ビームの角強度分布を調整するためのアジャスタを備えてもよい。一般には、イルミネータの瞳面における強度分布の少なくとも外側及び／又は内側半径範囲（通常それぞれシグマ－アウタ（σ-outer）、シグマ－インナ（σ-inner）と呼ばれる）を調整することができる。加えてイルミネータＩＬは、ファセットフィールドミラーデバイス及び瞳ミラーデバイスなど他の各種構成要素を備えてもよい。イルミネータはビーム断面における所望の均一性及び強度分布を得るべく放射ビームを調整するために使用されてもよい。
【0178】
放射ビームＢは、支持構造（例えばパターニングデバイステーブル）ＭＴ上に保持されるパターニングデバイス（例えばマスク）ＭＡに入射し、パターニングデバイスによってパターン形成される。パターニングデバイス（例えばマスク）ＭＡから反射された後、放射ビームＢは、投影システムＰＳを通過し、投影システムＰＳは、ビームを基板Ｗの目標部分Ｃに合焦させる。第２位置決め部ＰＷ及び位置センサＰＳ２（例えば、干渉計装置、リニアエンコーダ、又は静電容量センサ）を用いて、例えば放射ビームＢの経路に異なる目標部分Ｃを位置決めするように、基板テーブルＷＴを正確に移動させることができる。同様に、第１位置決め部ＰＭ及び別の位置センサＰＳ１は、放射ビームＢの経路に対してパターニングデバイス（例えばマスク）ＭＡを正確に位置決めするために使用することができる。パターニングデバイス（例えばマスク）ＭＡと基板Ｗは、パターニングデバイスアライメントマークＭ１、Ｍ２と基板アライメントマークＰ１、Ｐ２を使用してアライメントされてもよい。
【0179】
図示される装置は次のモードのうち少なくとも１つのモードで使用可能でありうる。
【0180】
１．ステップモードにおいては、放射ビームＢに付与されたパターンの全体が１回で目標部分Ｃに投影される間、支持構造（例えばパターニングデバイス）ＭＴ及び基板テーブルＷＴは実質的に静止状態に保たれる（すなわち単一静的露光）。そして基板テーブルＷＴがＸ方向及び／またはＹ方向に移動されて、異なる目標部分Ｃを露光することができる。
【0181】
２．スキャンモードにおいては、放射ビームに付与されたパターンが目標部分Ｃに投影される間、支持構造（例えばパターニングデバイス）ＭＴ及び基板テーブルＷＴは同期して走査される（すなわち単一動的露光）。支持構造（例えばパターニングデバイス）ＭＴに対する基板テーブルＷＴの速度及び方向は、投影システムＰＳの拡大（縮小）特性及び像反転特性により定められうる。
【0182】
３．別のモードにおいては、支持構造（例えばパターニングデバイス）ＭＴがプログラマブルパターニングデバイスを保持して実質的に静止状態に保たれ、放射ビームに付与されたパターンが目標部分Ｃに投影される間、基板テーブルＷＴが移動または走査される。このモードではパルス放射源が通常用いられ、プログラマブルパターニングデバイスは、基板テーブルＷＴの毎回の移動後、または走査中の連続放射パルス間に必要に応じて更新される。この動作モードは、上述の形式のプログラマブルミラーアレイ等のプログラマブルパターニングデバイスを利用するマスクレスリソグラフィに容易に適用することができる。
【0183】
図２０は、ソースコレクタモジュールＳＯ、照明システムＩＬ、及び投影システムＰＳを含む装置１０００をより詳細に示す。ソースコレクタモジュールＳＯは、ソースコレクタモジュールＳＯの包囲構造２２０内に真空環境が保持されるように構築され配置されている。ＥＵＶ放射放出プラズマ２１０は、放電生成プラズマ源によって形成されることができる。ＥＵＶ放射は、電磁スペクトルのＥＵＶ範囲内で放射を発する非常に高温のプラズマ２１０を生成する例えばキセノンガス、リチウム蒸気、又はスズ蒸気などのガス又は蒸気によって生成されてもよい。この非常に高温のプラズマ２１０は、例えば、少なくとも部分的にイオン化されたプラズマを生ずる電気放電によって生成される。放射を効率的に生成するために、例えば、１０Ｐａのキセノン、リチウム、スズ蒸気、又はその他の適切なガス又は蒸気の分圧が必要とされうる。一例としては、ＥＵＶ放射を生成するために励起されたスズ（Ｓｎ）のプラズマが提供される。
【0184】
高温プラズマ２１０によって発せられる放射は、ソースチャンバ２１１の開口に又は開口の背後に位置する任意選択的なガスバリア又は汚染物質トラップ２３０（汚染物質バリア又はフォイルトラップとも呼ばれる）を経て、ソースチャンバ２１１からコレクタチャンバ２１２へと送られる。汚染物質トラップ２３０は流路構造を含んでいてもよい。汚染物質トラップ２３０は、ガスバリア、又はガスバリアと流路構造との組み合わせを含んでもよい。本書にさらに示される汚染物質トラップ又は汚染物質バリア２３０は、当技術分野では知られるように、少なくとも流路構造を含むものである。
【0185】
コレクタチャンバ２１１は、いわゆる斜入射コレクタであってもよい放射コレクタＣＯを含んでもよい。放射コレクタＣＯは、上流側放射コレクタ２５１と、下流側放射コレクタ２５２とを有している。コレクタＣＯを横断する放射は、格子スペクトルフィルタ２４０で反射して、一点鎖線「Ｏ」で示される光軸に沿った仮想ソースポイントＩＦで合焦することができる。仮想ソースポイントＩＦは一般に中間焦点と呼ばれ、ソースコレクタモジュールは、中間焦点ＩＦが包囲構造２２０内の開口２２１又はその近傍に位置するように配置されている。仮想ソースポイントＩＦは放射放出プラズマ２１０の像である。
【0186】
次に、放射は照明システムＩＬを横断する。照明システムＩＬは、パターニングデバイスＭＡで放射ビーム２１の所望の角度分布、及びパターニングデバイスＭＡで放射強度の所望の均一性が得られるように配置されたファセットフィールドミラーデバイス２２と、ファセット瞳ミラーデバイス２４とを含んでもよい。支持構造ＭＴによって保持されたパターニングデバイスＭＡでビームが反射すると、パターン形成されたビーム２６が形成され、パターン形成されたビーム２６は反射素子２８、３０を介して、基板テーブルＷＴによって保持された基板Ｗ上に投影システムＰＳによって結像される。
【0187】
照明光学系ユニットＩＬ及び投影システムＰＳには一般に、図示されるよりも多くの要素があってもよい。リソグラフィ装置のタイプに応じて、任意選択として格子スペクトルフィルタ２４０があってもよい。さらに、図示されるよりも多数のミラーがあってもよく、例えば、図２０に示す投影システムＰＳに１個～６個の追加の反射素子があってもよい。
【0188】
図２０に示すように、コレクタ光学系ＣＯは、単にコレクタ（又はコレクタミラー）の例として斜入射リフレクタ２５３、２５４及び２５５を有する入れ子式コレクタとして示されている。斜入射リフレクタ２５３、２５４及び２５５は光軸Ｏを中心として軸対称に配置され、このタイプのコレクタ光学系ＣＯは、ＤＰＰソースと通例呼ばれる放電生成プラズマ源と組み合わせて使用されてもよい。
【0189】
あるいは、ソースコレクタモジュールＳＯは、図２１に示すようにＬＰＰ放射システムの一部であってもよい。レーザーＬＡは、キセノン（Ｘｅ）、スズ（Ｓｎ）、又はリチウム（Ｌｉ）などの燃料にレーザーエネルギーを与えるように配置され、数１０ｅＶの電子温度をもつ高度にイオン化されたプラズマ２１０が生成される。これらのイオンの脱励起及び再結合中に生成されるエネルギー放射はプラズマから発され、近法線入射コレクタ光学系ＣＯによって集光され、包囲構造２２０内の開口２２１に合焦される。
【0190】
米国特許出願公開第2013-0179847号が本書に援用される。
【0191】
本書に開示される概念は、波長より小さいフィーチャを結像する任意の汎用の結像システムをシミュレートし又は数学的にモデル化しうるものであり、ますます微細化する波長を生成することができる台頭しつつある結像技術で特に有用である。すでに普及している新興技術は、ＥＵＶ（極紫外）リソグラフィ、ＡｒＦレーザを用いて１９３ｎｍの波長を生成し、さらにはフッ素レーザを用いて１５７ｎｍの波長を生成することができるＤＵＶリソグラフィを含む。また、ＥＵＶリソグラフィは２０～５ｎｍの範囲内の波長を生成することができ、シンクロトロンを用いて、又は高エネルギーの電子を材料（固体又はプラズマのいずれか）に衝突させることによって、この範囲内のフォトンが生成される。
【0192】
本書に開示される概念は、シリコンウェーハなどの基板上の結像に使用されうるが、開示される概念は、例えばシリコンウェーハ以外の基板上の結像に使用される任意のタイプのリソグラフィ結像システムと共に使用されうることを理解されたい。
【0193】
いくつかの実施の形態は概して、像に関連付けられるメトリックを、基板上のデバイスの製造プロセスのいずれかを改善するために使用する技術を提供する。上述した技術は、リソグラフィ装置を用いて基板上に設計レイアウトの一部を結像する具体的なリソグラフィプロセスを改善する具体的な応用のために説明されている。いくつかの実施の形態は、より一般的には、基板の１つ又は複数の像から決定される像関連メトリックに基づいて基板の製造中に行われる任意のプロセスにおける制御パラメータの決定を改善するための技術を提供する。各像は、典型的には電子ビームに基づくメトロロジ装置である撮像装置の視野（ＦＯＶ）内の基板の一部であってもよい。このような電子ビーム装置（例えばＨＭＩによって製造される）は、典型的には１０μｍ四方のＦＯＶを有する。実施形態の技術によって改善されうるプロセスには、リソグラフィプロセス、スキャンプロセス、プライミングプロセス、レジストコーティングプロセス、ソフトベーキングプロセス、露光後ベーキングプロセス、現像プロセス、ハードベーキングプロセス、測定／検査プロセス、エッチングプロセス、イオン注入プロセス、メタライゼーションプロセス、酸化プロセス、化学機械研磨プロセスのいずれかが含まれる。上記の全ての例において説明した技術は、これらのプロセスについての、像関連メトリックに基づいて改善される制御パラメータを決定するために用いられうる。
【0194】
図２４（ａ）および図２４（ｂ）は、実施の形態に係り、制御パラメータを決定してプロセスを制御するための全体的なプロセスを示す。図２４（ａ）と図２４（ｂ）の両方に、計算メトロロジと制御プロセスがある。この計算プロセスは、基板の１つ又は複数の像を取得することを備え、各像は、基板の一部のＦＯＶである。取得された像は、基板上に製造されるデバイスが備えるフィーチャを備える。像関連メトリックは、フィーチャのコンターなど、フィーチャの性質に基づいて計算される。そして、フィーチャの製造プロセスにおける制御プロセスのための制御パラメータが、像関連メトリックに基づいて決定される。
【0195】
図２４（ａ）においては、像関連メトリックは、１つ又は複数の基板上の複数のフィーチャについて計算される。図２４（ｂ）においては、像関連メトリックは、１つ又は複数の基板の複数の層での複数のフィーチャについて計算される。
【0196】
図２５は、基板上のフィーチャの像を示す。像は、例えば基板上の１０μｍ四方の領域を表すことができる。像における太線は、一つのフィーチャの目標コンターである。フィーチャーの理想的な形状は長方形でありうるが、目標コンターは湾曲しまたは丸みを帯びている。これは、可能な形状のなかで長方形に最も近似し製造可能なものであり、そのため、実際に実現できる最良のコンターである。図２５に示す一つのフィーチャについて、像は、フィーチャの複数の像を積層した像として構築されている。積層した像は、基板の異なる層における同じフィーチャの１つ又は複数の像、基板の同一層上の複数のフィーチャの像、複数の基板上のフィーチャの像、及び／または、基板の同一層の同一フィーチャについて異なる撮像装置によって撮影された複数の像から、それぞれ取得されたものであってもよい。図２５に示すように、ある目標コンターをもつ同一フィーチャの複数の像を積層することにより、確率的変動を測定することができる。しかしながら、実施の形態は、フィーチャのコンターの１つの像のみを目標コンターと比較することも含む。
【0197】
像関連メトリックは、フィーチャのコンターと対応する目標コンターとの差異に基づいて計算することができる。フィーチャのコンターと目標コンターとの差異は、クリティカルディメンション均一性（ＣＤＵ）、ライン幅ラフネス（ＬＷＲ）およびオーバーレイ誤差など、複数の周知の具体的な像関連メトリックにより測定することができる。ただし、好ましい像関連メトリックは、エッジ配置エラー（ＥＰＥ）である。なぜなら、このメトリックは、フィーチャのコンターと目標コンターとの間の差異についての総合的な指標を与えるからである。
【0198】
好ましい実施形態では、各フィーチャのコンターは複数のセグメントに分割され、各セグメントは対応する重みを有する。コンターをセグメントに分割する方法と各セグメントの重みは、画像処理プログラムによって自動的に定義され、または、ユーザーによって手動で定義されてもよい。セグメント化と重み付けは、当該フィーチャの形状、当該フィーチャのセグメントへの他のフィーチャの近接性、他の層のフィーチャに対する当該フィーチャの位置、コンターの公差値、デバイスの正確な製造のためのコンターの正確な位置決めの重要性、像関連メトリックの公差値、および、制御パラメータの変化に対するセグメントまたはセグメントの像関連メトリックの感度を含むさまざまな要因に基づいてもよい。
【0199】
フィーチャのコンターに作用する制御可能なパラメータには、フォーカス、ドーズ、照明瞳形状（例えば楕円率）、収差（例えばコマ、球面、非点）、エッチングレート、および他の制御可能なパラメータが含まれうる。各制御可能なパラメータについて、コンターの各セグメントの感度が決定される。感度は、例えば、制御パラメータに対する既知の応答のシミュレーションまたは測定によって決定されうる。
【0200】
フィーチャの像関連メトリックは、各セグメントの像関連メトリックと各セグメントの重みによって計算される。
【0201】
フィーチャについてより適切な制御パラメータを決定するために、制御パラメータの変化に対するフィーチャのセグメントの感度が、制御パラメータの変化によるフィーチャの像関連メトリックへの影響をシミュレートするために使用されることができる。したがって、制御パラメータは、フィーチャの像関連メトリックを最小化するように決定されることができる。
【0202】
計算され最小化されるフィーチャの像関連メトリックは、好ましくは、フィーチャのＥＰＥである。
【0203】
代替的な実施の形態では、フィーチャの像関連メトリックは、フィーチャがセグメント化されることなく、フィーチャのコンター全体と対応する目標コンターとの比較に基づいて生成される。制御パラメータは、セグメントレベルでの影響を含むことなく、上述と同様の方法で、コンター全体の像関連メトリックを最小化するように決定される。
【0204】
いくつかの実施の形態は、ある像の像関連メトリックを、像の複数のフィーチャの各々に基づいて決定することを含む。像には１０００を超えるフィーチャがあってもよく、像関連メトリックは、これらの一部または全部について計算されてもよい。あるフィーチャの各像関連メトリックは、前述のように、フィーチャのコンターのセグメントの重みに基づいて、またはコンターのセグメント化無しで、計算されうる。視野内の複数のフィーチャの各々に、重みが割り当てられる。各フィーチャの重みは、デバイスの正確な製造のための各フィーチャの重要性、ホットスポットへのフィーチャの近接度など、さまざまな要因に基づきうる。そして、像の像関連メトリックが、各フィーチャの像関連メトリックと各フィーチャの重みとに基づいて生成される。リソ・エッチ・リソ・エッチ（ＬＥＬＥ）など複数回の露光が使用されている場合、２回の露光間のパターンのシフトまたはオーバーレイを計算することができる。そして、制御パラメータの最適化プロセスが、像の像関連メトリックを最小化するように実行される。像の像関連メトリックは、好ましくは、像のＥＰＥである。
【0205】
いくつかの実施の形態は、基板の複数の像の各々に基づいて基板の像関連メトリックを決定することを含む。像は、基板上の複数の場所で取得されてもよい。好ましくは、これらの像は、基板の適切なフィンガープリントを提供する場所で取得される。各像の像関連メトリックは、上述のように計算されることができる。基板の像関連メトリックは、像の像関連メトリックに基づいて決定される。基板の像関連メトリックは、好ましくは、基板のＥＰＥである。
【0206】
基板上のフィーチャの製造プロセス中の制御パラメータの変化および範囲の制約が決定される。例えば、デバイスの製造中には、フォーカスが変化しうる速さと製造速度に起因して、基板上の２つの異なる場所でフォーカスが変化しうる大きさに限界がありうる。いくつかの実施の形態は、制御パラメータの決定された制約を使用して、基板の像関連メトリックが最小化されるように制御パラメータについて最適化プロセスを実行する。
【0207】
有利には、制御パラメータは、基板のＥＰＥなど、基板の像関連メトリックを最小化するように決定される。コンターのセグメントは、各セグメントの適切な重み付けに従って基板のＥＰＥに寄与する。
【0208】
また、いくつかの実施の形態は、複数の基板の像関連メトリックおよび複数の基板間の制御パラメータについての制約に基づいて像関連メトリックを生成して最小化することを含む。各像及び／または基板の像関連メトリックは、例えば、デバイスの正確な製造のためのそれらの重要性に基づいて、重み付けされうる。そして、一枚の基板または複数の基板の像関連メトリックが、重みに基づいて計算されることができる。
【0209】
いくつかの実施の形態は、基板の複数の層にわたってデバイスのフィーチャの制御パラメータを改善するのに特に適している。例えば図２６は、一つの層にあるビアであって隣接層のフィーチャの上に位置すべきものを示す。こうした多層の状況では、像関連メトリックは、フィーチャのオーバーラップ領域に基づいて決定される。したがって、像関連メトリックの最適化プロセスは、フィーチャ間のオーバーラップを最大化するように、すなわち他の層のフィーチャの上のビアの位置決めのために、制御パラメータを決定する。
【0210】
ある実施の形態においては、ＥＰＥは、像関連メトリックとして計算され、パーセンテージで表記される。たとえば、図２７（ａ）から（ｄ）は、フィーチャのコンターと目標コンターの間の異なる関係を示す。図２７（ａ）では、ＥＰＥは、フィーチャのコンターの目標コンターに対するオーバーラップ領域の比率として定義することができ、パーセンテージで表記される。図２７（ｂ）では、フィーチャのコンターが小さすぎるために、ＥＰＥは大きい。図２７（ｃ）では、フィーチャのコンターが大きすぎるために、ＥＰＥは大きすぎる。図２７（ｄ）では、ＥＰＥは、目標コンターに対してシフトされているフィーチャのコンターに影響される。図２７（ａ）から（ｄ）に示されるフィーチャのコンターと目標コンターの間の異なる関係は、制御パラメータによって制御され変更されることができる。上述のように像／ＦＯＶ内のすべてのフィーチャに基づいてＥＰＥを計算し最適化することにより、より適切な制御パラメータが決定される。
【0211】
いくつかの実施の形態は、ドーズプロファイルを改善するために像関連メトリックを使用することを含む。ドーズプロファイルが、具体的な単一の誤差測定であるグローバルクリティカルディメンション均一性（ＧＣＤＵ）に基づいて制御されることは知られている。しかし、このグローバルなパラメータに基づいて制御パラメータを決定すると、ローカルな影響がフォーカスおよびドーズに基づくにもかかわらず、制御パラメータがローカルな影響に基づいて決定されないので、ＥＰＥエラーが悪化することが示される。
【0212】
ある実施の形態によれば、ドーズプロファイルは、ローカルな像関連メトリックに、またはローカルな像関連メトリックおよびグローバルな像関連メトリックの両方に基づいて像関連メトリックに基づいて決定される。例えば、いくつかの実施の形態は、以下のいずれかに基づいて計算されたＥＰＥを最小化する制御パラメータを決定することによって最適化されるドーズプロファイルを含む。
－ ＧＣＤＵと、ライン幅ラフネス（ＬＷＲ）及び／または局所クリティカルディメンション均一性（ＬＣＤＵ）の両方の関数。
－ クリティカルすなわち重要なフィーチャのためのＬＷＲ及び／またはＬＣＤＵの関数。
－ リソグラフィおよび非リソグラフィのＣＤの外乱源についてのクリティカルディメンション（ＣＤ）の大きさ。
－ ＧＣＤＵと、ライン幅ラフネス（ＬＷＲ）及び／または局所クリティカルディメンション均一性（ＬＣＤＵ）の両方の関数。
－ クリティカルすなわち重要なフィーチャのためのＬＷＲ及び／またはＬＣＤＵの関数。
－ リソグラフィおよび非リソグラフィのＣＤの外乱源についてのクリティカルディメンション（ＣＤ）の大きさ。
【0213】
ある実施の形態は、ＥＰＥを像関連メトリックとして使用する。ＥＰＥは、次の単純化された近似式（経験的研究に基づく）を使用して計算されることができる。
【0214】
ＥＰＥ≒１．５＊ＧＤＣＵ＋４．２＊ＬＣＤＵ
【0215】
したがって、ＥＰＥはグローバルパラメータＧＣＤＵとローカルパラメータＬＣＤＵの両方に基づく。いくつかの実施の形態では、具体的な用途に適しうる他の係数が上記式で使用されてもよい。グローバルな像関連メトリックのみに基づく既知の手法の代わりに実施の形態に係る手法を用いることによって、ＥＰＥが大幅に低減されうる。
【0216】
また、いくつかの実施の形態は、ＥＰＥを最小化するために、スキャナによるドーズプロファイルとエッチング装置用のエッチング処理レシピとの組み合わせを決定するように上記の手法を使用することを含む。
【0217】
また、いくつかの実施の形態は、２つ以上の制御パラメータの値を共決定することを含む。制御パラメータを共決定することにより、それら制御パラメータの複合した効果、および制御パラメータの効果の相互依存性を、歩留まりを向上させまたは他の任意の目標について最適化するための制御パラメータの決定を有利に改善するように使用することができる。
【0218】
とくに、いくつかの実施の形態は、適用されるフォーカスおよびドーズの値を共決定することを含む。フォーカスとドーズが共決定される場合、適用されるフォーカスおよびドーズによって補正されうる偏差の範囲が増加される。たとえば、偏差を補正するために必要なフォーカスが適用可能なフォーカス範囲の範囲外であるかもしれない。しかし、この偏差は、フォーカスとともに、適用されるドーズを追加的に調整することによる複合効果によって補正可能となりうる。これは、大きなフォーカス変更が必要とされうる基板のエッジでの像関連メトリックを改善する上で特に有利である。
【0219】
加えて、適用すべきドーズの決定値は適用すべきフォーカスの決定値に依存しうるとともに、適用すべきフォーカスの決定値は適用すべきドーズの値に依存しうる。有利には、基板の特定の部分でのＣＤなどの像関連メトリックを最小化するために独立に決定された最適なフォーカスおよびドーズを適用するのではなく、独立して決定されたフォーカス値とは異なるフォーカス値が適用され、適用されるドーズは像関連メトリックが適切になるように調整される。これの効果は、基板の任意の特定の部分で適用することができるフォーカスおよびドーズの範囲が増加することである。
【0220】
適用されるフォーカスと適用されるドーズの両方についての像メトリックＣＤの依存性は、次式により近似することができる。
ＣＤ＝ａ＊ドーズ＋ｂ＊フォーカス２
ＣＤ＝ａ＊ドーズ＋ｂ＊フォーカス２
【0221】
したがって、所望のＣＤが達成されている状態で、フォーカスの変化をドーズの変化によって補償することができ、その逆もまた同様である。上記式のパラメータは、経験的に、または他の手法によって決定されうる。さらに、ドーズおよびフォーカスの相互依存性および複合効果をモデル化するために既知の技術が使用されてもよい。
【0222】
基板上のフィーチャの製造プロセス中には、適用されるフォーカスが変化しうる速度、適用されるフォーカスが変化しうる範囲、適用されるドーズが変化しうる速度、および適用されるドーズが変化しうる範囲に制約がある。これらの制約は、基板の各部分にフォーカスまたはドーズのいずれかの個別に最適な値を適用することが常に可能ではないという結果をもたらす。しかし、上述したように、本実施形態は、基板の任意の特定の部分に適用されうる適切なフォーカスおよびドーズの範囲を有利に増加させ、これは上記の制約の影響を低下させる。したがって、フォーカスおよびドーズプロファイルを共決定することによって、適用されるフォーカスが適用されるドーズから独立して決定される場合よりも全体的な歩留まりを増加させることができる。
【0223】
また、いくつかの実施の形態は、２つ以上の制御パラメータの共決定を含む。たとえば、フォーカスを変化させる影響で、コントラストが適切でない値へと変更されうる。特に、低コントラスト用途では、許容できるコントラストの減少が小さいかもしれない。したがって、フォーカス、ドーズ及びコントラストのすべてが、好ましくは、共決定される。加えて、フォーカスおよびドーズは、オーバーレイ制御及び／またはコントラストと共に決定されてもよい。
【0224】
実施の形態は、フォーカスおよびドーズの共決定に限定されない。いくつかの実施の形態は、任意の制御パラメータの共決定を含む。制御パラメータの複合および相互依存効果は、既知の手法を使用してモデル化され、任意のメトリックに従って制御パラメータを最適化するために使用されうる。特に、実施の形態は、ＣＤを最適化するために共決定される制御パラメータに限定されない。制御パラメータは、ＥＰＥ、歩留まり、及び／または、ＧＣＤＵとＬＣＤＵなどのローカルおよびグローバルなメトリックの組み合わせなど、任意のメトリックを最適化するために共決定されることができる。
【0225】
本実施形態は、基板全体にわたるＬＤＣＵ変動を低減する上で特に有利である。ＬＣＤＵの変動が大きい基板の領域が欠陥を含み歩留まりを低下させる可能性が高いので、基板全体にＬＣＤＵの変動はほとんどないか、または全く存在しないことが好ましい。
【0226】
ＬＣＤＵは、フォーカスやドーズなどの結像メトリックに基づく。いくつかの実施の形態によれば、適用されるフォーカスおよびドーズは、ＬＣＤＵに対するそれらの影響に基づいて決定され、それにより、フォーカスおよびドーズが基板上のフィーチャの製造プロセス中に調整され、基板全体にわたる全ＣＤＵ予算へのＬＣＤＵの寄与を最小化することができる。
【0227】
特に、あるフィーチャのＬＣＤＵは、そのフィーチャのドーズ感度と相関している。この相関は、既知のシミュレーション及び／または実際の測定技術によってモデル化できるため、ドーズ、フォーカス、ＭＳＤなどのスキャナパラメータがドーズ感度に与える影響を決定することができる。したがって、ドーズやフォーカスなどのスキャナパラメータは、ＬＣＤＵへの影響に基づいてＬＣＤＵを低減するよう決定されうる。好ましくは、フォーカスおよびドーズは、ＧＣＤＵおよびＬＣＤＵの両方に基づいて決定される。また、いくつかの実施の形態は、局所ＥＰＥに、またはグローバルＥＰＥおよび局所ＥＰＥの両方に基づいて決定されるフォーカスおよびドーズを含む。
【0228】
特定の位置でのオーバーレイ測定など単一の具体的な種類のメトリックについての基板全体でまばらに分布した測定値に基づいて制御パラメータを決定することが知られている。いくつかの実施の形態は、このような既知の技術を、像から決定される像関連メトリックを用いてすべての制御可能なパラメータの最適化プロセスを実行するために改良することを含む。
【0229】
図２８に示すように、基板上のパターン形成された領域の１つ又は複数の像が取得される。これらの像は、走査型電子顕微鏡（ＳＥＭ）によって、及び／または例えばＨＭＩによって製造された電子ビーム装置によって、取得されたものでありうる。そのような複数の像を使用して、プロセスパラメータについて基板にわたりフィンガープリントを取得することができる。
【0230】
取得された各像は、像関連メトリックを取得するために分解されることができる。制御パラメータの変化による像関連メトリックの依存性は、シミュレーションまたは計測によって決定されることができる。そして、像関連メトリックを最小化するための制御パラメータを決定する最適化プロセスを実行することができる。その結果、像関連メトリックは、スキャナやエッチングツールなどの半導体デバイスの製造におけるプロセスの制御に使用される。
【0231】
像関連メトリックは、像におけるブロックパターンのサイズ、像におけるブロックパターンのサイズの差異、像における格子のピッチの差異、格子層に対するブロック層の全体的シフト、および２つのＬＥＬＥ層間のシフトのうち１つ又は複数を含む。
【0232】
好ましくは、像関連メトリックは、基板の同じ層の複数の異なる部分の像の各々から決定される。これにより、像から取得されるフィンガープリントおよび潜在的な制御フィンガープリントが許容される（オーバーレイ・フィンガープリント、ドーズ・フィンガープリントなど）。
【0233】
好ましくは、複数の像は、基板の同じ部分のものであり、複数の像は、基板の層の異なる製造プロセス中に取得される。
【0234】
例えば、２回のスキャン動作が行われる場合、デルタ像、すなわち２つの像間の差異が取得され、ＥＰＥが決定されてもよい。これら動作は、ＥＰＥを改善するように制御されることができる。
【0235】
スキャン動作以外の２つの動作が行われる場合、デルタ像は、プロセスについての装置の整合の欠落によって生じる近接効果を制御するために使用されることができる。例えば、エッチング装置は、個々のエッチング装置ごとに異なるマイクロローディングなどの近接効果を誘起することが知られている。
【0236】
像関連メトリックが決定されるために、像は、複数のプロセスパラメータに分解されてもよい。この方法は、以下を含みうる。
－ 測定した像を参照像にマッピングすること。スケーリング、スキュー、回転、シフト、ディストーションなどのマッピング特性をパラメータ化することができる。リソグラフィプロセス、エッチングプロセスなど、プロセスの制御パラメータは、パラメータ化されたマッピングの性質に基づいて決定されることができる。
－ 像を横切るカットラインなどの像関連メトリックから導出されるパラメータを平均化すること。
－ 測定した像を参照像にマッピングすること。スケーリング、スキュー、回転、シフト、ディストーションなどのマッピング特性をパラメータ化することができる。リソグラフィプロセス、エッチングプロセスなど、プロセスの制御パラメータは、パラメータ化されたマッピングの性質に基づいて決定されることができる。
－ 像を横切るカットラインなどの像関連メトリックから導出されるパラメータを平均化すること。
【0237】
したがって、いくつかの実施の形態は、望まれる像関連メトリックを達成する制御パラメータの最適化を可能にする。最適化は、特定のエッジ配置の誤差を最小化するなど、特定の像特性を指向しうる。有利には、いくつかの実施の形態は、パターンの忠実度を高め、すなわちオーバーレイおよびＣＤ制御を改善することを可能にする。
【0238】
像比較の追加の利点としては、像データの一貫性を検証するために使用することができ、（像）ノイズを低減して処理のアーティファクトを決定するために使用できることである。述べたように、ＨＭＩは基板の部分の像を取得するための電子ビームに基づく撮像装置を製造している。像は複数のＨＭＩツールによって撮影され、異なるＨＭＩツールからの像の比較を使用して、決定されたプロセスパラメータの一貫性を検証することができる。
【0239】
また、いくつかの実施の形態は、基板上のパターン形成された領域について取得される１つ又は複数の像におけるフィーチャの構造の像関連メトリックを生成して表すために必要なデータ処理の量を低減するための技術を適用することを含む。
【0240】
像におけるフィーチャが備える実際の構造の分析は、１つ又は複数の像関連メトリックを決定するために、実際の構造と参照構造を比較することを含む。しかし、このような個々の構造の分析を完全に詳細に（すなわちピクセル単位で）実行する場合、大量のデータを処理しなければならず、したがって遅い。
【0241】
いくつかの実施の形態は、好ましくは、実際の構造と参照構造との差異についてのモデルを生成することによって、基板上のパターン形成された領域について取得される１つ又は複数の像を分析するために必要なデータ処理量を削減する。像における個々の構造が検出され、それらのコンター形状が既知の手法に従って抽出される。そして各コンター形状は参照コンター形状と比較される（すなわちフィッティングされる）。
【0242】
参照コンター形状は、理想的な意図されたコンター形状が、実現されうるコンター形状及び／または他の１つ又は複数の実際のコンター形状と厳密に一致するように、偏差の有無にかかわらず、当該理想的な意図されたコンター形状であってもよい。特に、複数の層における同じ構造の実際のコンター形状を比較することにより、オーバーレイ誤差の測定値が得られる。
【0243】
Ｎ個のパラメータを持つモデルが各比較の結果を表すように生成される。たとえば、モデルは、比較されたコンター形状間の平行移動、倍率、および回転を記述するパラメータを備えてもよい。平行移動は、ライン配置エラーに対応する。倍率は、局所的なＣＤの差異に対応する。回転は、制御パラメータに関係づけられていないが、２つのコンター間の決定可能な差異である。したがって、６つのパラメータをもつモデルは、平行移動、倍率、回転のそれぞれについてＸおよびＹパラメータを有してもよい。実施の形態に係るモデルは、追加的に、または代替的に、コンター形状および他のパラメータの比較についての他の種類の尺度を含みうる。
【0244】
好ましくは、像からコンター形状を抽出し、抽出したコンター形状を参照コンター形状と比較する操作は、同じ操作で一緒に行われる。これにより、計算効率が向上する。
【0245】
また、参照コンター形状は、好ましくは、コンター形状検出プロセスにおいて使用されてもよい。たとえば、コンター検出アルゴリズムは、１つのコンターを２つのコンターとして誤って検出することがある。参照コンター形状を使用して、このエラーを検出し、それによってコンター形状検出を改善することができる。
【0246】
また、必要なデータ処理量は、像全体にわたってモデルパラメータをさらにモデル化することによって、または複数の像にわたって１つ又は複数の一般的なモデルを生成することによってさらに削減され得る。有利には、このような一般的なモデルはそれぞれ、像における個々の構造に基づいて生成される。
【0247】
コンター形状の比較を表すモデルの生成は、像関連メトリックを計算する非常に効率的な方法である。本実施の形態に係る比較を表すために必要なデータ量は、構造間でピクセル単位の比較が行われた場合に必要とされるものよりも約１０００倍少ないデータ量でありうる。したがって、取得するために必要なデータ処理量、および像関連メトリックを表すために必要なデータ量は、大幅に削減される。
【0248】
モデルパラメータは、さまざまな方法で使用できる。たとえば、隣接する構造のモデルパラメータを使用して、構造の相対的な配置と相互作用を決定することができる。
【0249】
モデルパラメータは、像関連メトリックである。いくつかの実施の形態は、モデルパラメータに基づいて制御パラメータを調整するためのフィードバック信号を生成することを含む。例えば、フィードバック信号は、複数のモデルパラメータの平均、または重み付けされた結合に基づいて生成されうる。これに加えてまたはこれに代えて、モデルパラメータに基づいて制御パラメータを調整するために、モデルパラメータは、他のプロセスを改善するために使用されることができる。たとえば、モデルパラメータは、結像プロセスを較正するために使用されてもよい。
【0250】
図２９は、ある実施の形態に係るプロセスのフローチャートである。
【0251】
ステップ２９０１では、プロセスが始まる。
【0252】
ステップ２９０３では、基板にデバイスを製造するプロセスであってリソグラフィ装置を使用して基板に設計レイアウトの一部を結像するリソグラフィプロセスとデバイスの製造プロセスの１つ又は複数の更なるプロセスとを備える製造プロセスにおいて、基板の少なくとも一部の像が取得される。この像は、基板に製造されるデバイスが備える少なくとも１つのフィーチャを備える。
【0253】
ステップ２９０５では、１つ又は複数の像関連メトリックが、少なくとも１つのフィーチャを備える像から決定されるコンターに基づいて計算される。
【0254】
ステップ２９０７では、リソグラフィ装置及び／またはデバイスの製造プロセスの上記１つ又は複数の更なるプロセスの１つ又は複数の制御パラメータが、１つ又は複数の像関連メトリックに基づいて決定される。
【0255】
ステップ２９０９では、プロセスが終わる。
【0256】
本発明の更なる実施の形態は、以下の番号付けられた実施の形態のリストに開示される。
１．基板へのデバイスの製造プロセスにおける方法であって、前記製造プロセスは、リソグラフィ装置を使用して基板に設計レイアウトの一部を結像するリソグラフィプロセスと前記デバイスの前記製造プロセスの１つ又は複数の更なるプロセスとを備えており、前記方法は、前記基板の少なくとも一部の像であって前記基板に製造される前記デバイスが備える少なくとも１つのフィーチャを備える像を取得することと、前記少なくとも１つのフィーチャを備える前記像から決定されるコンターに基づいて１つ又は複数の像関連メトリックを計算することと、前記リソグラフィプロセス及び／または前記デバイスの前記製造プロセスの前記１つ又は複数の更なるプロセスの１つ又は複数の制御パラメータを前記１つ又は複数の像関連メトリックに基づいて決定することと、を備える方法。
２．前記方法は、決定された１つ又は複数の制御パラメータに基づいて、前記デバイスの前記製造プロセスにおいて前記リソグラフィ装置および前記１つ又は複数の更なるプロセスのうち少なくとも１つを制御することをさらに備える、実施形態１に記載の方法。
３．前記デバイスの前記製造プロセスにおける前記更なるプロセスは、リソグラフィプロセス、プライミングプロセス、レジストコーティングプロセス、ソフトベーキングプロセス、露光後ベーキングプロセス、現像プロセス、ハードベーキングプロセス、測定・検査プロセス、エッチングプロセス、イオン注入プロセス、メタライゼーションプロセス、酸化プロセス、および化学機械研磨プロセスのうち１つ又は複数を含む、実施形態１または２に記載の方法。
４．前記像関連メトリックは、前記フィーチャのエッジ配置誤差（ＥＰＥ）である、上記実施形態のいずれかに記載の方法。
５．前記像関連メトリックは、前記コンターと目標コンターの比較に基づいて計算される、上記実施形態のいずれかに記載の方法。
６．前記像関連メトリックは、前記フィーチャの複数の像に基づいて生成される、上記実施形態のいずれかに記載の方法。
７．前記フィーチャの前記複数の像は、前記基板の複数の層それぞれにある、実施形態６に記載の方法。
８．前記方法は、
前記フィーチャの前記コンターの複数のセグメントを決定することと、
前記複数のセグメントの各々について重みを決定することと、
前記セグメントの各々について、当該セグメントの像関連メトリックを計算することと、
前記セグメントの各々の重みおよび像関連メトリックに基づいて前記フィーチャの像関連メトリックを計算することと、をさらに備える、上記実施形態のいずれかに記載の方法。
９．各セグメントの重みは、当該セグメントの像関連メトリックの公差値に基づく、実施形態８に記載の方法。
１０．前記１つ又は複数の制御パラメータは、前記セグメントの各々の感度に基づいて決定される、実施形態８または９に記載の方法。
１１．前記１つ又は複数の制御パラメータは、前記フィーチャのＥＰＥを最小化するように決定される、実施形態４またはこれを引用するいずれかの実施形態に記載の方法。
１２．前記方法は、前記像における複数のフィーチャの各々について像関連メトリックを生成することを備え、フィーチャの像関連メトリックの各々が実施形態８またはこれを引用するいずれかの請求項に記載の方法を実行することによって生成される、実施形態８またはこれを引用するいずれかの実施形態に記載の方法。
１３．前記像における前記複数のフィーチャの各々について重みを決定することと、
各フィーチャの像関連メトリックおよび各フィーチャの重みに基づいて前記像の像関連メトリックを計算することと、をさらに備える、実施形態１２に記載の方法。
１４．前記像の前記像関連メトリックは、前記像のＥＰＥであり、前記１つ又は複数の制御パラメータは、前記像のＥＰＥを最小化するように決定される、実施形態１３に記載の方法。
１５．前記基板の同じ層の異なる複数の部分について像を取得することと、
実施形態１３または１４の方法に従って各像の像関連メトリックを計算することと、をさらに備え、
前記１つ又は複数の制御パラメータは、各像の像関連メトリックに基づいて決定される、実施形態１３または１４に記載の方法。
１６．各像は、１０μｍ四方の視野である、上記実施形態のいずれかに記載の方法。
１７．前記基板の層の１つ又は複数の像における複数のフィーチャの各々の像関連メトリックを計算することをさらに備え、
前記１つ又は複数の制御パラメータは、前記複数の像関連メトリックの各々に基づいて決定される、上記実施形態のいずれかに記載の方法。
１８．前記１つ又は複数の制御パラメータは、前記デバイスの製造プロセスに適用されるドーズプロファイルを定める、実施形態１７に記載の方法。
１９．前記方法は、グローバルな像関連メトリックを計算することをさらに備え、
前記１つ又は複数の制御パラメータは、前記グローバルな像関連メトリックに基づいて追加的に決定される、実施形態１７または１８に記載の方法。
２０．前記方法は、ＥＰＥを計算することをさらに備え、前記１つ又は複数の制御パラメータは、ＥＰＥを最小化するように決定される、実施形態１７から１９のいずれかに記載の方法。
２１．ＥＰＥは、グローバルなクリティカルディメンションの均一性、ライン幅ラフネス、局所的なクリティカルディメンションの均一性、およびクリティカルディメンションの大きさのうち１つ又は複数に基づいて決定される、実施形態２０に記載の方法。
２２．ＥＰＥは、グローバルなクリティカルディメンションの均一性と局所的なクリティカルディメンションの均一性の重み付け結合として計算される、実施形態２０に記載の方法。
２３．複数の制御パラメータが決定され、前記制御パラメータの少なくとも２つが共決定される、上記実施形態のいずれかに記載の方法。
２４．前記制御パラメータの少なくとも２つの共決定は、一つの制御パラメータの適用される値を、他の一つの制御パラメータの適用される値に基づいて決定することを備える、実施形態２３に記載の方法。
２５．前記制御パラメータの少なくとも２つの共決定は、
前記少なくとも２つの制御パラメータの複合効果、及び／または、
前記少なくとも２つの制御パラメータの相互依存、
に基づく、実施形態２３または２４に記載の方法。
２６．共決定される制御パラメータは、フォーカスとドーズである、実施形態２３から２５のいずれかに記載の方法。
２７．共決定される制御パラメータは、オーバレイ及び／またはコントラストをさらに含む、実施形態２６に記載の方法。
２８．共決定される制御パラメータは、空間的に小さいスケールでのＣＤ変動に基づいて、または、空間的に小さいスケールでのＣＤ変動と空間的に大きいスケールでのＣＤ変動の両方に基づいて決定される、実施形態２３から２７のいずれかに記載の方法。
２９．共決定される制御パラメータは、グローバルなＥＰＥ、局所的なＥＰＥ、ＣＤ、ＣＤＵ、空間的に小さいスケールでのＣＤ変動、および空間的に大きいスケールでのＣＤ変動のうち１つ又は複数に基づいて決定される、実施形態２３から２７のいずれかに記載の方法。
３０．前記方法は、
基板の複数の像を取得することと、
各像における複数のフィーチャの像関連メトリックを決定することと、を備える、上記実施形態のいずれかに記載の方法。
３１．前記１つ又は複数の制御パラメータは、各像の像関連メトリックに基づいて、および、決定された像関連メトリックの、１つ又は複数の制御パラメータの変化による依存性から決定される、実施形態３０に記載の方法。
３２．前記像関連メトリックは、前記複数の像におけるブロックパターンのサイズ、前記複数の像におけるブロックパターンのサイズの差異、前記複数の像における格子のピッチの差異、格子層に対するブロック層の全体的シフト、および２つのＬＥＬＥ層間のシフトのうち１つ又は複数を含む、実施形態３０または３１に記載の方法。
３３．前記複数の像は、前記基板の同じ層の異なる複数の部分のものである、実施形態３０から３２のいずれかに記載の方法。
３４．前記複数の像は、前記基板の同じ部分のものであり、
前記複数の像は、前記基板の層の異なる複数の製造プロセスで取得される、実施形態３０から３３のいずれかに記載の方法。
３５．前記複数の像の差異に基づいて近接効果を制御することをさらに備える、実施形態３４に記載の方法。
３６．前記像関連メトリックは、測定された像を参照像にマッピングすることによって、及び／または、像を横切るラインから導出されるパラメータを平均化することによって取得される、実施形態３０から３５のいずれかに記載の方法。
３７．前記像関連メトリックを取得することは、
前記像における前記フィーチャが備える構造のコンター形状を決定することと、
決定されたコンター形状を１つ又は複数の参照コンター形状と比較することと、
比較結果のモデルを生成することと、を備える、上記実施形態のいずれかに記載の方法。
３８．前記参照コンター形状は、意図されるコンター形状または実際のコンター形状である、実施形態３７に記載の方法。
３９．前記参照コンター形状は、前記構造の他の像における同じ構造の実際のコンター形状である、実施形態３７または３８に記載の方法。
４０．前記モデルは、前記決定されたコンター形状と前記１つ又は複数の参照コンター形状との間の平行移動、倍率、および回転の差異のうち１つ又は複数を示すパラメータを備える、実施形態３７から３９のいずれかに記載の方法。
４１．複数の像関連メトリックがそれぞれ、１つ又は複数の像におけるフィーチャが備える複数の構造の各々について取得され、
像関連メトリックの各々について、前記決定されたコンター形状と前記１つ又は複数の参照コンター形状との間の比較結果についてモデルが生成される、実施形態３７から４０のいずれかに記載の方法。
４２．複数の前記モデルを、１つ又は複数の一般的なモデルを生成するよう使用することをさらに備える、実施形態４１に記載の方法。
４３．１つ又は複数の像関連メトリックが、複数の前記モデルに基づいて生成される、実施形態４１または４２に記載の方法。
４４．実行されるとき実施形態１から４３のいずれかに記載の方法に従って基板上のデバイスの製造プロセスを制御する命令を備える非一時的コンピュータ可読媒体。
４５．基板にデバイスを製造するためのシステムであって、実施形態１から４３のいずれかに記載の方法を実行するように構成されているシステム。
１．基板へのデバイスの製造プロセスにおける方法であって、前記製造プロセスは、リソグラフィ装置を使用して基板に設計レイアウトの一部を結像するリソグラフィプロセスと前記デバイスの前記製造プロセスの１つ又は複数の更なるプロセスとを備えており、前記方法は、前記基板の少なくとも一部の像であって前記基板に製造される前記デバイスが備える少なくとも１つのフィーチャを備える像を取得することと、前記少なくとも１つのフィーチャを備える前記像から決定されるコンターに基づいて１つ又は複数の像関連メトリックを計算することと、前記リソグラフィプロセス及び／または前記デバイスの前記製造プロセスの前記１つ又は複数の更なるプロセスの１つ又は複数の制御パラメータを前記１つ又は複数の像関連メトリックに基づいて決定することと、を備える方法。
２．前記方法は、決定された１つ又は複数の制御パラメータに基づいて、前記デバイスの前記製造プロセスにおいて前記リソグラフィ装置および前記１つ又は複数の更なるプロセスのうち少なくとも１つを制御することをさらに備える、実施形態１に記載の方法。
３．前記デバイスの前記製造プロセスにおける前記更なるプロセスは、リソグラフィプロセス、プライミングプロセス、レジストコーティングプロセス、ソフトベーキングプロセス、露光後ベーキングプロセス、現像プロセス、ハードベーキングプロセス、測定・検査プロセス、エッチングプロセス、イオン注入プロセス、メタライゼーションプロセス、酸化プロセス、および化学機械研磨プロセスのうち１つ又は複数を含む、実施形態１または２に記載の方法。
４．前記像関連メトリックは、前記フィーチャのエッジ配置誤差（ＥＰＥ）である、上記実施形態のいずれかに記載の方法。
５．前記像関連メトリックは、前記コンターと目標コンターの比較に基づいて計算される、上記実施形態のいずれかに記載の方法。
６．前記像関連メトリックは、前記フィーチャの複数の像に基づいて生成される、上記実施形態のいずれかに記載の方法。
７．前記フィーチャの前記複数の像は、前記基板の複数の層それぞれにある、実施形態６に記載の方法。
８．前記方法は、
前記フィーチャの前記コンターの複数のセグメントを決定することと、
前記複数のセグメントの各々について重みを決定することと、
前記セグメントの各々について、当該セグメントの像関連メトリックを計算することと、
前記セグメントの各々の重みおよび像関連メトリックに基づいて前記フィーチャの像関連メトリックを計算することと、をさらに備える、上記実施形態のいずれかに記載の方法。
９．各セグメントの重みは、当該セグメントの像関連メトリックの公差値に基づく、実施形態８に記載の方法。
１０．前記１つ又は複数の制御パラメータは、前記セグメントの各々の感度に基づいて決定される、実施形態８または９に記載の方法。
１１．前記１つ又は複数の制御パラメータは、前記フィーチャのＥＰＥを最小化するように決定される、実施形態４またはこれを引用するいずれかの実施形態に記載の方法。
１２．前記方法は、前記像における複数のフィーチャの各々について像関連メトリックを生成することを備え、フィーチャの像関連メトリックの各々が実施形態８またはこれを引用するいずれかの請求項に記載の方法を実行することによって生成される、実施形態８またはこれを引用するいずれかの実施形態に記載の方法。
１３．前記像における前記複数のフィーチャの各々について重みを決定することと、
各フィーチャの像関連メトリックおよび各フィーチャの重みに基づいて前記像の像関連メトリックを計算することと、をさらに備える、実施形態１２に記載の方法。
１４．前記像の前記像関連メトリックは、前記像のＥＰＥであり、前記１つ又は複数の制御パラメータは、前記像のＥＰＥを最小化するように決定される、実施形態１３に記載の方法。
１５．前記基板の同じ層の異なる複数の部分について像を取得することと、
実施形態１３または１４の方法に従って各像の像関連メトリックを計算することと、をさらに備え、
前記１つ又は複数の制御パラメータは、各像の像関連メトリックに基づいて決定される、実施形態１３または１４に記載の方法。
１６．各像は、１０μｍ四方の視野である、上記実施形態のいずれかに記載の方法。
１７．前記基板の層の１つ又は複数の像における複数のフィーチャの各々の像関連メトリックを計算することをさらに備え、
前記１つ又は複数の制御パラメータは、前記複数の像関連メトリックの各々に基づいて決定される、上記実施形態のいずれかに記載の方法。
１８．前記１つ又は複数の制御パラメータは、前記デバイスの製造プロセスに適用されるドーズプロファイルを定める、実施形態１７に記載の方法。
１９．前記方法は、グローバルな像関連メトリックを計算することをさらに備え、
前記１つ又は複数の制御パラメータは、前記グローバルな像関連メトリックに基づいて追加的に決定される、実施形態１７または１８に記載の方法。
２０．前記方法は、ＥＰＥを計算することをさらに備え、前記１つ又は複数の制御パラメータは、ＥＰＥを最小化するように決定される、実施形態１７から１９のいずれかに記載の方法。
２１．ＥＰＥは、グローバルなクリティカルディメンションの均一性、ライン幅ラフネス、局所的なクリティカルディメンションの均一性、およびクリティカルディメンションの大きさのうち１つ又は複数に基づいて決定される、実施形態２０に記載の方法。
２２．ＥＰＥは、グローバルなクリティカルディメンションの均一性と局所的なクリティカルディメンションの均一性の重み付け結合として計算される、実施形態２０に記載の方法。
２３．複数の制御パラメータが決定され、前記制御パラメータの少なくとも２つが共決定される、上記実施形態のいずれかに記載の方法。
２４．前記制御パラメータの少なくとも２つの共決定は、一つの制御パラメータの適用される値を、他の一つの制御パラメータの適用される値に基づいて決定することを備える、実施形態２３に記載の方法。
２５．前記制御パラメータの少なくとも２つの共決定は、
前記少なくとも２つの制御パラメータの複合効果、及び／または、
前記少なくとも２つの制御パラメータの相互依存、
に基づく、実施形態２３または２４に記載の方法。
２６．共決定される制御パラメータは、フォーカスとドーズである、実施形態２３から２５のいずれかに記載の方法。
２７．共決定される制御パラメータは、オーバレイ及び／またはコントラストをさらに含む、実施形態２６に記載の方法。
２８．共決定される制御パラメータは、空間的に小さいスケールでのＣＤ変動に基づいて、または、空間的に小さいスケールでのＣＤ変動と空間的に大きいスケールでのＣＤ変動の両方に基づいて決定される、実施形態２３から２７のいずれかに記載の方法。
２９．共決定される制御パラメータは、グローバルなＥＰＥ、局所的なＥＰＥ、ＣＤ、ＣＤＵ、空間的に小さいスケールでのＣＤ変動、および空間的に大きいスケールでのＣＤ変動のうち１つ又は複数に基づいて決定される、実施形態２３から２７のいずれかに記載の方法。
３０．前記方法は、
基板の複数の像を取得することと、
各像における複数のフィーチャの像関連メトリックを決定することと、を備える、上記実施形態のいずれかに記載の方法。
３１．前記１つ又は複数の制御パラメータは、各像の像関連メトリックに基づいて、および、決定された像関連メトリックの、１つ又は複数の制御パラメータの変化による依存性から決定される、実施形態３０に記載の方法。
３２．前記像関連メトリックは、前記複数の像におけるブロックパターンのサイズ、前記複数の像におけるブロックパターンのサイズの差異、前記複数の像における格子のピッチの差異、格子層に対するブロック層の全体的シフト、および２つのＬＥＬＥ層間のシフトのうち１つ又は複数を含む、実施形態３０または３１に記載の方法。
３３．前記複数の像は、前記基板の同じ層の異なる複数の部分のものである、実施形態３０から３２のいずれかに記載の方法。
３４．前記複数の像は、前記基板の同じ部分のものであり、
前記複数の像は、前記基板の層の異なる複数の製造プロセスで取得される、実施形態３０から３３のいずれかに記載の方法。
３５．前記複数の像の差異に基づいて近接効果を制御することをさらに備える、実施形態３４に記載の方法。
３６．前記像関連メトリックは、測定された像を参照像にマッピングすることによって、及び／または、像を横切るラインから導出されるパラメータを平均化することによって取得される、実施形態３０から３５のいずれかに記載の方法。
３７．前記像関連メトリックを取得することは、
前記像における前記フィーチャが備える構造のコンター形状を決定することと、
決定されたコンター形状を１つ又は複数の参照コンター形状と比較することと、
比較結果のモデルを生成することと、を備える、上記実施形態のいずれかに記載の方法。
３８．前記参照コンター形状は、意図されるコンター形状または実際のコンター形状である、実施形態３７に記載の方法。
３９．前記参照コンター形状は、前記構造の他の像における同じ構造の実際のコンター形状である、実施形態３７または３８に記載の方法。
４０．前記モデルは、前記決定されたコンター形状と前記１つ又は複数の参照コンター形状との間の平行移動、倍率、および回転の差異のうち１つ又は複数を示すパラメータを備える、実施形態３７から３９のいずれかに記載の方法。
４１．複数の像関連メトリックがそれぞれ、１つ又は複数の像におけるフィーチャが備える複数の構造の各々について取得され、
像関連メトリックの各々について、前記決定されたコンター形状と前記１つ又は複数の参照コンター形状との間の比較結果についてモデルが生成される、実施形態３７から４０のいずれかに記載の方法。
４２．複数の前記モデルを、１つ又は複数の一般的なモデルを生成するよう使用することをさらに備える、実施形態４１に記載の方法。
４３．１つ又は複数の像関連メトリックが、複数の前記モデルに基づいて生成される、実施形態４１または４２に記載の方法。
４４．実行されるとき実施形態１から４３のいずれかに記載の方法に従って基板上のデバイスの製造プロセスを制御する命令を備える非一時的コンピュータ可読媒体。
４５．基板にデバイスを製造するためのシステムであって、実施形態１から４３のいずれかに記載の方法を実行するように構成されているシステム。
【0257】
いくつかの実施の形態は、既知のプロセスへの様々な修正および変形例を含む。
【0258】
本文書全体に記載されているいずれかの技術は、実施の形態の像関連メトリックを決定し最適化するために使用することができる。
【0259】
実施の形態は、半導体デバイスの製造におけるプロセスを制御するための制御パラメータを決定する。このプロセスは、測定プロセスを含む任意のプロセスを含み、既知の任意の装置によって実行することができる。実施の形態に係るプロセスは、非一時的なコンピュータ可読媒体に記憶されたプロセスを実行するための命令を実行するコンピュータシステムによって制御されることができる。
【0260】
本発明の他の実施の形態は、当業者には本明細書を考慮し本書に開示される実施の形態を実施することから明らかであろう。明細書および実施例は、後述の請求項によって示される本発明の真の範囲および趣旨を有する例示にすぎないとみなされることを意図している。また、本出願が特定の順序で方法または手順のステップを列挙した場合、ステップを実行する順序は変更されうるものであり、以下に記載する方法または手順の請求項の具体的なステップは、請求項に明記されない限り、特定の順序であるとは解釈されないことを意図している。
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図14】
【図15A】
【図15B】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24A】
【図24B】
【図25】
【図26】
【図27A】
【図27B】
【図27C】
【図27D】
【図28】
【図29】