特許 7441345 半導体素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-02-20

(45)【発行日】2024-02-29

(54)【発明の名称】半導体素子

(51)【国際特許分類】

   H01L 21/66 20060101AFI20240221BHJP

【ＦＩ】

H01L21/66 N

【請求項の数】 4

(21)【出願番号】P 2023012882

(22)【出願日】2023-01-31

(62)【分割の表示】P 2017161604の分割

【原出願日】2017-08-24

(65)【公開番号】P2023052789

(43)【公開日】2023-04-12

【審査請求日】2023-01-31

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２６年度、国立研究開発法人新エネルギー・産業技術総合開発機構、「戦略的省エネルギー技術革新プログラム／実用化開発／次世代省エネパワーデバイス用大口径高耐圧・低欠陥ＧａＮエピタキシャルウエハの開発」に係る委託研究、産業技術力強化法第１９条の適用を受ける特許出願

(73)【特許権者】

【識別番号】000002093

【氏名又は名称】住友化学株式会社

(74)【代理人】

【識別番号】110002583

【氏名又は名称】弁理士法人平田国際特許事務所

(72)【発明者】

【氏名】角嶋 邦之

(72)【発明者】

【氏名】星井 拓也

(72)【発明者】

【氏名】若林 整

(72)【発明者】

【氏名】筒井 一生

(72)【発明者】

【氏名】岩井 洋

(72)【発明者】

【氏名】山本 大貴

【審査官】正山 旭

(56)【参考文献】

【文献】特開昭５６－１６４５４７（ＪＰ，Ａ）

【文献】特開平０５－１０２２７４（ＪＰ，Ａ）

【文献】特開昭６２－１３２３３６（ＪＰ，Ａ）

【文献】特開平１１－１２６９１１（ＪＰ，Ａ）

【文献】特開平１１－１５４６９６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／６６

(57)【特許請求の範囲】

【請求項1】

電流経路となる半導体層を備え、
前記半導体層の、電流印加直後の電荷量と定常状態の電荷量を用いて求められる電気的欠陥の濃度の最大値が１．０×１０^１９ｃｍ^－３以下であり、
前記電流印加直後の電荷量が、前記半導体層に電圧を印加して測定された電流の値から算出される、前記半導体層から放出された電荷量である、
半導体素子。

【請求項2】

電流印加により前記半導体層に蓄積された正味の電荷量を用いて求められる前記半導体層中の前記欠陥の面密度が、前記半導体層の前記電流印加時の低電位側の面から離れるにつれて増加する領域において、二段階の傾きをもって増加する、
請求項１に記載の半導体素子。

【請求項3】

前記半導体層のバンドギャップが２．５ｅＶ以上である、
請求項１又は２に記載の半導体素子。

【請求項4】

前記半導体層が単一の組成を有する、
請求項１～３のいずれか１項に記載の半導体素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子に関する。

【背景技術】

【0002】

トランジスタ等の半導体素子において、半導体層中の不純物や欠陥等により形成される欠陥準位（トラップ準位）に電子や正孔がトラップされると、リーク電流の発生や閾値電圧の変動が引き起こされる。このため、信頼性の高い半導体素子を製造するためには、半導体層の電気的欠陥（原子欠損や残留不純物による欠陥）の濃度を知ることが重要である。電気的欠陥の濃度は、キャリア濃度と欠陥準位にトラップされた電荷の濃度との合計にほぼ等しい。

【0003】

従来、半導体層中のキャリア濃度プロファイルをＣＶカーブ（キャパシタ容量とゲート電圧の関係を示す曲線）プロファイルから読み取る方法が知られている（例えば、非特許文献１参照）。

【先行技術文献】

【非特許文献】

【0004】

【文献】O. Ambacher, et al., “Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaN/GaN heterostructures,” Journal of Applied Physics 85, 3222, 1999.

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、ＣＶカーブプロファイルから読み取る方法では、深いトラップ準位にトラップされた電子や正孔の濃度を調べることは難しい。このため、深いトラップ準位を有するワイドバンドギャップ半導体の電気的欠陥濃度の評価は困難である。

【0006】

本発明の目的は、深い欠陥準位を有するワイドバンドギャップ半導体にも適用可能な半導体層の電気的欠陥濃度評価方法により評価することのできる、電気的欠陥濃度の少ない半導体素子を提供することにある。

【課題を解決するための手段】

【0007】

本発明の一態様は、上記目的を達成するために、以下の半導体素子を提供する。

【0008】

［１］電流経路となる半導体層を備え、前記半導体層の、電流印加直後の電荷量と定常状態の電荷量を用いて求められる電気的欠陥の濃度の最大値が１．０×１０^１９ｃｍ^－３以下であり、前記電流印加直後の電荷量が、前記半導体層に電圧を印加して測定された電流の値から算出される、前記半導体層から放出された電荷量である、半導体素子。
［２］電流印加により前記半導体層に蓄積された正味の電荷量を用いて求められる前記半導体層中の前記欠陥の面密度が、前記半導体層の前記電流印加時の低電位側の面から離れるにつれて増加する領域において、二段階の傾きをもって増加する、上記［１］に記載の半導体素子。
［３］前記半導体層のバンドギャップが２．５ｅＶ以上である、上記［１］又は［２］に記載の半導体素子。
［４］前記半導体層が単一の組成を有する、上記［１］～［３］のいずれか１項に記載の半導体素子。

【発明の効果】

【0009】

本発明によれば、深い欠陥準位を有するワイドバンドギャップ半導体にも適用可能な半導体層の電気的欠陥濃度評価方法により評価することのできる、電気的欠陥濃度の少ない半導体素子を提供することができる。

【図面の簡単な説明】

【0010】

【図1】図１は、本実施の形態に係る半導体層の電気的欠陥濃度評価方法による評価に適した半導体素子の一例の垂直断面図である。

【図2】図２（ａ）～（ｄ）は、印加電圧が１０～４０Ｖであるときの、基板電流及び電極電流の時間変化を示すグラフである。

【図3】図３（ａ）～（ｄ）は、印加電圧が５０～８０Ｖであるときの、基板電流及び電極電流の時間変化を示すグラフである。

【図4】図４（ａ）～（ｄ）は、印加電圧が９０～１２０Ｖであるときの、基板電流及び電極電流の時間変化を示すグラフである。

【図5】図５（ａ）～（ｄ）は、印加電圧が１３０～１６０Ｖであるときの、基板電流及び電極電流の時間変化を示すグラフである。

【図6】図６（ａ）～（ｄ）は、印加電圧が１７０～２００Ｖであるときの、基板電流及び電極電流の時間変化を示すグラフである。

【図7】図７は、Ｑ_ｃａｐとＱ_{ＴＯＴＡＬ}を印加電圧ごとにプロットしたグラフである。

【図8】図８は、空乏層の厚さｚと印加電圧Ｖの関係を示すグラフである。

【図9】図９は、定常状態におけるエピタキシャル層中の電気的欠陥濃度ρと位置ｚとの関係を示すグラフである。

【図10】図１０は、エピタキシャル層に蓄積された正味の電荷量Ｑ_ｎｅｔと印加電圧Ｖとの関係を示すグラフである。

【図11】図１１は、ＧａＮ層中の欠陥の面密度と位置ｚとの関係を示すグラフである。

【発明を実施するための形態】

【0011】

（半導体素子１）
図１は、本実施の形態に係る半導体層の電気的欠陥濃度評価方法による評価に適した半導体素子の一例である半導体素子１の垂直断面図である。

【0012】

半導体素子１は、Ｓｉ等の半導体からなる基板１０と、基板１０上にバッファ層１１を介して形成されたＧａＮ等からなる窒化物半導体層１２と、窒化物半導体層１２に接続されたＴｉ／Ａｌ／Ｎｉ／Ａｕ等の複数の金属からなる積層構造を有する電極１３とを有する。窒化物半導体層１２は、例えば、Ｃ（炭素）等の不純物が添加されたＧａＮ膜からなる不純物添加窒化物半導体層１２ａと、不純物添加窒化物半導体層１２ａ上の不純物が添加されていないＧａＮ等の膜からなるアンドープ窒化物半導体層１２ｂを有する。

【0013】

バッファ層１１、不純物添加窒化物半導体層１２ａ、及びアンドープ窒化物半導体層１２ｂの材料及び厚さは、任意に定めることができるが、後述する半導体の電気的欠陥濃度評価方法においては、一例として、窒化物半導体層１２、不純物添加窒化物半導体層１２ａ、及びアンドープ窒化物半導体層１２ｂは、それぞれ、ＧａＮ層１２、Ｃ－ＧａＮ層１２ａ、アンドープＧａＮ層１２ｂとした。また、バッファ層１１、Ｃ－ＧａＮ層１２ａ、アンドープＧａＮ層１２ｂの厚さは、それぞれ３．５μｍ、７３０ｎｍ、５７０ｎｍとした。また、電極１３も任意の形状を有し得るが、同様に、一例として、半径が５６０μｍ、面積が１ｍｍ^２の円形の電極とした。

【0014】

（半導体の電気的欠陥濃度評価方法）
基板１０と電極１３の間には、直流可変電源１４により電圧を印加することができる。そして、電流計１５ａにより基板１０を流れる電流（基板電流）を、電流計１５ｂにより電極１３を流れる電流（電極電流）を測定することができる。

【0015】

図２（ａ）～（ｄ）、図３（ａ）～（ｄ）、図４（ａ）～（ｄ）、図５（ａ）～（ｄ）、図６（ａ）～（ｄ）は、印加電圧が１０～２００Ｖであるときの、基板電流及び電極電流の時間変化を示すグラフである。なお、基板電流の値には－１を掛けている。

【0016】

印加電圧が９０Ｖ以上のときには、電極電流が逆流しているが、これはバッファ層１１のトラップ準位から放出された電子に対して窒化物半導体層１２のトラップ準位から放出された電子が過剰になり、窒化物半導体層１２中にウェルができて窒化物半導体層１２の電位が高くなることで電子が電極１３から供給されることによると考えられる。

【0017】

本実施の形態では、半導体層の一部である例えばＧａＮ層からなる窒化物半導体層１２中の電気的欠陥の濃度を求める。本実施の形態によれば、深い欠陥準位から放出される電荷の濃度を求めることができるため、深い欠陥準位を有するワイドバンドギャップ半導体の電気的欠陥濃度を求めることも可能である。
以下、この半導体素子１を用いて２種類の電気的欠陥濃度評価方法について説明する。なお、以下の説明において、各部の電荷や電気容量は、単位面積当たりのものとする。

【0018】

（第１の方法）
第１の方法は、電流計１５ａにより測定される基板電流から半導体層の電気的欠陥の濃度を求める方法である。

【0019】

半導体素子１をキャパシタとみなすと、バッファ層１１及びＧａＮ層１２の全領域が空乏化した理想的なキャパシタであるときの電気容量Ｃ_ｃａｐは、次の式１で表される。

【0020】

【数1】

【0021】

ここで、ε_０は真空の誘電率、ε_ＧはＧａＮ層１２の比誘電率、ε_ｂはバッファ層１１の比誘電率、ｄ_ＧはＧａＮ層１２の厚さ、ｄ_ｂはバッファ層１１の厚さである。このように、本実施の形態に係る半導体層の電気的欠陥濃度評価方法は、誘電率の異なる複数の半導体層を含む半導体素子に対しても適用することができる。

【0022】

半導体素子１においては、ε_Ｇ、ε_ｂがそれぞれ９．５、８．５であり、ｄ_Ｇ、ｄ_ｂがそれぞれ１．３μｍ、３．５μｍであり、キャパシタの面積に相当する電極１３の面積が１ｍｍ^２であることから、Ｃ_ｃａｐが１６ｐＦであることが求まる。

【0023】

また、バッファ層１１及びＧａＮ層１２中に形成される空乏層に溜まる電荷Ｑ_{ｔｏｔａｌ}は、次の式２で表される。

【0024】

【数2】

【0025】

ここで、Ｑ_ｃａｐは半導体素子１がバッファ層１１及びＧａＮ層１２（以下、エピタキシャル層と呼ぶ）の全領域が空乏化した理想的なキャパシタであるときに溜まる電荷であり、Ｑ_ｄｅｐは半導体素子１のエピタキシャル層から放出される電荷である。

【0026】

このうち、Ｑ_ｃａｐは次の式３で表されるように、基板電流Ｉ_ｓｕｂをキャパシタに電荷が溜まるまでの時間（０～０＋）で積分することにより求めることができるが、キャパシタに電荷が溜まるまでの時間はナノ秒オーダーであるため、通常の測定環境（測定装置の時間分解能がμ秒オーダー）ではＱ_ｃａｐを算出できる基板電流Ｉ_ｓｕｂを測定することができない。

【0027】

【数3】

【0028】

一方で、Ｑ_ｃａｐは次の式４で表されるように、Ｃ_ｃａｐと印加電圧Ｖの積で表される。上述のように、Ｃ_ｃａｐは式１から求めることができ、半導体素子１では１６ｐＦである。このため、例えば、印加電圧Ｖが７０ＶのときのＱ_ｃａｐは１．１２ｘ１０^-９Ｃと求められる。

【0029】

【数4】

【0030】

Ｑ_ｄｅｐは次の式５で表されるように、基板電流Ｉ_ｓｕｂをキャパシタに電荷が溜まった後（定常状態）の時間（０＋～∞）で積分することにより求めることができる。

【0031】

【数5】

【0032】

式５から、例えば、半導体素子１の印加電圧Ｖが７０ＶのときのＱ_ｄｅｐは、１０秒までの基板電流Ｉ_ｓｕｂの積分値を使って１．７３×１０^－１０Ｃと求められる。印加電圧Ｖが７０ＶのときのＩ_ｓｕｂは、図３（ｃ）に示されている。

【0033】

式４から求められたＱ_ｃａｐと、式５から求められたＱ_ｄｅｐから、式２を用いて、Ｑ_{ｔｏｔａｌ}が求められる。

【0034】

図７は、式４から求められたＱ_ｃａｐと、式２、式４、式５から求められたＱ_{ｔｏｔａｌ}を印加電圧ごとにプロットしたグラフである。各印加電圧におけるＱ_{ｔｏｔａｌ}とＱ_ｃａｐとの差であるＱ_ｄｅｐは、エピタキシャル層の空乏化による電気容量の増加によって生じるものである。

【0035】

次の式６を用いて、定常状態における空乏層の電気容量であるＣ_ｄｅｐを求めることができる。

【0036】

【数6】

【0037】

また、空乏層の厚さｚがバッファ層１１の厚さｄ_ｂよりも大きい場合、Ｃ_ｄｅｐは、次の式７で表される。

【0038】

【数7】

【0039】

式７から空乏層の厚さｚが算出される。例えば、半導体素子１の印加電圧Ｖが７０Ｖのときのｚは４．０７μｍであることが算出される。この場合、バッファ層１１の厚さが３．５μｍであることから、バッファ層１１は全領域が空乏化されており、ＧａＮ層１２はバッファ層１１側の厚さ０．５７μｍの領域が空乏化されていることになる。

【0040】

図８は、空乏層の厚さｚ（基板１０とバッファ層１１の界面を基準とする空乏層の上端の位置）と印加電圧Ｖの関係を示すグラフである。印加電圧Ｖが５Ｖのときにバッファ層１１の全領域が空乏化している。

【0041】

なお、ＧａＮ層１２の比誘電率ε_Ｇとバッファ層１１の比誘電率ε_ｂが等しいとみなせる場合（ε_Ｇε_０＝ε_ｂε_０＝ε）、上述の式を簡略化することができる。この場合、式１と式４より、Ｃ_ｃａｐ、Ｑ_ｃａｐはそれぞれε／ｄ、εＶ／ｄと表される。そして、式２、式５、式６、及び式７より、Ｃ_ｄｅｐはε／ｚと表される。その結果、次の式８が成り立つ。

【0042】

【数8】

【0043】

次の式９は、定常状態におけるエピタキシャル層中の電気的欠陥濃度ρと印加電圧Ｖの関係を示す式である。ｘは基板１０とバッファ層１１の界面を原点とする厚さ方向の距離であり、ρはｘの関数である。

【0044】

【数9】

【0045】

式９、及び後述する式１０、１１のεは、バッファ層１１とＧａＮ層１２からなるエピタキシャル層の比誘電率であり、空乏層の厚さｚの関数として表される。式７をこのεを用いて表すと、次の式１０のようになる。

【0046】

【数10】

【0047】

式９をｚで一階微分すると、次の式１１が得られる。

【0048】

【数11】

【0049】

そして、式１０を変形すると次の式１２が得られる。

【0050】

【数12】

【0051】

式１２から、基板１０とバッファ層１１の界面を基準とする位置（基板１０とバッファ層１１の界面からの距離）ｚにおけるエピタキシャル層中の電気的欠陥濃度ρを導出することができる。

【0052】

図９は、式１２から求められた定常状態におけるＧａＮ層１２中の電気的欠陥濃度ρと、位置ｚとの関係を示すグラフである。

【0053】

例えば、ＧａＮ層１２を高電子移動度トランジスタ（ＨＥＭＴ）の電流経路となる層に用いる場合、上述のように電流印加直後の電荷量と定常状態の電荷量を用いて求められたＧａＮ層１２の電気的欠陥濃度の最大値は１．０×１０^１９ｃｍ^－３以下であることが好ましく、２．０×１０^１８ｃｍ^－３以下であることがより好ましい。なお、ＨＥＭＴにおいては、ＧａＮ層１２の上にＡｌＧａＮ層が形成され、ＧａＮ層１２のＡｌＧａＮ層との界面から数ｎｍの深さの領域が電流経路となる。

【0054】

（第２の方法）
第２の方法は、電流計１５ａにより測定される基板電流と電流計１５ｂにより測定される電極電流の差から半導体層の電気的欠陥の濃度を求める方法である。

【0055】

次の式１３に示されるように、基板電流Ｉ_ｓｕｂと電極電流Ｉ_ｅｌｅの差を時間で積分することにより、キャパシタとしての半導体素子１のエピタキシャル層に蓄積された正味の電荷量Ｑ_ｎｅｔを求めることができる。

【0056】

【数13】

【0057】

図１０は、式１３により求められたエピタキシャル層に蓄積された正味の電荷量Ｑ_ｎｅｔと印加電圧Ｖとの関係を示すグラフである。図１０の印加電圧Ｖの増加とともに正味の電荷量Ｑ_ｎｅｔが減少する領域は、電極電流が逆流している領域である。

【0058】

図１０の印加電圧Ｖの増加とともに正味の電荷量Ｑ_ｎｅｔが減少する領域（印加電圧Ｖが２０Ｖ以下の領域）においては、正味の電荷量Ｑ_ｎｅｔは欠陥の面密度に等しいと仮定することができる。そして、上記第１の方法により求められる、印加電圧Ｖの各電圧における空乏層の厚さｚを用いて、図１０の正味の電荷量Ｑ_ｎｅｔと印加電圧Ｖとの関係を欠陥の面密度と位置ｚとの関係に変換することができる。

【実施例】

【0059】

図１１は、ＧａＮ層１２中の欠陥の面密度と、位置ｚとの関係を示すグラフである。
実施例において、図１に示された構造を有する半導体素子１を、電気的欠陥濃度評価方法の試料として用いた。半導体素子１は、（１１１）面を主面とするＳｉからなる基板１０と、基板１０上にバッファ層１１を介して形成されたＧａＮ層１２と、ＧａＮ層１２に接続されたＴｉ／Ａｌ／Ｎｉ／Ａｕ積層構造を有する電極１３とを有する。ＧａＮ層１２は、Ｃ（炭素）が添加されたＧａＮ膜からなるＣ－ＧａＮ層１２ａと、Ｃ－ＧａＮ層１２ａ上の不純物が添加されていないＧａＮ膜からなるアンドープＧａＮ層１２ｂを有する。バッファ層１１、Ｃ－ＧａＮ層１２ａ、及びアンドープＧａＮ層１２ｂの厚さは、それぞれ３．５μｍ、７３０ｎｍ、５７０ｎｍであった。また、電極１３は、半径が５６０μｍ、面積が１ｍｍ^２の円形の電極であった。

【0060】

図１１の切片の値、すなわちバッファ層１１とＧａＮ層１２の界面（ｚ＝３．５μｍ）における欠陥の面密度の値は、５．６×１０^１０ｃｍ^－２である。厚さ３．５μｍのバッファ層１１内に欠陥が一様に分布していると仮定すると、バッファ層１１内の電気的欠陥濃度は５．６×１０^１０ｃｍ^－２／３．５μｍ＝１．４×１０^１６ｃｍ^－３と求められる。この電気的欠陥濃度は、上記第１の方法により求められる電気的欠陥濃度とほぼ等しい。

【0061】

ＧａＮ層１２内の電気的欠陥濃度は、図１１の線の傾きから求められる。すなわち、ＧａＮ層１２内のある領域における面密度の微小変化量を距離の微小変化量で除することにより、その領域における電気的欠陥濃度を求めることができる。

【0062】

図１１によれば、電流印加時の低電位側の面であるバッファ層１１との界面から離れるにつれて欠陥の面密度が増加する領域（位置ｚがおよそ３．５～３．９μｍの領域）において、欠陥の面密度が二段階の傾きをもって増加している。

【0063】

この欠陥の面密度の増加の傾きが異なる２つの領域における電気的欠陥濃度は、３．７×１０^１４ｃｍ^－３（位置ｚがおよそ３．５～３．８μｍの領域）、２．０×１０^１５ｃｍ^－３（位置ｚがおよそ３．８～３．９μｍの領域）と求められる。３．７×１０^１４ｃｍ^－３は、上記第１の方法により求められる電気的欠陥濃度と同等であり、バッファ層１１に近い領域の電気的欠陥濃度を示していると考えられる。また、２．０×１０^１５ｃｍ^－３は、Ｃ－ＧａＮ層１２ａとアンドープＧａＮ層１２ｂとの界面又はアンドープＧａＮ層１２ｂの電気的欠陥濃度を示していると考えられる。

【0064】

（実施の形態の効果）
上記実施の形態の半導体の電気的欠陥濃度評価方法によれば、深い欠陥準位にトラップされた電荷の濃度を調べることができる。このため、上記実施の形態の半導体の電気的欠陥濃度評価方法は、深い欠陥準位を有するワイドバンドギャップ半導体、例えばバンドギャップが２．５ｅＶ以上の半導体層の電気的欠陥濃度評価方法として特に有用である。

【0065】

上記実施の形態の半導体の電気的欠陥濃度評価方法により評価した半導体層を含む半導体テンプレートを用いることにより、信頼性の高い半導体装置を製造することができる。特に、ワイドバンドギャップ半導体を用いたパワートランジスタ等のパワーデバイスの製造に有用である。

【0066】

なお、上述のように、本発明の半導体層の電気的欠陥濃度評価方法の評価対象となる半導体素子の構造は半導体素子１の構造に限定されない。例えば、基板は導電性基板であれば特に限定されないし、絶縁性基板を用いる場合であっても、絶縁性基板上に導電性の層を介して評価対象となる半導体層を形成すればよい。この場合、基板電流の代わりに、絶縁性基板上の導電性の層の電流を測定する。また、半導体層の層構成や組成も特に限定されない。また、電極はオーミック電極であれば特に限定されない。

【0067】

以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。

【0068】

また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

【符号の説明】

【0069】

１ 半導体素子
１０ 基板
１１ バッファ層
１２ ＧａＮ層
１２ａ Ｃ－ＧａＮ層
１２ｂ アンドープＧａＮ層
１３ 電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】