特許 7453752 基板処理装置、記憶媒体、基板処理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-12

(45)【発行日】2024-03-21

(54)【発明の名称】基板処理装置、記憶媒体、基板処理方法

(51)【国際特許分類】

   C23C 16/52 20060101AFI20240313BHJP

【ＦＩ】

C23C16/52

【請求項の数】 14

(21)【出願番号】P 2019096799

(22)【出願日】2019-05-23

(65)【公開番号】P2019218626

(43)【公開日】2019-12-26

【審査請求日】2022-04-28

(31)【優先権主張番号】16/014320

(32)【優先日】2018-06-21

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】519237203

【氏名又は名称】エーエスエム・アイピー・ホールディング・ベー・フェー

(74)【代理人】

【識別番号】100175178

【弁理士】

【氏名又は名称】桑野 敦司

(72)【発明者】

【氏名】和田 隆

(72)【発明者】

【氏名】野口 哲

(72)【発明者】

【氏名】安達 渉

(72)【発明者】

【氏名】村松 大輔

【審査官】今井 淳一

(56)【参考文献】

【文献】特開２０１２－２１６６３９（ＪＰ，Ａ）

【文献】国際公開第２０１７／１６８６７５（ＷＯ，Ａ１）

【文献】特開２０１０－１１８６０５（ＪＰ，Ａ）

【文献】特開２０１７－１０１２９５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｃ２３Ｃ １６／５２

(57)【特許請求の範囲】

【請求項1】

基板に成膜処理を施すデバイスと、
前記デバイスを制御するために予め定められた制御パラメータを、時間の経過とともに変化する第１補正値と第２補正値で補正することで、補正後パラメータを算出し、前記補正後パラメータで前記デバイスを制御するコントローラと、を備え、
前記第１補正値は、前記第２補正値よりも前記制御パラメータを補正する期間が短く、前記基板の成膜処理が開始又は再開された際に前記制御パラメータの補正に用いられ、その後、前記基板の成膜処理が停止するまでの間に前記制御パラメータの補正に用いられなくなることを特徴とする基板処理装置。

【請求項2】

基板に成膜処理を施すデバイスと、
前記デバイスを制御するために予め定められた制御パラメータを、時間の経過とともに変化する第１補正値と第２補正値で補正することで、補正後パラメータを算出し、前記補正後パラメータで前記デバイスを制御するコントローラと、を備え、
前記第１補正値は、前記第２補正値よりも前記制御パラメータを補正する期間が短く、
前記第１補正値は、一定である成膜レートと比べて成膜レートが高くなることを抑制し、
前記第２補正値は、一定である成膜レートと比べて成膜レートが低くなることを抑制することを特徴とする基板処理装置。

【請求項3】

前記制御パラメータは、レシピに記録されているＡＬＤにおける反復処理のサイクル回数、レシピのステップのサイクル回数、前記ステップの時間、又はアナログアウトプットであることを特徴とする請求項１または２に記載の基板処理装置。

【請求項4】

前記第１補正値と前記第２補正値は、成膜処理の積算回数、成膜処理の合計時間、成膜処理によって形成された膜の厚みの積算値、又はＡＬＤ処理における反復処理のサイクル回数の積算回数に対応して設定されたことを特徴とする請求項１または２に記載の基板処理装置。

【請求項5】

前記第１補正値と前記第２補正値は、パーセンテージ、増減値又は前記補正後パラメータとして表現されたことを特徴とする請求項１から４のいずれか１項に記載の基板処理装置。

【請求項6】

前記第１補正値は、前記デバイスによる前記基板の成膜処理を停止したことによって前記基板の成膜処理を再開した後の前記基板の成膜処理結果に生じる変化を緩和することを特徴とする請求項１から５のいずれか１項に記載の基板処理装置。

【請求項7】

前記基板に成膜処理を施すリアクタチャンバを備え、
前記第１補正値は、前記リアクタチャンバのクリーニング及びプリコートによって前記クリーニング及び前記プリコートの後の前記基板の成膜処理結果に生じる変化を緩和することを特徴とする請求項１から５のいずれか１項に記載の基板処理装置。

【請求項8】

前記基板に成膜処理を施すリアクタチャンバを備え、
前記コントローラには複数の前記第１補正値が保存され、
前記コントローラは、前記基板の成膜処理を開始する直前の前記リアクタチャンバの状態に基づき、複数の前記第１補正値から１つの前記第１補正値を選択して、選択された前記第１補正値を用いることを特徴とする請求項１から５のいずれか１項に記載の基板処理装置。

【請求項9】

複数の前記第１補正値は、前記基板の成膜処理を開始する直前の前記リアクタチャンバが予め定められた時間よりも短い時間停止していた際に用いる第１補正値と、前記基板の成膜処理を開始する直前の前記リアクタチャンバが予め定められた時間よりも長い時間停止していた際に用いる第１補正値と、前記基板の成膜処理を開始する直前に前記リアクタチャンバのクリーニングとプリコートが行われた際に用いる第１補正値と、を含むことを特徴とする請求項８に記載の基板処理装置。

【請求項10】

プログラムを記録した、コンピュータで読み取り可能な記憶媒体であって、
前記プログラムは、
基板に成膜処理を施すデバイスを制御するために予め定められた制御パラメータを、時間の経過とともに変化する第１補正値と、時間の経過とともに変化し前記第１補正値よりも前記制御パラメータを補正する期間が長い第２補正値とで補正するときに、前記基板の成膜処理が開始又は再開された際に前記第１補正値が前記制御パラメータの補正に用いられ、その後、前記基板の成膜処理が停止するまでの間に前記第１補正値が前記制御パラメータの補正に用いられなくなるようにすることで、補正後パラメータを算出することと、
前記補正後パラメータで前記デバイスを制御することと、をコンピュータに実行させることを特徴とする記憶媒体。

【請求項11】

プログラムを記録した、コンピュータで読み取り可能な記憶媒体であって、
前記プログラムは、
基板に成膜処理を施すデバイスを制御するために予め定められた制御パラメータを、時間の経過とともに変化し、一定である成膜レートと比べて成膜レートが高くなることを抑制する第１補正値と、時間の経過とともに変化し、前記第１補正値よりも前記制御パラメータを補正する期間が長く、一定である成膜レートと比べて成膜レートが低くなることを抑制する第２補正値とで補正して補正後パラメータを算出することと、
前記補正後パラメータで前記デバイスを制御することと、をコンピュータに実行させることを特徴とする記憶媒体。

【請求項12】

基板に成膜処理を施すデバイスを制御するために予め定められた制御パラメータを、時間の経過とともに変化する第１補正値と第２補正値で補正することで、補正後パラメータを算出することと、
前記補正後パラメータで前記デバイスを制御すること、を備え、
前記第１補正値は、前記第２補正値よりも前記制御パラメータを補正する期間が短く、前記基板の成膜処理が開始又は再開された際に前記制御パラメータの補正に用いられ、その後、前記基板の成膜処理が停止するまでの間に前記制御パラメータの補正に用いられなくなることを特徴とする基板処理方法。

【請求項13】

基板に成膜処理を施すデバイスを制御するために予め定められた制御パラメータを、時間の経過とともに変化する第１補正値と第２補正値で補正することで、補正後パラメータを算出することと、
前記補正後パラメータで前記デバイスを制御すること、を備え、
前記第１補正値は、前記第２補正値よりも前記制御パラメータを補正する期間が短く、
前記第１補正値は、一定である成膜レートと比べて成膜レートが高くなることを抑制し、
前記第２補正値は、一定である成膜レートと比べて成膜レートが低くなることを抑制することを特徴とする基板処理方法。

【請求項14】

前記補正後パラメータで前記デバイスを制御することで、前記基板に成膜することを特徴とする請求項１２または１３に記載の基板処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は基板処理装置、記憶媒体および基板処理方法に関する。

【背景技術】

【0002】

特許文献１には、膜厚の情報を元に、後の成膜処理に対して膜厚が常に一定になるようにレシピのパラメータを調整することが開示されている。特許文献２には、測定器の情報を装置にフィードバックして、自動的にレシピを変更するシステムが開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特許第６１１９４００号公報

【文献】米国特許第７３１３４５０号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１、２に開示された、測定情報を起点としたレシピの補正では、クリーニングとプリコートが行われた直後、又はチャンバに待機時間が発生した時に生じる処理結果の変化を補正できない。その結果、基板処理開始後に、比較的短期で終わる処理結果への影響を受けることがある。

【0005】

本発明は、上述のような課題を解決するためになされたもので、基板への処理の結果を一定にし得る基板処理装置、記憶媒体および基板処理方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本願の発明に係る基板処理装置は、基板に成膜処理を施すデバイスと、該デバイスを制御するために予め定められた制御パラメータを、時間の経過とともに変化する第１補正値と第２補正値で補正することで、補正後パラメータを算出し、該補正後パラメータで該デバイスを制御するコントローラと、を備え、該第１補正値は、該第２補正値よりも該制御パラメータを補正する期間が短く、該基板の成膜処理が開始又は再開された際に該制御パラメータの補正に用いられ、その後、該基板の成膜処理が停止するまでの間に該制御パラメータの補正に用いられなくなることを特徴とする。
本願の発明に係る基板処理装置は、基板に成膜処理を施すデバイスと、該デバイスを制御するために予め定められた制御パラメータを、時間の経過とともに変化する第１補正値と第２補正値で補正することで、補正後パラメータを算出し、該補正後パラメータで該デバイスを制御するコントローラと、を備え、該第１補正値は、該第２補正値よりも該制御パラメータを補正する期間が短く、該第１補正値は、一定である成膜レートと比べて成膜レートが高くなることを抑制し、該第２補正値は、一定である成膜レートと比べて成膜レートが低くなることを抑制することを特徴とする。

【0007】

本発明のその他の特徴は以下に明らかにする。

【発明の効果】

【0008】

本発明によれば、レシピに基づく制御パラメータを複数の観点で補正することで、基板の処理結果を略一定にできる。

【図面の簡単な説明】

【0009】

【図1】基板処理装置の構成例を示す図である。

【図2】第１補正値テーブルの例を示す図である。

【図3】第１補正値テーブルの例を示す図である。

【図4】第１補正値テーブルの例を示す図である。

【図5】第１補正値テーブルの例を示す図である。

【図6】第２補正値テーブルの例を示す図である。

【図7】記憶媒体に保存されたテーブルの例を示す図である。

【図8】基板処理方法の例を示すフローチャートである。

【図9】時間経過に伴う基板に形成された膜の厚みの変化の例を示す図である。

【発明を実施するための形態】

【0010】

本発明の実施の形態に係る基板処理装置、記憶媒体及び基板処理方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

【0011】

実施の形態．
図１は、基板処理装置の構成例を示す図である。図１の基板処理装置は、例えば基板に成膜するための装置とすることができる。この基板処理装置はコントローラ１０を備える。コントローラ１０は例えばUnique Platform Controller（UPC）である。コントローラ１０は基板処理のスケジューリング、及び基板処理の実行指令などを行う部分である。コントローラ１０は記憶媒体１０ａとコンピュータ１０ｂを備えている。記憶媒体１０ａには、例えば、基板処理装置の構成（configuration）に関するデータ、基板の処理内容を規定するレシピ、並びに、アラームの有無の設定及び言語設定などの環境設定に関する情報が格納されている。コントローラ１０は、ホストコンピュータ１４から指令を受ける。コントローラ１０は、例えばProcess Module Controller（PMC）であるコントローラ１２に接続されている。コントローラ１２は記憶媒体１２ａとコンピュータ１２ｂを備えている。

【0012】

コントローラ１２には複数のデバイス２０、２２、２４、２６が接続されている。デバイス２０、２２、２４、２６は、例えばシリコンウェーハなどの基板に処理を施すものである。この例では、複数のデバイスは基板に成膜するためのデバイスである。デバイス２０は例えば基板にプラズマ処理を施すためのＲＦジェネレータである。この場合、デバイス２０は周知のシャワープレートと呼ばれるサセプタの上方の設けられたプレートに高周波電力を印加する。デバイス２２、２４は例えば基板にガスを提供するためのガス供給装置である。デバイス２６は例えば基板を加熱するためのヒータである。

【0013】

コントローラ１０はコントローラ１２に指令を出し、指令を受けたコントローラ１２がデバイス２０、２２、２４、２５を制御する。コントローラ１０の記憶媒体１０ａには、デバイスを制御するために予め定められた制御パラメータが保存されている。制御パラメータは例えばプロセスジョブレシピである。コントローラ１０は、この制御パラメータを補正して補正後パラメータを算出する。コントローラ１０は、制御パラメータを、例えば、時間の経過とともに変化する第１補正値と第２補正値で補正することで、補正後パラメータを算出する。

【0014】

図２－５には第１補正値の例が示されている。図２－５の例では第１補正値はテーブルの形態で表現されている。図２には第１補正値テーブルの例が示されている。プロセシングカウントとは、基板処理の進行に応じて積算される数値である。プロセシングカウントは、例えば、成膜処理の積算回数、成膜処理の合計時間、成膜処理によって形成された膜の厚みの積算値、又はＡＬＤ処理における反復処理のサイクル回数の積算回数とすることができる。ＶＴ１とはレシピの特定のステップの時間である。ＶＴ１として任意のステップタイムを採用することができる。制御パラメータで定められたＶＴ１の値を１０秒とする。ＶＣ３とは、特定の処理のサイクル回数である。ＶＣ３として任意のステップサイクルを採用することができる。制御パラメータで定められたＶＣ３の値を１０回とする。基板の成膜処理が始まり、プロセシングカウントが１のとき、ＶＴ１の第１補正値として－２０％を利用し、ＶＣ３の第１補正値として＋２０％を利用する。プロセシングカウントが２のとき、ＶＴ１の第１補正値として－１０％を利用し、ＶＣ３の第１補正値として＋１０％を利用する。プロセシングカウントが３以上となると、ＶＴ１の第１補正値は０％、ＶＣ３の第１補正値は０％となる。したがって、プロセシングカウントが３以上となると、第１補正値による補正はかからない。

【0015】

図３には第１補正値テーブルの別の例が示されている。シフトサイクル１の欄には成膜処理のサイクル回数の増減値が示されている。例えば、シフトサイクル１として任意のＡＬＤサイクルを採用することができる。ＨＲＦ１の欄にはシャワープレートに印加する電圧を何％増減させるかが示されている。ＨＲＦ１として、ＲＦパワーに関連した任意のパラメータを採用することができる。制御パラメータで定められたシフトサイクル１の値を１００回とする。制御パラメータで定められたＨＲＦ１の値を３００Ｗとする。プロセシングカウントが１のとき、シフトサイクル１の第１補正値として－２を利用し、ＨＲＦ１の第１補正値として＋２０％を利用する。プロセシングカウントが２のとき、シフトサイクル１の第１補正値として－１を利用し、ＨＲＦ１の第１補正値として＋１０％を利用する。プロセシングカウントが３以上となると、シフトサイクル１の第１補正値は０％、ＨＲＦ１の第１補正値は０％となる。したがって、プロセシングカウントが３以上となると、第１補正値による補正はかからない。

【0016】

図４には第１補正値テーブルの別の例が示されている。シフトサイクル１の欄には成膜処理のサイクル回数が示されている。プロセシングカウントが１のとき、シフトサイクル１の値は１０５回となる。プロセシングカウントが２、３、４のとき、シフトサイクル１の値はそれぞれ１０４、１０３、１０２回となる。

【0017】

図５には第１補正値テーブルの別の例が示されている。トータル厚みとは、成膜処理によって形成された膜の厚みの積算値である。シフトサイクル１とＨＲＦ1の表現は図３と同じである。図５の第１補正値テーブルを用いる場合、成膜処理によって形成された膜の厚みの積算値の増加にともなって、シフトサイクル１とＨＲＦ1が変化する。積算値が０のとき、シフトサイクル１の第１補正値として－２を利用し、ＨＲＦ１の第１補正値として＋２０％を利用する。積算値が１００のとき、シフトサイクル１の第１補正値として－１と利用し、ＨＲＦ１の第１補正値として＋１０％を利用する。

【0018】

図６には第２補正値テーブルの例が示されている。プロセシングカウントの積算値が１のとき、ＶＴ１の第２補正値として＋６０％を利用し、ＶＣ３の第２補正値として＋２０％を用いる。積算値が１１、２１、３１のときは、ＶＴ１の第２補正値としてそれぞれ＋５０％、＋４０％、＋３０％を利用する。積算値が１１のときＶＣ３の第２補正値として＋１０％を用いる。

【0019】

第１補正値と第２補正値は、例えば、成膜処理の積算回数、成膜処理の合計時間、成膜処理によって形成された膜の厚みの積算値、又はＡＬＤ処理における反復処理のサイクル回数の積算回数に対応して設定することができる。第１補正値は例えば補正値の群で構成され、第２補正値は例えば補正値の群で構成される。

【0020】

第１補正値と第２補正値の表現方法は、例えば、パーセンテージ、増減値又は補正後パラメータとすることができる。第１補正値は、第２補正値よりも制御パラメータを補正する期間が短い。したがって、第１補正値は比較的短期で終了する膜厚変化を抑制し、第２補正値は比較的長期にわたる膜厚変化を抑制するものである。この例では、第１補正値と第２補正値の両方を用いて制御パラメータを修正することで、短期的膜厚変化と長期的膜厚変化の両方を抑制する。

【0021】

制御パラメータは、例えば、レシピに記録されているＡＬＤにおける反復処理のサイクル回数、レシピのステップのサイクル回数、当該ステップの時間、又はアナログアウトプットとすることができる。これ以外にも、反復継続的に制御パラメータを用いてデバイスを制御すると形成される膜の厚みが時間変化してしまう場合には、その制御パラメータを第１補正値と第２補正値による補正の対象とすることができる。

【0022】

図７は、記憶媒体１０ａに保存されたテーブルの例を示す図である。例えば記憶媒体１０ａに第１補正値のテーブルＡ、Ｂ、Ｃと、第２補正値のテーブルＤが保存される。テーブルＡは、デバイスによる基板の処理を長期間停止したことによって基板の処理を再開した後の基板の処理結果に生じる変化を緩和する第１補正値のテーブルである。テーブルＢは、デバイスによる基板の処理を短期間停止したことによって基板の処理を再開した後の基板の処理結果に生じる変化を緩和する第１補正値のテーブルである。テーブルＣは、基板に処理を施すリアクタチャンバのクリーニング及びプリコートによってクリーニング及びプリコートの後の基板の処理結果に生じる変化を緩和する第１補正値のテーブルである。基板の処理を停止することと、クリーニング及びプリコートは、どちらも比較的短期で終了する膜厚変化を与える。

【0023】

コンピュータ１０ｂは、複数の第１補正値であるテーブルＡ、Ｂ、Ｃのいずれか１つを選択する。コントローラ１０は、基板の処理を開始する直前のリアクタチャンバの状態に基づき、複数の第１補正値から１つの第１補正値を選択して、選択された第１補正値を用いる。具体的には、基板の処理を開始する直前のリアクタチャンバが予め定められた時間よりも長い時間停止していた際には第１補正値としてテーブルＡを選択する。基板の処理を開始する直前のリアクタチャンバが予め定められた時間よりも短い時間停止していた際は第１補正値としてテーブルＢを選択する。基板の処理を開始する直前にリアクタチャンバのクリーニングとプリコートが行われた際には第１補正値としてテーブルＣを選択する。なお、この例では第２補正値はテーブルＤだけなので、第２補正値としてテーブルＤを選択するが、複数の第２補正値がある場合はいずれか１つの第２補正値を選択する。この例では３つの第１補正値と１つの第２補正値を示したが、さらに補正値の候補を増やしてもよい。

【0024】

図７の例では、第１補正値としてテーブルＣを選択し、第２補正値としてテーブルＤを選択したことが示されている。例えば、テーブルＣは図２のテーブルであり、テーブルＤは図６のテーブルである。プロセシングカウント1の段階では、制御パラメータで定められたＶＴ１の値である「１０秒」を第１補正値「－２０％」と第２補正値「＋６０％」で補正する。具体的な計算式は以下のとおりである。
１０［秒］×０．８×１．６＝１２．８［秒］
この例では、制御パラメータで定められた「１０秒」という値が第１補正値と第２補正値で補正され、補正後パラメータとして「１２．８秒」を得た。コントローラ１０はＶＴ１を１２．８秒としてデバイスを制御するようコントローラ１２に指令を出し、コントローラ１２は当該指令のとおりデバイスを制御する。

【0025】

プロセシングカウントが２に進むと、制御パラメータで定められたＶＴ１の値である「１０秒」を第１補正値「－１０％」と第２補正値「＋５９％」で補正する。そのような第２補正値「＋５９％」は、線形補間によって算出できる。具体的な計算式は以下のとおりである。
１０［秒］×０．９×１．５９＝１４．３１［秒］
１４．３１［秒］が補正後パラメータである。コントローラ１０はＶＴ１を１４．３１秒としてデバイスを制御するようコントローラ１２に指令を出し、コントローラ１２は当該指令のとおりデバイスを制御する。以下、プロセシングカウントが３以上の場合も同様に処理を進める。こうして基板処理装置は、補正後パラメータを用いることで、基板に形成される膜の膜厚及び膜質を実質的に一定にする。なお、図５などにおいて、成膜処理によって形成された膜の厚みの積算値が１００の倍数でないタイミングに、補正値を線形的に補完することで補正後パラメータを算出してもよい。

【0026】

図８は、基板処理方法の例を示すフローチャートである。まずステップＳ１にて、１つの第１補正値と１つの第２補正値を選択する。補正値は、上述のテーブルに限らず、プロセシングカウントを変数とする関数とすることもできる。次いで、ステップＳ２にて、デバイスを制御するために予め定められた制御パラメータを、選択した第１補正値と第２補正値で補正することで、補正後パラメータを算出する。

【0027】

次いで、ステップＳ３にて、補正後パラメータでデバイスを制御する。補正後パラメータでデバイスを制御することで、例えば、基板に成膜する。ステップＳ２において基板処理の停止までのすべてのプロセシングカウントに対応する補正後パラメータを算出して、ステップＳ３でプロセシングカウントに応じた処理を実施することができる。あるいは、ステップＳ２では１つのプロセシングカウントに対応する補正後パラメータを算出し、ステップＳ３が終わるとステップＳ２に戻り次のプロセシングカウントに対応する補正後パラメータを算出してもよい。

【0028】

第１補正値は、第２補正値よりも制御パラメータを補正する期間が短いので、基板処理のある段階までは制御パラメータを第１補正値と第２補正値の両方で補正するが、その後は制御パラメータを第２補正値だけで補正することになる。

【0029】

ステップＳ３までの処理で、一連の基板処理が終了する。例えば１ロットのウエハに対する成膜を終了する。ステップＳ３まで進むと一旦、基板処理が停止する。処理の停止は、例えば、ウエハ入替に伴う待機又は、チャンバのクリーニング及びプリコートによって生じる。

【0030】

ステップＳ４では、第１補正値と第２補正値の変更の要否を判定する。この判定は、基板の処理を再開する直前のリアクタチャンバの状態に基づいて行う。例えば、所定時間より長い装置の待機時間があった場合は上述のテーブルＡを選択し、所定時間より短い装置の待機時間があった場合は上述のテーブルＢを選択し、クリーニング及びプリコートがあった場合はテーブルＣを選択する。

【0031】

ステップＳ４にて補正値の変更が不要と判断した場合は、補正後パラメータを再度算出する必要はない。他方、ステップＳ４にて補正値の変更が必要と判断した場合は、ステップＳ５にて補正値を変更し、ステップＳ６にて変更後の補正値で補正後パラメータを算出する。その後、ステップＳ７にて、ステップＳ６で得られた補正後パラメータでデバイスを制御する。補正後パラメータによる一連の処理が終了すると、ステップＳ８にて処理を終了するか判定する。

【0032】

図９は、時間の経過に伴う基板に形成された膜厚の変化の例を示す図である。時刻ｔ０から時刻ｔ１までの期間に基板に対して例えば複数回の成膜処理が行われる。破線ＬＧ１は、例えばチャンバのクリーニング処理後の成膜回数または累積膜厚に依存した膜厚及び膜質の変化を示す。破線ＬＧ１は、基板処理を重ねる度に成膜される膜厚が小さくなることを示している。このような膜厚の減少は、例えば、成膜装置の電極に膜が堆積することによって電極のインピーダンスが増加し実質的なＲＦパワーが低下することで生じる。このような経時的な膜厚低下は、第２補正値による制御パラメータの補正によって抑制される。

【0033】

実線は、制御パラメータを補正せずにデバイスを処理した場合に、成膜処理の積算回数の増加とともに形成される膜の膜厚が低下することを示す。実線のうち、破線Ｃ１で囲まれた部分は、基板処理の開始直後に始まり比較的短い期間で終わる膜厚増加を示す。このような比較的短い期間で終わる膜厚増加は、第１補正値による制御パラメータの補正によって抑制される。

【0034】

時刻ｔ１からｔ２までの間に、リアクタチャンバは予め定められた時間よりも長い時間停止する。この場合コントローラ１０は第１補正値としてテーブルＡを選択して処理を再開する。そうすると、破線Ｃ２で囲まれた基板処理の再開直後に始まり比較的短い期間で終わる膜厚増加を抑制できる。

【0035】

時刻ｔ３からｔ４までの間に、リアクタチャンバは予め定められた時間よりも短い時間停止する。この場合コントローラ１０は第１補正値としてテーブルＢを選択して処理を再開する。そうすると、破線Ｃ３で囲まれた基板処理の再開直後に始まり比較的短い期間で終わる膜厚増加を抑制できる。

【0036】

時刻ｔ５からｔ６までの間に、リアクタチャンバのクリーニングとプリコートが行われる。クリーニングでは成膜を重ねることでサセプタとシャワープレートに形成された膜を除去する。クリーニングによりサセプタとシャワープレートが露出した状態となる。プリコートではサセプタとシャワープレートに薄い膜を形成する。これにより、サセプタとシャワープレートが露出した場合と比べて成膜の膜の均一性を高め、パーティクルを抑制することができる。リアクタチャンバのクリーニングとプリコートにより、経時的な膜厚低下がリセットされるとともに、基板処理の再開直後に始まり比較的短い期間で終わる膜厚増加が生じる。この場合コントローラ１０は第１補正値としてテーブルＣを選択して処理を再開する。そうすると、破線Ｃ４で囲まれた基板処理の再開直後に始まり比較的短い期間で終わる膜厚増加を抑制できる。基板処理の開始又は再開直後に始まり比較的短い期間で終わる膜厚増加を抑制することで、製品ウエハに当該膜厚増加が生じることを防止するためのダミーウエハの処理が不要となる。基板処理の開始又は再開直後に始まり比較的短い期間で終わる膜厚増加の要因は様々であり、一例として、リアクタチャンバの処理の停止を挙げた。リアクタチャンバの処理の停止により、サセプタが温度変化したり、ガスラインが温度変化したりすることが考えられる。この例では基板処理する全ての期間において、第２補正値としてテーブルＤを選択することで、長期的な膜厚変化を抑制する。

【0037】

ここでは、基板処理の開始直後に始まり比較的短い期間で終わる膜厚増加の要因として、基板処理を停止した時間、クリーニング及びプリコートを挙げた。そしてこれらの要因ごとに、膜厚増加の程度及び期間が異なることを考慮して、第１補正値を複数用意した。テーブルＡ、Ｂ、Ｃだけでなく、別の補正値テーブルを用意して、装置の状態に応じて補正値テーブルを選択することとしてもよい。

【0038】

上述の各処理は、ソフトウェアで実行することができる。具体的には、記憶媒体１０ａに記録されたプログラムがコンピュータ１０ｂに上記の各処理を実行させることで、ばらつきの抑制された基板処理を実現できる。例えば、コンピュータで読み取り可能な記憶媒体１０ａに以下のプログラムを記録する。
制御パラメータを、時間の経過とともに変化する第１補正値と、時間の経過とともに変化し該第１補正値よりも該制御パラメータを補正する期間が長い第２補正値とで補正することで、補正後パラメータを算出することと、該補正後パラメータで該デバイスを制御することと、をコンピュータに実行させるプログラム。

【0039】

上述の例は、短期的な処理結果の変動を抑制する第１補正値と、長期的な処理結果の変動を抑制する第２補正値とで、レシピに基づく制御パラメータを補正することで、多観点からの膜厚および膜質の補正システムを提供するものである。

【符号の説明】

【0040】

１０，１２ コントローラ、 ２０，２２，２４，２６ デバイス

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】