特許 7456776 炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-18

(45)【発行日】2024-03-27

(54)【発明の名称】炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20240319BHJP

   H01L 29/78 20060101ALI20240319BHJP

   H01L 29/12 20060101ALI20240319BHJP

   H01L 29/739 20060101ALI20240319BHJP

   H01L 21/265 20060101ALI20240319BHJP

   H01L 29/41 20060101ALI20240319BHJP

   H01L 29/423 20060101ALI20240319BHJP

   H01L 29/49 20060101ALI20240319BHJP

   H01L 21/266 20060101ALI20240319BHJP

【ＦＩ】

H01L29/78 658B

H01L29/78 652B

H01L29/78 652E

H01L29/78 652K

H01L29/78 658A

H01L29/78 652T

H01L29/78 658F

H01L29/78 655B

H01L29/78 655A

H01L21/265 Z

H01L21/265 602A

H01L29/44 S

H01L29/58 G

H01L21/265 M

H01L21/265 F

H01L21/265 V

H01L21/265 H

【請求項の数】 2

(21)【出願番号】P 2020004803

(22)【出願日】2020-01-16

(65)【公開番号】P2021111764

(43)【公開日】2021-08-02

【審査請求日】2022-11-29

(73)【特許権者】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110001896

【氏名又は名称】弁理士法人朝日奈特許事務所

(72)【発明者】

【氏名】木内 祐治

【審査官】西村 治郎

(56)【参考文献】

【文献】特開平４－１４４２３９（ＪＰ，Ａ）

【文献】特開平４－２２６０７８（ＪＰ，Ａ）

【文献】特開平２－２７１５３８（ＪＰ，Ａ）

【文献】特開２００９－２００３３４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／２６５

Ｈ０１Ｌ ２１／２６６

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／４１

Ｈ０１Ｌ ２９／４２３

Ｈ０１Ｌ ２９／４９

Ｈ０１Ｌ ２９／７３９

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

炭化珪素半導体領域上に絶縁膜を形成し、該絶縁膜上にタングステン、タンタル、モリブデン、ハフニウム、あるいはこれらの合金から選択される導電性材料からなる電極を形成する工程と、
前記炭化珪素半導体領域に、前記電極をマスク膜として使用して一導電型の不純物イオンを注入し、第１の注入領域を形成する工程と、
前記第１の注入領域上の前記絶縁膜上に、前記電極と共に電極として機能する、タングステン、タンタル、モリブデン、ハフニウム、あるいはこれらの合金から選択される導電性材料からなるサイドウォールを形成する工程と、
前記第１の注入領域中に、前記電極および前記サイドウォールをマスク膜として使用して逆導電型の不純物イオンを注入し、第２の注入領域を形成する工程と、
前記電極および前記サイドウォールを除去することなく、注入した前記不純物イオンの活性化のための熱処理を行う工程と、を含むことを特徴とする炭化珪素半導体装置の製造方法。

【請求項2】

請求項１記載の炭化珪素半導体装置の製造方法において、
前記電極を形成する工程と前記サイドウォールを形成する工程は、前記絶縁膜からなるゲート絶縁膜上に、前記電極および前記サイドウォールからなるゲート電極を形成する工程であり、
前記第２の注入領域を形成する工程は、前記電極および前記サイドウォール直下の前記第１の注入領域の一部をチャネル領域として残し、前記第２の注入領域からなる、ＭＯＳＦＥＴのソース領域を形成する工程あるいはＩＧＢＴのエミッタ領域を形成する工程であることを特徴とする炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、炭化珪素（ＳｉＣ）からなる半導体装置の製造方法に関する。

【背景技術】

【0002】

炭化珪素は、半導体装置の主たる半導体材料として広く用いられているシリコン（Ｓｉ）と比べて３倍の熱伝導率を有するとともに、約２倍の飽和電子ドリフト速度を有するという優れた物性を有し、低損失で、高温動作可能なパワー半導体デバイスを実現することができる。

【0003】

一方、炭化珪素半導体装置を製造する際には、一般的なシリコン半導体装置の製造方法をそのまま採用することができない。例えば炭化珪素半導体では、注入した不純物イオンを熱拡散させて、所望の不純物領域を形成することが難しかった。

【0004】

そのため、例えばＳｉＣパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を製造する場合、ソース領域等を形成するため所望の形状にパターニングしたマスク膜を用いて不純物イオンを注入して所望の注入領域を形成した後、注入した不純物イオンを活性化するため高温（例えば、１６００℃）の熱処理を行い、その後、ゲート酸化膜とゲート電極を形成していた。この種の炭化珪素半導体装置は、例えば特許文献１に開示されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１１－２１１２３２号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

従来の炭化珪素半導体装置の製造工程では、シリコン半導体装置の製造方法で広く採用されている不純物イオンを注入し熱拡散させる方法を採用することができず、イオン注入のためのマスク膜として電極を使用して電極と不純物イオンの注入領域を自己整合的に形成することができなかった。本発明はこのような実状に鑑み、イオン注入のマスク膜として電極を使用して所望の不純物イオンの注入領域を形成し、さらに注入された不純物イオンを活性化させて形成される不純物領域を自己整合的に形成することができる炭化珪素半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記目的を達成するため、本願請求項１に係る発明は、炭化珪素半導体領域上に絶縁膜を形成し、該絶縁膜上にタングステン、タンタル、モリブデン、ハフニウム、あるいはこれらの合金から選択される導電性材料からなる電極を形成する工程と、前記炭化珪素半導体領域に、前記電極をマスク膜として使用して一導電型の不純物イオンを注入し、第１の注入領域を形成する工程と、前記第１の注入領域上の前記絶縁膜上に、前記電極と共に電極として機能する、タングステン、タンタル、モリブデン、ハフニウム、あるいはこれらの合金から選択される導電性材料からなるサイドウォールを形成する工程と、前記第１の注入領域中に、前記電極および前記サイドウォールをマスク膜として使用して逆導電型の不純物イオンを注入し、第２の注入領域を形成する工程と、前記電極および前記サイドウォールを除去することなく、注入した前記不純物イオンの活性化のための熱処理を行う工程と、を含むことを特徴とする。

【0008】

本願請求項２に係る発明は、請求項１記載の炭化珪素半導体装置の製造方法において、前記電極を形成する工程と前記サイドウォールを形成する工程は、前記絶縁膜からなるゲート絶縁膜上に、前記電極および前記サイドウォールからなるゲート電極を形成する工程であり、前記第２の注入領域を形成する工程は、前記電極および前記サイドウォール直下の前記第１の注入領域の一部をチャネル領域として残し、前記第２の注入領域からなる、ＭＯＳＦＥＴのソース領域を形成する工程あるいはＩＧＢＴのエミッタ領域を形成する工程であることを特徴とする。

【発明の効果】

【0009】

本発明の製造方法によれば、不純物イオンの注入領域を電極、あるいは電極およびサイドウォールに対して自己整合的に形成することが可能となる。本発明の製造方法により形成される炭化珪素半導体装置は、注入した不純物イオンが熱拡散しないにもかかわらず、不純物の熱拡散により形成される構造と同様の形状を形成することができる。

【0010】

特に、サイドウォールを導電性材料で構成することで、電極と一体となり、サイドウォール直下の炭化珪素半導体領域をチャネル領域とすることができる。本発明によれば、電極と第１の注入領域との重なり、サイドウォールと第２の注入領域との重なりを容易に制御することができ、炭化珪素半導体装置の高速化や、オン抵抗の低減を図ることが可能となる。また所望の耐圧の炭化珪素半導体装置とすることが可能となる。

【図面の簡単な説明】

【0011】

【図1】本発明の第１の実施例のＭＯＳＦＥＴの製造工程を説明する図である。

【図2】本発明の第１の実施例のＭＯＳＦＥＴの製造工程を説明する図である。

【図3】本発明の第１の実施例のＭＯＳＦＥＴの製造工程を説明する図である。

【図4】本発明の第１の実施例のＭＯＳＦＥＴの製造工程を説明する図である。

【図5】本発明の第１の実施例のＭＯＳＦＥＴの製造工程を説明する図である。

【図6】本発明の第２の実施例のＩＧＢＴの製造工程を説明する図である。

【図7】本発明の第２の実施例のＩＧＢＴの製造工程を説明する図である。

【図8】本発明の第２の実施例のＩＧＢＴの製造工程を説明する図である。

【図9】本発明の第２の実施例のＩＧＢＴの製造工程を説明する図である。

【図10】本発明の第２の実施例のＩＧＢＴの製造工程を説明する図である。

【発明を実施するための形態】

【0012】

本発明の炭化珪素半導体装置の製造方法は、高温の熱処理に耐える金属からなる電極、あるいは電極およびサイドウォールをイオン注入のためのマスク膜として使用して不純物イオンを注入して注入領域を形成した後、電極およびサイドウォールを残したまま、注入した不純物イオンの活性化のための熱処理を行うので、不純物イオンの注入領域を電極およびサイドウォールに対して自己整合的に形成することを可能となる。本発明の製造方法によれば、注入した不純物が熱拡散しにくい炭化珪素であっても、シリコン半導体装置と同様に炭化珪素半導体装置の所望の不純物領域を自己整合的に形成することが可能となる。以下、本発明の実施例について詳細に説明する。

【実施例1】

【0013】

第１の実施例について、縦型のＭＯＳＦＥＴ（シリコンで形成するＤＭＯＳＦＥＴ：Double Diffused Metal Oxide Semiconductor Field Effect Transistorに相当）の製造工程に本発明を適用した場合を例にとり説明する。まず、炭化珪素からなるｎ＋型の基板１上に炭化珪素からなるｎ型のエピタキシャル層からなる半導体層２（炭化珪素半導体領域に相当）を形成する。その後、半導体層２上にゲート酸化膜３を積層形成し、さらに導電性材料からなる膜（例えば厚さ０．５μｍ）を形成し、通常のフォトリソグラフ法によりパターニングして電極膜４（電極に相当）を形成する（図１）。ここで、本実施例では後述する高温の熱処理を行うため、ゲート酸化膜３と電極膜４はそれぞれ高融点の材料から選択する。具体的には、ゲート酸化膜３として窒化シリコン、酸化アルミニウム、酸化チタン、酸化タンタル、酸化ハフニウム、酸化ジルコニウムから選択することができる。また電極膜４としてタングステン、タンタル、モリブデン、ハフニウム、あるいはこれらの合金から選択することができる。

【0014】

その後、図示しないマスク膜と電極膜４とをマスク膜として使用して、半導体層２の表面に、ゲート酸化膜３を通してｐ型不純物（例えばアルミニウム）をイオン注入し、ｐ型のウエル領域５（第１の注入領域に相当）を形成する。このイオン注入は、半導体層２表面に対して斜め方向から不純物イオンを注入する工程を複数回繰り返して行うことにより、電極膜４の端部と一部が重なり（電極膜４の直下に入り込むように）、所望の深さとなるように形成することができる(図２)。

【0015】

具体的には、第１のイオン注入として、加速エネルギー５５０ｋｅＶ、注入角度０度、ドーズ量２．０×１０^１２／ｃｍ^２、第２のイオン注入として、加速エネルギー３００ｋｅＶ、注入角度１０度、ドーズ量２．０×１０^１２／ｃｍ^２、第３のイオン注入として、加速エネルギー２５０ｋｅＶ、注入角度１５度、ドーズ量２．０×１０^１２／ｃｍ^２、第４のイオン注入として、加速エネルギー１７０ｋｅＶ、注入角度２０度、ドーズ量２．０×１０^１２／ｃｍ^２、第５のイオン注入として、加速エネルギー８０ｋｅＶ、注入角度２５度、ドーズ量２．０×１０^１２／ｃｍ^２、第６のイオン注入として、加速エネルギー３０ｋｅＶ、注入角度３０度、ドーズ量２．０×１０^１２／ｃｍ^２のように多段のイオン注入を行う。その結果、電極膜４に０．５μｍ程度重なるウエル領域５を形成することができる。

【0016】

電極膜４とウエル領域５の重なりは、イオン注入条件（注入角度、注入深さ等）を適宜制御することで、図面左右方向から同じ寸法だけ均一に形成することができる。ウエル領域５は、後述するチャネル領域を構成する領域となるため、所望のチャネル長となるように電極膜４と重なる寸法を調整すればよい。

【0017】

全面に導電性材料からなる膜を、例えば厚さ１．０μｍ程度形成する。この膜は、先に形成した電極膜４同様、タングステン、タンタル、モリブデン、ハフニウム、あるいはこれらの合金から選択することができる。その後、全面に形成した導電性材料からなる膜の厚さ程度エッチバックすることにより、電極膜４の側壁に０．７μｍ程度延出した導電性材料からなるサイドウォール６を形成する。このサイドウォール６は、先に形成した電極膜４と同じ導電性材料を選択すると、エッチバックの際エッチングレートが同じとなり、制御性良く形成することができる。なおサイドウォール６が形成可能であれば、必ずしも電極膜４と同じ導電性材料とする必要はないが、形成されたサイドウォール６が電極膜４と一体となりゲート電極として機能する導電性材料を選択する必要がある。

【0018】

その後、ウエル領域５の一部を酸化膜等からなるマスク膜７で被覆し、マスク膜７、電極膜４およびサイドウォール６をマスク膜として使用して、露出するウエル領域５の表面にｎ型不純物（例えばリン）をイオン注入し、ｎ型のソース領域８（第２の注入領域に相当）を形成する。このイオン注入も、ウエル領域５（半導体層２）表面に対して斜め方向から不純物イオンを注入することにより、サイドウォール６の端部と一部が重なるように形成することができる（図３）。

【0019】

具体的には、第１のイオン注入として、加速エネルギー１５０ｋｅＶ、注入角度０度、ドーズ量２．０×１０^１４／ｃｍ^２、第２のイオン注入として、加速エネルギー８０ｋｅＶ、注入角度３０度、ドーズ量３．５×１０^１４／ｃｍ^２、第３のイオン注入として、加速エネルギー３０ｋｅＶ、注入角度４５度、ドーズ量１．０×１０^１５／ｃｍ^２のように多段のイオン注入を行う。その結果、サイドウォール６に０．２μｍ程度重なり、電極膜４とサイドウォール６の直下に１．０μｍ程度のウエル領域５を残したソース領域８を形成することができる。

【0020】

後述するようにウエル領域５の一部がチャネル領域となるため、電極膜４に自己整合的にウエル領域５を形成し、その後電極膜４およびサイドウォール６に自己整合的にソース領域８を形成することで、所望のチャネル長（上記実施例ではチャネル長は１．０μｍ）をばらつきなく形成することができる。

【0021】

マスク膜７を除去し、珪素の蒸発を防ぐためグラファイトをスパッタして形成した炭素膜からなる表面保護膜９で全面を被覆する。その後、注入した不純物イオンを活性化するため熱処理を行う。この熱処理温度は、１６００℃～１７００℃となるが、上述の通り、電極膜４、サイドウォール６およびゲート酸化膜３は、高融点の材料で構成されているため何ら問題はない（図４）。

【0022】

表面保護膜９とゲート酸化膜３の一部とを除去し、全面に層間絶縁膜１０を形成する。その後層間絶縁膜１０の一部を除去し、露出するソース領域８に接触するソース電極１１と、基板１の裏面に接触するドレイン電極１２を形成する(図５)。

【0023】

このように形成した炭化珪素半導体装置は、電極４およびサイドウォール６からなるゲート電極とゲート酸化膜３直下のウエル領域５にチャネル領域１３が形成される。このチャネル領域１３は、電極膜４に対して自己整合的に形成されたウエル領域５の端部と、サイドウォール６に対して自己整合的に形成されたソース領域８の端部との間に形成されるため、制御性良く形成することができる。その結果、ＭＯＳＦＥＴのオン抵抗のばらつきが少ない製造方法となる。また、ゲート電極とウエル領域５およびソース領域８との重なりも所望の寸法に制御することで寄生容量の増加が抑えられ、スイッチング特性の優れたＭＯＳＦＥＴを形成することが可能となる。さらにまた、所望の耐圧のＭＯＳＦＥＴを形成することが可能となる。

【0024】

以下、通常の炭化珪素半導体装置の製造方法同様、配線金属、表面保護膜等を形成し、炭化珪素半導体装置を完成させることができる。

【実施例2】

【0025】

次に第２の実施例について、ＩＧＢＴ（Insulated Gate Bipolar Transistor）の製造工程に本発明を適用した場合を例にとり説明する。まず、炭化珪素からなるｐ＋型の基板１ａ上に炭化珪素からなるｎ＋型のバッファー層２ａを介してｎ型のエピタキシャル層からなる半導体層２ｂ（炭化珪素半導体領域に相当）を形成する。その後、半導体層２ｂ上にゲート酸化膜３を積層形成し、さらに導電性材料からなる膜（例えば厚さ０．５μｍ）を形成し、通常のフォトリソグラフ法によりパターニングして電極膜４（電極に相当）を形成する（図６）。ここで、本実施例でも後述する高温の熱処理を行うため、ゲート酸化膜３と電極膜４はそれぞれ高融点の材料から選択する。具体的には、ゲート酸化膜３として窒化シリコン、酸化アルミニウム、酸化チタン、酸化タンタル、酸化ハフニウム、酸化ジルコニウムから選択することができる。また電極膜４としてタングステン、タンタル、モリブデン、ハフニウム、あるいはこれらの合金から選択することができる。

【0026】

その後、図示しないマスク膜と電極膜４とをマスク膜として使用して、半導体層２ｂの表面に、ゲート酸化膜３を通してｐ型不純物（例えばアルミニウム）をイオン注入し、ｐ型のベース領域１４（第１の注入領域に相当）を形成する。このイオン注入は、半導体層２ｂ表面に対して斜め方向から不純物イオンを注入する工程を複数回繰り返すことにより、電極膜４の端部と一部が重なり（電極膜４の直下に入り込むように）、所望の深さとなるように形成することができる(図７)。

【0027】

具体的には、第１のイオン注入として、加速エネルギー５５０ｋｅＶ、注入角度０度、ドーズ量２．０×１０^１２／ｃｍ^２、第２のイオン注入として、加速エネルギー３００ｋｅＶ、注入角度１０度、ドーズ量２．０×１０^１２／ｃｍ^２、第３のイオン注入として、加速エネルギー２５０ｋｅＶ、注入角度１５度、ドーズ量２．０×１０^１２／ｃｍ^２、第４のイオン注入として、加速エネルギー１７０ｋｅＶ、注入角度２０度、ドーズ量２．０×１０^１２／ｃｍ^２、第５のイオン注入として、加速エネルギー８０ｋｅＶ、注入角度２５度、ドーズ量２．０×１０^１２／ｃｍ^２、第６のイオン注入として、加速エネルギー３０ｋｅＶ、注入角度３０度、ドーズ量２．０×１０^１２／ｃｍ^２のように多段のイオン注入を行う。その結果、電極膜４に０．５μｍ程度重なるベース領域１４を形成することができる。

【0028】

電極膜４とベース領域１４の重なりは、イオン注入条件（注入角度、注入深さ等）を適宜制御することで、図面左右方向から同じ寸法だけ均一に形成することができる。ベース領域１４は、後述するチャネル領域を構成する領域となるため、所望のチャネル長となるように電極膜４と重なる寸法を調整すればよい。

【0029】

全面に導電性材料からなる膜を、例えば厚さ１．０μｍ程度形成する。この膜は、先に形成した電極膜４同様、タングステン、タンタル、モリブデン、ハフニウム、あるいはこれらの合金から選択することができる。その後、全面に形成した導電性材料からなる膜の厚さ程度エッチバックすることにより、電極膜４の側壁に０．７μｍ程度延出した導電性材料からなるサイドウォール６を形成する。このサイドウォール６は、先に形成した電極膜４と同じ導電性材料を選択すると、エッチバックの際エッチングレートが同じとなり、制御性良く形成することができる。なおサイドウォール６が形成可能であれば、必ずしも電極膜４と同じ導電性材料とする必要はないが、形成されるサイドウォール６が電極膜４と一体となりゲート電極として機能する導電性材料を選択する必要がある。

【0030】

その後、ベース領域１４の一部を酸化膜等からなるマスク膜７で被覆し、マスク膜７、電極膜４およびサイドウォール６をマスク膜として使用して、露出するベース領域１４の表面にｎ型不純物（例えばリン）をイオン注入し、ｎ型のエミッタ領域１５（第２の注入領域に相当）を形成する。このイオン注入も、ベース領域１４(半導体層２ｂ)表面に対して斜め方向から不純物イオンを注入することにより、サイドウォール６の端部と一部が重なるように形成することができる（図８）。

【0031】

具体的には、第１のイオン注入として、加速エネルギー１５０ｋｅＶ、注入角度０度、ドーズ量２．０×１０^１４／ｃｍ^２、第２のイオン注入として、加速エネルギー８０ｋｅＶ、注入角度３０度、ドーズ量３．５×１０^１４／ｃｍ^２、第３のイオン注入として、加速エネルギー３０ｋｅＶ、注入角度４５度、ドーズ量１．０×１０^１５／ｃｍ^２のように多段のイオン注入を行う。その結果、サイドウォール６に０．２μｍ程度重なり、電極膜４とサイドウォール６の直下に１．０μｍ程度のベース領域１４を残したエミッタ領域１５を形成することができる。

【0032】

後述するようにベース領域１４の一部がチャネル領域となるため、電極膜４に自己整合的にベース領域１４を形成し、その後電極膜４およびサイドウォール６に自己整合的にエミッタ領域１５を形成することで、所望のチャネル長（上記実施例ではチャネル長１．０μｍ）をばらつきなく形成することができる。

【0033】

マスク膜７を除去した後、珪素の蒸発を防ぐためグラファイトをスパッタして形成した炭素膜からなる表面保護膜９で全面を被覆する。その後、注入した不純物イオンを活性化するため熱処理を行う。この熱処理温度は、１６００℃～１７００℃となるが、上述の通り、電極膜４、サイドウォール６およびゲート酸化膜３は、高融点材料で構成されているため何ら問題はない（図９）。

【0034】

表面保護膜９とゲート酸化膜３の一部とを除去し、全面に層間絶縁膜１０を形成する。その後層間絶縁膜１０の一部を除去し、露出するエミッタ領域１５に接続するエミッタ電極１６と、基板１の裏面に接触するコレクタ電極１７を形成する（図１０）。

【0035】

このように形成した炭化珪素半導体装置は、電極膜４およびサイドウォール６からなるゲート電極とゲート酸化膜３直下のベース領域１４にチャネル領域１３が形成される。このチャネル領域１３は、電極膜４に対して自己整合的に形成されたベース領域１４の端部と、サイドウォール６に対して自己整合的に形成されたエミッタ領域１５の端部との間に形成されるため、制御性良く形成することができる。その結果、ＩＧＢＴのオン抵抗のばらつきが少ない製造方法となる。また、ゲート電極とベース領域１４およびエミッタ領域１５との重なりも所望の寸法に制御することで寄生容量の増加が抑えられ、スイッチング特性の優れたＩＧＢＴを形成することが可能である。さらにまた、所望の耐圧のＩＧＢＴを形成することが可能となる。

【0036】

以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。例えば導電型が逆となる炭化珪素半導体装置に適用することも可能である。また、ＭＯＳＦＥＴやＩＧＢＴ以外の炭化珪素半導体装置に適用することも可能である。

【符号の説明】

【0037】

１、１ａ： 基板、２、２ｂ：半導体層、２ａ：バッファー層、３：ゲート酸化膜、４：電極膜、５：ウエル領域、６：サイドウォール、７：マスク膜、８：ソース領域、９：表面保護膜、１０：層間絶縁膜、１１：ソース電極、１２：ドレイン電極、１３：チャネル領域、１４：ベース領域、１５：エミッタ領域、１６：エミッタ電極、１７：コレクタ電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】