知財求人 - 知財ポータルサイト「IP Force」
特許7457053窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-03-18
(45)【発行日】2024-03-27
(54)【発明の名称】窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
(51)【国際特許分類】
H01L 21/338 20060101AFI20240319BHJP
H01L 29/778 20060101ALI20240319BHJP
H01L 29/812 20060101ALI20240319BHJP
H01L 21/20 20060101ALI20240319BHJP
【ＦＩ】
H01L29/80 H
H01L21/20
【請求項の数】
15
(21)【出願番号】P 2022062379
(22)【出願日】2022-04-04
(62)【分割の表示】P 2020212495の分割
【原出願日】2017-05-26
(65)【公開番号】P2022084951
(43)【公開日】2022-06-07
【審査請求日】2022-04-04
(73)【特許権者】
【識別番号】000002093
【氏名又は名称】住友化学株式会社
(74)【代理人】
【識別番号】100145872
【弁理士】
【氏名又は名称】福岡 昌浩
(74)【代理人】
【識別番号】100187632
【弁理士】
【氏名又は名称】橘高 英郎
(72)【発明者】
【氏名】磯野 僚多
【審査官】鈴木 聡一郎
(56)【参考文献】
【文献】特開２０１４－０１７２８５（ＪＰ，Ａ）
【文献】特開２０１０－１７１４１６（ＪＰ，Ａ）
【文献】特開２０１６－１００４７１（ＪＰ，Ａ）
【文献】特開２００５－２７７０４７（ＪＰ，Ａ）
【文献】国際公開第２０１６／００６２２６（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／２０
Ｈ０１Ｌ ２１／３３８
Ｈ０１Ｌ ２９／７７８
Ｈ０１Ｌ ２９／８１２
(57)【特許請求の範囲】
【請求項1】
少なくとも、基板と、
前記基板上に設けられ、第１のＩＩＩ族窒化物半導体からなる電子走行層と、
前記電子走行層上に設けられ、前記第１のＩＩＩ族窒化物半導体よりもバンドギャップが広い第２のＩＩＩ族窒化物半導体からなる電子供給層と、
を有し、
前記電子走行層の厚さは、５００ｎｍ以上２５００ｎｍ以下であり、
前記電子供給層の厚さは、前記電子供給層の表面の二乗平均粗さが０．４ｎｍ以下である範囲内で、前記基板の主面全体に亘って均一であって、且つ、５ｎｍ以上５０ｎｍ以下であり、
前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度は、前記電子供給層のうちの表面側の領域中における炭素の濃度よりも低く、
前記電子供給層のうちの前記表面側の領域中における炭素の濃度に対する、前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度の比率は、０．２以上０．７未満である
窒化物半導体積層物。
【請求項2】
前記電子供給層中における炭素の濃度は、１×１０１８ａｔ・ｃｍ－３以下である
請求項１に記載の窒化物半導体積層物。
【請求項3】
前記電子走行層の上面から厚さ方向に前記電子供給層の前記表面に向けた所定の位置における炭素の濃度は、前記基板の主面全体に亘って均一である請求項１または請求項２に記載の窒化物半導体積層物。
【請求項4】
前記電子走行層は、ＧａＮからなり、前記電子供給層は、ＡｌＧａＮからなる
請求項１から請求項３のいずれか１項に記載の窒化物半導体積層物。
【請求項5】
前記基板は、半絶縁性を有するＳｉＣ基板である請求項１から請求項４のいずれか１項に記載の窒化物半導体積層物。
【請求項6】
前記基板と前記電子走行層との間に設けられ、ＡｌＮからなる核生成層をさらに有する請求項１から請求項５のいずれか１項に記載の窒化物半導体積層物。
【請求項7】
前記電子供給層のＡｌ組成比は、０．０５以上０．５以下である請求項１から請求項６のいずれか１項に記載の窒化物半導体積層物。
【請求項8】
前記電子供給層のうちの前記表面側の領域中におけるＡｌ組成比は、前記電子供給層のうちの前記電子走行層側の領域中におけるＡｌ組成比よりも低い請求項１から請求項７のいずれか１項に記載の窒化物半導体積層物。
【請求項9】
前記電子供給層中における炭素の濃度は、該電子供給層の前記表面側から前記電子走行層側に向かって徐々に低くなっている請求項１から請求項８のいずれか１項に記載の窒化物半導体積層物。
【請求項10】
少なくとも、基板と、
前記基板上に設けられ、第１のＩＩＩ族窒化物半導体からなる電子走行層と、
前記電子走行層上に設けられ、前記第１のＩＩＩ族窒化物半導体よりもバンドギャップが広い第２のＩＩＩ族窒化物半導体からなる電子供給層と、
を有し、
前記電子走行層の厚さは、５００ｎｍ以上２５００ｎｍ以下であり、
前記電子供給層の厚さは、前記電子供給層の表面の二乗平均粗さが０．４ｎｍ以下である範囲内で、前記基板の主面全体に亘って均一であって、且つ、５ｎｍ以上５０ｎｍ以下であり、
前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度は、前記電子供給層のうちの表面側の領域中における炭素の濃度よりも低く、
前記電子供給層のうちの前記表面側の領域中における炭素の濃度に対する、前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度の比率は、０．２以上０．７未満である
半導体装置。
【請求項11】
前記電子供給層中における炭素の濃度は、１×１０１８ａｔ・ｃｍ－３以下である
請求項１０に記載の半導体装置。
【請求項12】
前記電子走行層の上面から厚さ方向に前記電子供給層の前記表面に向けた所定の位置における炭素の濃度は、前記基板の主面全体に亘って均一である
請求項１０または請求項１１に記載の半導体装置。
【請求項13】
少なくとも、基板上に、第１のＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
前記電子走行層上に、前記第１のＩＩＩ族窒化物半導体よりもバンドギャップが広い第２のＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
を有し、
前記電子走行層を形成する工程では、
前記電子走行層の厚さを、５００ｎｍ以上２５００ｎｍ以下とし、
前記電子供給層を形成する工程では、
前記電子供給層の厚さを、前記電子供給層の表面の二乗平均粗さが０．４ｎｍ以下である範囲内で、前記基板の主面全体に亘って均一とし、且つ、５ｎｍ以上５０ｎｍ以下とし、
前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度が、前記電子供給層のうちの表面側の領域中における炭素の濃度よりも低く、且つ、前記電子供給層のうちの前記表面側の領域中における炭素の濃度に対する、前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度の比率が、０．２以上０．７未満となるように、前記電子供給層を形成する
窒化物半導体積層物の製造方法。
【請求項14】
前記電子供給層を形成する工程では、
前記電子供給層中における炭素の濃度を、１×１０１８ａｔ・ｃｍ－３以下とする
請求項１３に記載の窒化物半導体積層物の製造方法。
【請求項15】
前記電子供給層を形成する工程では、
前記電子走行層の上面から厚さ方向に前記電子供給層の前記表面に向けた所定の位置における炭素の濃度を、前記基板の主面全体に亘って均一とする
請求項１３または請求項１４に記載の窒化物半導体積層物の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法に関する。
【背景技術】
【0002】
窒化ガリウムなどのＩＩＩ族窒化物半導体は、シリコンよりも高い飽和自由電子速度や高い絶縁破壊耐圧を有している。このため、ＩＩＩ族窒化物半導体は、高周波・高耐圧用途の半導体装置への応用が期待されている。ＩＩＩ族窒化物半導体系の半導体装置としては、例えば、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００９－１１７４８２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ＨＥＭＴの信頼性を向上させるためには、例えば、高電圧印加時にドレイン電流が減少する現象である電流コラプスを抑制することや、ゲートリーク電流を低減させることが望まれる。
【0005】
本発明の目的は、電流コラプスを抑制することと、ゲートリーク電流を低減させることとを両立することができる技術を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様によれば、
基板と、
前記基板上に設けられ、第１のＩＩＩ族窒化物半導体からなる電子走行層と、
前記電子走行層上に設けられ、前記第１の窒化物半導体よりもバンドギャップが広い第２のＩＩＩ族窒化物半導体からなる電子供給層と、
を有し、
前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度は、前記電子供給層のうちの表面側の領域中における炭素の濃度よりも低く、
前記電子供給層の表面の面積に対する、前記電子供給層の表面に形成された深さ１ｎｍ以上の凹部の面積を積算した値の比率は、１．２％以下である
窒化物半導体積層物、およびそれに関連する技術が提供される。
基板と、
前記基板上に設けられ、第１のＩＩＩ族窒化物半導体からなる電子走行層と、
前記電子走行層上に設けられ、前記第１の窒化物半導体よりもバンドギャップが広い第２のＩＩＩ族窒化物半導体からなる電子供給層と、
を有し、
前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度は、前記電子供給層のうちの表面側の領域中における炭素の濃度よりも低く、
前記電子供給層の表面の面積に対する、前記電子供給層の表面に形成された深さ１ｎｍ以上の凹部の面積を積算した値の比率は、１．２％以下である
窒化物半導体積層物、およびそれに関連する技術が提供される。
【発明の効果】
【0007】
本発明によれば、電流コラプスを抑制することと、ゲートリーク電流を低減させることとを両立することができる。
【図面の簡単な説明】
【0008】
【図1】（ａ）は、本発明の一実施形態に係る窒化物半導体積層物を示す断面図であり、（ｂ）は、電子供給層の厚さ方向の位置に対する、電子供給層中の炭素の濃度を示す図である。
【図2】本発明の一実施形態に係る半導体装置を示す断面図である。
【図3】（ａ）は、本発明の一実施形態の変形例に係る窒化物半導体積層物を示す断面図であり、（ｂ）は、電子供給層の厚さ方向の位置に対する、電子供給層中の炭素の濃度を示す図である。
【図4】（ａ）は、ドレインソース間電圧に対するドレイン電流を示す図であり、（ｂ）は、炭素濃度比（Ｎｅ／Ｎｓ）に対する電流コラプスの指標値を示す図である。
【図5】（ａ）は、深さ１ｎｍ以上の凹部が少ないサンプルのＡＦＭ像であり、（ｂ）は、深さ１ｎｍ以上の凹部が多いサンプルのＡＦＭ像である。
【図6】（ａ）は、ゲート電圧に対するゲートリーク電流を示す図であり、（ｂ）は、凹部面積比率に対するゲートリーク電流を示す図である。
【図7】電流コラプスの指標値に対するゲートリーク電流を示す図である。
【発明を実施するための形態】
【0009】
＜発明者の得た知見＞
ＨＥＭＴは、例えば、窒化ガリウム（ＧａＮ）からなる電子走行層と、窒化アルミニウムガリウム（ＡｌＧａＮ）からなる電子供給層と、を有する。ＨＥＭＴでは、電子供給層の分極作用によって、電子走行層内のヘテロ接合界面付近に高濃度の２次元電子ガスが誘起される。二次元電子ガスを利用することで、ＨＥＭＴにおいて高出力特性および高速応答性を得ることが可能となる。
ＨＥＭＴは、例えば、窒化ガリウム（ＧａＮ）からなる電子走行層と、窒化アルミニウムガリウム（ＡｌＧａＮ）からなる電子供給層と、を有する。ＨＥＭＴでは、電子供給層の分極作用によって、電子走行層内のヘテロ接合界面付近に高濃度の２次元電子ガスが誘起される。二次元電子ガスを利用することで、ＨＥＭＴにおいて高出力特性および高速応答性を得ることが可能となる。
【0010】
ここで、ＨＥＭＴの信頼性を低下させる現象としては、例えば、以下の２つの現象が起こりうる。
【0011】
ＨＥＭＴにおいて、電子供給層の表面が荒れていると、電子供給層の表面荒れ部分に電界が集中してしまう可能性がある。電子供給層での電界が集中すると、電子供給層を介してゲート電極に向けてリーク電流（ゲートリーク電流ともいう）が流れてしまう。ゲートリーク電流が増大すると、安定した素子特性が得られず、素子が絶縁破壊に至る可能性がある。
【0012】
また、ＨＥＭＴにおいて、ドレインソース間に高電圧が印加された際に、ドレイン電流が低減し、オン抵抗が大きくなる現象が生じることがある。このような現象は、電流コラプスと呼ばれている。高電圧が印加された際には、高電界により、電子供給層内の電子トラップに電子が捕獲され、電子走行層内の２次元電子ガスの電子濃度が低下してしまう。
その結果、電流コラプスが生じてしまう可能性がある。
その結果、電流コラプスが生じてしまう可能性がある。
【0013】
発明者等は、上記したゲートリーク電流および電流コラプスが、電子供給層の成長条件に依存してトレードオフの関係を有していることが分かった。
【0014】
ゲートリーク電流を低減させるため、電子供給層の表面が平滑となる成長条件を適用すると、電子供給層内に炭素（Ｃ）が多く取り込まれてしまう。電子供給層内に取り込まれたＣの少なくとも一部は、電子供給層内で深い準位を有する電子トラップとなる。このため、電流コラプスが生じ易くなってしまう可能性がある。
【0015】
一方で、電流コラプスを抑制するため、電子トラップとなるＣの取り込みを抑制する成長条件を適用すると、電子供給層の表面の二乗平均粗さ（ＲＭＳ）を０．４ｎｍ以下とすることができても、電子供給層の表面に深さ１ｎｍ以上の局所的な凹部（クラック）が形成されてしまう可能性がある。このため、電子供給層の表面における局所的な凹部に電界が集中し、ゲートリーク電流が増大してしまう可能性がある。
【0016】
本発明は、本発明者等が見出した上記知見に基づくものである。
【0017】
＜本発明の一実施形態＞
以下、本発明の一実施形態について図面を参照しながら説明する。
以下、本発明の一実施形態について図面を参照しながら説明する。
【0018】
（１）窒化物半導体積層物
まず、図１を用い、本実施形態に係る窒化物半導体積層物について説明する。図１（ａ）は、本実施形態に係る窒化物半導体積層物を示す断面図であり、（ｂ）は、電子供給層の厚さ方向の位置に対する、電子供給層中の炭素の濃度を示す図である。
まず、図１を用い、本実施形態に係る窒化物半導体積層物について説明する。図１（ａ）は、本実施形態に係る窒化物半導体積層物を示す断面図であり、（ｂ）は、電子供給層の厚さ方向の位置に対する、電子供給層中の炭素の濃度を示す図である。
【0019】
図１（ａ）に示すように、本実施形態の窒化物半導体積層物１０は、例えば、ＨＥＭＴを製造する際の中間体として構成され、基板１００と、電子走行層（バッファ層、チャネル層）１４０と、電子供給層（バリア層）１６０と、を有している。
【0020】
（基板）
基板１００は、電子走行層１４０および電子供給層１６０をエピタキシャル成長させる下地基板として構成され、本実施形態では、例えば、炭化シリコン（ＳｉＣ）基板として構成されている。具体的には、基板１００として、例えば、ポリタイプ４Ｈ又はポリタイプ６Ｈの半絶縁性ＳｉＣ基板が用いられる。４Ｈ、６Ｈの数字はｃ軸方向の繰返し周期を示し、Ｈは六方晶を示している。なお、基板１００の表面は、例えば、（０００１）面（ｃ面）とする。
基板１００は、電子走行層１４０および電子供給層１６０をエピタキシャル成長させる下地基板として構成され、本実施形態では、例えば、炭化シリコン（ＳｉＣ）基板として構成されている。具体的には、基板１００として、例えば、ポリタイプ４Ｈ又はポリタイプ６Ｈの半絶縁性ＳｉＣ基板が用いられる。４Ｈ、６Ｈの数字はｃ軸方向の繰返し周期を示し、Ｈは六方晶を示している。なお、基板１００の表面は、例えば、（０００１）面（ｃ面）とする。
【0021】
また、基板１００は、例えば、半絶縁性を有している。なお、ここでいう「半絶縁性」とは、例えば、比抵抗が１０５Ω・ｃｍ以上である状態をいう。これにより、電子走行層１４０から基板１００への自由電子の拡散を抑制し、リーク電流を抑制することができる。
【0022】
なお、基板１００の上には、例えば、核生成層（不図示）が設けられている。例えば、核生成層のうちの基板１００側に位置する領域が主に基板１００と電子走行層１４０との格子定数差を緩衝する緩衝層として機能するとともに、核生成層のうちの電子走行層１４０側に位置する領域が主に電子走行層１４０を結晶成長させる結晶核を形成するよう構成されている。核生成層は、ＩＩＩ族窒化物半導体からなり、本実施形態では、例えば、窒化アルミニウム（ＡｌＮ）を主成分として構成されている。
【0023】
（電子走行層）
電子走行層１４０は、基板１００上に設けられ、例えば、電子走行層１４０のうちの核生成層の側に位置する領域が主に核生成層と電子供給層１６０との格子定数差を緩衝する緩衝層として機能するように構成され、電子走行層１４０のうちの電子供給層１６０側に位置する領域が後述する半導体装置２０を駆動させたときに電子を走行させるよう構成されている。電子走行層１４０は、第１のＩＩＩ族窒化物半導体からなり、本実施形態では、例えば、ＧａＮを主成分として構成されている。また、電子走行層１４０の表面（上面）は、ＩＩＩ族原子極性面（＋ｃ面）となっている。
電子走行層１４０は、基板１００上に設けられ、例えば、電子走行層１４０のうちの核生成層の側に位置する領域が主に核生成層と電子供給層１６０との格子定数差を緩衝する緩衝層として機能するように構成され、電子走行層１４０のうちの電子供給層１６０側に位置する領域が後述する半導体装置２０を駆動させたときに電子を走行させるよう構成されている。電子走行層１４０は、第１のＩＩＩ族窒化物半導体からなり、本実施形態では、例えば、ＧａＮを主成分として構成されている。また、電子走行層１４０の表面（上面）は、ＩＩＩ族原子極性面（＋ｃ面）となっている。
【0024】
電子走行層１４０の厚さは、例えば、５００ｎｍ以上２５００ｎｍ以下とする。電子走行層１４０の厚さが５００ｎｍ未満であると、電子走行層１４０の品質が低下し、その電子移動度が低下する可能性がある。これに対し、電子走行層１４０の厚さを５００ｎｍ以上とすることで、電子走行層１４０の品質を向上させ、その電子移動度を所定値以上とすることができる。一方で、電子走行層１４０の厚さが２５００ｎｍ超であると、電子走行層１４０の品質があまり向上せず、成長コストのみが増加してしまう。これに対し、電子走行層１４０の厚さを２５００ｎｍ以下とすることにより、電子走行層１４０の良好な品質を確保しつつ、成長コストの増加を抑制することができる。
【0025】
（電子供給層）
電子供給層１６０は、電子走行層１４０上に設けられ、電子走行層１４０内に２次元電子ガスを生成させるとともに、電子走行層１４０内に２次元電子ガスを空間的に閉じ込めるよう構成されている。具体的には、電子供給層１６０は、電子走行層１４０を構成する第１のＩＩＩ族窒化物半導体よりも広いバンドギャップと、第１のＩＩＩ族窒化物半導体の格子定数よりも小さい格子定数とを有する第２のＩＩＩ族窒化物半導体からなり、本実施形態では、例えば、ＡｌｘＧａ１－ｘＮ（ただし、０＜ｘ＜１）を主成分として構成されている。また、電子供給層１６０の表面（上面）は、ＩＩＩ族原子極性面（＋ｃ面）となっている。このような構成により、電子供給層１６０には、自発分極とピエゾ分極とが生じる。その分極作用により、電子走行層１４０内のヘテロ接合界面付近に高濃度の２次元電子ガスが誘起されることとなる。
電子供給層１６０は、電子走行層１４０上に設けられ、電子走行層１４０内に２次元電子ガスを生成させるとともに、電子走行層１４０内に２次元電子ガスを空間的に閉じ込めるよう構成されている。具体的には、電子供給層１６０は、電子走行層１４０を構成する第１のＩＩＩ族窒化物半導体よりも広いバンドギャップと、第１のＩＩＩ族窒化物半導体の格子定数よりも小さい格子定数とを有する第２のＩＩＩ族窒化物半導体からなり、本実施形態では、例えば、ＡｌｘＧａ１－ｘＮ（ただし、０＜ｘ＜１）を主成分として構成されている。また、電子供給層１６０の表面（上面）は、ＩＩＩ族原子極性面（＋ｃ面）となっている。このような構成により、電子供給層１６０には、自発分極とピエゾ分極とが生じる。その分極作用により、電子走行層１４０内のヘテロ接合界面付近に高濃度の２次元電子ガスが誘起されることとなる。
【0026】
ここで、電子供給層１６０内には、電子供給層１６０を形成する際のＩＩＩ族有機原料ガスを起因として、Ｃが取り込まれる可能性がある。電子供給層１６０内に取り込まれたＣの少なくとも一部は、上述のように、電子供給層１６０内で深い準位を有する電子トラップとなる。このため、電流コラプスが生じてしまう可能性がある。
【0027】
そこで、本実施形態では、例えば、電子供給層１６０のうちの電子走行層１４０側の領域中におけるＣ濃度Ｎｅは、電子供給層１６０のうちの表面側の領域中におけるＣ濃度Ｎｓよりも低くなっている。これにより、電子供給層１６０のうちの電子走行層１４０の２次元電子ガス付近における電子トラップを減少させることができる。その結果、電流コラプスを抑制することができる。
【0028】
本実施形態では、例えば、図１（ａ）に示すように、電子供給層１６０は、例えば、Ｃ濃度の異なる２層構造を有している。すなわち、電子供給層１６０は、例えば、第１層１６２と、第２層１６４と、を有している。第１層１６２は、電子走行層１４０上に設けられ、第２層１６４は、第１層１６２上に設けられている。
【0029】
図１（ｂ）に示すように、例えば、第１層１６２中におけるＣ濃度Ｎｅは、第２層１６４中におけるＣ濃度Ｎｓよりも低い。これにより、２次元電子ガスに近い第１層１６２中の電子トラップを減少させることができる。なお、本実施形態では、第１層１６２および第２層１６４のそれぞれ中におけるＣ濃度は一定である。
【0030】
また、例えば、電子供給層１６０のうちの表面側の領域中におけるＣ濃度Ｎｓに対する、電子供給層１６０のうちの電子走行層１４０側の領域中におけるＣ濃度Ｎｅの比率Ｎｅ／Ｎｓは、０．２以上０．７未満、好ましくは０．２以上０．５以下である。つまり、本実施形態では、例えば、第２層１６４中におけるＣ濃度Ｎｓに対する、第１層１６２中におけるＣ濃度Ｎｅの比率Ｎｅ／Ｎｓは、０．２以上０．７未満、好ましくは０．２以上０．５以下である。Ｎｅ／Ｎｓが０．２未満であると、例えば、電子走行層１４０の成長温度と、電子供給層１６０の第１層１６２の成長温度との差を大きくする必要がある。この場合、これらの層間で温度を変更する際に、電子走行層１４０の表面が荒れてしまい、その影響を受けて、第２層１６４の表面（すなわち電子供給層１６０の最表面）を平滑にすることが困難となる。その結果、ゲートリーク電流が増大する可能性がある。これに対し、Ｎｅ／Ｎｓを０．２以上とすることにより、例えば、電子走行層１４０の成長温度と、電子供給層１６０の第１層１６２の成長温度との差を小さくすることができる。これにより、電子走行層１４０の表面荒れを抑制し、その上に成長される第２層１６４の表面を平滑にすることができる。その結果、ゲートリーク電流を低減することができる。一方で、Ｎｅ／Ｎｓが０．７以上であると、第１層１６２中の電子トラップが充分に減少しない可能性がある。このため、電流コラプスを充分に抑制することができず、例えば、後述の電流コラプスの指標値が１．２超となる可能性がある。これに対し、Ｎｅ／Ｎｓを０．７未満とすることにより、第１層１６２中の電子トラップを充分に減少させることができる。
これにより、電流コラプスを充分に抑制することができ、例えば、電流コラプスの指標値を１．２以下とすることができる。さらに、Ｎｅ／Ｎｓを０．５以下とすることにより、電流コラプスを安定的に抑制することができ、例えば、電流コラプスの指標値を１．１以下とすることができる。
これにより、電流コラプスを充分に抑制することができ、例えば、電流コラプスの指標値を１．２以下とすることができる。さらに、Ｎｅ／Ｎｓを０．５以下とすることにより、電流コラプスを安定的に抑制することができ、例えば、電流コラプスの指標値を１．１以下とすることができる。
【0031】
また、電子供給層１６０中におけるＣ濃度（Ｎｅ，Ｎｓ）は、例えば、１×１０１８ａｔ・ｃｍ－３以下である。すなわち、本実施形態では、第２層１６４中のＣ濃度Ｎｓが第１層１６２中のＣ濃度Ｎｅよりも相対的に高くなっているが、第２層１６４中のＣ濃度Ｎｓは高くても１×１０１８ａｔ・ｃｍ－３以下となっている。電子供給層１６０中におけるＣ濃度が１×１０１８ａｔ・ｃｍ－３超であると、たとえＣ濃度が高い部分が電子供給層１６０のうちの表面側の領域であったとしても、電子供給層１６０のうちの表面側の領域で電子トラップが増大してしまう可能性がある。このため、電子供給層１６０のうちの表面側の領域中における電子トラップに電子が捕獲されることで、電子走行層１４０中の２次元電子ガスが空乏化しうる。その結果、電流コラプスが生じてしまう可能性がある。
これに対し、電子供給層１６０中におけるＣ濃度を１×１０１８ａｔ・ｃｍ－３以下とすることにより、電子供給層１６０のうちの表面側の領域でＣ濃度が高くなっていたとしても、当該領域での電子トラップの増大を抑制することができる。これにより、電子走行層１４０中の２次元電子ガスの空乏化を抑制することができる。その結果、電流コラプスを抑制することができる。
これに対し、電子供給層１６０中におけるＣ濃度を１×１０１８ａｔ・ｃｍ－３以下とすることにより、電子供給層１６０のうちの表面側の領域でＣ濃度が高くなっていたとしても、当該領域での電子トラップの増大を抑制することができる。これにより、電子走行層１４０中の２次元電子ガスの空乏化を抑制することができる。その結果、電流コラプスを抑制することができる。
【0032】
なお、電子供給層１６０中におけるＣ濃度（Ｎｅ，Ｎｓ）は、例えば、５×１０１５ａｔ・ｃｍ－３以上である。電子供給層１６０中におけるＣ濃度が５×１０１５ａｔ・ｃｍ－３未満であると、例えば、電子供給層１６０の成長温度を過剰に高くする必要がある。
この場合、電子供給層１６０の表面が荒れてしまい、ゲートリーク電流が増大する可能性がある。これに対し、電子供給層１６０中におけるＣ濃度を５×１０１５ａｔ・ｃｍ－３以上とすることにより、電子供給層１６０の成長温度をＡｌＧａＮの結晶成長に適した温度範囲内とすることができる。これにより、電子供給層１６０の表面荒れを抑制し、電子供給層１６０の表面を平滑にすることができる。その結果、ゲートリーク電流を低減することができる。
この場合、電子供給層１６０の表面が荒れてしまい、ゲートリーク電流が増大する可能性がある。これに対し、電子供給層１６０中におけるＣ濃度を５×１０１５ａｔ・ｃｍ－３以上とすることにより、電子供給層１６０の成長温度をＡｌＧａＮの結晶成長に適した温度範囲内とすることができる。これにより、電子供給層１６０の表面荒れを抑制し、電子供給層１６０の表面を平滑にすることができる。その結果、ゲートリーク電流を低減することができる。
【0033】
また、例えば、電子供給層１６０のうちの表面側の領域中におけるＡｌ組成比ｘは、電子供給層１６０のうちの電子走行層１４０側の領域中におけるＡｌ組成比ｘよりも低くなっている。本実施形態では、例えば、第２層１６４中におけるＡｌ組成比ｘは、第１層１６２中におけるＡｌ組成比ｘよりも低い。これにより、第２層１６４を構成する結晶の島状成長を抑制することができ、第２層１６４の表面荒れを抑制することができる。その結果、ゲートリーク電流を低減することができる。一方で、第１層１６２中におけるＡｌ組成比ｘを第２層１６４中におけるＡｌ組成比ｘよりも相対的に高くすることで、第１層１６２から電子走行層１４０に対して加えられる圧縮応力を大きくすることができ、第１層１６２のバンドギャップと電子走行層１４０のバンドギャップとの差を大きくすることができる。その結果、電子走行層１４０中の２次元電子ガスを増加させることができる。
【0034】
なお、電子供給層１６０中のＡｌ組成比ｘ（第１層１６２および第２層１６４のそれぞれのＡｌ組成比ｘ）は、例えば、０．０５以上０．５以下、好ましくは０．１以上０．３５以下である。これにより、電子供給層１６０の島状成長を抑止しつつ、電子走行層１４０中に所定量の２次元電子ガスを誘起することができる。
【0035】
ここで、本実施形態では、電子供給層１６０のうちの電子走行層１４０側の領域（すなわち第１層１６２）中におけるＣ濃度を低くすることで、これと反対に、電子供給層１６０のうちの表面側の領域（すなわち第２層１６４）中におけるＣ濃度を相対的に高くすることができる。これにより、電子供給層１６０の表面側の領域を成長する際において、電子供給層１６０の表面を平滑にすることが可能な成長条件を適用することができる。その結果、電子供給層１６０の表面における局所的な凹部の形成を抑制することができる。
【0036】
具体的には、例えば、電子供給層１６０の表面（第２層１６４の表面）の面積に対する、電子供給層１６０の表面に形成された深さ１ｎｍ以上の凹部の面積を積算した値の比率（以下、凹部面積比率）は、例えば、１．２％以下、好ましくは０．８％以下とすることができる。電子供給層１６０の表面における凹部面積比率が１．２％超であると、電子供給層１６０の表面における局所的な凹部に電界が集中してしまう可能性がある。このため、ゲートリーク電流が増大してしまう可能性がある。電子供給層１６０の表面における凹部面積比率を１．２％以下とすることにより、すなわち、電子供給層１６０の表面における局所的な凹部を減少させることにより、電子供給層１６０の表面における電界集中を抑制することができる。これにより、ゲートリーク電流を低減することができる。なお、後述のように、電子供給層１６０の表面における凹部面積比率が０．８％超１．２％以下の範囲内において、ゲートリーク電流が急激に低減し、電子供給層１６０の表面における凹部面積比率が０．８％以下の範囲内において、ゲートリーク電流が小さい値でほぼ一定となることが分かっている。したがって、電子供給層１６０の表面における凹部面積比率を０．８％以下とすることにより、凹部面積比率に誤差が生じていてもゲートリーク電流のばらつきを小さくすることができ、ゲートリーク電流を安定的に低減することができる。
【0037】
なお、電子供給層１６０の表面における凹部面積比率の下限値は、電界集中を抑制する観点から、０％に近いほど好ましい。
【0038】
また、電子供給層１６０の表面におけるＲＭＳは、例えば、０．４ｎｍ以下であることが好ましい。このように電子供給層１６０の表面における巨視的な荒れを抑制することによっても、電子供給層１６０における電界集中を抑制することができる。
【0039】
電子供給層１６０の厚さは、例えば、５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とする。電子供給層１６０の厚さが５ｎｍ未満であると、ゲートリーク電流が大きくなる可能性がある。これに対し、電子供給層１６０の厚さを５ｎｍ以上とすることにより、ゲートリーク電流を低減することができる。さらに、電子供給層１６０の厚さを１０ｎｍ以上とすることにより、ゲートリーク電流を安定的に低減することができる。一方で、電子供給層１６０の厚さが５０ｎｍ超であると、閾値電圧が大きくなり、スイッチング特性が悪くなる可能性がある。これに対し、電子供給層１６０の厚さを５０ｎｍ以下とすることにより、閾値電圧を所定値以下とし、スイッチング特性を向上させることができる。電子供給層１６０の厚さを３０ｎｍ以下とすることにより、スイッチング特性を安定的に向上させることができる。
【0040】
本実施形態では、例えば、電子供給層１６０のうち、第１層１６２の厚さｄ１が第２層１６４の厚さｄ２よりも大きい（厚い）。Ｃ濃度Ｎｅが低い第１１６２の厚さを相対的に大きくすることにより、電子供給層１６０のうち電子トラップが低減された領域を広くすることができる。これにより、電流コラプスを安定的に抑制することができる。一方で、第２層１６４の厚さｄ２を相対的に小さくしても、第２層１６４の表面を充分に平滑にすることができる。このように、第１層１６２および第２層１６４のそれぞれの機能に応じて、それぞれの厚さを異ならせることができる。
【0041】
具体的には、第１層１６２の厚さｄ１は、例えば、５ｎｍ以上４０ｎｍ以下であり、第２層１６４の厚さｄ２は、例えば、２ｎｍ以上１０ｎｍ以下である。
【0042】
【0043】
図２に示すように、本実施形態の半導体装置２０は、例えば、上記した窒化物半導体積層物１０を用いて製造されるものであり、ＨＥＭＴとして構成されている。具体的には、半導体装置２０は、例えば、基板１００と、電子走行層１４０と、電子供給層１６０と、ゲート電極２１０と、ソース電極２２０と、ドレイン電極２３０と、保護膜３００と、を有している。
【0044】
（電極）
ゲート電極２１０は、電子供給層１６０上に設けられている。ゲート電極２１０は、例えば、ニッケル（Ｎｉ）と金（Ａｕ）との複層構造（Ｎｉ／Ａｕ）からなっている。なお、本命最初においてＸ／Ｙの複層構造と記載した場合、Ｘ、Ｙの順で積層したことを示している。
ゲート電極２１０は、電子供給層１６０上に設けられている。ゲート電極２１０は、例えば、ニッケル（Ｎｉ）と金（Ａｕ）との複層構造（Ｎｉ／Ａｕ）からなっている。なお、本命最初においてＸ／Ｙの複層構造と記載した場合、Ｘ、Ｙの順で積層したことを示している。
【0045】
ソース電極２２０は、電子供給層１６０上に設けられ、ゲート電極２１０から所定距離離れた位置に配置されている。ソース電極２２０は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）との複層構造（Ｔｉ／Ａｌ）からなっている。
【0046】
ドレイン電極２３０は、電子供給層１６０上に設けられ、ゲート電極２１０を挟んでソース電極２２０と反対側にゲート電極２１０から所定距離離れた位置に配置されている。
ドレイン電極２３０は、ソース電極２２０と同様に、例えば、ＴｉとＡｌとの複層構造からなっている。なお、ソース電極２２０およびドレイン電極２３０では、Ｔｉ／Ａｌの複層構造上にＮｉ／Ａｕの複層構造が積層されていてもよい。
ドレイン電極２３０は、ソース電極２２０と同様に、例えば、ＴｉとＡｌとの複層構造からなっている。なお、ソース電極２２０およびドレイン電極２３０では、Ｔｉ／Ａｌの複層構造上にＮｉ／Ａｕの複層構造が積層されていてもよい。
【0047】
（保護膜）
保護膜３００は、電子供給層１６０等の表面を保護し、電子供給層１６０等の劣化を抑制するよう構成されている。具体的には、保護膜３００は、少なくとも、ゲート電極２１０およびソース電極２２０の間と、ゲート電極２１０およびドレイン電極２３０の間と、ソース電極２２０またはドレイン電極２３０の外側とにおける電子供給層１６０の表面を覆うように設けられている。保護膜３００は、例えば、窒化シリコン（ＳｉＮ）からなっている。
保護膜３００は、電子供給層１６０等の表面を保護し、電子供給層１６０等の劣化を抑制するよう構成されている。具体的には、保護膜３００は、少なくとも、ゲート電極２１０およびソース電極２２０の間と、ゲート電極２１０およびドレイン電極２３０の間と、ソース電極２２０またはドレイン電極２３０の外側とにおける電子供給層１６０の表面を覆うように設けられている。保護膜３００は、例えば、窒化シリコン（ＳｉＮ）からなっている。
【0048】
なお、電子走行層１４０内に、平面視でソース電極２２０、ゲート電極２１０およびドレイン電極２３０を含むデバイス領域の周囲を囲むように、窒素（Ｎ）イオンがイオン注入されていてもよい。これにより、デバイス領域の外側の二次元電子ガスを不活性化して、隣接するデバイス領域間の絶縁性を確保することができる。
【0049】
また、電子走行層１４０および電子供給層１６０内に、平面視でソース電極２２０およびドレイン電極２３０のそれぞれに重なる領域に、シリコン（Ｓｉ）イオンがイオン注入されていてもよい。これにより、ソース電極２２０およびドレイン電極２３０のそれぞれのコンタクト抵抗を低減することができる。なお、この場合、Ｓｉイオンは、例えば、電子供給層１６０の表面から深さ５０ｎｍ程度にピークが位置するようなプロファイルを有していることが好ましい。
【0050】
（特性）
本実施形態では、電子供給層１６０中のＣ濃度や電子供給層１６０の表面の凹部面積比率が所定の要件を満たすことで、半導体装置２０は、以下の特性を満たす。
本実施形態では、電子供給層１６０中のＣ濃度や電子供給層１６０の表面の凹部面積比率が所定の要件を満たすことで、半導体装置２０は、以下の特性を満たす。
【0051】
ここで、ゲート電極およびソース電極の間に＋６Ｖの電圧を印加した状態で、ドレイン電極２３０およびソース電極２２０の間に＋１０Ｖの電圧を印加したときに、ドレイン電極２３０およびソース電極２２０の間に流れる電流から求められる半導体装置２０のオン抵抗について、ゲート電極２１０およびソース電極２２０の間の電圧を０Ｖとし、ドレイン電極２３０およびソース電極２２０の間に＋３００Ｖの電圧を所定時間印加するストレスを半導体装置２０に与える前のオン抵抗に対する、当該ストレスを半導体装置２０に与えた後のオン抵抗の比率を、電流コラプスの指標値（電流コラプス率）Ｘとする。なお、電流がドレイン電極２３０からソース電極２２０に向かって流れる場合の電圧を＋（プラス）とする。
【0052】
また、ゲート電極２１０およびソース電極２２０の間に－１０Ｖの電圧を印加したときに、ゲート電極２１０およびソース電極２２０の間に流れるゲートリーク電流をＹ（Ａ／ｍｍ）とする。なお、電流がゲート電極２１０からソース電極２２０に向かって流れる場合の電圧を＋（プラス）とする。
【0053】
このとき、本実施形態の半導体装置２０は、例えば、以下の式（１）を満たす。
Ｙ≦２×１０４ｅｘｐ（－１７．８Ｘ） ・・・（１）
（ただし、Ｘ≧１、Ｙ＞０）
式（１）は、後述の図７において矢印の範囲に相当する。
Ｙ≦２×１０４ｅｘｐ（－１７．８Ｘ） ・・・（１）
（ただし、Ｘ≧１、Ｙ＞０）
式（１）は、後述の図７において矢印の範囲に相当する。
【0054】
このように、本実施形態の半導体装置２０では、電子供給層１６０中のＣ濃度や電子供給層１６０の表面の凹部面積比率が所定の要件を満たすことで、電流コラプスを抑制することと、ゲートリーク電流を低減することとを両立することができる。これにより、電流コラプスの指標値Ｘとゲートリーク電流Ｙとについて、上記式（１）を満たすことができる。上記式（１）の範囲は、電流コラプスとゲートリーク電流とがトレードオフの関係を有していた従来の半導体装置では実現できなかった範囲である。したがって、本実施形態では、従来の半導体装置よりも半導体装置２０の信頼性を向上させることができる。
【0055】
（３）窒化物半導体積層物の製造方法および半導体装置の製造方法
次に、図１および図２を用い、本実施形態の窒化物半導体積層物の製造方法および半導体装置の製造方法について説明する。以下、ステップをＳと略している。
次に、図１および図２を用い、本実施形態の窒化物半導体積層物の製造方法および半導体装置の製造方法について説明する。以下、ステップをＳと略している。
【0056】
本実施形態では、例えば、有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）装置を用い、以下の手順により、窒化物半導体積層物１０を形成する。
【0057】
（Ｓ１１０：基板用意工程）
まず、基板１００として、例えば、ポリタイプ４Ｈの半絶縁性ＳｉＣ基板を用意する。
まず、基板１００として、例えば、ポリタイプ４Ｈの半絶縁性ＳｉＣ基板を用意する。
【0058】
（Ｓ１２０：電子走行層形成工程）
まず、基板１００として、例えば、ポリタイプ４Ｈの半絶縁性ＳｉＣ基板を用意する。
そして、ＭＯＶＰＥ装置の処理室内に、基板１００を搬入する。そして、処理室内に水素（Ｈ２）ガス（または、Ｈ２ガスおよび窒素（Ｎ２）ガスの混合ガス）を供給し、基板１００の温度を核生成層の所定の成長温度（例えば１１５０℃以上１２５０℃以下）まで上昇させる。基板１００の温度が所定の成長温度となったら、例えば、ＩＩＩ族原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガスと、Ｖ族原料ガスとしてアンモニア（ＮＨ３）ガスとを、基板１００に対して供給する。これにより、基板１００上にＡｌＮからなる核生成層を成長させる。所定の厚さの核生成層の成長が完了したら、ＴＭＡガスの供給を停止する。なお、このとき、ＮＨ３ガスの供給を継続する。
まず、基板１００として、例えば、ポリタイプ４Ｈの半絶縁性ＳｉＣ基板を用意する。
そして、ＭＯＶＰＥ装置の処理室内に、基板１００を搬入する。そして、処理室内に水素（Ｈ２）ガス（または、Ｈ２ガスおよび窒素（Ｎ２）ガスの混合ガス）を供給し、基板１００の温度を核生成層の所定の成長温度（例えば１１５０℃以上１２５０℃以下）まで上昇させる。基板１００の温度が所定の成長温度となったら、例えば、ＩＩＩ族原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガスと、Ｖ族原料ガスとしてアンモニア（ＮＨ３）ガスとを、基板１００に対して供給する。これにより、基板１００上にＡｌＮからなる核生成層を成長させる。所定の厚さの核生成層の成長が完了したら、ＴＭＡガスの供給を停止する。なお、このとき、ＮＨ３ガスの供給を継続する。
【0059】
次に、基板１００の温度を電子走行層１４０の所定の成長温度（例えば１０００℃以上１１００℃以下）に調整する。そして、基板１００の温度が所定の成長温度となったら、ＮＨ３ガスの供給を継続した状態で、例えば、ＩＩＩ族原料ガスとしてトリメチルガリウム（ＴＭＧ）ガスを供給する。これにより、核生成層上に単結晶のＧａＮからなる電子走行層１４０をエピタキシャル成長させる。所定の厚さの電子走行層１４０の成長が完了したら、ＴＭＧガスの供給を停止する。なお、このとき、ＮＨ３ガスの供給を継続する。
【0060】
（Ｓ１３０：電子供給層形成工程）
次に、例えば、基板１００の温度を電子供給層１６０の所定の成長温度とする。そして、基板１００の温度が所定の成長温度となったら、ＮＨ３ガスの供給を継続した状態で、例えば、ＩＩＩ族原料ガスとしてＴＭＧガスおよびＴＭＡガスを供給する。これにより、電子走行層１４０上に単結晶のＡｌＧａＮからなる電子供給層１６０をエピタキシャル成長させる。
次に、例えば、基板１００の温度を電子供給層１６０の所定の成長温度とする。そして、基板１００の温度が所定の成長温度となったら、ＮＨ３ガスの供給を継続した状態で、例えば、ＩＩＩ族原料ガスとしてＴＭＧガスおよびＴＭＡガスを供給する。これにより、電子走行層１４０上に単結晶のＡｌＧａＮからなる電子供給層１６０をエピタキシャル成長させる。
【0061】
このとき、例えば、電子供給層１６０のうちの電子走行層１４０側の領域中におけるＣ濃度が、電子供給層１６０のうちの表面側の領域中におけるＣ濃度よりも低く、且つ、電子供給層１６０の表面における凹部面積比率が１．２％以下となるように、電子供給層１６０を形成する。本実施形態では、電子供給層１６０が上記要件を満たすよう、例えば、以下のように第１層１６２および第２層１６４をこの順で成長させる。
【0062】
例えば、電子供給層１６０のうちの電子走行層１４０側の領域を形成する際の基板１００の温度を、電子供給層１６０のうちの表面側の領域を形成する際の基板１００の温度よりも高くする。つまり、本実施形態では、例えば、第１層１６２の成長温度を第２層１６４の成長温度よりも高くする。これにより、第１層１６２の成長時に、ＩＩＩ族有機原料ガス中のＩＩＩ族元素とＣとの結合が切れることなく第１層１６２中に残存してしまうことを抑制することができる。その結果、第１層１６２中におけるＣ濃度Ｎｅを、第２層１６４中におけるＣ濃度Ｎｓよりも低くすることができる。一方で、第２層１６４の成長温度を第１層１６２の成長温度よりも低くすることで、第２層１６４を緩やかに成長させることができ、第２層１６４の表面における局所的な凹部の形成を抑制することができる。
これにより、第２層１６４の表面における凹部面積比率を１．２％以下とすることができる。
これにより、第２層１６４の表面における凹部面積比率を１．２％以下とすることができる。
【0063】
なお、第２層１６４の成長温度を第１層１６２の成長温度よりも低くすることで、第２層１６４中におけるＡｌ組成比ｘを、第１層１６２中におけるＡｌ組成比ｘよりも低くすることができる。これにより、第２層１６４を構成する結晶の島状成長を抑制することができ、第２層１６４の表面荒れを抑制することができる。
【0064】
このとき、電子供給層１６０のうちの電子走行層１４０側の領域を形成する際の基板１００の温度と、電子供給層１６０のうちの表面側の領域を形成する際の基板１００の温度との差（温度差）を、例えば、３０℃以上１００℃以下とする。つまり、本実施形態では、例えば、第１層１６２の成長温度と第２層１６４の成長温度との差を、３０℃以上１００℃以下とする。温度差が３０℃未満であると、第１層１６２中におけるＣ濃度Ｎｅを低くすることができないか、或いは、第２層１６４の表面が荒れてしまう可能性がある。これに対し、温度差を３０℃以上とすることにより、第１層１６２中におけるＣ濃度Ｎｅを、第２層１６４中におけるＣ濃度Ｎｓよりも低くしつつ、第２層１６４の表面における凹部面積比率を１．２％以下とすることができる。一方で、温度差が１００℃超であると、例えば、第１層１６２の成長温度を過剰に高くする必要がある。この場合、第１層１６２の表面が荒れてしまい、その影響を受けて、第２層１６４の表面を平滑にすることが困難となる。これに対し、温度差を１００℃以下とすることにより、例えば、第１層１６２の成長温度をＡｌＧａＮの結晶成長に適した温度範囲内とすることができる。これにより、第１層１６２の表面荒れを抑制し、第２層１６４の表面を平滑にすることができる。本実施形態では、第２層１６４の表面における凹部面積比率を１．２％以下とすることができる。
【0065】
具体的には、第１層１６２の成長温度を、例えば、１１００℃以上１２５０℃以下とし、第２層１６４の成長温度を、例えば、１０００℃以上１１５０℃とする。そして、それぞれの成長温度の範囲内で、上記温度差を満たすようにする。これにより、第１層１６２中におけるＣ濃度Ｎｅを、第２層１６４中におけるＣ濃度Ｎｓよりも低くしつつ、第２層１６４の表面における凹部面積比率を１．２％以下とすることができる。
【0066】
なお、このとき、以下のように、成長温度以外の条件を制御することで、電子供給層１６０が上記要件を満たすようにしてもよい。
【0067】
例えば、電子供給層１６０のうちの電子走行層１４０側の領域を形成する際のＶ／ＩＩＩ比（ＩＩＩ族原料ガスの流量に対するＶ族原料ガスの流量の比率）を、電子供給層１６０のうちの表面側の領域を形成する際のＶ／ＩＩＩ比よりも高くする。つまり、本実施形態では、例えば、第１層１６２の成長時のＶ／ＩＩＩ比を、第２層１６４の成長時のＶ／ＩＩＩ比よりも高くする。これにより、第１層１６２中におけるＣ濃度Ｎｅを、第２層１６４中におけるＣ濃度Ｎｓよりも低くすることができる。なお、この場合、Ｖ／ＩＩＩ比とともに、成長温度を変化させてもよい。
【0068】
所定の厚さの電子供給層１６０の成長が完了したら、ＴＭＧガスおよびＴＭＡガスの供給を停止し、基板１００の温度を電子供給層１６０の成長温度から低下させる。なお、このとき、通常は、Ｈ２ガスを停止し、Ｎ２ガスを供給するとともに、ＮＨ３ガスの供給を継続する（電子走行層１４０および電子供給層１６０の成長中にＨ２ガスとともにＮ２ガスが供給されていた場合は、Ｈ２ガスを停止し、Ｎ２ガスおよびＮＨ３ガスの供給を継続する）。そして、窒化物半導体積層物１０の温度が５００℃以下となったら、ＮＨ３ガスの供給を停止し、ＭＯＶＰＥ装置の処理室内の雰囲気をＮ２ガスのみへ置換して大気圧に復帰させる。
【0069】
このとき、例えば、所定厚さの電子供給層１６０を形成した後に、基板１００の温度を電子供給層１６０の成長温度から低下させるときの冷却温度を１．０℃／ｓ以上とする。
これにより、電子供給層１６０の表面からのＧａの蒸発を抑制することができる。これにより、電子供給層１６０の表面側の領域中におけるＡｌ組成比ｘを所定値（例えば電子供給層１６０の電子走行層１４０側の領域中におけるＡｌ組成比ｘよりも低い値）に維持することができる。また、冷却温度を１．０℃／ｓ以上とすることで、原理は不明ではあるが、電子供給層１６０の表面における局所的な凹部の発生を抑制することができる。
これにより、電子供給層１６０の表面からのＧａの蒸発を抑制することができる。これにより、電子供給層１６０の表面側の領域中におけるＡｌ組成比ｘを所定値（例えば電子供給層１６０の電子走行層１４０側の領域中におけるＡｌ組成比ｘよりも低い値）に維持することができる。また、冷却温度を１．０℃／ｓ以上とすることで、原理は不明ではあるが、電子供給層１６０の表面における局所的な凹部の発生を抑制することができる。
【0070】
また、このとき、例えば、所定厚さの電子供給層１６０を形成した後に、基板１００の温度を電子供給層１６０の成長温度から低下させるときに、電子供給層１６０の表面に対してＨ２ガス又はヘリウム（Ｈｅ）ガスを供給してもよい。つまり、本実施形態では、降温時にＮ２ガスおよびＮＨ３ガスに加えてＨ２ガス又はＨｅガスを供給してもよい。Ｈ２ガスの比熱（約１４０００Ｊ／（ｋｇ・Ｋ））や、Ｈｅガスの比熱（約５０００Ｊ／（ｋｇ・Ｋ））は、Ｎ２ガスの比熱（約１０００Ｊ／（ｋｇ・Ｋ））やＮＨ３ガスの比熱（約２０００Ｊ／（ｋｇ・Ｋ））よりも大きい。したがって、比熱の大きいＨ２ガス又はＨｅガスを電子供給層１６０の表面に対して供給することで、電子供給層１６０の表面の冷却効率を向上させることができる。これにより、電子供給層１６０の表面からのＧａの蒸発を抑制することができ、電子供給層１６０の表面側の領域中におけるＡｌ組成比ｘを所定値に維持することができる。また、電子供給層１６０の表面における局所的な凹部の発生を抑制することができる。
【0071】
その後、窒化物半導体積層物１０が搬出可能な温度にまで低下したら、窒化物半導体積層物１０を処理室内から搬出する。
【0072】
以上により、図１に示す本実施形態の窒化物半導体積層物１０が製造される。
【0073】
（Ｓ１４０：電極形成工程）
次に、電子供給層１６０上にレジスト膜を形成し、平面視でソース電極２２０およびドレイン電極２３０が形成されることとなる領域が開口となるようにレジスト膜をパターニングする。そして、例えば、電子ビーム蒸着法により、電子供給層１６０およびレジスト膜を覆うようにＴｉ／Ａｌの複層構造（またはＴｉ／Ａｌ／Ｎｉ／Ａｕの複層構造）を形成する。そして、所定の溶媒を用い、リフトオフによりレジスト膜を除去することで、上記所定領域にソース電極２２０およびドレイン電極２３０を形成する。そして、窒化物半導体積層物１０を、Ｎ２雰囲気中において所定の温度で所定時間アニール処理する（例えば、６５０℃３分間）。これにより、ソース電極２２０およびドレイン電極２３０のそれぞれを電子供給層１６０に対してオーミック接合させることができる。
次に、電子供給層１６０上にレジスト膜を形成し、平面視でソース電極２２０およびドレイン電極２３０が形成されることとなる領域が開口となるようにレジスト膜をパターニングする。そして、例えば、電子ビーム蒸着法により、電子供給層１６０およびレジスト膜を覆うようにＴｉ／Ａｌの複層構造（またはＴｉ／Ａｌ／Ｎｉ／Ａｕの複層構造）を形成する。そして、所定の溶媒を用い、リフトオフによりレジスト膜を除去することで、上記所定領域にソース電極２２０およびドレイン電極２３０を形成する。そして、窒化物半導体積層物１０を、Ｎ２雰囲気中において所定の温度で所定時間アニール処理する（例えば、６５０℃３分間）。これにより、ソース電極２２０およびドレイン電極２３０のそれぞれを電子供給層１６０に対してオーミック接合させることができる。
【0074】
次に、電子供給層１６０、ソース電極２２０およびドレイン電極２３０を覆うようにレジスト膜を形成し、平面視でゲート電極２１０が形成されることとなる領域が開口となるようにレジスト膜をパターニングする。そして、例えば電子ビーム蒸着法により、電子供給層１６０およびレジスト膜を覆うようにＮｉ／Ａｕの複層構造を形成する。そして、所定の溶媒を用い、リフトオフによりレジスト膜を除去することで、上記所定領域にゲート電極２１０を形成する。そして、窒化物半導体積層物１０を、Ｎ２雰囲気中において所定の温度で所定時間アニール処理する（例えば、４５０℃１０分間）。
【0075】
（Ｓ１５０：保護膜形成工程）
次に、例えば、Ｐ－ＣＶＤ法により、電子供給層１６０および各電極を覆うように、ＳｉＮからなる保護膜３００を形成する。そして、各電極の上面の一部のみが露出するように、保護膜３００をパターニングする。これにより、ゲート電極２１０およびソース電極２２０の間と、ゲート電極２１０およびドレイン電極２３０の間と、ソース電極２２０またはドレイン電極２３０の外側とにおける電子供給層１６０の表面を覆うように保護膜３００が形成される。
次に、例えば、Ｐ－ＣＶＤ法により、電子供給層１６０および各電極を覆うように、ＳｉＮからなる保護膜３００を形成する。そして、各電極の上面の一部のみが露出するように、保護膜３００をパターニングする。これにより、ゲート電極２１０およびソース電極２２０の間と、ゲート電極２１０およびドレイン電極２３０の間と、ソース電極２２０またはドレイン電極２３０の外側とにおける電子供給層１６０の表面を覆うように保護膜３００が形成される。
【0076】
以上により、図２に示す本実施形態の半導体装置２０が製造される。
【0077】
（４）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
【0078】
（ａ）電子供給層１６０のうちの電子走行層１４０側の領域中におけるＣ濃度Ｎｅを、電子供給層１６０のうちの表面側の領域中におけるＣ濃度Ｎｓよりも低くすることで、電子供給層１６０のうちの電子走行層１４０の二次元電子ガス付近における電子トラップを減少させることができる。これにより、電流コラプスを抑制することができる。
【0079】
一方で、電子供給層１６０のうちの表面側の領域中におけるＣ濃度Ｎｓを相対的に高くすることができる。これにより、電子供給層１６０の表面側の領域を成長する際において、電子供給層１６０の表面を平滑にすることが可能な成長条件（例えば低い成長温度等）を適用することができる。このような成長条件で電子供給層１６０の表面側の領域を成長させることで、電子供給層１６０の表面における局所的な凹部の形成を抑制することができる。具体的には、電子供給層１６０の表面における凹部面積比率を１．２％以下とすることができる。その結果、電子供給層１６０の表面における電界集中を抑制し、ゲートリーク電流を低減することができる。
【0080】
このようにして、本実施形態によれば、電流コラプスを抑制することと、ゲートリーク電流を低減することとを両立することが可能となる。
【0081】
（ｂ）電子供給層１６０のうちの表面側の領域中におけるＣ濃度Ｎｓに対する、電子供給層１６０のうちの電子走行層１４０側の領域中におけるＣ濃度Ｎｅの比率Ｎｅ／Ｎｓは、０．７未満である。これにより、電子供給層１６０のうちの電子走行層１４０側の領域中の電子トラップを充分に減少させることができる。これにより、電流コラプスを充分に抑制することができ、例えば、電流コラプスの指標値Ｘを１．２以下とすることができる。
【0082】
（ｃ）電子供給層１６０中におけるＣ濃度は、１×１０１８ａｔ・ｃｍ－３以下である。
言い換えれば、電子供給層１６０のうちＣ濃度が相対的に高い表面側の領域であっても、該領域中におけるＣ濃度は、高くても１×１０１８ａｔ・ｃｍ－３以下である。これにより、電子供給層１６０全体としての電子トラップを減少させることができ、特に電子供給層１６０の表面側の領域における電子トラップの集中を抑制することができる。その結果、電流コラプスを安定的に抑制することができる。
言い換えれば、電子供給層１６０のうちＣ濃度が相対的に高い表面側の領域であっても、該領域中におけるＣ濃度は、高くても１×１０１８ａｔ・ｃｍ－３以下である。これにより、電子供給層１６０全体としての電子トラップを減少させることができ、特に電子供給層１６０の表面側の領域における電子トラップの集中を抑制することができる。その結果、電流コラプスを安定的に抑制することができる。
【0083】
（ｄ）本実施形態では、電子供給層１６０は第１層１６２および第２層１６４を有し、第１層１６２中におけるＣ濃度Ｎｅは、第２層１６４中におけるＣ濃度Ｎｓよりも低くなっている。これにより、電子走行層１４０の２次元電子ガスに近い第１層１６２中の電子トラップを減少させることができる。その結果、電流コラプスを安定的に抑制することができる。また、第２層１６４を成長する際において、第２層１６４の表面を平滑にすることが可能な成長条件（例えば低い成長温度等）を適用することができる。その結果、第２層１６４の表面における電界集中を抑制し、ゲートリーク電流を低減することができる。
【0084】
また、後述の変形例のようにＣ濃度が傾斜した分布（グラデーション分布）を有する電子供給層１６０を形成する場合と比較して、第１層１６２および第２層１６４のそれぞれの成長条件を容易に制御することができる。
【0085】
（ｅ）電子供給層１６０のうちの表面側の領域中におけるＡｌ組成比ｘは、電子供給層１６０のうちの電子走行層１４０側の領域中におけるＡｌ組成比ｘよりも低い。これにより、電子供給層１６０のうちの表面側の領域における結晶の島状成長を抑制し、電子供給層１６０の表面荒れを抑制することができる。
【0086】
一方で、電子供給層１６０のうちの電子走行層１４０側の領域中におけるＡｌ組成比ｘを相対的に高くすることで、電子供給層１６０から電子走行層１４０に対して加えられる圧縮応力を大きくするとともに、電子供給層１６０のバンドギャップを広くすることができる。その結果、電子走行層１４０中の２次元電子ガスを増加させることができる。
【0087】
また、電子供給層１６０のうちの電子走行層１４０側の領域中におけるＣ濃度Ｎｅを、電子供給層１６０のうちの表面側の領域中におけるＣ濃度Ｎｓよりも低くすることと、電子供給層１６０のうちの表面側の領域中におけるＡｌ組成比ｘを、電子供給層１６０のうちの電子走行層１４０側の領域中におけるＡｌ組成比ｘよりも低くすることとを組み合わせることで、電子供給層１６０の表面に局所的な凹部がより発生し難くなる。これにより、電子供給層１６０のうちの表面側の領域を成長させる際に、電子供給層１６０の表面を平滑にしつつ、例えば、成長温度を高くすることができる。このように成長温度を高くすることで、電子供給層１６０のうちの表面側の領域中におけるＣ濃度Ｎｓ（すなわち、電子供給層１６０のＣ濃度の最大値）を低くすることができる。その結果、電流コラプスを確実に抑制することが可能となる。
【0088】
（ｆ）電子供給層形成工程Ｓ１３０では、電子供給層１６０のうちの電子走行層１４０側の領域を形成する際の基板１００の温度を、電子供給層１６０のうちの表面側の領域を形成する際の基板１００の温度よりも高くする。これにより、電子供給層１６０のうちの電子走行層１４０側の領域の成長時に、ＩＩＩ族有機原料ガス中のＩＩＩ族元素とＣとの結合が切れることなく電子供給層１６０のうちの電子走行層１４０側の領域中に残存してしまうことを抑制することができる。その結果、電子供給層１６０のうちの電子走行層１４０側の領域中におけるＣ濃度Ｎｅを、電子供給層１６０のうちの表面側の領域中におけるＣ濃度Ｎｓよりも低くすることができる。
【0089】
一方で、電子供給層１６０のうちの表面側の領域の成長温度を電子供給層１６０のうちの電子走行層１４０側の領域の成長温度よりも低くすることで、電子供給層１６０のうちの表面側の領域を緩やかに成長させることができ、電子供給層１６０の表面における局所的な凹部の形成を抑制することができる。
【0090】
（５）本実施形態の変形例
上述の実施形態では、電子供給層１６０が２層構造を有している場合について説明したが、電子供給層１６０は、以下に示す変形例のように変更することができる。上述の実施形態と異なる要素についてのみ説明し、上述の実施形態で説明した要素と実質的に同一の要素には、同一の符号を付してその説明を省略する。
上述の実施形態では、電子供給層１６０が２層構造を有している場合について説明したが、電子供給層１６０は、以下に示す変形例のように変更することができる。上述の実施形態と異なる要素についてのみ説明し、上述の実施形態で説明した要素と実質的に同一の要素には、同一の符号を付してその説明を省略する。
【0091】
（窒化物半導体積層物）
まず、図３を用い、本変形例の窒化物半導体積層物について説明する。図３（ａ）は、本実施形態の変形例に係る窒化物半導体積層物を示す断面図であり、（ｂ）は、電子供給層の厚さ方向の位置に対する、電子供給層中の炭素の濃度を示す図である。
まず、図３を用い、本変形例の窒化物半導体積層物について説明する。図３（ａ）は、本実施形態の変形例に係る窒化物半導体積層物を示す断面図であり、（ｂ）は、電子供給層の厚さ方向の位置に対する、電子供給層中の炭素の濃度を示す図である。
【0092】
図３（ａ）および（ｂ）に示すように、本変形例の窒化物半導体積層物１０は、例えば、単層により構成され、厚さ方向に対してＣ濃度が傾斜した分布を有している。なお、ここでいう「厚さ方向」とは、電子供給層１６０の表面から基板１００の表面に向かう方向（或いは基板１００の表面から電子供給層１６０の表面に向かう方向）のことをいう。
【0093】
図３（ｂ）に示すように、本変形例では、例えば、電子供給層１６０中におけるＣ濃度は、該電子供給層１６０の表面側から電子走行層１４０側に向かって徐々に低くなっている。これにより、電子走行層１４０の２次元電子ガスに近づくにつれて電子供給層１６０内の電子トラップを徐々に減少させることができる。その結果、電流コラプスを安定的に抑制することができる。一方で、電子供給層１６０中におけるＣ濃度を、該電子供給層１６０の電子走行層１４０側から表面側に向かって徐々に高くすることで、電子供給層１６０の表面側の領域を成長する際において、電子供給層１６０の表面に近づくにつれて、該表面を平滑にすることが可能な成長条件を徐々に適用していくことができる。電子供給層１６０の表面における電界集中を抑制し、ゲートリーク電流を低減することができる。
【0094】
具体的には、例えば、図３（ｂ）のＡの場合のように、電子供給層１６０の厚さ方向の位置（距離）に対する電子供給層１６０中におけるＣ濃度の傾き（以下、単に「Ｃ濃度の傾き」という）は、一定とすることができる。Ａの場合では、電子供給層１６０中における電子トラップの濃度の傾きをＣ濃度の傾きに倣って一定にすることができる。すなわち、電子供給層１６０の厚さ方向に電子トラップの濃度の変化が大きい部分の形成を抑制することができる。これにより、電流コラプスを安定的に抑制することができる。また、Ａの場合では、電子供給層１６０の成長条件（例えば成長温度）を線形に変化させることで、上記所定のＣ濃度の分布を容易に得ることができる。
【0095】
また、例えば、図３（ｂ）のＢの場合のように、Ｃ濃度の傾きの絶対値は、該電子供給層１６０の表面側から電子走行層１４０側に向かって徐々に小さくすることができる。Ｂの場合では、電子供給層１６０のうちの電子走行層１４０側の領域において、Ｃ濃度が低い領域を厚さ方向に広くすることができる。これにより、電子供給層１６０のうちの電子走行層１４０側の領域の電子トラップを減少させ易くことができる。したがって、Ｂの場合は、電流コラプスの抑制を優先する場合に特に有効である。
【0096】
また、例えば、図３（ｂ）のＣの場合のように、Ｃ濃度の傾きの絶対値は、該電子供給層１６０の表面側から電子走行層１４０側に向かって徐々に大きくすることができる。Ｃの場合では、電子供給層１６０のうちの表面側において、Ｃ濃度が高い領域を厚さ方向に広くすることができる。電子供給層１６０の表面を平滑にすることが可能な成長条件を適用する時間を長くすることができる。つまり、電子供給層１６０の表面の平滑性を制御し易くすることができる。したがって、Ｃの場合は、ゲートリーク電流の抑制を優先する場合に特に有効である。
【0097】
また、例えば、図３（ｂ）のＤの場合のように、Ｃ濃度の傾きの絶対値は、該電子供給層１６０の表面側から中間位置まで徐々に大きくなり、中間位置から電子走行層１４０側に向かって徐々に小さくすることができる。上述の実施形態のように電子供給層１６０を２層構造とした場合であっても、Ｃ濃度が意図せずにＤの場合のような非線形の分布を有する可能性がある。Ｄの場合であっても、上述の実施形態と同様な効果を得ることができる。また、Ｃ濃度が大きく変化する中間位置を調整することで、Ｂの場合またはＣの場合のいずれかと同様な効果を得ることができる。
【0098】
なお、本変形例においても、電子供給層１６０のうちＣ濃度が相対的に高い表面側の領域であっても、該領域中におけるＣ濃度は、高くても１×１０１８ａｔ・ｃｍ－３以下である。
【0099】
また、本変形例では、電子供給層１６０中におけるＡｌ組成比ｘが、該電子供給層１６０の電子走行層１４０側から表面側に向かって徐々に低くなっている。これにより、電子供給層１６０の表面側に近づくにつれて結晶の島状成長を徐々に抑制し、電子供給層１６０の表面荒れを抑制することができる。一方で、電子供給層１６０中におけるＡｌ組成比ｘを、該電子供給層１６０の表面側から電子走行層１４０側に向かって徐々に高くすることで、電子供給層１６０から電子走行層１４０に近づくにつれて、圧縮応力を徐々に大きくするとともに、バンドギャップを徐々に広くすることができる。その結果、電子走行層１４０中の２次元電子ガスを増加させることができる。また、本変形例によれば、電子供給層１６０中におけるＡｌ組成比ｘを連続的に変化させることで、Ａｌ組成比ｘの異なる界面の形成を抑制することができる。これにより、界面準位の形成を抑制することができる。この結果によっても、電流コラプスを安定的に抑制することができる。
【0100】
（製造方法）
電子供給層形成工程Ｓ１３０では、電子供給層１６０中におけるＣ濃度は、該電子供給層１６０の表面側から電子走行層１４０側に向かって徐々に低くなるように、電子供給層１６０の成長条件を制御する。例えば、電子供給層１６０を成長させていくにしたがって、電子供給層１６０の成長温度を徐々に低くしていく。または、例えば、電子供給層１６０を成長させていくにしたがって、Ｖ／ＩＩＩ比を徐々に小さくしていく。
電子供給層形成工程Ｓ１３０では、電子供給層１６０中におけるＣ濃度は、該電子供給層１６０の表面側から電子走行層１４０側に向かって徐々に低くなるように、電子供給層１６０の成長条件を制御する。例えば、電子供給層１６０を成長させていくにしたがって、電子供給層１６０の成長温度を徐々に低くしていく。または、例えば、電子供給層１６０を成長させていくにしたがって、Ｖ／ＩＩＩ比を徐々に小さくしていく。
【0101】
具体的には、例えば、図３（ｂ）のＡの場合では、電子供給層１６０を成長させていくにしたがって、電子供給層１６０の成長温度を線形に低くしていく。または、電子供給層１６０を成長させていくにしたがって、Ｖ／ＩＩＩ比を線形に小さくしていく。これにより、Ｃ濃度の傾きを一定とすることができる。
【0102】
例えば、図３（ｂ）のＢの場合では、電子供給層１６０を成長させていくにしたがって、電子供給層１６０の成長温度の低下量が小さい状態から、電子供給層１６０の成長温度の低下量を徐々に大きくしていく。または、電子供給層１６０を成長させていくにしたがって、Ｖ／ＩＩＩ比の減少量が小さい状態から、Ｖ／ＩＩＩ比の減少量を徐々に大きくしていく。このような成長条件により、Ｃ濃度の傾きの絶対値を、該電子供給層１６０の表面側から電子走行層１４０側に向かって徐々に小さくすることができる。
【0103】
例えば、図３（ｂ）のＣの場合では、電子供給層１６０を成長させていくにしたがって、電子供給層１６０の成長温度の低下量が大きい状態から、電子供給層１６０の成長温度の低下量を徐々に小さくしていく。または、電子供給層１６０を成長させていくにしたがって、Ｖ／ＩＩＩ比の減少量が大きい状態から、Ｖ／ＩＩＩ比の減少量を徐々に小さくしていく。このような成長条件により、Ｃ濃度の傾きの絶対値を、該電子供給層１６０の表面側から電子走行層１４０側に向かって徐々に大きくすることができる。
【0104】
例えば、図３（ｂ）のＤの場合では、電子供給層１６０を成長させていくにしたがって、電子供給層１６０の成長温度の低下量が小さい状態から、電子供給層１６０の成長温度の低下量を徐々に大きくしていき、電子供給層１６０の成長温度が所定温度となったら、電子供給層１６０の成長温度の低下量を徐々に小さくしていく。または、電子供給層１６０を成長させていくにしたがって、Ｖ／ＩＩＩ比の減少量が小さい状態から、Ｖ／ＩＩＩ比の減少量を徐々に大きくしていき、Ｖ／ＩＩＩ比が所定値となったら、Ｖ／ＩＩＩ比の減少量を徐々に小さくしていく。このような成長条件により、Ｃ濃度の傾きの絶対値を、該電子供給層１６０の表面側から中間位置まで徐々に大きくなり、中間位置から電子走行層１４０側に向かって徐々に小さくすることができる。
【0105】
（効果）
本変形例によれば、電子供給層１６０中におけるＣ濃度は、該電子供給層１６０の表面側から電子走行層１４０側に向かって徐々に低くなっている。これにより、上述のように、電流コラプスを安定的に抑制するとともに、ゲートリーク電流を低減することができる。
本変形例によれば、電子供給層１６０中におけるＣ濃度は、該電子供給層１６０の表面側から電子走行層１４０側に向かって徐々に低くなっている。これにより、上述のように、電流コラプスを安定的に抑制するとともに、ゲートリーク電流を低減することができる。
【0106】
また、本変形例によれば、電子供給層１６０中におけるＣ濃度を連続的に変化させることで、Ｃ濃度の異なる界面の形成を抑制することができる。これにより、Ｃ濃度の異なる界面の荒れを抑制することができる。その結果、電子供給層１６０の表面を平滑にすることができ、ゲートリーク電流を低減することができる。また、界面の形成を抑制することで、界面準位の形成を抑制することができる。その結果、電流コラプスを安定的に抑制することができる。
【0107】
また、本変形例によれば、成長条件の不連続な切替を行うことなく、成長条件を連続的に変化させることができる。これにより、成長条件の切替に伴うタイムラグの発生（例えば所定温度差が生じるまでのタイムラグ等）を抑制することができる。その結果、窒化物半導体積層物１０および半導体装置２０の生産性を向上させることができる。
【0108】
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【0109】
上述の実施形態では、基板１００がＳｉＣ基板として構成されている場合について説明したが、基板１００は、ＧａＮ自立基板、サファイア基板、またはダイヤモンド基板として構成されていてもよい。
【0110】
上述の実施形態では、核生成層がＡｌＮからなっている場合について説明したが、核生成層は、ＡｌＮ以外のＩＩＩ族窒化物半導体からなっていてもよく、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体、すなわち、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体からなっていてもよい。
【0111】
上述の実施形態では、電子走行層１４０を構成する第１のＩＩＩ族窒化物半導体がＧａＮである場合について説明したが、電子走行層１４０を構成する第１のＩＩＩ族窒化物半導体は、ＧａＮ以外のＩＩＩ族窒化物半導体であってもよい。具体的には、第１のＩＩＩ族窒化物半導体は、例えば、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体、すなわち、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体であってもよい。
【0112】
上述の実施形態では、電子供給層１６０を構成する第２のＩＩＩ族窒化物半導体がＡｌＧａＮである場合について説明したが、電子供給層１６０を構成する第１のＩＩＩ族窒化物半導体は、電子走行層１４０を構成する第１のＩＩＩ族窒化物半導体よりも広いバンドギャップと、第１のＩＩＩ族窒化物半導体の格子定数よりも小さい格子定数とを有していれば、ＡｌＧａＮ以外のＩＩＩ族窒化物半導体であってもよい。具体的には、第２のＩＩＩ族窒化物半導体は、例えば、ＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体、すなわち、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体であってもよい。
【0113】
上述の実施形態では、第２層中におけるＡｌ組成比ｘは、第１層１６２中におけるＡｌ組成比ｘよりも低い場合について説明したが、第１層１６２中におけるＣ濃度が第２層１６４中におけるＣ濃度よりも低くければ、第２層１６４中におけるＡｌ組成比ｘが、第１層１６２中におけるＡｌ組成比ｘ以上であってもよい。
【0114】
上述の変形例では、電子供給層１６０中におけるＡｌ組成比ｘが、該電子供給層１６０の電子走行層１４０側から表面側に向かって徐々に低くなっている場合について説明したが、電子供給層１６０中におけるＣ濃度が該電子供給層１６０の表面側から電子走行層１４０側に向かって徐々に低くなっていれば、電子供給層１６０中におけるＡｌ組成比ｘが厚さ方向に一定であるか、或いは、該電子供給層１６０の電子走行層１４０側から表面側に向かって徐々に高くなっていてもよい。
【0115】
上述の実施形態では、電子供給層１６０が２層構造を有している場合について説明したが、電子供給層１６０中のＣ濃度や電子供給層１６０の表面の凹部面積比率が所定の要件を満たせば、電子供給層１６０が２層超の多層構造を有していてもよい。
【0116】
上述の実施形態では、ＭＯＶＰＥ装置を用いて窒化物半導体積層物１０を製造する場合について説明したが、ハイドライド気相成長装置（ＨＶＰＥ装置）を用いて窒化物半導体積層物１０を製造してもよい。
【0117】
上述の実施形態では、電子供給層１６０中のＣ濃度や電子供給層１６０の表面の凹部面積比率が所定の要件を満たすように、電子供給層１６０の成長温度やＶ／ＩＩＩ比を制御する場合について説明したが、上記以外の成長条件を制御してもよい。例えば、ＩＩＩ族原料ガスの流量（成長速度）を制御してもよい。
【実施例】
【0118】
以下、本発明の効果を裏付ける各種実験結果について説明する。
【0119】
（１）電流コラプス
（１－１）半導体装置の作製
以下の構成を有する半導体装置のサンプルを作製した。
（１－１）半導体装置の作製
以下の構成を有する半導体装置のサンプルを作製した。
【0120】
（構成）
基板：ポリタイプ４Ｈの半絶縁性ＳｉＣ基板
核生成層：厚さ２０ｎｍのＡｌＮ
電子走行層：厚さ１２００ｎｍのＧａＮ
電子供給層：
第１層：厚さ１７ｎｍのＡｌ０．２４Ｇａ０．７６Ｎ
第２層：厚さ３ｎｍのＡｌ０．１８Ｇａ０．８２Ｎ
第１層中におけるＣ濃度Ｎｅ：５×１０１６ａｔ・ｃｍ－３～５×１０１７ａｔ・ｃｍ－３
第２層中におけるＣ濃度Ｎｓ（共通）：５×１０１７ａｔ・ｃｍ－３
第２層中におけるＣ濃度Ｎｓに対する第１層中におけるＣ濃度Ｎｅの比率Ｎｅ／Ｎｓ：０．２～１（電子供給層成長条件）
第１層の成長温度：１０００～１２００℃
第２層の成長温度：１０００℃
基板：ポリタイプ４Ｈの半絶縁性ＳｉＣ基板
核生成層：厚さ２０ｎｍのＡｌＮ
電子走行層：厚さ１２００ｎｍのＧａＮ
電子供給層：
第１層：厚さ１７ｎｍのＡｌ０．２４Ｇａ０．７６Ｎ
第２層：厚さ３ｎｍのＡｌ０．１８Ｇａ０．８２Ｎ
第１層中におけるＣ濃度Ｎｅ：５×１０１６ａｔ・ｃｍ－３～５×１０１７ａｔ・ｃｍ－３
第２層中におけるＣ濃度Ｎｓ（共通）：５×１０１７ａｔ・ｃｍ－３
第２層中におけるＣ濃度Ｎｓに対する第１層中におけるＣ濃度Ｎｅの比率Ｎｅ／Ｎｓ：０．２～１（電子供給層成長条件）
第１層の成長温度：１０００～１２００℃
第２層の成長温度：１０００℃
【0121】
（１－２）評価
上記半導体装置のサンプルのそれぞれにおいて、ゲート電極およびソース電極の間の電圧を０Ｖとし、ドレイン電極およびソース電極の間に＋３００Ｖの電圧を１秒印加するストレスを印加した。その後、ゲート電極およびソース電極の間に＋６Ｖの電圧を印加した状態で、ドレイン電極およびソース電極の間に印加する電圧を変化させた。このとき、ドレイン電極およびソース電極の間に＋１０Ｖの電圧を印加したときに、ドレイン電極およびソース電極の間に流れる電流から求められる半導体装置のオン抵抗を測定した。また、このとき、ストレスを半導体装置に与える前のオン抵抗に対する、ストレスを半導体装置に与えた後のオン抵抗の比率を、電流コラプスの指標値として求めた。
上記半導体装置のサンプルのそれぞれにおいて、ゲート電極およびソース電極の間の電圧を０Ｖとし、ドレイン電極およびソース電極の間に＋３００Ｖの電圧を１秒印加するストレスを印加した。その後、ゲート電極およびソース電極の間に＋６Ｖの電圧を印加した状態で、ドレイン電極およびソース電極の間に印加する電圧を変化させた。このとき、ドレイン電極およびソース電極の間に＋１０Ｖの電圧を印加したときに、ドレイン電極およびソース電極の間に流れる電流から求められる半導体装置のオン抵抗を測定した。また、このとき、ストレスを半導体装置に与える前のオン抵抗に対する、ストレスを半導体装置に与えた後のオン抵抗の比率を、電流コラプスの指標値として求めた。
【0122】
（１－３）結果
図４（ａ）は、ドレインソース間電圧に対するドレイン電流を示す図であり、（ｂ）は、炭素濃度比（Ｎｅ／Ｎｓ）に対する電流コラプスの指標値を示す図である。
図４（ａ）に示すように、Ｎｅ／Ｎｓ＝１のサンプルでは、ドレインソース間電圧が高い領域においてドレイン電流が減少し、電流コラプスが生じていた。Ｎｅ／Ｎｓ＝１のサンプルでは、電子供給層中のＣ濃度が一様に高く、電子供給層中に多くの電子トラップが形成されていたため、電流コラプスが生じていたと考えられる。
図４（ａ）は、ドレインソース間電圧に対するドレイン電流を示す図であり、（ｂ）は、炭素濃度比（Ｎｅ／Ｎｓ）に対する電流コラプスの指標値を示す図である。
図４（ａ）に示すように、Ｎｅ／Ｎｓ＝１のサンプルでは、ドレインソース間電圧が高い領域においてドレイン電流が減少し、電流コラプスが生じていた。Ｎｅ／Ｎｓ＝１のサンプルでは、電子供給層中のＣ濃度が一様に高く、電子供給層中に多くの電子トラップが形成されていたため、電流コラプスが生じていたと考えられる。
【0123】
これに対し、Ｎｅ／Ｎｓ＝０．５のサンプルでは、ドレインソース間電圧が高い領域においてドレイン電流の減少を抑制し、電流コラプスを抑制することができることを確認した。つまり、電子供給層のうちの電子走行層側の領域中におけるＣ濃度Ｎｅを、電子供給層のうちの表面側の領域中におけるＣ濃度Ｎｓよりも低くくすることで、電流コラプスを抑制することができることを確認した。
【0124】
また、図４（ｂ）に示すように、Ｎｅ／Ｎｓが小さくなるにつれて、電流コラプスの指標値は、単調に減少することを確認した。Ｎｅ／Ｎｓ＜０．７の範囲では、電流コラプスの指標値を１．２以下とすることができることを確認した。また、特にＮｅ／Ｎｓ≦０．２の範囲では、Ｎｅ／Ｎｓに対する電流コラプスの指標値の傾きが小さくなり、電流コラプスの指標値を安定的に１．１以下とすることができることを確認した。
【0125】
（２）凹部面積比率
（２－１）半導体装置の作製
以下の構成を有する半導体装置のサンプルを作製した。
（２－１）半導体装置の作製
以下の構成を有する半導体装置のサンプルを作製した。
【0126】
（構成）
基板：ポリタイプ４Ｈの半絶縁性ＳｉＣ基板
核生成層：厚さ２０ｎｍのＡｌＮ
電子走行層：厚さ１２００ｎｍのＧａＮ
電子供給層：
第１層：厚さ１７ｎｍのＡｌ０．２４Ｇａ０．７６Ｎ
第２層：厚さ３ｎｍのＡｌ０．１８Ｇａ０．８２Ｎ
第１層中におけるＣ濃度Ｎｅ（共通）：３×１０１７ａｔ・ｃｍ－３
第２層中におけるＣ濃度Ｎｓ：１×１０１６ａｔ・ｃｍ－３～３×１０１８ａｔ・ｃｍ－３（電子供給層成長条件）
第１層の成長温度：１１００℃
第２層の成長温度：１０００～１２００℃
基板：ポリタイプ４Ｈの半絶縁性ＳｉＣ基板
核生成層：厚さ２０ｎｍのＡｌＮ
電子走行層：厚さ１２００ｎｍのＧａＮ
電子供給層：
第１層：厚さ１７ｎｍのＡｌ０．２４Ｇａ０．７６Ｎ
第２層：厚さ３ｎｍのＡｌ０．１８Ｇａ０．８２Ｎ
第１層中におけるＣ濃度Ｎｅ（共通）：３×１０１７ａｔ・ｃｍ－３
第２層中におけるＣ濃度Ｎｓ：１×１０１６ａｔ・ｃｍ－３～３×１０１８ａｔ・ｃｍ－３（電子供給層成長条件）
第１層の成長温度：１１００℃
第２層の成長温度：１０００～１２００℃
【0127】
（２－２）評価
上記半導体装置のサンプルのそれぞれにおいて、原子間力顕微鏡（ＡＦＭ）により第２層の表面状態を測定した。その結果に基づいて、電子供給層の表面における凹部面積比率を算出した。
上記半導体装置のサンプルのそれぞれにおいて、原子間力顕微鏡（ＡＦＭ）により第２層の表面状態を測定した。その結果に基づいて、電子供給層の表面における凹部面積比率を算出した。
【0128】
また、上記半導体層のサンプルにおいて、ドレイン電極およびソース電極の間に＋１０Ｖの電圧を印加した状態で、ゲート電極およびソース電極の間にに－１０～＋４Ｖの電圧を印加したときのゲートリーク電流を測定した。
【0129】
（２－３）結果
図５（ｂ）は、深さ１ｎｍ以上の凹部が多いサンプルのＡＦＭ像である。なお、図５（ｂ）は、第２層の成長温度を第１層の成長温度よりも高く１２００℃としたサンプルのＡＦＭ像を示している。図５（ｂ）に示すサンプルでは、ＲＭＳが０．２５５ｎｍであったが、電子供給層の表面に深さ１ｎｍ以上の凹部が多く形成されており、凹部面積比率は２．０％であった。また、当該サンプルでは、最大高低差が３．７１ｎｍであった。
図５（ｂ）は、深さ１ｎｍ以上の凹部が多いサンプルのＡＦＭ像である。なお、図５（ｂ）は、第２層の成長温度を第１層の成長温度よりも高く１２００℃としたサンプルのＡＦＭ像を示している。図５（ｂ）に示すサンプルでは、ＲＭＳが０．２５５ｎｍであったが、電子供給層の表面に深さ１ｎｍ以上の凹部が多く形成されており、凹部面積比率は２．０％であった。また、当該サンプルでは、最大高低差が３．７１ｎｍであった。
【0130】
図６（ａ）は、ゲート電圧に対するゲートリーク電流を示す図である。図６（ａ）に示すように、凹部面積比率が２．０％である上記サンプルでは、ゲートリーク電流が大きかった。当該サンプルでは、電子供給層の表面に深さ１ｎｍ以上の局所的な凹部が形成されていたため、電子供給層の表面における局所的な凹部に電界が集中し、ゲートリーク電流が増大してしまったと考えられる。
【0131】
これに対し、図５（ａ）は、深さ１ｎｍ以上の凹部が少ないサンプルのＡＦＭ像である。なお、図５（ａ）は、第２層の成長温度を第１層の成長温度よりも低く１０５０℃としたサンプルのＡＦＭ像を示している。図５（ａ）に示すサンプルでは、電子供給層の表面に深さ１ｎｍ以上の凹部があまり見受けられず、凹部面積比率は０．８％であった。なお、当該サンプルでは、ＲＭＳが０．２８９ｎｍであり、最大高低差が１．１９ｎｍであった。当該サンプルでは、第２層の成長時に表面を平滑にすることが可能な成長条件を適用することにより、第２層の表面における局所的な凹部の形成を抑制することができることを確認した。
【0132】
また、図６（ａ）に示すように、凹部面積比率が０．８％である上記サンプルでは、ゲートリーク電流が小さいことを確認した。当該サンプルでは、電子供給層の表面における局所的な凹部の形成を抑制することで、電子供給層の表面における電界集中を抑制し、ゲートリーク電流を低減することができることを確認した。
【0133】
また、図６（ｂ）は、凹部面積比率に対するゲートリーク電流を示す図である。図６（ｂ）に示すように、電子供給層の表面における凹部面積比率が小さくなるにつれて、ゲートリーク電流は単調に減少することを確認した。また、凹部面積比率が０．８％超１．２％以下の範囲内において、ゲートリーク電流が急激に低減していた。つまり、凹部面積比率を少なくとも１．２％以下とすることで、ゲートリーク電流を低減することができることを確認した。また、凹部面積比率が０．８以下の範囲内において、ゲートリーク電流が小さい値（およそ１×１０－７Ａ／ｍｍ）で一定となっていた。つまり、凹部面積比率を０．８％以下とすることで、凹部面積比率に誤差が生じていてもゲートリーク電流のばらつきを小さくすることができ、ゲートリーク電流を安定的に低減することができることを確認した。
【0134】
（３）まとめ
図７は、電流コラプスの指標値に対するゲートリーク電流を示す図である。図７では、上記（１）および（２）で作製したサンプルのうち、「第１層中におけるＣ濃度Ｎｅが第２層中におけるＣ濃度Ｎｓよりも低く、且つ、電子供給層の表面における凹部面積比率が１．２％以下である」との要件を満たすサンプルを「実施例」とした。一方、図７では、電子供給層が単層構造を有するサンプルを「比較例」としている。つまり、比較例は、従来の構成を有する半導体装置に相当する。
図７は、電流コラプスの指標値に対するゲートリーク電流を示す図である。図７では、上記（１）および（２）で作製したサンプルのうち、「第１層中におけるＣ濃度Ｎｅが第２層中におけるＣ濃度Ｎｓよりも低く、且つ、電子供給層の表面における凹部面積比率が１．２％以下である」との要件を満たすサンプルを「実施例」とした。一方、図７では、電子供給層が単層構造を有するサンプルを「比較例」としている。つまり、比較例は、従来の構成を有する半導体装置に相当する。
【0135】
図７に示すように、比較例では、電流コラプスの指標値Ｘに対してゲートリーク電流Ｙが単調減少する傾向を示していた。つまり、比較例のように従来の構成を有する半導体装置では、電流コラプスとゲートリーク電流とがトレードオフの関係を有することを確認した。
【0136】
これに対し、実施例では、電流コラプスの指標値Ｘとゲートリーク電流Ｙとは、比較例が示す直線よりも下に位置することを確認した。つまり、実施例では、上記要件を満たすことで、電流コラプスを抑制することと、ゲートリーク電流を低減することとを両立することができ、上記式（１）を満たすことができることを確認した。したがって、実施例によれば、比較例のような従来の半導体装置よりも半導体装置の信頼性を向上させることができることを確認した。
【0137】
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
以下、本発明の好ましい態様について付記する。
【0138】
（付記１）
基板と、
前記基板上に設けられ、第１のＩＩＩ族窒化物半導体からなる電子走行層と、
前記電子走行層上に設けられ、前記第１の窒化物半導体よりもバンドギャップが広い第２のＩＩＩ族窒化物半導体からなる電子供給層と、
を有し、
前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度は、前記電子供給層のうちの表面側の領域中における炭素の濃度よりも低く、
前記電子供給層の表面の面積に対する、前記電子供給層の表面に形成された深さ１ｎｍ以上の凹部の面積を積算した値の比率は、１．２％以下である
窒化物半導体積層物。
基板と、
前記基板上に設けられ、第１のＩＩＩ族窒化物半導体からなる電子走行層と、
前記電子走行層上に設けられ、前記第１の窒化物半導体よりもバンドギャップが広い第２のＩＩＩ族窒化物半導体からなる電子供給層と、
を有し、
前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度は、前記電子供給層のうちの表面側の領域中における炭素の濃度よりも低く、
前記電子供給層の表面の面積に対する、前記電子供給層の表面に形成された深さ１ｎｍ以上の凹部の面積を積算した値の比率は、１．２％以下である
窒化物半導体積層物。
【0139】
（付記２）
前記電子供給層の表面の面積に対する、前記電子供給層の表面に形成された深さ１ｎｍ以上の凹部の面積を積算した値の比率は、０．８％以下である
付記１に記載の窒化物半導体積層物。
前記電子供給層の表面の面積に対する、前記電子供給層の表面に形成された深さ１ｎｍ以上の凹部の面積を積算した値の比率は、０．８％以下である
付記１に記載の窒化物半導体積層物。
【0140】
（付記３）
前記電子供給層上にソース電極、ゲート電極およびドレイン電極を形成して半導体装置を作製し、
前記ゲート電極および前記ソース電極の間に＋６Ｖの電圧を印加した状態で前記ドレイン電極および前記ソース電極の間に＋１０Ｖの電圧を印加したときに前記ドレイン電極および前記ソース電極の間に流れる電流から求められる前記半導体装置のオン抵抗について、前記ゲート電極および前記ソース電極の間の電圧を０Ｖとし、前記ドレイン電極および前記ソース電極の間に＋３００Ｖの電圧を所定時間印加するストレスを前記半導体装置に与える前の前記オン抵抗に対する、前記ストレスを前記半導体装置に与えた後の前記オン抵抗の比率をＸとし、
前記ゲート電極および前記ソース電極の間に－１０Ｖの電圧を印加したときに、前記ゲート電極および前記ソース電極の間に流れるゲートリーク電流をＹ（Ａ／ｍｍ）とした場合に、
下記の式（１）を満たす
付記１又は２に記載の窒化物半導体積層物。
Ｙ≦２×１０４ｅｘｐ（－１７．８Ｘ） ・・・（１）
（ただし、Ｘ≧１、Ｙ＞０）
前記電子供給層上にソース電極、ゲート電極およびドレイン電極を形成して半導体装置を作製し、
前記ゲート電極および前記ソース電極の間に＋６Ｖの電圧を印加した状態で前記ドレイン電極および前記ソース電極の間に＋１０Ｖの電圧を印加したときに前記ドレイン電極および前記ソース電極の間に流れる電流から求められる前記半導体装置のオン抵抗について、前記ゲート電極および前記ソース電極の間の電圧を０Ｖとし、前記ドレイン電極および前記ソース電極の間に＋３００Ｖの電圧を所定時間印加するストレスを前記半導体装置に与える前の前記オン抵抗に対する、前記ストレスを前記半導体装置に与えた後の前記オン抵抗の比率をＸとし、
前記ゲート電極および前記ソース電極の間に－１０Ｖの電圧を印加したときに、前記ゲート電極および前記ソース電極の間に流れるゲートリーク電流をＹ（Ａ／ｍｍ）とした場合に、
下記の式（１）を満たす
付記１又は２に記載の窒化物半導体積層物。
Ｙ≦２×１０４ｅｘｐ（－１７．８Ｘ） ・・・（１）
（ただし、Ｘ≧１、Ｙ＞０）
【0141】
（付記４）
前記電子供給層のうちの表面側の領域中における炭素の濃度に対する、前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度の比率は、０．７未満である
付記１～３のいずれか１つに記載の窒化物半導体積層物。
前記電子供給層のうちの表面側の領域中における炭素の濃度に対する、前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度の比率は、０．７未満である
付記１～３のいずれか１つに記載の窒化物半導体積層物。
【0142】
（付記５）
前記電子供給層中における炭素の濃度は、１×１０１８ａｔ・ｃｍ－３以下である
付記１～４のいずれか１つに記載の窒化物半導体積層物。
前記電子供給層中における炭素の濃度は、１×１０１８ａｔ・ｃｍ－３以下である
付記１～４のいずれか１つに記載の窒化物半導体積層物。
【0143】
（付記６）
前記電子供給層は、
前記電子走行層上に設けられる第１層と、
前記第１層上に設けられる第２層と、
を有し、
前記第１層中における炭素の濃度は、前記第２層中における炭素の濃度よりも低い
付記１～５のいずれか１項に記載の窒化物半導体積層物。
前記電子供給層は、
前記電子走行層上に設けられる第１層と、
前記第１層上に設けられる第２層と、
を有し、
前記第１層中における炭素の濃度は、前記第２層中における炭素の濃度よりも低い
付記１～５のいずれか１項に記載の窒化物半導体積層物。
【0144】
（付記７）
前記電子供給層中における炭素の濃度は、該電子供給層の前記表面側から前記電子走行層側に向かって徐々に低くなっている
付記１～５のいずれか１つに記載の窒化物半導体積層物。
前記電子供給層中における炭素の濃度は、該電子供給層の前記表面側から前記電子走行層側に向かって徐々に低くなっている
付記１～５のいずれか１つに記載の窒化物半導体積層物。
【0145】
（付記８）
前記電子供給層の厚さ方向の位置に対する、前記電子供給層中における炭素の濃度の傾きは、一定である
付記７に記載の窒化物半導体積層物。
前記電子供給層の厚さ方向の位置に対する、前記電子供給層中における炭素の濃度の傾きは、一定である
付記７に記載の窒化物半導体積層物。
【0146】
（付記９）
前記電子供給層の厚さ方向の位置に対する、前記電子供給層中における炭素の濃度の傾きの絶対値は、該電子供給層の前記表面側から前記電子走行層側に向かって徐々に小さくなっている
付記７に記載の窒化物半導体積層物。
前記電子供給層の厚さ方向の位置に対する、前記電子供給層中における炭素の濃度の傾きの絶対値は、該電子供給層の前記表面側から前記電子走行層側に向かって徐々に小さくなっている
付記７に記載の窒化物半導体積層物。
【0147】
（付記１０）
前記電子供給層の厚さ方向の位置に対する、前記電子供給層中における炭素の濃度の傾きの絶対値は、該電子供給層の前記表面側から前記電子走行層側に向かって徐々に大きくなっている
付記７に記載の窒化物半導体積層物。
前記電子供給層の厚さ方向の位置に対する、前記電子供給層中における炭素の濃度の傾きの絶対値は、該電子供給層の前記表面側から前記電子走行層側に向かって徐々に大きくなっている
付記７に記載の窒化物半導体積層物。
【0148】
（付記１１）
前記電子供給層の厚さ方向の位置に対する、前記電子供給層中における炭素の濃度の傾きの絶対値は、該電子供給層の前記表面側から中間位置まで徐々に大きくなり、前記中間位置から前記電子走行層側に向かって徐々に小さくなっている
付記７に記載の窒化物半導体積層物。
前記電子供給層の厚さ方向の位置に対する、前記電子供給層中における炭素の濃度の傾きの絶対値は、該電子供給層の前記表面側から中間位置まで徐々に大きくなり、前記中間位置から前記電子走行層側に向かって徐々に小さくなっている
付記７に記載の窒化物半導体積層物。
【0149】
（付記１２）
前記電子供給層を構成する前記第２の窒化物半導体は、ＡｌｘＧａ１－ｘＮ（ただし、０＜ｘ＜１）であり、
前記電子供給層のうちの前記表面側の領域中におけるＡｌ組成比ｘは、前記電子供給層のうちの前記電子走行層側の領域中におけるＡｌ組成比ｘよりも低い
付記１～１１のいずれか１つに記載の窒化物半導体積層物。
前記電子供給層を構成する前記第２の窒化物半導体は、ＡｌｘＧａ１－ｘＮ（ただし、０＜ｘ＜１）であり、
前記電子供給層のうちの前記表面側の領域中におけるＡｌ組成比ｘは、前記電子供給層のうちの前記電子走行層側の領域中におけるＡｌ組成比ｘよりも低い
付記１～１１のいずれか１つに記載の窒化物半導体積層物。
【0150】
（付記１３）
前記電子供給層は、
前記電子走行層上に設けられる第１層と、
前記第１層上に設けられる第２層と、
を有し、
前記第２層中におけるＡｌ組成比ｘは、前記第１層中におけるＡｌ組成比ｘよりも低い
付記１２に記載の窒化物半導体積層物。
前記電子供給層は、
前記電子走行層上に設けられる第１層と、
前記第１層上に設けられる第２層と、
を有し、
前記第２層中におけるＡｌ組成比ｘは、前記第１層中におけるＡｌ組成比ｘよりも低い
付記１２に記載の窒化物半導体積層物。
【0151】
（付記１４）
前記電子供給層中におけるＡｌ組成比ｘは、該電子供給層の前記電子走行層側から前記表面側に向かって徐々に低くなっている
付記１２に記載の窒化物半導体積層物。
前記電子供給層中におけるＡｌ組成比ｘは、該電子供給層の前記電子走行層側から前記表面側に向かって徐々に低くなっている
付記１２に記載の窒化物半導体積層物。
【0152】
（付記１５）
基板と、
前記基板上に設けられ、第１のＩＩＩ族窒化物半導体からなる電子走行層と、
前記電子走行層上に設けられ、前記第１の窒化物半導体よりもバンドギャップが広い第２のＩＩＩ族窒化物半導体からなる電子供給層と、
前記電子供給層上に設けられるソース電極、ゲート電極およびドレイン電極と、
を有し、
前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度は、前記電子供給層のうちの表面側の領域中における炭素の濃度よりも低く、
前記電子供給層の表面の面積に対する、前記電子供給層の表面に形成された深さ１ｎｍ以上の凹部の面積を積算した値の比率は、１．２％以下である
半導体装置。
基板と、
前記基板上に設けられ、第１のＩＩＩ族窒化物半導体からなる電子走行層と、
前記電子走行層上に設けられ、前記第１の窒化物半導体よりもバンドギャップが広い第２のＩＩＩ族窒化物半導体からなる電子供給層と、
前記電子供給層上に設けられるソース電極、ゲート電極およびドレイン電極と、
を有し、
前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度は、前記電子供給層のうちの表面側の領域中における炭素の濃度よりも低く、
前記電子供給層の表面の面積に対する、前記電子供給層の表面に形成された深さ１ｎｍ以上の凹部の面積を積算した値の比率は、１．２％以下である
半導体装置。
【0153】
（付記１６）
基板上に、第１のＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
前記電子走行層上に、前記第１の窒化物半導体よりもバンドギャップが広い第２のＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
を有し、
前記電子供給層を形成する工程では、
前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度が、前記電子供給層のうちの表面側の領域中における炭素の濃度よりも低く、且つ、前記電子供給層の表面の面積に対する、前記電子供給層の表面に形成された深さ１ｎｍ以上の凹部の面積を積算した値の比率が、１．２％以下となるように、前記電子供給層を形成する
窒化物半導体積層物の製造方法。
基板上に、第１のＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
前記電子走行層上に、前記第１の窒化物半導体よりもバンドギャップが広い第２のＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
を有し、
前記電子供給層を形成する工程では、
前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度が、前記電子供給層のうちの表面側の領域中における炭素の濃度よりも低く、且つ、前記電子供給層の表面の面積に対する、前記電子供給層の表面に形成された深さ１ｎｍ以上の凹部の面積を積算した値の比率が、１．２％以下となるように、前記電子供給層を形成する
窒化物半導体積層物の製造方法。
【0154】
（付記１７）
前記電子供給層を形成する工程では、
前記電子供給層のうちの前記電子走行層側の領域を形成する際の前記基板の温度を、前記電子供給層のうちの表面側の領域を形成する際の前記基板の温度よりも高くする
付記１６に記載の窒化物半導体積層物の製造方法。
前記電子供給層を形成する工程では、
前記電子供給層のうちの前記電子走行層側の領域を形成する際の前記基板の温度を、前記電子供給層のうちの表面側の領域を形成する際の前記基板の温度よりも高くする
付記１６に記載の窒化物半導体積層物の製造方法。
【0155】
（付記１８）
前記電子供給層を形成する工程では、
前記電子供給層のうちの前記電子走行層側の領域を形成する際の前記基板の温度と、前記電子供給層のうちの表面側の領域を形成する際の前記基板の温度との差を、３０℃以上１００℃以下とする
付記１７に記載の窒化物半導体積層物の製造方法。
前記電子供給層を形成する工程では、
前記電子供給層のうちの前記電子走行層側の領域を形成する際の前記基板の温度と、前記電子供給層のうちの表面側の領域を形成する際の前記基板の温度との差を、３０℃以上１００℃以下とする
付記１７に記載の窒化物半導体積層物の製造方法。
【0156】
（付記１９）
前記電子供給層を形成する工程では、
前記基板の温度を前記電子供給層の成長温度から低下させるときの冷却速度を１．０℃／ｓ以上とする
付記１６～１８のいずれか１つに記載の窒化物半導体積層物の製造方法。
前記電子供給層を形成する工程では、
前記基板の温度を前記電子供給層の成長温度から低下させるときの冷却速度を１．０℃／ｓ以上とする
付記１６～１８のいずれか１つに記載の窒化物半導体積層物の製造方法。
【0157】
（付記２０）
前記電子供給層を形成する工程では、
前記基板の温度を前記電子供給層の成長温度から低下させるときに、前記電子供給層の表面に対して水素ガス又はヘリウムガスを供給する
付記１６～１９のいずれか１つに記載の窒化物半導体積層物の製造方法。
前記電子供給層を形成する工程では、
前記基板の温度を前記電子供給層の成長温度から低下させるときに、前記電子供給層の表面に対して水素ガス又はヘリウムガスを供給する
付記１６～１９のいずれか１つに記載の窒化物半導体積層物の製造方法。
【0158】
（付記２１）
基板上に、第１のＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
前記電子走行層上に、前記第１の窒化物半導体よりもバンドギャップが広い第２のＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
前記電子供給層上に、ソース電極、ゲート電極およびドレイン電極を形成する工程と、
を有し、
前記電子供給層を形成する工程では、
前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度が、前記電子供給層のうちの表面側の領域中における炭素の濃度よりも低く、且つ、前記電子供給層の表面の面積に対する、前記電子供給層の表面に形成された深さ１ｎｍ以上の凹部の面積を積算した値の比率が、１．２％以下となるように、前記電子供給層を形成する
半導体装置の製造方法。
基板上に、第１のＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
前記電子走行層上に、前記第１の窒化物半導体よりもバンドギャップが広い第２のＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
前記電子供給層上に、ソース電極、ゲート電極およびドレイン電極を形成する工程と、
を有し、
前記電子供給層を形成する工程では、
前記電子供給層のうちの前記電子走行層側の領域中における炭素の濃度が、前記電子供給層のうちの表面側の領域中における炭素の濃度よりも低く、且つ、前記電子供給層の表面の面積に対する、前記電子供給層の表面に形成された深さ１ｎｍ以上の凹部の面積を積算した値の比率が、１．２％以下となるように、前記電子供給層を形成する
半導体装置の製造方法。
【符号の説明】
【0159】
１０ 窒化物半導体積層物
２０ 半導体装置
１００ 基板
１４０ 電子走行層
１６０ 電子供給層
１６２ 第１層
１６４ 第２層
２１０ ゲート電極
２２０ ソース電極
２３０ ドレイン電極
３００ 保護膜
２０ 半導体装置
１００ 基板
１４０ 電子走行層
１６０ 電子供給層
１６２ 第１層
１６４ 第２層
２１０ ゲート電極
２２０ ソース電極
２３０ ドレイン電極
３００ 保護膜
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
