知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-03-19
(45)【発行日】2024-03-28
(54)【発明の名称】撮像装置
(51)【国際特許分類】
H04N 25/62 20230101AFI20240321BHJP
H04N 25/76 20230101ALI20240321BHJP
H04N 23/76 20230101ALI20240321BHJP
H04N 23/45 20230101ALI20240321BHJP
【ＦＩ】
H04N25/62
H04N25/76
H04N23/76
H04N23/45
【請求項の数】
8
(21)【出願番号】P 2020081319
(22)【出願日】2020-05-01
(65)【公開番号】P2021176218
(43)【公開日】2021-11-04
【審査請求日】2023-04-03
(73)【特許権者】
【識別番号】000004352
【氏名又は名称】日本放送協会
(74)【代理人】
【識別番号】100147485
【弁理士】
【氏名又は名称】杉村 憲司
(74)【代理人】
【識別番号】230118913
【弁護士】
【氏名又は名称】杉村 光嗣
(74)【代理人】
【識別番号】100161148
【弁理士】
【氏名又は名称】福尾 誠
(74)【代理人】
【識別番号】100185225
【弁理士】
【氏名又は名称】齋藤 恭一
(72)【発明者】
【氏名】安江 俊夫
(72)【発明者】
【氏名】冨岡 宏平
(72)【発明者】
【氏名】船津 良平
(72)【発明者】
【氏名】菊地 幸大
(72)【発明者】
【氏名】松原 智樹
(72)【発明者】
【氏名】山下 誉行
【審査官】三沢 岳志
(56)【参考文献】
【文献】特開２００９－２９６１２２（ＪＰ，Ａ）
【文献】特開２０１３－１０２３１２（ＪＰ，Ａ）
【文献】特開２０１８－０３３１０１（ＪＰ，Ａ）
【文献】特開昭６３－２８８５７５（ＪＰ，Ａ）
【文献】特開平１１－１１２８４０（ＪＰ，Ａ）
【文献】国際公開第２００９／０９６１６８（ＷＯ，Ａ１）
【文献】特開２０１３－００９２０７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／６２
Ｈ０４Ｎ ２５／７６
Ｈ０４Ｎ ２３／７６
Ｈ０４Ｎ ２３／４５
(57)【特許請求の範囲】
【請求項1】
画素からの信号線に対して、前記信号線の電圧振幅を抑制するクリップ回路とアナログゲイン回路とＡ／Ｄ変換回路が配置された読み出し回路を有する撮像素子を備えた撮像装置において、前記クリップ回路のホワイトクリップ電圧を、前記撮像素子のアナログゲイン設定値、ホワイトバランス調整値、及びデジタルゲイン設定値の変化に従って調整し、
画素リセット時の出力電圧の基準電圧をＶ Ref 、リセット電圧のマージンをＶ MGNB 、Ａ／Ｄ変換回路の入力電圧範囲をＶ Range 、撮像素子のアナログゲイン設定値をＧ A 、ホワイトバランス調整値をＧ W 、デジタルゲイン設定値をＧ D 、クリップ回路の動作マージンをＶ MGNW として、前記ホワイトクリップ電圧を、V Ref －V MGNB －(V Range －V MGNB )/(G A *G W *G D )－V MGNW に従って決定することを特徴とする、撮像装置。
【請求項2】
請求項１に記載の撮像装置において、前記撮像素子のアナログゲイン設定値をＧA、ホワイトバランス調整値をＧW、デジタルゲイン設定値をＧDとして、前記ホワイトクリップ電圧は、前記信号線の電圧振幅が、基準の設定の時に必要な信号振幅の１／(ＧA*ＧW*ＧD)の信号振幅が確保されるように調整することを特徴とする、撮像装置。
【請求項3】
請求項１又は２に記載の撮像装置において、前記クリップ回路は、ソースとドレインが定電圧源と前記信号線に接続され、ゲートにホワイトクリップ設定電圧が入力された電界効果トランジスタを備えることを特徴とする、撮像装置。
【請求項4】
請求項１乃至３のいずれか一項に記載の撮像装置において、ホワイトクリップ設定信号に基づいてホワイトクリップ設定電圧を発生するホワイトクリップ設定電圧発生回路を前記撮像装置内に備え、前記撮像素子に前記ホワイトクリップ設定電圧を入力することを特徴とする、撮像装置。
【請求項5】
請求項１乃至３のいずれか一項に記載の撮像装置において、ホワイトクリップ設定信号に基づいてホワイトクリップ設定電圧を発生するホワイトクリップ設定電圧発生回路を前記撮像素子内に備え、前記撮像素子内の前記ホワイトクリップ設定電圧発生回路に前記ホワイトクリップ設定信号を入力することを特徴とする、撮像装置。
【請求項6】
請求項４又は５に記載の撮像装置において、前記ホワイトクリップ設定信号を前記ホワイトクリップ設定電圧のデジタル値とし、前記ホワイトクリップ設定電圧発生回路を、Ｄ／Ａ（デジタル／アナログ）変換回路として構成することを特徴とする、撮像装置。
【請求項7】
請求項１乃至６のいずれか一項に記載の撮像装置において、単一のカラー撮像素子を備え、前記カラー撮像素子の前記クリップ回路に、色信号毎に調整されたホワイトクリップ設定電圧が入力されることを特徴とする、撮像装置。
【請求項8】
請求項１乃至６のいずれか一項に記載の撮像装置において、分光プリズムと複数の撮像素子を備え、各撮像素子の前記クリップ回路に、各撮像素子の色信号に対応するホワイトクリップ設定電圧が入力されることを特徴とする、撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、撮像装置に関する。
【背景技術】
【0002】
近年の映像の高品質化・高解像度化に伴い、撮像装置の低ノイズ化が求められている。図６は、従来の撮像装置の回路構成の例である。撮像装置１００は、内部に撮像素子１１０を備え、さらに撮像素子１１０の出力信号を処理するホワイトバランス調整回路４０、デジタルゲイン回路５０、その他信号処理を行う諸回路６０を備えている。
【0003】
撮像素子１１０は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型撮像素子１１０であり、二次元アレイ状に配置された複数の画素１０と、各列の信号線に配置されたアナログゲイン回路２０と、Ａ／Ｄ（アナログ／デジタル）変換回路３０を備えている。各画素１０は、光電変換素子（一般には、フォトダイオード）１１と画素内アンプ１２を備えている。画素１０に設けられたフォトダイオード１１により光電変換された信号は、画素内アンプ１２を経由して画素アレイ外に設けられた読み出し回路に電圧として出力される。一般的な構成の読み出し回路では、ゲインが調整可能に設計されたアナログゲイン回路２０において信号レベルが調整された後に、Ａ／Ｄ変換回路３０において信号がデジタル値に変換される。
【0004】
デジタル値に変換された信号は、色毎にゲインを調整するホワイトバランス調整回路４０、デジタル的に信号増幅を行うデジタルゲイン回路５０、及び、その後の信号処理を行う諸回路６０などによって処理された後に、映像信号として撮像装置から出力される。これらのデジタルドメインでの信号処理は、撮像素子１１０から出力された後に撮像装置１００内部で行うことができるが、撮像素子１１０内部で行われる場合もある。
【0005】
図７は、各回路の出力信号のレベルダイアグラムの模式図である。画素１０からは、画素内アンプ１２を経由してアナログ電圧の出力信号Ｖ1が出力される。この出力信号Ｖ1は、アナログゲイン回路２０で増幅（増幅率：ＧA）され、アナログ電圧の出力信号Ｖ2（＝ＧA＊Ｖ1）となる。次に、Ａ／Ｄ変換回路３０は、アナログ出力信号Ｖ2を、デジタル信号に変換する。なお、一般にＡ／Ｄ変換回路３０にはＡ／Ｄ変換が可能な入力電圧範囲（ＶRange）があり、この入力電圧範囲を超える入力電圧はデジタル信号に反映されない。この結果、入力電圧範囲を上限としたデジタル信号（ＤR
1，ＤG
1，ＤB
1）が出力される。ホワイトバランス調整回路４０は、Ａ／Ｄ変換回路３０から出力されたデジタル信号を、最適な色調となるように色ごとにそれぞれゲイン調整し、ホワイトバランスされたデジタル信号（ＤR
2，ＤG
2，ＤB
2）を出力する。なお、ホワイトバランス調整値をＧWとして、ＤR
2＝ＧR
W＊ＤR
1、ＤG
2＝ＧG
W＊ＤG
1、ＤB
2＝ＧB
W＊ＤB
1である。デジタルゲイン回路５０は、ホワイトバランス調整回路４０からの出力信号に対して、デジタル処理により信号増幅（増幅率：ＧD）する処理を行い、増幅されたデジタル信号（ＤR
3，ＤG
3，ＤB
3）を出力する。デジタルゲイン回路５０からの出力信号は、それ以降も様々な信号処理回路６０によって信号処理が加えられ、最終的な映像信号（ＤR
OUT，ＤG
OUT，ＤB
OUT）が撮像装置から出力される。
【0006】
このように、撮像装置１００の内部においては、複数段にわたって信号にゲインが加えられる。しかし、上述のとおり、まずＡ／Ｄ変換回路３０の処理の段階でその入力電圧範囲（ＶRange）を超える電圧は使用されずに失われる。また、Ａ／Ｄ変換後に更にゲインが加えられた後の信号は、自然な色再現のために信号の上限値を色毎で同一とするため、もしくは所望するダイナミックレンジの信号を得るために、最終的には映像信号として処理できる信号値の上限にクリップ処理を行うことが一般的である。したがって、映像信号が出力されるまでの過程でクリップが加えられるために、画素から電圧として出力される信号の範囲は全てが映像信号として出力されるわけではなく、高輝度領域の信号は上記クリップが行われるために使用されずに失われることとなる。特に近年では、照明環境の多様化を背景としてホワイトバランス調整値を大きく設定したり、雑音除去技術を背景としてデジタルゲインを高く設定する事が多く、ホワイトバランス調整回路やデジタルゲイン回路においてクリップされて失われる信号はより大きくなっている。
【0007】
一方で、クリップにより失われる信号（例えば、高輝度領域を撮影した画像信号）は、信号レベルの高い信号であることから、画素外に読み出される信号電圧は、リセット時電圧と映像信号出力時の電圧との差（信号振幅）が大きくなり、アナログゲイン回路２０やＡ／Ｄ変換回路３０の動作に与える影響は、信号レベルの低い領域を撮影した場合に比較して大きくなる。その結果として、画面の横方向に影響が伝搬することによるストリーキングの発生や、回路内のトランジスタの動作状態が変わることによる雑音の増大など、映像品質を悪化させるアーティファクトを発生する。すなわち、クリップにより失われるレベルの信号は、有効な映像信号として利用されず、むしろ映像品質を劣化させる原因となる。したがって、撮像装置内でクリップにより失われる信号に関しては、画素外に読み出される時点で予めクリップして除いておくことが望ましい。
【0008】
画素外への信号読み出しの時点で電圧の振幅を制限する回路として、撮像素子の信号線にクリップ回路を設けることが提案されている（特許文献１）。例えば、特許文献１には、サンプルホールド回路にフローティングノードをリセットした時のリセット信号を保持する際は、信号線を高い電位にクリップし、フォトダイオードの電荷がフローティングノードに転送された時の信号を取得する際には、信号線を低い電位でクリップすることが開示されている。
【先行技術文献】
【特許文献】
【0009】
【文献】特開２００７－２０１５６号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
従来技術によれば、撮像素子の信号線の電圧振幅を制限することにより、強い光が入射していない他の画素セルの出力変動をある程度抑制することができる。しかしながら、従来技術では、画素から出力される信号が制限される電圧値であるホワイトクリップ電圧は、撮像装置のゲイン設定が基準設定の場合に必要とする信号振幅を確保できるように一定値に予め設定されている。そのために、撮像装置を運用する際のホワイトバランス調整回路やデジタルゲイン回路の設定に応じて調整することが不可能であり、アーティファクトを防ぐ効果には限界があった。特に、大幅なゲインアップの必要となる暗い環境下では、アーティファクトもゲインアップして出力されるために、映像品質の著しい劣化として知覚される場合があった。
【0011】
従って、上記のような問題点に鑑みてなされた本発明の目的は、映像に応じてゲイン回路やホワイトバランス調整回路を調整した場合であっても、撮像素子の信号線の電圧振幅を最適に制御し、ノイズやアーティファクトを抑制することが可能な撮像装置を提供することにある。
【課題を解決するための手段】
【0012】
上記課題を解決するために本発明に係る撮像装置は、画素からの信号線に対して、前記信号線の電圧振幅を抑制するクリップ回路とアナログゲイン回路とＡ／Ｄ変換回路が配置された読み出し回路を有する撮像素子を備えた撮像装置において、前記クリップ回路のホワイトクリップ電圧を、前記撮像素子のアナログゲイン設定値、ホワイトバランス調整値、及びデジタルゲイン設定値の変化に従って調整し、画素リセット時の出力電圧の基準電圧をＶ
Ref
、リセット電圧のマージンをＶ
MGNB
、Ａ／Ｄ変換回路の入力電圧範囲をＶ
Range
、撮像素子のアナログゲイン設定値をＧ
A
、ホワイトバランス調整値をＧ
W
、デジタルゲイン設定値をＧ
D
、クリップ回路の動作マージンをＶ
MGNW
として、前記ホワイトクリップ電圧を、V
Ref
－V
MGNB
－(V
Range
－V
MGNB
)/(G
A
*G
W
*G
D
)－V
MGNW
に従って決定することを特徴とする。
【0013】
また、前記撮像装置は、前記撮像素子のアナログゲイン設定値をＧA、ホワイトバランス調整値をＧW、デジタルゲイン設定値をＧDとして、前記ホワイトクリップ電圧を、前記信号線の電圧振幅が、基準の設定の時に必要な信号振幅の１／(ＧA*ＧW*ＧD)の信号振幅が確保されるように調整することが望ましい。
【0014】
また、前記撮像装置は、前記クリップ回路が、ソースとドレインが定電圧源と前記信号線に接続され、ゲートにホワイトクリップ設定電圧が入力された電界効果トランジスタを備えることが望ましい。
【0015】
また、前記撮像装置は、ホワイトクリップ設定信号に基づいてホワイトクリップ設定電圧を発生するホワイトクリップ設定電圧発生回路を前記撮像装置内に備え、前記撮像素子に前記ホワイトクリップ設定電圧を入力することが望ましい。
【0016】
また、前記撮像装置は、ホワイトクリップ設定信号に基づいてホワイトクリップ設定電圧を発生するホワイトクリップ設定電圧発生回路を前記撮像素子内に備え、前記撮像素子内の前記ホワイトクリップ設定電圧発生回路に前記ホワイトクリップ設定信号を入力することが望ましい。
【0017】
また、前記撮像装置は、前記ホワイトクリップ設定信号を前記ホワイトクリップ設定電圧のデジタル値とし、前記ホワイトクリップ設定電圧発生回路を、Ｄ／Ａ（デジタル／アナログ）変換回路として構成することが望ましい。
【0019】
また、前記撮像装置は、単一のカラー撮像素子を備え、前記カラー撮像素子の前記クリップ回路に、色信号毎に調整されたホワイトクリップ設定電圧が入力されることが望ましい。
【0020】
また、前記撮像装置は、分光プリズムと複数の撮像素子を備え、各撮像素子の前記クリップ回路に、各撮像素子の色信号に対応するホワイトクリップ設定電圧が入力されることが望ましい。
【発明の効果】
【0021】
本発明における撮像装置によれば、映像に応じてゲイン回路やホワイトバランス調整回路を調整した場合であっても、撮像素子の信号線の電圧振幅を最適に制御し、ノイズやアーティファクトを抑制することができる。
【図面の簡単な説明】
【0022】
【図1】第１の実施形態の単板式撮像装置の回路構成の例を示す図である。
【図2】ホワイトクリップ回路の一例を示す図である。
【図3】ホワイトクリップ回路を設けたときの信号線の電圧変化の例を示す図である。
【図4】ホワイトクリップ電圧の設定方法の一例を示す図である。
【図5】第２の実施形態の３板式撮像装置の回路構成の例を示す図である。
【図6】従来の撮像装置の回路構成の例を示す図である。
【図7】各回路の出力信号のレベルダイアグラムの模式図である。
【発明を実施するための形態】
【0023】
以下、本発明の実施の形態について説明する。
【0024】
（第１の実施形態）
図１は、本発明の第１の実施形態の単板式撮像装置の回路構成の例である。単板式撮像装置２００は、各画素上に色選択フィルタを形成してカラー画像を撮影する撮像素子（カラー撮像素子）２１０を備えている。さらに、撮像装置２００は、ホワイトバランス調整回路４０、デジタルゲイン回路５０、その他信号処理を行う諸回路６０、演算回路８０、センサ設定回路８２、タイミング生成回路８４、ホワイトクリップ設定電圧発生回路８６を備えている。また、撮像素子２１０は、画素１０と、クリップ回路７０と、アナログゲイン回路２０と、Ａ／Ｄ変換回路３０を備えている。
図１は、本発明の第１の実施形態の単板式撮像装置の回路構成の例である。単板式撮像装置２００は、各画素上に色選択フィルタを形成してカラー画像を撮影する撮像素子（カラー撮像素子）２１０を備えている。さらに、撮像装置２００は、ホワイトバランス調整回路４０、デジタルゲイン回路５０、その他信号処理を行う諸回路６０、演算回路８０、センサ設定回路８２、タイミング生成回路８４、ホワイトクリップ設定電圧発生回路８６を備えている。また、撮像素子２１０は、画素１０と、クリップ回路７０と、アナログゲイン回路２０と、Ａ／Ｄ変換回路３０を備えている。
【0025】
なお、図１では、撮像素子２１０内に、画素１０、クリップ回路７０、アナログゲイン回路２０、及びＡ／Ｄ変換回路３０が、それぞれ１つずつ記載されているが、実際はアレイ状に配置された多数の画素１０を備えている。また、読み出し回路については、例えば、図６のように、列方向に配列された画素に対して共通の信号線が設けられ、各信号線に対してクリップ回路７０とアナログゲイン回路２０とＡ／Ｄ変換回路３０がそれぞれ配置された列並列読み出し回路として構成される。さらに、これ以外にも、画素ごとに読み出し回路を設けた画素並列読み出し回路として構成してもよく、また、撮像素子全体で共通の読み出し回路を設ける構成としてもよい。以下、各回路について説明するが、図６の従来技術に含まれる回路は説明を簡略化する。
【0026】
撮像素子２１０の画素１０は、光電変換素子（フォトダイオード）１１と画素内アンプ１２を備えており、光電変換された信号を信号線に電圧として出力する。また、各画素上にはカラーフィルタ（例えば、Ｒ，Ｇ，Ｂ）が設けられ、各画素はそれぞれＲｃｈ，Ｇｃｈ，Ｂｃｈの信号を出力する。
【0027】
クリップ回路（ホワイトクリップ回路）７０は、信号線に設けられ、映像信号の一番明るい部分の信号値を規制するホワイトクリップ設定電圧（ＶR
CLP_SET，ＶG
CLP_SET，ＶB
CLP_SET）が与えられて、信号線の電圧をホワイトクリップ電圧（ＶR
CLP，ＶG
CLP，ＶB
CLP）に制限する。なお、ホワイトクリップ設定電圧は、所望のホワイトクリップ電圧を生成するためにクリップ回路７０に入力される電圧である。クリップ回路７０で制限された電圧信号が、アナログゲイン回路２０に入力される。
【0028】
図２は、ホワイトクリップ回路７０の一例である。ホワイトクリップ回路７０は、ソースとドレインが信号線と定電圧源ＶＤＤを接続され、ゲートにホワイトクリップ設定電圧が入力された電界効果トランジスタ７１により構成される。一般的には、ホワイトクリップ電圧（ＶCLP）は、ホワイトクリップ設定電圧（ＶCLP_SET）から、用いる電界効果トランジスタ７１の閾値電圧を引いた値となる。このように、ホワイトクリップ設定電圧とホワイトクリップ電圧に差異が発生する場合には、ホワイトクリップ設定電圧はそれを考慮した値とすることが望ましい。
【0029】
信号線には、最初は画素１０のリセット電圧が出力されているが、画素１０のフォトダイオード１１に光が照射されると光電変換により電子が生成され、画素内アンプ１２の出力電圧が次第に低下していく。光電荷量が少ない段階では、信号線の電圧がホワイトクリップ電圧よりも高いため、電界効果トランジスタ７１はオフ（非導通状態）であり、内部抵抗ＲSDが高抵抗となる。このため、定電圧源ＶＤＤと信号線は切り離されて、信号線には画素１０からの出力信号（出力電圧）がそのまま伝送されて、アナログゲイン回路２０に入力される。
【0030】
その後、照射光量が多くなりフォトダイオード１１で生成された光電荷が蓄積され、画素１０の出力電圧が、一般的にはホワイトクリップ設定電圧からトランジスタ７１の閾値電圧だけ低い、ホワイトクリップ電圧を超えると（信号線の電圧がホワイトクリップ電圧より低くなると）、電界効果トランジスタ７１が導通し、その内部抵抗ＲSDが低くなり、信号線に電源電圧ＶＤＤが印加され、それ以上の電圧の低下を防ぐ。また、電源電圧ＶＤＤにより信号線の電圧がホワイトクリップ電圧よりも高くなろうとすると電界効果トランジスタが非導通状態となることから、結局、画素信号が大きいとき、信号線の電圧はホワイトクリップ電圧（ＶCLP）にクリップされることとなる。
【0031】
なお、最適なホワイトクリップ電圧はＲｃｈ，Ｇｃｈ，Ｂｃｈの各信号で異なるから、各チャンネルの信号でホワイトクリップ設定電圧を切り換えることが望ましい。また、本発明の実施形態では、光電変換による信号電荷を電子として説明するが、正孔を信号電荷としてもよく、その場合は電源及び信号の＋－を適宜変更すればよい。
【0032】
図３に、ホワイトクリップ回路７０を設けたときの信号線の電圧変化の例を示す。画素内アンプの出力電圧（破線）は、始めはリセット電圧であるが、光照射により時間と共に次第に電圧値が下がる。この出力電圧（振幅Ｖ1）は、フォトダイオードで生成され蓄積された電荷量に比例する。電荷量が少ないときは、信号線の電圧（実線）は画素の出力電圧となる。そして、光照射時間と共に光電荷が増加し、画素内アンプ出力電圧がホワイトクリップ電圧よりも低くなったとき、図２のホワイトクリップ回路７０の動作により、信号線の電圧はホワイトクリップ電圧にクリップされる。したがって、画素の出力電圧振幅Ｖ1が大きくなった場合でも、信号線はホワイトクリップ電圧にクリップ（制限）され、クリップされた電圧がアナログゲイン回路２０に入力される。
【0033】
本発明では、後述のとおり、ホワイトクリップ電圧（したがって、これを設定するホワイトクリップ設定電圧）を、ゲイン回路やホワイトバランス調整回路等の設定に応じて、適応的に制御する。なお、クリップ回路７０は図２の回路に限定されるものではなく、信号線の電圧を正確にクリップできる任意の回路構成であってよい。
【0034】
図１に戻って、撮像装置２００の他の回路とホワイトクリップ電圧の設定について説明する。
【0035】
アナログゲイン回路２０は、クリップ回路７０でクリップされた信号線の電圧（画素の出力電圧）をアナログ的に増幅し、増幅した電圧信号Ｖ2をＡ／Ｄ変換回路３０に出力する。なお、増幅処理の際に、光信号の大きいときが高電圧となるように、信号電圧の正負を反転することが望ましい。アナログゲイン回路２０のアナログゲイン設定値（増幅率）は、センサ設定回路８２で設定され、Ｒｃｈ，Ｇｃｈ，Ｂｃｈの各チャンネルで異なるアナログゲイン設定値（ＧR
A，ＧG
A，ＧB
A）とすることができる。
【0036】
Ａ／Ｄ変換回路３０は、アナログ出力信号Ｖ2を、デジタル信号に変換し、変換したデジタル信号（ＤR
1，ＤG
1，ＤB
1）をホワイトバランス調整回路４０に出力する。
【0037】
ホワイトバランス調整回路４０は、Ａ／Ｄ変換回路３０から出力されたデジタル信号を、最適な色調となるように色信号ごとにそれぞれゲイン調整し、ホワイトバランスされたデジタル信号（ＤR
2，ＤG
2，ＤB
2）を、デジタルゲイン回路５０へ出力する。さらに、ホワイトバランス調整回路４０は、ＲＧＢ各チャンネルのホワイトバランス調整値（ＧR
W，ＧG
W，ＧB
W）を、演算回路８０へ出力する。
【0038】
デジタルゲイン回路５０は、ホワイトバランス調整回路４０からのデジタル出力信号に対して、デジタル処理により信号増幅する処理を行い、増幅されたデジタル信号（ＤR
3，ＤG
3，ＤB
3）を、後段のその他信号処理を行う諸回路６０に出力する。さらに、デジタルゲイン回路５０は、デジタルゲイン設定値（増幅率：ＧD）を、演算回路８０へ出力する。
【0039】
デジタルゲイン回路５０からの出力信号は、それ以降も様々な処理回路６０によって信号処理が加えられ、最終的な映像信号（ＤR
OUT，ＤG
OUT，ＤB
OUT）が撮像装置から出力される。
【0040】
なお、図１の回路構成では、撮像素子２１０の出力についてホワイトバランス調整をした後、デジタルゲイン回路５０による増幅を行ったが、ホワイトバランス調整回路４０とデジタルゲイン回路５０の配置を反対にして、撮像素子２１０の出力についてデジタルゲイン回路５０による増幅を行った後、ホワイトバランス調整回路４０による調整を行ってもよい。
【0041】
センサ設定回路（素子駆動設定回路）８２は、撮像素子（イメージセンサ）２１０の動作の様々な設定をする回路である。例えば、撮像素子２１０の動作モード、フレームレート、出力フォーマット等、様々な設定を行い、設定信号を撮像素子２１０に与えており、アナログゲイン回路２０のアナログゲイン設定値（増幅率）も設定している。そして、センサ設定回路８２は、ＲＧＢ各色のアナログゲイン設定値（ＧR
A，ＧG
A，ＧB
A）を演算回路８０へ出力する。
【0042】
タイミング生成回路８４は、撮像素子２１０の動作タイミングを設定するクロック信号を生成し、撮像素子２１０の動作を制御する。
【0043】
演算回路８０は、撮像素子のアナログゲイン設定値と、ホワイトバランス調整値と、デジタルゲイン設定値の各設定値を基にして、各色チャンネルのホワイトクリップを行う信号レベル（ホワイトクリップ電圧）を決定し、ホワイトクリップ設定電圧発生回路８６に、ホワイトクリップ設定信号を出力する。
【0044】
ホワイトクリップ設定電圧発生回路８６は、演算回路８０から入力されたホワイトクリップ設定信号に基づいて、各色チャンネルのホワイトクリップ設定電圧（ＶR
CLP_SET，ＶG
CLP_SET，ＶB
CLP_SET）を発生し、クリップ回路７０に出力する。例えば、ホワイトクリップ設定信号をホワイトクリップ設定電圧のデジタル値の信号とし、ホワイトクリップ設定電圧発生回路８６をＤ／Ａ（デジタル／アナログ）変換回路として、アナログ電圧のホワイトクリップ設定電圧を発生させることができる。発生したホワイトクリップ設定電圧は、例えば、図２のホワイトクリップ回路７０のホワイトクリップ設定電圧入力端子に入力される。そして、ホワイトクリップ回路７０が、信号線をホワイトクリップ電圧（ＶR
CLP，ＶG
CLP，ＶB
CLP）にクリップする。
【0045】
図１に示す単板カラー撮像装置２００では、１個の撮像素子２１０の画素アレイ上にカラーフィルタを形成してカラー画像を撮像するために、同一の読み出し回路が、複数色の信号を交互に読み出すことが必要となる。それに対応するために、ホワイトクリップ設定電圧はＲ，Ｇ，Ｂそれぞれの色信号毎に調整されたものを撮像素子に入力し、読み出す色によって適宜切り替えて回路に入力することが望ましい。
【0046】
なお、図１では、ホワイトクリップ設定電圧発生回路８６が撮像素子２１０の外に配置されているが、ホワイトクリップ設定電圧発生回路８６を撮像素子２１０のチップ内に設けてもよい。このとき、撮像素子２１０にはホワイトクリップ設定信号が入力される。また、ホワイトバランス調整回路４０、デジタルゲイン回路５０についても、これらの回路を撮像素子２１０と同一のチップ上に形成する構成も可能である。
【0047】
図４に、ホワイトクリップ電圧の設定方法の一例を示す。通常、画素の動作では相関２重サンプリングが利用され、最初に画素をリセットした電圧が出力され、その後にフォトダイオードに光電変換後に蓄積された電荷が読み出されて、電荷量に応じた電圧の変動が出力される。一般的には、フォトダイオードでは電子が蓄積されるために、電圧の変動は負方向となる。この変動幅が、撮影された画像の信号レベル（Ｖ1）を表す。撮像装置においては、基準の設定の時に必要な信号振幅が得られるようにホワイトクリップ電圧（ＶCLPINI）を設定し、ホワイトクリップ設定電圧を調整する。以降では、この基準の設定の時を各ゲインが１の状態と考える（ＧA
R,G,B＝１，ＧW
R,G,B＝１，ＧD＝１）。従来技術では、各ゲインの調整値によらず、ホワイトクリップ電圧をＶCLPINIに固定して撮像装置を運用していた。
【0048】
本発明による構成では、ＧA，ＧW，ＧDの設定値に応じてＶCLPを調整することが可能となる。設定値の一例としては、通常（基準の設定の時）は、画素リセット時の出力電圧に対してリセット電圧の揺らぎに対するマージン（ＶMGNB）を確保したＶRefを基準電圧として、そこからＡ／Ｄ変換回路３０の入力電圧範囲（ＶRange）と、クリップ回路７０の動作特性による影響を防ぐマージン（ＶMGNW）を確保することにより、基準となるホワイトクリップ電圧ＶCLPINIをＶRef－ＶRange－ＶMGNWに設定し、ホワイトクリップ設定電圧を調整する。この時出力電圧の振幅は、ＶRange－ＶMGNBが確保される。
【0049】
対して、各段でのゲインがＧA，ＧW，ＧDとなった場合には、信号線の出力電圧の振幅は、基準の設定の時に必要な（許容される）信号振幅の１／(ＧA*ＧW*ＧD)の信号振幅が確保されるようにし、ＶCLPの設定値は、VRef－VMGNB－(VRange－VMGNB)/(GA*GW*GD)－VMGNWとする。そして、ホワイトクリップ電圧ＶCLPがこの修正された設定値となるように、ホワイトクリップ設定電圧を調整する。
【0050】
なお、出力電圧が上記の振幅を確保できる範囲においては、ＶCLPは他の手法を用いて決定してもよい。例えば、動作マージンが十分小さくてよいときは、マージンに関する項を省略してもよい。
【0051】
このように、映像信号に使用されないレベルの信号を、あらかじめクリップ回路で除去することにより、アーティファクトを抑制した高品質な映像を撮影することが可能となる。また、撮像装置を運用する中で、ホワイトバランスやデジタルゲインは照明環境等の変化に応じて随時変更されるが、本構成をとることにより、変更に追従して最適値を選択し続けることが可能となる。
【0052】
（第２の実施形態）
図５は、本発明の第２の実施形態の３板式撮像装置の回路構成の例である。第２の実施形態は、入力光を分光プリズム２２０で分光し、各色に対応して撮像素子（Ｒ）２３０、撮像素子（Ｇ）２４０、撮像素子（Ｂ）２５０を用いる３板カラー撮像装置２０１に、本発明を適用したものである。
図５は、本発明の第２の実施形態の３板式撮像装置の回路構成の例である。第２の実施形態は、入力光を分光プリズム２２０で分光し、各色に対応して撮像素子（Ｒ）２３０、撮像素子（Ｇ）２４０、撮像素子（Ｂ）２５０を用いる３板カラー撮像装置２０１に、本発明を適用したものである。
【0053】
撮像装置２０１の各撮像素子２３０～２５０は、図１の撮像素子２１０と基本構成は同じであるが、それぞれ単一のカラー信号（色信号）を処理する。また、撮像装置２０１は、ホワイトバランス調整回路４０、デジタルゲイン回路５０、その他信号処理回路６０、演算回路８０、センサ設定回路８２、タイミング生成回路８４、ホワイトクリップ設定電圧発生回路８６を備えており、この回路構成と動作は図１の撮像装置２００と基本的に同じであるので、その説明は省略する。
【0054】
ただ、図５のホワイトバランス調整回路４０は、撮像素子２３０～２５０から各色信号に対応するデジタル出力信号を受け取り、これら色信号のホワイトバランス調整を行う。また、センサ設定回路８２及びタイミング生成回路８４は、撮像素子２３０～２５０にそれぞれ制御信号を出力する。さらに、ホワイトクリップ設定電圧発生回路８６は、各撮像素子２３０～２５０に対して、それぞれの撮像素子の色信号に対応した１種類のホワイトクリップ設定電圧（ＶR
CLP_SET，ＶG
CLP_SET，ＶB
CLP_SET）を出力する。
【0055】
なお、図５の回路構成においても、ホワイトクリップ設定電圧発生回路８６、ホワイトバランス調整回路４０、デジタルゲイン回路５０を、各撮像素子２３０～２５０と同一チップに内蔵する構成としてもよい。
【0056】
これまでの説明では、ホワイトクリップ電圧の設定おいては、ＧA，ＧW，ＧDの設定値に応じてクリップ電圧ＶCLPを調整したが、信号線の電圧振幅を最適に制御し、ノイズやアーティファクトを抑制することが可能な範囲で、クリップ電圧の設定を変更してもよい。例えば、ゲインが１に近い設定値についてはクリップ電圧の導出式から省略し、ゲインの大きい１つ又は２つの設定値に基づいて、クリップ電圧を調整してもよい。
【0057】
また、ホワイトクリップ設定電圧発生回路８６は、演算回路８０からのホワイトクリップ設定信号をＤ／Ａ変換してホワイトクリップ電圧を発生することに代えて、例えば、ホワイトクリップ設定信号に基づいて、ステップ状に電圧値が増減するようにホワイトクリップ設定電圧を生成する構成としてもよい。また、ホワイトクリップ電圧の導出を、直線などで近似した特性を用いて行ってもよい。このようにすることにより、計算リソースを節約することができる。
【0058】
上記の実施形態では、撮像装置２００，２０１の構成と動作について説明したが、本発明はこれに限らず、撮像装置の制御方法として構成されてもよい。すなわち、アナログゲイン設定値、ホワイトバランス調整値、デジタルゲイン設定値の少なくとも１つの変化に従ってホワイトクリップ電圧を調整する方法として構成されても良い。
【0059】
上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態に記載の複数の構成ブロックを１つに組み合わせたり、あるいは１つの構成ブロックを分割したりすることが可能である。
【符号の説明】
【0060】
１０ 画素
１１ 光電変換素子
１２ 画素内アンプ
２０ アナログゲイン回路
３０ Ａ／Ｄ変換回路
４０ ホワイトバランス調整回路
５０ デジタルゲイン回路
６０ その他信号処理回路
７０ クリップ回路
８０ 演算回路
８２ センサ設定回路
８４ タイミング生成回路
８６ ホワイトクリップ電圧発生回路
１００ 撮像装置
１１０ 撮像素子
２００ 単板式撮像装置
２１０ 撮像素子
２０１ ３板式撮像装置
２２０ 分光プリズム
２３０～２５０ 撮像素子
１１ 光電変換素子
１２ 画素内アンプ
２０ アナログゲイン回路
３０ Ａ／Ｄ変換回路
４０ ホワイトバランス調整回路
５０ デジタルゲイン回路
６０ その他信号処理回路
７０ クリップ回路
８０ 演算回路
８２ センサ設定回路
８４ タイミング生成回路
８６ ホワイトクリップ電圧発生回路
１００ 撮像装置
１１０ 撮像素子
２００ 単板式撮像装置
２１０ 撮像素子
２０１ ３板式撮像装置
２２０ 分光プリズム
２３０～２５０ 撮像素子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】