特許 7460459 増幅装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-03-25

(45)【発行日】2024-04-02

(54)【発明の名称】増幅装置

(51)【国際特許分類】

   H03F 3/34 20060101AFI20240326BHJP

   H03F 1/26 20060101ALI20240326BHJP

【ＦＩ】

H03F3/34 210

H03F1/26

【請求項の数】 6

(21)【出願番号】P 2020104540

(22)【出願日】2020-06-17

(65)【公開番号】P2021197680

(43)【公開日】2021-12-27

【審査請求日】2023-03-09

(73)【特許権者】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(74)【代理人】

【識別番号】110002000

【氏名又は名称】弁理士法人栄光事務所

(72)【発明者】

【氏名】堤 俊章

【審査官】工藤 一光

(56)【参考文献】

【文献】特開２００７－２２８３８８（ＪＰ，Ａ）

【文献】米国特許出願公開第２００６／０１９７５７４（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１３／０１２７５２６（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ１／００－３／７２

Ｈ０３Ｌ５／００－５／０２

(57)【特許請求の範囲】

【請求項1】

入力電圧を増幅する演算増幅器と、
前記演算増幅器のオフセット電圧をサンプリングするオートゼロ回路と、
前記オートゼロ回路によるサンプリングを行うオートゼロ動作と、前記演算増幅器による増幅を行うアンプ動作とを切り替える動作切替スイッチと、を備え、
前記オートゼロ回路は、
前記オフセット電圧を充電するサンプリングキャパシタと、
前記サンプリングキャパシタにサンプリング電圧をチャージする第１相の帰還ループと、前記第１相の帰還ループをオンオフする第１のフェーズスイッチと、
前記サンプリングキャパシタに対する第１のキャパシタ分圧用のキャパシタを接続する第２相の帰還ループと、前記第２相の帰還ループをオンオフする第２のフェーズスイッチと、
前記サンプリングキャパシタに対する第２のキャパシタ分圧用のキャパシタを接続する第３相の帰還ループと、前記第３相の帰還ループをオンオフする第３のフェーズスイッチと、を有し、
前記オートゼロ回路の帰還ループの利得帯域幅積を切り替える帯域切替器が接続され、
前記帯域切替器は、前記オートゼロ回路における前記第３相の帰還ループがオンのときに利得帯域幅積を小さく切り替える、
増幅装置。

【請求項2】

請求項１に記載の増幅装置であって、
前記オートゼロ回路は、
前記オートゼロ動作において第１相、第２相、第３相の３つのフェーズを有し、
前記第１相の期間に前記第１相の帰還ループをオンし、前記第２相の期間に前記第２相の帰還ループをオンし、前記第３相の期間に前記第３相の帰還ループをオンするように、前記第１ないし第３のフェーズスイッチを第１のフェーズスイッチ、第２のフェーズスイッチ、第３のフェーズスイッチの順に順次切り替えてオンさせる、
増幅装置。

【請求項3】

請求項１又は２に記載の増幅装置であって、
前記帯域切替器は、
直列接続されたキャパシタとスイッチとを有し、
前記オートゼロ回路の帰還ループに前記キャパシタの一端が接続され、前記スイッチの一端が接地され、
前記第３相の帰還ループがオンのときに前記スイッチがオンして前記第３相の帰還ループとグランド間に前記キャパシタを接続する、
増幅装置。

【請求項4】

請求項１又は２に記載の増幅装置であって、
前記帯域切替器は、
直列接続されたキャパシタとスイッチとを有し、
前記オートゼロ回路の帰還ループ内にミラー補償容量として前記キャパシタ及び前記スイッチが接続され、
前記第３相の帰還ループがオンのときに前記スイッチがオンして前記第３相の帰還ループに対して前記キャパシタを並列接続する、
増幅装置。

【請求項5】

請求項１から４のいずれか一項に記載の増幅装置であって、
前記オートゼロ回路は、
演算増幅器と、前記オートゼロ動作のときに前記演算増幅器の出力が入力端に接続される増幅器と、
前記演算増幅器の非反転入力端に接続される基準電圧源と、を有し、
前記演算増幅器の反転入力端に前記サンプリングキャパシタが接続され、
前記増幅器の入力端又は出力端と前記演算増幅器の反転入力端とが前記第１のフェーズスイッチを介して接続されて前記第１相の帰還ループを構成し、
前記増幅器の出力端と前記演算増幅器の反転入力端との間に、前記第１のキャパシタ分圧用のキャパシタとしての第１のキャパシタ及び第２のキャパシタが接続されて前記第２のキャパシタが接地され、前記増幅器の出力端と前記演算増幅器の反転入力端とが前記第２のフェーズスイッチを介して接続されて前記第２相の帰還ループを構成し、
前記増幅器の出力端と前記演算増幅器の反転入力端との間に、前記第２のキャパシタ分圧用のキャパシタとしての第３のキャパシタ及び第４のキャパシタが接続されて前記第４のキャパシタが接地され、前記増幅器の出力端と前記演算増幅器の反転入力端とが前記第３のフェーズスイッチを介して接続されて前記第３相の帰還ループを構成する、
増幅装置。

【請求項6】

請求項１から５のいずれか一項に記載の増幅装置であって、
前記第１のキャパシタ分圧用のキャパシタは、前記第２のキャパシタ分圧用のキャパシタに比べて、容量値が大きくなっている、
増幅装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、増幅装置に関する。

【背景技術】

【0002】

近年、産業機器のオートメーション化、電気自動車の普及などのトレンドにより、モータを制御するための電流検出、センサの微細な電圧を検出する用途などにおいて、より高精度な演算増幅器が求められている。このような要求に対して、半導体装置メーカーによってゼロドリフト演算増幅器などの高精度の増幅器が製品化されている。ゼロドリフト演算増幅器は、入力オフセット電圧を回路の動作によって限りなく最少にしている。オフセットのキャンセル機構には、大まかにオートゼロ方式とチョッパー方式の２種類が存在する。オートゼロ方式は、サンプリング＆ホールド回路によって入力オフセット電圧をサンプリングして、そのサンプリング電圧を基にオフセット電圧をキャンセルする。一方、チョッパー方式は、変調・復調回路によって、入力信号と入力オフセット電圧を周波数的に分離し、入力オフセット電圧をフィルタで遮断して所望の入力信号のみを復調することで、オフセット電圧をキャンセルする。両方式の演算増幅器の違いとしてはノイズが挙げられる。オートゼロ方式は、サンプリング＆ホールド回路を用いるため、折り返しノイズが生じ、サンプリング周波数より低周波のノイズ量が一般的なオペアンプよりも多い。一方、チョッパー方式は、低周波のノイズは少ないが、チョッパー周波数に大きなノイズ量のピークを持つ。

【0003】

オートゼロ方式の演算増幅器として、例えば特許文献１に開示されているオートゼロ回路がある。このオートゼロ回路は、２相又は３相のマルチフェーズ動作を行う回路を持ち、サンプリング動作時のスイッチの切り替えによるチャージインジェクションをキャパシタ分圧によって低減する構成となっている。

【先行技術文献】

【特許文献】

【0004】

【文献】米国特許第７３４８８２４号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

オートゼロ方式の演算増幅器においては、オフセット電圧のサンプリングによるオートゼロ機能の高精度化とともに、折り返しノイズによる低周波のノイズを低減することが課題となっている。このため、オフセット電圧のサンプリング電圧の誤差低減と、低周波のノイズ量の低減との両立が求められている。

【0006】

本発明は、オートゼロ機能の高精度化とノイズ低減の両立を図ることが可能な増幅装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明は、入力電圧を増幅する演算増幅器と、前記演算増幅器のオフセット電圧をサンプリングするオートゼロ回路と、前記オートゼロ回路によるサンプリングを行うオートゼロ動作と、前記演算増幅器による増幅を行うアンプ動作とを切り替える動作切替スイッチと、を備え、前記オートゼロ回路は、前記オフセット電圧を充電するサンプリングキャパシタと、前記サンプリングキャパシタにサンプリング電圧をチャージする第１相の帰還ループと、前記第１相の帰還ループをオンオフする第１のフェーズスイッチと、前記サンプリングキャパシタに対する第１のキャパシタ分圧用のキャパシタを接続する第２相の帰還ループと、前記第２相の帰還ループをオンオフする第２のフェーズスイッチと、前記サンプリングキャパシタに対する第２のキャパシタ分圧用のキャパシタを接続する第３相の帰還ループと、前記第３相の帰還ループをオンオフする第３のフェーズスイッチと、を有し、前記オートゼロ回路の帰還ループの利得帯域幅積を切り替える帯域切替器が接続され、前記帯域切替器は、前記オートゼロ回路における前記第３相の帰還ループがオンのときに利得帯域幅積を小さく切り替える、増幅装置を提供する。

【0008】

また、本発明は、上記の増幅装置であって、前記オートゼロ回路は、前記オートゼロ動作において第１相、第２相、第３相の３つのフェーズを有し、前記第１相の期間に前記第１相の帰還ループをオンし、前記第２相の期間に前記第２相の帰還ループをオンし、前記第３相の期間に前記第３相の帰還ループをオンするように、前記第１ないし第３のフェーズスイッチを第１のフェーズスイッチ、第２のフェーズスイッチ、第３のフェーズスイッチの順に順次切り替えてオンさせる、増幅装置を提供する。

【0010】

また、本発明は、上記いずれかの増幅装置であって、前記帯域切替器は、直列接続されたキャパシタとスイッチとを有し、前記オートゼロ回路の帰還ループに前記キャパシタの一端が接続され、前記スイッチの一端が接地され、前記第３相の帰還ループがオンのときに前記スイッチがオンして前記第３相の帰還ループとグランド間に前記キャパシタを接続する、増幅装置を提供する。

【0011】

また、本発明は、上記いずれかの増幅装置であって、前記帯域切替器は、直列接続されたキャパシタとスイッチとを有し、前記オートゼロ回路の帰還ループ内にミラー補償容量として前記キャパシタ及び前記スイッチが接続され、前記第３相の帰還ループがオンのときに前記スイッチがオンして前記第３相の帰還ループに対して前記キャパシタを並列接続する、増幅装置を提供する。

【0012】

また、本発明は、上記いずれかの増幅装置であって、前記オートゼロ回路は、演算増幅器と、前記オートゼロ動作のときに前記演算増幅器の出力が入力端に接続される増幅器と、前記演算増幅器の非反転入力端に接続される基準電圧源と、を有し、前記演算増幅器の反転入力端に前記サンプリングキャパシタが接続され、前記増幅器の入力端又は出力端と前記演算増幅器の反転入力端とが前記第１のフェーズスイッチを介して接続されて前記第１相の帰還ループを構成し、前記増幅器の出力端と前記演算増幅器の反転入力端との間に、前記第１のキャパシタ分圧用のキャパシタとしての第１のキャパシタ及び第２のキャパシタが接続されて前記第２のキャパシタが接地され、前記増幅器の出力端と前記演算増幅器の反転入力端とが前記第２のフェーズスイッチを介して接続されて前記第２相の帰還ループを構成し、前記増幅器の出力端と前記演算増幅器の反転入力端との間に、前記第２のキャパシタ分圧用のキャパシタとしての第３のキャパシタ及び第４のキャパシタが接続されて前記第４のキャパシタが接地され、前記増幅器の出力端と前記演算増幅器の反転入力端とが前記第３のフェーズスイッチを介して接続されて前記第３相の帰還ループを構成する、増幅装置を提供する。

【0013】

また、本発明は、上記いずれかの増幅装置であって、前記第１のキャパシタ分圧用のキャパシタは、前記第２のキャパシタ分圧用のキャパシタに比べて、容量値が大きくなっている、増幅装置を提供する。

【発明の効果】

【0014】

本発明によれば、オートゼロ機能の高精度化とノイズ低減の両立を図ることが可能な増幅装置を提供できる。

【図面の簡単な説明】

【0015】

【図1】第１の実施形態のオートゼロ増幅器の構成を示す回路図である。

【図2】実施形態のオートゼロ増幅器の動作タイミングの一例を示すタイミング図である。

【図3】実施形態及び比較例のオートゼロ増幅器における動作時のサンプリング電圧の一例を示す特性図である。

【図4】実施形態及び比較例のオートゼロ増幅器におけるオフセット電圧及びノイズ量の一例を示す特性図である。

【図5】第１の実施形態のオートゼロ増幅器の別の構成を示す回路図である。

【図6】実施形態のオートゼロ増幅器の概略構成を示すブロック図である。

【図7】実施形態のオートゼロ増幅器の第１例を示すブロック図である。

【図8】実施形態のオートゼロ増幅器の第２例を示すブロック図である。

【図9】第２の実施形態のオートゼロ増幅器の構成を示す回路図である。

【図10】第２の実施形態のオートゼロ増幅器の別の構成を示す回路図である。

【図11】ピンポンオートゼロ増幅器の構成例を示すブロック図である。

【図12】オートゼロ増幅器の回路構成例を示す回路図である。

【図13】比較例のオートゼロ増幅器の構成を示す回路図である。

【発明を実施するための形態】

【0016】

以下、本発明に係る増幅装置を具体的に開示した実施形態（以下、「本実施形態」という）について、図面を参照して詳細に説明する。

【0017】

（本実施形態に至る背景）
オートゼロ方式の演算増幅器（以下、「オートゼロ増幅器」と記載する）におけるオフセット電圧のサンプリング電圧の誤差と、折り返しノイズによる低周波のノイズについて、以下に具体例を挙げて説明する。ここでは比較例として、特許文献１に示されたオートゼロ回路を用いる。

【0018】

図１１は、ピンポンオートゼロ増幅器の構成例を示すブロック図である。ここでは、３段アンプの初段にピンポン方式のオートゼロ増幅器を使用した構成を例示する。ピンポンオートゼロ増幅器は、２つのオートゼロ増幅器ＡＺ０８１，ＡＺ０８２を並列接続し、スイッチＳＷ０８１～ＳＷ０８６によってスイッチφ１とスイッチφ２をオンオフする構成である。この構成により、第１のオートゼロ増幅器ＡＺ０８１と第２のオートゼロ増幅器ＡＺ０８２において時間的に交互にオートゼロ動作とアンプ動作とを切り替え、オフセット電圧を補正しながら高精度の増幅動作が可能となっている。

【0019】

スイッチφ１がオンでスイッチφ２がオフの場合、オートゼロ増幅器ＡＺ０８１の入力部はショートされ、かつ入力ＩＮ－に接続され、入力オフセット電圧情報のサンプリングを行う（オートゼロ動作）。次に、スイッチφ１がオフでスイッチφ２がオンになると、オートゼロ増幅器ＡＺ０８１が、ホールドしている入力オフセット電圧の情報を元に、オフセット電圧をキャンセルしながら演算増幅器の初段としての動作を行う（アンプ動作）。このとき、オートゼロ増幅器ＡＺ０８２は、オートゼロ増幅器ＡＺ０８１と同様の動作を逆のタイミングで行う。オートゼロ増幅器ＡＺ０８１とオートゼロ増幅器ＡＺ０８２が交互にオートゼロ動作とアンプ動作を行うことにより、オフセット電圧をキャンセルしながら高精度の演算増幅器としての役割を果たすものである。

【0020】

図１２は、オートゼロ増幅器の回路構成例を示す回路図である。図１２では、図１１のオートゼロ増幅器ＡＺ０８１，ＡＺ０８２の内部回路の構成例を示している。図１２のオートゼロ増幅器において、スイッチφ１（ＳＷ０９２，ＳＷ０９４）がオン、スイッチφ２（ＳＷ０９１，ＳＷ０９３）がオフとなり、オートゼロ動作を行うとき、増幅器Ａ０９１の入力間がショートし、キャパシタＣ０９１にオフセット電圧がチャージされる。このときチャージされる電圧Ｖｃ１は、次の式（１）のようになる。なお、本明細書において、「＊」は乗算の演算子、「／」は除算の演算子を表すものとする。

【0021】

Ｖｃ１＝｛Ａｖ１＊Ｖｏｓ１＋Ａｖ２＊（Ｖｏｓ２＋Ｖｒｅｆ）｝
／（１＋Ａｖ２） …（１）

【0022】

ここで、Ａｖ１は増幅器Ａ０９１の利得、Ａｖ２は増幅器Ａ０９２の利得、Ｖｃ１はキャパシタＣ０９１の電圧値、Ｖｏｓ１は増幅器Ａ０９１の入力オフセット電圧、Ｖｏｓ２は増幅器Ａ０９２の入力オフセット電圧、Ｖｒｅｆは基準電圧源Ｖ０９１の電圧値である。

【0023】

その後、スイッチφ１がオフ、スイッチφ２がオンに切り替わり、アンプ動作を行うとき、式（１）の電圧値Ｖｃ１をキャパシタＣ０９１がホールドしたまま、差動増幅器として動作を始める。このとき、出力ＶＯＵＴから出力される出力電圧Ｖｏは、次の式（２），（３）のようになる。

【0024】

Ｖｏ＝Ａｖ１（ＶＩＮ＋Ｖｏｓ１）＋Ａｖ２［Ｖｏｓ２＋Ｖｒｅｆ－
｛（Ａｖ１＊Ｖｏｓ１＋Ａｖ２＊Ｖｏｓ２＋Ａｖ２＊Ｖｒｅｆ）／（１＋Ａｖ２）｝］
…（２）
＝Ａｖ１＊ＶＩＮ＋｛１－Ａｖ２／（１＋Ａｖ２）｝
＊（Ａｖ１＊Ｖｏｓ１＋Ａｖ２＊Ｖｏｓ２＋Ａｖ２＊Ｖｒｅｆ）
≒Ａｖ１＊ＶＩＮ （Ａｖ２→∞） …（３）

【0025】

ここで、ＶＩＮはオートゼロ増幅器の２つの入力ＶＩＮ＋とＶＩＮ－の電圧値の差である。

【0026】

このように、キャパシタＣ０９１のチャージ電圧によって増幅器Ａ０９１の入力オフセット電圧Ｖｏｓ１がキャンセルされた出力電圧となる。

【0027】

しかしながら、図１２の回路では、スイッチＳＷ０９４を構成するＭＯＳスイッチからのチャージインジェクションによって、キャパシタＣ０９１にチャージされる電圧値に誤差が生じてしまう。チャージインジェクションとは、ＭＯＳスイッチがオフする時に反転層内部の電荷がソース端子又はドレイン端子に抜ける現象である。すなわち、半導体スイッチの切替時に過渡的にゲートから信号ラインに注入される電荷のことであり、このチャージインジェクションによってサンプリング電圧（キャパシタＣ０９１の電圧値Ｖｃ１）が変動する。より高精度のオートゼロ増幅器を実現するためには、チャージインジェクションの影響を低減する必要がある。

【0028】

図１３は、比較例のオートゼロ増幅器の構成を示す回路図である。図１３では、チャージインジェクションの低減を行う回路の比較例として、特許文献１に示された３ｐｈａｓｅ Ａｕｔｏ Ｚｅｒｏｉｎｇを用いたオートゼロ増幅器の構成を示している。３ｐｈａｓｅ Ａｕｔｏ Ｚｅｒｏｉｎｇは、３相のマルチフェーズ動作によるオートゼロ動作を行うものである。

【0029】

図１３のオートゼロ増幅器は、図１１のオートゼロ増幅器にキャパシタ分圧付きの負帰還ループを２つ追加した回路構成となっている。この比較例のオートゼロ増幅器は、スイッチφＡ１、φＡ２、φＡ３を順次切り替えて各ループを順番に動作させ、段階的にチャージインジェクションによるサンプリング電圧の誤差を打ち消すようになっている。

【0030】

比較例のオートゼロ増幅器は、スイッチφ１（ＳＷ１１１，ＳＷ１１３）がオン、スイッチφ２（ＳＷ１１２，ＳＷ１１４）がオフとなるオートゼロ動作の間に、次のようにスイッチφＡ１、φＡ２、φＡ３を順次切り替えてオンオンさせる。

【0031】

まず、スイッチφＡ１（ＳＷ１１５）がオン、スイッチφＡ２（ＳＷ１１６）とスイッチφＡ３（ＳＷ１１７）がオフとなり、オフセット電圧情報をキャパシタＣ１１１へサンプリングする（１ｓｔ ｐｈａｓｅ、第１相）。次に、スイッチφＡ１がオフ、スイッチφＡ２がオン、スイッチφＡ３がオフとなり、スイッチφＡ１からのチャージインジェクションがキャパシタＣ１１１にチャージされる。このとき、スイッチφＡ２がオンしてできる帰還ループによって、チャージインジェクションによるサンプリング電圧の電圧変動はキャンセルされる（２ｎｄ ｐｈａｓｅ、第２相）。

【0032】

その後、スイッチφＡ１とスイッチφＡ２がオフ、スイッチφＡ３がオンとなり、スイッチφＡ２からのチャージインジェクションが生じる。ただし、キャパシタＣ１１１，Ｃ１１３，Ｃ１１５によるキャパシタ分圧により、チャージインジェクションは低減される。またこのとき、スイッチφＡ３がオンしてできる帰還ループによって、チャージインジェクションによるサンプリング電圧の電圧変動はキャンセルされ、キャンセル後のオフセット電圧情報がキャパシタＣ１１１にサンプリングされる（３ｒｄ ｐｈａｓｅ、第３相）。

【0033】

最後に、スイッチφＡ１とスイッチφＡ２とスイッチφＡ３の全てがオフし、このときスイッチφＡ３からのチャージインジェクションが生じる。ただし、キャパシタＣ１１１，Ｃ１１４，Ｃ１１６によるキャパシタ分圧により、チャージインジェクションは低減される。このため、誤差としては非常に小さな電圧値だけがキャパシタＣ１１１のサンプリング電圧に加算される。

【0034】

そして、スイッチφ１がオフ、スイッチφ２がオンとなり、キャパシタＣ１１１に高精度なオフセット電圧情報をホールドした状態で、アンプ動作に切り替わり、入力オフセット電圧がキャンセルされた演算増幅器として動作する。

【0035】

しかしながら、図１２及び図１３に示したオートゼロ増幅器において、オフセット電圧サンプリングの時定数と折り返しノイズとがトレードオフとなる。

【0036】

図１２の構成では、増幅器Ａ０９２の相互コンダクタンスｇｍと、キャパシタＣ０９１の容量とによって、次の式（４），（５）のように時定数が決定される。

【0037】

τ１＝Ｃ０９１／ｇｍ …（４）
ＧＢ１＝ｇｍ／Ｃ０９１ …（５）

【0038】

ここで、τ１はオートゼロ増幅器の帰還ループの時定数、Ｃ０９１はキャパシタＣ０９１の容量、ＧＢ１はオートゼロ増幅器の帰還ループの利得帯域幅積（ＧＢ積）である。

【0039】

このように、図１２のオートゼロ増幅器の回路構成では、オフセット電圧サンプリングの時定数と利得帯域幅積は一意に決まる。帰還ループの利得帯域幅積はローパスフィルタの役割を持つため、利得帯域幅積によって折り返しノイズのノイズ量が決定される。

【0040】

一方、図１３の構成では、オフセット電圧サンプリングの時定数は各ループ毎に決定されるが、折り返しノイズのノイズ量は、第３相のスイッチφＡ３がオンしたときの帰還ループによって決定される。

【0041】

図１３のオートゼロ増幅器において、第１相のスイッチφＡ１（ＳＷ１１５）のオンによる帰還ループの時定数τ２は、次の式（６）のように決定される。

【0042】

τ２＝（Ｃ１１１＋Ｃ１１２）／ｇｍ１ …（６）

【0043】

ここで、τ２はスイッチＳＷ１１５による帰還ループの時定数、Ｃ１１１，Ｃ１１２はそれぞれキャパシタＣ１１１，Ｃ１１２の容量、ｇｍ１は増幅器Ａ１１２の相互コンダクタンスである。

【0044】

第２相のスイッチφＡ２（ＳＷ１１６）のオンによる帰還ループの時定数τ３は、次の式（７）のように決定される。

【0045】

τ３＝（１＋Ｃ１１１／Ｃ１１３）＊Ｃ１１２／（ｇｍ１＊ｇｍ２＊Ｒｏ２）
…（７）

【0046】

ここで、τ３はスイッチＳＷ１１６による帰還ループの時定数、Ｃ１１３はキャパシタＣ１１３の容量、ｇｍ２は増幅器Ａ１１３の相互コンダクタンス、Ｒｏ２は増幅器Ａ１１３の出力抵抗値である。

【0047】

第３相のスイッチφＡ３（ＳＷ１１７）のオンによる帰還ループの時定数τ４は、次の式（８）のように決定される。

【0048】

τ４＝（１＋Ｃ１１１／Ｃ１１４）＊Ｃ１１２／（ｇｍ１＊ｇｍ２＊Ｒｏ２）
…（８）

【0049】

ここで、τ４はスイッチＳＷ１１７による帰還ループの時定数、Ｃ１１４はキャパシタＣ１１４の容量である。

【0050】

また、図１３のオートゼロ増幅器における全体の折り返しノイズを決めるのは、第３相のスイッチφＡ３（ＳＷ１１７）のオンによる帰還ループの利得帯域幅積ＧＢ２である。この利得帯域幅積ＧＢ２は、次の式（９）のように求められる。

【0051】

ＧＢ２＝（ｇｍ１＊ｇｍ２＊Ｒｏ２）／Ｃ１１２ …（９）

【0052】

上記のように、図１３のオートゼロ増幅器では、増幅器Ａ１１３の入力端に接続されるキャパシタＣ１１２の容量の値が第１相～第３相の全てのフェーズの時定数と利得帯域幅積を決める要素となっている。キャパシタＣ１１２の容量は、小さくなると帰還ループの時定数が小さくなり、利得帯域幅積が大きくなるため、キャパシタＣ１１１への充電時間（すなわちサンプリング時間）が短くなり、サンプリング電圧の精度（すなわちオートゼロ機能の精度）が向上する。一方、利得帯域幅積が大きくなると、折り返しノイズのノイズ量が増加するため、帰還ループの時定数及び利得帯域幅積と折り返しノイズのノイズ量とがトレードオフの関係となる。

【0053】

上記比較例のオートゼロ増幅器では、サンプリング時間及び精度と折り返しノイズのノイズ量とが完全にトレードオフとなってしまい、これらの両立が困難であった。

【0054】

本実施形態では、上記事情に鑑み、オートゼロ機能の高精度化と折り返しノイズの低減とを両立でき、高精度で折り返し雑音の少ないオートゼロ増幅器の構成例を示す。

【0055】

（第１の実施形態）
図１は、第１の実施形態のオートゼロ増幅器の構成を示す回路図である。本実施形態のオートゼロ増幅器１０Ａは、例えば図１１に示したような３段アンプ又は４段アンプ等の多段増幅装置の初段に設けられるピンポン方式のオートゼロ増幅器における内部回路等として利用される。オートゼロ増幅器１０Ａは、ピンポン方式で交互に動作する２つのオートゼロ増幅器のそれぞれの増幅器等に適用可能である。

【0056】

オートゼロ増幅器１０Ａは、２つの演算増幅器Ａ０１１，Ａ０１２、加算器Ｐ０１１、増幅器Ａ０１３を有する。また、オートゼロ増幅器１０Ａは、キャパシタＣ０１１，Ｃ０１２，Ｃ０１３，Ｃ０１４，Ｃ０１５，Ｃ０１６、及び電圧源Ｖ０１１を有する。また、オートゼロ増幅器１０Ａは、スイッチφ１（ＳＷ０１１，ＳＷ０１３）、スイッチφ２（ＳＷ０１２，ＳＷ０１４）、スイッチφＡ１（ＳＷ０１５）、スイッチφＡ２（ＳＷ０１６）、スイッチφＡ３（ＳＷ０１７，ＳＷ０１８）を有する。スイッチＳＷ０１１～ＳＷ０１８は、ＭＯＳＦＥＴ等による半導体スイッチ素子が用いられる。ここで、スイッチφ１（ＳＷ０１１、ＳＷ０１３）、スイッチφ２（ＳＷ０１２、ＳＷ０１４）がオートゼロ動作とアンプ動作とを切り替える動作切替スイッチとしての機能を有する。

【0057】

演算増幅器Ａ０１１は、非反転入力端に一方の入力ＶＩＮ＋の入力端が接続され、反転入力端にスイッチφ２（ＳＷ０１２）を介して他方の入力ＶＩＮ－の入力端が接続され、非反転入力端と反転入力端とがスイッチφ１（ＳＷ０１１）を介して接続される。演算増幅器Ａ０１２は、非反転入力端に基準電圧源としての電圧源Ｖ０１１が接続され、反転入力端にサンプリングキャパシタとしてのキャパシタＣ０１１が接続される。演算増幅器Ａ０１１の出力端と演算増幅器Ａ０１２の出力端とは加算器Ｐ０１１に接続され、加算器Ｐ０１１の出力端がスイッチφ２（ＳＷ０１４）を介して出力ＶＯＵＴを出力するオートゼロ増幅器１０Ａの出力端に接続される。

【0058】

増幅器Ａ０１３は、入力端がスイッチφ１（ＳＷ０１３）を介して加算器Ｐ０１１の出力端と接続されるとともに、第１相の帰還ループをオンオフする第１のフェーズスイッチとしてのスイッチφＡ１（ＳＷ０１５）を介して演算増幅器Ａ０１２の反転入力端と接続される。ここで、演算増幅器Ａ０１２の出力端、加算器Ｐ０１１、スイッチＳＷ０１３、スイッチＳＷ０１５、演算増幅器Ａ０１２の非反転入力端が第１相の帰還ループとなる。

【0059】

増幅器Ａ０１３の出力端は、第２相の帰還ループをオンオフする第２のフェーズスイッチとしてのスイッチφＡ２（ＳＷ０１６）を介して第１のキャパシタ分圧用のキャパシタとしてのキャパシタＣ０１３（第１のキャパシタ）及びキャパシタＣ０１５（第２のキャパシタ）と接続される。そして、キャパシタＣ０１３の他端が演算増幅器Ａ０１２の反転入力端と接続され、キャパシタＣ０１５の他端が接地される。また、増幅器Ａ０１３の出力端は、第３相の帰還ループをオンオフする第３のフェーズスイッチとしてのスイッチφＡ３（ＳＷ０１７）を介して第２のキャパシタ分圧用のキャパシタとしてのキャパシタＣ０１４（第３のキャパシタ）及びキャパシタＣ０１６（第４のキャパシタ）と接続される。そして、キャパシタＣ０１４の他端が演算増幅器Ａ０１２の反転入力端と接続され、キャパシタＣ０１６の他端が接地される。すなわち、演算増幅器Ａ０１２及び増幅器Ａ０１３に対して第２相の帰還ループと第３相の帰還ループとが並列に接続される。

【0060】

また、増幅器Ａ０１３の入力端には、キャパシタＣ０１２、スイッチφＡ３（ＳＷ０１８）が直列接続され、キャパシタＣ０１２の他端がスイッチＳＷ０１８を介して接地される。このキャパシタＣ０１２、スイッチＳＷ０１８によって、オートゼロ増幅器の利得帯域幅積を切り替える帯域切替器を構成する。帯域切替器は、帰還ループの極（１ｓｔ ｐｏｌｅ）の周波数を切り替えるものである。本実施形態では、第３相のみキャパシタＣ０１２を接続し、利得帯域幅積を小さくする。

【0061】

上記の演算増幅器Ａ０１２、増幅器Ａ０１３、電圧源Ｖ０１１、キャパシタＣ０１１，Ｃ０１３～Ｃ０１６、スイッチＳＷ０１５～ＳＷ０１７により、オートゼロ動作において３つのフェーズで帰還ループをオンオフして演算増幅器Ａ０１１の入力オフセット電圧をキャパシタＣ０１１にサンプリングするオートゼロ回路２０Ａが構成される。

【0062】

上記構成において、各帰還ループの利得は、第１相の帰還ループの利得に対して、第２相の帰還ループの利得は例えば約１００倍程度、第３相の帰還ループの利得は例えば約１０００倍程度など、段階的に利得を高く設定している。また、キャパシタ分圧の容量については、サンプリング用のキャパシタＣ０１１に比べて、第２相の帰還ループのキャパシタＣ０１３及び第３相の帰還ループのキャパシタＣ０１４の容量を小さくしている。また、第２相の帰還ループのキャパシタＣ０１３と第３相の帰還ループのキャパシタＣ０１４の容量の関係は、Ｃ０１３＞Ｃ０１４とし、段階的に容量を小さく設定している。これにより、第１相から第３相にかけてフェーズ毎にサンプリング精度を高めている。

【0063】

次に、実施形態のオートゼロ増幅器１０Ａにおける動作を説明する。

【0064】

図２は、実施形態のオートゼロ増幅器の動作タイミングの一例を示すタイミング図である。図２において、オートゼロ増幅器におけるオートゼロ動作とアンプ動作を切り替えるスイッチφ１，φ２、及びオートゼロ動作における３つのフェーズを切り替えるスイッチφＡ１，φＡ２，φＡ３の動作を示している。

【0065】

オートゼロ増幅器１０Ａにおいて、スイッチφ１（ＳＷ０１１，ＳＷ０１３）がオン、スイッチφ２（ＳＷ０１２，ＳＷ０１４）がオフとなるオートゼロ動作の間に、次のようにスイッチφＡ１、φＡ２、φＡ３を順次オンオフする動作を行う。

【0066】

まず、第１相（１ｓｔ ｐｈａｓｅ）において、スイッチφＡ１（ＳＷ０１５）がオン、スイッチφＡ２（ＳＷ０１６）とスイッチφＡ３（ＳＷ０１７，ＳＷ０１８）がオフとなり、オフセット電圧情報をキャパシタＣ０１１へサンプリングする。

【0067】

次に、第２相（２ｎｄ ｐｈａｓｅ）において、スイッチφＡ１（ＳＷ０１５）がオフ、スイッチφＡ２（ＳＷ０１６）がオン、スイッチφＡ３（ＳＷ０１７，ＳＷ０１８）がオフとなり、スイッチφＡ１（ＳＷ０１５）からのチャージインジェクションによる電圧変動がキャパシタＣ０１１にチャージされる。このとき、スイッチφＡ２（ＳＷ０１６）がオンしてできる帰還ループによって、チャージインジェクションによる影響がキャンセルされる。

【0068】

その後、第３相（３ｒｄ ｐｈａｓｅ）において、スイッチφＡ１（ＳＷ０１５）とスイッチφＡ２（ＳＷ０１６）がオフ、スイッチφＡ３（ＳＷ０１７，ＳＷ０１８）がオンとなり、スイッチφＡ２（ＳＷ０１６）からのチャージインジェクションが生じる。ただし、キャパシタＣ０１１，Ｃ０１３，Ｃ０１５によるキャパシタ分圧により、チャージインジェクションによるキャパシタＣ０１１の電圧変動は低減される。またこのとき、スイッチφＡ３（ＳＷ０１７）がオンしてできる帰還ループによって、チャージインジェクションによる電圧変動はキャンセルされ、キャンセル後のオフセット電圧情報がキャパシタＣ０１１にサンプリングされる。

【0069】

また、このとき同時に、スイッチφＡ３（ＳＷ０１８）がオンとなり、キャパシタＣ０１２を付加して帰還ループの利得帯域幅積を低下させる。これにより、オートゼロ増幅器における折り返しノイズが低減する。

【0070】

最後に、スイッチφＡ１（ＳＷ０１５）とスイッチφＡ２（ＳＷ０１６）とスイッチφＡ３（ＳＷ０１７，ＳＷ０１８）の全てがオフし、このときスイッチφＡ３（ＳＷ０１７）からのチャージインジェクションが生じる。ただし、キャパシタＣ０１１，Ｃ０１４，Ｃ０１６によるキャパシタ分圧により、チャージインジェクションは低減される。このため、誤差としては非常に小さな電圧値だけがキャパシタＣ０１１のサンプリング電圧に加算される。

【0071】

そして、スイッチφ１（ＳＷ０１１，ＳＷ０１３）がオフ、スイッチφ２（ＳＷ０１２，ＳＷ０１４）がオンとなり、キャパシタＣ０１１に高精度に充電されたオフセット電圧情報をホールドした状態で、アンプ動作に切り替わる。このとき、演算増幅器の入力オフセット電圧がキャンセルされ、ほとんど誤差のない出力ＶＯＵＴが出力される。

【0072】

上記のオートゼロ動作において、第１相及び第２相は帰還ループの時定数が小さくなっており、それぞれのフェーズの期間は短く設定され、例えば１０μｓｅｃ程度である。一方、第３相は帯域切替用のキャパシタＣ０１２の付加により、第１相及び第２相に比べて帰還ループの時定数が大きくなっており、フェーズの期間は長めに設定され、例えば５０μｓｅｃ程度である。なお、第１相、第２相、第３相のフェーズは、それぞれ任意に期間を設定してよい。

【0073】

本実施形態では、第１相及び第２相における帰還ループの時定数を小さくし、利得帯域幅積を大きくすることにより、サンプリング電圧の充電速度を上げてチャージインジェクションの低減能力を高め、サンプリング精度を向上させる。これと共に、第３相のときだけキャパシタＣ０１２を接続して利得帯域幅積を小さくし、折り返しノイズを軽減させる。

【0074】

図３は、実施形態及び比較例のオートゼロ増幅器における動作時のサンプリング電圧の一例を示す特性図である。図３では、図１の本実施形態と図１３の比較例のそれぞれの構成において、オートゼロ動作時のサンプリング電圧の時間変化を模式的に示している。

【0075】

第３相（３ｒｄ ｐｈａｓｅ）の終了時のサンプリング電圧が、アンプ動作時に入力オフセット電圧をキャンセルするために使われる。サンプリング電圧の目標値に対して、各フェーズの間でパルス的にサンプリング電圧が上昇しているのは、チャージインジェクションの影響である。第１相（１ｓｔ ｐｈａｓｅ）の後よりも第２相（２ｎｄ ｐｈａｓｅ）の後の方がチャージインジェクションによる電圧変化が小さいのは、キャパシタ分圧の有無による。第３相（３ｒｄ ｐｈａｓｅ）の後にも同様の電圧変動があるが、第３相の帰還ループのキャパシタＣ０１４は第２相の帰還ループのキャパシタＣ０１３よりも容量が十分に小さいため、第２相の後の電圧変動よりもはるかに小さくなる。

【0076】

図３において、破線で示した比較例（容量大）は、比較例の構成において折り返しノイズを低減するためにキャパシタＣ１１２の値を大きくした場合である。この場合、特に第２相の時定数が大きく、サンプリング速度が遅くなるため、第３相の終了時の最終的なサンプリング電圧の誤差（目標値との差）が他の場合に比べて大きくなる。サンプリング電圧の誤差は直接、入力オフセット電圧に関わってくるため、オートゼロ機能の精度が低下する。

【0077】

また、点線で示した比較例（容量小）は、比較例の構成において折り返しノイズの低減を考慮せず、サンプリング速度を上げるために、キャパシタＣ１１２の値を小さくした場合である。この場合、どのフェーズにおいても、時定数が小さくサンプリング時間が十分に足りており、サンプリング精度は高い。一方、利得帯域幅積が大きくなり、折り返しノイズのノイズ量が増加する。

【0078】

これに対し、実線で示した実施形態は、キャパシタＣ０１２をスイッチＳＷ０１８によりオンオフして第３相において接続した場合である。スイッチＳＷ０１８は、第１相、第２相ではオフ、第３相ではオンとなる。この場合、第２相までは比較例（容量小）と同様の波形となっており、第３相だけ比較例（容量大）と同様の時定数が適用される。このため、比較例（容量小）よりもサンプリング精度は若干劣るが、第２相までに十分に目標値に近づけているので、サンプリング精度としては十分高い結果が得られる。比較例（容量大）の場合の最終値に比べて大幅にサンプリング精度が向上している。また、第３相の利得帯域幅積が小さいため、比較例（容量小）よりも折り返しノイズのノイズ量が低減する。

【0079】

このように、サンプリング精度、すなわち入力オフセット電圧のキャンセル能力については、比較例（容量大）が最も悪く、比較例（容量小）が良く、実施形態は比較例（容量小）より若干悪い程度である。

【0080】

図４は、実施形態及び比較例のオートゼロ増幅器におけるオフセット電圧及びノイズ量の一例を示す特性図である。図４では、図１１に示したピンポンオートゼロ増幅器に、図３と同様の各条件のオートゼロ増幅器を適用した場合の、入力オフセット電圧と低周波でのノイズ量の一例を比較して示している。ここでは、低周波のノイズ量として１０Ｈｚの雑音レベル（ｎＶ／√Ｈｚ）を例示する。

【0081】

比較例（容量大）の場合、低周波のノイズ量が小さいが、入力オフセット電圧が大きく、サンプリング精度が低下している。比較例（容量小）の場合、サンプリング精度が良好であるが、低周波のノイズ量が大きくなっている。実施形態の場合、比較例（容量大）と比較例（容量小）の双方の良い面を取り、サンプリング精度が良好で、かつ低周波のノイズ量が小さい結果が得られた。

【0082】

本実施形態では、スイッチＳＷ０１８の切り替えによってキャパシタＣ０１２をオンオフすることにより、第１相及び第２相の時定数を下げるとともに、第３相の利得帯域幅積を小さくして折り返しノイズを軽減させることが可能である。

【0083】

また、図５は第１の実施形態のオートゼロ増幅器の別の構成を示す回路図である。オートゼロ回路２０Ａにおいて、第１相の帰還ループをオンオフするスイッチφＡ１（ＳＷ０１５）が、増幅器Ａ０１３の出力端と演算増幅器Ａ０１２の反転入力端の間に挿入される点が図１に示した回路図と異なっており、本構成において場合も、図１と同様の効果を発揮する。

【0084】

なお、本実施形態では、第１相～第３相の３つの帰還ループを備える構成を示しているが、４つ以上の帰還ループを備える増幅器の構成であっても同様に適用可能である。

【0085】

（変形例）
図６は、実施形態のオートゼロ増幅器の概略構成を示すブロック図である。図６では、図１のオートゼロ増幅器１０ＡにおけるキャパシタＣ０１２、スイッチＳＷ０１８を一般化した帯域切替器を備える構成を示している。

【0086】

オートゼロ増幅器１０は、演算増幅器Ａ０１１の出力部の加算器Ｐ０１１とスイッチφ１，φ２との間に、オートゼロ回路２０を有する。オートゼロ回路２０は、図１のオートゼロ増幅器１０Ａのオートゼロ回路２０Ａと同様、オートゼロ動作において３つのフェーズで帰還ループをオンオフして演算増幅器Ａ０１１の入力オフセット電圧をキャパシタＣ０１１にサンプリングする。オートゼロ回路２０には、オートゼロ増幅器の帰還ループの利得帯域幅積を切り替える帯域切替器３０が接続される。帯域切替器３０は、帰還ループの容量を変更可能なものであれば、キャパシタとスイッチを含む素子、回路デバイスなど、いずれであってもよい。

【0087】

帯域切替器３０によって、図１のオートゼロ増幅器１０Ａと同様、帰還ループの極（１ｓｔ ｐｏｌｅ）の周波数を切り替えて利得帯域幅積を変更する。このとき、オートゼロ動作の３つのフェーズにおいて、第１相及び第２相の時定数を下げるとともに、第３相の利得帯域幅積を小さくして折り返しノイズを軽減させる。

【0088】

図７は、実施形態のオートゼロ増幅器の第１例を示すブロック図である。図７では、図６の構成における帯域切替器３０の第１例を含む構成を示している。この図７の構成は、図１に示したオートゼロ増幅器１０Ａと同様に構成となっている。

【0089】

オートゼロ増幅器１０Ａは、演算増幅器Ａ０１１の出力部の加算器Ｐ０１１とスイッチφ１，φ２との間に、図１と同様のオートゼロ回路２０Ａと、帯域切替器３０Ａとを有する。帯域切替器３０Ａは、キャパシタＣ０１２、スイッチＳＷ０１８が直列接続されて構成され、キャパシタＣ０１２の一端がオートゼロ回路２０Ａの増幅器Ａ０１３の入力端に接続され、スイッチＳＷ０１８の他端が接地される。この構成において、スイッチＳＷ０１８をオンオフしてキャパシタＣ０１２を接続又は遮断することにより、オートゼロ増幅器１０Ａの帰還ループの極の周波数を切り替え、利得帯域幅積を変更して折り返しノイズを軽減させる。

【0090】

図８は、実施形態のオートゼロ増幅器の第２例を示すブロック図である。図８では、図６の構成における帯域切替器３０の第２例を含む構成を示している。この図８の構成は、オートゼロ回路の帰還ループにおいてミラー補償容量を切り替える構成例を示すものである。

【0091】

オートゼロ増幅器１０Ｂは、演算増幅器Ａ０１１の出力部の加算器Ｐ０１１とスイッチφ１，φ２との間に、オートゼロ回路２０Ｂと、帯域切替器３０Ｂとを有する。帯域切替器３０Ｂは、キャパシタＣ０１２、スイッチＳＷ０１８が直列接続されて構成され、オートゼロ回路２０Ｂの帰還ループに両端が接続される。この構成において、スイッチＳＷ０１８をオンオフしてキャパシタＣ０１２によるミラー補償容量を接続又は遮断することにより、オートゼロ増幅器１０Ｂの帰還ループの極の周波数を切り替え、利得帯域幅積を変更して折り返しノイズを軽減させる。

【0092】

（第２の実施形態）
図９は、第２の実施形態のオートゼロ増幅器の構成を示す回路図である。第２の実施形態は、図８に示したオートゼロ回路２０Ｂの具体的な構成例を示すものである。ここでは、図１に示した第１の実施形態と異なる部分を中心に説明し、同様の構成要素については説明を省略する。

【0093】

オートゼロ増幅器１０Ｂは、演算増幅器Ａ０１１、加算器Ｐ０１１、スイッチφ１、スイッチφ２を有する。また、オートゼロ増幅器１０Ｂは、オートゼロ回路２０Ｂとして、演算増幅器Ａ０１２、増幅器Ａ０１３、キャパシタＣ０１１，Ｃ０１３，Ｃ０１４，Ｃ０１５，Ｃ０１６、電圧源Ｖ０１１、スイッチφＡ１（ＳＷ０１５）、スイッチφＡ２（ＳＷ０１６）、スイッチφＡ３（ＳＷ０１７）を有する。オートゼロ回路２０Ｂは、図１の構成と比較して、スイッチφＡ１（ＳＷ０１５）を含む第１相の帰還ループの接続構成が異なっている。

【0094】

オートゼロ回路２０Ｂにおいて、増幅器Ａ０１３の入力端は、第１相の帰還ループをオンオフするスイッチφＡ１（ＳＷ０１５）を介して演算増幅器Ａ０１２の反転入力端と接続される。また、増幅器Ａ０１３の出力端は、第２相の帰還ループをオンオフするスイッチφＡ２（ＳＷ０１６）と、第３相の帰還ループをオンオフするスイッチφＡ３（ＳＷ０１７）とに接続され、それぞれキャパシタＣ０１３，Ｃ０１５、又はキャパシタＣ０１４，Ｃ０１６と接続される。そして、増幅器Ａ０１３の入力端と出力端との間には、帰還ループのミラー補償容量を切り替える帯域切替器３０Ｂが接続される。

【0095】

第２の実施形態では、第１の実施形態と同様、帯域切替器３０Ｂによって帰還ループの利得帯域幅積を切り替え、オートゼロ動作の３つのフェーズにおいて、第１相及び第２相の時定数を下げるとともに、第３相の利得帯域幅積を小さくする。これにより、サンプリング精度を良好に保ちつつ、折り返しノイズを軽減させることができる。

【0096】

また、図１０は第２の実施形態のオートゼロ増幅器の別の構成を示す回路図である。オートゼロ回路２０Ｂにおいて、第１相の帰還ループをオンオフするスイッチφＡ１（ＳＷ０１５）が、増幅器Ａ０１３の出力端と演算増幅器Ａ０１２の反転入力端の間に挿入される点が図９に示した回路図と異なっており、本構成においても、図９と同様の効果を発揮する。

【0097】

なお、本実施形態においても、第１相～第３相の３つの帰還ループを備える構成を示しているが、４つ以上の帰還ループを備える増幅器の構成であっても同様に適用可能である。

【0098】

以上説明したように、本実施形態では、３つのフェーズを有するオートゼロ動作を行うオートゼロ増幅器において、利得帯域幅積を決めるためのキャパシタ又はミラーキャパシタをオンオフする帯域切替器を備える。帯域切替器は、スイッチを有し、オートゼロ動作の各フェーズにおいて、スイッチの切り替えによってキャパシタを付加するか否かを選択可能となっている。帯域切替器によって、第１相及び第２相ではキャパシタを外し、帰還ループの時定数を下げてオフセット電圧サンプリング用のキャパシタへの充電速度を高めることにより、サンプリング精度を向上させることができる。また、第３相ではキャパシタを付加して利得帯域幅積を下げることにより、折り返しノイズを低減し、低周波のノイズ量を低減することができる。

【0099】

したがって、本実施形態によれば、オートゼロ増幅器の高精度化と折り返しノイズ低減とを両立することができ、高精度かつ低ノイズのオートゼロ増幅器を実現できる。

【0100】

以上、図面を参照しながら各種の実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。また、本発明の趣旨を逸脱しない範囲において、上記実施形態における各構成要素を任意に組み合わせてもよい。

【産業上の利用可能性】

【0101】

本発明は、オートゼロ機能の高精度化とノイズ低減の両立を図ることができる効果を有し、例えば高精度の電流検出や電圧検出が要求される増幅器を備えた増幅装置に有用である。

【符号の説明】

【0102】

１０，１０Ａ，１０Ｂ：オートゼロ増幅器
２０，２０Ａ，２０Ｂ：オートゼロ回路
３０，３０Ａ，３０Ｂ：帯域切替器
Ａ０１１，Ａ０１２：演算増幅器
Ａ０１３：増幅器
Ｐ０１１：加算器
Ｖ０１１：電圧源
Ｃ０１１，Ｃ０１２，Ｃ０１３，Ｃ０１４，Ｃ０１５，Ｃ０１６：キャパシタ
ＳＷ０１１，ＳＷ０１２，ＳＷ０１３、ＳＷ０１４，ＳＷ０１５，ＳＷ０１６，ＳＷ０１７，ＳＷ０１８：スイッチ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】