知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-03-26
(45)【発行日】2024-04-03
(54)【発明の名称】電源制御回路及び低電力デバイス
(51)【国際特許分類】
H02J 7/35 20060101AFI20240327BHJP
H02J 1/00 20060101ALI20240327BHJP
【ＦＩ】
H02J7/35 J
H02J1/00 304E
H02J7/35 B
【請求項の数】
15
(21)【出願番号】P 2020043688
(22)【出願日】2020-03-13
(65)【公開番号】P2021145505
(43)【公開日】2021-09-24
【審査請求日】2022-12-21
(73)【特許権者】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110000785
【氏名又は名称】ＳＳＩＰ弁理士法人
(72)【発明者】
【氏名】白川 貴啓
(72)【発明者】
【氏名】佐藤 裕樹
【審査官】下林 義明
(56)【参考文献】
【文献】特開平０８－０８４４３４（ＪＰ，Ａ）
【文献】特開２０１９－１０３３０５（ＪＰ，Ａ）
【文献】特開２０１９－０４１５０４（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｊ ７／００ － ７／１２
Ｈ０２Ｊ ７／３４ － ７／３６
Ｈ０２Ｊ １／００ － １／１６
(57)【特許請求の範囲】
【請求項1】
直流の発電部に並列に接続されるコンデンサから負荷回路への間欠的な給電を制御する電源制御回路であって、前記コンデンサの第１の端子と前記負荷回路の対応する入力端子との間に接続される第１のスイッチと、
前記コンデンサの前記第１の端子と第２の端子間に接続され、中間にノードを有するとともに、前記第１の端子と前記ノードとの間に１個または複数個のダイオードを有し、前記コンデンサの端子間電圧が第１のしきい値以上になると前記ダイオードが順方向で導通して前記ノードの電圧が前記第１のしきい値より低い第２のしきい値以上になる非線形バイパス回路と、
前記非線形バイパス回路の前記ノードに接続されるとともに、前記第１のスイッチの入力側の端子または出力側の端子に第２のスイッチを介して接続される電圧入力端子と、前記第１および第２のスイッチのオン・オフを制御するための制御信号を出力する制御出力端子とを有し、前記コンデンサの端子間電圧を動作電圧とするスイッチ制御回路と、
を具備し、
前記スイッチ制御回路は、前記第１および第２のスイッチがオフ状態の下で前記コンデンサの端子間電圧が前記第１のしきい値以上になってから前記第１および第２のスイッチをオンにし、前記第１および第２のスイッチがオン状態の下で前記コンデンサの端子間電圧が前記第１のしきい値より低い第３のしきい値以下になってから前記第１および第２のスイッチをオフにする、
電源制御回路。
【請求項2】
前記非線形バイパス回路は、前記ノードと前記コンデンサの前記第２の端子との間に第１の抵抗を有する、請求項１に記載の電源制御回路。
【請求項3】
前記スイッチ制御回路は、前記コンデンサの端子間電圧を動作電圧とし、その入力端子が前記電圧入力端子を構成し、その出力端子が前記制御出力端子を構成し、その反転しきい値が前記第２のしきい値と同じ値である第１のインバータを有する、請求項１または請求項２に記載の電源制御回路。
【請求項4】
前記第１のインバータは、前記コンデンサの前記第１および第２の端子間で直列に接続される第１導電型の第１のＭＯＳトランジスタおよび第２導電型の第２のＭＯＳトランジスタを有し、前記第１のＭＯＳトランジスタは、そのソースが前記コンデンサの前記第１の端子に接続され、そのドレインが前記制御出力端子に接続され、そのゲートが前記電圧入力端子に接続され、
前記第２のＭＯＳトランジスタは、そのソースが前記コンデンサの前記第２の端子に接続され、そのドレインが前記制御出力端子に接続され、そのゲートが前記電圧入力端子に接続される、
請求項３に記載の電源制御回路。
【請求項5】
前記第１のスイッチは、そのソースが前記コンデンサの前記第１の端子に接続され、そのドレインが前記負荷回路の前記入力端子に接続され、そのゲートが前記スイッチ制御回路の前記制御出力端子に接続される第１導電型の第３のＭＯＳトランジスタを有する、請求項４に記載の電源制御回路。
【請求項6】
前記スイッチ制御回路は、そのソースが前記コンデンサの前記第２の端子に接続され、そのドレインが前記負荷回路の前記入力端子に接続され、そのゲートが前記スイッチ制御回路の前記制御出力端子に接続される第２導電型の第４のＭＯＳトランジスタを有する、請求項５に記載の電源制御回路。
【請求項7】
前記第２のスイッチは、そのソースが前記コンデンサの前記第１の端子に接続され、そのドレインが前記スイッチ制御回路の前記電圧入力端子に接続され、そのゲートが前記スイッチ制御回路の前記制御出力端子に接続される第１導電型の第５のＭＯＳトランジスタを有する、請求項４～６のいずれか一項に記載の電源制御回路。
【請求項8】
前記第２のスイッチは、そのソースが前記コンデンサの前記第１の端子に接続され、そのドレインが前記スイッチ制御回路の前記電圧入力端子に接続される第１導電型の第５のＭＯＳトランジスタを有し、前記スイッチ制御回路は、その入力端子が前記第１のスイッチの出力側の端子に接続され、その出力端子が前記第５のＭＯＳトランジスタのゲートに接続され、前記コンデンサの端子間電圧を動作電圧とする第２のインバータを有する、
請求項５または請求項６に記載の電源制御回路。
【請求項9】
前記第２のインバータは、前記コンデンサの前記第１および第２の端子間で直列に接続される第１導電型の第６のＭＯＳトランジスタおよび第２導電型の第７のＭＯＳトランジスタを有し、前記第６のＭＯＳトランジスタは、そのソースが前記コンデンサの前記第１の端子に接続され、そのドレインが前記第５のＭＯＳトランジスタのゲートに接続され、そのゲートが前記第１のスイッチの出力側の端子に接続され、
前記第７のＭＯＳトランジスタは、そのソースが前記コンデンサの前記第２の端子に接続され、そのドレインが前記第５のＭＯＳトランジスタのゲートに接続され、そのゲートが前記第１のスイッチの出力側の端子に接続される、
請求項８に記載の電源制御回路。
【請求項10】
直流の発電部に並列に接続される主コンデンサから負荷回路への間欠的な給電を制御する電源制御回路であって、前記主コンデンサの第１の端子と前記負荷回路の対応する入力端子との間に接続される第１のスイッチと、
中間のノードと、前記主コンデンサの前記第１の端子と前記ノードとの間に接続される１個または複数個のダイオードと、前記ノードと前記第１のスイッチの出力側の端子との間に接続されるバイパスコンデンサとを有し、前記主コンデンサの端子間電圧が第１のしきい値以上になると前記ダイオードが順方向で導通して前記ノードの電圧が前記第１のしきい値より低い第２のしきい値以上になる非線形バイパス回路と、
前記非線形バイパス回路の前記ノードに接続されるとともに、前記第１のスイッチの入力側の端子または出力側の端子に第２のスイッチを介して接続される電圧入力端子と、前記第１および第２のスイッチのオン・オフを制御するための制御信号を出力する制御出力端子とを有し、前記主コンデンサの端子間電圧を動作電圧とするスイッチ制御回路と、
を具備し、
前記スイッチ制御回路は、前記第１および第２のスイッチがオフ状態の下で前記主コンデンサの端子間電圧が前記第１のしきい値以上になってから前記第１および第２のスイッチをオンにし、前記第１および第２のスイッチがオン状態の下で前記主コンデンサの端子間電圧が前記第１のしきい値より低い第３のしきい値以下になってから前記第１および第２のスイッチをオフにする、
電源制御回路。
【請求項11】
前記スイッチ制御回路は、前記第２のスイッチの制御端子と前記主コンデンサの前記第１の端子との間に接続されている第２の抵抗を有する、請求項１０に記載の電源制御回路。
【請求項12】
前記スイッチ制御回路は、前記主コンデンサの端子間電圧を動作電圧とし、その入力端子が前記電圧入力端子を構成し、その出力端子が前記制御出力端子を構成し、その反転しきい値が前記第２のしきい値と同じ値であるインバータを有する、請求項１０に記載の電源制御回路。
【請求項13】
前記スイッチ制御回路は、前記コンデンサまたは前記主コンデンサの端子間電圧を動作電圧とし、その入力端子が前記電圧入力端子を構成し、その出力端子が前記制御出力端子を構成し、その一方の反転しきい値が前記第３のしきい値と同じ値であるヒステリシス・インバータを有する、請求項１または請求項１０に記載の電源制御回路。
【請求項14】
直流の発電部に並列に接続されるコンデンサから負荷回路への間欠的な給電を制御する電源制御回路であって、中間のノードと、前記コンデンサの第１の端子と前記ノードとの間に接続される少なくとも１個のダイオードとを有し、前記コンデンサの端子間電圧が第１のしきい値以上になると前記ダイオードが順方向で導通して前記ノードの電圧が前記第１のしきい値より低い第２のしきい値以上になる非線形バイパス回路を有し、
前記コンデンサの端子間電圧を動作電圧とし、前記ノードの電圧の前記第２のしきい値を基準とする論理レベルの変化に応じて前記負荷回路への給電を開始し、前記コンデンサの端子間電圧または前記負荷回路の入力電圧の前記第１のしきい値より低い第３のしきい値を基準とする論理レベルの変化に応じて前記負荷回路への給電を停止する、
電源制御回路。
【請求項15】
所与の環境エネルギーを電力に変換して直流の電流を出力する発電部と、前記発電部の出力端子に並列に接続されるコンデンサと、
一定の動作を間欠的に行うことができる負荷回路と、
前記コンデンサから前記負荷回路への間欠的な給電を制御する請求項１～１４のいずれかに記載の電源制御回路と
を有する低電力デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発電部から負荷回路への給電を制御する電源制御回路に係り、特に低電力デバイス用の電源制御回路および低電力デバイスに関する。
【背景技術】
【0002】
近年、光や熱、振動、電波等の身の回りにあるエネルギーを電力に変換する環境発電（エネルギーハーベスト）が注目されている。環境発電を利用するデバイスは、概して発電部（ハーベスタ）の起電力が微弱で不安定であるため、発電部と並列にコンデンサを接続して、発電部より出力される電力をいったんコンデンサに蓄えてから所要の電圧で負荷回路に供給するようにしている。
【0003】
このような低電力のデバイスに用いられる電源制御回路は、基本的には、コンデンサの端子間電圧ＶＣについて２つのしきい値ＶＴＨ，ＶＴＬを設定し、端子間電圧ＶＣが高い方のしきい値ＶＴＨ以上になるとコンデンサの放電（負荷回路への給電）を開始し、端子間電圧ＶＣが低い方のしきい値ＶＴＬ以下になるとコンデンサの放電を停止して充電に切り替えるようになっている。
【0004】
そのような充放電を繰り返し行うには、コンデンサの端子間電圧ＶＣが高い方のしきい値ＶＴＨ以上になるタイミングおよび低い方のしきい値ＶＴＬ以下になるタイミングを監視する必要がある。このために、従来の電源制御回路はヒステリシス・コンパレータを用いている（たとえば特許文献１）。
【0005】
この場合、ヒステリシス・コンパレータは、一方の入力端子（たとえば正極側入力端子）にはコンデンサと並列に接続される抵抗分圧回路より分圧電圧が入力され、他方の入力端子（負極側入力端子）には基準電圧生成回路より比較基準電圧ＶＲＥＦが入力される。かかるヒステリシス・コンパレータには、ヒステリシス幅を２αとすると、それぞれＶＲＥＦ＋α，ＶＲＥＦ－αと表される２つのしきい値が設定される。そこで、コンデンサの端子間電圧ＶＣがＶＴＨ，ＶＴＬのときに抵抗分圧回路より上記しきい値ＶＲＥＦ＋α，ＶＲＥＦ－αに等しい分圧電圧がそれぞれ得られるようにする。そうすると、ヒステリシス・コンパレータは、コンデンサ端子間電圧ＶＣがＶＴＨ以上になるとＨｉｇｈレベルの二値信号を出力し、コンデンサ端子間電圧ＶＣがＶＴＬ以下になるとＬｏｗレベルの二値信号を出力する。この二値信号を用いて、コンデンサと負荷回路との間に直列に接続されているスイッチをオン・オフ制御することにより、コンデンサの放電および充電を適確に切り替えることができる。
【先行技術文献】
【特許文献】
【0006】
【文献】特開２０１０－２０７０６２号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
上記のように環境発電が近年頓に注目されているのは、それがＩｏＴ（Internet of Things）の中核技術であるからである。ＩｏＴの分野では、消費電力を環境発電によって自ら賄うことができる電池不要の低電力デバイスが希求されている。
【0008】
そのような電池不要の低電力デバイスのパワーマネジメント回路として用いられる電源制御回路は、発電部の発電量が微弱であってもそれを効率よく長時間安定に負荷回路に供給できるものでなければならない。しかるに、上記のような従来の電源制御回路は、ヒステリシス・コンパレータ内の利得回路や周辺の基準電圧生成回路および抵抗分圧回路等で自ら多量の電力を消費するため、環境エネルギーから生成される微弱な電力を所要の動作電圧で負荷回路へ長時間安定に供給することは不可能であり、電池不使用の低電力デバイスには適合できない。
【0009】
本発明は、上記従来技術の課題を解決するものであり、発電部の発電量が微弱であっても負荷回路に所要の動作電圧を長時間安定して供給することができる電源制御回路およびこれを有する低電力デバイスを提供する。
【課題を解決するための手段】
【0010】
本発明の第１の観点における電源制御回路は、直流の発電部に並列に接続されるコンデンサから負荷回路への間欠的な給電を制御する電源制御回路であって、前記コンデンサの第１の端子と前記負荷回路の対応する入力端子との間に接続される第１のスイッチと、前記コンデンサの前記第１の端子と第２の端子間に接続され、中間にノードを有するとともに、前記第１の端子と前記ノードとの間に１個または複数個のダイオードを有し、前記コンデンサの端子間電圧が第１のしきい値以上になると前記ダイオードが順方向で導通して前記ノードの電圧が前記第１のしきい値より低い第２のしきい値以上になる非線形バイパス回路と、前記非線形バイパス回路の前記ノードに接続されるとともに、前記第１のスイッチの入力側の端子または出力側の端子に第２のスイッチを介して接続される電圧入力端子と、前記第１および第２のスイッチのオン・オフを制御するための制御信号を出力する制御出力端子とを有し、前記コンデンサの端子間電圧を動作電圧とするスイッチ制御回路とを具備し、前記スイッチ制御回路は、前記第１および第２のスイッチがオフ状態の下で前記コンデンサの端子間電圧が前記第１のしきい値以上になってから前記第１および第２のスイッチをオンにし、前記第１および第２のスイッチがオン状態の下で前記コンデンサの端子間電圧が前記第１のしきい値より低い第３のしきい値以下になってから前記第１および第２のスイッチをオフにする。
【0011】
上記構成の電源制御回路おいては、スイッチ制御回路の制御により第１および第２のスイッチがオフ状態にある間は、発電部の出力電流がコンデンサに流れ込み、コンデンサの充電量が増すにつれてコンデンサの端子間電圧が上昇する。この時、コンデンサの端子間電圧は非線形バイパス回路に印加され、端子間電圧が上昇するにつれてダイオードに印加される電圧も高くなる。しかし、ダイオードの非線形特性により、コンデンサの端子間電圧が第１のしきい値に至るまでは、ダイオードは実質的に不導通の状態を保ち、ノードの電圧はグランド電位付近に留まっている。この時、第２のスイッチがオフ状態にあるため、スイッチ制御回路の電圧入力端子には非線形バイパス回路からのノード電圧が入力されている。
【0012】
そして、コンデンサの端子間電圧が第１のしきい値以上になると、非線形バイパス回路では、ダイオードが順方向で実質的な導通を開始して、ノード電圧が第２のしきい値以上になる。すると、スイッチ制御回路は、この時点で電圧入力端子に入力している電圧つまりノード電圧が第２のしきい値を超えたので、それに応動して第１および第２のスイッチをオンにする。
【0013】
第１のスイッチがオンすると、このスイッチを介してコンデンサが負荷回路とつながり、コンデンサから負荷回路への放電（給電）が開始される。一方、第２のスイッチがオンすると、この第２のスイッチを介して第１のスイッチの入力側の端子または出力側の端子がスイッチ制御回路の電圧入力端子につながる。これにより、該電圧入力端子に入力される電圧は、ノード電圧からコンデンサの端子間電圧に切り替わる。非線形バイパス回路においては、ダイオードの導通が止まり、ノード電圧はコンデンサの端子間電圧になる。
【0014】
上記のようにコンデンサが放電（給電）している間は、コンデンサ端子間電圧が次第に低下し、やがて第３のしきい値以下になる。すると、スイッチ制御回路は、この時点で電圧入力端子に入力している電圧つまりコンデンサ端子間電圧が第３のしきい値を割ったので、それに応動して第１および第２のスイッチをオフにする。
【0015】
第１のスイッチがオフすると、このスイッチによってコンデンサが負荷回路から分離されて、放電が止まり、発電部の出力電流がコンデンサに流れ込むようになる（充電が再開される）。一方、第２のスイッチがオフすると、このスイッチによってスイッチ制御回路の電圧入力端子が第１のスイッチの入力側の端子（つまりコンデンサの第１の端子）または出力側の端子（つまり負荷回路の対応入力端子）から分離される。これにより、スイッチ制御回路の電圧入力端子に入力される電圧は、コンデンサの端子間電圧からノード電圧に切り替わる。以後も上記と同様の充放電動作が繰り返される。
【0016】
本発明の第２の観点における電源制御回路は、直流の発電部に並列に接続される主コンデンサから負荷回路への間欠的な給電を制御する電源制御回路であって、前記主コンデンサの第１の端子と前記負荷回路の対応する入力端子との間に接続される第１のスイッチと、中間のノードと、前記主コンデンサの前記第１の端子と前記ノードとの間に接続される１個または複数個のダイオードと、前記ノードと前記第１のスイッチの出力側の端子との間に接続されるバイパスコンデンサとを有し、前記主コンデンサの端子間電圧が第１のしきい値以上になると前記ダイオードが順方向で導通して前記ノードの電圧が前記第１のしきい値より低い第２のしきい値以上になる非線形バイパス回路と、前記非線形バイパス回路の前記ノードに接続されるとともに、前記第１のスイッチの入力側の端子または出力側の端子に第２のスイッチを介して接続される電圧入力端子と、前記第１および第２のスイッチのオン・オフを制御するための制御信号を出力する制御出力端子とを有し、前記主コンデンサの端子間電圧を動作電圧とするスイッチ制御回路と、を具備し、前記スイッチ制御回路は、前記第１および第２のスイッチがオフ状態の下で前記主コンデンサの端子間電圧が前記第１のしきい値以上になってから前記第１および第２のスイッチをオンにし、前記第１および第２のスイッチがオン状態の下で前記主コンデンサの端子間電圧が前記第１のしきい値より低い第３のしきい値以下になってから前記第１および第２のスイッチをオフにする。
【0017】
上記構成の電源制御回路においても、充放電の制御に関して上記第１の観点における電源制御回路と同様の動作が行われる。さらに、この電源制御回路では、非線形バイパス回路内に中間のノードを介してダイオードと直列にバイパスコンデンサが設けられる。主コンデンサの充電中に非線形バイパス回路を流れる電流はバイパスコンデンサにより静電エネルギーに変換される。そして、主コンデンサの端子間電圧が第１のしきい値以上になって、第１および第２のスイッチがオンすると、主コンデンサが第１のスイッチを介して負荷回路側へ放電するのと同時に、バイパスコンデンサが第２のスイッチを介して主コンデンサ側へ放電する。バイパスコンデンサからの放電電流は、主コンデンサにいったん吸収されたうえで、あるいは主コンデンサからの放電電流に合流して、第１のスイッチを介して負荷回路側へ供給される。
【0018】
本発明の第３の観点における電源制御回路は、直流の発電部に並列に接続されるコンデンサから負荷回路への間欠的な給電を制御する電源制御回路であって、中間のノードと、前記コンデンサの前記第１の端子と前記ノードとの間に接続される少なくとも１個のダイオードとを有し、前記コンデンサの端子間電圧が第１のしきい値以上になると前記ダイオードが順方向で導通して前記ノードの電圧が前記第１のしきい値より低い第２のしきい値以上になる非線形バイパス回路を有し、前記コンデンサの端子間電圧を動作電圧とし、前記ノードの電圧の前記第２のしきい値を基準とする論理レベルの変化に応じて前記負荷回路への給電を開始し、前記コンデンサの端子間電圧または前記負荷回路の入力電圧の前記第１のしきい値より低い第３のしきい値を基準とする論理レベルの変化に応じて前記負荷回路への給電を停止する。
【0019】
上記構成の電源制御回路においては、コンデンサの充電中にコンデンサの端子間電圧が非線形バイパス回路に印加されるが、ダイオードの非線形特性により、コンデンサの端子間電圧が第１のしきい値に至るまでは、ダイオードは実質的に不導通の状態を保つため、非線形バイパス回路に流れる電流は極わずかであり、コンデンサの充電が効率的に行われる。そして、コンデンサの端子間電圧が第１のしきい値以上になると、ここで第２のしきい値を基準とするノード電圧の論理レベルが変わるので、これに応動して負荷回路への給電（コンデンサの放電）を開始する。
【0020】
負荷回路への給電（放電）中は、コンデンサの端子間電圧および負荷回路の入力電圧が次第に低下し、やがて第３のしきい値以下になるとその論理レベルが変わるので、これに応動して負荷回路への給電（放電）を停止する。これによって、コンデンサの充電が再開される。以後も上記と同様の充放電動作が繰り返される。
【0021】
本発明の低電力デバイスは、所与の環境エネルギーを電力に変換して直流の電流を出力する発電部と、前記発電部の出力端子に並列に接続されるコンデンサと、一定の動作を間欠的に行うことの可能な負荷回路と、前記コンデンサから前記負荷回路への間欠的な給電を制御する本発明の電源制御回路とを有する。
【発明の効果】
【0022】
本発明の電源制御回路は、上記のような構成により、発電部の発電量が微弱であっても負荷回路に所要の動作電圧を長時間安定して供給することが可能であり、特にＩｏＴデバイスのような環境発電で動作する低電力デバイスに好適に適合することができる。
また、本発明の低電力デバイスは、上記のような構成により、発電部の発電量が微弱であっても長時間安定して正しく動作することができる。
また、本発明の低電力デバイスは、上記のような構成により、発電部の発電量が微弱であっても長時間安定して正しく動作することができる。
【図面の簡単な説明】
【0023】
【図1】環境発電を利用する低電力デバイスに適用した本発明の第１の実施形態における電源制御回路の回路構成を示す回路図である。
【図3】第１の実施形態における電源制御回路の作用を説明するための各部の波形を示す波形図である。
【図5】第２の実施形態における電源制御回路の構成を示す回路図である。
【図6】第３の実施形態における電源制御回路の構成を示す回路図である。
【図7】実施形態の一変形例の構成を示す回路図である。
【発明を実施するための形態】
【0024】
以下、添付図を参照して本発明の好適な実施形態を説明する。
［実施形態１］
［実施形態１］
【0025】
図１に、本発明の第１の実施形態における電源制御回路１０(1)の回路構成を示す。この電源制御回路１０(1)は、環境発電を利用して動作する低電力デバイスたとえばＩｏＴデバイスにおいて発電部１２から負荷回路１４への給電を制御するパワーマネジメント回路として構成されている。
【0026】
発電部１２は、所与の環境エネルギーたとえば光，熱、振動、電波等を光発電、熱電発電、振動発電、電磁波発電等により電力に変換するハーベスタからなり、出力端子１２＋，１２－より直流の電流ＩＨを出力するように構成されている。通常、発電部１２の負極側の出力端子１２－および負荷回路１４の負極側の入力端子１４－は接地される。
【0027】
発電部１２の出力端子１２＋，１２－には、たとえば１μＦ以上の静電容量を有するコンデンサ１６が並列に接続される。このコンデンサ１６は、発電部１２より出力される電流ＩＨをいったん静電エネルギーに変えて蓄えてから、その静電エネルギーの電力を電源制御回路１０(1)の給電制御によって負荷回路１４に放出または放電するようになっている。負荷回路１４からみると、コンデンサ１６が直接の電力供給源である。
【0028】
電源制御回路１０(1)は、２つのスイッチ１８，２０、非線形バイパス回路２２およびスイッチ制御回路２４を有している。
【0029】
第１のスイッチ１８は、コンデンサ１６の一方の端子（この例では正極側端子）１６＋と負荷回路１４の対応する入力端子（正極側入力端子）１４＋との間に接続される。この実施形態におけるスイッチ１８はＰＭＯＳトランジスタからなり、その入力側の端子（ソース）がコンデンサ１６の正極側端子１６＋に接続され、その出力側の端子（ドレイン）が負荷回路１４の正極側入力端子１４＋に接続され、その制御端子（ゲート）がスイッチ制御回路２４の制御出力端子２４ＯＵＴに接続される。スイッチ（ＰＭＯＳトランジスタ）１８のオン・オフを左右するゲート電圧のしきい値またはオン・オフしきい値ＶＴ１８は、スイッチ制御回路２４の後述する反転しきい値ＶＴ３０より低い値（ＶＴ１８＜ＶＴ３０）に設定される。
【0030】
スイッチ１８は、スイッチ制御回路２４の制御の下で充放電切替スイッチとして機能する。より詳しくは、スイッチ１８がオンしているときは、コンデンサ１６がスイッチ１８を介して負荷回路１４側に放電し、コンデンサ１６の端子間電圧ＶＣが動作電圧ＶＷとして負荷回路１４に供給される。スイッチ１８がオフしているときは、コンデンサ１６は、スイッチ１８によって負荷回路１４から分離または遮断され、発電部１２の出力電流ＩＨによって充電される。
【0031】
第２のスイッチ２０は、コンデンサ１６の正極側端子１６＋またはスイッチ１８の入力側の端子とスイッチ制御回路２４の電圧入力端子２４ＩＮとの間に接続される。この実施形態におけるスイッチ２０はＰＭＯＳトランジスタからなり、その入力側の端子（ソース）がコンデンサ１６の正極側端子１６＋またはスイッチ１８の入力側の端子に接続され、その出力側の端子（ドレイン）がスイッチ制御回路２４の電圧入力端子２４ＩＮに接続され、その制御端子（ゲート）がスイッチ制御回路２４の制御出力端子２４ＯＵＴに接続される。スイッチ（ＰＭＯＳトランジスタ）２０のオン・オフしきい値ＶＴ２０もスイッチ制御回路２４の反転しきい値ＶＴ３０より低い値（ＶＴ２０＜ＶＴ３０）に設定される。
【0032】
スイッチ２０は、スイッチ制御回路２４の制御の下でスイッチ制御回路２４に対する入力電圧切替スイッチとして機能する。より詳しくは、スイッチ２０がオンしているときは、コンデンサ１６の端子間電圧ＶＣがスイッチ２０を介してスイッチ制御回路２４の電圧入力端子２４ＩＮに入力される。スイッチ２０がオフしているときは、コンデンサ１６の正極側端子１６＋がスイッチ２０によって電圧入力端子２４ＩＮから分離または遮断され、電圧入力端子２４ＩＮに入力される電圧ＶＡは非線形バイパス回路２２からの後述するノード電圧ＶＮ２２に切り替わる。
【0033】
非線形バイパス回路２２は、コンデンサ１６の両端子１６＋，１６－間に接続されている。非線形バイパス回路２２は、中間にノードＮ２２を有し、コンデンサ１６の正極側端子１６＋とノードＮ２２との間に各々のアノードを正極側端子１６＋に向けて１個または複数（ｎ）個のダイオードＤ１‥‥Ｄｎを直列に接続し、ノードＮ２２とコンデンサ１６の負極側端子１６－との間に１個の抵抗Ｒ２２を接続している。各ダイオードＤ１‥‥Ｄｎのしきい値電圧Ｖｆは、好ましくは同一の値に選ばれる。抵抗Ｒ２２には、ＭΩオーダの高抵抗が選ばれる。
【0034】
ダイオードは非線形二端子素子であり、印加電圧が一定のしきい値電圧Ｖｆより低いときは実質的に非導通の状態を保ち、流れる電流は極わずかであるが、印加電圧がしきい値電圧Ｖｆを超えると導通する。
【0035】
この非線形バイパス回路２２においては、ダイオードＤ１‥‥Ｄｎが実質的に非導通の状態を保っている間は、抵抗Ｒ２２を流れる電流（以下「バイパス電流」と称する。）Ｉ２２が極小さく、ノードＮ２２の電圧つまりノード電圧ＶＮ２２はグランド電位付近に留まっている。しかし、コンデンサ１６の充電量が増してその端子間電圧ＶＣが上昇すると、ダイオードＤ１‥‥Ｄｎの印加電圧も高くなる。そして、コンデンサ１６の端子間電圧ＶＣが所定の第１のしきい値（以下、「給電開始用しきい値」と称する。）ＶＴＨ以上になると、ダイオードＤ１‥‥Ｄｎが導通して、ノード電圧ＶＮ２２が所定の第２のしきい値（以下、「ノード電圧しきい値」と称する。）ＶＴＮ以上になる。このノード電圧しきい値ＶＴＮは、給電開始用しきい値ＶＴＨ、ダイオードＤ１‥‥Ｄｎのしきい値電圧Ｖｆおよび個数（ｎ）に依存し、ＶＴＮ＝ＶＴＨ－ｎ・Ｖｆで与えられる。
【0036】
スイッチ制御回路２４は、コンデンサ１６の端子間電圧ＶＣを動作電圧とするインバータ３０を有している。このインバータ３０は、好ましくはＣＭＯＳインバータであり、ＰＭＯＳトランジスタ２６およびＮＭＯＳトランジスタ２８で構成されている。より詳しくは、ＰＭＯＳトランジスタ２６は、そのソースがコンデンサ１６の正極側端子１６＋に接続され、そのドレインが制御出力端子２４ＯＵＴに接続され、そのゲートが電圧入力端子２４ＩＮに接続される。一方、ＮＭＯＳトランジスタ２８は、そのソースがコンデンサ１６の負極側端子１６－に接続され、そのドレインが制御出力端子２４ＯＵＴに接続され、そのゲートが電圧入力端子２４ＩＮに接続される。両ＭＯＳトランジスタ２６，２８のしきい値ＶＴ２６，ＶＴ２８は同じ値に設定され、ＣＭＯＳインバータ３０の反転しきい値ＶＴ３０はＶＴ３０＝ＶＴ２６＝ＶＴ２８である。
【0037】
この電源制御回路１０(1)においては、後述するように、充電中にコンデンサ１６の端子間電圧ＶＣが給電開始用しきい値ＶＴＨ以上になってからコンデンサ１６の放電（負荷回路１４への給電）を開始し、給電中に端子間電圧ＶＣが所定の第３のしきい値（以下、「給電停止用しきい値」と称する。）ＶＴＬ以下になるとコンデンサ１６の放電（給電）を停止して充電に切り替え、充放電動作を繰り返し行う。この繰り返しの充放電動作において、負荷回路１４には、コンデンサ１６がスイッチ１８を介して負荷回路１４側に放電している間だけ、コンデンサ１６の端子間電圧ＶＣが動作電圧ＶＷとして入力される。
【0038】
負荷回路１４は、本低電力デバイスの主機能を担い、上記のように間欠的に入力される動作電圧ＶＷの下で所要の間欠動作を行うようになっている。たとえば、本低電力デバイスがセンサモジュールである場合は、図２に示すように、負荷回路１４はセンサ素子３２が接続されている送信回路３４を有している。この送信回路３４は、発振回路を含み、コンデンサ１６より電源制御回路１０(1)を介して動作電圧ＶＷを供給される時だけ発振回路を発振動作させて、出力トランジスタ３６およびアンテナ３８を通じて所要のデータ（センサ情報）を無線で送信出力する。動作電圧ＶＷが入力されない時は待機モードになり、送信回路３４は動作しない。
【0039】
この実施形態においては、スイッチ制御回路２４（ＣＭＯＳインバータ３０）の反転しきい値ＶＴ３０が給電停止用しきい値ＶＴＬと同じ値（ＶＴ３０＝ＶＴＬ）に設定される。一方で、給電開始用しきい値ＶＴＨとノード電圧しきい値ＶＴＮとの間には、上記のようにＶＴＮ＝ＶＴＨ－ｎ・Ｖｆの関係がある。そこで、好適な一態様として、給電開始用しきい値ＶＴＨと給電停止用しきい値ＶＴＬおよび反転しきい値ＶＴ３０との間に、前者（ＶＴＨ）が後者（ＶＴＬ，ＶＴ３０）よりｎ・Ｖｆ以上高い関係、すなわちＶＴＨ≧ＶＴＬ＋ｎ・Ｖｆ，ＶＴＨ≧ＶＴ３０＋ｎ・Ｖｆの関係あるいはＶＴＬ≦ＶＴＨ－ｎ・Ｖｆ，ＶＴ３０≦ＶＴＨ－ｎ・Ｖｆの関係が設定される。その場合、ノード電圧しきい値ＶＴＮは、給電停止用しきい値ＶＴＬおよび反転しきい値ＶＴ３０と同じかそれらより高い値（ＶＴＮ≧ＶＴＬ，ＶＴＮ≧Ｖ３０Ｌ)になる。
【0040】
【0041】
なお、以下の説明では、ノード電圧しきい値ＶＴＮ、給電停止用しきい値ＶＴＬ、および反転しきい値ＶＴ３０の間に、それらすべてが同じ値、つまりＶＴＮ＝ＶＴＬ＝ＶＴ３０（ただし、ＶＴＮ＝ＶＴＨ－ｎ・Ｖｆ）の関係が設定されているものとする。また、図３および図４に示す各部の波形は、コンデンサ１６の端子間電圧ＶＣが給電開始用しきい値ＶＴＨまで上昇した時から両スイッチ１８，２０のスイッチング・オンが完了するまでの遅延時間、およびコンデンサ１６の端子間電圧ＶＣが給電停止用しきい値ＶＴＬまで下がった時から両スイッチ１８，２０のスイッチング・オフが完了するまでの遅延時間を無視している。
【0042】
図３において、本低電力デバイスが電力源として利用する環境エネルギーのエネルギーが一定である時は、発電部１２で生成される直流の電流ＩＨはある一定の電流量で出力される。
【0043】
コンデンサ１６は発電部１２の出力電流ＩＨによって充電され、その充電量が増すにつれてコンデンサ１６の端子間電圧ＶＣが上昇する。そして、コンデンサ１６の端子間電圧ＶＣがスイッチ制御回路２４（ＣＭＯＳインバータ３０）および負荷回路１４の動作に必要な最小値つまり給電停止用しきい値ＶＴＬを超えると、電源制御回路１０(1)がイネーブル状態となり、両スイッチ（ＰＭＯＳトランジスタ）１８，２０はそれぞれオフ状態に初期化される。この時、スイッチ制御回路２４（ＣＭＯＳインバータ３０）の電圧入力端子２４ＩＮには、非線形バイパス回路２２からのノード電圧ＶＮ２２が略グランド電位で入力される。スイッチ制御回路２４（ＣＭＯＳインバータ３０）内では、ＰＭＯＳトランジスタ２６がオン状態、ＮＭＯＳトランジスタ２８がオフ状態で、制御出力端子２４ＯＵＴの電圧（制御出力信号）ＶＢはコンデンサ端子間電圧ＶＣ（≧ＶＴＬ）であり、両スイッチ１８，２０に対してＨｉｇｈレベルである。
【0044】
コンデンサ１６の端子間電圧ＶＣは非線形バイパス回路２２にも印加され、端子間電圧ＶＣが上昇するにつれてダイオードＤ１‥‥Ｄｎの印加電圧も高くなる。しかし、上記のようなダイオードの非線形特性により、コンデンサ１６の端子間電圧ＶＣが給電開始用しきい値ＶＴＨに至るまでは、ダイオードＤ１‥‥Ｄｎは実質的に不導通の状態を保ち、バイパス電流Ｉ２２は極小さい。こうしてコンデンサ１６は発電部１２の出力電流ＩＨを効率よく引き込む。
【0045】
そして、コンデンサ１６の端子間電圧ＶＣが給電開始用しきい値ＶＴＨまで上昇すると、非線形バイパス回路２２内では、ダイオードＤ１‥‥Ｄｎが実質的な導通を開始して、ノード電圧ＶＮ２２がノード電圧しきい値ＶＴＮ（ＶＴＮ＝ＶＴＨ－ｎ・Ｖｆ）になり、実質的なバイパス電流Ｉ２２が流れるようになる。こうして、コンデンサ１６の端子間電圧ＶＣが給電開始用しきい値ＶＴＨ以上になると、ノード電圧ＶＮ２２はノード電圧しきい値ＶＴＮ以上つまりスイッチ制御回路２４（ＣＭＯＳインバータ３０）の反転しきい値ＶＴ３０以上になる。
【0046】
この時、スイッチ制御回路２４（ＣＭＯＳインバータ３０）の電圧入力端子２４ＩＮに入力されている電圧ＶＡはノード電圧ＶＮ２２であり、このノード電圧ＶＮ２２が上記のようにノード電圧しきい値ＶＴＮ以上つまり反転しきい値ＶＴ３０以上になることによって、スイッチ制御回路２４（ＣＭＯＳインバータ３０）の出力（制御信号）ＶＢの論理レベルが反転する。すなわち、スイッチ制御回路２４（ＣＭＯＳインバータ３０）においては、ＰＭＯＳトランジスタ２６がそれまでのオン状態からオフ状態に変わると同時に、ＮＭＯＳトランジスタ２８がそれまでのオフ状態からオン状態に変わり、出力（制御信号）ＶＢがコンデンサ端子間電圧ＶＣ（Ｈｉｇｈレベル）からグランド電位（Ｌｏｗレベル）に変わる。
【0047】
こうしてスイッチ制御回路２４より出力される制御信号ＶＢがコンデンサ端子間電圧ＶＣ（Ｈｉｇｈレベル）からグランド電位（Ｌｏｗレベル）に変わると、それを制御端子（ゲート）に受ける両スイッチ（ＰＭＯＳトランジスタ）１８，２０がオンする。
【0048】
スイッチ１８がオンすると、このスイッチ１８を介してコンデンサ１６から負荷回路１４への放電（給電）が開始される。ここで、スイッチ１８の電圧降下は無視できるほど小さく、コンデンサ１６の端子間電圧ＶＣが実質的にそのまま動作電圧ＶＷとして負荷回路１４に入力される。負荷回路１４内では、入力される動作電圧ＶＷの下で各部が動作を開始し、送信回路３４は内部の発振回路を発振動作させてセンサ情報を送信出力する。
【0049】
一方、スイッチ２０がオンすると、コンデンサ１６の正極側端子１６＋がスイッチ２０を介してスイッチ制御回路２４（ＣＭＯＳインバータ３０）の電圧入力端子２４ＩＮおよび非線形バイパス回路２２のノードＮ２２につながる。そうすると、スイッチ制御回路２４（ＣＭＯＳインバータ３０）では、入力電圧ＶＡが反転しきい値ＶＴ３０より十分高くなって（ＶＡ＝ＶＣ）、ＰＭＯＳトランジスタ２６のオフ状態およびＮＭＯＳトランジスタ２８のオン状態が確立し、制御出力端子２４ＯＵＴの電圧（制御信号）ＶＢがグランド電位（Ｌｏｗレベル）に保たれる。こうして両スイッチ１８，２０のオン状態が保持される。
【0050】
非線形バイパス回路２２においては、コンデンサ１６の正極側端子１６＋とノードＮＮ２２間の電位差がなくなってダイオードＤ１‥‥Ｄｎの導通が止まる。抵抗Ｒ２２のバイパス電流Ｉ２２はコンデンサ１６の正極側端子１６＋に応じた電流となるが（Ｉ２２＝ＶＣ／Ｒ２２）、コンデンサ１６に対して抵抗Ｒ２２はそれより抵抗値が格段に低い負荷回路１４内の抵抗と並列に接続されるため、コンデンサ１６の放電電流の殆どが負荷回路１４側に流れる。
【0051】
コンデンサ１６が放電している間は、コンデンサ１６の静電容量と負荷回路１４の抵抗に応じた一定の時定数でコンデンサ端子間電圧ＶＣないし動作電圧ＶＷが低下する。これにより、コンデンサ１６が放電を開始してから一定時間後に、コンデンサ端子間電圧ＶＣないし動作電圧ＶＷが給電停止用しきい値ＶＴＬまで下がる。
【0052】
この時、スイッチ制御回路２４（ＣＭＯＳインバータ３０）では、入力端子２４ＩＮに入力される電圧ＶＡがコンデンサ１６の端子間電圧ＶＣであり、この入力電圧ＶＡが給電停止用しきい値ＶＴＬ以下つまり反転しきい値ＶＴ３０以下になることにより、ＰＭＯＳトランジスタ２６がオンすると同時にＮＭＯＳトランジスタ２８がオフし、制御出力端子２４ＯＵＴはオン状態のＰＭＯＳトランジスタ２６を介してコンデンサ１６の正極側端子１６＋とつながる。これにより、出力（制御信号）ＶＢはそれまでのグランド電位（Ｌｏｗレベル）からコンデンサ端子間電圧ＶＣ（≒ＶＴＬ）に変わる。
【0053】
スイッチ制御回路２４の出力（制御信号）ＶＢは、両スイッチ（ＰＭＯＳトランジスタ）１８，２０のゲートに印加される。ここで、両スイッチ（ＰＭＯＳトランジスタ）１８，２０のしきい値ＶＴ１８，ＶＴ２０は、給電停止用しきい値ＶＴＬ０（＝ＶＴ３０）より低い値に設定されている。つまり、両スイッチ（ＰＭＯＳトランジスタ）１８，２０に対して、給電停止用しきい値ＶＴＬはＨｉｇｈレベルである。したがって、制御信号ＶＢがグランド電位（Ｌｏｗレベル）からコンデンサ端子間電圧ＶＣ（≒ＶＴＬ）に変わることにより、両スイッチ（ＰＭＯＳトランジスタ）１８，２０はオフする。
【0054】
スイッチ１８がオフすると、コンデンサ１６は、負荷回路１４から分離されるとともに、スイッチ制御回路２４（ＣＭＯＳインバータ３０）の電圧入力端子２４ＩＮひいては非線形バイパス回路２２の抵抗Ｒ２２からも分離され、発電部１２からの電流ＩＨを引き込むようになる（充電モードに移行する）。これによって、コンデンサ１６の端子間電圧ＶＣは給電停止用しきい値ＶＴＬで底を打って上昇に転じる。負荷回路１４では、動作電圧ＶＷの入力が断たれ、送信回路３４（図２）は発振動作およびデータ送信動作を停止する（待機モードに移行する）。
【0055】
一方、スイッチ２０がオフすることによって、スイッチ制御回路２４（ＣＭＯＳインバータ３０）の電圧入力端子２４ＩＮに入力される電圧ＶＡは、再び非線形バイパス回路２２のノード電圧ＶＮ２２に切り替わる。この時、非線形バイパス回路２２においては、ダイオードＤ１‥‥Ｄｎが実質的に非導通状態にあり、ノード電圧ＶＮ２２はグランド電位付近に留まっている。こうして、スイッチ制御回路２４（ＣＭＯＳインバータ３０）では、入力電圧ＶＡが反転しきい値ＶＴ３０より十分低いノード電圧ＶＮ２２に切り替わることで、ＰＭＯＳトランジスタ２６のオン状態およびＮＭＯＳトランジスタ２８のオフ状態が確立し、制御出力端子２４ＯＵＴの電圧（制御信号）ＶＢはＨｉｇｈレベル（ＶＣ）に保たれる。こうして両スイッチ１８，２０のオフ状態が保持される。
【0056】
図３に示すように、発電部１２の出力電流ＩＨが一定である限り、本低電力デバイスにおける上記のような各部の動作および全体の動作（充放電動作）は一定のサイクルで繰り返される。このサイクルは発電部１２の出力電流ＩＨに応じて変化し、環境エネルギーが減少して発電部１２の発電量が低下すると、出力電流ＩＨの電流量が少なくなり、サイクルは長くなる。
【0057】
しかし、図４に示すように、発電部１２の出力電流ＩＨが小さくなっても、コンデンサ１６の充電速度が遅くなって充電時間が長くなるだけであり、コンデンサ１６の放電時間および出力特性は変わらない。負荷回路１４においては、待機モードの時間が長くなるだけであり、電源制御回路１０(1)を通じて間欠的に一定時間持続する所要の動作電圧ＶＷを安定供給される。これにより、発電部１２の発電量が微弱であっても、負荷回路１４は長時間安定して正しく動作することができる。
【0058】
上述したように、この実施形態における電源制御回路１０(1)は、発電部１２より出力される電力をいったんコンデンサ１６に蓄えてから所要の動作電圧ＶＷで負荷回路１４に供給する間欠的給電の制御を電池無しで安定に遂行することができる。さらに、この電源制御回路１０(1)は、スイッチ１８，２０、非線形バイパス回路２２およびスイッチ制御回路２４（ＣＭＯＳインバータ３０）のみの小規模な回路構成とその論理動作によって、２つのしきい値ＶＴＨ，ＶＴＬを用いてコンデンサ１６の充放電を切り替える所要のヒステリシス特性を簡便かつ効率的に実現している。
【0059】
加えて、この実施形態における電源制御回路１０(1)はコンデンサ１６の充電時の自己消費電力が非常に少ない。すなわち、スイッチ制御回路２４（ＣＭＯＳインバータ３０）と非線形バイパス回路２２のみであるため、消費する電力は無視できるほど少ない。非線形バイパス回路２２はダイオードＤ１‥‥Ｄｎおよび抵抗Ｒ２２で構成され、ダイオードＤ１‥‥Ｄｎの非線形特性により、コンデンサ１６の端子間電圧ＶＣが給電開始用しきい値ＶＴＨに到達してから実質的なバイパス電流Ｉ２２を一瞬流すだけであり、抵抗Ｒ２２で消費する電力はコンパレータ方式の従来技術で用いられる基準電圧生成回路や抵抗分圧回路のそれに比して格段に少ない。また、スイッチ制御回路２４は１個のＣＭＯＳインバータ３０で構成され、その内部で定常的な電流を流さないため、消費する電力は極わずかである。コンパレータ方式の従来技術がコンパレータの内部で定常的に電流を流して電力を多量に消費するのとは大きな違いである。
【0060】
この実施形態の低電力デバイスにおいては、発電部１２で生成された電力が電源制御回路１０(1)で浪費されることなく高い充電効率でコンデンサ１６に蓄えられ、コンデンサ１６に蓄えられた電力が電源制御回路１０(1)で浪費されることなく高い給電効率で負荷回路１４に供給される。これにより、発電部１２の発電量が微弱であっても、負荷回路１４は、電源制御回路１０(1)の効率的な給電制御により所要の動作電圧ＶＷを間欠的に安定供給され、長時間安定して正しく動作することができる。
［実施形態２］
［実施形態２］
【0061】
【0062】
図５に示すように、この第２の実施形態における電源制御回路１０(2)は、論理動作の安定化を図り回路設計の自由度を大きくするために、上記第１の実施形態（図１）の電源制御回路１０(1)にスイッチ制御回路２４の拡張部分として３つのＭＯＳトランジスタ３２，３６，３８を加えた構成を有している。
【0063】
このうち、ＮＭＯＳトランジスタ３２は、スイッチ（ＰＭＯＳトランジスタ）１８と結び付いてコンデンサ１６の端子間電圧ＶＣを動作電圧とする第２のＣＭＯＳインバータ３４を構成する。より詳しくは、ＮＭＯＳトランジスタ３２は、そのソースがコンデンサ１６の負極側端子１６－に接続され、そのドレインがスイッチ（ＰＭＯＳトランジスタ）１８のドレインと共通の出力端子３４ＯＵＴに接続され、そのゲートがスイッチ（ＰＭＯＳトランジスタ）１８のゲートと共通の入力端子３４ＩＮに接続される。ＮＭＯＳトランジスタ３２のしきい値ＶＴ３２は、スイッチ（ＰＭＯＳトランジスタ）１８のしきい値ＶＴ１８と同じ値に設定される。したがって、第２のＣＭＯＳインバータ３４の反転しきい値をＶＴ３４とすると、ＶＴ３４＝ＶＴ１８＝ＶＴ３２であり、かつＶＴ３４＜ＶＴＬ＝ＶＴ３０である。
【0064】
ＰＭＯＳトランジスタ３６およびＮＭＯＳトランジスタ３８は、相互に結び付いてコンデンサ１６の端子間電圧ＶＣを動作電圧とする第３のＣＭＯＳインバータ４０を構成する。このＣＭＯＳインバータ４０は、その入力端子４０ＩＮが第２のＣＭＯＳインバータ３４の出力端子３４ＯＵＴに接続され、その出力端子４０ＯＵＴがスイッチ（ＰＭＯＳトランジスタ）２０のゲートに接続される。ＣＭＯＳインバータ４０内で、ＰＭＯＳトランジスタ３６は、そのソースがコンデンサ１６の正極側端子１６＋に接続され、そのドレインが出力端子４０ＯＵＴに接続され、そのゲートが入力端子４０ＩＮに接続される。一方、ＮＭＯＳトランジスタ３８は、そのソースがコンデンサ１６の負極側端子１６－に接続され、そのドレインが出力端子４０ＯＵＴに接続され、そのゲートが入力端子４０ＩＮに接続される。両ＭＯＳトランジスタ３６，３８のしきい値をＶＴ３６，ＶＴ３８、ＣＭＯＳインバータ４０の反転しきい値をＶＴ４０とすると、ＶＴ４０＝ＶＴ３６＝ＶＴ３８であり、ＶＴ４０≦ＶＴＬ＝ＶＴ３０の条件が設定される。
【0065】
この電源制御回路１０(2)においても、充電中にコンデンサ１６の端子間電圧ＶＣが給電開始用しきい値ＶＴＨ以上になると、非線形バイパス回路２２からのノード電圧ＶＮ２２（≧ＶＴＮ＝ＶＴ３０）に応動してスイッチ制御回路２４の第１のＣＭＯＳインバータ３０がその出力または制御信号ＶＢをコンデンサ端子間電圧ＶＣ（Ｈｉｇｈレベル）からグランド電位（Ｌｏｗレベル）に変える。そうすると、これに応動して第２のＣＭＯＳインバータ３４では、スイッチ（ＰＭＯＳトランジスタ）１８がオンすると同時に、ＮＭＯＳトランジスタ３２がオフする。
【0066】
そして、スイッチ（ＰＭＯＳトランジスタ）１８がオンすると、これを介してコンデンサ１６の端子間電圧ＶＣ（Ｈｉｇｈレベル）が第３のＣＭＯＳインバータ４０の入力端子４０ＩＮに入力される。これにより、第３のＣＭＯＳインバータ４０では、ＰＭＯＳトランジスタ３６がオフすると同時にＮＭＯＳトランジスタ３８がオンし、出力（制御信号）ＶＫがコンデンサ端子間電圧ＶＣ（Ｈｉｇｈレベル）からグランド電位（Ｌｏｗレベル）に変わる。こうして制御信号ＶＫがコンデンサ端子間電圧ＶＣ（Ｈｉｇｈレベル）からグランド電位（Ｌｏｗレベル）に変わると、これをゲート電圧としているスイッチ（ＰＭＯＳトランジスタ）２０がオンする。
【0067】
このように、充電中にコンデンサ１６の端子間電圧ＶＣが上昇して給電開始用しきい値ＶＴＨ以上になると、非線形バイパス回路２２、第１のＣＭＯＳインバータ３０、第２のＣＭＯＳインバータ３４および第３のインバータ４０が連鎖的に順次応動して両スイッチ１８，２０が同時にオンし、コンデンサ１６の放電の開始と第１のＣＭＯＳインバータ３０に対する入力電圧ＶＡの切り替え（ＶＮ２２→ＶＣ）が同時に行われる。
【0068】
そして、放電中にコンデンサ１６の端子間電圧ＶＣが下がって給電停止用しきい値ＶＴＬ以下つまり反転しきい値ＶＴ３０以下になると、この時点でコンデンサ端子間電圧ＶＣを入力電圧ＶＡとしている第１のＣＭＯＳインバータ３０では出力（制御信号）ＶＢの論理レベルが反転する。すなわち、ＰＭＯＳトランジスタ２６がオンすると同時にＮＭＯＳトランジスタ２８がオフして、出力（制御信号）ＶＢがグランド電位（Ｌｏｗレベル）からコンデンサ端子間電圧ＶＣ（≒ＶＴＬ）に変わる。
【0069】
そうすると、第２のＣＭＯＳインバータ３４では、入力電圧（制御信号ＶＢ）がグランド電位（Ｌｏｗレベル）から反転しきい値ＶＴ３４（＜ＶＴＬ）を超えたので、スイッチ（ＰＭＯＳトランジスタ）１８がオフすると同時にＮＭＯＳトランジスタ３２がオンし、出力端子３４ＯＵＴの電圧ＶＷがコンデンサ端子間電圧ＶＣからグランド電位（Ｌｏｗレベル）に変わる。
【0070】
こうして第２のＣＭＯＳインバータ３４の出力がコンデンサ端子間電圧ＶＣからグランド電位（Ｌｏｗレベル）に変わると、これに応動して第３のＣＭＯＳインバータ４０では、ＰＭＯＳトランジスタ３６がオンすると同時にＮＭＯＳトランジスタ３８がオフし、出力（制御信号）ＶＫがそれまでのＬｏｗレベル（グランド電位）からスイッチ（ＰＭＯＳトランジスタ）２０に対してＨｉｇｈレベルのコンデンサ端子間電圧ＶＣ（≒ＶＴＬ）になる。これにより、スイッチ（ＰＭＯＳトランジスタ）２０がオフする。
【0071】
このように、放電中にコンデンサ１６の端子間電圧ＶＣが低下して給電停止用しきい値ＶＴＬ以下になると、第１のＣＭＯＳインバータ３０、第２のＣＭＯＳインバータ３４および第３のインバータ４０が連鎖的に順次応動して両スイッチ１８，２０が同時にオフし、コンデンサ１６の放電の停止と第１のＣＭＯＳインバータ３０に対する入力電圧ＶＡの切り替え（ＶＣ→ＶＮ２２）が同時に行われる。
【0072】
なお、この電源制御回路１０(2)において、第３のＣＭＯＳインバータ４０の反転しきい値ＶＴ４０を第１のＣＭＯＳインバータ３０の反転しきい値ＶＴ３０と同じ値（ＶＴ４０＝ＶＴ３０）に設定した場合は、放電中にコンデンサ１６の端子間電圧ＶＣが給電停止用しきい値ＶＴＬ付近まで下がった時に、第１のＣＭＯＳインバータ３０より第３のＣＭＯＳインバータ４０が先に応動することもあり得る。
【0073】
その場合は、第３のＣＭＯＳインバータ４０内で、上記のようにＰＭＯＳトランジスタ３６がオンすると同時にＮＭＯＳトランジスタ３８がオフして、出力（制御信号）ＶＫがグランド電位（Ｌｏｗレベル）からコンデンサ端子間電圧ＶＣ（≒ＶＴＬ）に変わり、それをＨｉｇｈレベルのゲート電圧として受けるスイッチ（ＰＭＯＳトランジスタ）２０がオフする。スイッチ（ＰＭＯＳトランジスタ）２０がオフすると、第１のＣＭＯＳインバータ３０の入力電圧ＶＡが非線形バイパス回路２２からのノード電圧ＶＮ２２に切り替わり、これに応動して第１のＣＭＯＳインバータ３０の出力（制御信号）ＶＢがグランド電位（Ｌｏｗレベル）からコンデンサ端子間電圧ＶＣ（≒ＶＴＬ）に変わり、それをＨｉｇｈレベルのゲート電圧として受けるスイッチ（ＰＭＯＳトランジスタ）１８がオフする。スイッチ（ＰＭＯＳトランジスタ）１８がオフすると、コンデンサ１６の放電が止まり、コンデンサ端子間電圧ＶＣは上昇（ＶＣ＞ＶＴＬ）に転じる。
【0074】
図示省略するが、スイッチ（ＰＭＯＳトランジスタ）１８と結び付いて第２のＣＭＯＳインバータ３４を構成するＮＭＯＳトランジスタ３２を省く構成も可能である。他方で、コンデンサ１６の正極側端子１６＋とスイッチ（ＰＭＯＳトランジスタ）２０のゲートとの間にプルアップ用の抵抗を設ける構成も可能である。このプルアップ抵抗は、制御信号ＶＫがＬｏｗレベルで確定または安定していない時にスイッチ（ＰＭＯＳトランジスタ）２０のゲート電圧をコンデンサ１６の端子間電圧ＶＣ（Ｈｉｇｈレベル）に吊り上げる。これにより、ヒステリシス幅を任意の値に設計することができる。
［実施形態３］
［実施形態３］
【0075】
図６に、第２の実施形態における電源制御回路１０(3)の回路構成を示す。図中、上記第１および第２の実施形態における電源制御回路１０(1)，１０(2)と共通する部分には同一の参照符号を付している。
【0076】
図６に示すように、この電源制御回路１０(3)は、コンデンサ１６の正極側端子１６＋とスイッチ（ＰＭＯＳトランジスタ）１８の出力側の端子１８ＯＵＴとの間に非線形バイパス回路４２を設けている。この非線形バイパス回路４２は、１個または複数個（ｎ個）のダイオードＤ１‥‥Ｄｎ、中間ノードＮ４２およびバイパスコンデンサＣ４２を有している。より詳しくは、ダイオードＤ１‥‥Ｄｎは主コンデンサ１６の正極側端子１６＋とノードＮ４２との間で各々のアノードを正極側端子１６＋に向けて直列に接続され、バイパスコンデンサＣ４２はノードＮ４２とスイッチ（ＰＭＯＳトランジスタ）１８の出力側の端子１８ＯＵＴとの間に接続される。バイパスコンデンサＣ４２の静電容量は、主コンデンサ１６のそれに比して桁違いに小さい値（ｐＦオーダ）に選ばれる。
【0077】
この電源制御回路１０(3)においても、充電中に主コンデンサ１６の端子間電圧ＶＣが給電開始用しきい値ＶＴＨ以上になると、非線形バイパス回路４２でダイオードＤ１‥‥Ｄｎが導通してノード電圧ＶＮ４２がノード電圧しきい値ＶＴＮ（ＶＴＮ＝ＶＴＨ－ｎ・Ｖｆ）以上となるように、非線形バイパス回路４２を構成することができる。
【0078】
この電源制御回路１０(3)は、スイッチ制御回路２４にヒステリシス・インバータ４４を用いている。このヒステリシス・インバータ４４は、好ましくはＣＭＯＳシュミットトリガ・インバータからなり、その入力端子が非線形バイパス回路４２のノードＮ４２およびスイッチ（ＰＭＯＳトランジスタ）２０の出力側の端子（ドレイン）に接続され、その出力端子がスイッチ（ＰＭＯＳトランジスタ）１８の制御端子（ゲート）に接続され、主コンデンサ１６の端子間電圧ＶＣを動作電圧とし、第１および第２の反転しきい値ＶＴ４４Ｌ，ＶＴ４４Ｈ（ただし、ＶＴ４４Ｌ＜ＶＴ４４Ｈ）を有している。
【0079】
この実施形態においても、上記のように、給電開始用しきい値ＶＴＨとノード電圧しきい値ＶＴＮとの間にＶＴＮ＝ＶＴＨ－ｎ・Ｖｆの関係がある。そこで、好ましい一態様として、ヒステリシス・インバータ４４の第１の反転しきい値ＶＴ４４Ｌをノード電圧しきい値ＶＴＮと同じ値（ＶＴ４４Ｌ＝ＶＴＮ）に設定するとともに、第２の反転しきい値ＶＴ４４Ｈを給電停止用しきい値ＶＴＬと同じ値（ＶＴ４４Ｈ＝ＶＴＬ）に設定してよい。
【0080】
この電源制御回路１０(3)は、主コンデンサ１６と両インバータ４０，４４との間の動作電圧供給ラインにスイッチ４６を設けている。このスイッチ４６は、ＰＭＯＳトランジスタからなり、そのソースが主コンデンサ１６の正極側端子１６＋に接続され、そのドレインが両インバータ４０，４２の動作電圧入力端子に接続され、そのゲートがインバータ４０の出力端子に接続される。また、主コンデンサ１６の正極側端子１６＋とスイッチ（ＰＭＯＳトランジスタ）２０，４６のゲートおよびＣＭＯＳインバータ４０の出力端子との間に抵抗４８が接続される。この電源制御回路１０(3) におけるスイッチ制御回路２４は、ヒステリシス・インバータ４４、ＣＭＯＳインバータ４０、スイッチ４６および抵抗４８を含んで構成される。
【0081】
この電源制御回路１０(3)においては、充電中に主コンデンサ１６の端子間電圧ＶＣが上昇するにつれて非線形バイパス回路４２のダイオードＤ１‥‥Ｄｎに印加される電圧も高くなる。しかし、上記のようなダイオードの非線形特性により、主コンデンサ１６の端子間電圧ＶＣが給電開始用しきい値ＶＴＨに至るまでは、ダイオードＤ１‥‥Ｄｎは実質的に不導通の状態を保ち、非線形バイパス回路４２内を流れるバイパス電流Ｉ４２は極小さく、しかもこのバイパス電流Ｉ４２はバイパスコンデンサＣ４２に取り込まれて電力（静電エネルギー）に変換される。
【0082】
一方、スイッチ（ＰＭＯＳトランジスタ）１８，２０，４６はそれぞれオフ状態を保っており、ヒステリシス・インバータ４４とＣＭＯＳインバータ４０はスイッチ４６のリーク電流で給電されている。この時、スイッチ１８の出力側の端子１８ＯＵＴの電圧はグランド電位にあり、ＣＭＯＳインバータ４０内ではＰＭＯＳトランジスタ３６およびＮＭＯＳトランジスタ３８（図５）がそれぞれオン状態およびオフ状態にある。これにより、主コンデンサ１６の正極側端子１６＋が抵抗４８およびＣＭＯＳインバータ４０内のオン状態のＰＭＯＳトランジスタ３６を介してヒステリシス・インバータ４４の動作電圧入力端子につながっている。つまり、スイッチ（ＰＭＯＳトランジスタ）４６がオフ状態であるにもかからず、ヒステリシス・インバータ４４は主コンデンサ１６の端子間電圧ＶＣの下で動作しており、その出力（制御信号）ＶＢをスイッチ（ＰＭＯＳトランジスタ１８）に対してＨｉｇｈレベルであるコンデンサ端子間電圧ＶＣに保っている。
【0083】
そして、主コンデンサ１６の端子間電圧ＶＣが給電開始用しきい値ＶＴＨ以上になると、非線形バイパス回路４２内ではダイオードＤ１‥‥Ｄｎが導通してノード電圧ＶＮ２２がノード電圧しきい値ＶＮＴ（ＶＮＴ＝ＶＴＨ－ｎ・Ｖｆ）以上になる。この時、ヒステリシス・インバータ４４に入力されている電圧ＶＡはノード電圧ＶＮ４２であり、このノード電圧ＶＮ４２がノード電圧しきい値ＶＮＴ以上つまり第１の反転しきい値ＶＴ４４Ｌ以上になることによって、ヒステリシス・インバータ４４の出力（制御信号）ＶＢがコンデンサ端子間電圧ＶＣ（Ｈｉｇｈレベル）からグランド電位（Ｌｏｗレベル）となる。
【0084】
こうしてヒステリシス・インバータ４４の出力（制御信号）ＶＢがコンデンサ端子間電圧ＶＣ（Ｈｉｇｈレベル）からグランド電位（Ｌｏｗレベル）に変わると、これに応動してスイッチ（ＰＭＯＳトランジスタ）１８がオンし、主コンデンサ１６から負荷回路１４への放電（給電）が開始される。さらに、ＣＭＯＳインバータ４０の出力（制御信号）ＶＫがそれまでのコンデンサ端子間電圧ＶＣ（Ｈｉｇｈレベル）からグランド電位（Ｌｏｗレベル）に変わり、スイッチ（ＰＭＯＳトランジスタ）２０，４６もオンする。
【0085】
スイッチ２０がオンすると、主コンデンサ１６の正極側端子１６＋がスイッチ２０を介してヒステリシス・インバータ４４の入力端子および非線形バイパス回路４２のノードＮ４２につながる。これにより、ヒステリシス・インバータ４４では、入力電圧ＶＡが第１の反転しきい値ＶＴ４４Ｌより高いコンデンサ端子間電圧ＶＣに切り替わって内部の状態または論理レベルが安定に確立し、出力（制御信号）ＶＢがグランド電位（Ｌｏｗレベル）に保持される。
【0086】
非線形バイパス回路４２においては、主コンデンサ１６の正極側端子１６＋とノードＮ４２間の電位差がなくなってダイオードＤ１‥‥Ｄｎの導通が止まると同時に、バイパスコンデンサＣ４２がオン状態のスイッチ２０を介して主コンデンサ１６側に放電し、その放電電流は主コンデンサ１６にいったん吸収され、あるいは主コンデンサ１６の放電電流に合流してから、スイッチ１８を介して負荷回路１４へ供給される。もっとも、バイパスコンデンサＣ４２の放電は主コンデンサ１６のそれに比して極小さく、放電時間も一瞬である。
【0087】
そして、負荷回路１４への給電（放電）により主コンデンサ１６の端子間電圧ＶＣが下がって給電停止用しきい値ＶＴＬ以下になると、ヒステリシス・インバータ４４では、入力電圧ＶＡ（＝ＶＣ）が第２の反転しきい値ＶＴ４４Ｈ（＝ＶＴＬ）以下になり、その出力（制御信号）ＶＢがそれまでのグランド電位（Ｌｏｗレベル）から主コンデンサ１６の端子間電圧ＶＣ（≒ＶＴＬ）に変わる。
【0088】
そうすると、この制御信号ＶＢをＨｉｇｈレベルの制御電圧（ゲート電圧）として入力するスイッチ（ＰＭＯＳトランジスタ）１８がオフし、その出力側の電圧がグランド電位（Ｌｏｗレベル）に下がる。これにより、ＣＭＯＳインバータ４０の出力（制御信号）ＶＫがグランド電位（Ｌｏｗレベル）から主コンデンサ１６の端子間電圧ＶＣ（≒ＶＴＬ）に変わり、これをＨｉｇｈレベルの制御電圧（ゲート電圧）として入力するスイッチ（ＰＭＯＳトランジスタ）２０，４６がオフする。その際、抵抗４８がプルアップ抵抗として作用することにより、両スイッチ（ＰＭＯＳトランジスタ）２０，４６のスイッチング・オフが安定に行われる。
【0089】
こうして、主コンデンサ１６の放電（給電）が止まって充電に切り替わるとともに、非線形バイパス回路４２ではダイオードＤ１‥‥Ｄｎの導通が止まってノード電圧ＶＮ４２がグランド電位付近まで下がり、ヒステリシス・インバータ４４の入力電圧ＶＡは再びノード電圧ＶＮ４２に切り替わる。
【0090】
この電源制御回路１０(3)においても、充放電動作に関して上記第１および第２の実施形態の電源制御回路１０(1)，１０(2)と同様の作用効果が得られる。さらに、この電源制御回路１０(3)は、非線形バイパス回路２２内に抵抗を設ける代わりにバイパスコンデンサＣ４２を設けているので、非線形バイパス回路２２内にバイパス電流Ｉ４２が流れても電力を殆ど消費しない。当該低電力デバイスにおいては、発電部１２の発電量が微弱であっても、負荷回路１４は、電源制御回路１０(3)の効率的な充放電制御により所要の動作電圧ＶＷを間欠的に安定供給され、長時間安定して正しく動作することができる。
【0091】
さらに、この電源制御回路１０(3)は、スイッチ制御回路２４に第１および第２の反転しきい値ＶＴ４４Ｌ，ＶＴ４４Ｈを有するヒステリシス・インバータ４４を用いている。そして、主コンデンサ１６の端子間電圧ＶＣが給電開始用しきい値ＶＴＨ以上になったときにスイッチ制御回路２４が非線形バイパス回路４２を通じてそれに応動するための反転しきい値に第１の反転しきい値ＶＴ４４Ｌを割り当て、主コンデンサ１６の端子間電圧ＶＣが給電停止用しきい値ＶＴＬ以下になったときにスイッチ制御回路２４がオン状態のスイッチ２０を介してそれに応動するための反転しきい値に第２の反転しきい値ＶＴ４４Ｈを割り当てており、これにより回路設計の自由度が更に増している。
【0092】
なお、上記第１および第２の反転しきい値ＶＴ４４Ｌ，ＶＴ４４Ｈの大小関係を上記と逆の関係（ＶＴ４４Ｌ＞ＶＴ４４Ｈ）にすることも可能である。また、この電源制御回路１０(3)において、ヒステリシス・インバータ４４の代わりに単一の反転しきい値を有するＣＭＯＳインバータ３０を用いることも可能である。あるいは、上記第１および第２の実施形態の電源制御回路１０(1)，１０(2)においてＣＭＯＳインバータ３０の代わりにヒステリシス・インバータ４４を用いることも可能である。また、上記第１および第２の実施形態の電源制御回路１０(1)，１０(2)でもスイッチ４６を備えることができる。
［他の実施形態又は変形例］
［他の実施形態又は変形例］
【0093】
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものではない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
【0094】
たとえば、上記第１および第２の実施形態では、給電停止用しきい値ＶＴＨ、反転しきい値ＶＴ３０およびノード電圧しきい値ＶＮＴの間に、好適な一態様として、それらが同じ値である関係すなわちＶＴＬ＝ＶＴ３０＝ＶＮＴ（ただし、ＶＮＴ＝ＶＴＨ－ｎ・Ｖｆ）の関係を設定した。しかし、別の態様として、ＶＴＬ＝ＶＴ３０＞ＶＮＴ（ただし、ＶＮＴ＝ＶＴＨ－ｎ・Ｖｆ）の関係を設定することも可能である。
【0095】
その場合は、充電中にコンデンサ１６の端子間電圧ＶＣが給電開始用しきい値ＶＴＨまで上昇すると、非線形バイパス回路４２内ではダイオードＤ１‥‥Ｄｎが導通してノード電圧ＶＮ２２がノード電圧しきい値ＶＮＴ（ＶＮＴ＝ＶＴＨ－ｎ・Ｖｆ）になるが、ＶＴＬ＝ＶＴ３０＞ＶＮＴの関係により、その時点では、まだスイッチ制御回路２４（ＣＭＯＳインバータ３０）は応動せず、その出力ＶＢの論理レベルは反転しない。しかし、コンデンサ１６の端子間電圧ＶＣがさらに上昇すると、それに伴ってノード電圧ＶＮ２２もさらに高くなって（ＶＮ２２＞ＶＮＴ）、終には反転しきい値ＶＴ３０以上になり、それに応動してスイッチ制御回路２４（ＣＭＯＳインバータ３０）の出力ＶＢの論理レベルが反転し、それによって両スイッチ１８，２０がオンする。もっとも、ノード電圧ＶＮ２２がノード電圧しきい値ＶＮＴになってから反転しきい値ＶＴ３０以上になるまでの間は非線形バイパス回路４２内で実質的なバイパス電流Ｉ２２が流れ続け、そのぶん抵抗Ｒ２２で電力が消費されるという一面はある。
【0096】
図７に、スイッチ制御回路２４に対する入力電圧切替用のスイッチ２０の接続位置に関する一変形例を示す。図示の電源制御回路１０(4)は、充放電切替用スイッチ１８の出力側の端子１８ＯＵＴとスイッチ制御回路２４の電圧入力端子との間にスイッチ２０を接続している。この構成によっても、スイッチ２０は、スイッチ制御回路２４に対して上記第１の実施形態（図１）と同様の入力電圧切替機能を奏することができる。
【0097】
より詳しくは、この構成においても、スイッチ１８，２０がオフ状態のとき、つまり充電中は、コンデンサ１６の端子間電圧ＶＣが上昇して給電開始用しきい値ＶＴＨに至るまでは、非線形バイパス回路２２のダイオードＤ１‥‥Ｄｎが実質的に非導通状態を保ち、コンデンサ１６が効率よく充電される。そして、コンデンサ１６の端子間電圧ＶＣが給電開始用しきい値ＶＴＨ以上になり、ノード電圧ＶＮ２２がノード電圧しきい値ＶＮＴ（ＶＴＮ＝ＶＴＨ－ｎ・Ｖｆ）以上およびスイッチ制御回路２４の反転しきい値ＶＴ３０以上になると、これに応動してスイッチ制御回路２４が出力ＶＢの論理レベルを反転させて両スイッチ１８，２０をオンにする。
【0098】
そうすると、コンデンサ１６の正極側端子１６＋がスイッチ１８を介して負荷回路１４の正極側入力端子１４＋につながり、コンデンサ１６から負荷回路１４への放電（給電）が開始される。さらに、コンデンサ１６の正極側端子１６＋がスイッチ１８，２０を介してスイッチ制御回路２４の電圧入力端子にもつながり、スイッチ制御回路２４の入力電圧ＶＡがノード電圧ＶＮ２２からコンデン端子間電圧ＶＣに切り替わる。
【0099】
そして、スイッチ１８，２０がオン状態の下で、つまり放電中に、コンデンサ端子間電圧ＶＣが給電停止用しきい値ＶＴＬ以下に低下すると、これに応動してスイッチ制御回路２４が出力ＶＢの論理レベルを反転させて両スイッチ１８，２０をオフにする。そうすると、放電（負荷回路１４への給電）が停止するとともに、スイッチ制御回路２４の入力電圧ＶＡがコンデンサ端子間電圧ＶＣからノード電圧ＶＮ２２に切り替わり、コンデンサ１６は発電部１２の出力電流ＩＨによって充電されるようになる。
【0100】
要するに、スイッチ１８がオンしている時、スイッチ１８の入力側の電圧またはコンデンサ１６の端子間電圧ＶＣとスイッチ１８の出力側の電圧または負荷回路１４の入力電圧ＶＷとは実質的に同じである。したがって、スイッチ制御回路２４からみれば、スイッチ２０の反対側（入力側）の端子がスイッチ１８の入力側の端子またはコンデンサ１６の正極側端子１６＋に接続されている場合と、スイッチ１８の出力側の端子または負荷回路１４の正極側入力端子１４＋に接続されている場合とで、入力電圧ＶＡに違いはない。このことは、上記第２および第３の実施形態（図５、図６）の電源制御回路１０(2)，１０(3)においても、同様である。
【0101】
別の一態様として、上記実施形態の電源制御回路(1)，(2)，(3)において、各部のＰＭＯＳトランジスタをＮＭＯＳトランジスタに置き換え、各部のＮＭＯＳトランジスタをＰＭＯＳトランジスタに置き換える変形も可能である。したがって、たとえばスイッチ２０をＮＭＯＳトランジスタで構成する場合は、そのゲートとコンデンサ１６の負極側端子１６＋との間にプルダウン用の抵抗を設けることができる。
【0102】
本発明は、上記実施形態のようにＩｏＴデバイスのような環境発電で動作する低電力デバイスに好適に適用可能である。しかしながら、本発明は、そのようなアプリケーションに限定されず、間欠動作の可能な種種のデバイスにおいて直流電流を出力する発電部から負荷回路への間欠給電を制御する任意の電源制御回路に適用可能である。
【符号の説明】
【0103】
１０(1)，１０(2)，１０(3)，１０(4) 電源制御回路
１２ 発電部
１４ 負荷回路
１６ コンデンサ（主コンデンサ）
１８ スイッチ
２０ スイッチ
２２ 非線形バイパス回路
Ｎ２２ ノード
Ｄ１‥‥Ｄｎ ダイオード
Ｒ２２ 抵抗
２４ スイッチ制御回路
２６ ＰＭＯＳトランジスタ
２８ ＮＭＯＳトランジスタ
３０ ＣＭＯＳインバータ
３２ ＮＭＯＳトランジスタ
３４ ＣＭＯＳインバータ
３６ ＰＭＯＳトランジスタ
３８ ＮＭＯＳトランジスタ
４０ ＣＭＯＳインバータ
４２ 非線形バイパス回路
Ｎ４２ ノード
Ｃ４２ バイパスコンデンサ
４４ ヒステリシス・インバータ
１２ 発電部
１４ 負荷回路
１６ コンデンサ（主コンデンサ）
１８ スイッチ
２０ スイッチ
２２ 非線形バイパス回路
Ｎ２２ ノード
Ｄ１‥‥Ｄｎ ダイオード
Ｒ２２ 抵抗
２４ スイッチ制御回路
２６ ＰＭＯＳトランジスタ
２８ ＮＭＯＳトランジスタ
３０ ＣＭＯＳインバータ
３２ ＮＭＯＳトランジスタ
３４ ＣＭＯＳインバータ
３６ ＰＭＯＳトランジスタ
３８ ＮＭＯＳトランジスタ
４０ ＣＭＯＳインバータ
４２ 非線形バイパス回路
Ｎ４２ ノード
Ｃ４２ バイパスコンデンサ
４４ ヒステリシス・インバータ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】