特許 7463767 受光装置及び距離計測装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-01

(45)【発行日】2024-04-09

(54)【発明の名称】受光装置及び距離計測装置

(51)【国際特許分類】

   G01S 7/4863 20200101AFI20240402BHJP

   G01S 17/89 20200101ALI20240402BHJP

   G01C 3/06 20060101ALI20240402BHJP

【ＦＩ】

G01S7/4863

G01S17/89

G01C3/06 120Q

G01C3/06 140

【請求項の数】 8

(21)【出願番号】P 2020035067

(22)【出願日】2020-03-02

(65)【公開番号】P2021139647

(43)【公開日】2021-09-16

【審査請求日】2023-01-16

(73)【特許権者】

【識別番号】000006747

【氏名又は名称】株式会社リコー

(74)【代理人】

【識別番号】100089118

【弁理士】

【氏名又は名称】酒井 宏明

(72)【発明者】

【氏名】櫻野 勝之

(72)【発明者】

【氏名】山中 俊輝

【審査官】佐藤 宙子

(56)【参考文献】

【文献】特開２０１９－０４７４８６（ＪＰ，Ａ）

【文献】国際公開第２０２０／００８７３７（ＷＯ，Ａ１）

【文献】特開２０２０－３４３０４（ＪＰ，Ａ）

【文献】特開２０１９－１８６５９８（ＪＰ，Ａ）

【文献】国際公開第２０１７／０８６１８１（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｓ ７／４８ー ７／５１

Ｇ０１Ｓ １７／００－１７／９５

Ｇ０１Ｃ ３／００－ ３／３２

Ｇ０１Ｂ １１／００－１１／３０

(57)【特許請求の範囲】

【請求項1】

それぞれ光電変換素子をもつ複数の光電変換部を備えた受光装置であって、
各前記光電変換部は、
前記光電変換素子で受光された光量に応じたパルス信号を整形出力する整形部と、
前記パルス信号をカウントするビットカウンタ部と、を備え、
前記ビットカウンタ部は、各前記光電変換部に分散されて設けられ、
各前記光電変換部に設けられた前記ビットカウンタ部は、下位ビットのカウント値を出力するビットカウンタ部から上位ビットのカウント値を出力するビットカウンタ部まで、順番に、隣接する光電変換部に設けられること
を特徴とする受光装置。

【請求項2】

各前記光電変換部の各前記ビットカウンタ部からのカウント値をまとめてカウントすることで、一まとまりの受光信号を形成するカウンタ回路を、さらに備えること
を特徴とする請求項１に記載の受光装置。

【請求項3】

各前記ビットカウンタ部からのカウント値を、所定数ずつまとめる複数の初段論理回路と、
各前記光電変換部の各前記初段論理回路からの出力をまとめる一段又は複数段の後段論理回路と、をさらに備えること
を特徴とする請求項１に記載の受光装置。

【請求項4】

各前記光電変換部は、前記ビットカウンタ部、前記初段論理回路及び前記後段論理回路のうち、前記ビットカウンタ部のみが設けられた光電変換部、前記初段論理回路のみが設けられた光電変換部、又は、前記初段論理回路及び前記後段論理回路が設けられた光電変換部を備えること
を特徴とする請求項３に記載の受光装置。

【請求項5】

前記後段論理回路からの出力の上位ビットをカウントする上位ビット用カウンタ回路、及び、前記後段論理回路からの出力の下位ビットをカウントする下位ビット用カウンタ回路と、
前記上位ビット用カウンタ回路及び前記下位ビット用カウンタ回路のうち、両方を前記後段論理回路からの出力のカウントに用いる第１のモード、及び、いずれか一方を前記後段論理回路からの出力のカウントに用いる第２のモードを切り替え制御する制御回路と
を有することを特徴とする請求項３又は請求項４に記載の受光装置。

【請求項6】

対象物に光を照射する光源部と、
請求項５に記載の受光装置と、
前記第１のモードにおける、前記上位ビット用カウンタ回路からの出力信号と、前記下位ビット用カウンタ回路からの出力信号との信号量の差分が「０」であった場合に、前記光源部から前記対象物に光を照射した投光時間の１／２の時間を、前記対象物に照射した光の反射光を受光するまでの時間として算出する制御回路と、
を有することを特徴とする距離計測装置。

【請求項7】

前記受光装置の各光電変換部は、
光電変換素子で受光された光量に応じたパルス信号を生成するパルス生成部と、
前記パルス信号をカウントするビットカウンタ部と、を備え、
前記ビットカウンタ部は、各前記光電変換部に分散されて設けられていること
を特徴とする請求項６に記載の距離計測装置。

【請求項8】

各前記光電変換部に設けられた前記ビットカウンタ部は、下位ビットのカウント値を出力するビットカウンタ部から上位ビットのカウント値を出力するビットカウンタ部まで、順番に、隣接する光電変換部に設けられること
を特徴とする請求項７に記載の距離計測装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、受光装置及び距離計測装置に関する。

【背景技術】

【0002】

今日において、単光子検出素子であるＳＰＡＤ（Single Photon Avalanche Diode）センサが知られている。このＳＰＡＤセンサは、ＰＮ接合部分に降伏電圧を超えた逆電圧を印加して駆動するガイガーモードを有している。このため、ＳＰＡＤセンサの場合、ＡＰＤ（Avalanche Photo Diode）よりも格段に高い増幅率となり、光子一個という非常に微小な信号単位で対応可能となっている。なお、増幅率は、ＡＰＤが１００～２００程度に対して、ＳＰＡＤセンサの場合、１Ｅ６程度である。

【0003】

ＳＰＡＤセンサは、光子に対して反応した後にクエンチ動作を行ってガイガーモードによる電流を抑制する必要がある。また、クエンチ制御でガイガーモードによる電流を抑制した後、ＳＰＡＤセンサが定常モードに戻るまで、電荷を供給するためのリチャージ制御が必要となる。このようなクエンチ制御及びリチャージ制御は、いずれも、ＳＰＡＤセンサと直列に接続された抵抗（ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のオン抵抗を利用）を用いて行われる。また、出力信号はデジタルパルスとなるため、ＳＰＡＤセンサに対しては、画素毎の信号を保持するためにカウンタ回路等が用いられる。

【0004】

また、特許文献１（特開２０１９－１５８８０６号公報）には、ＳＰＡＤセンサ等において、リチャージ動作のための抵抗器（ＭＯＳＦＥＴのオン抵抗）の制御信号を、センサ出力からフィードバックする「リチャージ信号生成回路」を、複数の画素間で共有する構成とすることで、１画素当たりの回路面積の縮小化を図る受光装置が開示されている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかし、特許文献１に開示されているＳＰＡＤセンサも含め、通常、ＳＰＡＤセンサの各画素には、カウンタ回路等のロジック回路が含まれる。このため、一般的なＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサと比べると、ＳＰＡＤセンサの場合、受光領域の開口率が小さくなるという問題があった。

【0006】

本発明は、上述の課題に鑑みてなされたものであり、各光電変換部の受光領域の開口率を大きくできるような受光装置及び距離計測装置の提供を目的とする。

【課題を解決するための手段】

【0007】

上述した課題を解決し、目的を達成するために、本発明は、それぞれ光電変換素子を備えた複数の光電変換部を備えた受光装置であって、各光電変換部は、光電変換素子で受光された光量に応じたパルス信号を整形出力する整形部と、パルス信号をカウントするビットカウンタ部と、を備え、ビットカウンタ部は、各光電変換部に分散されて設けられていることを特徴とする。各光電変換部に設けられたビットカウンタ部は、下位ビットのカウント値を出力するビットカウンタ部から上位ビットのカウント値を出力するビットカウンタ部まで、順番に、隣接する光電変換部に設けられる。

【発明の効果】

【0008】

本発明によれば、各光電変換部の受光領域の開口率を大きくできるという効果を奏する。

【図面の簡単な説明】

【0009】

【図1】図１は、第１の実施の形態のＬＩＤＡＲ装置の主要構成を示すブロック図である。

【図2】図２は、第１の実施の形態のＬＩＤＡＲ装置に設けられているＳＰＡＤセンサ（受光素子）の外観構成を示す図である。

【図3】図３は、第１の実施の形態のＬＩＤＡＲ装置のＳＰＡＤセンサの各画素に分散して設けられるＴＦＦの配置例を示す図である。

【図4】図４は、第１の実施の形態のＬＩＤＡＲ装置に設けられているＳＰＡＤセンサ（受光素子）の回路構成を示す図である。

【図5】図５は、第２の実施の形態のＬＩＤＡＲ装置における、ＳＰＡＤセンサ（受光素子）の外観構成を示す図である。

【図6】図６は、第２の実施の形態のＬＩＤＡＲ装置のＳＰＡＤセンサの各画素に分散して設けられるＴＦＦの配置例を示す図である。

【図7】図７は、第３の実施の形態のＬＩＤＡＲ装置において、各画素にカラーフィルタを設けたＳＰＡＤセンサの外観構成を示す図である。

【図8】図８は、第４の実施の形態のＬＩＤＡＲ装置に設けられているＳＰＡＤセンサ（受光素子）の外観構成を示す図である。

【図9】図９は、第４の実施の形態のＬＩＤＡＲ装置に設けられているＳＰＡＤセンサ（受光素子）の回路構成を示す図である。

【図10】図１０は、第４の実施の形態のＬＩＤＡＲ装置のＳＰＡＤセンサを、間接型ＴｏＦセンサとして用いる場合における演算動作を説明するための図である。

【発明を実施するための形態】

【0010】

以下、添付図面を参照して、実施の形態のＬＩＤＡＲ（Laser Imaging Detection and Ranging）装置の説明をする。ＬＩＤＡＲ装置は、パルス状にレーザ照射を行うことで得られる散乱光を測定し、対象物までの距離又は対象物の性質を分析する装置である。換言すると、ＬＩＤＡＲ装置は、発光部を備えたアクティブ型の距離測定装置である。

【0011】

［第１の実施の形態］
（全体構成）
図１は、第１の実施の形態のＬＩＤＡＲ装置１００の主要構成を示すブロック図である。この図１において、第１の実施の形態のＬＩＤＡＲ装置１００は、光源１１からの光を投光する投光部１と、対象物４０からの反射光を受光する受光部２と、投光部１の制御及び反射信号に基づく距離計測を行う制御回路３を有する。

【0012】

投光部１と受光部２は、一般的には、例えば車両、飛行体、船舶等の移動体の前方の検出方向（撮像方向）に存在する所定の物体を検出するように設けられる。なお、投光部１と受光部２は、移動体の側方又は後方等の前方以外の方向の物体を検出するように設けてもよい。

【0013】

投光部１は、光源１１、カプリングレンズ１３、光スキャナ１４、光源駆動回路１６、光スキャナ駆動回路１７及び走査角モニタ１８を有する。

【0014】

光源１１は、複数の発光素子群が光走査の方向に離間して配置されている。各発光素子群は、複数の面発光レーザ（ＶＣＳＥＬ）で形成されている。光源１１は、光源駆動回路１６を介して制御回路３に接続されている。制御回路３は、光源１１の発光素子群の発光タイミングを、それぞれ個別に制御する。

【0015】

カプリングレンズ１３は、光源１１から出射されるレーザ光を、光スキャナ１４に結合する。光スキャナ１４は、光源１１の複数の発光素子群から入射されるレーザ光を、同一の検出領域に向けてＸＺ面内で走査する。光スキャナ１４のビーム偏向により、所定の角度範囲に存在する物体が検出され、検出された物体までの距離の測定が可能となる。

【0016】

光スキャナ１４によるレーザ光の走査角は、走査角モニタ１８で検出して制御回路３に供給してもよい。この場合、制御回路３は、モニタ結果に基づいて、光スキャナ駆動信号を調整し、走査角度及び走査周波数等を制御する。

【0017】

受光部２は、受光素子２１（受光装置の一例）と受光レンズ２２を有する。受光レンズ２２は、ビーム走査方向に存在する物体から反射されたレーザ光を、受光素子２１に結合させる。受光素子２１は、以下に詳述するＳＰＡＤ（Single Photon Avalanche Diode）センサである。受光レンズ２２と受光素子２１の間に、ミラー等のその他の光学素子を設けてもよい。

【0018】

投光部１と受光部２は近接して配置される。また、投光部１と受光部２から数メートル以上離れた位置からは、投光部１及び受光部２の各光軸を、同軸とみなすことが可能となる。対象物４０に照射されたレーザ光は乱反射すれるが、この反射光のうち、ＬｉＤＡＲ装置１００から出射されたレーザ光と同じ光路を介して戻る反射光の光成分が、受光レンズ２２を介して受光素子２１で受光される。受光素子２１は、受光した反射光の強度を示す反射信号を形成し、制御回路３に供給する。

【0019】

制御回路３は、光源の駆動タイミング信号が出力されてから反射信号が供給されるまでの時間、すなわち、レーザ光を出射した時刻と反射光を受光した時刻の差分に基づいて、検出された対象物４０までの距離を算出する。

【0020】

この構成では、各発光素子群から出力されるレーザ光の品質は保証され、かつ角度分解能が高く維持される。また、同一検出エリアに複数のレーザ光を異なるタイミングで照射することでトータル的な強度の向上を図ることができ、測定距離を伸ばすことができる。また、受光素子２１として用いているＳＰＡＤセンサは高感度であり、高いＳ（Signal）／Ｎ（Noise）比の反射信号を得ることができる。このため、高精度の距離計測を可能とすることができる。

【0021】

なお、制御回路３は、ＬＳＩチップ、マイクロプロセッサ等の集積回路チップ、ＦＰＧＡ（Field Programmable Gate Array）等のロジックデバイス、集積回路チップとロジックデバイスの組み合わせ等で実現してもよい。

【0022】

（ＳＰＡＤセンサの外観構成）
第１の実施の形態のＬＩＤＡＲ装置１００に設けられている上述の受光素子２１であるＳＰＡＤセンサは、単光子の検出が可能な高感度なイメージセンサであり、投光した光が対象物４０で反射して戻るまでの時間(Time of Flight)を測定することで、測距センサとして使用される。

【0023】

図２は、ＳＰＡＤセンサ（受光素子２１）の外観構成を示す図である。この図２の例の場合、ＳＰＡＤセンサは、計１６画素の画素アレイとなっている。なお、１６画素以上又は１６画素未満の画素アレイとしてもよい。光電変換部の一例である各画素は、光電変換素子の一例である受光領域（Ｒ０～Ｒ１５）、画素選択部５１、パルス整形部５２、フロントエンド（Front End）５３及びＴフリップフロップ（ＴＦＦ）５４を有している。Ｔフリップフロップ５４は、ビットカウンタ部の一例である。

【0024】

第０～第１５のＴＦＦ０～１５は、図３に示すように、いわゆる九十九折状（蛇行状）に連続的に並べられて、各画素に分散配置されている。具体的には、右下の画素から上方向に第０のＴＦＦ０～第３のＴＦＦ３が順番に並べて設けられ、第３のＴＦＦ３の左に隣接させて第４のＴＦＦ４が設けられている。また、第４のＴＦＦ４から下方向に、第５のＴＦＦ５～第７のＴＦＦ７が順番に並べて設けられている。また、第７のＴＦＦ７の左に隣接させて第８のＴＦＦ８が設けられ、第８のＴＦＦ８から上方向に、第９のＴＦＦ９～第１１のＴＦＦ１１が順番に並べて設けられている。さらに、第１１のＴＦＦ１１の左に隣接させて第１２のＴＦＦ１２が設けられ、第１２のＴＦＦ１２から下方向に、第１３のＴＦＦ１３～第１５のＴＦＦ１５が順番に並べて設けられている。

【0025】

図２に示すＳＰＡＤセンサの場合、光子をカウントする第０～第１５のＴＦＦ０～１５を各画素に一つずつ設けている。このため、図２に示すＳＰＡＤセンサは、１６ビットカウンタとなっている。このようなＳＰＡＤセンサ全体のビット数で、ＳＰＡＤセンサが対応可能となる光量のダイナミックレンジが決定される。このため、ＳＰＡＤセンサ全体のビット数は、できるだけ大きい方が好ましい（対応ダイナミックレンジ大）。

【0026】

このように、第０～第１５のＴＦＦ０～１５が隣接して連続するように配置することで、ＴＦＦ同士の配線を短く抑えることができ、配線面積を削減できる。このため、配線面積を削減できる分、各画素の開口率を向上させることができる。

【0027】

また、後述するが、第１の実施の形態のＬｉＤＡＲ装置１００の場合、ＳＰＡＤセンサの各画素の出力信号を、まとめて一つのカウンタ回路（図４の２４ビットカウンタ回路６０）で検出している。また、ＬｉＤＡＲ装置１００の外光除去手法として、各画素に対して同時に入射する光子を信号とみなし、ランダムに入射する光子を外光として除去する外光除去手法が知られている。この外光除去手法を用いる場合、ＳＰＡＤセンサの各画素の出力をまとめて２４ビットカウンタ回路６０でカウントする構成は有用である。

【0028】

（ＳＰＡＤセンサの回路構成）
図４は、ＳＰＡＤセンサ（受光素子２１）の回路構成を示す図である。この図４の例では、図２に示した「第０のＴＦＦ０～第３のＴＦＦ３をそれぞれ備える計４つの画素ＳＰＡＤＰＩＸ０～ＳＰＡＤＰＩＸ３」、「第４のＴＦＦ４～第７のＴＦＦ７をそれぞれ備える計４つの画素ＳＰＡＤＰＩＸ４～ＳＰＡＤＰＩＸ７」、「第８のＴＦＦ８～第１１のＴＦＦ１１をそれぞれ備える計４つの画素ＳＰＡＤＰＩＸ８～ＳＰＡＤＰＩＸ１１」、及び、「第１２のＴＦＦ１２～第１５のＴＦＦ１５をそれぞれ備える計４つの画素ＳＰＡＤＰＩＸ１２～ＳＰＡＤＰＩＸ１５」の、計１６個の画素信号を、ＴＦＦ０～ＴＦＦ２３を備えた２４ビットカウンタ回路６０（カウンタ回路の一例）に、まとめて供給するようになっている。

【0029】

各画素のＳＰＡＤは、ＶＨ端子に印加される降伏電圧以上の電圧（逆バイアス電圧）によりガイガーモードで動作する。また、ＳＰＡＤのアノード側にドレインが接続されたフロントエンド５３のＭＯＳＦＥＴが、クエンチ抵抗器として機能する。ＱＮＣＨ端子に印加するゲート電圧により、ＭＯＳＦＥＴのゲートバイアスを制御し、クエンチ抵抗値を外部から変えられるようになっている。

【0030】

２４ビットカウンタ６０は、各画素が光子１個に反応して出力するパルス信号をそれぞれカントする。また、ＳＥＬＥＣＴ端子からの選択信号により、各画素を選択的にアクティブにすることが可能となっている。このＳＥＬＥＣＴ端子を介して選択信号により選択されている画素のみがアクティブ状態となり、光子数のカウント出力パルスを出力する。これにより、１６画素のうちの任意の画素のみのカウント値を得ることができる。

【0031】

２４ビットカウンタ６０のカウント値は、リセット端子（ＲＥＳＥＴ）を介して供給されるリセットパルスにより「０」にリセットされる。また、２４ビットカウンタ６０のカウント値は、リード端子（ＲＥＡＤ）を介して供給されるリードパルスにより、出力端子（ＯＵＴ［０：２３］）を介して外部に出力される。

【0032】

（第１の実施の形態の効果）
以上の説明から明らかなように、第１の実施の形態のＬＩＤＡＲ装置１００は、ＳＰＡＤセンサの複数の画素で一つの２４ビットカウンタ回路６０を共有し、ＳＰＡＤセンサの各画素に分散して設けられた第０～第１５のＴＦＦ０～１５からの出力を切り替えながら、一つの２４ビットカウンタ回路６０へ入力して順次読み出す。これにより、各画素のロジック回路面積を小さくすることができ、各画素の受光領域の開口率を大きくすることができる。

【0033】

［第２の実施の形態］
次に、第２の実施の形態のＬＩＤＡＲ装置の説明をする。上述の第１の実施の形態のＬＩＤＡＲ装置は、ＳＰＡＤセンサの各画素のＴＦＦを、九十九折状（蛇行状）に連続的に並べられて配置した例であった。これに対して、第２の実施の形態のＬＩＤＡＲ装置は、ＳＰＡＤセンサの各画素のＴＦＦを、渦巻き状に連続的に並べられて配置した例である。上述の第１の実施の形態及び第２の実施の形態は、ＳＰＡＤセンサの各画素のＴＦＦの配置のみが異なる。このため、以下、両者の差異の説明のみ行い、重複説明を省略する。

【0034】

図５は、第２の実施の形態のＬＩＤＡＲ装置における、ＳＰＡＤセンサ（受光素子２１）の外観構成を示す図である。第２の実施の形態も上述の第１の実施の形態と同様に、ＳＰＡＤセンサは、計１６画素の画素アレイを有している。また、各画素も、上述したように、受光領域（Ｒ０～Ｒ１５）、画素選択部５１、パルス整形部５２、フロントエンド（Front End）５３及びＴフリップフロップ（ＴＦＦ）５４を有している。

【0035】

第０～第１５のＴＦＦ０～１５は、図６に示すように、いわゆる渦巻き状に連続的に並べられて配置されている。具体的には、右下の画素から上方向に第０のＴＦＦ０～第３のＴＦＦ３が順番に並べて設けられる。また、ＳＰＡＤセンサの最上段の右から左にかけて、第３のＴＦＦ３～第６のＴＦＦ６が順番に並べて設けられる。これにより、第３のＴＦＦ３の左に隣接して第４のＴＦＦ４が設けられることとなる。

【0036】

また、左上の画素から下方向に第６のＴＦＦ６～第９のＴＦＦ９が順番に並べて設けられる。また、ＳＰＡＤセンサの最下段の左下の第９のＴＦＦ９に対して、右に隣接して第１０のＴＦＦ１０及び第１１のＴＦＦ１１が順番に並べて設けられる。

【0037】

また、ＳＰＡＤセンサの最下段の第１１のＴＦＦ１１に対して、上方向に隣接して第１２のＴＦＦ１２及び第１３のＴＦＦ１３が順番に並べて設けられる。また、第１３のＴＦＦ１３の左に隣接して、第１４のＴＦＦ１４が設けられる。また、第１４のＴＦＦ１４の下側に隣接して、第１５のＴＦＦ１５が設けられる。これにより、第０のＴＦＦ０～第１５のＴＦＦ１５が、図６に示すように、渦巻き状に配置される。

【0038】

このように第０のＴＦＦ０～第１５のＴＦＦ１５を、隣接して連続するように渦巻き状に配置することにより、各ＴＦＦ間の配線をより短くすることができ、配線面積を削減して各画素の開口率を向上させることができる等、上述の第１の実施の形態と同様の効果を得ることができる。

【0039】

［第３の実施の形態］
次に、第３の実施の形態のＬＩＤＡＲ装置の説明をする。この第３の実施の形態のＬＩＤＡＲ装置は、上述の第１の実施の形態で説明したように、九十九折状（蛇行状）に連続させて配置した第０～第１５のＴＦＦを備えたＳＰＡＤセンサの各画素にカラーフィルタを設けた例である。

【0040】

図７は、各画素にカラーフィルタを設けたＳＰＡＤセンサの一例を示す図である。この図７の例は、例えば全１６画素を縦２画素×横２画素の計４画素ずつに分割し、４つの各画素に対して設けるカラーフィルタを、緑色（Ｇｒｅｅｎ）：赤色（Ｒｅｄ）：青色（Ｂｌｕｅ）＝２：１：１の割合で設けた例である（ベイヤー配列）。

【0041】

このように、４つの画素に対してベイヤー配列でカラーフィルタを設けることで、４画素でＲＧＢの各色の信号を取得できる。第１の実施の形態で説明したように、ＬＩＤＡＲ装置のＳＰＡＤセンサは、４画素分の出力信号を一つにまとめて出力する。このため、ＲＧＢの各カラーフィルタの配置による出力信号の遅延を小さく抑えることができる他、上述の各実施の形態と同様の効果を得ることができる。

【0042】

［第４の実施の形態］
次に、第４の実施の形態のＬＩＤＡＲ装置の説明をする。この第４の実施の形態のＬＩＤＡＲ装置は、ＳＰＡＤセンサの２４ビットカウンタ回路を、上述のようにＴＦＦ０～２３の２４ビットのカウンタとして用いる「第１のモード」と、ＴＦＦ０～１１の下位１２ビットと、ＴＦＦ１２～２３の上位１２ビットとを別々にカウントするカウンタとして用いる「第２のモード」を切り替え可能とした例である。

【0043】

なお、一例として２４ビットのカウンタ回路を１２ビットのカウンタに２分割して用いる例を説明するが、３６ビットのカウンタ回路を１２ビットのカウンタに３分割して用い、又は、３６ビットのカウンタ回路を２４ビットのカウンタ及び１２ビットのカウンタに２分割して用いてもよい。カウンタ回路のビット数、分割する数、及び、分割したカウンタの各ビット数は、設計等に応じて任意に設定可能である。

【0044】

（第４の実施の形態で用いられるＳＰＡＤセンサの外観構成）
図８は、第４の実施の形態のＬＩＤＡＲ装置に設けられているＳＰＡＤセンサ（受光素子２１）の外観構成を示す図である。この図８に示すように、第４の実施の形態で用いられるＳＰＡＤセンサは、画素選択部５１、パルス整形部５２及びフロントエンド（Front End）部５３が各画素に設けられている。また、第４の実施の形態で用いられるＳＰＡＤセンサの場合、第１～第２３のＴＦＦ０～ＴＦＦ２３、ＯＲ回路、２入力ＯＲ回路、２入力ＡＮＤ回路、マルチプレクサ回路が、各画素に分散して設けられている。

【0045】

具体的には、第１～第２３のＴＦＦ０～ＴＦＦ２３は、右列の下から２番目の画素に第０及び第１のＴＦＦ０、ＴＦＦ１が設けられ、右上の画素に第２及び第３のＴＦＦ２、ＴＦＦ３が設けられている。また、右上の画素に隣接する画素に対して第４及び第５のＴＦＦ４、ＴＦＦ５が設けられ、この第４及び第５のＴＦＦ４、ＴＦＦ５が設けられた画素から下方向に連続する３つの画素に対して、第６及び第７のＴＦＦ６、ＴＦＦ７、第８及び第９のＴＦＦ８、ＴＦＦ９、第１０及び第１１のＴＦＦ１０、ＴＦＦ１１がそれぞれ設けられている。

【0046】

また、左から２列目で下から２番目の画素には、第１２及び第１３のＴＦＦ１２、ＴＦＦ１３が設けられ、左から２列目で最上段の画素には、第１４及び第１５のＴＦＦ１４、ＴＦＦ１５が設けられている。また、左の列の上から下の４つの画素に対しては、第１６及び第１７のＴＦＦ１６、ＴＦＦ１７、第１８及び第１９のＴＦＦ１８、ＴＦＦ１９、第２０及び第２１のＴＦＦ２０、ＴＦＦ２１、第２２及び第２３のＴＦＦ２２、ＴＦＦ２３、がそれぞれ設けられている。

【0047】

すなわち、第１～第２３のＴＦＦ０～ＴＦＦ２３は、右列の下から２番目の画素から順番にＴＦＦ０、ＴＦＦ１、ＴＦＦ２、・・・ＴＦＦ２３とのように隣接する画素に配置する。これにより、ＴＦＦ同士の配線を短縮化でき、配線面積を削減して各画素の開口率の向上を図ることができる。

【0048】

次に、第４の実施の形態で用いられるＳＰＡＤセンサの場合、右下の画素に対してＯＲ回路Ａ［３］、ＯＲ回路Ｂ［２：３］、及び２つの２入力ＡＮＤ回路２ＡＮＤが設けられている。また、左の列の上から２番目の画素には、リセット回路（ＲＥＳＥＴ）及びリード回路（ＲＥＡＤ）が設けられている。また、左から２列目の下の画素には、ＯＲ回路Ａ［２］、ＯＲ回路Ｂ［０：１］、及び２入力ＯＲ回路２ＯＲ及びマルチプレクサ（ＭＵＸ）が設けられている。また、左から２列目の上から２番目の画素には、ＯＲ回路Ａ［０］が設けられている。

【0049】

第４の実施の形態の場合、共通化されている２４ビットカウンタ回路（図９の符号７０）に、１６画素の出力をまとめて供給するために、まず、左上４画素の出力を一つのＯＲ回路Ａ［０］でまとめる。同様に、右上４画素の出力を一つのＯＲ回路Ａ［１］でまとめ、左下４画素の出力を一つのＯＲ回路Ａ［２］でまとめ、右下４画素の出力を一つのＯＲ回路Ａ［３］でまとめる。また、左上４画素及び右上４画素の出力を一つのＯＲ回路Ｂ［０：１］でまとめ、左下４画素及び右下４画素の出力を一つのＯＲ回路Ｂ［２：３］でまとめる。そして、ＯＲ回路Ｂ［０：１］及びＯＲ回路Ｂ［２：３］の出力を、２入力ＯＲ回路（２ＯＲ）でまとめる。これにより、１６個数の画素の出力が、４個→８個→１６個の順にまとめられて２４ビットカウンタ回路に供給される。

【0050】

図８に示すＳＰＡＤセンサのように、ＴＦＦだけを含む画素をまとめて配置し、ＯＲ回路等の論理回路等を含む画素をまとめて配置することで、余分な配線を省略することができ、配線による受光領域の開口率低下、及び、出力信号の遅延を防止できる。

【0051】

すなわち、第４の実施の形態の場合、左上（受光領域Ｒ０，Ｒ１，Ｒ４，Ｒ５）、右上（受光領域Ｒ２，Ｒ３，Ｒ６，Ｒ７）、左下（受光領域Ｒ８，Ｒ９，Ｒ１２，Ｒ１３）、右下（受光領域Ｒ１０，Ｒ１１，Ｒ１４，Ｒ１５）の４領域毎にそれぞれＡ［０］、Ａ［１］、Ａ［２］、Ａ［３］のＯＲ回路によって出力信号がまとめられる。これにより、配線の寄生容量を低減でき、出力信号の遅延を最小限に抑えることができる。

【0052】

（ＴＦＦの分割切り替え動作）
次に、第４の実施の形態の場合、ＳＰＡＤセンサの２４ビットカウンタ回路を、上述のようにＴＦＦ０～２３の２４ビットのカウンタとして用いる「第１のモード」と、ＴＦＦ０～１１の下位１２ビットと、ＴＦＦ１２～２３の上位１２ビットとを別々にカウントするカウンタとして用いる「第２のモード」が切り替え可能となっている。「第２のモード」は、ＳＰＡＤセンサを間接型ＴｏＦ（Time Of Flight）センサとして使う場合に適している。詳しくは、後述する。

【0053】

図９は、上述の第１のモード及び第２のモードの切り替え構成を説明するための回路図である。各画素の構成は、上述の第１の実施の形態と同じであり、ＶＨ端子に接続されているＳＰＡＤセンサがガイガーモードで動作し、ＳＰＡＤセンサのアノード側にドレインが接続されるＭＯＳＦＥＴがクエンチ抵抗器として機能する。ＱＮＣＨ端子を介してＭＯＳＦＥＴのゲートバイアスを制御することで、クエンチ抵抗値を外部から変更可能となっている。

【0054】

上述の左上の４画素（ＳＰＡＤＰＩＸ０～３）、右上の４画素、左下の４画素及び右下の４画素の出力は、それぞれ４入力ＯＲ回路８１（初段論理回路の一例）に入力され、各ＳＰＡＤセンサが反応したときの出力信号Ａ［０］～［３］を、まとめて出力可能となっている。出力信号Ａ［０］～［３］のうち、出力信号Ａ［０］及び出力信号Ａ［１］は、２入力ＯＲ回路８２（Ｂ［０：１］）に供給される。また、出力信号Ａ［０］～［３］のうち、出力信号Ａ［２］及び出力信号Ａ［３］は、２入力ＯＲ回路８３（Ｂ［２：３］）に供給される。また、２入力ＯＲ回路８２（Ｂ［０：１］）及び２入力ＯＲ回路８３（Ｂ［２：３］）の各出力信号は、２入力ＯＲ回路８４でまとめられ、第１のＡＮＤ回路９１及び第２のＡＮＤ回路９２に供給される。

【0055】

ここで、第４の実施の形態の場合、２４ビットカウンタ回路７０が、第０～第１１のＴＦＦ０～ＴＦＦ１１の各出力をカウントする第１の１２ビットカウンタ回路７１（下位ビット用カウンタ回路の一例）、及び、第１２～第２３のＴＦＦ１２～ＴＦＦ２３の各出力をカウントする第２の１２ビットカウンタ回路７２（上位ビット用カウンタ回路の一例）に分割されている。

【0056】

２入力ＯＲ回路８４でまとめられた出力信号が供給される第１のＡＮＤ回路９１は、第１の１２ビットカウンタ回路７１に接続され、２入力ＯＲ回路８４でまとめられた出力信号が供給される第２のＡＮＤ回路９２は、マルチプレクサ９５に接続されている。２入力ＯＲ回路８２～２入力ＯＲ回路８４、第１のＡＮＤ回路９１及び第２のＡＮＤ回路９２は、後段論理回路の一例である。

【0057】

マルチプレクサ９５には、第１の１２ビットカウンタ回路７１も接続されている。マルチプレクサ９５は、第２のＡＮＤ回路９２から各出力信号又は第１の１２ビットカウンタ回路７１でカウントされた出力信号のうち、いずれか一方を選択して第２の１２ビットカウンタ回路７２に供給する。

【0058】

このような回路構成とすることで、各画素が光子１個に反応して出力するパルス信号を２４ビットカウンタ回路７０でカウントすることができる。各画素のうち、ＳＥＬＥＣＴ端子を介して選択された画素がアクティブ状態となり、光子数のカウント値を出力する。これにより、１６画素のうち、任意の画素のみのカウント値を得ることができる。

【0059】

このカウント値は、リセット端子（ＲＥＳＥＴ）を介して供給されるリセットパルスにより「０」にリセットされる。また、カウント値は、リード端子（ＲＥＡＤ）を介して供給されるリードパルスに基づいて、出力端子（ＯＵＴ［０：２３］）を介して出力される。

【0060】

また、この第４の実施の形態の場合、切り替え制御端子（ＣＮＴＤＩＶＩＤＥ［０：１］）から第１のＡＮＤ回路９１及び第２のＡＮＤ回路９２に、ハイレベル「１」又はローレベル「０」の切り替え信号を供給する。これにより、第１の１２ビットカウンタ回路７１及び第２の１２ビットカウンタ回路７２を、一つの２４ビットカウンタとして用いることができ（第１のモード）、又は、第１の１２ビットカウンタ回路７１及び第２の１２ビットカウンタ回路７２を、それぞれ下位１２ビットのカウンタ（ＴＦＦ０～ＴＦＦ１１）、及び、上位１２ビットのカウンタ（ＴＦＦ１２～ＴＦＦ２３）として用いることができる（第２のモード）。

【0061】

ここで、ＳＰＡＤセンサを間接型ＴｏＦセンサとして用いる場合、出力信号の位相差を検出する必要がある。このため、アップカウンタ及びダウンカウンタを用意して差分を検出する回路構成とする。このことからも、上位１２ビット及び下位１２ビットの２つのカウンタに分割してカウント値を検出する構成は、好ましい構成と言える。

【0062】

図１０は、上述のように２４ビット／１２ビットのカウンタ回路の切り替え機能を備えたＳＰＡＤセンサを間接型ＴｏＦセンサとして用いる場合のタイミングチャートである。間接型ＴｏＦセンサとして用いる場合、上述のように出力信号の位相差を検出する必要があるため、アップカウンタ及びダウンカウンタを用意して差分を取れる回路構成とする。

【0063】

すなわち、第４の実施の形態の場合、図９を用いて説明したように、第１の１２ビットカウンタ回路（ＴＦＦ０～ＴＦＦ１１）７１と、第２の１２ビットカウンタ回路（ＴＦＦ１２～ＴＦＦ２３）７２とに、カウンタ回路を２分割することで、間接型ＴｏＦセンサとして用いることができる。

【0064】

すなわち、図１０のタイミングチャートにおいて、投光のパルス幅は第０のＴＦＦ０～第１１のＴＦＦ１１をアクティブにするタイミングと同期させておき、第１２のＴＦＦ１２～第２３のＴＦＦ２３のアクティブ期間は、第０のＴＦＦ０～第１１のＴＦＦ１１のアクティブ期間が終わると同時に開始させ、期間の長さは同じにする。

【0065】

反射光信号は投光信号からＴｏＦだけ遅れて発生する。このため、制御回路３は、第１の１２ビットカウンタ回路（第０のＴＦＦ０～第１１のＴＦＦ１１）７１と、第２の１２ビットカウンタ回路（第１２のＴＦＦ１２～第２３のＴＦＦ２３）７２の信号量の差分からＴｏＦ（対象物に照射した光の反射光を受光するまでの時間）を算出する。例えば、第１の１２ビットカウンタ回路７１及び第２の１２ビットカウンタ回路７２の信号量の差分が０であれば、第０のＴＦＦ０～第１１のＴＦＦ１１と、第１２のＴＦＦ１２～第２３のＴＦＦ２３の信号量は同じである、この場合、制御回路３は、投光パルス幅（投光時間）の１／２の時間を、対象物に照射した光の反射光を受光するまでの時間（ＴｏＦ）として算出する。

【0066】

（第４の実施の形態の効果）
以上の説明から明らかなように、第４の実施の形態のＬＩＤＡＲ装置は、下位ビット用カウンタ回路（第１の１２ビットカウンタ回路７１）及び上位ビット用カウンタ回路（第２の１２ビットカウンタ回路７２）を設け、各カウンタ回路の出力信号の位相差を計算することで、対象物に照射した光の反射光を受光するまでの時間（ＴｏＦ）を算出することができる。このため、ＳＰＡＤセンサを間接型ＴｏＦセンサとして用いることを可能とすることができる他、上述の各実施の形態と同様の効果を得ることができる。

【0067】

最後に、上述の各実施の形態は、一例として提示したものであり、本発明の範囲を限定することは意図していない。この新規な各実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことも可能である。また、各実施の形態及び各実施の形態の変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0068】

１ 投光部
２ 受光部
３ 制御回路
１１ 光源
１３ カプリングレンズ
１４ 光スキャナ
２１ 受光素子（ＳＰＡＤセンサ）
２２ 受光レンズ
５１ 画素選択部
５２ パルス整形部
５３ フロントエンド
５４ Ｔフリップフロップ（ＴＦＦ）
１００ ＬｉＤＡＲ装置

【先行技術文献】

【特許文献】

【0069】

【文献】特開２０１９－１５８８０６号公報

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】