(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-04-08
(45)【発行日】2024-04-16
(54)【発明の名称】撮像素子及び撮像装置
(51)【国際特許分類】
H04N 25/77 20230101AFI20240409BHJP
H04N 25/76 20230101ALI20240409BHJP
H04N 25/57 20230101ALI20240409BHJP
【ＦＩ】
H04N25/77
H04N25/76
H04N25/57
【請求項の数】
8
(21)【出願番号】P 2021522218
(86)(22)【出願日】2020-05-15
(86)【国際出願番号】 JP2020019514
(87)【国際公開番号】W WO2020241321
(87)【国際公開日】2020-12-03
【審査請求日】2021-11-19
(31)【優先権主張番号】P 2019097846
(32)【優先日】2019-05-24
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000004112
【氏名又は名称】株式会社ニコン
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】綱井 史郎
【審査官】橘 高志
(56)【参考文献】
【文献】特開２０１８－２０１１５５（ＪＰ，Ａ）
【文献】特開２０１８－０５０３１９（ＪＰ，Ａ）
【文献】特許第５２６９４５６（ＪＰ，Ｂ２）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／７７
Ｈ０４Ｎ ２５／７６
Ｈ０４Ｎ ２５／５７
(57)【特許請求の範囲】
【請求項1】
入射光に応じて電荷を発生させる複数の光電変換部と、前記複数の光電変換部のそれぞれにおける電荷の蓄積量が閾値を超えた回数を計数する計数部と、
前記回数を示す計数値を所定の周期で読み出す制御部と
を備え、
前記制御部は、前記入射光の強度に応じて、前記周期の長さを制御し、
前記制御部は、
読み出し時に前記計数値が所定の値以上である場合は、前記光電変換部への入射光の強度を前記周期毎に算出し、
読み出し時に前記計数値が前記所定の値に満たない場合は、前記所定の値以上の前記計数値が読み出されるまでの読み出し回数と、前記所定の値以上の計数値が読み出されるまでに読み出した前記計数値の累積値とに基づいて、前記光電変換部への入射光の強度を算出する撮像素子。
【請求項2】
入射光に応じて電荷を発生させる複数の光電変換部と、前記複数の光電変換部のそれぞれにおける電荷の蓄積量が閾値を超えた回数を計数する計数部と、
前記回数を示す計数値を所定の周期で読み出す制御部と
を備え、
前記制御部は、読み出された前記計数値が予め定められた回数を超えた場合に、前記読み出し周期を短縮し、
前記制御部は、
読み出し時に前記計数値が所定の値以上である場合は、前記光電変換部への入射光の強度を前記周期毎に算出し、
読み出し時に前記計数値が前記所定の値に満たない場合は、前記所定の値以上の前記計数値が読み出されるまでの読み出し回数と、前記所定の値以上の計数値が読み出されるまでに読み出した前記計数値の累積値とに基づいて、前記光電変換部への入射光の強度を算出する撮像素子。
【請求項3】
前記制御部は、前記計数値の累積値を前記読み出し回数で除算した値を、１周期当たりの強度とする請求項１又は２に記載の撮像素子。
【請求項4】
前記制御部は、前記周期の長さと前記周期の経過数とを記憶するメモリをさらに備え、前記メモリは、読み出された前記計数値の累積値を光電変換部毎に更に格納し、
前記制御部は、前記累積値と前記周期の長さと前記周期の経過数とに基づいて、対応する光電変換部への入射光の強度を算出する
請求項１から３のいずれか一項に記載の撮像素子。
【請求項5】
前記複数の光電変換部は、複数のブロックに分割され、前記制御部は、ブロック毎に独立して前記計数値の読み出しを制御する請求項１から４のいずれか一項に記載の撮像素子。
【請求項6】
前記制御部は、ブロック毎に設けられたブロック制御部を含み、前記ブロック制御部は、対応するブロックに属する光電変換部を制御する請求項５に記載の撮像素子。
【請求項7】
前記複数の光電変換部が設けられた第１チップと、前記第１チップに積層され、前記計数部が設けられる第２チップと、
前記第２チップに積層され、前記制御部が設けられる第３チップと
を備える請求項１から６のいずれか一項に記載の撮像素子。
【請求項8】
請求項１から７のいずれか一項に記載の撮像素子を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、撮像素子及び撮像装置に関する。
【背景技術】
【0002】
複数の画素を有する撮像素子において、画素への入射光に応じて発生した電荷の蓄積量が閾値に達するとパルスを出力する構成が知られている（例えば、特許文献１図１参照）。
特許文献１ 特許第５２６９４５６号公報
特許文献１ 特許第５２６９４５６号公報
【0003】
上述した撮像素子では、暗い画素において電荷の蓄積量が閾値に到達しないことがあるため、画素の明るさを推定することが困難である。
【発明の開示】
【0004】
本発明の第１の態様においては、入射光に応じて電荷を発生させる複数の光電変換部と、複数の光電変換部のそれぞれにおける電荷の蓄積量が閾値を超えた回数を計数する計数部と、回数を示す計数値を所定の周期で読み出す制御部とを備え、制御部は、入射光の強度に応じて、周期の長さを制御し、制御部は、読み出し時に計数値が所定の値以上である場合は、光電変換部への入射光の強度を周期毎に算出し、読み出し時に計数値が所定の値に満たない場合は、所定の値以上の計数値が読み出されるまでの読み出し回数と、所定の値以上の計数値が読み出されるまでに読み出した計数値の累積値とに基づいて、光電変換部への入射光の強度を算出する撮像素子を提供する。
本発明の第２の態様においては、入射光に応じて電荷を発生させる複数の光電変換部と、複数の光電変換部のそれぞれにおける電荷の蓄積量が閾値を超えた回数を計数する計数部と、回数を示す計数値を所定の周期で読み出す制御部とを備え、制御部は、読み出された計数値が予め定められた回数を超えた場合に、読み出し周期を短縮し、制御部は、読み出し時に計数値が所定の値以上である場合は、光電変換部への入射光の強度を周期毎に算出し、読み出し時に計数値が所定の値に満たない場合は、所定の値以上の計数値が読み出されるまでの読み出し回数と、所定の値以上の計数値が読み出されるまでに読み出した計数値の累積値とに基づいて、光電変換部への入射光の強度を算出する撮像素子を提供する。
本発明の第２の態様においては、入射光に応じて電荷を発生させる複数の光電変換部と、複数の光電変換部のそれぞれにおける電荷の蓄積量が閾値を超えた回数を計数する計数部と、回数を示す計数値を所定の周期で読み出す制御部とを備え、制御部は、読み出された計数値が予め定められた回数を超えた場合に、読み出し周期を短縮し、制御部は、読み出し時に計数値が所定の値以上である場合は、光電変換部への入射光の強度を周期毎に算出し、読み出し時に計数値が所定の値に満たない場合は、所定の値以上の計数値が読み出されるまでの読み出し回数と、所定の値以上の計数値が読み出されるまでに読み出した計数値の累積値とに基づいて、光電変換部への入射光の強度を算出する撮像素子を提供する。
【0005】
本発明の第３の態様においては、第１の態様又は第２の態様の撮像素子を備える撮像装置を提供する。
【0006】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0007】
【図1】本発明の実施形態に係る撮像素子１００の概要を示す図である。
【図2】本発明の実施形態に係る個別処理部２１２及び制御部３００の構成例を示すブロック図である。
【図3A】本発明の実施形態に係る個別処理部２１２の回路構成例を示す図である。
【図3B】本発明の実施形態に係る個別処理部２１２の他の回路構成例を示す図である。
【図6】本発明の実施形態に係る撮像素子１００の断面の一例を示す図である。
【図7】本発明の別の実施形態に係る撮像素子１００の概要を示す図である。
【図8】本発明のさらに別の実施形態に係る光電変換部２０２及び個別処理部２１２の回路構成例を示す図である。
【図9】本発明の実施形態に係る撮像装置５００の構成例を示すブロック図である。
【発明を実施するための形態】
【0008】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0009】
図１は、本発明の実施形態に係る撮像素子１００の概要を示す図である。撮像素子１００は、被写体からの入射光に応じた画像データを生成する。撮像素子１００は、受光部２００、信号処理部２１０及び制御部３００を備える。
【0010】
受光部２００は、複数の光電変換部２０２を有する。本例の複数の光電変換部２０２は、行列方向に沿って配列される。それぞれの光電変換部２０２は、被写体からの入射光に応じて電荷を発生させる。光電変換部２０２は、フォトダイオード等の光電変換素子を有する。
【0011】
信号処理部２１０は、それぞれの光電変換部２０２が発生した電荷量に応じた画素信号を生成する。信号処理部２１０は、複数の個別処理部２１２を有する。個別処理部２１２は、光電変換部２０２毎に設けられる。
【0012】
それぞれの個別処理部２１２は、対応する光電変換部２０２が発生した電荷量に応じたデジタルの画素信号を生成する。複数の個別処理部２１２は、複数の光電変換部２０２が発生したアナログの電荷量を並行して読み出してよい。これにより、グローバルシャッタを実現できる。
【0013】
制御部３００は、複数の個別処理部２１２の外部からそれぞれの個別処理部２１２を制御する。本例の制御部３００は、複数の個別処理部２１２に対して一つ設けられており、それぞれの個別処理部２１２とバスで接続される。
【0014】
なお、詳細は後述するが、撮像素子１００は、複数のチップが積層された積層構造を有する。図１は、撮像素子１００における受光部２００、信号処理部２１０及び制御部３００の機能的な対応関係を示したものであり、積層構造における位置関係には必ずしも対応していない。例えば個別処理部２１２の少なくとも一部の構成要素は、光電変換部２０２とは異なる層に配置され、制御部３００は、複数の光電変換部２０２及び個別処理部２１２とはさらに異なる層に配置される。
【0015】
図２は、本発明の実施形態に係る個別処理部２１２及び制御部３００の構成例を示すブロック図である。本例の個別処理部２１２は、検出部２１４、リセット部２１６、計数部２１８、メモリ２２０及びフラグ２２２を有する。光電変換部２０２が入射光を受光すると、入射光に応じて電荷が発生する。光電変換部２０２が発生した電荷は、光電変換部２０２等に蓄積される。
【0016】
検出部２１４は、それぞれの光電変換部２０２における電荷の蓄積状態を検出する。本例の検出部２１４は、対応する光電変換部２０２における電荷の蓄積量が、閾値を超えたことを検出する。本例の検出部２１４には、対応する光電変換部２０２における電荷の蓄積量を示す蓄積電圧Ｖｉｎと、当該閾値に応じた閾値電圧Ｖｔｈが入力される。本例の検出部２１４は、蓄積電圧Ｖｉｎが閾値電圧Ｖｔｈより小さくなった場合に、電荷の蓄積量が閾値を超えたと判定して検出信号を出力する。本例の検出部２１４は、リセット部２１６により、蓄積状態が所定の条件を満たす光電変換部２０２の蓄積状態をリセットし、蓄積状態が所定の条件を満たさない光電変換部２０２の蓄積状態を維持する。
【0017】
リセット部２１６は、検出部２１４から検出信号が入力された場合に、対応する光電変換部２０２における電荷の蓄積量をリセットする。例えばリセット部２１６は、対応する光電変換部２０２が発生した電荷を蓄積している領域を、基準電位に接続することで電荷の蓄積量をリセットする。リセット後においても、光電変換部２０２が発生する電荷により、電荷の蓄積量は再度増大する。つまり、電荷の蓄積量は、増大及びリセットが繰り返される。一方でリセット部２１６は、検出部２１４から検出信号が入力されなければ電荷の蓄積量をリセットしないので、光電変換部２０２の蓄積状態は維持される。
【0018】
計数部２１８は、対応する光電変換部２０２における電荷の蓄積量が閾値を超えた回数を計数する。本例の計数部２１８は、検出部２１４から検出信号が入力された回数を計数する。なお計数部２１８は、後述するクロック３０４の同期パルス信号に基づいて動作する。本例の計数部２１８は、読み出し周期の経過毎に、計数値に関する情報をメモリ２２０に出力する。読み出し周期は、後述する調整部３０２が計数値を読み出す周期である。
【0019】
メモリ２２０は、計数値に関する情報を、対応する光電変換部２０２の画素信号として記憶する。メモリ２２０は、複数の個別処理部２１２に対して一つ設けられてもよい。メモリ２２０は、後述するクロック３０４の同期パルス信号に基づいて動作してよい。例えばメモリ２２０は、読み出し周期の経過毎に、記憶された計数値に関する情報を制御部３００に出力してよい。
【0020】
フラグ２２２は、計数部２１８に検出信号が入力されるとフラグを立てる。例えばフラグ２２２は、初期値が０であり、検出部２１４から計数部２１８に検出信号が入力されて計数値がインクリメントされると、１がセットされる。本例のフラグ２２２は、１ビットのボローフラグであってよい。あるいはフラグ２２２を設ける代わりに、メモリ２２０の１ビットをフラグとして用いてもよい。
【0021】
本例の制御部３００は、調整部３０２、クロック３０４、周期カウンタ３０６、上位メモリ３０８及び下位メモリ３１０を有する。
【0022】
クロック３０４は、同期パルス信号を発生させる。クロック３０４は、発生した同期パルス信号を計数部２１８及び周期カウンタ３０６に出力する。クロック３０４は、発生した同期パルス信号をメモリ２２０に出力してもよい。
【0023】
周期カウンタ３０６は、電荷の蓄積開始から、予め定められた読み出し周期の経過数をカウントする。読み出し周期は、調整部３０２が計数値を読み出す周期である。本例の周期カウンタ３０６は、クロック３０４から入力された同期パルス信号に従って、読み出し周期の経過数をカウントする。読み出し周期の経過数は、電荷の蓄積開始から、調整部３０２が計数値を読み出した回数に等しい。周期カウンタ３０６は、読み出し周期の経過毎に、読み出し周期の経過数を上位メモリ３０８に出力する。
【0024】
上位メモリ３０８は、周期カウンタ３０６から入力された読み出し周期の経過数を格納する。下位メモリ３１０は、読み出し周期の経過毎に、それぞれの光電変換部２０２のメモリ２２０から検出信号の計数値に関する情報を取得して、光電変換部２０２毎に計数値に関する情報を格納する。下位メモリ３１０は、光電変換部２０２毎に設けられてもよい。
【0025】
調整部３０２は、予め定められた読み出し周期に従って、それぞれの光電変換部２０２の計数値を読み出す。本例の調整部３０２は、読み出し周期の経過毎に、それぞれの光電変換部２０２の計数値に関する情報を下位メモリ３１０から取得する。あるいは調整部３０２は、読み出し周期の経過毎に、それぞれの光電変換部２０２のメモリ２２０から計数値に関する情報を取得してもよい。調整部３０２は、読み出した計数値に基づいて、それぞれの光電変換部２０２への入射光の強度を算出する。
【0026】
また本例の調整部３０２は、メモリ２２０から取得した計数値に関する情報に応じて、クロック３０４が出力する同期パルス信号の周期を調整する。調整部３０２は、上位メモリ３０８及び下位メモリ３１０に記憶された情報を直接取得して、同期パルス信号の周期を調整してもよい。また調整部３０２は、計数部２１８の計数値のリセット及びフラグ２２２の値のクリアを実行してもよく、リセット部２１６を制御して、電荷の蓄積量をリセットしてもよい。
【0027】
図３Ａは、本発明の実施形態に係る個別処理部２１２の回路構成例を示す図である。なお、光電変換部２０２をあわせて示している。
【0028】
本例の検出部２１４は、ＣＭＯＳインバータを有する。ＣＭＯＳインバータは、ＰＭＯＳトランジスタ２３２及びＮＭＯＳトランジスタ２３４を有する。ＣＭＯＳインバータの入力端子は、光電変換部２０２の出力端子に接続される。光電変換部２０２が発生した電荷は、光電変換部２０２と検出部２１４との間における寄生容量等に蓄積される。ＣＭＯＳインバータには、当該蓄積された電荷に応じた蓄積電圧Ｖｉｎが入力される。
【0029】
ＣＭＯＳインバータの出力は、蓄積電圧ＶｉｎがＣＭＯＳインバータの閾値電圧より小さくなった場合（すなわち、電荷の蓄積量が閾値を超えた場合）に、第１論理値（本例ではＬ論理）から第２論理値（本例ではＨ論理）に遷移する。検出部２１４の出力がＬ論理からＨ論理に遷移したエッジが、上述した検出信号として機能する。また、ＣＭＯＳインバータの閾値電圧が、上述した閾値電圧Ｖｔｈに相当する。
【0030】
リセット部２１６は、リセットトランジスタ２３０を有する。リセットトランジスタ２３０は、ソース及びドレインが、光電変換部２０２の出力端子と、所定の高圧側基準電位との間に設けられる。また、リセットトランジスタ２３０のゲートは、ＣＭＯＳインバータの出力端子に接続される。リセットトランジスタ２３０は、ＣＭＯＳインバータの出力がＬ論理からＨ論理に遷移した場合に、光電変換部２０２と検出部２１４との間の配線を高圧側基準電位に接続する。これにより、蓄積されていた電荷がリセットされ、検出部２１４の出力はＬ論理に遷移する。
【0031】
検出部２１４の出力がＬ論理からＨ論理に遷移すると、計数部２１８は計数値をインクリメントし、フラグ２２２は１をセットする。読み出し周期の経過毎に、計数部２１８はその時点の計数値をメモリ２２０に格納し、フラグ２２２の値はクリアされる。このような構成により、小さい回路規模で、個別処理部２１２を実現できる。
【0032】
図３Ｂは、本発明の実施形態に係る個別処理部２１２の他の回路構成例を示す図である。なお、光電変換部２０２をあわせて示している。
【0033】
本例の検出部２１４は、コンパレータ２３６を有する。コンパレータ２３６は、光電変換部２０２の出力端子に接続された第１入力端子と、基準電圧線に接続された第２入力端子と、リセット部２１６及び計数部２１８に接続された出力端子とを有する。第１入力端子には、光電変換部２０２が発生した電荷の蓄積量に応じた蓄積電圧Ｖｉｎが入力される。コンパレータ２３６は、蓄積電圧Ｖｉｎと基準電圧Ｖｒｅｆとを比較し、比較結果を出力する。
【0034】
本例の検出部２１４は、図３Ａの検出部２１４と同様に、蓄積電圧Ｖｉｎが基準電圧Ｖｒｅｆより大きいか否かに応じてＬ論理又はＨ論理の２値信号を出力する。検出部２１４の出力がＬ論理からＨ論理に遷移したエッジが、上述した検出信号として機能する。また、コンパレータ２３６の基準電圧Ｖｒｅｆが、上述した閾値電圧Ｖｔｈに相当する。検出部２１４の出力を受けたリセット部２１６、計数部２１８及びフラグ２２２の動作は図３Ａと共通するため、説明を省略する。
【0035】
【0036】
対応する光電変換部２０２に光が入射すると、電荷の蓄積が開始する（ｔ＝０）。光電変換部２０２が入射光を受光している間、蓄積電圧Ｖｉｎは、入射光の強度に応じた傾きで減少する。蓄積電圧Ｖｉｎが閾値電圧Ｖｔｈ以下になると（ｔ＝ｔ１）、検出部２１４が検出信号を出力する。
【0037】
リセット部２１６は、当該検出信号に応じて、対応する光電変換部２０２における電荷の蓄積量をリセットする。これにより、蓄積電圧Ｖｉｎは、所定の初期電圧にもどる。また、当該検出信号に応じて、計数部２１８は計数値をインクリメントし、フラグ２２２は１をセットする。
【0038】
リセット部２１６によるリセット後、所定の時間が経過すると、蓄積電圧Ｖｉｎは所定のリセット電圧Ｖｒｓｔになる。そして、光電変換部２０２における入射光の強度に応じて、蓄積電圧Ｖｉｎが再度減少する。そして、蓄積電圧Ｖｉｎが閾値電圧Ｖｔｈ以下になると検出部２１４が検出信号を出力する。このような動作を、電荷の蓄積開始から、予め定められた規定期間が経過するまで繰り返す。予め定められた規定期間は、任意に設定されてよいが、例えば、撮像素子１００に対する入射光の入射時間に応じて設定される。上位メモリ３０８は、規定期間の長さを記憶してよい。
【0039】
なお、規定期間内における入射光量は、閾値電圧Ｖｔｈとリセット電圧Ｖｒｓｔとの差分に、計数値を乗算した値に対応する。メモリ２２０は、当該乗算値を記憶してよく、計数値及び当該電圧の差分を対応付けて記憶してもよい。また、規定期間内における入射光量を規定期間の長さで除算することで、単位時間当たりの入射光量に変換できる。メモリ２２０は、単位時間当たりの入射光量を更に記憶してよい。また、リセット電圧Ｖｒｓｔが既知であれば、当該電圧の差分に代えて、閾値電圧Ｖｔｈを記憶してもよい。
【0040】
図５は、図２に示した制御部３００の動作例を示す図である。ここで、上段は、入射光の強度が大きい光電変換部２０２Ａにおける検出信号の出力状況、下段は、入射光の強度が小さい光電変換部２０２Ｂにおける検出信号の出力状況を模式的に示す。矩形は、検出信号の出力を示す。横軸は、電荷の蓄積開始からの経過時間及び予め定められた読み出し周期の経過数を示す。一例として、読み出し周期は１００ｍｓ、規定期間は１ｓ、最小検出電荷数（検出信号を出力できる電荷の蓄積量）は１０に設定されているものとする。また、計数部２１８の最大カウント数は１００であるとする。調整部３０２は、読み出し周期が経過する毎に、すなわち、ｔ＝Ｔ１（１００ｍｓ），Ｔ２（２００ｍｓ）…Ｔ１０（１ｓ）に、それぞれの計数値を読み出す。
【0041】
まず、図５上段に示す光電変換部２０２Ａに対する制御部３００の動作を説明する。図示するように、第１の読み出し周期（ｔ＝０～Ｔ１）に、検出部２１４から検出信号が１０回出力されている。従って、ｔ＝Ｔ１において、計数値は１０であり、フラグ２２２には１がセットされている。
【0042】
ｔ＝Ｔ１において、上位メモリ３０８は、周期カウンタ３０６から入力された読み出し周期の経過数として１を格納する。下位メモリ３１０は、メモリ２２０の検出信号の計数値に関する情報及びフラグ２２２の値を取得する。
【0043】
調整部３０２は、フラグ２２２の値を取得する。フラグ２２２の値１は、計数値が１以上であることを示すので、調整部３０２は、下位メモリ３１０が取得した計数値１０を読み出す。あるいは調整部３０２は、フラグ２２２の値を読み出さずに、下位メモリ３１０から計数値を読み出してもよい。
【0044】
調整部３０２は、読み出し時に計数値が所定の値以上である場合は、光電変換部２０２への入射光の強度を読み出し周期毎に算出する。本例では所定の値が１に設定されており、光電変換部２０２Ａのｔ＝Ｔ１に読み出された計数値は１０である。そこで調整部３０２は、ｔ＝Ｔ１に読み出された計数値１０を、第１の読み出し周期における光電変換部２０２Ａへの入射光の強度とする。
【0045】
調整部３０２は、読み出された計数値が所定の値以上の光電変換部の計数値をリセットする。本例では所定の値が１に設定されており、調整部３０２は、読み出された計数値が１以上の光電変換部２０２Ａの計数部２１８の計数値をリセットする。併せて、調整部３０２は、フラグ２２２の値をクリアする。また、調整部３０２は、リセット部２１６を制御して、電荷の蓄積量をリセットしてもよく、電荷の蓄積量をリセットしなくてもよい。
【0046】
また、下位メモリ３１０は、読み出された計数値の累積値及び読み出し周期毎の入射光の強度を光電変換部毎に格納する。本例の下位メモリ３１０は、ｔ＝Ｔ１において、光電変換部２０２Ａの計数値の累積値１０及び第１の読み出し周期における入射光の強度１０を格納する。
【0047】
以後の読み出し周期でも、制御部３００は同じ動作を繰り返す。図５の例では、ｔ＝Ｔ２においても、読み出された計数値１０は所定の値以上である。調整部３０２は、ｔ＝Ｔ２に読み出された計数値１０を、第２の読み出し周期（ｔ＝Ｔ１～Ｔ２）における光電変換部２０２Ａへの入射光の強度とする。このように調整部３０２は、読み出し周期毎に入射光の強度を算出する。
【0048】
規定期間終了時（ｔ＝Ｔ１０）に、例えば下位メモリ３１０に格納された累積値が１００であれば、検出信号が１００回出力されたことがわかる。画素の明るさは、１秒あたりに出力される電荷の数から求められる。光電変換部２０２Ａに対応する画素では、１秒あたりに出力される電荷の数は、最小検出電荷数１０×累積値１００＝１，０００である。
【0049】
このようにして、読み出された計数値が所定の値以上の場合は、読み出し周期が経過する毎に計数値をリセットすることにより、少ない桁数のカウンタでもオーバーフローせず、回路を小型化することができる。
【0050】
次に、図５下段に示す光電変換部２０２Ｂに対する制御部３００の動作を説明する。図示するように、第１の読み出し周期（ｔ＝０～Ｔ１）には、検出信号は出力されていない。従って、ｔ＝Ｔ１において、計数値は０であり、フラグ２２２の値は０のままである。
【0051】
ｔ＝Ｔ１において、上位メモリ３０８は、周期カウンタ３０６から入力された読み出し周期の経過数として１を格納する。下位メモリ３１０は、メモリ２２０の検出信号の計数値に関する情報及びフラグ２２２の値を取得する。
【0052】
調整部３０２は、フラグ２２２の値を取得する。フラグ２２２の値０は、計数値が０であることを示すので、調整部３０２は、下位メモリ３１０が取得した計数値の読み出しを省略してよい。フラグ２２２は、０で維持される。
【0053】
調整部３０２は、読み出し時に計数値が所定の値に満たない場合は、所定の値以上の計数値が読み出されるまでの読み出し回数と、所定の値以上の計数値が読み出されるまでに読み出した計数値の累積値とに基づいて、光電変換部２０２への入射光の強度を算出する。ｔ＝Ｔ１において、計測値は所定の値に満たないので、第１の読み出し周期における入射光の強度は、この時点では算出されない。
【0054】
また、調整部３０２は、読み出された計数値が所定の値に達しない光電変換部２０２の蓄積量をリセットせず、少なくとも次の読み出しまで維持する。調整部３０２は、読み出された計数値が１に達しない光電変換部２０２Ｂの蓄積量をリセットせず、少なくとも次の読み出し（ｔ＝Ｔ２）まで維持する。
【0055】
図示するように、光電変換部２０２Ｂでは、第２の読み出し周期（ｔ＝Ｔ１～Ｔ２）に、検出部２１４から検出信号が１回出力されている。従って、ｔ＝Ｔ２において、計数値は１であり、フラグ２２２には１がセットされている。
【0056】
ｔ＝Ｔ２において、上位メモリ３０８は、周期カウンタ３０６から入力された読み出し周期の経過数として２を格納する。下位メモリ３１０は、メモリ２２０の検出信号の計数値及びフラグ２２２の値を取得する。
【0057】
調整部３０２は、フラグ２２２の値を取得する。フラグ２２２の値１は、計数値が１以上であることを示すので、調整部３０２は、下位メモリ３１０が取得した計数値１を読み出す。
【0058】
調整部３０２は、計数値１が読み出されるまでの読み出し回数２と、計数値が読み出されるまでに読み出した計数値の累積値１とに基づいて、光電変換部２０２Ｂへの入射光の強度を算出する。本例の調整部３０２は、第１の読み出し周期及び第２の読み出し周期における計数値の累積値１を読み出し回数２で除算し、第１の読み出し周期及び第２の読み出し周期における光電変換部２０２Ｂへの入射光の強度として０．５を得る。
【0059】
調整部３０２は、読み出された計数値が１以上の光電変換部２０２Ｂの計数部２１８の計数値をリセットする。併せて、調整部３０２は、フラグ２２２の値をクリアする。
【0060】
また、下位メモリ３１０は、読み出された計数値の累積値及び読み出し周期毎の入射光の強度を光電変換部毎に格納する。本例の下位メモリ３１０は、ｔ＝Ｔ２において、光電変換部２０２Ｂの計数値の累積値１と、第１の読み出し周期及び第２の読み出し周期のそれぞれにおける入射光の強度０．５とを格納する。
【0061】
以後の読み出し周期でも、制御部３００は同じ動作を繰り返す。図５の例では、前回ｔ＝Ｔ２で計数値が読み出された後、第３の読み出し周期（ｔ＝Ｔ２～Ｔ３）、第４の読み出し周期（ｔ＝Ｔ３～Ｔ４）、第５の読み出し周期（ｔ＝Ｔ４～Ｔ５）における計数値はそれぞれ０、０、１である。ｔ＝Ｔ５において、調整部３０２は、ｔ＝Ｔ２の後、計数値が読み出されるまでに読み出した計数値の累積値１を読み出し回数３で除算し、第３の読み出し周期、第４の読み出し周期及び第５の読み出し周期における光電変換部２０２Ｂへの入射光の強度として０．３３を得る。
【0062】
規定期間終了時（ｔ＝Ｔ１０）に、例えば下位メモリ３１０に格納された累積値が５であれば、検出信号が５回出力されたことがわかる。画素の明るさは、１秒あたりに出力される電荷の数から求められる。光電変換部２０２Ｂに対応する画素では、１秒あたりに出力される電荷の数は、最小検出電荷数１０×累積値５＝５０である。
【0063】
上述したように、本例の調整部３０２は、読み出し周期経過時に読み出された計数値が所定の値に達しない光電変換部２０２Ｂについては、所定の値以上の計数値が読み出されるまでの読み出し回数と、所定の値以上の計数値が読み出されるまでに読み出した計数値の累積値とに基づいて、読み出し周期毎の入射光の強度を算出する。
【0064】
入射光の強度が小さい光電変換部２０２では、規定期間において、計数値が０の読み出し周期が存在することがある。例えば動画の場合、読み出し周期における計数値をそのまま当該読み出し周期における入射光の強度として扱うと、入射光の強度が０の期間と０ではない期間とが連続し、ちらつきが生じることがある。そこで本例の調整部３０２は、読み出し時に計数値が所定の値に満たない場合は、計数値の累積値を読み出し周期の間で平均的に分け与えることにより、読み出し周期毎の計数値のばらつきによる動画のちらつきを防止することができる。
【0065】
また上述したように、本例の調整部３０２は、ｔ＝Ｔ１の時点で、読み出された計数値が所定の値に達しない光電変換部２０２Ｂにおける電荷の蓄積量をリセットせず、少なくとも次の読み出し（ｔ＝Ｔ２）まで維持する。光電変換部２０２Ｂのように入射光の強度が小さい場合、読み出された時点では計数値が０であったとしても、蓄積量は０ではなく、微量の電荷が蓄積されていることがある。このような微量の蓄積量を周期的にリセットしてしまうと、蓄積量を最小検出電荷数に到達させて検出信号を出力することがさらに難しくなる。
【0066】
本例では、このような微量の蓄積量を周期的にリセットせずに、複数の読み出し周期にわたって維持できる。これにより、入射光の強度が小さい場合であっても、入射光の強度を特定することができる。すなわち、パルス出力するための信号電荷量に既定の読み出し時間内で到達しない入射光強度の少ない画素は、既定の時間より長い蓄積時間とすることにより強度に応じた信号量を検出し、低照度側のダイナミックレンジを拡大することができる。これにより、いわゆる黒つぶれを生じさせることなく、入射光の強度に応じた画像を取得することができる。なお、入射光の強度が極めて小さく、読み出しの最大回数まで、すなわち規定期間終了まで読み出しを繰り返しても蓄積量が閾値に達しなかった場合には、調整部３０２は、規定期間終了時に蓄積量をリセットしてよい。
【0067】
なお、本例では所定の値を１としているが、所定の値は２又はそれより大きい数値であってよい。例えば所定の値が２に設定された場合、調整部３０２は、読み出された計数値が１の光電変換部の蓄積量をリセットせず、少なくとも次の読み出しまで維持する。その後、調整部３０２は、読み出された計数値が２になると、計数値をリセットする。
【0068】
上述したように、画素の明るさは、１秒あたりに出力される電荷の数から求められる。従って、それぞれの画素の明るさは、下位カウンタに格納されたそれぞれの計数値の累積値と、上位カウンタに格納された読み出し周期の経過数及び読み出し周期の長さとに基づいて算出することができる。このようにして、調整部３０２は、累積値と読み出し周期の長さと読み出し周期の経過数とに基づいて、対応する光電変換部の明るさを算出し、画素の明るさを判断することができる。
【0069】
読み出し周期は、計数部２１８のオーバーフローを防止するため、最も強い入射光に応じて設定されることが好ましい。調整部３０２は、規定期間の途中で読み出し周期を変化させてよい。例えば、調整部３０２は、読み出し周期に従って計数値を読み出し、入射光の特性に応じて、読み出し周期を制御する。調整部３０２は、ＡＥセンサの検出結果から取得した入射光の強度に応じて、読み出し周期を長くしてもよく、又は短くしてもよい。
【0070】
あるいは調整部３０２は、読み出された計数値が予め定められた規定回数を超えた場合に、読み出し周期を短縮してもよい。予め定められた規定回数は、計数部２１８の最大カウント数であってよい。例えば、計数部２１８の最大カウント数が１００で、一つの読み出し周期における計数値が１００を超えた場合、メモリ２２０は、１ビットのキャリーフラグを立てる。調整部３０２は、キャリーフラグがセットされたことに応じて、クロック３０４の同期パルス信号の周期を調整して次の読み出し周期を短縮し、次の読み出し周期における計数値が１００以下となるようにしてよい。このようにして、本例の調整部３０２は、読み出し周期を自律的に制御することができる。
【0071】
なお、検出部２１４が、図３Ｂの例に示すようにコンパレータ２３６を有する場合、調整部３０２は、読み出された計数値が予め定められた規定回数を超えた場合に、コンパレータ２３６の基準電圧Ｖｒｅｆを小さくしてよい。これにより、検出部２１４の検出感度を下げ、計数部２１８のオーバーフローを防ぐことができる。あるいは、調整部３０２は、読み出し周期を短縮することに併せてコンパレータの基準電圧Ｖｒｅｆを小さくしてもよい。
【0072】
図６は、本発明の実施形態に係る撮像素子１００の断面の一例を示す図である。本例では、裏面照射型の撮像素子１００を示すが、撮像素子１００は裏面照射型に限定されない。本例の撮像素子１００は、入射光に対応した信号を出力する撮像チップ１１３と、撮像チップ１１３からの信号を処理する信号処理チップ１１１と、信号処理チップ１１１が処理した画像データを記憶するメモリチップ１１２とを備える。これら撮像チップ１１３、信号処理チップ１１１及びメモリチップ１１２は積層されており、順に第１チップ、第２チップ、第３チップと称することもある。
【0073】
各チップに形成されたＣｕ等の導電性を有するバンプ１０９同士の接合と、各チップ上面に形成される酸化膜層同士の接合とにより、各チップ間が接合されている。バンプ１０９同士の接合により、各チップ間が互いに電気的に接続される。
【0074】
撮像素子１００は、撮像チップ１１３、信号処理チップ１１１及びメモリチップ１１２がチップ化される前のウエハの状態で接合を行い、接合されたウエハをダイシングすることにより形成される。
【0075】
ウエハ同士を接合する際、活性化装置によりウエハの表面をプラズマで走査して、ウエハの接合面を活性化する。表面が活性化されたウエハは、接触により生じる水素結合、ファンデルワールス結合、および、共有結合等により接合され、積層基板を形成する。二つのウエハが相互の接触により水素結合をしている場合は、積層基板を形成した後、アニール炉のような加熱装置に積層基板を搬入して加熱することにより、ウエハ間に共有結合を生じさせる。
【0076】
尚、活性化とは、ウエハの接合面が他のウエハの接合面と接触した場合に、水素結合、ファンデルワールス結合、共有結合等を生じて、溶融することなく固相で接合される状態にすべく、少なくとも一方の基板の接合面を処理する場合を含む。すなわち、活性化とは、ウエハの表面にダングリングボンド（未結合手）を生じさせることによって、結合を形成しやすくすることを含む。
【0077】
より具体的には、活性化装置では、例えば減圧雰囲気下において処理ガスである酸素ガスを励起してプラズマ化し、酸素イオンを二つの基板のそれぞれの接合面となる表面に照射する。例えば、ウエハがＳｉ上にＳｉＯ膜を形成した基板である場合には、この酸素イオンの照射によって、積層時に接合面となるウエハ表面におけるＳｉＯの結合が切断され、ＳｉおよびＯのダングリングボンドが形成される。ウエハの表面にこのようなダングリングボンドを形成することを活性化という場合がある。
【0078】
ダングリングボンドが形成された状態の基板を、例えば大気に晒した場合、空気中の水分がダングリングボンドに結合して、基板表面が水酸基（ＯＨ基）で覆われる。基板の表面は、水分子と結合しやすい状態、すなわち親水化されやすい状態となる。つまり、活性化により、結果として基板の表面が親水化しやすい状態になる。また、固相の接合では、接合界面における、酸化物等の不純物の存在、接合界面の欠陥等が接合強度に影響する。よって、接合面の清浄化を活性化の一部と見做してもよい。
【0079】
更に、ウエハの活性化は、図示しない親水化装置を用いて、ウエハの接合面となる表面に純水等を塗布することによってウエハの表面を親水化してもよい。この親水化により、ウエハの表面は、ＯＨ基が付着した状態、すなわちＯＨ基で終端された状態となる。
【0080】
積層基板を加熱処理することにより、二つのウエハの接合面のそれぞれに設けられたバンプ１０９が互いに一体化されて、ウエハ間で電気的接続が形成される。バンプ１０９を、例えば、インジウム、錫－銀合金のように低温で溶融する材料で形成することにより、２００度以下の低い温度で積層基板をリフロー処理できる。または、バンプ１０９を銅のように導電性を有する金属で形成した場合、加熱処理によって膨張することによりウエハ間のバンプ１０９同士が圧接し、固相拡散により接合される。
【0081】
なお、撮像チップ１１３には、複数の光電変換部２０２が設けられる。信号処理チップ１１１には、信号処理部２１０の少なくとも一部の構成が設けられる。例えば撮像チップ１１３には、それぞれの個別処理部２１２における検出部２１４及びリセット部２１６が設けられ、信号処理チップ１１１には、それぞれの個別処理部２１２における計数部２１８、メモリ２２０及びフラグ２２２が設けられ、メモリチップ１１２には、制御部３００が設けられる。
【0082】
メモリ２２０は、メモリチップ１１２に設けられてよく、信号処理チップ１１１に設けられてもよい。また、制御部３００は、信号処理チップ１１１の領域のうち、複数の光電変換部２０２の垂直方向における対応領域以外の領域に設けられてもよい。あるいは制御部３００は、積層されずに外部に配置され、複数の個別処理部２１２と電気的にのみ接続されてもよい。このように、複数の光電変換部２０２以外の構成要素を主に信号処理チップ１１１又はメモリチップ１１２に分散して設けることにより、入射光を電荷に変換する変換領域の面積を広げることができる。
【0083】
なお、図３Ａのように検出部２１４がＣＭＯＳインバータであり、光電変換部２０２の出力が検出部２１４のＣＭＯＳインバータの入力端子に直接接続される場合、検出部２１４を撮像チップ１１３に設けることにより、光電変換部２０２と検出部２１４との間の寄生容量が大きくなりすぎるのを防ぐことができる。直接接続されるとは、例えば、光電変換部２０２の出力と、ＣＭＯＳインバータの入力端子との間にトランジスタまたはバッファ等の電荷の移動を遮断する素子がない状態を指す。これにより、撮像素子１００の感度が低下することを防ぐことができる。
【0084】
なお、図示するように、入射光は主に白抜き矢印で示す方向へ入射する。本実施形態においては、撮像チップ１１３において、入射光が入射する側の面を裏面と称する。撮像チップ１１３の一例は、裏面照射型のＭＯＳイメージセンサである。撮像チップ１１３は、受光部２００に対応する。ＰＤ（フォトダイオード）層１０６は、配線層１０８の裏面側に配されている。ＰＤ層１０６は、二次元的に配され、入射光に応じた電荷を蓄積する複数のＰＤ部１０４、及び、ＰＤ部１０４に対応して設けられたトランジスタ１０５を有する。ＰＤ部１０４は、光電変換部２０２の一例である。
【0085】
ＰＤ層１０６における入射光の入射側にはパッシベーション膜１０３を介してカラーフィルタ１０２が設けられる。カラーフィルタ１０２は、互いに異なる波長領域を透過する複数の種類を有しており、ＰＤ部１０４のそれぞれに対応して特定の配列を有している。カラーフィルタ１０２の配列については後述する。カラーフィルタ１０２、ＰＤ部１０４及び複数のトランジスタ１０５の組が一つの画素に含まれる。複数のトランジスタ１０５のオンオフを制御することで、各画素の受光開始タイミング（リセットタイミング）等を制御する。
【0086】
カラーフィルタ１０２における入射光の入射側には、それぞれの画素に対応して、マイクロレンズ１０１が設けられる。マイクロレンズ１０１は、対応するＰＤ部１０４へ向けて入射光を集光する。
【0087】
配線層１０８は、ＰＤ層１０６からの信号を信号処理チップ１１１に伝送する配線１０７を有する。配線１０７は多層であってもよく、また、受動素子及び能動素子が設けられてもよい。
【0088】
配線層１０８の表面には複数のバンプ１０９が配される。当該複数のバンプ１０９が信号処理チップ１１１の対向する面に設けられた複数のバンプ１０９と位置合わせされて、撮像チップ１１３と信号処理チップ１１１とが上述したように接合されることにより、位置合わせされたバンプ１０９同士が電気的に接続される。
【0089】
同様に、信号処理チップ１１１及びメモリチップ１１２の互いに対向する面には、複数のバンプ１０９が配される。これらのバンプ１０９が互いに位置合わせされて、信号処理チップ１１１とメモリチップ１１２とが上述したように接合されることにより、位置合わせされたバンプ１０９同士が電気的に接続される。
【0090】
なお、バンプ１０９間の接合には、上述したバンプと酸化膜との両方の接合に限らず、はんだ溶融によるマイクロバンプ結合を採用してもよい。また、バンプ１０９は、一つの単位ブロックに対して一つ程度設ければよい。したがって、バンプ１０９の大きさは、ＰＤ部１０４のピッチよりも大きくてもよい。また、画素が配列された撮像領域以外の周辺領域において、撮像領域に対応するバンプ１０９よりも大きなバンプを併せて設けてもよい。
【0091】
信号処理チップ１１１は、表裏面にそれぞれ設けられた回路を互いに接続するＴＳＶ（シリコン貫通電極）１１０を有する。ＴＳＶ１１０は、周辺領域に設けられることが好ましい。また、ＴＳＶ１１０は、撮像チップ１１３の周辺領域、メモリチップ１１２にも設けられてよい。
【0092】
図７は、本発明の別の実施形態に係る撮像素子１００の概要を示す図である。複数の光電変換部２０２は、複数のブロックに分割され、制御部３００は、ブロック毎に独立して読み出しを制御してよい。例えば、複数の光電変換部２０２は、行列方向に沿って配列されるＭ×Ｎ個のブロックＧ１，１～ＧＭ，Ｎに分割される。一般に、近接する画素同士は明るさも近似するため、ブロック毎に独立して読み出しを制御することにより、より精度良く画素の明るさを特定することができる。
【0093】
また、制御部３００は、ブロック毎に設けられたブロック制御部を含み、ブロック制御部は、対応するブロックに属する光電変換部を制御してよい。例えば、制御部３００は、Ｍ×Ｎ個のブロック制御部３００１，１～３００Ｍ，Ｎを含む。ブロック制御部３００１，１～３００Ｍ，Ｎは、複数の光電変換部２０２のブロックＧ１，１～ＧＭ，Ｎ毎に設けられる。それぞれのブロック制御部３００１，１～３００Ｍ，Ｎは、対応するブロックＧ１，１～ＧＭ，Ｎに属する光電変換部２０２を制御する。ブロック制御部３００１，１～３００Ｍ，Ｎの動作は、図１から図６に関連して説明した制御部３００の動作と同様のため、説明を省略する。
【0094】
図８は、本発明のさらに別の実施形態に係る光電変換部２０２及び個別処理部２１２の回路構成例を示す図である。本例の信号処理部２１０は、一つの個別処理部２１２を有する。すなわち、複数の光電変換部２０２に対して、一つの個別処理部２１２が設けられている。
【0095】
例えば、それぞれの光電変換部２０２は、出力端子と個別処理部２１２の入力側との間にトランジスタのスイッチ２０４を有する。選択された光電変換部２０２のスイッチ２０４に電圧が印加されると、選択された光電変換部２０２と個別処理部２１２とが電気的に接続され、蓄積された電荷に応じた蓄積電圧Ｖｉｎが個別処理部２１２に入力される。
【0096】
個別処理部２１２は、選択された光電変換部２０２に対して、図１から図６に関連して説明した動作を行う。ただし、メモリ２２０は、光電変換部２０２毎に計数値を格納する。選択された光電変換部２０２について、電荷の蓄積開始から、予め定められた規定期間が経過すると、リセット部２１６は、選択された光電変換部２０２における電荷の蓄積量をリセットする。蓄積量がリセットされると、次に選択された光電変換部２０２のスイッチ２０４に電圧が印加される。次に選択された光電変換部２０２のスイッチ２０４に電圧が印加されると、次に選択された光電変換部２０２と個別処理部２１２とが電気的に接続され、蓄積された電荷に応じた蓄積電圧Ｖｉｎが個別処理部２１２に入力される。個別処理部２１２は、全ての光電変換部２０２に対して、上述した動作を繰り返す。
【0097】
このように、複数の光電変換部２０２が一つの個別処理部２１２を共有することによって、回路を小型化することができる。なお、図８の検出部２１４は、図３Ａと同様にＣＭＯＳインバータとして示されているが、図３Ｂのようにコンパレータであってもよい。
【0098】
図９は、本発明の実施形態に係る撮像装置５００の構成例を示すブロック図である。撮像装置５００は、撮影光学系としての撮影レンズ５２０を備え、撮影レンズ５２０は、光軸ＯＡに沿って入射する被写体光束を撮像素子１００へ導く。撮影レンズ５２０は、撮像装置５００に対して着脱できる交換式レンズであっても構わない。撮像装置５００は、撮像素子１００、システム制御部５０１、駆動部５０２、測光部５０３、ワークメモリ５０４、記録部５０５、表示部５０６及び駆動部５１４を主に備える。
【0099】
撮影レンズ５２０は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。なお、図９では瞳近傍に配置された仮想的な１枚のレンズで当該撮影レンズ５２０を代表して表している。
【0100】
駆動部５１４は撮影レンズ５２０を駆動する。より具体的には駆動部５１４は撮影レンズ５２０の光学レンズ群を移動させて合焦位置を変更する。また、撮影レンズ５２０内の虹彩絞りを駆動して撮像素子１００へ入射する被写体光束の光量を制御する。
【0101】
駆動部５０２は、システム制御部５０１からの指示に従って撮像素子１００のタイミング制御、領域制御等の電荷蓄積制御を実行する制御回路を有する。駆動部５０２は、撮像素子１００の受光部２００及び信号処理部２１０を、図１から図７に関連して説明したように動作させる。また、操作部５０８はレリーズボタン等により撮像者からの指示を受け付ける。
【0102】
撮像素子１００は、図１から図８に関連して説明した撮像素子１００と同一である。撮像素子１００は、画素信号をシステム制御部５０１の画像処理部５１１へ引き渡す。画像処理部５１１は、ワークメモリ５０４をワークスペースとして種々の画像処理を施した画像データを生成する。例えば、ＪＰＥＧファイル形式の画像データを生成する場合は、ベイヤー配列で得られた信号からカラー映像信号を生成した後に圧縮処理を実行する。生成された画像データは、記録部５０５に記録されるとともに、表示信号に変換されて予め設定された時間の間、表示部５０６に表示される。
【0103】
測光部５０３は、画像データを生成する一連の撮影シーケンスに先立ち、シーンの輝度分布を検出する。測光部５０３は、例えば１００万画素程度のＡＥセンサを含む。システム制御部５０１の演算部５１２は、測光部５０３の出力を受けてシーンの領域ごとの輝度を算出する。
【0104】
演算部５１２は、算出した輝度分布に従ってシャッタ速度、絞り値、ＩＳＯ感度を決定する。測光部５０３は撮像素子１００で兼用してもよい。なお、演算部５１２は、撮像装置５００を動作させるための各種演算も実行する。駆動部５０２は、一部または全部が撮像素子１００に搭載されてよい。システム制御部５０１の一部が撮像素子１００に搭載されてもよい。
【0105】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【0106】
請求の範囲、明細書、及び図面中において示した装置、システム、プログラム、及び方法における動作、手順、ステップ、及び段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、及び図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
（項目１）
入射光に応じて電荷を発生させる複数の光電変換部と、
前記複数の光電変換部のそれぞれにおける電荷の蓄積量が閾値を超えた回数を計数する計数部と、
前記回数を示す計数値を所定の周期で読み出す制御部と
を備え、
前記制御部は、
読み出し時に前記計数値が所定の値以上である場合は、前記光電変換部への入射光の強度を前記周期毎に算出し、
読み出し時に前記計数値が前記所定の値に満たない場合は、前記所定の値以上の前記計数値が読み出されるまでの読み出し回数と、前記所定の値以上の計数値が読み出されるまでに読み出した前記計数値の累積値とに基づいて、前記光電変換部への入射光の強度を算出する撮像素子。
（項目２）
前記制御部は、前記計数値の累積値を前記読み出し回数で除算した値を、１周期当たりの強度とする項目１に記載の撮像素子。
（項目３）
前記制御部は、前記入射光の強度に応じて、前記周期の長さを制御する
項目１又は２に記載の撮像素子。
（項目４）
前記制御部は、読み出された前記計数値が予め定められた回数を超えた場合に、前記読み出し周期を短縮する
項目１から３のいずれか一項に記載の撮像素子。
（項目５）
前記制御部は、前記周期の長さと前記周期の経過数とを記憶するメモリをさらに備え、
前記メモリは、読み出された前記計数値の累積値を光電変換部毎に更に格納し、
前記制御部は、前記累積値と前記周期の長さと前記周期の経過数とに基づいて、対応する光電変換部への入射光の強度を算出する
項目１から４のいずれか一項に記載の撮像素子。
（項目６）
前記複数の光電変換部は、複数のブロックに分割され、前記制御部は、ブロック毎に独立して前記読み出しを制御する
項目１から５のいずれか一項に記載の撮像素子。
（項目７）
前記制御部は、ブロック毎に設けられたブロック制御部を含み、前記ブロック制御部は、対応するブロックに属する光電変換部を制御する
項目６に記載の撮像素子。
（項目８）
前記複数の光電変換部が設けられた第１チップと、
前記第１チップに積層され、前記計数部が設けられる第２チップと、
前記第２チップに積層され、前記制御部が設けられる第３チップと
を備える項目１から７のいずれか一項に記載の撮像素子。
（項目９）
入射光に応じた電荷を蓄積する複数の光電変換部と、
前記複数の光電変換部のそれぞれにおける電荷の蓄積状態を検出する検出部と、
を備え、
前記検出部は、前記蓄積状態が所定の条件を満たす光電変換部の蓄積状態をリセットし、前記蓄積状態が前記所定の条件を満たさない光電変換部の前記蓄積状態を維持する
撮像素子。
（項目１０）
入射光に応じて電荷を発生させる複数の光電変換部と、
前記複数の光電変換部のそれぞれにおける電荷の蓄積量が閾値を超えた回数を計数する計数部と、
前記回数を示す計数値を読み出す制御部と
を備え、
前記制御部は、読み出された前記計数値が所定の値以上の光電変換部の前記計数値をリセットし、
前記制御部は、読み出された前記計数値が前記所定の値に達しない光電変換部の前記蓄積量を、少なくとも次の読み出しまで維持する
撮像素子。
（項目１１）
項目１から１０のいずれか一項に記載の撮像素子を備える撮像装置。
（項目１）
入射光に応じて電荷を発生させる複数の光電変換部と、
前記複数の光電変換部のそれぞれにおける電荷の蓄積量が閾値を超えた回数を計数する計数部と、
前記回数を示す計数値を所定の周期で読み出す制御部と
を備え、
前記制御部は、
読み出し時に前記計数値が所定の値以上である場合は、前記光電変換部への入射光の強度を前記周期毎に算出し、
読み出し時に前記計数値が前記所定の値に満たない場合は、前記所定の値以上の前記計数値が読み出されるまでの読み出し回数と、前記所定の値以上の計数値が読み出されるまでに読み出した前記計数値の累積値とに基づいて、前記光電変換部への入射光の強度を算出する撮像素子。
（項目２）
前記制御部は、前記計数値の累積値を前記読み出し回数で除算した値を、１周期当たりの強度とする項目１に記載の撮像素子。
（項目３）
前記制御部は、前記入射光の強度に応じて、前記周期の長さを制御する
項目１又は２に記載の撮像素子。
（項目４）
前記制御部は、読み出された前記計数値が予め定められた回数を超えた場合に、前記読み出し周期を短縮する
項目１から３のいずれか一項に記載の撮像素子。
（項目５）
前記制御部は、前記周期の長さと前記周期の経過数とを記憶するメモリをさらに備え、
前記メモリは、読み出された前記計数値の累積値を光電変換部毎に更に格納し、
前記制御部は、前記累積値と前記周期の長さと前記周期の経過数とに基づいて、対応する光電変換部への入射光の強度を算出する
項目１から４のいずれか一項に記載の撮像素子。
（項目６）
前記複数の光電変換部は、複数のブロックに分割され、前記制御部は、ブロック毎に独立して前記読み出しを制御する
項目１から５のいずれか一項に記載の撮像素子。
（項目７）
前記制御部は、ブロック毎に設けられたブロック制御部を含み、前記ブロック制御部は、対応するブロックに属する光電変換部を制御する
項目６に記載の撮像素子。
（項目８）
前記複数の光電変換部が設けられた第１チップと、
前記第１チップに積層され、前記計数部が設けられる第２チップと、
前記第２チップに積層され、前記制御部が設けられる第３チップと
を備える項目１から７のいずれか一項に記載の撮像素子。
（項目９）
入射光に応じた電荷を蓄積する複数の光電変換部と、
前記複数の光電変換部のそれぞれにおける電荷の蓄積状態を検出する検出部と、
を備え、
前記検出部は、前記蓄積状態が所定の条件を満たす光電変換部の蓄積状態をリセットし、前記蓄積状態が前記所定の条件を満たさない光電変換部の前記蓄積状態を維持する
撮像素子。
（項目１０）
入射光に応じて電荷を発生させる複数の光電変換部と、
前記複数の光電変換部のそれぞれにおける電荷の蓄積量が閾値を超えた回数を計数する計数部と、
前記回数を示す計数値を読み出す制御部と
を備え、
前記制御部は、読み出された前記計数値が所定の値以上の光電変換部の前記計数値をリセットし、
前記制御部は、読み出された前記計数値が前記所定の値に達しない光電変換部の前記蓄積量を、少なくとも次の読み出しまで維持する
撮像素子。
（項目１１）
項目１から１０のいずれか一項に記載の撮像素子を備える撮像装置。
【符号の説明】
【0107】
１００ 撮像素子、１０１ マイクロレンズ、１０２ カラーフィルタ、１０３ パッシベーション膜、１０４ ＰＤ部、１０５ トランジスタ、１０６ ＰＤ層、１０７ 配線、１０８ 配線層、１０９ バンプ、１１０ ＴＳＶ、１１１ 信号処理チップ、１１２ メモリチップ、１１３ 撮像チップ、２００ 受光部、２０２ 光電変換部、２０４ スイッチ、２１０ 信号処理部、２１２ 個別処理部、２１４ 検出部、２１６ リセット部、２１８ 計数部、２２０ メモリ、２２２ フラグ、２３０ リセットトランジスタ、２３２ ＰＭＯＳトランジスタ、２３４ ＮＭＯＳトランジスタ、２３６ コンパレータ、３００ 制御部、３００１，１～３００Ｍ，Ｎ ブロック制御部、３０２ 調整部、３０４ クロック、３０６ 周期カウンタ、３０８ 上位メモリ、３１０ 下位メモリ、５００ 撮像装置、５０１ システム制御部、５０２ 駆動部、５０３ 測光部、５０４ ワークメモリ、５０５ 記録部、５０６ 表示部、５０８ 操作部、５１１ 画像処理部、５１２ 演算部、５１４ 駆動部、５２０ 撮影レンズ
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】