特許 7470649 半導体レーザ素子およびチップオンサブマウント

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-10

(45)【発行日】2024-04-18

(54)【発明の名称】半導体レーザ素子およびチップオンサブマウント

(51)【国際特許分類】

   H01S 5/042 20060101AFI20240411BHJP

   H01S 5/023 20210101ALI20240411BHJP

【ＦＩ】

H01S5/042 612

H01S5/023

【請求項の数】 12

(21)【出願番号】P 2020572207

(86)(22)【出願日】2020-02-06

(86)【国際出願番号】 JP2020004604

(87)【国際公開番号】W WO2020166483

(87)【国際公開日】2020-08-20

【審査請求日】2022-11-25

(31)【優先権主張番号】P 2019023288

(32)【優先日】2019-02-13

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000005290

【氏名又は名称】古河電気工業株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】梅野 和行

(72)【発明者】

【氏名】大木 泰

【審査官】高椋 健司

(56)【参考文献】

【文献】特開２０１２－０８４７０３（ＪＰ，Ａ）

【文献】特開２００６－１５６６３９（ＪＰ，Ａ）

【文献】特開２０１３－０６２３１５（ＪＰ，Ａ）

【文献】特開２０１８－０３７６０１（ＪＰ，Ａ）

【文献】特開２０１３－１２５８８６（ＪＰ，Ａ）

【文献】米国特許出願公開第２００４／００１３１４７（ＵＳ，Ａ１）

【文献】国際公開第２０１４／０１８５９９（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｓ ５／００－ ５／５０

(57)【特許請求の範囲】

【請求項1】

ｎ型半導体層、活性層、およびｐ型半導体層が順次積層され、レーザ光を出射可能に構成された半導体レーザ素子であって、
前記ｐ型半導体層の表面にＴｉ層およびＰｔ層が順次積層されて構成された電極が設けられ、
前記ｐ型半導体層の表面との接触部分における前記電極の単位面積当たりの熱抵抗が、１．２×１０⁴Ｋ／Ｗ・ｍ²以下であり、
前記Ｐｔ層の膜厚は３０ｎｍ以上である
ことを特徴とする半導体レーザ素子。

【請求項2】

前記Ｔｉ層の膜厚が３５ｎｍ以下である
ことを特徴とする請求項１に記載の半導体レーザ素子。

【請求項3】

ｎ型半導体層、活性層、およびｐ型半導体層が順次積層され、レーザ光を出射可能に構成された、導波路における導波モードが水平横マルチモードである半導体レーザ素子であって、
前記ｐ型半導体層の表面にＴｉ層およびＰｔ層が順次積層されて構成された電極が設けられ、
前記ｐ型半導体層の表面との接触部分における前記電極の単位面積当たりの熱抵抗が、１．２×１０⁴Ｋ／Ｗ・ｍ²以下である
ことを特徴とする半導体レーザ素子。

【請求項4】

前記Ｔｉ層の膜厚は５ｎｍ以上３５ｎｍ以下である
ことを特徴とする請求項１～３のいずれか１項に記載の半導体レーザ素子。

【請求項5】

前記Ｔｉ層の膜厚と前記Ｐｔ層の膜厚との合計は７０ｎｍ以下である
ことを特徴とする請求項１～４のいずれか１項に記載の半導体レーザ素子。

【請求項6】

前記Ｐｔ層の膜厚は、前記Ｔｉ層の膜厚に対して０．７倍以上１倍以下である
ことを特徴とする請求項１～５のいずれか１項に記載の半導体レーザ素子。

【請求項7】

前記Ｐｔ層の上層にＡｕ層が積層されている
ことを特徴とする請求項１～６のいずれか１項に記載の半導体レーザ素子。

【請求項8】

前記ｐ型半導体層がＩＩＩ－Ｖ族化合物半導体層である
ことを特徴とする請求項１～７のいずれか１項に記載の半導体レーザ素子。

【請求項9】

前記ｐ型半導体層がＧａＡｓ層である
ことを特徴とする請求項１～８のいずれか１項に記載の半導体レーザ素子。

【請求項10】

前記ｐ型半導体層におけるｐ型不純物濃度が、１×１０¹⁹ｃｍ^-3以上である
ことを特徴とする請求項１～９のいずれか１項に記載の半導体レーザ素子。

【請求項11】

ストライプ幅が１００μｍ以上である
ことを特徴とする請求項１～１０のいずれか１項に記載の半導体レーザ素子。

【請求項12】

請求項１～１１のいずれか１項に記載の半導体レーザ素子と、
前記半導体レーザ素子をジャンクションダウンの状態で固定するマウントと、を備える
ことを特徴とするチップオンサブマウント。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体レーザ素子およびチップオンサブマウントに関する。

【背景技術】

【0002】

従来、半導体レーザ素子は、加工などに用いられる産業用レーザとして活用されている。産業用レーザにおいては、光通信用レーザ以上の高出力および高効率化が必要とされ、かつ長距離を伝搬させる必要がないことから、高出力に特化したマルチモードのレーザが使用される。マルチモードレーザでは、レーザの水平方向の導波路の幅を広くして、導波路内において複数の水平横モードを許容することによって、高出力を達成できる。高出力半導体レーザ素子などにおけるｐ型半導体層上に設けられるｐ側電極として、チタン（Ｔｉ）、白金（Ｐｔ）、および金（Ａｕ）が順次積層された、Ｔｉ／Ｐｔ／Ａｕの積層構造が知られている（特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特許第３３１４６１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上述した高出力の半導体レーザ素子においては、投入電力（順方向電流×順方向電圧）に対する最終的な光出力の割合として定義される、電気光変換効率（ＷＰＥ：Wall Plug Efficiency）が高いことが求められる。そのため、半導体レーザ素子におけるＷＥＰを向上させる技術が望まれていた。

【0005】

本発明は、上記に鑑みてなされたものであって、その目的は、半導体レーザ素子の電気光変換効率を向上することができる半導体レーザ素子およびチップオンサブマウントを提供することにある。

【課題を解決するための手段】

【0006】

上述した課題を解決し、上記目的を達成するために、本発明に係る電極は、ｐ型半導体層の表面にＴｉ層およびＰｔ層が順次積層されて構成された電極であって、前記ｐ型半導体層の表面との接触部分における単位面積当たりの熱抵抗が、１．２×１０⁴Ｋ／Ｗ・ｍ²以下であることを特徴とする。

【0007】

本発明の一態様に係る電極は、上記の発明において、前記Ｔｉ層の膜厚は３５ｎｍ以下であることを特徴とする。この構成により、Ｔｉ層の成膜において製造ばらつきが生じた場合であっても、ｐ型半導体層の表面との接触部分における単位面積当たりの熱抵抗値を所望の熱抵抗値にすることができる。

【0008】

本発明の一態様に係る電極は、上記の発明において、前記Ｔｉ層の膜厚は５ｎｍ以上３５ｎｍ以下であることを特徴とする。この構成により、上層のＰｔ層に対するＴｉ層のバリアメタルとしての機能を保持することができる。

【0009】

本発明の一態様に係る電極は、上記の発明において、Ｔｉ層の膜厚とＰｔ層の膜厚との合計は７０ｎｍ以下であることを特徴とする。この構成により、電極の熱抵抗を低減することができる。

【0010】

本発明の一態様に係る電極は、上記の発明において、前記Ｐｔ層の膜厚は３０ｎｍ以上であることを特徴とする。この構成により、Ｐｔ層の上層の金属材料の下層への拡散を抑制できる。

【0011】

本発明の一態様に係る電極は、上記の発明において、前記Ｐｔ層の膜厚は、前記Ｔｉ層の膜厚に対して０．７倍以上１倍以下であることを特徴とする。これにより、ｐ型半導体層上に電極を形成した後に、３００～４５０℃の温度で熱処理を行った場合でも、Ｔｉ層とＰｔ層との合金化によるＴｉＰｔ₃の形成を抑制して、電極における熱伝導率の低下を抑制できる。

【0012】

本発明の一態様に係る電極は、上記の発明において、前記Ｐｔ層の上層にＡｕ層が積層されていることを特徴とする。

【0013】

本発明の一態様に係る半導体レーザ素子は、ｎ型半導体層、活性層、およびｐ型半導体層が順次積層され、レーザ光を出射可能に構成された半導体レーザ素子であって、前記ｐ型半導体層の表面に、上記の発明による電極が設けられていることを特徴とする。

【0014】

本発明の一態様に係る半導体レーザ素子は、上記の発明において、前記ｐ型半導体層がＩＩＩ－Ｖ族化合物半導体層であることを特徴とする。

【0015】

本発明の一態様に係る半導体レーザ素子は、上記の発明において、前記ｐ型半導体層がＧａＡｓ層であることを特徴とする。

【0016】

本発明の一態様に係る半導体レーザ素子は、上記の発明において、前記ｐ型半導体層におけるｐ型不純物濃度が、１×１０¹⁹ｃｍ^-3以上であることを特徴とする。

【0017】

本発明の一態様に係る半導体レーザ素子は、上記の発明において、前記半導体レーザ素子における駆動方法が連続波動作であることを特徴とする。

【0018】

本発明の一態様に係る半導体レーザ素子は、上記の発明において、ストライプ幅が１００μｍ以上であることを特徴とする。

【0019】

本発明の一態様に係るチップオンサブマウントは、上記の発明による半導体レーザ素子と、前記半導体レーザ素子をジャンクションダウンの状態で固定するマウントと、を備えることを特徴とする。

【発明の効果】

【0020】

本発明に係る半導体レーザ素子およびチップオンサブマウントによれば、半導体レーザ素子の電気光変換効率を向上することが可能となる。

【図面の簡単な説明】

【0021】

【図1】図１は、本発明の一実施形態による半導体レーザ素子の構成を概略的に示す断面図である。

【図2】図２は、ＰｔとＴｉとの合金の形成の状態を示すＰｔ－Ｔｉ状態図である。

【図3】図３は、本発明の一実施形態によるチップオンサブマウントの模式的な断面図である。

【図4】図４は、本発明の一実施形態による実施例および従来技術による比較例の半導体レーザ素子における光出力の相対値を示すグラフである。

【図5】図５は、本発明の一実施形態による実施例および従来技術による比較例の半導体レーザ素子における順方向電圧の相対値を示すグラフである。

【図6】図６は、本発明の一実施形態による実施例および従来技術による比較例の半導体レーザ素子における電気光変換効率の相対値を示すグラフである。

【発明を実施するための形態】

【0022】

以下、本発明の実施形態について図面を参照しつつ説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。また、本発明は以下に説明する実施形態によって限定されるものではない。

【0023】

まず、本発明の理解を容易にするために、半導体レーザ素子の電気光変換効率を向上させるために本発明者が行った鋭意検討について説明する。まず、本発明者は、ＧａＡｓ系高出力マルチモード半導体レーザ素子において、電気光変換効率を改善する技術について検討を行った。高出力マルチモード半導体レーザ素子は、一般的な構成としてｎ側電極が基板の裏面側、ｐ側電極が半導体積層膜の表面側に配置され、サブマウントに対してジャンクションダウンの状態でダイボンディングが行われる。そのため、半導体レーザ素子の放熱経路にｐ側電極が存在することになる。

【0024】

そこで、本発明者は、ジャンクションダウンの状態での半導体レーザ素子の動作に着目し、放熱が行われるｐ側電極を構成する材料の熱抵抗の寄与について検討を行った。ｐ側電極としては一般的に、Ｔｉ／Ｐｔ／Ａｕ積層膜が使用される。ｐ側電極における第１層のＴｉ層は、ｐ型半導体層に接触する層であるため、ｐ型半導体層への密着性を有しつつ低い接触抵抗を維持する層として機能する。第２層のＰｔ層は、仕事関数がＴｉ層よりも大きく、ｐ型半導体層に対して低い接触抵抗率を実現する機能を有する。第２層のＰｔ層および第３層のＡｕ層は、ｐ型半導体層として用いられるヒ化ガリウム（ＧａＡｓ）と反応する。そのため、第１層のＴｉ層は、第２層のＰｔ層のＧａＡｓ層への拡散を抑制するバリアメタルとして機能し、第２層のＰｔ層は、第３層のＡｕ層のＧａＡｓ層への拡散を抑制するバリアメタルとして機能する。以上のように構成されたｐ側電極に用いられる金属の室温における熱伝導率（Ｗ／ｍ・Ｋ）および電気抵抗率（ｎΩ・ｍ）を表１に示す。

【0025】

【表1】

【0026】

この点、従来は、電極の厚さが半導体層やサブマウントの厚さに比して極めて小さいことから、電極を構成する材料の熱伝導率や熱抵抗を考慮されていなかった。さらに、半導体レーザ素子のｐ側電極は、活性層に流れる電流を通電するために用いられることから、バリアメタルとして機能するＴｉ層やＰｔ層を薄くすることは、信頼性の悪化を招く可能性が大きいと考えられていた。そのため、電極の設計に関しては、ｐ側電極の電気抵抗のみが着目されて検討が行われてきた。

【0027】

これに対して本発明者は、表１から、熱伝導率がＡｕ層に比して一桁程度低いＴｉ層およびＰｔ層の膜厚、具体的には数１０ｎｍオーダの薄いＴｉ／Ｐｔ層の熱伝導率に着目して種々実験を行った。ここで、ｐ側電極の熱抵抗値Ｒ_Tは以下の（１）式から算出される。なお、Σ_n=1～3は、ｎ＝１，２，３の和を取ることを意味する。
Ｒ_T＝Σ_n=1～3ｄ_ｎ／（ｋ_n・ｗ_c・Ｌ_c）…（１）
ｎ：ｐ側電極５を構成する第１層、第２層、第３層の各層の番号、ｋ_n：各層の熱伝導率、ｗ_c：ｐ側電極５がｐ型半導体層と接触する電流注入幅、Ｌ_c：ｐ側電極５がｐ型半導体層と接触する電流注入長。半導体レーザ素子の構造においては、半導体層に対する電流の注入領域を制限する非注入領域を設けることから、電流注入幅ｗ_cは導波路のストライプ幅より小さくなり、ｐ側電極５の電流注入長Ｌ_cは半導体レーザ素子１の共振器長より小さくなる。

【0028】

本発明者が実験を行った結果、ｐ側電極において、Ｔｉ／Ｐｔ層の膜厚が熱抵抗に与える影響が算出値以上に大きいことを知見するに至った。具体的には、ｐ型半導体層と接触する部分のｐ側電極、具体的にはＴｉ／Ｐｔ積層膜のＴｉ層の単位面積当たりの熱抵抗値Ｒ_T（Ｋ／Ｗ・ｍ²）を１．２×１０⁴Ｋ／Ｗ・ｍ²以下にすれば、このように構成されたｐ側電極を備えた半導体レーザ素子において、電流変換効率（ＷＰＥ）を向上できることを見出した。本発明は、以上の鋭意検討により案出されたものである。

【0029】

（半導体レーザ素子）
次に、上述した本発明者の鋭意検討に基づく、本発明の一実施形態による電極を備えた半導体レーザ素子について説明する。図１は、本実施形態による半導体レーザ素子の構成を概略的に示す断面図である。なお、図１において、幅方向とは、出射方向に直交する水平方向であって図中Ｘ軸方向である。図中Ｙ軸方向は、半導体レーザ素子１における半導体層の積層方向である。

【0030】

レーザ光を出射可能に構成された半導体レーザ素子１は、例えば、導波路のストライプ幅が１００μｍ以上と広く、導波路における導波モードが水平横マルチモードで、駆動方法が例えば連続波動作の高出力半導体レーザ素子である。ここで高出力とは、半導体レーザ素子１の出力として例えば３Ｗ～２０Ｗ、半導体レーザ装置の出力として例えば数十～２００Ｗ（ともに室温、ＣＷ（Continuous wave：連続発振）駆動）程度の出力のことである。なお、半導体レーザ素子１の駆動方法がパルス動作であったとしても、半導体レーザ素子１から出射されるレーザ光はパルス幅がマイクロ秒以上のパルスレーザ光である。

【0031】

図１に示すように、半導体レーザ素子１においては、導波路領域Ｒ₁の上に電流注入領域Ｒ₂が形成されている。電流注入領域Ｒ₂は、本発明の一実施形態による電極が取り付けられ、導波路領域Ｒ₁に電流を注入するための領域である。半導体レーザ素子１は、例えばリッジ構造を有する半導体レーザ素子である。ここで、リッジ構造を有するレーザ素子における導波路領域の水平方向の幅（図中、導波路幅（ストライプ幅））とは、開口部Ａの直下に設けられたリッジ構造のＸ方向の幅であり、電流注入領域の水平方向の幅（図中、電流注入幅）とは、開口部ＡのＸ方向の幅である。

【0032】

すなわち、本実施形態による半導体レーザ素子１は、例えば、上部電極であるｐ側電極５、下面に形成された下部電極としてのｎ側電極６、ｎ型のＧａＡｓからなる基板７、基板７上に形成された半導体積層部２、およびパッシベーション膜１５を備える。半導体積層部２は、基板７上に順次形成された、ｎ型バッファ層８、ｎ型クラッド層９、ｎ型ガイド層１０、活性層１１、ｐ型ガイド層１２、ｐ型クラッド層１３、ｐ型コンタクト層１４を含む。

【0033】

ｎ型バッファ層８は、ＧａＡｓからなり、基板７上に高品質のエピタキシャル層の積層構造を成長するための緩衝層である。ｎ型クラッド層９とｎ型ガイド層１０とは、積層方向に対する所望の光閉じ込め状態を実現するように、屈折率と厚さとが設定されたＡｌＧａＡｓからなる。なお、ｎ型ガイド層１０のＡｌ組成は、例えば１５％以上４０％未満である。また、ｎ型クラッド層９は、ｎ型ガイド層１０よりも屈折率が小さくなっている。また、ｎ型ガイド層１０の厚さは、５０ｎｍ以上、例えば１０００ｎｍ程度であることが好ましい。ｎ型クラッド層９の厚さは、１μｍ～３μｍ程度が好ましい。また、これらのｎ型半導体層は、ｎ型ドーパントとして例えば珪素（Ｓｉ）を含む。

【0034】

活性層１１は、下部バリア層、量子井戸層、上部バリア層を備え、単一の量子井戸（ＳＱＷ）構造を有する。下部バリア層および上部バリア層は、量子井戸層にキャリアを閉じ込める障壁の機能を有し、故意にドーピングをしない高純度のＡｌＧａＡｓからなる。量子井戸層は、故意にドーピングをしない高純度のＩｎＧａＡｓからなる。量子井戸層のＩｎ組成および膜厚、下部バリア層および上部バリア層の組成は、所望の発光中心波長（例えば９００ｎｍ～１０８０ｎｍ）に応じて設定される。なお、活性層１１の構造は、量子井戸層とその上下に形成されたバリア層の積層構造を所望の数だけ繰り返した多重量子井戸（ＭＱＷ）構造でもよいし、単一量子井戸構造でもよい。また、上述した活性層１１においては、故意にドーピングをしない高純度層での構成を説明したが、量子井戸層、下部バリア層および上部バリア層に故意にドナーやアクセプタが添加される場合もある。

【0035】

ｐ型ガイド層１２およびｐ型クラッド層１３は、上述したｎ型クラッド層９およびｎ型ガイド層１０と対になり、積層方向に対する所望の光閉じ込め状態を実現するように、屈折率と厚さとが設定されたＡｌＧａＡｓからなる。半導体レーザ素子１の光は、積層方向であるＹ軸方向には主にｎ型ガイド層１０、活性層１１、およびｐ型ガイド層１２の領域に存在する。これらのｎ型ガイド層１０、活性層１１、およびｐ型ガイド層１２を合わせて導波路層とも呼ばれる。

【0036】

ｐ型ガイド層１２のＡｌ組成は、例えば１５％以上４０％未満である。ｐ型クラッド層１３は、ｐ型ガイド層１２よりも屈折率が小さくなっている。層中の光のフィールドをｎ型クラッド層９の方向にずらして導波路損失を小さくするために、ｐ型クラッド層１３のＡｌ組成はｎ型クラッド層９に比べて若干大きめに設定される。ｐ型ガイド層１２のＡｌ組成は、ｐ型クラッド層１３のＡｌ組成に比べて小さく設定される。ｐ型ガイド層１２の厚さは、５０ｎｍ以上、例えば１０００ｎｍ程度であることが好ましい。ｐ型クラッド層１３の厚さは、１μｍ～３μｍ程度が好ましい。また、これらのｐ型半導体層は、ｐ型ドーパントとして炭素（Ｃ）を含む。ｐ型ガイド層１２のＣ濃度は、例えば０．１～１．０×１０¹⁷ｃｍ^-3に設定され、好適には、０．５～１．０×１０¹⁷ｃｍ^-3である。ｐ型クラッド層１３のＣ濃度は、例えば１．０×１０¹⁷ｃｍ^-3以上に設定される。なお、ｐ型ドーパントとしては、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、カドミウム（Ｃｄ）、およびベリリウム（Ｂｅ）などのＩＩ族元素を用いてもよい。

【0037】

ｐ型半導体層としてのｐ型コンタクト層１４は、ＩＩＩ－Ｖ族化合物半導体層、具体的に例えば、ＺｎまたはＣが１×１０¹⁹ｃｍ^-3よりも高い濃度にドーピングされたＧａＡｓ層からなる。パッシベーション膜１５は、例えばＳｉＮ_ｘからなる絶縁膜であり、開口部Ａを有する。また、リッジ構造を有する半導体レーザ素子１においては、開口部Ａの直下のｐ型クラッド層１３の少なくとも一部にＸ軸方向においてレーザ光を閉じ込めるためのリッジ構造が形成されている。

【0038】

本実施形態によるｐ側電極５は、開口部Ａを覆うように、パッシベーション膜１５上に設けられている。ｐ側電極５は、開口部Ａを通じて、ｐ型コンタクト層１４と電気的に接続されている。ｐ側電極５は、ｐ型コンタクト層１４の表面にチタン（Ｔｉ）層および白金（Ｐｔ）層が順次積層された積層構造のＴｉ／Ｐｔ層を有する。ｐ側電極５におけるＴｉ層は、ｐ型コンタクト層１４を構成するＧａＡｓとの間の反応性が比較的低いため、ｐ型コンタクト層１４とＴｉ層とは薄い界面反応層を介した低オーミック接触となる。また、ＰｔはＧａＡｓと強く合金反応するため、Ｔｉ層がＰｔ層に対するバリアメタルとして機能する。本実施形態においてｐ側電極５は、Ｔｉ／Ｐｔ層の上層にさらに金（Ａｕ）層が積層された、Ｔｉ／Ｐｔ／Ａｕ層から構成される。表１に示すように、Ａｕは熱伝導率が高く電気抵抗率も低いため、半導体素子の電極の材料として好ましい。一方、Ａｕは半導体層に拡散すると半導体素子の信頼性が低下することから、Ｐｔ層が下層にバリアメタルとして設けられる。

【0039】

ここで、上述したようにｎ側電極６は、ＡｕＧｅＮｉ系などのゲルマニウム（Ｇｅ）を含む材料からなる電極から構成される。ｎ側電極６とｎ型ＧａＡｓ基板である基板７とのオーミック接触を低抵抗化するために、半導体レーザ素子１の製造工程において、３００℃～４５０℃の温度で熱処理が行われる。ここで、ｐ側電極５は、例えば真空蒸着法やスパッタリング法などによって成膜されるが、ｐ側電極５の成膜後に３００℃～４５０℃の熱処理が行われることになる。ところが、熱処理を行ってもｐ側電極５のＴｉ層とｐ型コンタクト層１４との反応は極めて乏しい。そこで、オーミック接触を低抵抗化するために、ｐ型コンタクト層１４にドーピングするｐ型不純物濃度は、上述したように１×１０¹⁹ｃｍ^-3よりも高くすることが望ましい。

【0040】

本実施形態において、ｐ側電極５とｐ型コンタクト層１４の表面とが開口部Ａを通じて接触する接触部分において、熱抵抗は１．２×１０⁴Ｋ／Ｗ・ｍ²以下である。この熱抵抗を１．２×１０⁴Ｋ／Ｗ・ｍ²以下にするための１つの方法としては、ｐ側電極５を構成するＴｉ層の膜厚を３５ｎｍ以下にするのが好ましい。これにより、ｐ側電極５の熱抵抗値を所望の熱抵抗値まで低減することができる。さらに、Ｔｉ／Ｐｔ層の膜厚を７０ｎｍ以下にすることが好ましい。また、Ｔｉ層を上層のＰｔ層に対するバリアメタルとして機能させるために、Ｔｉ層の膜厚は５ｎｍ以上３５ｎｍ以下にするのがより好ましい。

【0041】

なお、上述したｎ側電極６に対する熱処理工程によって、ＧａＡｓからなるｐ型コンタクト層１４とｐ側電極５の第１層のＴｉ層との界面に、薄い界面反応層（図示せず）が形成される場合がある。この場合、Ｔｉ層の膜厚は、ｐ型コンタクト層１４を構成するＧａＡｓ層中のＴｉを含む界面反応層とＴｉ層との合計の膜厚として定義される。Ｔｉ層およびＰｔ層の膜厚は、断面を走査型透過電子顕微鏡法（ＳＴＥＭ：Scanning Transmission Electron Microscope）とエネルギー分散型Ｘ線分析（ＥＤＳ：Energy dispersive X-ray spectrometry）法とを組み合わせて、膜厚および構成元素を分析することによって計測できる。具体的には、ＳＴＥＭ－ＥＤＳ法によって、まず、ｐ側電極５およびｐ型コンタクト層１４の構成元素であるＧａ、Ｔｉ、Ｐｔ、およびＡｕの成膜方向に沿ったラインプロファイルを測定する。その後、それぞれのラインプロファイルをＥＤＳ強度の最大値で規格化して、それぞれの構成元素の規格化されたＥＤＳ強度のラインプロファイルを重畳させる。ＧａおよびＴｉのラインプロファイルの交点とＴｉおよびＰｔのラインプロファイルの交点との間の距離をＴｉ層の膜厚として定義する。ＴｉおよびＰｔのラインプロファイルの交点とＰｔおよびＡｕのラインプロファイルの交点との間の距離をＰｔ層の膜厚として定義する。

【0042】

また、上述したように、半導体レーザ素子の製造工程において、３００℃～４５０℃の温度で熱処理が行われることから、ｐ側電極５におけるＴｉ層とＰｔ層との界面が合金化する。一般に純粋な金属元素単体から化合物が形成されると、熱伝導率が低下したり電気抵抗率が増加したりする。例えば、ＴｉとＰｔとが合金化して形成されたＴｉＰｔ₃の熱伝導率は、約１５Ｗ／ｍ・Ｋであって、純粋なＴｉの単体の熱伝導率である２１．９Ｗ／ｍ・Ｋと比較して低くなる。図２は、ＰｔとＴｉとの合金の形成の状態を示すＰｔ－Ｔｉ状態図である。図２に示すように、６００℃以下の比較的低温での熱処理においては反応性が乏しいが、形成される可能性がある金属間化合物は、ＴｉＰｔ₈、ＴｉＰｔ₃、Ｔｉ₃Ｐｔ、およびα－ＴｉＰｔである。特に、ＴｉＰｔ₈、ＴｉＰｔ₃、Ｔｉ₃Ｐｔの金属間化合物の形成は、結合構造が複雑であることから回避する必要がある。そこで、図２に示すＰｔ－Ｔｉ状態図から、Ｐｔの含有量はＴｉの含有量に対して、４７～５４％が好ましい。一方、ＴｉおよびＰｔの１ｍｏｌ当たりの体積はそれぞれ、１０．６４ｃｍ³／ｍｏｌおよび９．０９ｃｍ³／ｍｏｌである。そのため、ｐ側電極５のＴｉ層の膜厚に対するＰｔ層の膜厚は、０．７倍以上１倍以下であることが好ましい。

【0043】

（チップオンサブマウント）
次に、一実施形態によるチップオンサブマウントについて説明する。図３は、本実施形態によるチップオンサブマウントを示す断面図である。図３に示すように、チップオンサブマウント２０は、サブマウント２１、およびサブマウント２１に実装された半導体レーザ素子１を備えて構成される半導体素子搭載サブマウントである。

【0044】

マウントとしてのサブマウント２１は、基板２２と、第一被覆層２３と、第二被覆層２４とを備える。基板２２は、例えば窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ₂Ｏ₃）、べリリア（ＢｅＯ）、窒化ホウ素（ＢＮ）、ダイヤモンド、炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ₃Ｎ₄）、二酸化ケイ素（ＳｉＯ₂）、ジルコニア（ＺｒＯ₂）の少なくともいずれか一つを含んで構成できる。本実施形態において基板２２は、例えばＡｌＮからなる。基板２２の厚さは、例えば０．３～１．０ｍｍ程度である。

【0045】

第一被覆層２３は、厚さが２０～２００μｍの範囲であり、基板２２の第一表面２２ａに形成されている。第一表面２２ａは、本実施形態において半導体レーザ素子１が実装される側の表面である。第一被覆層２３は、被覆層２３ａと被覆層２３ｂとからなる。被覆層２３ａと被覆層２３ｂとはいずれも例えばＣｕを主成分とする金属多層膜からなる。また、被覆層２３ａと被覆層２３ｂとは溝２５で離間している。溝２５は被覆層２３ａと被覆層２３ｂとを電気的に絶縁するために設けられている。

【0046】

半導体レーザ素子１は、被覆層２３ａを介してサブマウント２１にＡｕＳｎ半田により接合実装されている。被覆層２３ａの表面には、ＡｕＳｎからなるプリコート（図示せず）が形成されている。これにより半導体レーザ素子１の被覆層２３ａへのＡｕＳｎ半田による接合実装が容易になる。本実施形態において、半導体レーザ素子１は、サブマウント２１に対して、ｐ側電極５がサブマウント２１側に位置しつつ、基板７を含むｎ側電極６がサブマウント２１とは反対側に位置する状態、すなわち活性層１１がサブマウント２１側に近いジャンクションダウンの状態で固定されている。これにより、半導体レーザ素子１の活性層１１で発生する熱がサブマウント２１を通じて放熱しやすくなる。被覆層２３ｂはボンディングワイヤ２６によって、半導体レーザ素子１の上面のｎ側電極６に電気的に接続されている。以上により、半導体レーザ素子１は、被覆層２３ｂ、ボンディングワイヤ２６、ｎ側電極６、ｐ側電極５、および被覆層２３ａを介して、外部から電力を供給可能に構成される。

【0047】

第二被覆層２４は、厚さが２０～２００μｍの範囲、かつ第一被覆層２３と同じ厚さであり、基板２２の第二表面２２ｂに形成されている。第二表面２２ｂは、第一表面２２ａとは反対側に位置する表面である。第二被覆層２４は、第一被覆層２３と同じＣｕを主成分とする金属多層膜からなる。

【0048】

（実施例および比較例）
次に、上述した一実施形態に基づく実施例によるｐ側電極５、および半導体レーザ素子１の構造は図１に示す構造であって、Ｔｉ／Ｐｔ／Ａｕ層のそれぞれの膜厚を、従来技術による膜厚とした比較例によるｐ側電極５について説明する。実施例および比較例によるｐ側電極５における、電極構造、電極厚さ、計算による熱抵抗値Ｒ_T、単位面積当たりの熱抵抗値Ｒ_T／Ｓ、半導体レーザ素子１全体の熱抵抗値Ｒ_T,LDを、表２に示す。表２に示すように、実施例によるｐ側電極５は、Ｔｉ層の膜厚を３０ｎｍ、Ｐｔ層の膜厚を３０ｎｍ、Ａｕ層の膜厚を１００ｎｍとする。これに対し、比較例による電極は、Ｔｉ層の膜厚を４５ｎｍ、Ｐｔ層の膜厚を１００ｎｍ、Ａｕ層の膜厚を１００ｎｍとする。なお、単位面積当たりの熱抵抗値Ｒ_T／Ｓにおける基準となる面積は、ｐ側電極５とｐ型コンタクト層１４との接触部分の面積、すなわち開口部Ａの開口面積となり、電流注入幅ｗ_cと電流注入長Ｌ_cとの積で表される。また、半導体レーザ素子１の全体の熱抵抗値Ｒ_T,LDは、チップオンサブマウント２０の状態で、バイアス電流－バイアス電圧（Ｉ－Ｖ）特性およびバイアス電流－レーザ光出力（Ｉ－Ｌ）特性と、発振波長の電流依存性から導出した値である。

【0049】

【表2】

【0050】

表２から、比較例による熱抵抗値Ｒ_Tに比して実施例による熱抵抗値Ｒ_Tが、８×１０^-3Ｋ／Ｗから４×１０^-3Ｋ／Ｗに半減していることが分かる。この場合の単位面積当たりの熱抵抗値Ｒ_T／Ｓは、１．２×１０⁴Ｋ／Ｗ・ｍ²になることが分かる。また、半導体レーザ素子１全体の熱抵抗値Ｒ_T,LDは、比較例に比して実施例において、０．３２Ｋ／Ｗ低減していることが分かる。すなわち、実施例によるｐ側電極５の熱抵抗値Ｒ_Tは、比較例に比して、０．００４Ｋ／Ｗ程度の１０^-3Ｋ／Ｗ（＝ｍＫ／Ｗ）のオーダで低減していることが分かる。これに対し、半導体レーザ素子１全体の熱抵抗値Ｒ_T,LDは、０．３２Ｋ／Ｗ程度の１０^-1Ｋ／Ｗ（１００ｍＫ／Ｗ）のオーダで低減しており、半導体レーザ素子１全体の熱抵抗値Ｒ_T,LDは、ｐ側電極５の熱抵抗値Ｒ_Tの低減に対して、２桁程度も改善されていることが分かる。換言すると、ｐ側電極５におけるＴｉ層およびＰｔ層を、単位面積当たりの熱抵抗値が１．２×１０⁴Ｋ／Ｗ・ｍ²以下になるように、従来よりも薄くすることによって、算出される熱抵抗値に比して、実際の半導体レーザ素子１においては、約８０倍の熱抵抗の改善効果があることが分かる。これは、ｐ側電極５を形成した後に行われる熱処理によって形成される界面反応層や金属間化合物を抑制することで熱抵抗が算出値以上に改善し、さらに順方向電圧が低減しているためと考えられる。

【0051】

また、ｐ側電極５を構成する積層構造の第１層であるＴｉ層を従来の４５ｎｍから３０ｎｍと薄くしても、密着性は比較例と実施例とにおいて同程度であり、ｐ側電極５の電極パターン形成時のレジストのリフトオフ時における、ｐ側電極５の剥離は発生しないことも確認された。また、Ｔｉ層を薄くして第２層であるＰｔ層を、比較例の１００ｎｍから実施例の３０ｎｍに薄くしても、エージング試験における信頼性も実施例と比較例とにおいて差は観測されなかった。ここで、ＳＴＥＭ－ＥＤＳ法によって、構成元素であるＧａ、Ａｓ、Ｔｉ、Ｐｔ、およびＡｕのラインプロファイルを測定した。その結果、ｐ型コンタクト層であるＧａＡｓ層とＴｉ層との間に、Ｇａ、Ａｓ、およびＴｉが混合された、膜厚が５ｎｍ程度の薄い界面反応層が観測された。そのため、第１層であるＴｉ層の膜厚は５ｎｍ以上が好ましい。さらに、熱抵抗の改善によるＷＰＥの改善効果と第１層であるＴｉ層の成膜時における５ｎｍ程度のＴｉ層の膜厚ばらつきとを考慮すると、３５ｎｍ以下の範囲が好ましいことが明らかになった。

【0052】

また、第２層であるＰｔ層中のＡｕの緩やかな拡散が、Ｔｉ層とＰｔ層との間の界面にまで観測された。そのため、第２層であるＰｔ層の膜厚を３０ｎｍ未満にすると、Ｐｔ層はＡｕ層に対するバリアメタルとしての機能を果たさなくなる。これにより、第２層であるＰｔ層の膜厚は、３０ｎｍ以上が好ましい。また、熱抵抗の観点から、第１層のＴｉ層と第２層のＰｔ層の膜厚との合計は小さいほど好ましい。しかしながら、Ｐｔ層の成膜時における５ｎｍ程度の膜厚ばらつきを考慮すると、第２層であるＰｔ層の膜厚は、３０ｎｍ以上３５ｎｍ以下の範囲が好ましい。したがって、上述した点を考慮して、第１層であるＴｉ層と第２層であるＰｔ層との膜厚の合計は、７０ｎｍ以下が好ましい。第３層であるＡｕ層は、熱抵抗および電気抵抗の観点で他の金属よりも優れることから、高出力半導体レーザ素子に対しては最も好適な電極材料である。なお、第３層の材料に関しては、Ａｕに限定されるものではなく、多層の金属積層構造などを採用してもよい。

【0053】

図４、図５、および図６はそれぞれ、一実施形態による実施例および従来技術による比較例の半導体レーザ素子１における光出力の相対値、順方向電圧の相対値、および電気光変換効率の相対値を示すグラフである。なお、図４～図６において実施例の相対値とは、従来技術による比較例における光出力、順方向電圧、および電気光変換効率をいずれも１として規格化した相対値である。

【0054】

図４から、実施例による半導体レーザ素子の光出力が、比較例に比して約１．１％増加したことが分かる。これは、ｐ側電極５における熱抵抗の低下に伴って、ジャンクション温度が低下したことに起因すると考えられる。図５から、実施例による半導体レーザ素子の順方向電圧が、比較例に比して約０．２％低下したことが分かる。これは、ｐ側電極５における電極材料が実施例と比較例とで同一であることから、ｐ側電極５の厚さが小さくなったこと、および界面反応層や金属間化合物の形成が抑制されたことにより、電気抵抗が低減したことに起因すると考えられる。図６から、実施例による半導体レーザ素子のＷＰＥが、比較例に比して約１．２％増加したことが分かる。これは、光出力の増加のみならず順方向電圧の低減に起因すると考えられる。これらの結果から、ｐ側電極５の熱抵抗を低下させることによってジャンクション温度が低下し、光出力を増加できてＷＰＥを改善できることが分かる。

【0055】

以上説明した本発明の一実施形態によれば、半導体レーザ素子のｐ側電極であるｐ側電極５におけるＴｉ／Ｐｔ層を従来よりも薄くして、単位面積当たりの熱抵抗値を１．２×１０⁴Ｋ／Ｗ・ｍ²以下にすることによって、半導体レーザ素子１のＷＰＥを向上することが可能となる。

【0056】

以上、本発明の一実施形態について具体的に説明したが、本発明は、上述の一実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。例えば、上述の一実施形態において挙げた数値や半導体レーザ素子の構成はあくまでも例に過ぎず、必要に応じてこれと異なる数値や構成を用いてもよい。例えば、半導体レーザ素子として、ＩｎＰ系やＧａＮ系などの半導体レーザ素子を用いることも可能である。

【産業上の利用可能性】

【0057】

本発明は、高出力および高効率化された産業用レーザに好適に利用できる。

【符号の説明】

【0058】

１ 半導体レーザ素子
２ 半導体積層部
５ ｐ側電極
６ ｎ側電極
７ 基板
８ ｎ型バッファ層
９ ｎ型クラッド層
１０ ｎ型ガイド層
１１ 活性層
１２ ｐ型ガイド層
１３ ｐ型クラッド層
１４ ｐ型コンタクト層
１５ パッシベーション膜
２０ チップオンサブマウント
２１ サブマウント
２２ 基板
２２ａ 第一表面
２２ｂ 第二表面
２３ 第一被覆層
２３ａ，２３ｂ 被覆層
２４ 第二被覆層
２５ 溝
２６ ボンディングワイヤ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】