(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-04-15
(45)【発行日】2024-04-23
(54)【発明の名称】撮像素子、および撮像装置
(51)【国際特許分類】
H04N 25/46 20230101AFI20240416BHJP
H04N 25/704 20230101ALI20240416BHJP
H04N 25/78 20230101ALI20240416BHJP
H04N 25/11 20230101ALI20240416BHJP
H04N 23/54 20230101ALI20240416BHJP
H04N 23/67 20230101ALI20240416BHJP
G02B 7/34 20210101ALI20240416BHJP
G03B 13/36 20210101ALI20240416BHJP
【ＦＩ】
H04N25/46
H04N25/704
H04N25/78
H04N25/11
H04N23/54
H04N23/67
G02B7/34
G03B13/36
【請求項の数】
23
(21)【出願番号】P 2020008668
(22)【出願日】2020-01-22
(65)【公開番号】P2021118381
(43)【公開日】2021-08-10
【審査請求日】2022-12-15
(73)【特許権者】
【識別番号】000004112
【氏名又は名称】株式会社ニコン
(74)【代理人】
【識別番号】100161207
【弁理士】
【氏名又は名称】西澤 和純
(74)【代理人】
【識別番号】100140774
【弁理士】
【氏名又は名称】大浪 一徳
(74)【代理人】
【識別番号】100175824
【弁理士】
【氏名又は名称】小林 淳一
(72)【発明者】
【氏名】澤邉 暢志
(72)【発明者】
【氏名】河合 篤史
(72)【発明者】
【氏名】喜多 祐起
【審査官】鈴木 明
(56)【参考文献】
【文献】特開２０１６－２１９９２１（ＪＰ，Ａ）
【文献】特開２０１２－１７５１４５（ＪＰ，Ａ）
【文献】特開２０１９－０６１０３５（ＪＰ，Ａ）
【文献】特開２０１６－１００８７９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／００－２５／７９
Ｈ０４Ｎ ２３／００－２３／９５９
Ｇ０２Ｂ ７／３４
Ｇ０３Ｂ １３／３６
(57)【特許請求の範囲】
【請求項1】
光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、
前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、
を有し、
前記加算部は、複数の前記画素の前記第２方向の少なくとも３つの位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、
加算される信号を出力する複数の前記画素の前記第１方向の位置の組み合わせは、前記少なくとも３つの位置でそれぞれ異なる、撮像素子。
【請求項2】
光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、
前記第２方向に配線され、前記画素からの信号が出力される信号線と、
前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、
を有し、
前記加算部は、複数の前記画素から出力される信号にそれぞれ重みをつけて加算し、
加算される少なくとも２つの信号の前記重みが異なる、撮像素子。
【請求項3】
光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、
前記第２方向に配線され、前記画素からの信号が出力される信号線と、
前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、
を有し、
前記加算部は、複数の前記画素の前記第２方向の複数の位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する前記画素の数が異なる、撮像素子。
【請求項4】
請求項１から３のいずれか一項に記載の撮像素子において、前記画素は、第１光電変換部および前記第１光電変換部の前記第１方向の側の一部分を遮光する第１遮光部を有する第１画素と、第２光電変換部および前記第２光電変換部の前記第１方向とは反対側の一部分を遮光する第２遮光部を有する第２画素とを含み、
前記加算部は、前記第１方向に配置された複数の前記第１画素から出力された信号から第１の加算信号を生成し、前記第１方向に配置された複数の前記第２画素から出力された信号から第２の加算信号を生成する、撮像素子。
【請求項5】
請求項１から３のいずれか一項に記載の撮像素子において、前記画素は、レンズと、前記レンズの光軸に対して前記第１方向の第１の側に配置された第１光電変換部、および前記レンズの前記光軸に対して前記第１方向の前記第１の側とは反対側に配置された第２光電変換部とを有し、
前記加算部は、複数の第１光電変換部から出力された信号から第１の加算信号を生成し、複数の第２光電変換部から出力された信号から第２の加算信号を生成する、撮像素子。
【請求項6】
請求項１から５のいずれか一項に記載の撮像素子において、前記加算部は、複数の前記画素の前記第２方向の前記複数の位置において、前記第２方向の位置が１つ変わる毎に、加算される信号を出力する前記画素の前記第１方向の位置を、１画素ずつずらして加算する、撮像素子。
【請求項7】
請求項２、または請求項２を直接的もしくは間接的に引用する請求項４から６のいずれか一項に記載の撮像素子において、
前記加算部は、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算信号を生成するための複数の信号の前記重みの組み合わせを異ならせる、撮像素子。
【請求項8】
請求項２または請求項３に記載の撮像素子において、
前記加算部は、複数の前記画素の前記第２方向の少なくとも３つの位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、
加算される信号を出力する複数の前記画素の前記第１方向の位置の組み合わせは、前記少なくとも３つの位置でそれぞれ異なる、撮像素子。
【請求項9】
請求項４、または請求項４を直接的もしくは間接的に引用する請求項６または７に記載の撮像素子において、複数の前記画素は、
前記第１方向に並んだ複数の前記第１画素を備える第１の画素行と、
前記第１方向に並んだ複数の前記第１画素を備え、前記第１の画素行とは前記第２方向の異なる位置に配置された第２の画素行と、
を有し、
前記第１の画素行に配置された前記第１画素は、前記第２の画素行に配置された前記第１画素と前記第１方向の同じ位置に配置される、撮像素子。
【請求項10】
請求項４または請求項４を直接的もしくは間接的に引用する請求項６または７に記載の撮像素子において、複数の前記画素は、
前記第１方向に並んだ複数の前記第１画素を備える第１の画素行と、
前記第１方向に並んだ複数の前記第１画素を備え、前記第１の画素行とは前記第２方向の異なる位置に配置された第２の画素行と、
を有し、
前記第１の画素行に配置された前記第１画素は、前記第２の画素行に配置された前記第１画素とは、前記第１方向の異なる位置に配置される、撮像素子。
【請求項11】
請求項１０に記載の撮像素子において、前記第１方向と前記第２方向とにベイヤー配列された、画像の生成に用いる、緑色を透過するフィルタを有する第１画像用画素と、青色を透過するフィルタを有する第２画像用画素と、赤色を透過するフィルタを有する第３画像用画素と、をさらに有し、
前記第１の画素行において、前記第１画素は前記ベイヤー配列において第２画像用画素が配置される場所に配置され、前記第２の画素行において、前記第１画素は前記ベイヤー配列において前記第３画像用画素が配置される場所に配置される、撮像素子。
【請求項12】
請求項１から請求項１１までのいずれか一項に記載の撮像素子において、前記加算部は、前記画素から出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路と、前記撮像素子の出力部との間に配置され、
前記Ａ／Ｄ変換回路によりデジタル信号に変換された前記信号を一時的に記憶する記憶部を有する、撮像素子。
【請求項13】
請求項１２に記載の撮像素子において、
前記加算部は、前記第１方向の複数の位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、
前記第１方向の第１位置において加算される第１画素群と、前記第１画素群と前記第２方向の位置が同じであり、かつ前記第１方向の第２位置において加算される第２画素群とで、重複して含まれる画素が存在し、前記第１画素群および前記第２画素群から出力された信号に基づく加算を２回に分割して行う、撮像素子。
【請求項14】
請求項１から１３のいずれか一項に記載の撮像素子において、
前記加算部は、加算される複数の前記画素の前記第１方向の重心位置が、前記第２方向の位置に応じて、前記画素の画素間隔の２倍よりも小さい間隔で等間隔に変化するように、複数の前記画素を加算する、撮像素子。
【請求項15】
請求項１４に記載の撮像素子において、
前記間隔は、前記画素間隔の１．５倍である、撮像素子。
【請求項16】
光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、
前記第２方向に配線され、前記画素からの信号が出力される信号線と、
前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、
を有し、
前記画素は、第１光電変換部および前記第１光電変換部の前記第１方向の側の一部分を遮光する第１遮光部を有する第１画素と、第２光電変換部および前記第２光電変換部の前記第１方向とは反対側の一部分を遮光する第２遮光部を有する第２画素とを含み、
前記加算部は、前記第１方向に配置された複数の前記第１画素から出力された信号から第１の加算信号を生成し、前記第１方向に配置された複数の前記第２画素から出力された信号から第２の加算信号を生成し、
前記加算部は、複数の前記画素の前記第２方向の複数の位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、
前記加算部は、加算される信号を出力する複数の前記画素の前記第２方向の位置の差が大きいと、加算される信号を出力する前記画素の前記第１方向の位置のずれ量が大きくなる、撮像素子。
【請求項17】
請求項１から請求項１６までのいずれか一項に記載の撮像素子と、前記撮像素子から出力される前記信号に基づいて、前記撮像素子上に形成されている像の結像状態を検出する検出部と、を有する撮像装置。
【請求項18】
請求項１７に記載の撮像装置において、前記検出部は、前記撮像素子から出力される前記加算信号を生成した信号を出力した画素の位置情報を用いて、前記撮像素子上に形成されている像の結像状態を検出する、撮像装置。
【請求項19】
請求項２を引用する請求項１８に記載の撮像装置において、前記検出部は、前記位置情報および前記重みに関する情報を用いて、前記撮像素子上に形成されている像の結像状態を検出する、撮像装置。
【請求項20】
光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、
前記第２方向に配線され、前記画素からの信号が出力される信号線と、
前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、
を有し、
前記加算部は、複数の前記画素の前記第２方向の少なくとも３つの位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、
加算される信号を出力する複数の前記画素の前記第１方向の位置の組み合わせは、前記少なくとも３つの位置でそれぞれ異なる、撮像装置。
【請求項21】
光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、
前記第２方向に配線され、前記画素からの信号が出力される信号線と、
前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、
を有し、
前記加算部は、複数の前記画素から出力される信号にそれぞれ重みをつけて加算し、
加算される少なくとも２つの信号の前記重みが異なる、撮像装置。
【請求項22】
光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、
前記第２方向に配線され、前記画素からの信号が出力される信号線と、
前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、
を有し、
前記加算部は、複数の前記画素の前記第２方向の複数の位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する前記画素の数が異なる、撮像装置。
【請求項23】
光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、
前記第２方向に配線され、前記画素からの信号が出力される信号線と、
前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、
を有し、
前記画素は、第１光電変換部および前記第１光電変換部の前記第１方向の側の一部分を遮光する第１遮光部を有する第１画素と、第２光電変換部および前記第２光電変換部の前記第１方向とは反対側の一部分を遮光する第２遮光部を有する第２画素とを含み、
前記加算部は、前記第１方向に配置された複数の前記第１画素から出力された信号から第１の加算信号を生成し、前記第１方向に配置された複数の前記第２画素から出力された信号から第２の加算信号を生成し、
前記加算部は、複数の前記画素の前記第２方向の複数の位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、
前記加算部は、加算される信号を出力する複数の前記画素の前記第２方向の位置の差が大きいと、加算される信号を出力する前記画素の前記第１方向の位置のずれ量が大きくなる、撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、撮像素子、および撮像装置に関する。
【背景技術】
【0002】
光学系により形成された像を撮像する撮像画素と焦点検出用の画素とを設けた撮像素子において撮像素子から信号の読み出しの効率化が求められている。（特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１２－１７５１４５号公報
【発明の概要】
【0004】
第１の態様によると、撮像素子は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記加算部は、複数の前記画素の前記第２方向の少なくとも３つの位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第１方向の位置の組み合わせは、前記少なくとも３つの位置でそれぞれ異なる。
第２の態様によると、撮像素子は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記加算部は、複数の前記画素から出力される信号にそれぞれ重みをつけて加算し、加算される少なくとも２つの信号の前記重みが異なる。
第３の態様によると、撮像素子は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記加算部は、複数の前記画素の前記第２方向の複数の位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する前記画素の数が異なる。
第４の態様によると、撮像素子は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記画素は、第１光電変換部および前記第１光電変換部の前記第１方向の側の一部分を遮光する第１遮光部を有する第１画素と、第２光電変換部および前記第２光電変換部の前記第１方向とは反対側の一部分を遮光する第２遮光部を有する第２画素とを含み、前記加算部は、前記第１方向に配置された複数の前記第１画素から出力された信号から第１の加算信号を生成し、前記第１方向に配置された複数の前記第２画素から出力された信号から第２の加算信号を生成し、前記加算部は、複数の前記画素の前記第２方向の複数の位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、前記加算部は、加算される信号を出力する複数の前記画素の前記第２方向の位置の差が大きいと、加算される信号を出力する前記画素の前記第１方向の位置のずれ量が大きくなる。
第５の態様によると、撮像装置は、上述の撮像素子と、前記撮像素子から出力される前記信号に基づいて、前記撮像素子上に形成されている像の結像状態を検出する検出部と、を有する。
第６の態様によると、撮像装置は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記加算部は、複数の前記画素の前記第２方向の少なくとも３つの位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第１方向の位置の組み合わせは、前記少なくとも３つの位置でそれぞれ異なる。
第７の態様によると、撮像装置は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記加算部は、複数の前記画素から出力される信号にそれぞれ重みをつけて加算し、加算される少なくとも２つの信号の前記重みが異なる。
第８の態様によると、撮像装置は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記加算部は、複数の前記画素の前記第２方向の複数の位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する前記画素の数が異なる。
第９の態様によると、撮像装置は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記画素は、第１光電変換部および前記第１光電変換部の前記第１方向の側の一部分を遮光する第１遮光部を有する第１画素と、第２光電変換部および前記第２光電変換部の前記第１方向とは反対側の一部分を遮光する第２遮光部を有する第２画素とを含み、前記加算部は、前記第１方向に配置された複数の前記第１画素から出力された信号から第１の加算信号を生成し、前記第１方向に配置された複数の前記第２画素から出力された信号から第２の加算信号を生成し、前記加算部は、複数の前記画素の前記第２方向の複数の位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、前記加算部は、加算される信号を出力する複数の前記画素の前記第２方向の位置の差が大きいと、加算される信号を出力する前記画素の前記第１方向の位置のずれ量が大きくなる。
第２の態様によると、撮像素子は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記加算部は、複数の前記画素から出力される信号にそれぞれ重みをつけて加算し、加算される少なくとも２つの信号の前記重みが異なる。
第３の態様によると、撮像素子は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記加算部は、複数の前記画素の前記第２方向の複数の位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する前記画素の数が異なる。
第４の態様によると、撮像素子は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記画素は、第１光電変換部および前記第１光電変換部の前記第１方向の側の一部分を遮光する第１遮光部を有する第１画素と、第２光電変換部および前記第２光電変換部の前記第１方向とは反対側の一部分を遮光する第２遮光部を有する第２画素とを含み、前記加算部は、前記第１方向に配置された複数の前記第１画素から出力された信号から第１の加算信号を生成し、前記第１方向に配置された複数の前記第２画素から出力された信号から第２の加算信号を生成し、前記加算部は、複数の前記画素の前記第２方向の複数の位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、前記加算部は、加算される信号を出力する複数の前記画素の前記第２方向の位置の差が大きいと、加算される信号を出力する前記画素の前記第１方向の位置のずれ量が大きくなる。
第５の態様によると、撮像装置は、上述の撮像素子と、前記撮像素子から出力される前記信号に基づいて、前記撮像素子上に形成されている像の結像状態を検出する検出部と、を有する。
第６の態様によると、撮像装置は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記加算部は、複数の前記画素の前記第２方向の少なくとも３つの位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第１方向の位置の組み合わせは、前記少なくとも３つの位置でそれぞれ異なる。
第７の態様によると、撮像装置は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記加算部は、複数の前記画素から出力される信号にそれぞれ重みをつけて加算し、加算される少なくとも２つの信号の前記重みが異なる。
第８の態様によると、撮像装置は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記加算部は、複数の前記画素の前記第２方向の複数の位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する前記画素の数が異なる。
第９の態様によると、撮像装置は、光学系により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向及び前記第１方向と交わる第２方向に配置された複数の画素と、前記第２方向に配線され、前記画素からの信号が出力される信号線と、前記第１方向に配置された複数の前記画素から前記信号線に出力された信号のうちの複数の信号を加算して加算信号を生成し、加算される信号を出力する複数の前記画素の前記第２方向の位置が異なると、加算される信号を出力する複数の前記画素のうち、少なくとも１つの画素の前記第１方向の位置を異ならせる加算部と、を有し、前記画素は、第１光電変換部および前記第１光電変換部の前記第１方向の側の一部分を遮光する第１遮光部を有する第１画素と、第２光電変換部および前記第２光電変換部の前記第１方向とは反対側の一部分を遮光する第２遮光部を有する第２画素とを含み、前記加算部は、前記第１方向に配置された複数の前記第１画素から出力された信号から第１の加算信号を生成し、前記第１方向に配置された複数の前記第２画素から出力された信号から第２の加算信号を生成し、前記加算部は、複数の前記画素の前記第２方向の複数の位置において、前記第１方向に配置された複数の前記画素の信号を加算して加算信号を生成し、前記加算部は、加算される信号を出力する複数の前記画素の前記第２方向の位置の差が大きいと、加算される信号を出力する前記画素の前記第１方向の位置のずれ量が大きくなる。
【図面の簡単な説明】
【0005】
【図1】実施形態の撮像装置の構成を模式的に示す断面図。
【図2】実施形態の撮像素子を撮像面側から見た平面図。
【図3】撮像素子に含まれる画素の拡大断面図。
【図4】撮像素子に含まれる複数のＡＦ画素の一部と読出部と加算部とを模式的に示す図。
【図5】ＡＦ画素から出力される信号の加算について説明する図。
【図6】ＡＦ画素から出力される信号の加算について説明する図。
【図7】加算された出力信号に対応するｘ方向の列アドレスについて説明する図。
【図8】変形例２の撮像素子の画素の一部を模式的に示す平面図。
【図9】第２実施形態の撮像素子に含まれる画素の拡大断面図。
【発明を実施するための形態】
【0006】
（第１実施形態）
図１は、第１実施形態の撮像装置１の構成を模式的に示す断面図である。撮像装置１は、撮像光学系２、撮像素子３、撮像制御部４、レンズ駆動部５、および表示部６を備える。
図１に矢印で示したｘ方向、ｙ方向およびｚ方向は、相互に直交する方向である。なお、以降の各図に示したｘ方向、ｙ方向およびｚ方向は、それぞれ図１に示したｘ方向、ｙ方向およびｚ方向と同一の方向を示している。
図１は、第１実施形態の撮像装置１の構成を模式的に示す断面図である。撮像装置１は、撮像光学系２、撮像素子３、撮像制御部４、レンズ駆動部５、および表示部６を備える。
図１に矢印で示したｘ方向、ｙ方向およびｚ方向は、相互に直交する方向である。なお、以降の各図に示したｘ方向、ｙ方向およびｚ方向は、それぞれ図１に示したｘ方向、ｙ方向およびｚ方向と同一の方向を示している。
【0007】
撮像光学系２は、撮像素子３の撮像面に被写体像を結像させる。撮像光学系２は、前群レンズ２ａ、中群レンズ２ｂ、および後群レンズ２ｃを含む。前群レンズ２ａ、中群レンズ２ｂ、および後群レンズ２ｃは、いずれも複数のレンズから構成されていても良い。
【0008】
一例として、中群レンズ２ｂは撮像光学系２の焦点調節を行うためのレンズとなっている。中群レンズ２ｂは、ｚ方向に平行な光軸ＡＸ方向に移動可能に構成されている。
レンズ駆動部５は、不図示のアクチュエータを有する。レンズ駆動部５は、このアクチュエータにより、中群レンズ２ｂを光軸ＡＸ方向に移動させる。
レンズ駆動部５は、不図示のアクチュエータを有する。レンズ駆動部５は、このアクチュエータにより、中群レンズ２ｂを光軸ＡＸ方向に移動させる。
【0009】
撮像素子３は、被写体像を撮像して信号を出力する。撮像制御部４は、撮像素子３等の各部を制御する。撮像制御部４は、撮像素子３により出力された画像信号に画像処理等を施して画像データを生成する。撮像制御部４は、不図示の記録媒体に画像データを記録し、表示部６に画像データに基づく画像を表示する等の処理を行う。表示部６は、例えば液晶パネル等の表示部材を有する表示装置である。
【0010】
撮像制御部４は、さらに、公知の位相差検出方式により撮像光学系２の自動焦点調節（ＡＦ）に必要な焦点検出処理を行う。具体的には、撮像制御部４は、撮像光学系２による像を撮像素子３の撮像面上に結像させるための中群レンズ２ｂの合焦位置を検出する。撮像制御部４は、後述するように撮像素子３から出力される一対の焦点検出信号に基づき、第１及び第２の像の像ズレ量を検出する。撮像制御部４は、検出した像ズレ量に基づいて、撮像光学系２の被写体の結像位置と撮像素子３の撮像面とのずれ量（デフォーカス量）を算出する。そして、デフォーカス量に応じて中群レンズ２の移動量が算出されて駆動されることにより、焦点調節が自動で行われる。
【0011】
なお、撮像光学系２の焦点調節は、前群レンズ２ａまたは後群レンズ２ｃを光軸ＡＸ方向に移動させるものであっても良く、撮像光学系２を構成する前群レンズ２ａ、中群レンズ２ｂ、および後群レンズ２ｃの全体を光軸ＡＸ方向に駆動して行うものであっても良い。
【0012】
（撮像素子）
図２は、撮像素子３を撮像面側から、すなわち図１の＋ｚ側から見た図である。撮像素子３は、半導体基板７と、半導体基板７上にｘ方向およびｙ方向に配列される複数の画素１０とを有している。画素１０のｘ方向の並びを「行」とも呼び、画素１０のｙ方向の並びを「列」とも呼ぶ。図２では一部を省略して描いているが、画素１０は、ｘ方向およびｙ方向にそれぞれ例えば１０００個以上に渡って多数配列されていても良い。
図２は、撮像素子３を撮像面側から、すなわち図１の＋ｚ側から見た図である。撮像素子３は、半導体基板７と、半導体基板７上にｘ方向およびｙ方向に配列される複数の画素１０とを有している。画素１０のｘ方向の並びを「行」とも呼び、画素１０のｙ方向の並びを「列」とも呼ぶ。図２では一部を省略して描いているが、画素１０は、ｘ方向およびｙ方向にそれぞれ例えば１０００個以上に渡って多数配列されていても良い。
【0013】
複数の画素１０が配列された領域（撮像領域）の、図中の左端には水平制御部８Ｈが設けられ、図中の上端には垂直制御部８Ｖが設けられている。水平制御部８Ｈおよび垂直制御部８Ｖを併せて、または個々に、制御部８とも呼ぶ。
【0014】
複数の画素１０のそれぞれは、異なる３波長の光の中のいずれか１つに対する分光感度が他の波長に対する分光感度よりも高い。Ｒと付記された画素１０（以降「Ｒ画素」とも呼ぶ）は赤色光に対する分光感度が高く、Ｇと付記された画素１０（以降「Ｇ画素」とも呼ぶ）は緑色光に対する分光感度が高く、Ｂと付記された画素１０（以降「Ｂ画素」とも呼ぶ）は青色光に対する分光感度が高い。これらのＲＧＢの各画素１０は、例えばベイヤー配列で撮像領域内に配列されている。
【0015】
画素１０のそれぞれは、所定の撮像期間内に入射した光の量に基づく信号を出力する。撮像素子３の中の複数の画素のうちｙ方向に１列に並ぶ複数の画素１０のそれぞれには信号線１１が接続され、各画素１０から出力される信号は信号線１１を経由して、読出部１２により読み出される。一例として、各画素１０から出力される信号はアナログ信号であり、読出部１２は、アナログ信号をデジタル信号に変換（Ａ／Ｄ変換）するアナログ／デジタル変換器である。
読出部１２によりＡ／Ｄ変換等された画素１０からの信号は、加算部１３に入力され、適宜、後述する処理が行われた後、撮像素子３の出力部９から、出力信号Ｓｇとして撮像制御部４に出力される。
読出部１２によりＡ／Ｄ変換等された画素１０からの信号は、加算部１３に入力され、適宜、後述する処理が行われた後、撮像素子３の出力部９から、出力信号Ｓｇとして撮像制御部４に出力される。
【0016】
複数の画素１０の一部は、上述の位相差検出方式により撮像光学系２のＡＦに必要な焦点検出処理に用いる第１の像と第２の像とをそれぞれ検出するための、第１画素Ｐと第２画素Ｑとなっている。第１画素ＰはＰと付記された画素１０であり、第２画素ＱはＱと付記された画素１０である。
第１画素Ｐと第２画素Ｑとを合せて、または個々に、ＡＦ画素とも呼ぶ。
一方、上記の複数の画素１０のうちの、ＡＦ画素以外の画素（Ｒ画素、Ｇ画素、Ｂ画素）を合せて、または個々に、撮像画素とも呼ぶ。
第１画素Ｐと第２画素Ｑとを合せて、または個々に、ＡＦ画素とも呼ぶ。
一方、上記の複数の画素１０のうちの、ＡＦ画素以外の画素（Ｒ画素、Ｇ画素、Ｂ画素）を合せて、または個々に、撮像画素とも呼ぶ。
【0017】
第１画素Ｐは、ｙ方向の所定の位置において、ｘ方向に並んで複数配置されている。ｘ方向に並んで配置されている複数の第１画素Ｐを含む行を、第１画素行１４と呼ぶ。
第２画素Ｑも、第１画素行１４とは異なるｙ方向の所定の位置においてｘ方向に並んで複数配置されている。ｘ方向に並んで配置されている複数の第２画素Ｑを含む行を、第２画素行１５と呼ぶ。
第２画素Ｑも、第１画素行１４とは異なるｙ方向の所定の位置においてｘ方向に並んで複数配置されている。ｘ方向に並んで配置されている複数の第２画素Ｑを含む行を、第２画素行１５と呼ぶ。
【0018】
また、第１画素行１４と第２画素行１５とを、合せてまたは個々に、単に「画素行」とも呼ぶ。また、個々の画素行の任意の１つを第１の画素行とも呼び、個々の画素行のうち、第１の画素行以外の任意の１つを第２の画素行とも呼ぶ。
【0019】
一例として、第１画素Ｐおよび第２画素Ｑは、いずれも本来のベイヤー配列においてＢ画素が配置されるべき位置に配置されている。ただし、第１画素Ｐおよび第２画素Ｑは、いずれも本来のベイヤー配列においてＲ画素が配置されるべき位置に配置されていても良い。
【0020】
図２においては、説明を容易にするために画素１０を拡大して示しており、その結果、１つの第１画素行１４と１つの第２画素行１５のみが示されている。しかし、実際には上述のように、画素１０はｙ方向に例えば１０００個以上に渡って配列されているため、第１画素行１４と第２画素行１５とは、いずれもそれぞれｙ方向に離れた位置に複数配置されている。
また、図２においては、第１画素行１４と第２画素行１５とのｙ方向の間隔は、その間に３個の画素１０が配置される間隔であるとしたが、５個等の画素１０の任意の奇数個の画素１０が配置される間隔であっても良い。
また、図２においては、第１画素行１４と第２画素行１５とのｙ方向の間隔は、その間に３個の画素１０が配置される間隔であるとしたが、５個等の画素１０の任意の奇数個の画素１０が配置される間隔であっても良い。
【0021】
図３は、第１画素行１４および第２画素行１５に含まれる４個の画素１０のｘｚ断面を模式的に示す断面図である。図３に示した４個の画素１０は、左から、第１画素行１４のＧ画素と第１画素Ｐと、第２画素行１５のＧ画素、第２画素Ｑの順となっている。
半導体基板７は、一例として、フォトダイオード等の光電変換部２１やトランジスタが形成されている上層基板７ａと、各種のトランジスタを含む増幅回路２２が形成されている下層基板７ｂとが積層されたものである。図２に示した信号線１１は、増幅回路２２に接続されている。上層基板７ａと下層基板７ｂとは、バンプを介して電気的に接続されていても良い。
半導体基板７は、一例として、フォトダイオード等の光電変換部２１やトランジスタが形成されている上層基板７ａと、各種のトランジスタを含む増幅回路２２が形成されている下層基板７ｂとが積層されたものである。図２に示した信号線１１は、増幅回路２２に接続されている。上層基板７ａと下層基板７ｂとは、バンプを介して電気的に接続されていても良い。
【0022】
上層基板７ａの上（＋ｚ方向）には、上述の青色光、緑色光または赤色光のいずれかを優先的に透過するカラーフィルタ２３が形成されている。カラーフィルタ２３の上方には、撮像する光を光電変換部２１に集光するマイクロレンズ２４が形成されている。
上方（＋ｚ方向）から画素１０に照射される光は、マイクロレンズ２４により屈折され、カラーフィルタ２３により透過光の波長が概ね選択された後、光電変換部２１に集光される。
マイクロレンズ２４を、以下では、単に「レンズ」とも呼ぶ。
上方（＋ｚ方向）から画素１０に照射される光は、マイクロレンズ２４により屈折され、カラーフィルタ２３により透過光の波長が概ね選択された後、光電変換部２１に集光される。
マイクロレンズ２４を、以下では、単に「レンズ」とも呼ぶ。
【0023】
光電変換部２１は、上層基板７ａ中に形成されたフォトダイオードであっても良く、上層基板７ａよりも上方（＋ｚ側）に形成された有機膜による光電変換部であっても良い。
なお、光電変換部２１の分光感度自体が、複数の画素１０のそれぞれで異なる場合には、カラーフィルタ２３を省略しても良い。
なお、光電変換部２１の分光感度自体が、複数の画素１０のそれぞれで異なる場合には、カラーフィルタ２３を省略しても良い。
【0024】
第１画素Ｐは、光電変換部２１の上端（＋ｚ側端）に近接した位置に、マイクロレンズ２４により集光され光電変換部２１に入射する光のうちの第１画素Ｐ内の－ｘ側に入射する光を遮光する第１遮光部２５Ｐを有している。このため、第１画素Ｐは、図１に示した撮像光学系２の瞳面のうちの－ｘ側を通り第１画素Ｐに達した光に対する感度が、＋ｘ側を通り第１画素Ｐに達した光に対する感度よりも高くなる。第１画素Ｐの光電変換部２１を、第１光電変換部という。
【0025】
第２画素Ｑは、光電変換部２１の上端（＋ｚ側端）に近接した位置に、マイクロレンズ２４により集光され光電変換部２１に入射する光のうちの第２画素Ｑ内の＋ｘ側に入射する光を遮光する第２遮光部２５Ｑを有している。第２画素Ｑにおいて第２遮光部２５Ｑが配置される位置は、第１画素Ｐにおいて第１遮光部２５Ｐが配置される位置とは、Ｘ方向について反対側の位置である。このため、第２画素Ｑは、図１に示した撮像光学系２の瞳面のうちの＋ｘ側を通り第２画素Ｑに達した光に対する感度が、－ｘ側を通り第２画素Ｑに達した光に対する感度よりも高くなる。第２画素Ｑの光電変換部２１を、第２光電変換部という。
【0026】
従って、第１画素行１４に含まれる複数の第１画素Ｐから出力された信号に基づく第１信号ＳＰ（詳細は後述する）と、第２画素行１５に含まれる複数の第２画素Ｑから出力された信号に基づく第２信号ＳＱ（詳細は後述する）とを用いて、撮像制御部４は、位相差検出方式による焦点検出処理を行うことができる。第１信号ＳＰと第２信号ＳＱとは一対の焦点検出信号であり、それぞれが第１の像、及び第２の像を構成する。撮像制御部４は、例えば、上述の第１信号ＳＰと第２信号ＳＱとに対して相関演算を行うことにより、撮像素子３の撮像面上における、第１の像と第２の像とのｘ方向の位置のずれ量である像ズレ量を検出し焦点検出処理を行うが、その演算方法は周知であるので説明は省略する。
【0027】
第１画素Ｐおよび第２画素Ｑに配置されているカラーフィルタ２３は、上述の青色光、緑色光または赤色光のいずれかを優先的に透過するカラーフィルタであっても良く、上述の青色光、緑色光及び赤色光のいずれか２色の光を優先的に透過するカラーフィルタであっても良く、可視光の全域を透過するフィルタまたは赤外線を透過するフィルタであっても良い。
【0028】
ところで、撮像素子３内には複数の第１画素行１４および第２画素行１５が配置されており、それぞれの第１画素行１４および第２画素行１５の中にも複数の第１画素Ｐまたは第２画素Ｑが配置されている。従って、焦点検出処理に際し、撮像素子３から出力され撮像制御部４に転送されるデータの量が大きくなるとともに、データ転送および焦点検出処理に必要な電力も大きくなる。
【0029】
そこで、第１実施形態に撮像素子３においては、複数の第１画素Ｐおよび第２画素Ｑから出力される信号の一部を加算することにより、撮像制御部４に転送すべきデータの量を削減し、撮像素子３および撮像制御部４における消費電力の削減を図っている。
【0030】
図４は、撮像素子３に含まれる読出部１２と、加算部１３と、複数の第１画素行１４（１４ａ～１４ｅ）および第２画素行１５（１５ａ～１５ｅ）に含まれる複数の第１画素Ｐおよび第２画素Ｑの一部とを抜き出して、模式的に示した図である。図４においては、第１画素行１４および第２画素行１５以外の行に含まれる画素１０は、図示を省略している。
図４には、識別のために、信号線１１および画素１０の列アドレス（ｘ方向のアドレス）を示す符号（左端から順にＬａ、Ｌｂ、Ｌｃ・・・、Ｌｒ）を付している。
図４には、識別のために、信号線１１および画素１０の列アドレス（ｘ方向のアドレス）を示す符号（左端から順にＬａ、Ｌｂ、Ｌｃ・・・、Ｌｒ）を付している。
【0031】
第１実施形態の撮像素子３においては、加算部１３は、第１画素行１４ａ～１４ｅのそれぞれの中の画素群Ｐａ１～Ｐａ３、Ｐｂ１～Ｐｂ２、Ｐｃ１～Ｐｃ２、Ｐｄ１～Ｐｄ２、Ｐｅ１～Ｐｅ３にそれぞれ含まれる、ｘ方向に並んで配置されている３個または４個の第１画素Ｐから出力される信号をそれぞれ加算する。
【0032】
さらに、加算部１３は、第２画素行１５ａ～１５ｅのそれぞれの中の画素群Ｑａ１～Ｑａ３、Ｑｂ１～Ｑｂ２、Ｑｃ１～Ｑｃ２、Ｑｄ１～Ｑｄ２、Ｑｅ１～Ｑｅ３にそれぞれ含まれる、ｘ方向に並んで配置されている３個または４個の第２画素Ｑから出力される信号をそれぞれ加算する。
これにより、加算部１３は、撮像制御部４に転送すべきデータの量を削減する。
なお、加算部１３における信号の加算の詳細については後述する。
これにより、加算部１３は、撮像制御部４に転送すべきデータの量を削減する。
なお、加算部１３における信号の加算の詳細については後述する。
【0033】
それぞれの画素群Ｐａ１～Ｐｅ３、Ｑａ１～Ｑｅ３のｘ方向の位置は、第１画素行１４ａ～１４ｅおよび第２画素行１５ａ～１５ｅのそれぞれのｙ方向の位置に応じて異なる。
第１の第１画素行１４ａにおいては、画素群Ｐａ１は、それぞれ列アドレスＬａ、Ｌｃ、Ｌｅにある３つの第１画素Ｐを含む。画素群Ｐａ２は、画素群Ｐａ１に対して６列アドレスだけ＋ｘ方向に離れた位置に配置され、それぞれ列アドレスＬｇ、Ｌｉ、Ｌｋにある３つの第１画素Ｐを含む。画素群Ｐａ３は、画素群Ｐａ２に対して６列アドレスだけ＋ｘ方向に離れた位置に配置され、それぞれ列アドレスＬｍ、Ｌｏ、Ｌｑにある３つの第１画素Ｐを含む。
第１の第１画素行１４ａにおいては、画素群Ｐａ１は、それぞれ列アドレスＬａ、Ｌｃ、Ｌｅにある３つの第１画素Ｐを含む。画素群Ｐａ２は、画素群Ｐａ１に対して６列アドレスだけ＋ｘ方向に離れた位置に配置され、それぞれ列アドレスＬｇ、Ｌｉ、Ｌｋにある３つの第１画素Ｐを含む。画素群Ｐａ３は、画素群Ｐａ２に対して６列アドレスだけ＋ｘ方向に離れた位置に配置され、それぞれ列アドレスＬｍ、Ｌｏ、Ｌｑにある３つの第１画素Ｐを含む。
【0034】
第１の第２画素行１５ａにおいては、画素群Ｑａ１は、それぞれ列アドレスＬａ、Ｌｃ、Ｌｅにある３つの第２画素Ｑを含む。画素群Ｑａ２は、画素群Ｑａ１に対して６列アドレスだけ＋ｘ方向に離れた位置に配置され、それぞれ列アドレスＬｇ、Ｌｉ、Ｌｋにある３つの第２画素Ｑを含む。画素群Ｑａ３は、画素群Ｑａ２に対して６列アドレスだけ＋ｘ方向に離れた位置に配置され、それぞれ列アドレスＬｍ、Ｌｏ、Ｌｑにある３つの第２画素Ｑを含む。
すなわち、第１の第１画素行１４ａおよび第１の第２画素行１５ａにおいては、各画素群Ｐａ１～Ｐａ３、Ｑａ１～Ｑａ３はそれぞれ、Ｇ画素を挟んでｘ方向に連続して並ぶ３つの第１画素Ｐまたは第２画素Ｑを、重複することなく含んでいる。
すなわち、第１の第１画素行１４ａおよび第１の第２画素行１５ａにおいては、各画素群Ｐａ１～Ｐａ３、Ｑａ１～Ｑａ３はそれぞれ、Ｇ画素を挟んでｘ方向に連続して並ぶ３つの第１画素Ｐまたは第２画素Ｑを、重複することなく含んでいる。
【0035】
第２の第１画素行１４ｂにおいては、画素群Ｐｂ１は、それぞれ列アドレスＬａ、Ｌｃ、Ｌｅ、Ｌｇにある４つの第１画素Ｐを含む。画素群Ｐｂ２は、画素群Ｐｂ１に対して６列アドレスだけ＋ｘ方向に離れた位置に配置され、それぞれ列アドレスＬｇ、Ｌｉ、Ｌｋ、Ｌｍにある４つの第１画素Ｐを含む。画素群Ｐｂ３については、画素群Ｐｂ２に対して６列アドレスだけ＋ｘ方向に離れた位置に配置され、それぞれ列アドレスＬｍ、Ｌｏ、Ｌｑにある３つの第１画素Ｐと、図４には不図示だが第２の第１画素行１４ｂ内のさらに１つの第１画素Ｐとを含む。
【0036】
第２の第２画素行１５ｂにおいては、画素群Ｑｂ１は、それぞれ列アドレスＬａ、Ｌｃ、Ｌｅ、Ｌｇにある４つの第２画素Ｑを含む。画素群Ｑｂ２は、画素群Ｑｂ１に対して６列アドレスだけ＋ｘ方向に離れた位置に配置され、それぞれ列アドレスＬｇ、Ｌｉ、Ｌｋ、Ｌｍにある４つの第２画素Ｑを含む。画素群Ｑｂ３は、画素群Ｑｂ２に対して６列アドレスだけ＋ｘ方向に離れた位置に配置され、それぞれ列アドレスＬｍ、Ｌｏ、Ｌｑにある３つの第２画素Ｑと、図４には不図示だが第２の第２画素行１５ｂ内のさらに１つの第２画素Ｑとを含む。
【0037】
すなわち、第２の第１画素行１４ｂおよび第２の第２画素行１５ｂにおいては、各画素群Ｐｂ１～Ｐｂ３、Ｑｂ１～Ｑｂ３はそれぞれ、Ｇ画素を挟んでｘ方向に連続して並ぶ４つの第１画素Ｐまたは第２画素Ｑを含む。そして、各画素群Ｐｂ１～Ｐｂ３、Ｑｂ１～Ｑｂ３に含まれるｘ方向の両端の第１画素Ｐまたは第２画素Ｑは、ｘ方向に隣接する他の画素群にも重複して含まれている。
【0038】
第３の第１画素行１４ｃおよび第３の第２画素行１５ｃにおける画素群Ｐｃ１～Ｐｃ２、Ｑｃ１～Ｑｃ２の配置は、それぞれ第２の第１画素行１４ｂおよび第２の第２画素行１５ｂにおける各画素群Ｐｂ１～Ｐｂ２、Ｑｂ１～Ｑｂ２が、２アドレスだけ＋ｘ方向にシフトしたものと同じである。
【0039】
また、第４の第１画素行１４ｄおよび第４の第２画素行１５ｄにおける画素群Ｐｄ１～Ｐｄ２、Ｑｄ１～Ｑｄ２の配置は、それぞれ第２の第１画素行１４ｂおよび第２の第２画素行１５ｂにおける各画素群Ｐｂ１～Ｐｂ２、Ｑｂ１～Ｑｂ２が、２アドレスだけ＋ｘ方向にシフトしたものと同じである。
【0040】
第５の第１画素行１４ｅおよび第５の第２画素行１５ｅにおける画素群Ｐｅ１～Ｐｅ３、Ｑｅ１～Ｑｅ３の配置は、それぞれ上述の第１の第１画素行１４ａおよび第１の第２画素行１５ａにおける画素群Ｐａ１～Ｐａ３、Ｑａ１～Ｑａ３の配置と同じである。
すなわち、第１実施形態の撮像素子３においては、複数の第１画素行１４および第２画素行１５は、ｙ方向に、それぞれの４行毎に同じ画素群の配置を繰り返す。
従って、第５の第１画素行１４ｅおよび第５の第２画素行１５ｅは、第１の第１画素行１４ａおよび第１の第２画素行１５ａと等価なものと考えて良い。
すなわち、第１実施形態の撮像素子３においては、複数の第１画素行１４および第２画素行１５は、ｙ方向に、それぞれの４行毎に同じ画素群の配置を繰り返す。
従って、第５の第１画素行１４ｅおよび第５の第２画素行１５ｅは、第１の第１画素行１４ａおよび第１の第２画素行１５ａと等価なものと考えて良い。
【0041】
上述のように、図４は、複数のＡＦ画素の一部を抜き出して示したものであり、第５の第２画素行１５ｅよりも－ｙ側には、第２の第１画素行１４ｂ、第２の第２画素行１５ｂ、第３の第１画素行１４ｃ、第３の第２画素行１５ｃ等が、循環的に配置されている。
また、第１画素行１４ａ～１４ｅおよび第２画素行１５ａ～１５ｅのいずれについても、図４に示したｘ方向の範囲よりも広い範囲に、上述の配置と同様に複数の画素群が配置されている。
なお、図４に示した第１画素行１４ａ～１４ｅおよび第２画素行１５ａ～１５ｅ内のＧ画素が形成する画素群Ｈａ２～Ｈｅ３、および画素群Ｊａ２～Ｊｅ３については、後述する変形例１において説明する。
また、第１画素行１４ａ～１４ｅおよび第２画素行１５ａ～１５ｅのいずれについても、図４に示したｘ方向の範囲よりも広い範囲に、上述の配置と同様に複数の画素群が配置されている。
なお、図４に示した第１画素行１４ａ～１４ｅおよび第２画素行１５ａ～１５ｅ内のＧ画素が形成する画素群Ｈａ２～Ｈｅ３、および画素群Ｊａ２～Ｊｅ３については、後述する変形例１において説明する。
【0042】
以下、図５を参照して、加算部１３における信号の加算について説明する。
図５は、第１画素Ｐから出力される信号の加算について説明する図である。なお、第２画素Ｑから出力される信号の加算は、第１画素Ｐから出力される信号の加算と基本的に同様であるので、説明を省略する。
図５は、第１画素Ｐから出力される信号の加算について説明する図である。なお、第２画素Ｑから出力される信号の加算は、第１画素Ｐから出力される信号の加算と基本的に同様であるので、説明を省略する。
【0043】
図２および図４に示した撮像素子３において、第１画素Ｐが出力する信号は、制御部８が生成する制御信号により、一例として＋ｙ方向端の第１画素行１４ａ内の第１画素Ｐから、－ｙ方向側の第１画素行１４ｂ～１４ｅ内の第１画素Ｐの順に、読出部１２に出力される。読出部１２は、第１画素Ｐから読み出された信号を、順次Ａ／Ｄ変換して、加算部１３に出力する。各第１画素行１４ａ～１４ｅのそれぞれの中の複数の第１画素Ｐが出力する信号は、画素行毎にほぼ同時に加算部１３に出力される。
【0044】
図５（ａ）は、加算部１３が、第１の第１画素行１４ａに配置された第１画素Ｐから出力された信号を加算する状態を示している。加算部１３に設けられたメモリー回路等の記憶部１６は、各画素１０から出力され読出部１２（図５（ａ）には不図示）でＡ／Ｄ変換され、各信号線１１を介して入力されたデジタル信号を、一時的に記憶する。
記憶部１６に記憶されたデジタル信号は加算部１３内の乗算回路１７に入力され、乗算回路１７により所定の重み係数が乗算され、加算回路１８に出力される。
記憶部１６に記憶されたデジタル信号は加算部１３内の乗算回路１７に入力され、乗算回路１７により所定の重み係数が乗算され、加算回路１８に出力される。
【0045】
図５（ａ）に示した第１の第１画素行１４ａの信号を加算する場合には、第１画素Ｐ１からの信号を処理する各乗算回路１７は、各信号に４の重み係数を乗算する（４倍する）。一方、Ｇ画素からの信号を処理する各乗算回路１７は信号としてゼロを出力する。乗算回路１７が信号として０を出力する状態を、図５および図６では符号ｘｘを付加して示している。
加算回路１８は、画素群Ｐａ１～Ｐａ３のそれぞれに含まれる第１画素Ｐからの信号をそれぞれ加算して出力信号ＳＰａ１～ＳＰａ３を生成し、出力部９に出力する。
加算回路１８は、画素群Ｐａ１～Ｐａ３のそれぞれに含まれる第１画素Ｐからの信号をそれぞれ加算して出力信号ＳＰａ１～ＳＰａ３を生成し、出力部９に出力する。
【0046】
図５（ｂ）および図５（ｃ）は、加算部１３が、第２の第１画素行１４ｂに配置されたＡＦ画素である第１画素Ｐから出力された信号を加算する状態を示している。図５（ａ）に示した場合と同様に、各画素１０から出力され記憶部１６に記憶されたデジタル信号は、乗算回路１７により所定の重み係数が乗算され、加算回路１８に出力される。第２の第１画素行１４ｂの第１画素Ｐから出力された信号を加算する場合、加算回路１８は、図４に示した画素群Ｐｂ１～Ｐｂ３のそれぞれに含まれる第１画素Ｐからの信号をそれぞれ加算して出力信号ＳＰｂ１～ＳＰｂ３を生成し、出力部９に出力する。
【0047】
ただし、上述したとおり、第２の第１画素行１４ｂにおいては、各画素群Ｐｂ１～Ｐｂ３に含まれるｘ方向の両端にある列アドレスＬａ、Ｌｍ、Ｌｐ上の第１画素Ｐは、ｘ方向に隣接する他の画素群にも重複して含まれている。そこで、一例として、乗算回路１７による重み係数の乗算と加算回路１８による加算を、ｘ方向の奇数番目の画素群Ｐｂ１等と、偶数番目の画素群Ｐｂ２等との、２回に分割して行う。
【0048】
加算部１３は、初めに第２の第１画素行１４ｂの全ての第１画素Ｐから出力された信号を、記憶部１６に記憶する。
続いて、加算部１３は、まず図５（ｂ）に示したように、ｘ方向の奇数番目の画素群である画素群Ｐｂ１および画素群Ｐｂ３等に含まれる第１画素Ｐから出力された信号をそれぞれ加算する。このとき、乗算回路１７は、複数の画素群Ｐｂ１～Ｐｂ３に重複して含まれない第１画素Ｐから出力された信号には４の重み係数を乗算する。
続いて、加算部１３は、まず図５（ｂ）に示したように、ｘ方向の奇数番目の画素群である画素群Ｐｂ１および画素群Ｐｂ３等に含まれる第１画素Ｐから出力された信号をそれぞれ加算する。このとき、乗算回路１７は、複数の画素群Ｐｂ１～Ｐｂ３に重複して含まれない第１画素Ｐから出力された信号には４の重み係数を乗算する。
【0049】
一方で、乗算回路１７は、画素群Ｐｂ１および画素群Ｐｂ３等のｘ方向の奇数番目の画素群の－ｘ側の端にあり、複数の画素群Ｐｂ１～Ｐｂ３等に重複して含まれる列アドレスＬａ、Ｌｍにある第１画素Ｐから出力された信号に対しては、１の重み係数を乗算する。また、乗算回路１７は、画素群Ｐｂ１の＋ｘ側の端にあり、複数の画素群Ｐｂ１、Ｐｂ２に重複して含まれる列アドレスＬｇにある第１画素Ｐから出力された信号に対しては、３の重み係数を乗算する。
【0050】
また、Ｇ画素からの信号を処理する各乗算回路１７は信号としてゼロを出力する。
加算回路１８は、画素群Ｐｂ１、Ｐｂ３のそれぞれに含まれる第１画素Ｐからの信号をそれぞれ加算して出力信号ＳＰｂ１および出力信号ＳＰｂ３を生成し、出力部９に出力する。
加算回路１８は、画素群Ｐｂ１、Ｐｂ３のそれぞれに含まれる第１画素Ｐからの信号をそれぞれ加算して出力信号ＳＰｂ１および出力信号ＳＰｂ３を生成し、出力部９に出力する。
【0051】
続いて、加算部１３は、図５（ｃ）に示したように、ｘ方向の偶数番目の画素群Ｐｂ２等に含まれる第１画素Ｐから出力された信号を加算する。このときにも、乗算回路１７は、その信号が複数の画素群Ｐｂ１～Ｐｂ３に重複して含まれる第１画素Ｐからの信号か否かに基づいて、上述と同様に異なる重み係数を乗算する。また、Ｇ画素からの信号を処理する各乗算回路１７は信号としてゼロを出力する。
加算回路１８は、画素群Ｐｂ２に含まれる第１画素Ｐからの信号を加算して出力信号ＳＰｂ２を生成し、出力部９に出力する。
加算回路１８は、画素群Ｐｂ２に含まれる第１画素Ｐからの信号を加算して出力信号ＳＰｂ２を生成し、出力部９に出力する。
【0052】
図６（ａ）および図６（ｂ）は、加算部１３が、第３の第１画素行１４ｃに配置されたＡＦ画素である第１画素Ｐから出力された信号を加算する状態を示している。図４に示したとおり、第３の第１画素行１４ｃにおいても、各画素群Ｐｃ１～Ｐｃ２に含まれるｘ方向の両端にある列アドレスＬｃ、Ｌｉ、Ｌｏ上の第１画素Ｐは、ｘ方向に隣接する他の画素群にも重複して含まれている。そこで、上述の第２の第１画素行１４ｂの場合と同様に、一例として、乗算回路１７による重み係数の乗算と加算回路１８による加算とを、ｘ方向の奇数番目の画素群Ｐｃ１等と、偶数番目の画素群Ｐｃ２等との、２回に分割して行う。
【0053】
加算部１３は、初めに第３の第１画素行１４ｃの全ての第１画素Ｐから出力された信号を、記憶部１６に記憶する。
図６（ａ）は、ｘ方向の奇数番目の画素群である画素群Ｐｃ１等に含まれる第１画素Ｐから出力された信号の加算を説明する図である。このとき、乗算回路１７は、複数の画素群Ｐｃ１～Ｐｃ２等に重複して含まれない列アドレスＬｅおよび列アドレスＬｇにある第１画素Ｐから出力された信号には４の重み係数を乗算する。
図６（ａ）は、ｘ方向の奇数番目の画素群である画素群Ｐｃ１等に含まれる第１画素Ｐから出力された信号の加算を説明する図である。このとき、乗算回路１７は、複数の画素群Ｐｃ１～Ｐｃ２等に重複して含まれない列アドレスＬｅおよび列アドレスＬｇにある第１画素Ｐから出力された信号には４の重み係数を乗算する。
【0054】
一方で、乗算回路１７は、画素群Ｐｃ１等のｘ方向の奇数番目の画素群のｘ方向の両端にあり、複数の画素群Ｐｃ１～Ｐｃ２等に重複して含まれる列アドレスＬｃ、列アドレスＬｉおよび列アドレスＬｏにある第１画素Ｐから出力された信号に対しては、２の重み係数を乗算する。
また、Ｇ画素からの信号を処理する各乗算回路１７は信号としてゼロを出力する。
加算回路１８は、画素群Ｐｃ１に含まれる第１画素Ｐからの信号をそれぞれ加算して出力信号ＳＰｃ１を生成し、出力部９に出力する。
また、Ｇ画素からの信号を処理する各乗算回路１７は信号としてゼロを出力する。
加算回路１８は、画素群Ｐｃ１に含まれる第１画素Ｐからの信号をそれぞれ加算して出力信号ＳＰｃ１を生成し、出力部９に出力する。
【0055】
続いて、図６（ｂ）に示したように、ｘ方向の偶数番目の画素群である画素群Ｐｃ２等に含まれる第１画素Ｐから出力された信号を加算する。このとき、乗算回路１７は、複数の画素群Ｐｃ１～Ｐｃ２等に重複して含まれない列アドレスＬｊおよび列アドレスＬｍにある第１画素Ｐから出力された信号には４の重み係数を乗算する。
【0056】
一方で、乗算回路１７は、画素群Ｐｃ２等のｘ方向の偶数番目の画素群のｘ方向の両端にあり、複数の画素群Ｐｃ１～Ｐｃ２等に重複して含まれる列アドレスＬｃ、Ｌｉ、Ｌｏにある第１画素Ｐから出力された信号に対しては、２の重み係数を乗算する。
また、Ｇ画素からの信号を処理する各乗算回路１７は信号としてゼロを出力する。
加算回路１８は、画素群Ｐｃ２に含まれる第１画素Ｐからの信号をそれぞれ加算して出力信号ＳＰｃ２を生成し、出力部９に出力する。
また、Ｇ画素からの信号を処理する各乗算回路１７は信号としてゼロを出力する。
加算回路１８は、画素群Ｐｃ２に含まれる第１画素Ｐからの信号をそれぞれ加算して出力信号ＳＰｃ２を生成し、出力部９に出力する。
【0057】
図６（ｃ）および図６（ｄ）は、加算部１３が、第４の第１画素行１４ｄに配置されたＡＦ画素である第１画素Ｐから出力された信号を加算する状態を示している。なお、図６（ｃ）および図６（ｄ）は、図６（ａ）および図６（ｂ）に示した部分に比べて、２アドレスだけ＋ｘ方向にシフトした部分（画素１０、記憶部１６等）を示している。
【0058】
図４に示したとおり、第４の第１画素行１４ｄにおいても、各画素群Ｐｄ１～Ｐｄ２等に含まれるｘ方向の両端にある列アドレスＬｅ、Ｌｋ、Ｌｑ上の第１画素Ｐは、ｘ方向に隣接する他の画素群にも重複して含まれている。そこで、上述の第２の第１画素行１４ｂの場合と同様に、一例として、乗算回路１７による重み係数の乗算と加算回路１８による加算とを、ｘ方向の奇数番目の画素群Ｐｄ１等と、偶数番目の画素群Ｐｄ２等との、２回に分割して行う。
【0059】
加算部１３は、初めに第４の第１画素行１４ｄの全ての第１画素Ｐから出力された信号を、記憶部１６に記憶する。
図６（ｃ）は、ｘ方向の奇数番目の画素群である画素群Ｐｄ１等に含まれる第１画素Ｐから出力された信号の加算を説明する図である。このとき、乗算回路１７は、画素群Ｐｄ１等の中にあり、複数の画素群Ｐｄ１～Ｐｄ２等に重複して含まれない列アドレスＬｇおよび列アドレスＬｉにある第１画素Ｐから出力された信号には４の重み係数を乗算する。
図６（ｃ）は、ｘ方向の奇数番目の画素群である画素群Ｐｄ１等に含まれる第１画素Ｐから出力された信号の加算を説明する図である。このとき、乗算回路１７は、画素群Ｐｄ１等の中にあり、複数の画素群Ｐｄ１～Ｐｄ２等に重複して含まれない列アドレスＬｇおよび列アドレスＬｉにある第１画素Ｐから出力された信号には４の重み係数を乗算する。
【0060】
一方で、乗算回路１７は、画素群Ｐｄ１等のｘ方向の奇数番目の画素群の－ｘ側の端にあり、複数の画素群Ｐｄ１等に重複して含まれる列アドレスＬｅおよび列アドレスＬｑにある第１画素Ｐから出力された信号に対しては３の重み係数を乗算する。そして、画素群Ｐｄ１等の＋ｘ側の端にあり、複数の画素群Ｐｄ１～Ｐｄ２等に重複して含まれる列アドレスＬｋにある第１画素Ｐから出力された信号に対しては１の重み係数を乗算する。
また、Ｇ画素からの信号を処理する各乗算回路１７は信号としてゼロを出力する。
加算回路１８は、画素群Ｐｄ１に含まれる第１画素Ｐからの信号をそれぞれ加算して出力信号ＳＰｄ１を生成し、出力部９に出力する。
また、Ｇ画素からの信号を処理する各乗算回路１７は信号としてゼロを出力する。
加算回路１８は、画素群Ｐｄ１に含まれる第１画素Ｐからの信号をそれぞれ加算して出力信号ＳＰｄ１を生成し、出力部９に出力する。
【0061】
続いて、図６（ｄ）に示したように、ｘ方向の偶数番目の画素群である画素群Ｐｄ２等に含まれる第１画素Ｐから出力された信号を加算する。このとき、乗算回路１７は、複数の画素群Ｐｄ１～Ｐｄ２等に重複して含まれない列アドレスＬｍおよび列アドレスＬｏにある第１画素Ｐから出力された信号には４の重み係数を乗算する。
【0062】
一方で、乗算回路１７は、画素群Ｐｄ２等のｘ方向の偶数番目の画素群の－ｘ側の端にあり、複数の画素群Ｐｄ１～Ｐｄ２等に重複して含まれる列アドレスＬｅ、Ｌｑにある第１画素Ｐから出力された信号に対しては１の重み係数を乗算する。そして、画素群Ｐｄ２等の＋ｘ側の端にあり、複数の画素群Ｐｄ２等に重複して含まれる列アドレスＬｑにある第１画素Ｐから出力された信号に対しては３の重み係数を乗算する。
また、Ｇ画素からの信号を処理する各乗算回路１７は信号としてゼロを出力する。
加算回路１８は、画素群Ｐｄ２に含まれる第１画素Ｐからの信号をそれぞれ加算して出力信号ＳＰｄ２を生成し、出力部９に出力する。
また、Ｇ画素からの信号を処理する各乗算回路１７は信号としてゼロを出力する。
加算回路１８は、画素群Ｐｄ２に含まれる第１画素Ｐからの信号をそれぞれ加算して出力信号ＳＰｄ２を生成し、出力部９に出力する。
【0063】
以上では、各第１画素行１４ａ～１４ｅ内でｘ方向に並ぶ２個程度の画素群Ｐａ１～Ｐｄ２に含まれる第１画素Ｐから出力される信号の加算について説明した。ただし、上述したとおり、画素群Ｐａ１～Ｐｄ２等は、図４に示したｘ方向の範囲よりも広い範囲に配置されており、加算部１３は、図４に示されていない画素群に含まれる第１画素Ｐから出力される信号に対しても、上述と同様の加算処理を行う。
【0064】
加算部１３は、上述したように、第２画素Ｑから出力され、信号線１１および読出部１２を介して加算部１３に入力される信号に対しても、上述の第１画素Ｐから出力される信号の加算処理と同様の加算処理を行う。
【0065】
また、以上の説明では、複数の画素群Ｐｂ１～Ｐｄ３等に重複して含まれる第１画素Ｐが存在する場合には、乗算回路１７による重み係数の乗算と加算回路１８による加算とを、２回に分割して行うものとした。しかし、乗算回路１７および加算回路１８を複数備える等により、１回の演算でこれを行っても良い。
また、上述の乗算演算および加算演算は、上述の乗算回路１７および加算回路１８によるハードウエアに依ってではなく、マイクロプロセッサとソフトウエアにより、ソフトウエア的に実行されても良い。
また、上述の乗算演算および加算演算は、上述の乗算回路１７および加算回路１８によるハードウエアに依ってではなく、マイクロプロセッサとソフトウエアにより、ソフトウエア的に実行されても良い。
【0066】
図７は、第１画素Ｐから出力され、加算部１３により各画素群Ｐａ１～Ｐｄ３毎に加算された各出力信号ＳＰａ１～ＳＰｄ２に対応するｘ方向のアドレスについて説明する図である。
図７（ａ）は、図４と同様に、信号線１１、読出部１２、加算部１３と、第１画素行１４ａ～１４ｄにそれぞれ配置されている第１画素Ｐと画素群Ｐａ１～Ｐｄ２とを示している。
図７（ａ）は、図４と同様に、信号線１１、読出部１２、加算部１３と、第１画素行１４ａ～１４ｄにそれぞれ配置されている第１画素Ｐと画素群Ｐａ１～Ｐｄ２とを示している。
【0067】
図７（ｂ）は、横軸をｘ方向のアドレスを表す数直線とし、縦軸を加算部１３が各画素群Ｐａ１～Ｐｄ２内の第１画素Ｐからの信号を加算して得られた出力信号ＳＰａ１～ＳＰｄ２の大きさとして示した図であり、第１信号ＳＰを表している。
図７（ｂ）においては、上述の列アドレスＬａのｘ座標を横軸の数直線の原点（ｘ＝０）とし、各列アドレスＬａ～列アドレスＬｒ間のｘ方向の間隔を１としている。
なお、第２画素行１５ａ～１５ｄに含まれる第２画素Ｑが出力する信号を加算して得られる第２信号ＳＱ（不図示）については、第１信号ＳＰと同様であるので、説明を省略する。
図７（ｂ）においては、上述の列アドレスＬａのｘ座標を横軸の数直線の原点（ｘ＝０）とし、各列アドレスＬａ～列アドレスＬｒ間のｘ方向の間隔を１としている。
なお、第２画素行１５ａ～１５ｄに含まれる第２画素Ｑが出力する信号を加算して得られる第２信号ＳＱ（不図示）については、第１信号ＳＰと同様であるので、説明を省略する。
【0068】
上述のとおり、出力信号ＳＰａ１は、画素群Ｐａ１中のそれぞれ列アドレスＬａ（ｘ＝０）、Ｌｃ（ｘ＝２）、Ｌｅ（ｘ＝４）にある３つの第１画素Ｐの出力に、それぞれ４の等しい重み係数を乗算して加算したものである。従って、加算された３つの第１画素Ｐの重心位置は、それぞれの第１画素Ｐの列アドレスの平均値のｘ＝２であり、出力信号ＳＰａ１は、第１信号ＳＰのｘ＝２における値となる。
【0069】
一方、出力信号ＳＰｂ１は、画素群Ｐｂ１中のそれぞれ列アドレスＬａ（ｘ＝０）、Ｌｃ（ｘ＝２）、Ｌｅ（ｘ＝４）、Ｌｇ（ｘ＝６）にある４つの第１画素Ｐの出力に、順に、１、４、４、３の重み係数を乗算して加算したものである。従って、加算された４つの第１画素Ｐの重心位置は、（０×１＋２×４＋４×４＋６×３）／（１＋４＋４＋３）＝３．５であり、出力信号ＳＰｂ１は、第１信号ＳＰのｘ＝３．５における値となる。
【0070】
出力信号ＳＰｃ１は、画素群Ｐｃ１中のそれぞれ列アドレスＬｃ（ｘ＝２）、Ｌｅ（ｘ＝４）、Ｌｇ（ｘ＝６）、Ｌｉ（ｘ＝８）にある４つの第１画素Ｐの出力に、順に、２、４、４、２の重み係数を乗算して加算したものである。従って、加算された４つの第１画素Ｐの重心位置は、（２×２＋４×４＋６×４＋８×２）／（２＋４＋４＋２）＝５であり、出力信号ＳＰｃ１は、第１信号ＳＰのｘ＝５における値となる。
【0071】
また、出力信号ＳＰｄ１は、画素群Ｐｄ１中のそれぞれ列アドレスＬｅ（ｘ＝４）、Ｌｇ（ｘ＝６）、Ｌｉ（ｘ＝８）、Ｌｋ（ｘ＝１０）にある４つの第１画素Ｐの出力に、順に、３、４、４、１の重み係数を乗算して加算したものである。従って、加算された４つの第１画素Ｐの重心位置は、（４×３＋６×４＋８×４＋１０×１）／（３＋４＋４＋１）＝６．５であり、出力信号ＳＰｄ１は、第１信号ＳＰのｘ＝６．５における値となる。
【0072】
なお、出力信号ＳＰａ２は、画素群Ｐａ１からｘ方向に６アドレスだけ離れた画素群Ｐａ２中の３つの第１画素Ｐからの出力を、出力信号ＳＰａ１と同じ重み係数を乗算して加算信号である。従って、出力信号ＳＰａ２において加算された３つの第１画素Ｐの重心位置は、出力信号ＳＰａ１の第１画素Ｐの重心位置（ｘ＝２）に６が加算されたｘ＝８となる。
出力信号ＳＰｂ２～ＳＰｄ２において加算された４つの第１画素Ｐの重心位置も、同様に、出力信号ＳＰｂ１～ＳＰｄ１における重心位置に６が加算された値となる。
出力信号ＳＰｂ２～ＳＰｄ２において加算された４つの第１画素Ｐの重心位置も、同様に、出力信号ＳＰｂ１～ＳＰｄ１における重心位置に６が加算された値となる。
【0073】
以上で説明したとおり、第１実施形態の撮像素子３においては、出力信号ＳＰａ１～ＳＰｄ２において加算された３つまたは４つの第１画素Ｐのｘ方向の重心位置は、それぞれの間隔が画素間隔の１．５倍の等間隔となる。これは、加算部１３における各画素群Ｐａ１～Ｐｄ３の第１画素Ｐからの信号の加算における重み係数を上述のように設定していることによる。
この結果、出力信号ＳＰａ１～ＳＰｄ２がｘ方向に等間隔で並ぶので、第１信号ＳＰは、相関演算等のｘ方向の位置についての算出を行うための信号として使用しやすい信号となる。
この結果、出力信号ＳＰａ１～ＳＰｄ２がｘ方向に等間隔で並ぶので、第１信号ＳＰは、相関演算等のｘ方向の位置についての算出を行うための信号として使用しやすい信号となる。
【0074】
また、ｘ方向に２アドレスの間隔で並ぶ３つまたは４つの第１画素Ｐの信号を加算しているにも関わらず、データ点のｘ方向の間隔が１．５アドレスであるデータ列として、すなわちｘ方向に比較的密な間隔のデータ列として、第１信号ＳＰを取り出すことができる。これは、４つの第１画素行１４ａ～１４ｄのｙ方向の位置に従って、画素群Ｐａ１～Ｐｄ１、Ｐａ２～Ｐｄ２の配置をそれぞれ変更していることによるものである。
【0075】
撮像制御部４は、撮像素子３の出力部９から出力される第１信号ＳＰおよび第２信号ＳＱを用いて周知の相関演算等を行い、撮像素子３に形成されている像の結像状態を検出する。撮像制御部４は検出部であるともいえる。
撮像制御部４は、第１信号ＳＰおよび第２信号ＳＱも元となる信号を出力した第１画素Ｐおよび第２画素Ｑの位置情報を使用して、像の結像状態を検出しても良い。
撮像制御部４は、第１信号ＳＰおよび第２信号ＳＱも元となる信号を出力した第１画素Ｐおよび第２画素Ｑの位置情報を使用して、像の結像状態を検出しても良い。
【0076】
一例として、第１画素Ｐおよび第２画素Ｑが出力した信号が加算部１３により加算された第１信号ＳＰおよび第２信号ＳＱのデータ点の間隔が、第１画素Ｐまたは第２画素Ｑの実際の間隔の何倍になっているかの情報に基づいて、像の結像状態を検出しても良い。
また、撮像制御部４は、加算部１３による加算の際の重み係数の関する情報も用いて、撮像素子３に形成されている像の結像状態を検出しても良い。
これらの情報は、例えば定期的に撮像素子３から撮像制御部４に出力されても良い。
また、撮像制御部４は、加算部１３による加算の際の重み係数の関する情報も用いて、撮像素子３に形成されている像の結像状態を検出しても良い。
これらの情報は、例えば定期的に撮像素子３から撮像制御部４に出力されても良い。
【0077】
なお、加算部１３において、画素群Ｐａ１～Ｐｄ３、Ｑａ１～Ｑｄ３内の第１画素Ｐおよび第２画素Ｑからの信号を加算する際の重み係数は、上述の値に限られるものではなく、他の値であっても良い。それぞれの重み係数も整数に限らず、小数や分数であっても良い。
この場合、各画素群Ｐａ１～Ｐｄ３、Ｑａ１～Ｑｄ３において、使用する重み係数の総和を、上記と同様にそれぞれ等しくしても良い。また、各画素群Ｐａ１～Ｐｄ３、Ｑａ１～Ｑｄ３に含まれる第１画素Ｐおよび第２画素Ｑの重心位置が、上記と同様にｘ方向に等間隔に配置されるように、重み係数を設定しても良い。
この場合、各画素群Ｐａ１～Ｐｄ３、Ｑａ１～Ｑｄ３において、使用する重み係数の総和を、上記と同様にそれぞれ等しくしても良い。また、各画素群Ｐａ１～Ｐｄ３、Ｑａ１～Ｑｄ３に含まれる第１画素Ｐおよび第２画素Ｑの重心位置が、上記と同様にｘ方向に等間隔に配置されるように、重み係数を設定しても良い。
【0078】
あるいは、加算部１３において、画素群Ｐａ１～Ｐｄ３、Ｑａ１～Ｑｄ３内の第１画素Ｐおよび第２画素Ｑからの信号を加算する際の重み係数は、全て同じ値であってもよい。
各画素群Ｐａ１～Ｐｄ３、Ｑａ１～Ｑｄ３に含まれる第１画素Ｐまたは第２画素Ｑの数は、上述の３個または４個に限らず、５個または６個等の他の任意の個数であっても良い。
各画素群Ｐａ１～Ｐｄ３、Ｑａ１～Ｑｄ３に含まれる第１画素Ｐまたは第２画素Ｑの数は、第１画素行１４および第２画素行１５のｙ方向の位置に依らずに一定であっても良い。
各画素群Ｐａ１～Ｐｄ３、Ｑａ１～Ｑｄ３に含まれる第１画素Ｐまたは第２画素Ｑの数は、上述の３個または４個に限らず、５個または６個等の他の任意の個数であっても良い。
各画素群Ｐａ１～Ｐｄ３、Ｑａ１～Ｑｄ３に含まれる第１画素Ｐまたは第２画素Ｑの数は、第１画素行１４および第２画素行１５のｙ方向の位置に依らずに一定であっても良い。
【0079】
なお、上述の第１実施形態の撮像素子３においては、複数の第１画素行１４および第２画素行１５の間で、画素群Ｐａ１～Ｐｄ３、Ｑａ１～Ｑｄ３のｘ方向の位置が変化しない場合もあるものとした。しかし、これに限らず、複数の第１画素行１４および第２画素行１５において、そのｙ方向の位置が１つ変化した場合には、画素群Ｐａ１～Ｐｄ３、Ｑａ１～Ｑｄ３のｘ方向の位置を１画素分だけずらす構成としても良い。ここでの１画素分とは、第１画素Ｐまたは第２画素Ｑのｘ方向の配置の周期の１つ分であり、Ｇ画素もふくめて考えると、ｘ方向に画素１０の２画素分の長さとなる。
【0080】
以上において説明を省略したが、第１実施形態の撮像素子３においても、第１画素行１４および第２画素行１５以外の行に配置されている撮像画素（Ｒ画素、Ｇ画素、Ｂ画素）が生成した信号も、信号線１１、読出部１２、加算部１３を介して、出力部９から出力される。
【0081】
加算部１３は、撮像素子３の動作モードに応じて、撮像画素が出力した信号についても加算を行ってデータ量を削減しても良く、加算を行わなくても良い。
また、加算部１３は、撮像素子３の動作モードに応じて、第１画素Ｐおよび第２画素Ｑが出力した信号を加算せずに出力部９に出力しても良い。
また、加算部１３は、撮像素子３の動作モードに応じて、第１画素Ｐおよび第２画素Ｑが出力した信号を加算せずに出力部９に出力しても良い。
【0082】
なお、上述の第１実施形態の撮像素子３は、換言すれば、ｘ方向に並んだ複数の第１画素Ｐを備える第１の画素行（第１画素行１４ａ）と、ｘ方向に並んだ複数の前記第１画素を備える第２の画素行（第１画素行１４ｂ～１４ｄ）とを有している。さらに、第１の画素行（第１画素行１４ａ）と第２の画素行（第１画素行１４ｂ～１４ｄ）とは、ｙ方向の異なる位置に配置されている。そして、第１の画素行（第１画素行１４ａ）に配置された複数の第１画素Ｐのそれぞれは、第２の画素行（第１画素行１４ｂ～１４ｄ）に配置された複数の第１画素Ｐのいずれかと、ｘ方向の同じ位置に配置されている。
【0083】
（撮像素子の変形例１）
上述の第１実施形態においては、撮像素子３は、ＡＦ画素である第１画素Ｐおよび第２画素Ｑから出力される第１信号ＳＰおよび第２信号ＳＱ（不図示）を、結像状態の検出のための信号として出力するものとした。
しかし、撮像素子３は、第１画素行１４ａ～１４ｅおよび第２画素行１５ａ～１５ｅに含まれるＧ画素から出力される信号についても、結像状態の検出のための信号として出力しても良い。
上述の第１実施形態においては、撮像素子３は、ＡＦ画素である第１画素Ｐおよび第２画素Ｑから出力される第１信号ＳＰおよび第２信号ＳＱ（不図示）を、結像状態の検出のための信号として出力するものとした。
しかし、撮像素子３は、第１画素行１４ａ～１４ｅおよび第２画素行１５ａ～１５ｅに含まれるＧ画素から出力される信号についても、結像状態の検出のための信号として出力しても良い。
【0084】
図４に示したように、第１画素行１４ａ～１４ｅおよび第２画素行１５ａ～１５ｅには、ｘ方向に第１画素Ｐまたは第２画素Ｑに挟まれてＧ画素が配置されている。これらのＧ画素は、隣接する第１画素Ｐまたは第２画素Ｑとほぼ同じ像を受光する。ただし、第１画素Ｐまたは第２画素Ｑが、撮像光学系２の瞳面のうちの－ｘ側または＋ｘ側を通った光を優先的に受光するのに対し、Ｇ画素は、撮像光学系２の瞳面での通過位置に係わらず撮像光学系２を通過した光を受光する。
【0085】
従って、一例として、第１画素行１４ａ～１４ｅ内のＧ画素から出力される信号から、主に撮像光学系２の瞳面の－ｘ側を通過した光による第１信号ＳＰを減算することにより、第２信号ＳＱと同様に主に瞳面の＋ｘ側を通過した光による仮想の信号が得られる。
同様に、第２画素行１５ａ～１５ｅ内のＧ画素から出力される信号から、主に撮像光学系２の瞳面の＋ｘ側を通過した光による第２信号ＳＱを減算することにより、第１信号ＳＰと同様に主に瞳面の－ｘ側を通過した光による仮想の信号が得られる。
同様に、第２画素行１５ａ～１５ｅ内のＧ画素から出力される信号から、主に撮像光学系２の瞳面の＋ｘ側を通過した光による第２信号ＳＱを減算することにより、第１信号ＳＰと同様に主に瞳面の－ｘ側を通過した光による仮想の信号が得られる。
【0086】
変形例１の撮像素子３においては、加算部１３は、図４に示した第１画素行１４ａ～１４ｅ中の画素群Ｈａ２～Ｈｅ３のそれぞれ含まれるＧ画素からの出力信号についても、それぞれ加算する。以下、この加算された信号を第３信号と呼ぶ。また、加算部１３は、第２画素行１５ａ～１５ｅ中の画素群Ｊａ２～Ｊｅ３のそれぞれ含まれるＧ画素からの出力信号についても、それぞれ加算する。以下、この加算された信号を第４信号と呼ぶ。
【0087】
画素群Ｈａ２～Ｈｅ３、Ｊａ２～Ｊｅ３に含まれるそれぞれのＧ画素から出力される信号の加算については、上述の画素群Ｐａ１～Ｐｅ３にそれぞれ含まれる第１画素Ｐから出力される信号の加算と同様であるので、説明は省略する。
第３信号および第４信号も、第１信号ＳＰおよび第２信号ＳＱと同様に、データ点の間隔がｘ方向に１．５であるデータ列として得られる。
第３信号および第４信号も、第１信号ＳＰおよび第２信号ＳＱと同様に、データ点の間隔がｘ方向に１．５であるデータ列として得られる。
【0088】
なお、図４に示したように、第１画素行１４ａ～１４ｅの画素群Ｈａ２～Ｈｅ３に含まれる複数のＧ画素の、上述の重み係数を含めたｘ方向の重心位置は、画素群Ｐａ１～Ｐｅ３に含まれる複数の第１画素Ｐの重み係数を含めたｘ方向の重心位置に対し、それぞれ３アドレスだけ＋ｘ方向にずれている。また、第２画素行１５ａ～１５ｅの画素群Ｊａ２～Ｊｅ３に含まれる複数のＧ画素の、上述の重み係数を含めたｘ方向の重心位置は、画素群Ｑａ１～Ｑｅ３に含まれる複数の第２画素Ｑの重み係数を含めたｘ方向の重心位置に対し、それぞれ３アドレスだけ＋ｘ方向にずれている。
【0089】
このずれ量の３は、上述のデータ点の間隔の１．５の２倍（整数倍）である。従って、第３信号および第４信号を構成する各データ点のｘ方向のアドレス（ｘ座標）は、第１信号ＳＰおよび第２信号ＳＱを構成するデータ点のいずれかのｘ方向のアドレス（ｘ座標）と一致する。これにより、第３信号または第４信号から、第１信号ＳＰまたは第２信号ＳＱを減算する減算処理を、容易に行うことができる。
【0090】
変形例１の撮像素子３は、出力部９から上述の第１信号ＳＰおよび第２信号ＳＱに加えて、第３信号および第４信号を出力するものであっても良い。あるいは、出力部９から上述の第１信号ＳＰおよび第２信号ＳＱに加えて、第３信号から、第１信号ＳＰもしくは第２信号ＳＱを減算した信号、または第３信号から、第１信号ＳＰもしくは第２信号ＳＱを減算した信号を出力するものであっても良い。
変形例１の撮像素子３が、出力部９から上述の第１信号ＳＰおよび第２信号ＳＱに加えて、第３信号および第４信号を出力するものである場合、第３信号または第４信号から、第１信号ＳＰまたは第２信号ＳＱを減算する減算処理は、撮像制御部４で行えば良い。
変形例１の撮像素子３が、出力部９から上述の第１信号ＳＰおよび第２信号ＳＱに加えて、第３信号および第４信号を出力するものである場合、第３信号または第４信号から、第１信号ＳＰまたは第２信号ＳＱを減算する減算処理は、撮像制御部４で行えば良い。
【0091】
（撮像素子の変形例２）
上述の第１実施形態および変形例１においては、第１画素Ｐおよび第２画素Ｑは、いずれも本来のベイヤー配列においてＢ画素が配置されるべき位置、または、いずれも本来のベイヤー配列においてＲ画素が配置されるべき位置に配置されるものとした。
変形例２の撮像素子３においては、第１画素Ｐおよび第２画素Ｑの一部は、本来のベイヤー配列においてＢ画素が配置されるべき位置に配置され、第１画素Ｐおよび第２画素Ｑの残りの一部は、Ｒ画素が配置されるべき位置に配置される。変形例２の撮像素子３は、第１画素Ｐおよび第２画素Ｑの配置される位置が異なる以外は、上述の第１実施形態および変形例１の撮像素子３と同様であるので、以下では、第１画素Ｐおよび第２画素Ｑの配置についてのみ説明する。
上述の第１実施形態および変形例１においては、第１画素Ｐおよび第２画素Ｑは、いずれも本来のベイヤー配列においてＢ画素が配置されるべき位置、または、いずれも本来のベイヤー配列においてＲ画素が配置されるべき位置に配置されるものとした。
変形例２の撮像素子３においては、第１画素Ｐおよび第２画素Ｑの一部は、本来のベイヤー配列においてＢ画素が配置されるべき位置に配置され、第１画素Ｐおよび第２画素Ｑの残りの一部は、Ｒ画素が配置されるべき位置に配置される。変形例２の撮像素子３は、第１画素Ｐおよび第２画素Ｑの配置される位置が異なる以外は、上述の第１実施形態および変形例１の撮像素子３と同様であるので、以下では、第１画素Ｐおよび第２画素Ｑの配置についてのみ説明する。
【0092】
図８は、変形例２の撮像素子３上に配置された画素１０の一部を模式的に示す平面図である。
変形例２の撮像素子３においては、第１画素Ｐを含む第１画素行１４ａおよび第１画素行１４ｂ、および第２画素Ｑを含む第２画素行１５ａおよび第２画素行１５ｂは、ベイヤー配列においてＢ画素が配置されるべき行に配置されている。すなわち、第１画素行１４ａおよび第１画素行１４ｂ内の第１画素Ｐまたは第２画素Ｑから＋ｙ方向および－ｙ方向にそれぞれ２行ずれた位置には、Ｂ画素が配置されている。
変形例２の撮像素子３においては、第１画素Ｐを含む第１画素行１４ａおよび第１画素行１４ｂ、および第２画素Ｑを含む第２画素行１５ａおよび第２画素行１５ｂは、ベイヤー配列においてＢ画素が配置されるべき行に配置されている。すなわち、第１画素行１４ａおよび第１画素行１４ｂ内の第１画素Ｐまたは第２画素Ｑから＋ｙ方向および－ｙ方向にそれぞれ２行ずれた位置には、Ｂ画素が配置されている。
【0093】
しかし、第１画素Ｐを含む第１画素行１４ｚおよび第２画素Ｑを含む第２画素行１５ｚは、ベイヤー配列においてＲ画素が配置されるべき行に配置されている。すなわち、第１画素行１４ｚおよび第１画素行１４ｚ内の第１画素Ｐまたは第２画素Ｑから＋ｙ方向および－ｙ方向にそれぞれ２行ずれた位置には、Ｒ画素が配置されている。
この結果、本来のＢ画素が配置されるべき位置に配置された第１画素Ｐおよび第２画素Ｑと、本来のＲ画素が配置されるべき位置に配置された第１画素Ｐおよび第２画素Ｑとは、ｘ方向の異なる位置に配置されている。
この結果、本来のＢ画素が配置されるべき位置に配置された第１画素Ｐおよび第２画素Ｑと、本来のＲ画素が配置されるべき位置に配置された第１画素Ｐおよび第２画素Ｑとは、ｘ方向の異なる位置に配置されている。
【0094】
第１画素Ｐまたは第２画素Ｑを、本来のＢ画素が配置されるべき位置または本来のＲ画素が配置されるべき位置にのみ配置した場合、第１画素Ｐまたは第２画素Ｑは、ｘ方向の奇数番目の画素１０またはｘ方向の偶数番目の画素１０の位置にしか配置されない。このため、第１画素Ｐまたは第２画素Ｑのｘ方向の配置の周期は、画素１０の２画素分の間隔になる。
【0095】
変形例２の撮像素子３では、第１画素Ｐまたは第２画素Ｑの一部を、Ｂ画素が配置されるべき位置に、他の一部をＲ画素が配置されるべき位置に配置したため、第１画素Ｐまたは第２画素Ｑは、ｘ方向の奇数番目および偶数番目の画素１０のいずれにも配置される。
【0096】
換言すれば、変形例２の撮像素子３は、ｘ方向に並んだ複数の第１画素Ｐを備える第１の画素行（第１画素行１４ａ）と、ｘ方向に並んだ複数の第１画素Ｐを備える第２の画素行（第１画素行１４ｚ）とを有している。また、第１の画素行（第１画素行１４ａ）と第２の画素行（第１画素行１４ｚ）とは、ｙ方向の異なる位置に配置されている。そして、第１の画素行（第１画素行１４ａ）に配置された複数の第１画素Ｐのそれぞれは、第２の画素行（第１画素行１４ｚ）に配置された複数の第１画素Ｐのいずれとも、ｘ方向の異なる位置に配置されている。
【0097】
これにより、第１画素Ｐおよび第２画素Ｑのそれぞれのｘ方向の配置の周期を、全体として画素１０の１画素分の間隔にできる。例えば、第１画素行１４ａ内の複数の第１画素Ｐと第１画素行１４ｚ内の複数の第１画素Ｐとは、全体としてｘ方向に画素１０の１画素分の間隔で配置されている。
【0098】
変形例２の撮像素子３では、ＡＦ画素（第１画素Ｐ、第２画素Ｑ）のｘ方向の配置の間隔を縮小し、ＡＦ画素をｘ方向に高密度で配置できるので、より高精度に焦点検出を行うことができる。
【0099】
なお、加算部１３における、第１画素行１４ｚおよび第２画素行１５ｚ上の第１画素Ｐおよび第２画素Ｑが出力する信号の加算は、上述の第１画素行１４ａ～１４ｄおよび第２画素行１５ａ～１５ｄ上の第１画素Ｐおよび第２画素Ｑが出力する信号の加算と同様であるため、説明は省略する。
なお、変形例２の撮像素子３では、第１画素行１４ａ及び１４ｚにおいて、Ｘ方向に同じ位置に配置された画素が出力する信号を加算した場合にも、第１画素行１４ａと１４ｚとでＸ方向の重心位置が異なる加算信号を生成することができる。加算する信号を出力する第２画素行１５ａ、１５ｚにおいても同様である。
なお、変形例２の撮像素子３では、第１画素行１４ａ及び１４ｚにおいて、Ｘ方向に同じ位置に配置された画素が出力する信号を加算した場合にも、第１画素行１４ａと１４ｚとでＸ方向の重心位置が異なる加算信号を生成することができる。加算する信号を出力する第２画素行１５ａ、１５ｚにおいても同様である。
【0100】
（撮像素子の第２実施形態）
図９は、第２実施形態の撮像素子３に含まれる一部の画素１０ａのｘｚ断面を示す図である。第２実施形態の撮像素子３は、上述の第１実施形態の撮像素子３の画素１０とは画素１０ａの構造が異なっているが、他の構造の大部分は同様である。従って、以下では画素１０ａについて説明し、他の部分についての説明は適宜省略する。
図９は、第２実施形態の撮像素子３に含まれる一部の画素１０ａのｘｚ断面を示す図である。第２実施形態の撮像素子３は、上述の第１実施形態の撮像素子３の画素１０とは画素１０ａの構造が異なっているが、他の構造の大部分は同様である。従って、以下では画素１０ａについて説明し、他の部分についての説明は適宜省略する。
【0101】
第２実施形態の撮像素子３に含まれる画素１０ａは、１つのマイクロレンズ２４の下に、ｘ方向に分離した２つの光電変換部２１Ｐと光電変換部２１Ｑとを有している。すなわち、光電変換部２１Ｑは、光電変換部２１Ｐとは、マイクロレンズ２４の光軸に対してｘ方向の反対側に配置されている。また、それぞれの光電変換部２１Ｐ、２１Ｑが生成した信号を増幅等する増幅回路２２Ｐ、２２Ｑを有している。
画素１０ａは、いわゆる２ＰＤと呼ばれるタイプのＡＦ画素を構成している。なお、第２実施形態の撮像素子３に含まれる画素は、全てが画素１０ａのような２ＰＤであっても良く、一部が２ＰＤであっても良い。
画素１０ａは、いわゆる２ＰＤと呼ばれるタイプのＡＦ画素を構成している。なお、第２実施形態の撮像素子３に含まれる画素は、全てが画素１０ａのような２ＰＤであっても良く、一部が２ＰＤであっても良い。
【0102】
画素１０ａにおいては、光電変換部２１Ｐおよび増幅回路２２Ｐが第１実施形態における第１画素Ｐに対応し、光電変換部２１Ｑおよび増幅回路２２Ｑが第１実施形態における第２画素Ｑに対応している。すなわち、光電変換部２１Ｐは、図１に示した撮像光学系２の瞳面のうちの－ｘ側を通った光に対する感度が、＋ｘ側を通った光に対する感度よりも高い。一方、光電変換部２１Ｑは、図１に示した撮像光学系２の瞳面のうちの＋ｘ側を通った光に対する感度が、－ｘ側を通った光に対する感度よりも高い。
【0103】
第２実施形態の撮像素子３においては、それぞれの増幅回路２２Ｐおよび増幅回路２２Ｑにそれぞれ信号線１１が接続される。第２実施形態の撮像素子３は、図４に示した第２実施形態の撮像素子３に対し、Ｇ画素およびＧ画素に接続される信号線１１を除去し、第１画素Ｐを光電変換部２１Ｐおよび増幅回路２２Ｐに置換し、第２画素Ｑを光電変換部２１Ｑおよび増幅回路２２Ｑに置換したものともいえる。
【0104】
従って、第２実施形態の撮像素子３において、加算部１３が光電変換部２１Ｐおよび光電変換部２１Ｑから出力された信号を加算する構成は、上述の第１実施形態において、加算部１３が第１画素Ｐおよび第２画素Ｑから出力された信号を加算する構成と同様であるため、説明を省略する。
なお、光電変換部２１Ｐは第１光電変換部であるともいえ、光電変換部２１Ｑは第２光電変換部であるともいえる。
なお、光電変換部２１Ｐは第１光電変換部であるともいえ、光電変換部２１Ｑは第２光電変換部であるともいえる。
【0105】
（各実施形態および各変形例の効果）
上述した実施の形態によれば、次の作用効果が得られる。
（１）以上の各実施形態および各変形例の撮像素子３は、光学系２により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向（ｘ方向）及び第１方向と交わる第２方向（ｙ方向）に配置された複数の画素１０、１０ａと、第２方向に配線され、画素１０、１０ａからの信号が出力される信号線１１と、第１方向に配置された複数の画素１０、１０ａから信号線１１に出力された信号のうちの複数の信号を加算して加算信号（第１信号ＳＰ、第２信号ＳＱ）を生成し、加算される信号を出力する複数の画素１０の第２方向の位置が異なると、加算される信号を出力する複数の画素１０、１０ａのうち、少なくとも１つの画素１０、１０ａの第１方向の位置を異ならせる加算部と、を有している。
この構成により、出力するデータの量を削減し、消費電力を削減することができる。また、信号の読み出しにかかる時間を短縮することができる。
また、この構成により、第１方向（ｘ方向）に並ぶ複数の第１画素Ｐまたは第１画素Ｑの信号を相互に加算しているにも関わらず、第１方向（ｘ方向）に比較的密な間隔のデータ列として、第１信号ＳＰおよび第２信号ＳＱを取り出すことができる。
なお、一般的に位相差検出方式による焦点検出の精度は使用するデータの量が多いほど向上する。上記の構成においては、ｘ方向に比較的密な間隔のデータ列からなる信号、すなわちｘ方向の単位当たりのデータの量が多い信号を取り出すことができるので、これを用いた位相差検出方式による焦点検出の精度を向上させることができる。
上述した実施の形態によれば、次の作用効果が得られる。
（１）以上の各実施形態および各変形例の撮像素子３は、光学系２により形成された被写体像の合焦状態の検出に用いる信号を出力する、第１方向（ｘ方向）及び第１方向と交わる第２方向（ｙ方向）に配置された複数の画素１０、１０ａと、第２方向に配線され、画素１０、１０ａからの信号が出力される信号線１１と、第１方向に配置された複数の画素１０、１０ａから信号線１１に出力された信号のうちの複数の信号を加算して加算信号（第１信号ＳＰ、第２信号ＳＱ）を生成し、加算される信号を出力する複数の画素１０の第２方向の位置が異なると、加算される信号を出力する複数の画素１０、１０ａのうち、少なくとも１つの画素１０、１０ａの第１方向の位置を異ならせる加算部と、を有している。
この構成により、出力するデータの量を削減し、消費電力を削減することができる。また、信号の読み出しにかかる時間を短縮することができる。
また、この構成により、第１方向（ｘ方向）に並ぶ複数の第１画素Ｐまたは第１画素Ｑの信号を相互に加算しているにも関わらず、第１方向（ｘ方向）に比較的密な間隔のデータ列として、第１信号ＳＰおよび第２信号ＳＱを取り出すことができる。
なお、一般的に位相差検出方式による焦点検出の精度は使用するデータの量が多いほど向上する。上記の構成においては、ｘ方向に比較的密な間隔のデータ列からなる信号、すなわちｘ方向の単位当たりのデータの量が多い信号を取り出すことができるので、これを用いた位相差検出方式による焦点検出の精度を向上させることができる。
【0106】
（２）さらに、複数の画素１０は、第１光電変換部（第１画素Ｐの光電変換部２１）および第１光電変換部の第１方向（ｘ方向）の側の一部分を遮光する第１遮光部２５Ｐを有する第１画素Ｐと、第２光電変換部（第２画素Ｑの光電変換部２１）および第２光電変換部の第１方向とは反対側の一部分を遮光する第２遮光部２５Ｑを有する第２画素Ｑとを含む。そして、加算部１３は、第１方向に配置された複数の第１画素Ｐから出力された信号から第１の加算信号（第１信号ＳＰ）を生成し、第１方向に配置された複数の第２画素Ｑから出力された信号から第２の加算信号（第２信号ＳＱ）を生成する。
第１画素Ｐおよび第２画素Ｑは、いわゆる像面ＡＦにおけるＡＦ画素として機能するため、この構成により、撮像素子３から出力する合焦位置を検出するためのデータの量を削減することができ、消費電力を削減することができる。また、信号の読み出しにかかる時間を短縮することができる。
第１画素Ｐおよび第２画素Ｑは、いわゆる像面ＡＦにおけるＡＦ画素として機能するため、この構成により、撮像素子３から出力する合焦位置を検出するためのデータの量を削減することができ、消費電力を削減することができる。また、信号の読み出しにかかる時間を短縮することができる。
【0107】
（３）さらに、画素１０ａは、レンズ（マイクロレンズ２４）と、レンズの光軸に対して第１方向（ｘ方向）の第１の側に配置された第１光電変換部２１Ｐ、およびレンズの光軸に対して第１方向の第１の側とは反対側に配置された第２光電変換部２１Ｑとを有する。そして、加算部１３は、複数の第１光電変換部２１Ｐから出力された信号から第１の加算信号（第１信号ＳＰ）を生成し、複数の第２光電変換部２１Ｑから出力された信号から第２の加算信号（第１信号ＳＱ）を生成する。
第１光電変換部２１Ｐおよび第２光電変換部２１Ｑを含む画素１０ａは、いわゆる２ＰＤ型のＡＦ画素として機能するため、この構成により、撮像素子３から出力する合焦位置を検出するためのデータの量を削減することができ、消費電力を削減することができる。また、信号の読み出しにかかる時間を短縮することができる。
第１光電変換部２１Ｐおよび第２光電変換部２１Ｑを含む画素１０ａは、いわゆる２ＰＤ型のＡＦ画素として機能するため、この構成により、撮像素子３から出力する合焦位置を検出するためのデータの量を削減することができ、消費電力を削減することができる。また、信号の読み出しにかかる時間を短縮することができる。
【0108】
（４）以上の各実施形態および各変形例の撮像装置１は、各実施形態および各変形例の撮像素子３と、撮像素子３から出力される信号（第１信号ＳＰ、第２信号ＳＱ）に基づいて、撮像素子３上に形成されている像の結像状態を検出する検出部（撮像制御部４）と、を有している。
この構成により、撮像素子３から出力される合焦位置を検出するためのデータの量を削減することができ、撮像素子３および撮像制御部４の消費電力を削減することができる。
この構成により、撮像素子３から出力される合焦位置を検出するためのデータの量を削減することができ、撮像素子３および撮像制御部４の消費電力を削減することができる。
【0109】
上述では、種々の実施形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。また、各実施形態および変形例は、それぞれ単独で適用しても良いし、組み合わせて用いても良い。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
【符号の説明】
【0110】
１：撮像装置、２：撮像光学系、３：撮像素子、４：撮像制御部、５：レンズ駆動部、６：表示部、７：半導体基板、８：制御部、８Ｈ：水平制御部、８Ｖ：垂直制御部、９：出力部、１０，１０ａ：画素、Ｐ：第１画素、Ｑ：第２画素、１１：信号線、１２：読出部、１３：加算部、１４：第１画素行、１５：第２画素行、１６：記憶部、１７：乗算回路、１８：加算回路、２１，２１Ｐ，２１Ｑ：光電変換部、２２，２２Ｐ，２２Ｑ：増幅回路、２３：カラーフィルタ、２４：マイクロレンズ、２５Ｐ：第１遮光部、２５Ｑ：第２遮光部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】